JPH1174307A - 半導体素子の電極及びその形成方法 - Google Patents
半導体素子の電極及びその形成方法Info
- Publication number
- JPH1174307A JPH1174307A JP23312797A JP23312797A JPH1174307A JP H1174307 A JPH1174307 A JP H1174307A JP 23312797 A JP23312797 A JP 23312797A JP 23312797 A JP23312797 A JP 23312797A JP H1174307 A JPH1174307 A JP H1174307A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pure
- electrode
- film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 高いパターン認識性と強固なボンダビリティ
の両立を実現する半導体素子における電極及びその形成
方法を提供する。 【解決手段】 半導体素子の電極を、Ｎ2が混入された
Ａｌ膜からなるパターン認識補助層４の上に純Ａｌ又は
純Ａｌに近い材料からなる第２のＡｌ層５を形成した多
層ボンディングパッド層を有する構成とする。この電極
は、Ａｒガスに対してＮ2ガスを混入させたスパッタリ
ングガスを用いて、第１のＡｌ膜をスパッタリングする
工程と、Ａｒガスのみからなるスパッタリングガスを用
いて、この第１のＡｌ膜の上に純Ａｌ又は純Ａｌに近い
材料からなる第２のＡｌ膜をスパッタリングする工程と
を経て、作製することが可能となる。
の両立を実現する半導体素子における電極及びその形成
方法を提供する。 【解決手段】 半導体素子の電極を、Ｎ2が混入された
Ａｌ膜からなるパターン認識補助層４の上に純Ａｌ又は
純Ａｌに近い材料からなる第２のＡｌ層５を形成した多
層ボンディングパッド層を有する構成とする。この電極
は、Ａｒガスに対してＮ2ガスを混入させたスパッタリ
ングガスを用いて、第１のＡｌ膜をスパッタリングする
工程と、Ａｒガスのみからなるスパッタリングガスを用
いて、この第１のＡｌ膜の上に純Ａｌ又は純Ａｌに近い
材料からなる第２のＡｌ膜をスパッタリングする工程と
を経て、作製することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子におけ
る電極構造に関し、より詳しくは半導体レーザ、発光ダ
イオード等の化合物半導体発光素子の電極及びその形成
方法に関する。
る電極構造に関し、より詳しくは半導体レーザ、発光ダ
イオード等の化合物半導体発光素子の電極及びその形成
方法に関する。
【０００２】
【従来の技術】図３は、一般的な化合物半導体における
ワイヤーボンディング側電極の基本構造を示す。この電
極は、ウェハ６上に結晶と電極間の抵抗を下げるオーミ
ック層１、ボンディングパッド層ヘのＧａ、Ｚｎ等の拡
散を抑止するバリア層２及びワイヤーボンディング時に
ワイヤーをチップ上に融着するボンディングパッド層３
が順に積層された構造からなる。
ワイヤーボンディング側電極の基本構造を示す。この電
極は、ウェハ６上に結晶と電極間の抵抗を下げるオーミ
ック層１、ボンディングパッド層ヘのＧａ、Ｚｎ等の拡
散を抑止するバリア層２及びワイヤーボンディング時に
ワイヤーをチップ上に融着するボンディングパッド層３
が順に積層された構造からなる。
【０００３】図４は、ワイヤーボンディング時のチップ
のパターン認識方法の一例を示しており、チップのパタ
ーン認識は、光投射器７によりチップ８の斜め上方から
光Ｌ１を投射し、その際に電極パターンによって反射さ
れる反射光Ｌ２を受光素子９で受光することによって行
われる。ボンディングパッドのパターン認識性を向上さ
せるには、鏡面である結晶表面に対して、投射光を乱反
射させるために電極表面を微細な粗面状態とするのが望
ましい。
のパターン認識方法の一例を示しており、チップのパタ
ーン認識は、光投射器７によりチップ８の斜め上方から
光Ｌ１を投射し、その際に電極パターンによって反射さ
れる反射光Ｌ２を受光素子９で受光することによって行
われる。ボンディングパッドのパターン認識性を向上さ
せるには、鏡面である結晶表面に対して、投射光を乱反
射させるために電極表面を微細な粗面状態とするのが望
ましい。
【０００４】粗面化処理は、スパッタリング装置にて成
膜したＡｌ面を希フッ酸で表面エッチングして行う。エ
ッチングはＡｌ粒界面に沿って進み、デンドライト状に
粗面化されたＡｌ表面が現れる。このように、ボンディ
ングパッドのパターン認識性を向上させるために、Ａｌ
表面を薬液にてエッチングして粗面化し、ワイヤーボン
ディング時にチップに光を投射した際の電極からの乱反
射を大きくし、結晶表面との二値化を容易にする方法を
とっている。
膜したＡｌ面を希フッ酸で表面エッチングして行う。エ
ッチングはＡｌ粒界面に沿って進み、デンドライト状に
粗面化されたＡｌ表面が現れる。このように、ボンディ
ングパッドのパターン認識性を向上させるために、Ａｌ
表面を薬液にてエッチングして粗面化し、ワイヤーボン
ディング時にチップに光を投射した際の電極からの乱反
射を大きくし、結晶表面との二値化を容易にする方法を
とっている。
【０００５】Ａｌ膜はスパッタリング条件によってＡｌ
膜の結晶粒界の大きさに変化を与えることができる。一
般にボンディングパッドとしてＡｌスパッタリングを行
う場合は、スパッタリング室を一旦高真空状態（１×１
０-7torr）にし、続いてＡｒガス（１×１０-3torr）を
封入する。ＡｒガスはＡｌターゲットに印加した負電圧
によってＡｒ+イオンになりＡｌターゲットヘ加速衝突
する。衝突したＡｒ+イオンによってＡｌターゲットか
ら非弾性衝突によりＡｌを基板に形成する。Ａｌ膜の結
晶粒界の大きさに変化を与える最も有効的な手段とし
て、Ａｒガスに対してＮ2ガスを３％〜４％以上混入す
ることがあげられ、これにより粗面化処理後、デンドラ
イト状に見られるＡｌ結晶粒界が約１０μｍ程度から１
μｍ〜２μｍまで小さくなる。
膜の結晶粒界の大きさに変化を与えることができる。一
般にボンディングパッドとしてＡｌスパッタリングを行
う場合は、スパッタリング室を一旦高真空状態（１×１
０-7torr）にし、続いてＡｒガス（１×１０-3torr）を
封入する。ＡｒガスはＡｌターゲットに印加した負電圧
によってＡｒ+イオンになりＡｌターゲットヘ加速衝突
する。衝突したＡｒ+イオンによってＡｌターゲットか
ら非弾性衝突によりＡｌを基板に形成する。Ａｌ膜の結
晶粒界の大きさに変化を与える最も有効的な手段とし
て、Ａｒガスに対してＮ2ガスを３％〜４％以上混入す
ることがあげられ、これにより粗面化処理後、デンドラ
イト状に見られるＡｌ結晶粒界が約１０μｍ程度から１
μｍ〜２μｍまで小さくなる。
【０００６】図５にボンディングパッド層の粒界サイズ
の変化の様子をモデルで示しており、（ａ）にオーミッ
ク層１、バリア層２及び純Ａｌによるボンディングパッ
ド層３が順に積層された場合を、（ｂ）にオーミック層
１、バリア層２及びＮ2混入Ａｌによるボンディングパ
ッド層３’が順に積層された場合をそれぞれ示す。図５
に示すように、粒界面に沿ってエッチングが進む粗面化
処理において、ボンディングパッド層がＮ2混入Ａｌに
よる場合には、純Ａｌによる場合と比較して表面状態が
より微細なデンドライト形状をもつＡｌ表面を実現で
き、パターン認識性が向上する。
の変化の様子をモデルで示しており、（ａ）にオーミッ
ク層１、バリア層２及び純Ａｌによるボンディングパッ
ド層３が順に積層された場合を、（ｂ）にオーミック層
１、バリア層２及びＮ2混入Ａｌによるボンディングパ
ッド層３’が順に積層された場合をそれぞれ示す。図５
に示すように、粒界面に沿ってエッチングが進む粗面化
処理において、ボンディングパッド層がＮ2混入Ａｌに
よる場合には、純Ａｌによる場合と比較して表面状態が
より微細なデンドライト形状をもつＡｌ表面を実現で
き、パターン認識性が向上する。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ようにボンディングパッド層をＮ2混入Ａｌにより形成
する場合には、純Ａｌにより形成する場合に比較して、
その硬度が増しＡｕワイヤーが融着せずボンダビリティ
を著しく損なってしまう。
ようにボンディングパッド層をＮ2混入Ａｌにより形成
する場合には、純Ａｌにより形成する場合に比較して、
その硬度が増しＡｕワイヤーが融着せずボンダビリティ
を著しく損なってしまう。
【０００８】図６にＡｒガスに対するＮ2混入比を変化
させた場合のボンディングパッド層のデンドライト形状
の粒界サイズの変化の様子を組織写真で示しており、
（ａ）はＮ2混入比０％の場合を、（ｂ）はＮ2混入比
１．３％の場合を、（ｃ）はＮ2混入比３．３％の場合
をそれぞれ示す。
させた場合のボンディングパッド層のデンドライト形状
の粒界サイズの変化の様子を組織写真で示しており、
（ａ）はＮ2混入比０％の場合を、（ｂ）はＮ2混入比
１．３％の場合を、（ｃ）はＮ2混入比３．３％の場合
をそれぞれ示す。
【０００９】図７に、Ｎ2混入比とワイヤーボンディン
グでボンディングが可能であったチップ数との関係を示
す。ここで、Ａｌ表面形状に大きく変化が現れるのは図
６（ｃ）のＮ2混入比を３．３％以上とした場合である
が、ボンダビリティ及びボール押し強度は図７に示した
ようにＮ2混入比１．３％からすでにかなりの低下が認
められる。
グでボンディングが可能であったチップ数との関係を示
す。ここで、Ａｌ表面形状に大きく変化が現れるのは図
６（ｃ）のＮ2混入比を３．３％以上とした場合である
が、ボンダビリティ及びボール押し強度は図７に示した
ようにＮ2混入比１．３％からすでにかなりの低下が認
められる。
【００１０】上記のように、Ａｌ粒界をより小さくする
パラメーターとしてスパッタリングガスヘのＮ2混入が
あげられが、ボンディングパッド層をＮ2混入Ａｌによ
り形成する場合には、パターン認識性とボンダビリティ
は相反する関係となる。即ち、ボンディングパッド層の
Ｎ2混入比を上げればＡｌ粒界は小さくなり、パターン
認識に優れた膜になるが、ボンダビリティが低下してし
まう。逆に純度の高いＡｌ膜のボンディングパッド層と
した場合には、ボンディングは強固となるが、パターン
認識に適さない膜となる。
パラメーターとしてスパッタリングガスヘのＮ2混入が
あげられが、ボンディングパッド層をＮ2混入Ａｌによ
り形成する場合には、パターン認識性とボンダビリティ
は相反する関係となる。即ち、ボンディングパッド層の
Ｎ2混入比を上げればＡｌ粒界は小さくなり、パターン
認識に優れた膜になるが、ボンダビリティが低下してし
まう。逆に純度の高いＡｌ膜のボンディングパッド層と
した場合には、ボンディングは強固となるが、パターン
認識に適さない膜となる。
【００１１】本発明は、こうした従来技術の課題を解決
するものであり、高いパターン認識性と強固なボンダビ
リティの両立を実現できる半導体素子における電極及び
その形成方法を提供することを目的とする。
するものであり、高いパターン認識性と強固なボンダビ
リティの両立を実現できる半導体素子における電極及び
その形成方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体素子の電
極は、Ｎ2が混入されたＡｌ膜からなるパターン認識補
助層の上に、純Ａｌ又は純Ａｌに近い材料からなる第２
のＡｌ層を形成した多層ボンディングパッド層を有して
なり、そのことにより上記目的が達成される。
極は、Ｎ2が混入されたＡｌ膜からなるパターン認識補
助層の上に、純Ａｌ又は純Ａｌに近い材料からなる第２
のＡｌ層を形成した多層ボンディングパッド層を有して
なり、そのことにより上記目的が達成される。
【００１３】好ましくは、前記パターン認識補助層の膜
厚を９００ｎｍとし、前記第２のＡｌ層の膜厚を３００
ｎｍとする。
厚を９００ｎｍとし、前記第２のＡｌ層の膜厚を３００
ｎｍとする。
【００１４】本発明の半導体素子の電極の形成方法は、
Ａｒガスに対してＮ2ガスを混入させたスパッタリング
ガスを用いて、第１のＡｌ膜をスパッタリングする工程
と、Ａｒガスのみからなるスパッタリングガスを用い
て、該第１のＡｌ膜の上に純Ａｌ又は純Ａｌに近い材料
からなる第２のＡｌ膜をスパッタリングする工程とを包
含してなり、そのことにより上記目的が達成される。
Ａｒガスに対してＮ2ガスを混入させたスパッタリング
ガスを用いて、第１のＡｌ膜をスパッタリングする工程
と、Ａｒガスのみからなるスパッタリングガスを用い
て、該第１のＡｌ膜の上に純Ａｌ又は純Ａｌに近い材料
からなる第２のＡｌ膜をスパッタリングする工程とを包
含してなり、そのことにより上記目的が達成される。
【００１５】以下に、本発明の作用について説明する。
【００１６】上記のように、本発明は、半導体素子の電
極を構成する多層ボンディングパッド層を、Ｎ2が混入
されたＡｌ膜からなるパターン認識補助層の上に純Ａｌ
又は純Ａｌに近い材料からなる第２のＡｌ層を形成する
構成をとる。このため、パターン認識補助層はＮ2混入
Ａｌ膜からなるので粒界サイズは縮小され、その上に形
成される第２のＡｌ層はパターン認識補助層で縮小され
た粒界サイズを引き継ぎながら堆積される。その結果、
この第２のＡｌ層は純Ａｌ又は純Ａｌに近い材料であり
ながら、粗面化処理後、微細なデンドライト形状をもつ
表面状態となり、パターン認識性が向上する。しかも、
この第２のＡｌ層は純Ａｌ又は純Ａｌに近い材料からな
るので、Ａｕワイヤーが融着し易くボンダビリティが向
上する。
極を構成する多層ボンディングパッド層を、Ｎ2が混入
されたＡｌ膜からなるパターン認識補助層の上に純Ａｌ
又は純Ａｌに近い材料からなる第２のＡｌ層を形成する
構成をとる。このため、パターン認識補助層はＮ2混入
Ａｌ膜からなるので粒界サイズは縮小され、その上に形
成される第２のＡｌ層はパターン認識補助層で縮小され
た粒界サイズを引き継ぎながら堆積される。その結果、
この第２のＡｌ層は純Ａｌ又は純Ａｌに近い材料であり
ながら、粗面化処理後、微細なデンドライト形状をもつ
表面状態となり、パターン認識性が向上する。しかも、
この第２のＡｌ層は純Ａｌ又は純Ａｌに近い材料からな
るので、Ａｕワイヤーが融着し易くボンダビリティが向
上する。
【００１７】特に、上記パターン認識補助層の膜厚を９
００ｎｍとし、上記第２のＡｌ層の膜厚を３００ｎｍと
した場合には、ボンダビリティ及びパターン認識性に優
れた電極となる。
００ｎｍとし、上記第２のＡｌ層の膜厚を３００ｎｍと
した場合には、ボンダビリティ及びパターン認識性に優
れた電極となる。
【００１８】また、上記の半導体素子の電極の形成方法
によれば、上記利点を有する電極を確実に作製すること
が可能となる。
によれば、上記利点を有する電極を確実に作製すること
が可能となる。
【００１９】
【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づき具体的に説明する。
面に基づき具体的に説明する。
【００２０】図１に本発明の半導体素子の電極構造を示
す。
す。
【００２１】この電極は、ウェハ６上に結晶と電極間の
抵抗を下げるオーミック層１、ボンディングパッド層ヘ
のＧａ、Ｚｎ等の拡散を抑止するバリア層２、Ｎ2が混
入されたＡｌ膜からなるパターン認識補助層４及び純Ａ
ｌ又は純Ａｌに近い材料からなるボンディングパッド層
５をこの順に積層した多層構造からなる。
抵抗を下げるオーミック層１、ボンディングパッド層ヘ
のＧａ、Ｚｎ等の拡散を抑止するバリア層２、Ｎ2が混
入されたＡｌ膜からなるパターン認識補助層４及び純Ａ
ｌ又は純Ａｌに近い材料からなるボンディングパッド層
５をこの順に積層した多層構造からなる。
【００２２】次に、上記多層構造からなる電極の形成方
法を説明する。
法を説明する。
【００２３】マルチチャンバー型スパッタリング装置の
成膜室に、オーミック層１としてＡｇＺｎ蒸着が施され
たＧａＡｓウェハ６を導入して、Ｔｉ／Ａｌスパッタリ
ングを行う。Ｔｉスパッタリング工程で、ウェハ６のオ
ーミック層１上にバリア層２を形成する。
成膜室に、オーミック層１としてＡｇＺｎ蒸着が施され
たＧａＡｓウェハ６を導入して、Ｔｉ／Ａｌスパッタリ
ングを行う。Ｔｉスパッタリング工程で、ウェハ６のオ
ーミック層１上にバリア層２を形成する。
【００２４】続くＡｌスパッタリング工程では、Ａｒガ
スに対してＮ2ガスを５％混入させたスパッタリングガ
スを用いて、バリア層２の上に、Ｎ2が混入されたＡｌ
膜からなるパターン認識補助層４を形成する。次に、Ａ
ｒガスのみからなるスパッタリングガスを用いて、この
パターン認識補助層４の上に純Ａｌからなるボンディン
グパッド層５を形成する。
スに対してＮ2ガスを５％混入させたスパッタリングガ
スを用いて、バリア層２の上に、Ｎ2が混入されたＡｌ
膜からなるパターン認識補助層４を形成する。次に、Ａ
ｒガスのみからなるスパッタリングガスを用いて、この
パターン認識補助層４の上に純Ａｌからなるボンディン
グパッド層５を形成する。
【００２５】下記の表１に上記のＡｌスパッタリングの
条件を示す。
条件を示す。
【００２６】
【表１】
【００２７】以上の工程を経て、本発明の半導体素子の
電極が作製される。
電極が作製される。
【００２８】次に、Ａｒガスに対するＮ2混入比を５％
としたスパッタリングガスを用いてスパッタリングを行
い、パターン認識補助層であるＮ2混入Ａｌ層の膜厚を
６００ｎｍ〜１３５０ｎｍまで変化させた場合のボンデ
ィングパッド層である純Ａｌ層の表面の観察結果につい
て説明する。図２はそのときの純Ａｌ層の粒界サイズの
変化の様子を組織写真で示すものであり、（ａ）はＮ2
混入Ａｌ層の膜厚６００ｎｍ、純Ａｌ層の膜厚３００ｎ
ｍの場合を、（ｂ）はＮ2混入Ａｌ層の膜厚９００ｎ
ｍ、純Ａｌ層の膜厚３００ｎｍの場合を、（ｃ）はＮ2
混入Ａｌ層の膜厚１２００ｎｍ、純Ａｌ層の膜厚を３０
０ｎｍの場合を、（ｄ）はＮ2混入Ａｌ層の膜厚１３５
０ｎｍ、純Ａｌ層の膜厚３００ｎｍの場合をそれぞれ示
す。
としたスパッタリングガスを用いてスパッタリングを行
い、パターン認識補助層であるＮ2混入Ａｌ層の膜厚を
６００ｎｍ〜１３５０ｎｍまで変化させた場合のボンデ
ィングパッド層である純Ａｌ層の表面の観察結果につい
て説明する。図２はそのときの純Ａｌ層の粒界サイズの
変化の様子を組織写真で示すものであり、（ａ）はＮ2
混入Ａｌ層の膜厚６００ｎｍ、純Ａｌ層の膜厚３００ｎ
ｍの場合を、（ｂ）はＮ2混入Ａｌ層の膜厚９００ｎ
ｍ、純Ａｌ層の膜厚３００ｎｍの場合を、（ｃ）はＮ2
混入Ａｌ層の膜厚１２００ｎｍ、純Ａｌ層の膜厚を３０
０ｎｍの場合を、（ｄ）はＮ2混入Ａｌ層の膜厚１３５
０ｎｍ、純Ａｌ層の膜厚３００ｎｍの場合をそれぞれ示
す。
【００２９】その結果、図２に示すように、粗面化処理
後に見られるＡｌ表面のデンドライト形状が、Ｎ2混入
Ａｌ層の膜厚が厚くなるに従い、小さくなっていくのが
わかる。これは、図１にモデルで示しているように、Ｎ
2混入Ａｌ膜の上に純Ａｌ層を形成すると、純Ａｌ層は
純ＡｌでありながらＮ2混入Ａｌ層の縮小された粒界サ
イズが引き継がれて堆積されるためである。従って、純
Ａｌ層は粗面化処理後、微細なデンドライト形状をもつ
表面状態となり、パターン認識性が向上する。しかも、
純ＡｌからなるのでＡｕワイヤーが融着し易くボンダビ
リティも向上する。
後に見られるＡｌ表面のデンドライト形状が、Ｎ2混入
Ａｌ層の膜厚が厚くなるに従い、小さくなっていくのが
わかる。これは、図１にモデルで示しているように、Ｎ
2混入Ａｌ膜の上に純Ａｌ層を形成すると、純Ａｌ層は
純ＡｌでありながらＮ2混入Ａｌ層の縮小された粒界サ
イズが引き継がれて堆積されるためである。従って、純
Ａｌ層は粗面化処理後、微細なデンドライト形状をもつ
表面状態となり、パターン認識性が向上する。しかも、
純ＡｌからなるのでＡｕワイヤーが融着し易くボンダビ
リティも向上する。
【００３０】特に、図２（ｂ）のＮ2混入Ａｌ層の膜厚
を９００ｎｍ、純Ａｌ層の膜厚を３００ｎｍとした場合
に、パターン認識性及びボンダビリティに優れたボンデ
ィングパッド層が実現できた。尚、ボンダビリテイは純
Ａｌ層の膜厚を３００ｎｍ以上とすれば確保されること
が実験で確認されている。
を９００ｎｍ、純Ａｌ層の膜厚を３００ｎｍとした場合
に、パターン認識性及びボンダビリティに優れたボンデ
ィングパッド層が実現できた。尚、ボンダビリテイは純
Ａｌ層の膜厚を３００ｎｍ以上とすれば確保されること
が実験で確認されている。
【００３１】上記の実施例ではスパッタリング装置をマ
ルチチャンバー型を用いたが、コンパクトチャンバー型
としても良い。
ルチチャンバー型を用いたが、コンパクトチャンバー型
としても良い。
【００３２】
【発明の効果】上記本発明によれば、多層ボンディング
パッド層を、Ｎ2が混入されたＡｌ膜からなるパターン
認識補助層の上に純Ａｌ又は純Ａｌに近い材料からなる
第２のＡｌ層を形成する構成をとるので、この第２のＡ
ｌ層はパターン認識補助層で縮小された粒界サイズを引
き継ぎながら堆積される。その結果、この第２のＡｌ層
は純Ａｌ又は純Ａｌに近い材料でありながら、粗面化処
理後、微細なデンドライト形状をもつ表面状態となるの
で、パターン認識性を向上することができる。しかも、
第２のＡｌ層は純Ａｌ又は純Ａｌに近い材料からなるの
で、ボンダビリティも向上することができる。
パッド層を、Ｎ2が混入されたＡｌ膜からなるパターン
認識補助層の上に純Ａｌ又は純Ａｌに近い材料からなる
第２のＡｌ層を形成する構成をとるので、この第２のＡ
ｌ層はパターン認識補助層で縮小された粒界サイズを引
き継ぎながら堆積される。その結果、この第２のＡｌ層
は純Ａｌ又は純Ａｌに近い材料でありながら、粗面化処
理後、微細なデンドライト形状をもつ表面状態となるの
で、パターン認識性を向上することができる。しかも、
第２のＡｌ層は純Ａｌ又は純Ａｌに近い材料からなるの
で、ボンダビリティも向上することができる。
【００３３】また、特に、請求項２記載の半導体素子の
電極によれば、パターン認識補助層の膜厚を９００ｎｍ
とし、第２のＡｌ層の膜厚を３００ｎｍとしているの
で、ボンダビリティ及びパターン認識性に優れた電極と
することができる。
電極によれば、パターン認識補助層の膜厚を９００ｎｍ
とし、第２のＡｌ層の膜厚を３００ｎｍとしているの
で、ボンダビリティ及びパターン認識性に優れた電極と
することができる。
【００３４】また、請求項３記載の半導体素子の電極の
形成方法によれば、上記利点を有する電極を確実に作製
することができる。
形成方法によれば、上記利点を有する電極を確実に作製
することができる。
【図１】本発明の半導体素子の電極構造を示す図であ
る。
る。
【図２】本発明の多層ボンディングパッド層におけるＮ
2混入Ａｌ層の膜厚を変化させた場合の純Ａｌ層の粒界
サイズの変化の様子を示す組織写真であり、（ａ）はＮ
2混入Ａｌ層の膜厚６００ｎｍ、純Ａｌ層の膜厚３００
ｎｍの場合を、（ｂ）はＮ2混入Ａｌ層の膜厚９００ｎ
ｍ、純Ａｌ層の膜厚３００ｎｍの場合を、（ｃ）はＮ2
混入Ａｌ層の膜厚１２００ｎｍ、純Ａｌ層の膜厚３００
ｎｍの場合を、（ｄ）はＮ2混入Ａｌ層の膜厚１３５０
ｎｍ、純Ａｌ層の膜厚３００ｎｍの場合をそれぞれ示
す。
2混入Ａｌ層の膜厚を変化させた場合の純Ａｌ層の粒界
サイズの変化の様子を示す組織写真であり、（ａ）はＮ
2混入Ａｌ層の膜厚６００ｎｍ、純Ａｌ層の膜厚３００
ｎｍの場合を、（ｂ）はＮ2混入Ａｌ層の膜厚９００ｎ
ｍ、純Ａｌ層の膜厚３００ｎｍの場合を、（ｃ）はＮ2
混入Ａｌ層の膜厚１２００ｎｍ、純Ａｌ層の膜厚３００
ｎｍの場合を、（ｄ）はＮ2混入Ａｌ層の膜厚１３５０
ｎｍ、純Ａｌ層の膜厚３００ｎｍの場合をそれぞれ示
す。
【図３】一般的な化合物半導体におけるワイヤーボンデ
ィング側の電極構造を示す図である。
ィング側の電極構造を示す図である。
【図４】ワイヤーボンディング時のチップのパターン認
識方法の一例を示す図である。
識方法の一例を示す図である。
【図５】従来のボンディングパッド層における純Ａｌ層
とＮ2混入Ａｌ層の粒界サイズの変化の様子を示すモデ
ルである。
とＮ2混入Ａｌ層の粒界サイズの変化の様子を示すモデ
ルである。
【図６】従来のボンディングパッド層におけるＮ2混入
比を変化させた場合のデンドライト形状の粒界サイズの
変化の様子を示す組織写真であり、（ａ）はＮ2混入比
０％の場合を、（ｂ）はＮ2混入比１．３％の場合を、
（ｃ）はＮ2混入比３．３％の場合をそれぞれ示す。
比を変化させた場合のデンドライト形状の粒界サイズの
変化の様子を示す組織写真であり、（ａ）はＮ2混入比
０％の場合を、（ｂ）はＮ2混入比１．３％の場合を、
（ｃ）はＮ2混入比３．３％の場合をそれぞれ示す。
【図７】Ｎ2混入比とボンディング可能なチップ数との
関係を示す図である。
関係を示す図である。
１ オーミック層 ２ バリア層 ３、３’、５ ボンディングパッド層 ４ パターン認識補助層 ６ ウェハ
Claims (3)
- 【請求項１】 Ｎ2が混入されたＡｌ膜からなるパター
ン認識補助層の上に純Ａｌ又は純Ａｌに近い材料からな
る第２のＡｌ層を形成した多層ボンディングパッド層を
有する半導体素子の電極。 - 【請求項２】 前記パターン認識補助層の膜厚が９００
ｎｍであり、 前記第２のＡｌ層の膜厚が３００ｎｍである請求項１記
載の半導体素子の電極。 - 【請求項３】 Ａｒガスに対してＮ2ガスを混入させた
スパッタリングガスを用いて、第１のＡｌ膜をスパッタ
リングする工程と、 Ａｒガスのみからなるスパッタリングガスを用いて、該
第１のＡｌ膜の上に純Ａｌ又は純Ａｌに近い材料からな
る第２のＡｌ膜をスパッタリングする工程とを包含する
半導体素子の電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23312797A JPH1174307A (ja) | 1997-08-28 | 1997-08-28 | 半導体素子の電極及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23312797A JPH1174307A (ja) | 1997-08-28 | 1997-08-28 | 半導体素子の電極及びその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174307A true JPH1174307A (ja) | 1999-03-16 |
Family
ID=16950178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23312797A Withdrawn JPH1174307A (ja) | 1997-08-28 | 1997-08-28 | 半導体素子の電極及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174307A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9861035B2 (en) | 2015-05-01 | 2018-01-09 | Deere & Company | Height of cut control system |
| JP2018197631A (ja) * | 2017-05-24 | 2018-12-13 | 大日本印刷株式会社 | ベーパーチャンバ、ベーパーチャンバ用金属シートおよびベーパーチャンバの製造方法 |
-
1997
- 1997-08-28 JP JP23312797A patent/JPH1174307A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9861035B2 (en) | 2015-05-01 | 2018-01-09 | Deere & Company | Height of cut control system |
| JP2018197631A (ja) * | 2017-05-24 | 2018-12-13 | 大日本印刷株式会社 | ベーパーチャンバ、ベーパーチャンバ用金属シートおよびベーパーチャンバの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593222B2 (en) | Method to improve the reliability of thermosonic gold to aluminum wire bonds | |
| JP2004095944A (ja) | 発光ダイオードおよびその製造方法 | |
| US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
| JPH1098043A (ja) | 銅の堆積方法および集積回路 | |
| JP2004507094A (ja) | 半導体チップおよびこれを製造する方法 | |
| US10134943B2 (en) | Semiconductor chip, method for producing a plurality of semiconductor chips and method for producing an electronic or optoelectronic device and electronic or optoelectronic device | |
| US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
| JPH1174307A (ja) | 半導体素子の電極及びその形成方法 | |
| JPH03129728A (ja) | 金属被覆化プロセス処理方法 | |
| US7136407B2 (en) | Semiconductor laser diode with removable high reflection film and method of manufacturing the same | |
| JP2821623B2 (ja) | 半導体装置の製造方法 | |
| JPH10189649A (ja) | 化合物半導体素子及びその電極形成方法 | |
| EP0790646A2 (en) | Method of forming a wiring layer filling a contact hole | |
| JP2965015B2 (ja) | 半導体装置の耐熱電極およびその製造方法 | |
| CN112002790A (zh) | 发光二极管芯片及其制造方法 | |
| JP2001196631A (ja) | 窒化ガリウム系化合物半導体素子とその製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JP2020131211A (ja) | 金属接合膜及びこの金属接合膜を使った構造体 | |
| KR100525540B1 (ko) | 발광 다이오드의 반사 구조 | |
| JP3128165B2 (ja) | 化合物半導体素子の電極形成方法 | |
| JP2008124375A (ja) | 発光デバイスの製造方法 | |
| JPH06177136A (ja) | バンプ電極をもつ回路装置 | |
| JP2000299349A (ja) | 半導体装置の製造方法 | |
| JPH05326527A (ja) | バンプ形成用アンダバリヤメタルリボン | |
| JP3495563B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |