JPH1174307A - 半導体素子の電極及びその形成方法 - Google Patents
半導体素子の電極及びその形成方法Info
- Publication number
- JPH1174307A JPH1174307A JP23312797A JP23312797A JPH1174307A JP H1174307 A JPH1174307 A JP H1174307A JP 23312797 A JP23312797 A JP 23312797A JP 23312797 A JP23312797 A JP 23312797A JP H1174307 A JPH1174307 A JP H1174307A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pure
- electrode
- film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 高いパターン認識性と強固なボンダビリティ
の両立を実現する半導体素子における電極及びその形成
方法を提供する。 【解決手段】 半導体素子の電極を、N2が混入された
Al膜からなるパターン認識補助層4の上に純Al又は
純Alに近い材料からなる第2のAl層5を形成した多
層ボンディングパッド層を有する構成とする。この電極
は、Arガスに対してN2ガスを混入させたスパッタリ
ングガスを用いて、第1のAl膜をスパッタリングする
工程と、Arガスのみからなるスパッタリングガスを用
いて、この第1のAl膜の上に純Al又は純Alに近い
材料からなる第2のAl膜をスパッタリングする工程と
を経て、作製することが可能となる。
の両立を実現する半導体素子における電極及びその形成
方法を提供する。 【解決手段】 半導体素子の電極を、N2が混入された
Al膜からなるパターン認識補助層4の上に純Al又は
純Alに近い材料からなる第2のAl層5を形成した多
層ボンディングパッド層を有する構成とする。この電極
は、Arガスに対してN2ガスを混入させたスパッタリ
ングガスを用いて、第1のAl膜をスパッタリングする
工程と、Arガスのみからなるスパッタリングガスを用
いて、この第1のAl膜の上に純Al又は純Alに近い
材料からなる第2のAl膜をスパッタリングする工程と
を経て、作製することが可能となる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体素子におけ
る電極構造に関し、より詳しくは半導体レーザ、発光ダ
イオード等の化合物半導体発光素子の電極及びその形成
方法に関する。
る電極構造に関し、より詳しくは半導体レーザ、発光ダ
イオード等の化合物半導体発光素子の電極及びその形成
方法に関する。
【0002】
【従来の技術】図3は、一般的な化合物半導体における
ワイヤーボンディング側電極の基本構造を示す。この電
極は、ウェハ6上に結晶と電極間の抵抗を下げるオーミ
ック層1、ボンディングパッド層ヘのGa、Zn等の拡
散を抑止するバリア層2及びワイヤーボンディング時に
ワイヤーをチップ上に融着するボンディングパッド層3
が順に積層された構造からなる。
ワイヤーボンディング側電極の基本構造を示す。この電
極は、ウェハ6上に結晶と電極間の抵抗を下げるオーミ
ック層1、ボンディングパッド層ヘのGa、Zn等の拡
散を抑止するバリア層2及びワイヤーボンディング時に
ワイヤーをチップ上に融着するボンディングパッド層3
が順に積層された構造からなる。
【0003】図4は、ワイヤーボンディング時のチップ
のパターン認識方法の一例を示しており、チップのパタ
ーン認識は、光投射器7によりチップ8の斜め上方から
光L1を投射し、その際に電極パターンによって反射さ
れる反射光L2を受光素子9で受光することによって行
われる。ボンディングパッドのパターン認識性を向上さ
せるには、鏡面である結晶表面に対して、投射光を乱反
射させるために電極表面を微細な粗面状態とするのが望
ましい。
のパターン認識方法の一例を示しており、チップのパタ
ーン認識は、光投射器7によりチップ8の斜め上方から
光L1を投射し、その際に電極パターンによって反射さ
れる反射光L2を受光素子9で受光することによって行
われる。ボンディングパッドのパターン認識性を向上さ
せるには、鏡面である結晶表面に対して、投射光を乱反
射させるために電極表面を微細な粗面状態とするのが望
ましい。
【0004】粗面化処理は、スパッタリング装置にて成
膜したAl面を希フッ酸で表面エッチングして行う。エ
ッチングはAl粒界面に沿って進み、デンドライト状に
粗面化されたAl表面が現れる。このように、ボンディ
ングパッドのパターン認識性を向上させるために、Al
表面を薬液にてエッチングして粗面化し、ワイヤーボン
ディング時にチップに光を投射した際の電極からの乱反
射を大きくし、結晶表面との二値化を容易にする方法を
とっている。
膜したAl面を希フッ酸で表面エッチングして行う。エ
ッチングはAl粒界面に沿って進み、デンドライト状に
粗面化されたAl表面が現れる。このように、ボンディ
ングパッドのパターン認識性を向上させるために、Al
表面を薬液にてエッチングして粗面化し、ワイヤーボン
ディング時にチップに光を投射した際の電極からの乱反
射を大きくし、結晶表面との二値化を容易にする方法を
とっている。
【0005】Al膜はスパッタリング条件によってAl
膜の結晶粒界の大きさに変化を与えることができる。一
般にボンディングパッドとしてAlスパッタリングを行
う場合は、スパッタリング室を一旦高真空状態(1×1
0-7torr)にし、続いてArガス(1×10-3torr)を
封入する。ArガスはAlターゲットに印加した負電圧
によってAr+イオンになりAlターゲットヘ加速衝突
する。衝突したAr+イオンによってAlターゲットか
ら非弾性衝突によりAlを基板に形成する。Al膜の結
晶粒界の大きさに変化を与える最も有効的な手段とし
て、Arガスに対してN2ガスを3%〜4%以上混入す
ることがあげられ、これにより粗面化処理後、デンドラ
イト状に見られるAl結晶粒界が約10μm程度から1
μm〜2μmまで小さくなる。
膜の結晶粒界の大きさに変化を与えることができる。一
般にボンディングパッドとしてAlスパッタリングを行
う場合は、スパッタリング室を一旦高真空状態(1×1
0-7torr)にし、続いてArガス(1×10-3torr)を
封入する。ArガスはAlターゲットに印加した負電圧
によってAr+イオンになりAlターゲットヘ加速衝突
する。衝突したAr+イオンによってAlターゲットか
ら非弾性衝突によりAlを基板に形成する。Al膜の結
晶粒界の大きさに変化を与える最も有効的な手段とし
て、Arガスに対してN2ガスを3%〜4%以上混入す
ることがあげられ、これにより粗面化処理後、デンドラ
イト状に見られるAl結晶粒界が約10μm程度から1
μm〜2μmまで小さくなる。
【0006】図5にボンディングパッド層の粒界サイズ
の変化の様子をモデルで示しており、(a)にオーミッ
ク層1、バリア層2及び純Alによるボンディングパッ
ド層3が順に積層された場合を、(b)にオーミック層
1、バリア層2及びN2混入Alによるボンディングパ
ッド層3’が順に積層された場合をそれぞれ示す。図5
に示すように、粒界面に沿ってエッチングが進む粗面化
処理において、ボンディングパッド層がN2混入Alに
よる場合には、純Alによる場合と比較して表面状態が
より微細なデンドライト形状をもつAl表面を実現で
き、パターン認識性が向上する。
の変化の様子をモデルで示しており、(a)にオーミッ
ク層1、バリア層2及び純Alによるボンディングパッ
ド層3が順に積層された場合を、(b)にオーミック層
1、バリア層2及びN2混入Alによるボンディングパ
ッド層3’が順に積層された場合をそれぞれ示す。図5
に示すように、粒界面に沿ってエッチングが進む粗面化
処理において、ボンディングパッド層がN2混入Alに
よる場合には、純Alによる場合と比較して表面状態が
より微細なデンドライト形状をもつAl表面を実現で
き、パターン認識性が向上する。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ようにボンディングパッド層をN2混入Alにより形成
する場合には、純Alにより形成する場合に比較して、
その硬度が増しAuワイヤーが融着せずボンダビリティ
を著しく損なってしまう。
ようにボンディングパッド層をN2混入Alにより形成
する場合には、純Alにより形成する場合に比較して、
その硬度が増しAuワイヤーが融着せずボンダビリティ
を著しく損なってしまう。
【0008】図6にArガスに対するN2混入比を変化
させた場合のボンディングパッド層のデンドライト形状
の粒界サイズの変化の様子を組織写真で示しており、
(a)はN2混入比0%の場合を、(b)はN2混入比
1.3%の場合を、(c)はN2混入比3.3%の場合
をそれぞれ示す。
させた場合のボンディングパッド層のデンドライト形状
の粒界サイズの変化の様子を組織写真で示しており、
(a)はN2混入比0%の場合を、(b)はN2混入比
1.3%の場合を、(c)はN2混入比3.3%の場合
をそれぞれ示す。
【0009】図7に、N2混入比とワイヤーボンディン
グでボンディングが可能であったチップ数との関係を示
す。ここで、Al表面形状に大きく変化が現れるのは図
6(c)のN2混入比を3.3%以上とした場合である
が、ボンダビリティ及びボール押し強度は図7に示した
ようにN2混入比1.3%からすでにかなりの低下が認
められる。
グでボンディングが可能であったチップ数との関係を示
す。ここで、Al表面形状に大きく変化が現れるのは図
6(c)のN2混入比を3.3%以上とした場合である
が、ボンダビリティ及びボール押し強度は図7に示した
ようにN2混入比1.3%からすでにかなりの低下が認
められる。
【0010】上記のように、Al粒界をより小さくする
パラメーターとしてスパッタリングガスヘのN2混入が
あげられが、ボンディングパッド層をN2混入Alによ
り形成する場合には、パターン認識性とボンダビリティ
は相反する関係となる。即ち、ボンディングパッド層の
N2混入比を上げればAl粒界は小さくなり、パターン
認識に優れた膜になるが、ボンダビリティが低下してし
まう。逆に純度の高いAl膜のボンディングパッド層と
した場合には、ボンディングは強固となるが、パターン
認識に適さない膜となる。
パラメーターとしてスパッタリングガスヘのN2混入が
あげられが、ボンディングパッド層をN2混入Alによ
り形成する場合には、パターン認識性とボンダビリティ
は相反する関係となる。即ち、ボンディングパッド層の
N2混入比を上げればAl粒界は小さくなり、パターン
認識に優れた膜になるが、ボンダビリティが低下してし
まう。逆に純度の高いAl膜のボンディングパッド層と
した場合には、ボンディングは強固となるが、パターン
認識に適さない膜となる。
【0011】本発明は、こうした従来技術の課題を解決
するものであり、高いパターン認識性と強固なボンダビ
リティの両立を実現できる半導体素子における電極及び
その形成方法を提供することを目的とする。
するものであり、高いパターン認識性と強固なボンダビ
リティの両立を実現できる半導体素子における電極及び
その形成方法を提供することを目的とする。
【0012】
【課題を解決するための手段】本発明の半導体素子の電
極は、N2が混入されたAl膜からなるパターン認識補
助層の上に、純Al又は純Alに近い材料からなる第2
のAl層を形成した多層ボンディングパッド層を有して
なり、そのことにより上記目的が達成される。
極は、N2が混入されたAl膜からなるパターン認識補
助層の上に、純Al又は純Alに近い材料からなる第2
のAl層を形成した多層ボンディングパッド層を有して
なり、そのことにより上記目的が達成される。
【0013】好ましくは、前記パターン認識補助層の膜
厚を900nmとし、前記第2のAl層の膜厚を300
nmとする。
厚を900nmとし、前記第2のAl層の膜厚を300
nmとする。
【0014】本発明の半導体素子の電極の形成方法は、
Arガスに対してN2ガスを混入させたスパッタリング
ガスを用いて、第1のAl膜をスパッタリングする工程
と、Arガスのみからなるスパッタリングガスを用い
て、該第1のAl膜の上に純Al又は純Alに近い材料
からなる第2のAl膜をスパッタリングする工程とを包
含してなり、そのことにより上記目的が達成される。
Arガスに対してN2ガスを混入させたスパッタリング
ガスを用いて、第1のAl膜をスパッタリングする工程
と、Arガスのみからなるスパッタリングガスを用い
て、該第1のAl膜の上に純Al又は純Alに近い材料
からなる第2のAl膜をスパッタリングする工程とを包
含してなり、そのことにより上記目的が達成される。
【0015】以下に、本発明の作用について説明する。
【0016】上記のように、本発明は、半導体素子の電
極を構成する多層ボンディングパッド層を、N2が混入
されたAl膜からなるパターン認識補助層の上に純Al
又は純Alに近い材料からなる第2のAl層を形成する
構成をとる。このため、パターン認識補助層はN2混入
Al膜からなるので粒界サイズは縮小され、その上に形
成される第2のAl層はパターン認識補助層で縮小され
た粒界サイズを引き継ぎながら堆積される。その結果、
この第2のAl層は純Al又は純Alに近い材料であり
ながら、粗面化処理後、微細なデンドライト形状をもつ
表面状態となり、パターン認識性が向上する。しかも、
この第2のAl層は純Al又は純Alに近い材料からな
るので、Auワイヤーが融着し易くボンダビリティが向
上する。
極を構成する多層ボンディングパッド層を、N2が混入
されたAl膜からなるパターン認識補助層の上に純Al
又は純Alに近い材料からなる第2のAl層を形成する
構成をとる。このため、パターン認識補助層はN2混入
Al膜からなるので粒界サイズは縮小され、その上に形
成される第2のAl層はパターン認識補助層で縮小され
た粒界サイズを引き継ぎながら堆積される。その結果、
この第2のAl層は純Al又は純Alに近い材料であり
ながら、粗面化処理後、微細なデンドライト形状をもつ
表面状態となり、パターン認識性が向上する。しかも、
この第2のAl層は純Al又は純Alに近い材料からな
るので、Auワイヤーが融着し易くボンダビリティが向
上する。
【0017】特に、上記パターン認識補助層の膜厚を9
00nmとし、上記第2のAl層の膜厚を300nmと
した場合には、ボンダビリティ及びパターン認識性に優
れた電極となる。
00nmとし、上記第2のAl層の膜厚を300nmと
した場合には、ボンダビリティ及びパターン認識性に優
れた電極となる。
【0018】また、上記の半導体素子の電極の形成方法
によれば、上記利点を有する電極を確実に作製すること
が可能となる。
によれば、上記利点を有する電極を確実に作製すること
が可能となる。
【0019】
【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づき具体的に説明する。
面に基づき具体的に説明する。
【0020】図1に本発明の半導体素子の電極構造を示
す。
す。
【0021】この電極は、ウェハ6上に結晶と電極間の
抵抗を下げるオーミック層1、ボンディングパッド層ヘ
のGa、Zn等の拡散を抑止するバリア層2、N2が混
入されたAl膜からなるパターン認識補助層4及び純A
l又は純Alに近い材料からなるボンディングパッド層
5をこの順に積層した多層構造からなる。
抵抗を下げるオーミック層1、ボンディングパッド層ヘ
のGa、Zn等の拡散を抑止するバリア層2、N2が混
入されたAl膜からなるパターン認識補助層4及び純A
l又は純Alに近い材料からなるボンディングパッド層
5をこの順に積層した多層構造からなる。
【0022】次に、上記多層構造からなる電極の形成方
法を説明する。
法を説明する。
【0023】マルチチャンバー型スパッタリング装置の
成膜室に、オーミック層1としてAgZn蒸着が施され
たGaAsウェハ6を導入して、Ti/Alスパッタリ
ングを行う。Tiスパッタリング工程で、ウェハ6のオ
ーミック層1上にバリア層2を形成する。
成膜室に、オーミック層1としてAgZn蒸着が施され
たGaAsウェハ6を導入して、Ti/Alスパッタリ
ングを行う。Tiスパッタリング工程で、ウェハ6のオ
ーミック層1上にバリア層2を形成する。
【0024】続くAlスパッタリング工程では、Arガ
スに対してN2ガスを5%混入させたスパッタリングガ
スを用いて、バリア層2の上に、N2が混入されたAl
膜からなるパターン認識補助層4を形成する。次に、A
rガスのみからなるスパッタリングガスを用いて、この
パターン認識補助層4の上に純Alからなるボンディン
グパッド層5を形成する。
スに対してN2ガスを5%混入させたスパッタリングガ
スを用いて、バリア層2の上に、N2が混入されたAl
膜からなるパターン認識補助層4を形成する。次に、A
rガスのみからなるスパッタリングガスを用いて、この
パターン認識補助層4の上に純Alからなるボンディン
グパッド層5を形成する。
【0025】下記の表1に上記のAlスパッタリングの
条件を示す。
条件を示す。
【0026】
【表1】
【0027】以上の工程を経て、本発明の半導体素子の
電極が作製される。
電極が作製される。
【0028】次に、Arガスに対するN2混入比を5%
としたスパッタリングガスを用いてスパッタリングを行
い、パターン認識補助層であるN2混入Al層の膜厚を
600nm〜1350nmまで変化させた場合のボンデ
ィングパッド層である純Al層の表面の観察結果につい
て説明する。図2はそのときの純Al層の粒界サイズの
変化の様子を組織写真で示すものであり、(a)はN2
混入Al層の膜厚600nm、純Al層の膜厚300n
mの場合を、(b)はN2混入Al層の膜厚900n
m、純Al層の膜厚300nmの場合を、(c)はN2
混入Al層の膜厚1200nm、純Al層の膜厚を30
0nmの場合を、(d)はN2混入Al層の膜厚135
0nm、純Al層の膜厚300nmの場合をそれぞれ示
す。
としたスパッタリングガスを用いてスパッタリングを行
い、パターン認識補助層であるN2混入Al層の膜厚を
600nm〜1350nmまで変化させた場合のボンデ
ィングパッド層である純Al層の表面の観察結果につい
て説明する。図2はそのときの純Al層の粒界サイズの
変化の様子を組織写真で示すものであり、(a)はN2
混入Al層の膜厚600nm、純Al層の膜厚300n
mの場合を、(b)はN2混入Al層の膜厚900n
m、純Al層の膜厚300nmの場合を、(c)はN2
混入Al層の膜厚1200nm、純Al層の膜厚を30
0nmの場合を、(d)はN2混入Al層の膜厚135
0nm、純Al層の膜厚300nmの場合をそれぞれ示
す。
【0029】その結果、図2に示すように、粗面化処理
後に見られるAl表面のデンドライト形状が、N2混入
Al層の膜厚が厚くなるに従い、小さくなっていくのが
わかる。これは、図1にモデルで示しているように、N
2混入Al膜の上に純Al層を形成すると、純Al層は
純AlでありながらN2混入Al層の縮小された粒界サ
イズが引き継がれて堆積されるためである。従って、純
Al層は粗面化処理後、微細なデンドライト形状をもつ
表面状態となり、パターン認識性が向上する。しかも、
純AlからなるのでAuワイヤーが融着し易くボンダビ
リティも向上する。
後に見られるAl表面のデンドライト形状が、N2混入
Al層の膜厚が厚くなるに従い、小さくなっていくのが
わかる。これは、図1にモデルで示しているように、N
2混入Al膜の上に純Al層を形成すると、純Al層は
純AlでありながらN2混入Al層の縮小された粒界サ
イズが引き継がれて堆積されるためである。従って、純
Al層は粗面化処理後、微細なデンドライト形状をもつ
表面状態となり、パターン認識性が向上する。しかも、
純AlからなるのでAuワイヤーが融着し易くボンダビ
リティも向上する。
【0030】特に、図2(b)のN2混入Al層の膜厚
を900nm、純Al層の膜厚を300nmとした場合
に、パターン認識性及びボンダビリティに優れたボンデ
ィングパッド層が実現できた。尚、ボンダビリテイは純
Al層の膜厚を300nm以上とすれば確保されること
が実験で確認されている。
を900nm、純Al層の膜厚を300nmとした場合
に、パターン認識性及びボンダビリティに優れたボンデ
ィングパッド層が実現できた。尚、ボンダビリテイは純
Al層の膜厚を300nm以上とすれば確保されること
が実験で確認されている。
【0031】上記の実施例ではスパッタリング装置をマ
ルチチャンバー型を用いたが、コンパクトチャンバー型
としても良い。
ルチチャンバー型を用いたが、コンパクトチャンバー型
としても良い。
【0032】
【発明の効果】上記本発明によれば、多層ボンディング
パッド層を、N2が混入されたAl膜からなるパターン
認識補助層の上に純Al又は純Alに近い材料からなる
第2のAl層を形成する構成をとるので、この第2のA
l層はパターン認識補助層で縮小された粒界サイズを引
き継ぎながら堆積される。その結果、この第2のAl層
は純Al又は純Alに近い材料でありながら、粗面化処
理後、微細なデンドライト形状をもつ表面状態となるの
で、パターン認識性を向上することができる。しかも、
第2のAl層は純Al又は純Alに近い材料からなるの
で、ボンダビリティも向上することができる。
パッド層を、N2が混入されたAl膜からなるパターン
認識補助層の上に純Al又は純Alに近い材料からなる
第2のAl層を形成する構成をとるので、この第2のA
l層はパターン認識補助層で縮小された粒界サイズを引
き継ぎながら堆積される。その結果、この第2のAl層
は純Al又は純Alに近い材料でありながら、粗面化処
理後、微細なデンドライト形状をもつ表面状態となるの
で、パターン認識性を向上することができる。しかも、
第2のAl層は純Al又は純Alに近い材料からなるの
で、ボンダビリティも向上することができる。
【0033】また、特に、請求項2記載の半導体素子の
電極によれば、パターン認識補助層の膜厚を900nm
とし、第2のAl層の膜厚を300nmとしているの
で、ボンダビリティ及びパターン認識性に優れた電極と
することができる。
電極によれば、パターン認識補助層の膜厚を900nm
とし、第2のAl層の膜厚を300nmとしているの
で、ボンダビリティ及びパターン認識性に優れた電極と
することができる。
【0034】また、請求項3記載の半導体素子の電極の
形成方法によれば、上記利点を有する電極を確実に作製
することができる。
形成方法によれば、上記利点を有する電極を確実に作製
することができる。
【図1】本発明の半導体素子の電極構造を示す図であ
る。
る。
【図2】本発明の多層ボンディングパッド層におけるN
2混入Al層の膜厚を変化させた場合の純Al層の粒界
サイズの変化の様子を示す組織写真であり、(a)はN
2混入Al層の膜厚600nm、純Al層の膜厚300
nmの場合を、(b)はN2混入Al層の膜厚900n
m、純Al層の膜厚300nmの場合を、(c)はN2
混入Al層の膜厚1200nm、純Al層の膜厚300
nmの場合を、(d)はN2混入Al層の膜厚1350
nm、純Al層の膜厚300nmの場合をそれぞれ示
す。
2混入Al層の膜厚を変化させた場合の純Al層の粒界
サイズの変化の様子を示す組織写真であり、(a)はN
2混入Al層の膜厚600nm、純Al層の膜厚300
nmの場合を、(b)はN2混入Al層の膜厚900n
m、純Al層の膜厚300nmの場合を、(c)はN2
混入Al層の膜厚1200nm、純Al層の膜厚300
nmの場合を、(d)はN2混入Al層の膜厚1350
nm、純Al層の膜厚300nmの場合をそれぞれ示
す。
【図3】一般的な化合物半導体におけるワイヤーボンデ
ィング側の電極構造を示す図である。
ィング側の電極構造を示す図である。
【図4】ワイヤーボンディング時のチップのパターン認
識方法の一例を示す図である。
識方法の一例を示す図である。
【図5】従来のボンディングパッド層における純Al層
とN2混入Al層の粒界サイズの変化の様子を示すモデ
ルである。
とN2混入Al層の粒界サイズの変化の様子を示すモデ
ルである。
【図6】従来のボンディングパッド層におけるN2混入
比を変化させた場合のデンドライト形状の粒界サイズの
変化の様子を示す組織写真であり、(a)はN2混入比
0%の場合を、(b)はN2混入比1.3%の場合を、
(c)はN2混入比3.3%の場合をそれぞれ示す。
比を変化させた場合のデンドライト形状の粒界サイズの
変化の様子を示す組織写真であり、(a)はN2混入比
0%の場合を、(b)はN2混入比1.3%の場合を、
(c)はN2混入比3.3%の場合をそれぞれ示す。
【図7】N2混入比とボンディング可能なチップ数との
関係を示す図である。
関係を示す図である。
1 オーミック層 2 バリア層 3、3’、5 ボンディングパッド層 4 パターン認識補助層 6 ウェハ
Claims (3)
- 【請求項1】 N2が混入されたAl膜からなるパター
ン認識補助層の上に純Al又は純Alに近い材料からな
る第2のAl層を形成した多層ボンディングパッド層を
有する半導体素子の電極。 - 【請求項2】 前記パターン認識補助層の膜厚が900
nmであり、 前記第2のAl層の膜厚が300nmである請求項1記
載の半導体素子の電極。 - 【請求項3】 Arガスに対してN2ガスを混入させた
スパッタリングガスを用いて、第1のAl膜をスパッタ
リングする工程と、 Arガスのみからなるスパッタリングガスを用いて、該
第1のAl膜の上に純Al又は純Alに近い材料からな
る第2のAl膜をスパッタリングする工程とを包含する
半導体素子の電極の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23312797A JPH1174307A (ja) | 1997-08-28 | 1997-08-28 | 半導体素子の電極及びその形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23312797A JPH1174307A (ja) | 1997-08-28 | 1997-08-28 | 半導体素子の電極及びその形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1174307A true JPH1174307A (ja) | 1999-03-16 |
Family
ID=16950178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23312797A Withdrawn JPH1174307A (ja) | 1997-08-28 | 1997-08-28 | 半導体素子の電極及びその形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1174307A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9861035B2 (en) | 2015-05-01 | 2018-01-09 | Deere & Company | Height of cut control system |
JP2018197631A (ja) * | 2017-05-24 | 2018-12-13 | 大日本印刷株式会社 | ベーパーチャンバ、ベーパーチャンバ用金属シートおよびベーパーチャンバの製造方法 |
-
1997
- 1997-08-28 JP JP23312797A patent/JPH1174307A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9861035B2 (en) | 2015-05-01 | 2018-01-09 | Deere & Company | Height of cut control system |
JP2018197631A (ja) * | 2017-05-24 | 2018-12-13 | 大日本印刷株式会社 | ベーパーチャンバ、ベーパーチャンバ用金属シートおよびベーパーチャンバの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593222B2 (en) | Method to improve the reliability of thermosonic gold to aluminum wire bonds | |
JP2004095944A (ja) | 発光ダイオードおよびその製造方法 | |
US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
JPH1098043A (ja) | 銅の堆積方法および集積回路 | |
JP2004507094A (ja) | 半導体チップおよびこれを製造する方法 | |
US10134943B2 (en) | Semiconductor chip, method for producing a plurality of semiconductor chips and method for producing an electronic or optoelectronic device and electronic or optoelectronic device | |
US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
JPH1174307A (ja) | 半導体素子の電極及びその形成方法 | |
JPH03129728A (ja) | 金属被覆化プロセス処理方法 | |
US7136407B2 (en) | Semiconductor laser diode with removable high reflection film and method of manufacturing the same | |
JP2821623B2 (ja) | 半導体装置の製造方法 | |
JPH10189649A (ja) | 化合物半導体素子及びその電極形成方法 | |
EP0790646A2 (en) | Method of forming a wiring layer filling a contact hole | |
JP2965015B2 (ja) | 半導体装置の耐熱電極およびその製造方法 | |
CN112002790A (zh) | 发光二极管芯片及其制造方法 | |
JP2001196631A (ja) | 窒化ガリウム系化合物半導体素子とその製造方法 | |
JPS5950544A (ja) | 多層配線の形成方法 | |
JP2020131211A (ja) | 金属接合膜及びこの金属接合膜を使った構造体 | |
KR100525540B1 (ko) | 발광 다이오드의 반사 구조 | |
JP3128165B2 (ja) | 化合物半導体素子の電極形成方法 | |
JP2008124375A (ja) | 発光デバイスの製造方法 | |
JPH06177136A (ja) | バンプ電極をもつ回路装置 | |
JP2000299349A (ja) | 半導体装置の製造方法 | |
JPH05326527A (ja) | バンプ形成用アンダバリヤメタルリボン | |
JP3495563B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |