JPH1168537A - Ｈブリッジ回路における誤動作防止回路 - Google Patents
Ｈブリッジ回路における誤動作防止回路Info
- Publication number
- JPH1168537A JPH1168537A JP21647497A JP21647497A JPH1168537A JP H1168537 A JPH1168537 A JP H1168537A JP 21647497 A JP21647497 A JP 21647497A JP 21647497 A JP21647497 A JP 21647497A JP H1168537 A JPH1168537 A JP H1168537A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos transistor
- downstream
- upstream
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 トランジスタのオフからオンへの切り換え時
に電源・グランド間に貫通電流が発生することを防止す
る。 【解決手段】 トランジスタ１の電源側接続ラインとゲ
ートとの間にＰチャネルＭＯＳトランジスタ１９を接続
し、トランジスタ２のグランド側接続ラインとゲートと
の間にＮチャネルＭＯＳトランジスタ２０を接続し、ト
ランジスタ１９のゲートにバッファ８への信号２４をゲ
ート信号として、トランジスタ２０のゲートにバッファ
７への信号２３をゲート信号として与える。これによ
り、トランジスタ２（１）のオフからオンへの切り換え
時、トランジスタ１９（２０）を介して静電容量１５
（１６）へ補助的に充電々流が供給され、トランジスタ
１（２）へのゲート信号９（１０）の変動が抑えられ
る。
に電源・グランド間に貫通電流が発生することを防止す
る。 【解決手段】 トランジスタ１の電源側接続ラインとゲ
ートとの間にＰチャネルＭＯＳトランジスタ１９を接続
し、トランジスタ２のグランド側接続ラインとゲートと
の間にＮチャネルＭＯＳトランジスタ２０を接続し、ト
ランジスタ１９のゲートにバッファ８への信号２４をゲ
ート信号として、トランジスタ２０のゲートにバッファ
７への信号２３をゲート信号として与える。これによ
り、トランジスタ２（１）のオフからオンへの切り換え
時、トランジスタ１９（２０）を介して静電容量１５
（１６）へ補助的に充電々流が供給され、トランジスタ
１（２）へのゲート信号９（１０）の変動が抑えられ
る。
Description
【０００１】
【発明の属する技術分野】この発明は、Ｈブリッジ回路
における誤動作防止回路に関し、特に電源・グランド間
の貫通電流の発生を防止するＨブリッジ回路における誤
動作防止回路に関するものである。
における誤動作防止回路に関し、特に電源・グランド間
の貫通電流の発生を防止するＨブリッジ回路における誤
動作防止回路に関するものである。
【０００２】
【従来の技術】従来のＨブリッジ回路を図４に示す。こ
のＨブリッジ回路は、電源５とグランド６間に直列に接
続されたＰチャネルＭＯＳトランジスタ（第１の上流側
ＭＯＳトランジスタ）１およびＮチャネルＭＯＳトラン
ジスタ（第１の下流側ＭＯＳトランジスタ）２と、同じ
く電源５とグランド６間に直列に接続されたＰチャネル
ＭＯＳトランジスタ（第２の上流側ＭＯＳトランジス
タ）３およびＮチャネルＭＯＳトランジスタ（第２の下
流側ＭＯＳトランジスタ）４と、第１の上流側ＭＯＳト
ランジスタ１と第１の下流側ＭＯＳトランジスタ２との
直列接続点と第２の上流側ＭＯＳトランジスタ３と第２
の下流側ＭＯＳトランジスタ４との直列接続点との間に
接続された負荷３０とを備え、バッファ７および１２を
介するゲート信号９および１４によって第１の上流側Ｍ
ＯＳトランジスタ１と第２の下流側ＭＯＳトランジスタ
４とを対としてオンとすることにより負荷３０への第１
の方向から第２の方向への電流路Ａを形成し、バッファ
１１および８を介するゲート信号１３および１０によっ
て第２の上流側ＭＯＳトランジスタ３と第１の下流側Ｍ
ＯＳトランジスタ２とを対としてオンとすることにより
負荷３０への第２の方向から第１の方向への電流路Ｂを
形成する。
のＨブリッジ回路は、電源５とグランド６間に直列に接
続されたＰチャネルＭＯＳトランジスタ（第１の上流側
ＭＯＳトランジスタ）１およびＮチャネルＭＯＳトラン
ジスタ（第１の下流側ＭＯＳトランジスタ）２と、同じ
く電源５とグランド６間に直列に接続されたＰチャネル
ＭＯＳトランジスタ（第２の上流側ＭＯＳトランジス
タ）３およびＮチャネルＭＯＳトランジスタ（第２の下
流側ＭＯＳトランジスタ）４と、第１の上流側ＭＯＳト
ランジスタ１と第１の下流側ＭＯＳトランジスタ２との
直列接続点と第２の上流側ＭＯＳトランジスタ３と第２
の下流側ＭＯＳトランジスタ４との直列接続点との間に
接続された負荷３０とを備え、バッファ７および１２を
介するゲート信号９および１４によって第１の上流側Ｍ
ＯＳトランジスタ１と第２の下流側ＭＯＳトランジスタ
４とを対としてオンとすることにより負荷３０への第１
の方向から第２の方向への電流路Ａを形成し、バッファ
１１および８を介するゲート信号１３および１０によっ
て第２の上流側ＭＯＳトランジスタ３と第１の下流側Ｍ
ＯＳトランジスタ２とを対としてオンとすることにより
負荷３０への第２の方向から第１の方向への電流路Ｂを
形成する。
【０００３】図５（ａ）にトランジスタ１へのゲート信
号９を、図５（ｂ）にトランジスタ２へのゲート信号１
０を示す。この場合、ゲート信号９のオン時にゲート信
号１０をオフ、ゲート信号９のオフ時にゲート信号１０
をオンとするが、ゲート信号９のオンからオフへの切換
タイミングとゲート信号１０のオフからオンへの切換タ
イミングとの間に遅延時間ｄ１を、ゲート信号１０のオ
ンからオフへの切換タイミングとゲート信号９のオフか
らオンへの切換タイミングとの間に遅延時間ｄ２を設け
ている。すなわち、トランジスタ１とトランジスタ２と
が同時にオンとならないように（電源５とグランド６間
がショート状態となって貫通電流が発生しないよう
に）、トランジスタ１のオンからオフへの切換タイミン
グとトランジスタ２のオフからオンへの切換タイミング
との間に遅延時間ｄ１を、またトランジスタ２のオンか
らオフへの切換タイミングとトランジスタ１のオフから
オンへの切換タイミングとの間に遅延時間ｄ２を設けて
いる。ゲート信号１３，１４についてもゲート信号９，
１０と同様に遅延時間ｄ１とｄ２が設けられる。
号９を、図５（ｂ）にトランジスタ２へのゲート信号１
０を示す。この場合、ゲート信号９のオン時にゲート信
号１０をオフ、ゲート信号９のオフ時にゲート信号１０
をオンとするが、ゲート信号９のオンからオフへの切換
タイミングとゲート信号１０のオフからオンへの切換タ
イミングとの間に遅延時間ｄ１を、ゲート信号１０のオ
ンからオフへの切換タイミングとゲート信号９のオフか
らオンへの切換タイミングとの間に遅延時間ｄ２を設け
ている。すなわち、トランジスタ１とトランジスタ２と
が同時にオンとならないように（電源５とグランド６間
がショート状態となって貫通電流が発生しないよう
に）、トランジスタ１のオンからオフへの切換タイミン
グとトランジスタ２のオフからオンへの切換タイミング
との間に遅延時間ｄ１を、またトランジスタ２のオンか
らオフへの切換タイミングとトランジスタ１のオフから
オンへの切換タイミングとの間に遅延時間ｄ２を設けて
いる。ゲート信号１３，１４についてもゲート信号９，
１０と同様に遅延時間ｄ１とｄ２が設けられる。
【０００４】
【発明が解決しようとする課題】ＭＯＳトランジスタに
は各端子間に静電容量が存在し、ゲート面積の大きいト
ランジスタではその容量分も大きくなる。また、バッフ
ァには出力内部抵抗、バッファ・トランジスタ間には配
線材による配線抵抗が存在する。図４において、これら
容量分と抵抗分を考慮すると、図６に示すような等価回
路が描かれる。なお、トランジスタ３，４側はトランジ
スタ１，２側と同じなので、トランジスタ１，２側につ
いてのみその等価回路を示した。同図において、１５は
トランジスタ１のゲートとドレインとの間に寄生する静
電容量（寄生静電容量）、１６はトランジスタ２のゲー
トとドレインとの間に寄生する静電容量、１７はバッフ
ァ７の出力内部抵抗＋配線抵抗、１８はバッファ８の出
力内部抵抗＋配線抵抗である。他の端子間にも静電容量
は存在するが省略した。
は各端子間に静電容量が存在し、ゲート面積の大きいト
ランジスタではその容量分も大きくなる。また、バッフ
ァには出力内部抵抗、バッファ・トランジスタ間には配
線材による配線抵抗が存在する。図４において、これら
容量分と抵抗分を考慮すると、図６に示すような等価回
路が描かれる。なお、トランジスタ３，４側はトランジ
スタ１，２側と同じなので、トランジスタ１，２側につ
いてのみその等価回路を示した。同図において、１５は
トランジスタ１のゲートとドレインとの間に寄生する静
電容量（寄生静電容量）、１６はトランジスタ２のゲー
トとドレインとの間に寄生する静電容量、１７はバッフ
ァ７の出力内部抵抗＋配線抵抗、１８はバッファ８の出
力内部抵抗＋配線抵抗である。他の端子間にも静電容量
は存在するが省略した。
【０００５】このＨブリッジ回路では、トランジスタ２
がオン状態になった時、トランジスタ１のドレイン電位
が切り換わるため、静電容量１５に充電々流が流れ、ト
ランジスタ１へのゲート信号９は図７（ａ）のｐ１，ｐ
３・・・に示すように電位が逆レベルの方へ引き込まれ
てしまう。また、トランジスタ１がオン状態になった
時、トランジスタ２のドレイン電位が切り換わるため、
静電容量１６に充電々流が流れ、トランジスタ２へのゲ
ート信号１０は図７（ｂ）のｐ２，ｐ４・・・に示すよ
うに電位が逆レベルの方へ引き込まれてしまう。ｐ１，
ｐ２，ｐ３，ｐ４・・・は、抵抗１７，１８、静電容量
１５，１６の値が大きくなるほどピークが大きく、また
元の電位への復帰も遅れる。
がオン状態になった時、トランジスタ１のドレイン電位
が切り換わるため、静電容量１５に充電々流が流れ、ト
ランジスタ１へのゲート信号９は図７（ａ）のｐ１，ｐ
３・・・に示すように電位が逆レベルの方へ引き込まれ
てしまう。また、トランジスタ１がオン状態になった
時、トランジスタ２のドレイン電位が切り換わるため、
静電容量１６に充電々流が流れ、トランジスタ２へのゲ
ート信号１０は図７（ｂ）のｐ２，ｐ４・・・に示すよ
うに電位が逆レベルの方へ引き込まれてしまう。ｐ１，
ｐ２，ｐ３，ｐ４・・・は、抵抗１７，１８、静電容量
１５，１６の値が大きくなるほどピークが大きく、また
元の電位への復帰も遅れる。
【０００６】ｐ１，ｐ３・・・の電圧値がトランジスタ
１のしきい値電圧を越えた場合、オフ状態でなければな
らないトランジスタ１が一時的にオン状態となり、この
時オン状態とされているトランジスタ２を介して、電源
５とグランド６との間に貫通電流４０（ｉ１，ｉ３・・
・）が流れてしまう。ｐ２，ｐ４・・・の電圧値がトラ
ンジスタ２のしきい値電圧を越えた場合、オフ状態でな
ければならないトランジスタ２が一時的にオン状態とな
り、この時オン状態とされているトランジスタ１を介し
て、電源５とグランド６との間に貫通電流４０（ｉ２，
ｉ４・・・）が流れてしまう。この結果、消費電流が増
加する、発熱が大きくなる、トランジスタ１，２が破壊
する等の不具合が発生する。トランジスタ３，４側でも
同様の問題が発生する。
１のしきい値電圧を越えた場合、オフ状態でなければな
らないトランジスタ１が一時的にオン状態となり、この
時オン状態とされているトランジスタ２を介して、電源
５とグランド６との間に貫通電流４０（ｉ１，ｉ３・・
・）が流れてしまう。ｐ２，ｐ４・・・の電圧値がトラ
ンジスタ２のしきい値電圧を越えた場合、オフ状態でな
ければならないトランジスタ２が一時的にオン状態とな
り、この時オン状態とされているトランジスタ１を介し
て、電源５とグランド６との間に貫通電流４０（ｉ２，
ｉ４・・・）が流れてしまう。この結果、消費電流が増
加する、発熱が大きくなる、トランジスタ１，２が破壊
する等の不具合が発生する。トランジスタ３，４側でも
同様の問題が発生する。
【０００７】本発明はこのような課題を解決するために
なされたもので、その目的とするところは、トランジス
タのオフからオンへの切り換え時に電源・グランド間に
貫通電流が発生することを防止することのできるＨブリ
ッジ回路における誤動作防止回路を提供することにあ
る。
なされたもので、その目的とするところは、トランジス
タのオフからオンへの切り換え時に電源・グランド間に
貫通電流が発生することを防止することのできるＨブリ
ッジ回路における誤動作防止回路を提供することにあ
る。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために、第１発明（請求項１に係る発明）は、上述し
たＨブリッジ回路において、第１の上流側ＭＯＳトラン
ジスタのオフからオンへの切り換え時、第１の下流側Ｍ
ＯＳトランジスタのゲートとドレインとの間に寄生する
静電容量へ補助的に充電々流を供給し、第１の下流側Ｍ
ＯＳトランジスタへのゲート信号の電位変動を抑える手
段と、第１の下流側ＭＯＳトランジスタのオフからオン
への切り換え時、第１の上流側ＭＯＳトランジスタのゲ
ートとドレインとの間に寄生する静電容量へ補助的に充
電々流を供給し、第１の上流側ＭＯＳトランジスタへの
ゲート信号の電位変動を抑える手段と、第２の上流側Ｍ
ＯＳトランジスタのオフからオンへの切り換え時、第２
の下流側ＭＯＳトランジスタのゲートとドレインとの間
に寄生する静電容量へ補助的に充電々流を供給し、第２
の下流側ＭＯＳトランジスタへのゲート信号の電位変動
を抑える手段と、第２の下流側ＭＯＳトランジスタのオ
フからオンへの切り換え時、第２の上流側ＭＯＳトラン
ジスタのゲートとドレインとの間に寄生する静電容量へ
補助的に充電々流を供給し、第２の上流側ＭＯＳトラン
ジスタへのゲート信号の電位変動を抑える手段とを設け
たものである。
るために、第１発明（請求項１に係る発明）は、上述し
たＨブリッジ回路において、第１の上流側ＭＯＳトラン
ジスタのオフからオンへの切り換え時、第１の下流側Ｍ
ＯＳトランジスタのゲートとドレインとの間に寄生する
静電容量へ補助的に充電々流を供給し、第１の下流側Ｍ
ＯＳトランジスタへのゲート信号の電位変動を抑える手
段と、第１の下流側ＭＯＳトランジスタのオフからオン
への切り換え時、第１の上流側ＭＯＳトランジスタのゲ
ートとドレインとの間に寄生する静電容量へ補助的に充
電々流を供給し、第１の上流側ＭＯＳトランジスタへの
ゲート信号の電位変動を抑える手段と、第２の上流側Ｍ
ＯＳトランジスタのオフからオンへの切り換え時、第２
の下流側ＭＯＳトランジスタのゲートとドレインとの間
に寄生する静電容量へ補助的に充電々流を供給し、第２
の下流側ＭＯＳトランジスタへのゲート信号の電位変動
を抑える手段と、第２の下流側ＭＯＳトランジスタのオ
フからオンへの切り換え時、第２の上流側ＭＯＳトラン
ジスタのゲートとドレインとの間に寄生する静電容量へ
補助的に充電々流を供給し、第２の上流側ＭＯＳトラン
ジスタへのゲート信号の電位変動を抑える手段とを設け
たものである。
【０００９】この発明によれば、第１の上流側ＭＯＳト
ランジスタのオフからオンへの切り換え時には、第１の
下流側ＭＯＳトランジスタのゲートとドレインとの間に
寄生する静電容量に補助的に充電々流が供給され、第１
の下流側ＭＯＳトランジスタへのゲート信号の電位変動
が抑えられ、第１の下流側ＭＯＳトランジスタのオフか
らオンへの切り換え時には、第１の上流側ＭＯＳトラン
ジスタのゲートとドレインとの間に寄生する静電容量へ
補助的に充電々流が供給され、第１の上流側ＭＯＳトラ
ンジスタへのゲート信号の電位変動が抑えられる。ま
た、第２の上流側ＭＯＳトランジスタのオフからオンへ
の切り換え時には、第２の下流側ＭＯＳトランジスタの
ゲートとドレインとの間に寄生する静電容量へ補助的に
充電々流が供給され、第２の下流側ＭＯＳトランジスタ
へのゲート信号の電位変動が抑えられ、第２の下流側Ｍ
ＯＳトランジスタのオフからオンへの切り換え時には、
第２の上流側ＭＯＳトランジスタのゲートとドレインと
の間に寄生する静電容量へ補助的に充電々流が供給さ
れ、第２の上流側ＭＯＳトランジスタへのゲート信号の
電位変動が抑えられる。
ランジスタのオフからオンへの切り換え時には、第１の
下流側ＭＯＳトランジスタのゲートとドレインとの間に
寄生する静電容量に補助的に充電々流が供給され、第１
の下流側ＭＯＳトランジスタへのゲート信号の電位変動
が抑えられ、第１の下流側ＭＯＳトランジスタのオフか
らオンへの切り換え時には、第１の上流側ＭＯＳトラン
ジスタのゲートとドレインとの間に寄生する静電容量へ
補助的に充電々流が供給され、第１の上流側ＭＯＳトラ
ンジスタへのゲート信号の電位変動が抑えられる。ま
た、第２の上流側ＭＯＳトランジスタのオフからオンへ
の切り換え時には、第２の下流側ＭＯＳトランジスタの
ゲートとドレインとの間に寄生する静電容量へ補助的に
充電々流が供給され、第２の下流側ＭＯＳトランジスタ
へのゲート信号の電位変動が抑えられ、第２の下流側Ｍ
ＯＳトランジスタのオフからオンへの切り換え時には、
第２の上流側ＭＯＳトランジスタのゲートとドレインと
の間に寄生する静電容量へ補助的に充電々流が供給さ
れ、第２の上流側ＭＯＳトランジスタへのゲート信号の
電位変動が抑えられる。
【００１０】第２発明（請求項２に係る発明）は、上述
したＨブリッジ回路において、第１の上流側ＭＯＳトラ
ンジスタの電源側接続ラインとゲートとの間に接続され
第１の下流側ＭＯＳトランジスタのオフからオンへの切
り換えに先立ってオンとされる第１の補助用トランジス
タと、第１の下流側ＭＯＳトランジスタのグランド側接
続ラインとゲートとの間に接続され第１の上流側ＭＯＳ
トランジスタのオフからオンへの切り換えに先立ってオ
ンとされる第２の補助用トランジスタと、第２の上流側
ＭＯＳトランジスタの電源側接続ラインとゲートとの間
に接続され第２の下流側ＭＯＳトランジスタのオフから
オンへの切り換えに先立ってオンとされる第３の補助用
トランジスタと、第２の下流側ＭＯＳトランジスタのグ
ランド側接続ラインとゲートとの間に接続され第２の上
流側ＭＯＳトランジスタのオフからオンへの切り換えに
先立ってオンとされる第４の補助用トランジスタとを設
けたものである。
したＨブリッジ回路において、第１の上流側ＭＯＳトラ
ンジスタの電源側接続ラインとゲートとの間に接続され
第１の下流側ＭＯＳトランジスタのオフからオンへの切
り換えに先立ってオンとされる第１の補助用トランジス
タと、第１の下流側ＭＯＳトランジスタのグランド側接
続ラインとゲートとの間に接続され第１の上流側ＭＯＳ
トランジスタのオフからオンへの切り換えに先立ってオ
ンとされる第２の補助用トランジスタと、第２の上流側
ＭＯＳトランジスタの電源側接続ラインとゲートとの間
に接続され第２の下流側ＭＯＳトランジスタのオフから
オンへの切り換えに先立ってオンとされる第３の補助用
トランジスタと、第２の下流側ＭＯＳトランジスタのグ
ランド側接続ラインとゲートとの間に接続され第２の上
流側ＭＯＳトランジスタのオフからオンへの切り換えに
先立ってオンとされる第４の補助用トランジスタとを設
けたものである。
【００１１】この発明によれば、第１の下流側ＭＯＳト
ランジスタのオフからオンへの切り換え時には、第１の
補助用トランジスタを介して第１の上流側ＭＯＳトラン
ジスタのゲートとドレインとの間に寄生する静電容量へ
補助的に充電々流が供給され、第１の上流側ＭＯＳトラ
ンジスタへのゲート信号の変動が抑えられ、第１の上流
側ＭＯＳトランジスタのオフからオンへの切り換え時に
は、第２の補助用トランジスタを介して第１の下流側Ｍ
ＯＳトランジスタのゲートとドレインとの間に寄生する
静電容量へ補助的に充電々流が供給され、第１の下流側
ＭＯＳトランジスタへのゲート信号の変動が抑えられ
る。また、第２の下流側ＭＯＳトランジスタのオフから
オンへの切り換え時には、第３の補助用トランジスタを
介して第２の上流側ＭＯＳトランジスタのゲートとドレ
インとの間に寄生する静電容量へ補助的に充電々流が供
給され、第２の上流側ＭＯＳトランジスタへのゲート信
号の変動が抑えられ、第２の上流側ＭＯＳトランジスタ
のオフからオンへの切り換え時には、第４の補助用トラ
ンジスタを介して第２の下流側ＭＯＳトランジスタのゲ
ートとドレインとの間に寄生する静電容量へ補助的に充
電々流が供給され、第２の下流側ＭＯＳトランジスタへ
のゲート信号の変動が抑えられる。
ランジスタのオフからオンへの切り換え時には、第１の
補助用トランジスタを介して第１の上流側ＭＯＳトラン
ジスタのゲートとドレインとの間に寄生する静電容量へ
補助的に充電々流が供給され、第１の上流側ＭＯＳトラ
ンジスタへのゲート信号の変動が抑えられ、第１の上流
側ＭＯＳトランジスタのオフからオンへの切り換え時に
は、第２の補助用トランジスタを介して第１の下流側Ｍ
ＯＳトランジスタのゲートとドレインとの間に寄生する
静電容量へ補助的に充電々流が供給され、第１の下流側
ＭＯＳトランジスタへのゲート信号の変動が抑えられ
る。また、第２の下流側ＭＯＳトランジスタのオフから
オンへの切り換え時には、第３の補助用トランジスタを
介して第２の上流側ＭＯＳトランジスタのゲートとドレ
インとの間に寄生する静電容量へ補助的に充電々流が供
給され、第２の上流側ＭＯＳトランジスタへのゲート信
号の変動が抑えられ、第２の上流側ＭＯＳトランジスタ
のオフからオンへの切り換え時には、第４の補助用トラ
ンジスタを介して第２の下流側ＭＯＳトランジスタのゲ
ートとドレインとの間に寄生する静電容量へ補助的に充
電々流が供給され、第２の下流側ＭＯＳトランジスタへ
のゲート信号の変動が抑えられる。
【００１２】
【発明の実施の形態】以下、本発明を実施の形態に基づ
き詳細に説明する。図２は本発明に係る誤動作防止回路
を備えたＨブリッジ回路を示す図である。同図におい
て、図４と同一符号は同一或いは同等構成要素を示す。
このＨブリッジ回路では、トランジスタ１の電源側接続
ラインとゲートとの間にＰチャネルＭＯＳトランジスタ
（第１の補助用トランジスタ）１９を接続し、トランジ
スタ２のグランド側接続ラインとゲートとの間にＮチャ
ネルＭＯＳトランジスタ（第２の補助用トランジスタ）
２０を接続し、トランジスタ１９のゲートにバッファ８
への信号２４をゲート信号として、またトランジスタ２
０のゲートにバッファ７への信号２３をゲート信号とし
て与えるようにしている。
き詳細に説明する。図２は本発明に係る誤動作防止回路
を備えたＨブリッジ回路を示す図である。同図におい
て、図４と同一符号は同一或いは同等構成要素を示す。
このＨブリッジ回路では、トランジスタ１の電源側接続
ラインとゲートとの間にＰチャネルＭＯＳトランジスタ
（第１の補助用トランジスタ）１９を接続し、トランジ
スタ２のグランド側接続ラインとゲートとの間にＮチャ
ネルＭＯＳトランジスタ（第２の補助用トランジスタ）
２０を接続し、トランジスタ１９のゲートにバッファ８
への信号２４をゲート信号として、またトランジスタ２
０のゲートにバッファ７への信号２３をゲート信号とし
て与えるようにしている。
【００１３】なお、図２には示していないが、トランジ
スタ３の電源側接続ラインとゲートとの間にＰチャネル
ＭＯＳトランジスタ（第３の補助用トランジスタ）が接
続され、トランジスタ４のグランド側接続ラインとゲー
トとの間にＮチャネルＭＯＳトランジスタ（第４の補助
用トランジスタ）が接続され、第３の補助用トランジス
タのゲートにバッファ１２への信号がゲート信号とし
て、また第４の補助用トランジスタのゲートにバッファ
１１への信号がゲート信号として与えるようにされてい
る。
スタ３の電源側接続ラインとゲートとの間にＰチャネル
ＭＯＳトランジスタ（第３の補助用トランジスタ）が接
続され、トランジスタ４のグランド側接続ラインとゲー
トとの間にＮチャネルＭＯＳトランジスタ（第４の補助
用トランジスタ）が接続され、第３の補助用トランジス
タのゲートにバッファ１２への信号がゲート信号とし
て、また第４の補助用トランジスタのゲートにバッファ
１１への信号がゲート信号として与えるようにされてい
る。
【００１４】ＭＯＳトランジスタには各端子間に静電容
量が存在し、ゲート面積の大きいトランジスタではその
容量分も大きくなる。また、バッファには出力内部抵
抗、バッファ・トランジスタ間には配線材による配線抵
抗が存在する。図２において、これら容量分と抵抗分を
考慮すると、図１に示すような等価回路が描かれる。な
お、トランジスタ３，４側はトランジスタ１，２側と同
じなので、トランジスタ１，２側についてのみその等価
回路を示した。
量が存在し、ゲート面積の大きいトランジスタではその
容量分も大きくなる。また、バッファには出力内部抵
抗、バッファ・トランジスタ間には配線材による配線抵
抗が存在する。図２において、これら容量分と抵抗分を
考慮すると、図１に示すような等価回路が描かれる。な
お、トランジスタ３，４側はトランジスタ１，２側と同
じなので、トランジスタ１，２側についてのみその等価
回路を示した。
【００１５】同図において、１５はトランジスタ１のゲ
ートとドレインとの間に寄生する静電容量、１６はトラ
ンジスタ２のゲートとドレインとの間に寄生する静電容
量（寄生静電容量）、１７はバッファ７の出力内部抵抗
＋配線抵抗、１８はバッファ８の出力内部抵抗＋配線抵
抗、２１はトランジスタ１９のオン抵抗＋配線抵抗、２
２はトランジスタ２０のオン抵抗＋配線抵抗である。抵
抗２１，２２の抵抗値はできるだけ小さくすることが望
ましい。このため、トランジスタ１９，２０のゲート長
を大きくし、そのオン抵抗をできるだけ小さくすること
が望ましい。また、トランジスタ１９，２０をトランジ
スタ１，２の近くに配置し、配線抵抗を十分小さくする
ことが必要である。
ートとドレインとの間に寄生する静電容量、１６はトラ
ンジスタ２のゲートとドレインとの間に寄生する静電容
量（寄生静電容量）、１７はバッファ７の出力内部抵抗
＋配線抵抗、１８はバッファ８の出力内部抵抗＋配線抵
抗、２１はトランジスタ１９のオン抵抗＋配線抵抗、２
２はトランジスタ２０のオン抵抗＋配線抵抗である。抵
抗２１，２２の抵抗値はできるだけ小さくすることが望
ましい。このため、トランジスタ１９，２０のゲート長
を大きくし、そのオン抵抗をできるだけ小さくすること
が望ましい。また、トランジスタ１９，２０をトランジ
スタ１，２の近くに配置し、配線抵抗を十分小さくする
ことが必要である。
【００１６】このＨブリッジ回路では、トランジスタ２
０へのゲート信号２３（図３（ｂ）参照）に対し、トラ
ンジスタ１へのゲート信号９（図３（ｃ）参照）がバッ
ファ７の立ち上がり遅延時間ｔ１／立ち下がり遅延時間
ｔ２だけ遅れ、かつ反転した波形となる。また、トラン
ジスタ１９へのゲート信号２４（図３（ａ）参照）に対
し、トランジスタ２へのゲート信号１０（図３（ｄ）参
照）がバッファ８の立ち上がり遅延時間ｔ１／立ち下が
り遅延時間ｔ２だけ遅れ、かつ反転した波形となる。
０へのゲート信号２３（図３（ｂ）参照）に対し、トラ
ンジスタ１へのゲート信号９（図３（ｃ）参照）がバッ
ファ７の立ち上がり遅延時間ｔ１／立ち下がり遅延時間
ｔ２だけ遅れ、かつ反転した波形となる。また、トラン
ジスタ１９へのゲート信号２４（図３（ａ）参照）に対
し、トランジスタ２へのゲート信号１０（図３（ｄ）参
照）がバッファ８の立ち上がり遅延時間ｔ１／立ち下が
り遅延時間ｔ２だけ遅れ、かつ反転した波形となる。
【００１７】これにより、トランジスタ１９がオンとな
ってから遅延時間ｔ１後にトランジスタ２がオンとな
り、トランジスタ２０がオンとなってから遅延時間ｔ２
後にトランジスタ１がオンとなる。すなわち、トランジ
スタ２のオフからオンへの切り換えに先立ってトランジ
スタ１９がオンとなり、トランジスタ１のオフからオン
への切り換えに先立ってトランジスタ２０がオンとな
る。
ってから遅延時間ｔ１後にトランジスタ２がオンとな
り、トランジスタ２０がオンとなってから遅延時間ｔ２
後にトランジスタ１がオンとなる。すなわち、トランジ
スタ２のオフからオンへの切り換えに先立ってトランジ
スタ１９がオンとなり、トランジスタ１のオフからオン
への切り換えに先立ってトランジスタ２０がオンとな
る。
【００１８】このため、トランジスタ２のオフからオン
への切り換え時、トランジスタ１９を介して静電容量１
５へ補助的に充電々流が供給され、すなわち従来のバッ
ファ７だけの場合より低抵抗にて静電容量１５へ充電々
流が供給され、トランジスタ１へのゲート信号９の電位
の逆レベルへの引き込みが小さくなり、トランジスタ１
へのゲート信号９の変動が抑えられる。このゲート信号
９の変動の抑制によって、トランジスタ１が一時的にオ
ン状態となることが防がれ、トランジスタ１とトランジ
スタ２とが同時にオン状態となることがなくなり、貫通
電流４０（ｉ１，ｉ３・・・）の発生が防止される。
への切り換え時、トランジスタ１９を介して静電容量１
５へ補助的に充電々流が供給され、すなわち従来のバッ
ファ７だけの場合より低抵抗にて静電容量１５へ充電々
流が供給され、トランジスタ１へのゲート信号９の電位
の逆レベルへの引き込みが小さくなり、トランジスタ１
へのゲート信号９の変動が抑えられる。このゲート信号
９の変動の抑制によって、トランジスタ１が一時的にオ
ン状態となることが防がれ、トランジスタ１とトランジ
スタ２とが同時にオン状態となることがなくなり、貫通
電流４０（ｉ１，ｉ３・・・）の発生が防止される。
【００１９】また、トランジスタ１のオフからオンへの
切り換え時、トランジスタ２０を介して静電容量１６へ
補助的に充電々流が供給され、すなわち従来のバッファ
８だけの場合より低抵抗にて静電容量１６へ充電々流が
供給され、トランジスタ２へのゲート信号１０の電位の
逆レベルへの引き込みが小さくなり、トランジスタ２へ
のゲート信号１０の変動が抑えられる。このゲート信号
１０の変動の抑制によって、トランジスタ２が一時的に
オン状態となることが防がれ、トランジスタ１とトラン
ジスタ２とが同時にオン状態となることがなくなり、貫
通電流４０（ｉ２，ｉ４・・・）の発生が防止される。
切り換え時、トランジスタ２０を介して静電容量１６へ
補助的に充電々流が供給され、すなわち従来のバッファ
８だけの場合より低抵抗にて静電容量１６へ充電々流が
供給され、トランジスタ２へのゲート信号１０の電位の
逆レベルへの引き込みが小さくなり、トランジスタ２へ
のゲート信号１０の変動が抑えられる。このゲート信号
１０の変動の抑制によって、トランジスタ２が一時的に
オン状態となることが防がれ、トランジスタ１とトラン
ジスタ２とが同時にオン状態となることがなくなり、貫
通電流４０（ｉ２，ｉ４・・・）の発生が防止される。
【００２０】トランジスタ３，４側でも同様にして、ト
ランジスタ４のオフからオンへの切り換え時、トランジ
スタ３へのゲート信号の変動が１３の変動が抑えられ、
またトランジスタ３のオフからオンへの切り換え時、ト
ランジスタ４へのゲート信号１４の変動が抑えられ、ト
ランジスタ３とトランジスタ４とが同時にオン状態とな
ることがなくなり、貫通電流の発生が防止される。
ランジスタ４のオフからオンへの切り換え時、トランジ
スタ３へのゲート信号の変動が１３の変動が抑えられ、
またトランジスタ３のオフからオンへの切り換え時、ト
ランジスタ４へのゲート信号１４の変動が抑えられ、ト
ランジスタ３とトランジスタ４とが同時にオン状態とな
ることがなくなり、貫通電流の発生が防止される。
【００２１】
【発明の効果】以上説明したことから明らかなように本
発明によれば、トランジスタのゲートとドレインとの間
に寄生する静電容量に補助的に充電々流を供給し、ゲー
ト信号の電位変動を抑えることによって、トランジスタ
のオフからオンへの切り換え時に電源・グランド間に貫
通電流が発生することが防止され、消費電流が増加す
る、発熱が大きくなる、トランジスタが破壊する等の不
具合が発生しないようになる。
発明によれば、トランジスタのゲートとドレインとの間
に寄生する静電容量に補助的に充電々流を供給し、ゲー
ト信号の電位変動を抑えることによって、トランジスタ
のオフからオンへの切り換え時に電源・グランド間に貫
通電流が発生することが防止され、消費電流が増加す
る、発熱が大きくなる、トランジスタが破壊する等の不
具合が発生しないようになる。
【図１】 図２に示したＨブリッジ回路においてバッフ
ァの出力内部抵抗やバッファ・トランジスタ間の配線材
による配線抵抗を考慮した等価回路を示す図である。
ァの出力内部抵抗やバッファ・トランジスタ間の配線材
による配線抵抗を考慮した等価回路を示す図である。
【図２】 本発明に係る誤動作防止回路を備えたＨブリ
ッジ回路を示す図である。
ッジ回路を示す図である。
【図３】 このＨブリッジ回路におけるトランジスタ１
９，２０，１，２へのゲート信号および貫通電流を示す
図である。
９，２０，１，２へのゲート信号および貫通電流を示す
図である。
【図４】 従来のＨブリッジ回路を示す図である。
【図５】 従来のＨブリッジ回路におけるトランジスタ
１および２へのゲート信号を示す図である
１および２へのゲート信号を示す図である
【図６】 従来のＨブリッジ回路においてバッファの出
力内部抵抗やバッファ・トランジスタ間の配線材による
配線抵抗を考慮した等価回路を示す図である。
力内部抵抗やバッファ・トランジスタ間の配線材による
配線抵抗を考慮した等価回路を示す図である。
【図７】 従来のＨブリッジ回路におけるトランジスタ
１，２へのゲート信号および貫通電流を示す図である。
１，２へのゲート信号および貫通電流を示す図である。
１…ＰチャネルＭＯＳトランジスタ（第１の上流側ＭＯ
Ｓトランジスタ）、２…ＮチャネルＭＯＳトランジスタ
（第１の下流側ＭＯＳトランジスタ）、３…Ｐチャネル
ＭＯＳトランジスタ（第２の上流側ＭＯＳトランジス
タ）、４…ＮチャネルＭＯＳトランジスタ（第２の下流
側ＭＯＳトランジスタ）、５…電源、６…グランド、
７，８，１１，１２…バッファ、９，１０，１３，１４
…ゲート信号、１５，１６…静電容量（寄生静電容
量）、１７，１８…出力内部抵抗＋配線抵抗、１９…Ｐ
チャネルＭＯＳトランジスタ（第１の補助用トランジス
タ）、２０…ＮチャネルＭＯＳトランジスタ（第２の補
助用トランジスタ）、２１，２２…オン抵抗＋配線抵
抗、２３，２４…信号（ゲート信号）、３０…負荷、４
０…貫通電流。
Ｓトランジスタ）、２…ＮチャネルＭＯＳトランジスタ
（第１の下流側ＭＯＳトランジスタ）、３…Ｐチャネル
ＭＯＳトランジスタ（第２の上流側ＭＯＳトランジス
タ）、４…ＮチャネルＭＯＳトランジスタ（第２の下流
側ＭＯＳトランジスタ）、５…電源、６…グランド、
７，８，１１，１２…バッファ、９，１０，１３，１４
…ゲート信号、１５，１６…静電容量（寄生静電容
量）、１７，１８…出力内部抵抗＋配線抵抗、１９…Ｐ
チャネルＭＯＳトランジスタ（第１の補助用トランジス
タ）、２０…ＮチャネルＭＯＳトランジスタ（第２の補
助用トランジスタ）、２１，２２…オン抵抗＋配線抵
抗、２３，２４…信号（ゲート信号）、３０…負荷、４
０…貫通電流。
Claims (2)
- 【請求項１】 電源とグランド間に直列に接続された第
１の上流側ＭＯＳトランジスタおよび第１の下流側ＭＯ
Ｓトランジスタと、同じく電源とグランド間に直列に接
続された第２の上流側ＭＯＳトランジスタおよび第２の
下流側ＭＯＳトランジスタと、前記第１の上流側ＭＯＳ
トランジスタと前記第１の下流側ＭＯＳトランジスタと
の直列接続点と前記第２の上流側ＭＯＳトランジスタと
前記第２の下流側ＭＯＳトランジスタとの直列接続点と
の間に接続された負荷とを備え、前記第１の上流側ＭＯ
Ｓトランジスタと前記第２の下流側ＭＯＳトランジスタ
とを対としてオンとすることにより前記負荷への第１の
方向から第２の方向への電流路を形成し、前記第２の上
流側ＭＯＳトランジスタと前記第１の下流側ＭＯＳトラ
ンジスタとを対としてオンとすることにより前記負荷へ
の第２の方向から第１の方向への電流路を形成するＨブ
リッジ回路において、 前記第１の上流側ＭＯＳトランジスタのオフからオンへ
の切り換え時、前記第１の下流側ＭＯＳトランジスタの
ゲートとドレインとの間に寄生する静電容量へ補助的に
充電々流を供給し、前記第１の下流側ＭＯＳトランジス
タへのゲート信号の電位変動を抑える手段と、 前記第１の下流側ＭＯＳトランジスタのオフからオンへ
の切り換え時、前記第１の上流側ＭＯＳトランジスタの
ゲートとドレインとの間に寄生する静電容量へ補助的に
充電々流を供給し、前記第１の上流側ＭＯＳトランジス
タへのゲート信号の電位変動を抑える手段と、 前記第２の上流側ＭＯＳトランジスタのオフからオンへ
の切り換え時、前記第２の下流側ＭＯＳトランジスタの
ゲートとドレインとの間に寄生する静電容量へ補助的に
充電々流を供給し、前記第２の下流側ＭＯＳトランジス
タへのゲート信号の電位変動を抑える手段と、 前記第２の下流側ＭＯＳトランジスタのオフからオンへ
の切り換え時、前記第２の上流側ＭＯＳトランジスタの
ゲートとドレインとの間に寄生する静電容量へ補助的に
充電々流を供給し、前記第２の上流側ＭＯＳトランジス
タへのゲート信号の電位変動を抑える手段とを備えたこ
とを特徴とするＨブリッジ回路における誤動作防止回
路。 - 【請求項２】 電源とグランド間に直列に接続された第
１の上流側ＭＯＳトランジスタおよび第１の下流側ＭＯ
Ｓトランジスタと、同じく電源とグランド間に直列に接
続された第２の上流側ＭＯＳトランジスタおよび第２の
下流側ＭＯＳトランジスタと、前記第１の上流側ＭＯＳ
トランジスタと前記第１の下流側ＭＯＳトランジスタと
の直列接続点と前記第２の上流側ＭＯＳトランジスタと
前記第２の下流側ＭＯＳトランジスタとの直列接続点と
の間に接続された負荷とを備え、前記第１の上流側ＭＯ
Ｓトランジスタと前記第２の下流側ＭＯＳトランジスタ
とを対としてオンとすることにより前記負荷への第１の
方向から第２の方向への電流路を形成し、前記第２の上
流側ＭＯＳトランジスタと前記第１の下流側ＭＯＳトラ
ンジスタとを対としてオンとすることにより前記負荷へ
の第２の方向から第１の方向への電流路を形成するＨブ
リッジ回路において、 前記第１の上流側ＭＯＳトランジスタの電源側接続ライ
ンとゲートとの間に接続され前記第１の下流側ＭＯＳト
ランジスタのオフからオンへの切り換えに先立ってオン
とされる第１の補助用トランジスタと、 前記第１の下流側ＭＯＳトランジスタのグランド側接続
ラインとゲートとの間に接続され前記第１の上流側ＭＯ
Ｓトランジスタのオフからオンへの切り換えに先立って
オンとされる第２の補助用トランジスタと、 前記第２の上流側ＭＯＳトランジスタの電源側接続ライ
ンとゲートとの間に接続され前記第２の下流側ＭＯＳト
ランジスタのオフからオンへの切り換えに先立ってオン
とされる第３の補助用トランジスタと、 前記第２の下流側ＭＯＳトランジスタのグランド側接続
ラインとゲートとの間に接続され前記第２の上流側ＭＯ
Ｓトランジスタのオフからオンへの切り換えに先立って
オンとされる第４の補助用トランジスタとを備えたこと
を特徴とするＨブリッジ回路における誤動作防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09216474A JP3109458B2 (ja) | 1997-08-11 | 1997-08-11 | Ｈブリッジ回路における誤動作防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09216474A JP3109458B2 (ja) | 1997-08-11 | 1997-08-11 | Ｈブリッジ回路における誤動作防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168537A true JPH1168537A (ja) | 1999-03-09 |
| JP3109458B2 JP3109458B2 (ja) | 2000-11-13 |
Family
ID=16689020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09216474A Expired - Fee Related JP3109458B2 (ja) | 1997-08-11 | 1997-08-11 | Ｈブリッジ回路における誤動作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3109458B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010062040A (ko) * | 1999-12-03 | 2001-07-07 | 스테펀 스코트 | 고 주파 ｍｏｓ 스위치 |
| JP2003283260A (ja) * | 2002-03-27 | 2003-10-03 | Kenwood Corp | 増幅回路 |
| EP1589661A1 (en) * | 2001-05-23 | 2005-10-26 | Micron Technology, Inc. | Circuit having a controllable slew rate |
| JP2008092272A (ja) * | 2006-10-02 | 2008-04-17 | New Japan Radio Co Ltd | 増幅回路 |
| CN100428620C (zh) * | 2006-10-13 | 2008-10-22 | 清华大学 | 一种车辆电动助力转向***控制器 |
| JP2009136038A (ja) * | 2007-11-28 | 2009-06-18 | Sanyo Electric Co Ltd | モータ駆動回路、ファンモータ、電子機器、及びノート型パーソナルコンピュータ |
| JP2015073236A (ja) * | 2013-10-04 | 2015-04-16 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
-
1997
- 1997-08-11 JP JP09216474A patent/JP3109458B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010062040A (ko) * | 1999-12-03 | 2001-07-07 | 스테펀 스코트 | 고 주파 ｍｏｓ 스위치 |
| EP1589661A1 (en) * | 2001-05-23 | 2005-10-26 | Micron Technology, Inc. | Circuit having a controllable slew rate |
| EP1405415B1 (en) * | 2001-05-23 | 2006-03-15 | Micron Technology, Inc. | Circuit having a controllable slew rate |
| JP2003283260A (ja) * | 2002-03-27 | 2003-10-03 | Kenwood Corp | 増幅回路 |
| JP2008092272A (ja) * | 2006-10-02 | 2008-04-17 | New Japan Radio Co Ltd | 増幅回路 |
| CN100428620C (zh) * | 2006-10-13 | 2008-10-22 | 清华大学 | 一种车辆电动助力转向***控制器 |
| JP2009136038A (ja) * | 2007-11-28 | 2009-06-18 | Sanyo Electric Co Ltd | モータ駆動回路、ファンモータ、電子機器、及びノート型パーソナルコンピュータ |
| JP2015073236A (ja) * | 2013-10-04 | 2015-04-16 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3109458B2 (ja) | 2000-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4508983A (en) | MOS Analog switch driven by complementary, minimally skewed clock signals | |
| JP2996301B2 (ja) | 負荷及び時間適応電流供給ドライブ回路 | |
| US6281737B1 (en) | Method and apparatus for reducing parasitic bipolar current in a silicon-on-insulator transistor | |
| JP2616142B2 (ja) | 出力回路 | |
| KR100294254B1 (ko) | 과전압허용출력버퍼회로 | |
| KR950009087B1 (ko) | 반도체 집적회로의 출력회로 | |
| JPH10209854A (ja) | ボディ電圧制御型半導体集積回路 | |
| JPH09511104A (ja) | ノイズ絶縁型ｉ／ｏバッファ | |
| US6628160B2 (en) | Semiconductor integrated circuit for low-voltage high-speed operation | |
| JP2567179B2 (ja) | レベル変換回路 | |
| US5565795A (en) | Level converting circuit for reducing an on-quiescence current | |
| KR0163775B1 (ko) | 출력 트랜지스터에 연결된 게이트 전류제어 트랜지스터의 게이트 전압 제어 회로를 갖는 출력 버퍼 회로 | |
| JP3109458B2 (ja) | Ｈブリッジ回路における誤動作防止回路 | |
| JP4160127B2 (ja) | スルーイング制御手段を有する出力段 | |
| JP2004260242A (ja) | 電圧レベルシフタ | |
| TWI345375B (en) | Slew-rate control circuitry with output buffer and feedback | |
| US5699000A (en) | Output buffer circuit for a semiconductor IC | |
| US5864245A (en) | Output circuit with overvoltage protection | |
| JPH0267817A (ja) | Ｃｍｏｓアナログスイッチ | |
| US5604448A (en) | Output buffer circuit having low noise characteristics | |
| JP2543248B2 (ja) | ＢｉＣＭＯＳフルスィング駆動回路 | |
| KR100361901B1 (ko) | 출력드라이버의스위칭으로인한방해를감소시키는회로 | |
| CN110011657B (zh) | 输入输出电路 | |
| US10735000B1 (en) | Pre-driver circuits for an output driver | |
| JPH06204821A (ja) | 入力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |