JPH1167821A - Flip chip mounting structure - Google Patents
Flip chip mounting structureInfo
- Publication number
- JPH1167821A JPH1167821A JP21464697A JP21464697A JPH1167821A JP H1167821 A JPH1167821 A JP H1167821A JP 21464697 A JP21464697 A JP 21464697A JP 21464697 A JP21464697 A JP 21464697A JP H1167821 A JPH1167821 A JP H1167821A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- chip
- bonding
- electrode
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はフリップチップによ
る半導体チップの実装構造の改良に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a semiconductor chip mounting structure using flip chips.
【０００２】[0002]
【従来の技術】ＩＣチップなどの半導体装置を配線基板
に高密度に実装する手段として、フリップチップボンデ
ィング方式が使用されている。これは、半導体装置の接
続電極を有する面を配線基板に向け、その半導体装置に
形成されているバンプと呼ばれる突起電極を介して配線
基板に接続する方式である。2. Description of the Related Art As a means for mounting a semiconductor device such as an IC chip on a wiring board at a high density, a flip chip bonding method is used. In this method, a surface of a semiconductor device having connection electrodes is directed to a wiring substrate, and the semiconductor device is connected to the wiring substrate via bump electrodes called bumps formed on the semiconductor device.
【０００３】半導体装置の不良が接続後に検出された場
合、該不良チップを除去し、別の正常の機能を発揮する
チップを再び接続する。When a defect of a semiconductor device is detected after connection, the defective chip is removed, and another chip having a normal function is connected again.
【０００４】この交換工程において、バンプの材質とし
て、融点の低いＰｂ・Ｓｎ合金などを用いたはんだバン
プの場合は、加熱空気などによりはんだを溶融しチップ
を取外す。配線基板上に残るはんだ残渣は、再び溶融状
態でＰｂ・Ｓｎに対して濡れ性のよいプレートその他吸
着材を押し当て、溶融したはんだをプレートなどに移動
することにより除去することが可能である。清浄にされ
た配線基板には再び新しいＩＣチップが接続される。In this replacement step, in the case of a solder bump using a Pb / Sn alloy having a low melting point as a material of the bump, the solder is melted by heated air or the like, and the chip is removed. The solder residue remaining on the wiring board can be removed again by pressing a plate or other adsorbent having good wettability against Pb / Sn in a molten state and moving the molten solder to the plate or the like. A new IC chip is connected to the cleaned wiring board again.
【０００５】しかし、バンプの材質がＡｕやＣｕの場合
は、溶融温度が高温に達し、配線基板や半導体装置に損
傷を与えることがあるため、バンプの溶融は実質的に不
可能となり、上述の補修方法をとることはできない。However, when the material of the bump is Au or Cu, the melting temperature reaches a high temperature, which may damage the wiring board or the semiconductor device. Therefore, the melting of the bump becomes substantially impossible. No repair method is available.
【０００６】このため、図６（ａ）に示すように、配線
基板２にフリップチップボンディングより接合したチッ
プ１に、図６（ｂ）に示すように、剪断ツール７で外力
を加えてチップ１を配線基板２から除去する方法がとら
れる。For this reason, as shown in FIG. 6A, an external force is applied to the chip 1 bonded to the wiring board 2 by flip chip bonding with a shearing tool 7 as shown in FIG. Is removed from the wiring board 2.
【０００７】しかしながら、この方法では、図６（ｃ）
に示すように、チップ１を除去後に配線基板２の電極上
に残留バンプ３２が残る場合があり、バンプを残さない
ように制御することは不可能である。通常は不規則にバ
ンプが残り、新たなチップを再度接合した場合に、残留
バンプ３２のため図６（ｄ）に示すような接続不良や、
図６（ｅ）に示すような短絡などが発生する。However, according to this method, FIG.
As shown in (2), there is a case where the residual bumps 32 remain on the electrodes of the wiring board 2 after the chip 1 is removed, and it is impossible to control so as not to leave the bumps. Normally, bumps remain irregularly, and when a new chip is joined again, the connection failure as shown in FIG.
A short circuit as shown in FIG.
【０００８】このため、ＡｕやＣｕ等の通常溶融できな
いバンプについては、実用上補修は不可能とされてお
り、不良が検出された場合には基板ごと廃棄されてい
た。For this reason, it is considered practically impossible to repair bumps, such as Au and Cu, which cannot be melted normally, and if a defect is detected, the entire substrate is discarded.
【０００９】しかし、セラミックなどの材質による高価
な配線基板の場合や、１枚の配線基板に複数のチップを
実装する場合、廃棄はコストアップの要因となる。こと
に、複数の半導体装置を実装した基板の場合、たとえば
９個のチップを接合する場合、１個のチップの不良によ
り他の８個の良品チップを含めて廃棄せざるを得ず、大
幅のコストアップ要因となる。However, in the case of an expensive wiring board made of a material such as ceramics, or in the case where a plurality of chips are mounted on one wiring board, disposal causes an increase in cost. In particular, in the case of a substrate on which a plurality of semiconductor devices are mounted, for example, in a case where nine chips are bonded, one defective chip must be discarded including the other eight non-defective chips. This is a cost increase factor.
【００１０】基板再使用の要請が極めて高い場合には、
図７に示すように、スクレーパ８で接合面を掻爬し、残
留はんだ３２を除去するなどの残渣処理方法や、図８
（ａ）〜（ｄ）に示すような特開平０７−０５８１５２
に開示されている方法がある。When the demand for substrate reuse is extremely high,
As shown in FIG. 7, a residue treatment method such as scraping the joint surface with a scraper 8 to remove the residual solder 32,
JP-A-07-058152 as shown in (a) to (d)
There is a method disclosed in US Pat.
【００１１】前記の特許公開公報に開示されている方法
は、図８（ａ）に示すように、電気的接続は十分である
が、機械的接続が不十分な緩い接合条件でボンディング
ツール６によりチップ１を配線基板２に仮接合し、図８
（ｂ）の状態で良品／不良品検査後、図８（ｃ）に示す
ように剪断ツール７で不良チップ１−１を除去し、図８
（ｄ）に示すように良品チップ１−２を搭載後に本接合
を行なう手法がとられている。In the method disclosed in the above-mentioned patent publication, as shown in FIG. 8 (a), the electrical connection is sufficient, but the mechanical connection is insufficient. The chip 1 is temporarily bonded to the wiring board 2, and FIG.
After inspecting the non-defective / defective product in the state of FIG. 8B, the defective chip 1-1 is removed by the shearing tool 7 as shown in FIG.
As shown in (d), a method of performing the main bonding after mounting the non-defective chip 1-2 is adopted.
【００１２】参考のために、通常用いられるＡｕバンプ
の形成方法を以下に述べる。まず、めっきによるバンプ
形成工程は、図９（ａ）に示すように、チップ１のチッ
プ基材１１上に給電メタル４１をめっきにより形成し、
次に図９（ｂ）に示すように、レジスト４２を所望の厚
さ（通常、後述の図９（ｄ）のＡｕめっきの高さ以上）
に塗布し、硬化後、図９（ｃ）に示すように露光、現像
によりレジストの所定部に開口部４３を形成し、次に図
９（ｄ）に示すように、給電メタル４１を介してめっき
液中で通電する電解めっき方法により、所望の高さにま
でＡｕめっきを行ない、めっきバンプ３１を形成する。
その後、図９（ｅ）に示すように有機溶剤等によりレジ
ストを剥離し、図９（ｆ）に示すように、めっき部分を
マスクとして不要な給電メタル４１をエッチング等によ
り除去する。For reference, a commonly used method for forming an Au bump is described below. First, in the bump forming step by plating, as shown in FIG. 9A, a power supply metal 41 is formed on the chip base material 11 of the chip 1 by plating.
Next, as shown in FIG. 9B, the resist 42 is formed to have a desired thickness (usually the height of Au plating described later in FIG. 9D).
After curing, an opening 43 is formed in a predetermined portion of the resist by exposure and development as shown in FIG. 9C, and then through a power supply metal 41 as shown in FIG. 9D. Au plating is performed to a desired height by an electrolytic plating method in which a current flows in a plating solution, and a plating bump 31 is formed.
Thereafter, as shown in FIG. 9E, the resist is peeled off with an organic solvent or the like, and as shown in FIG. 9F, the unnecessary power supply metal 41 is removed by etching or the like using the plated portion as a mask.
【００１３】ワイヤによるバンプ形成工程（以下、ワイ
ヤバンピングという）は、図１０（ａ）に示すように、
ワイヤボンダのキャピラリ５からＡｕ製のワイヤ３３を
突出させ、図１０（ｂ）に示すように、トーチ９とＡｕ
によるワイヤ３３間でアーク放電などを発生し、ワイヤ
ボンダのキャピラリ５から突出したワイヤ３３の先端を
加熱、溶融させて、ボール３４を形成し、図１０（ｃ）
に示すように、チップ電極１２にキャピラリで圧接後、
図１０（ｄ）に示すように、キャピラリ５を引上げて切
断する。The bump forming step using wires (hereinafter referred to as wire bumping) is performed as shown in FIG.
The Au wire 33 is projected from the capillary 5 of the wire bonder, and the torch 9 and the Au are connected as shown in FIG.
Arc discharge or the like is generated between the wires 33 by heating, and the tip of the wire 33 protruding from the capillary 5 of the wire bonder is heated and melted to form a ball 34, and FIG.
As shown in the figure, after pressing the tip electrode 12 with a capillary,
As shown in FIG. 10D, the capillary 5 is pulled up and cut.
【００１４】切断方法には次のような各種がある。図１
０（ｅ）に示すように、キャピラリより上方にあるクラ
ンパ（図示せず）等を用いて、ワイヤとキャピラリを相
対的に固定して引き切る。There are various cutting methods as follows. FIG.
As shown in FIG. 0 (e), the wire and the capillary are relatively fixed and pulled using a clamper (not shown) or the like located above the capillary.
【００１５】図１０（ｆ）に示すように、小さいループ
を描いてバンプにワイヤを擦りつけて切る。As shown in FIG. 10 (f), a small loop is drawn and the bump is rubbed with a wire and cut.
【００１６】図１０（ｇ）に示すように、キャピラリを
水平方向に微小振動させることにより、バンプにワイヤ
を擦りつけて切る、などが一般的である。これらにより
形成された通常のバンプ形状はそれぞれ図示のとおりで
ある。As shown in FIG. 10 (g), it is common that the capillary is vibrated slightly in the horizontal direction so that the wire is rubbed against the bump and cut. The normal bump shapes formed by these are as shown in the drawings.
【００１７】[0017]
【発明が解決しようとする課題】図７に示す方法では、
配線基板２を傷つけることなく、かつ掻爬したバンプが
再び配線基板２に付着したり、擦りつけたりしないよう
に除去しなければならないことから、装置化は困難であ
り、熟練者が顕微鏡を用いて丹念に除去しなければなら
ない。According to the method shown in FIG.
Since the scraped bumps must be removed so as not to damage the wiring board 2 and to prevent the scraped bumps from adhering to or rubbing against the wiring board 2 again, it is difficult to implement the apparatus, and a skilled person carefully uses a microscope. Must be removed.
【００１８】他方、端子の狹ピッチ化や多端子化の進展
に伴い、バンプサイズが小さくなり、かつ、バンプ数が
増えたため、図７に示す除去手段は極めて困難性が高
く、かつ、時間を要するため不可能になりつつある。On the other hand, as the pitch of terminals becomes narrower and the number of terminals increases, the bump size decreases and the number of bumps increases. Therefore, the removing means shown in FIG. 7 is extremely difficult and requires much time. It is becoming impossible because it costs.
【００１９】図８は、装置化が容易でかつ確実な補修方
法であるが、ボンディングを２回に分けて行なうため量
産効率上、好ましくない。FIG. 8 shows a repair method that is easy and reliable to implement, but is not preferable in terms of mass production efficiency because bonding is performed in two steps.
【００２０】[0020]
【課題を解決するための手段】本発明のフリップチップ
実装構造においては、以下の手段を講ずる。The following means are taken in the flip chip mounting structure of the present invention.
【００２１】 バンプのチップ側接合面の単位面積あ
たりの接合強度を、バンプの基板側接合面の単位面積あ
たりの接合強度よりも大きくする。The bonding strength per unit area of the bump-side bonding surface of the bump is made larger than the bonding strength per unit area of the bump-side bonding surface of the bump.
【００２２】 バンプのチップ側接合面積を、バンプ
の基板側接合面積よりも大きくする。The bonding area of the bump on the chip side is made larger than the bonding area of the bump on the substrate side.
【００２３】前記の目的を達成するための具体的手段と
して次のような手段を講ずる。 主にバンプ形成状態によって支配されるチップ側で
の接合強度を、主にフリップチップボンディングによっ
て支配される基板側での接合強度よりも、大きくなるよ
うにする。The following means are taken as specific means for achieving the above object. The bonding strength on the chip side, which is mainly governed by the bump formation state, is made higher than the bonding strength on the substrate side which is mainly governed by flip chip bonding.
【００２４】 チップ電極を、バンプが食い込みやす
いような形に形成して、チップ側での接合強度を上げ
る。The chip electrodes are formed in such a shape that the bumps can easily penetrate to increase the bonding strength on the chip side.
【００２５】 フリップチップ接続前に熱処理を行な
って、熱拡散を進行させ、チップ側での接合強度を上げ
る。Heat treatment is performed before flip-chip connection to promote thermal diffusion and increase bonding strength on the chip side.
【００２６】 バンプ形状の上部をほぼ錐状に形成し
て、チップ側接合面積を基板側接合面積よりも大きくす
る。The upper part of the bump shape is formed in a substantially conical shape, and the bonding area on the chip side is made larger than the bonding area on the substrate side.
【００２７】 バンプの側断面が台形によるように形
成して、チップ側接合面積を基板側接合面積よりも大き
くする。The side cross section of the bump is formed to be trapezoidal, and the bonding area on the chip side is made larger than the bonding area on the substrate side.
【００２８】 電極主成分をＡｕにして、接合強度の
制御を容易にする。 本発明は、特に装置を要せず、最小の工程で、不良チッ
プ除去の際に、必ずバンプを基板側のみで破断させるフ
リップチップ実装構造を提供する。The main component of the electrode is made of Au to facilitate the control of the bonding strength. The present invention provides a flip-chip mounting structure in which a bump is always broken only on the substrate side when a defective chip is removed by a minimum process without requiring any particular device.
【００２９】バンプを基板側で破断させるためには、バ
ンプについて以下の条件が成り立たなければならない。
これは、１つの半導体装置上のすべてのバンプについて
成り立たなければならない。In order to break the bump on the substrate side, the following conditions must be satisfied for the bump.
This must be true for all bumps on one semiconductor device.
【００３０】（バンプ自体の破断強度）＞（バンプとチ
ップ電極との接合強度）＞（バンプと基板電極との接合
強度）(Break strength of bump itself)> (Joint strength between bump and chip electrode)> (Joint strength between bump and substrate electrode)
【００３１】[0031]
（第１の実施の形態）図１（ａ）〜（ｅ）は、本発明の
第１の実施の形態の側断面図である。(First Embodiment) FIGS. 1A to 1E are side sectional views of a first embodiment of the present invention.
【００３２】図１（ａ）は、チップ１上にＡｕを主成分
とするワイヤから、ワイヤバンピングにより、図１０
（ｃ）に示すようなバンプ３を形成した状態の側断面図
である。FIG. 1A shows a state in which a wire containing Au as a main component is formed on a chip 1 by wire bumping.
It is a sectional side view in the state where bump 3 as shown in (c) was formed.
【００３３】図１（ｂ）は、図１（ａ）の要部拡大側断
面図である。Ａｕよりなるチップ電極１２上に形成され
たバンプ３は、下部の太鼓状部３８の上にワイヤスクラ
ブ跡３７である盛り上がり部を持つ形状となっている。FIG. 1B is an enlarged side sectional view of a main part of FIG. 1A. The bump 3 formed on the chip electrode 12 made of Au has a shape having a raised portion which is a wire scrub trace 37 on a drum-shaped portion 38 at a lower portion.
【００３４】図１（ｃ）は、図１（ａ）の状態からチッ
プの上下を反転して配線基板２にフリップチップ接続し
た状態を示す側断面図である。FIG. 1C is a side sectional view showing a state where the chip is turned upside down from the state of FIG.
【００３５】図１（ｄ）は、図１（ｃ）の要部拡大側断
面図であり、盛り上がり部は押し潰されており、Ａｕよ
りなるチップ電極１２と配線基板２のＡｕよりなる基板
電極２２との間には太鼓状のＡｕバンプ３が介在してお
り、この実施例では、特にすべてのバンプについてチッ
プ側と基板側の接続部の面積はほぼ同一となっている
が、接合部の単位面積あたりの接合強度は、後述のよう
に、前者が後者よりも強い。なお１１はチップ基材であ
り、２１は基板基材である。FIG. 1D is an enlarged side sectional view of a main part of FIG. 1C, in which a raised portion is crushed, and a chip electrode 12 made of Au and a substrate electrode made of Au of the wiring board 2 are shown. A drum-shaped Au bump 3 is interposed between the bumps 22 and 22. In this embodiment, the area of the connection portion on the chip side and the connection side on the substrate side are substantially the same for all the bumps. As described later, the bonding strength per unit area is stronger in the former than in the latter. In addition, 11 is a chip base material and 21 is a substrate base material.
【００３６】図１（ｅ）は、剪断によりチップを除去し
た状態を示す側断面図である。チップ側も基板側も、同
一接合面積であるが、単位面積あたりの接合強度は、後
述のように前者が後者よりも強いため、各バンプのチッ
プ側接合強度は、基板側接合強度よりも強い。このた
め、すべてのバンプがチップ側に接合されたままチップ
が除去され、基板側にバンプおよびバンプの残渣は残ら
ない。FIG. 1E is a side sectional view showing a state in which the chips are removed by shearing. Although both the chip side and the substrate side have the same bonding area, the bonding strength per unit area is higher in the former than in the latter as described later, so that the chip-side bonding strength of each bump is higher than the substrate-side bonding strength. . Therefore, the chip is removed while all the bumps are joined to the chip side, and no bumps and residue of the bumps remain on the substrate side.
【００３７】このため、チップ除去後の配線基板に新た
なバンプ付チップを接合するにあたり、何ら不都合は生
じない。Therefore, there is no inconvenience in joining a new chip with bumps to the wiring board from which the chip has been removed.
【００３８】次に、チップ側および基板の双方ともにＡ
ｕ−Ａｕ同士の圧着でありながら、単位面積あたりの接
合強度が前者が後者よりも強くなるメカニズムを説明す
る。Next, on both the chip side and the substrate, A
A description will be given of a mechanism in which the bonding strength per unit area is higher in the former than in the latter, while the pressure bonding between u-Au is performed.
【００３９】[0039]
【表１】 [Table 1]
【００４０】表１は、バンピング（バンプ形成）条件お
よび接合（ボンディング）条件の主なパラメータの値を
示す。Table 1 shows values of main parameters of bumping (bump formation) conditions and bonding (bonding) conditions.
【００４１】温度，１バンプあたりの荷重，ＵＳ（超音
波）強度ともにバンピング時の方が接合時よりも高い。The temperature, the load per bump, and the US (ultrasonic) intensity are all higher during bumping than during bonding.
【００４２】[0042]
【表２】 [Table 2]
【００４３】表２は、バンピング時の各パラメータの値
を変化させたときの、バンプの剪断強度を示す。Table 2 shows the shear strength of the bump when the value of each parameter at the time of bumping was changed.
【００４４】各パラメータの値が高いほどバンプの剪断
強度は高くなっている。これら以外の重要なものとし
て、各パラメータの時間的な要素などが上げられる。The higher the value of each parameter, the higher the shear strength of the bump. Other important factors include the temporal element of each parameter.
【００４５】[0045]
【表３】 [Table 3]
【００４６】表３は、表２に示す条件によりバンピング
され、表１の接合条件により接合されたチップを除去し
たとき、チップの剪断強度を１バンプあたりに換算した
強度と基板へのバンプ残り率を示す。Table 3 shows that, when the chip was bumped under the conditions shown in Table 2 and the chip bonded under the bonding conditions shown in Table 1 was removed, the shear strength of the chip was converted per bump and the remaining ratio of the bump to the substrate. Is shown.
【００４７】これによると、条件〜では、チップの
１バンプあたり換算剪断強度はほぼ一定の４０ｇｆとな
っている。According to this, under the conditions (1) to (4), the equivalent shear strength per bump of the chip is almost constant at 40 gf.
【００４８】条件〜では、チップの１バンプあたり
の換算剪断強度が前記４０ｇｆより低く、また、表２の
バンプの剪断強度（ＡＶＥ．）と同程度になっている。Under the conditions (1) and (2), the equivalent shear strength per bump of the chip is lower than 40 gf, and the same as the shear strength (AVE.) Of the bumps in Table 2.
【００４９】すなわち、剪断時においてチップ側もしく
は基板側の接合強度が弱い側で破断することを示してい
る。That is, it shows that the chip or the substrate is broken on the side where the bonding strength is weaker at the time of shearing.
【００５０】なお、本実施例においてはバンプ自体が破
断するときの強度が６０ｇｆ／ｂｕｍｐ以上であるた
め、バンプ破断は発生していない。In this embodiment, since the strength when the bump itself breaks is 60 gf / bump or more, no bump breakage occurs.
【００５１】また、前記の「ほぼ一定の剪断強度４０ｇ
ｆ／ｂｕｍｐ」は、本発明の実装構造を用いた半導体装
置に関して、実用上要求される接合条件を満たしてい
る。Further, the above-mentioned “almost constant shear strength of 40 g” was used.
“f / bump” satisfies practically required bonding conditions for a semiconductor device using the mounting structure of the present invention.
【００５２】なお、条件〜において、チップの１バ
ンプあたり換算剪断強度が、表２のバンプの剪断強度
（ＡＶＥ．）より若干高いのは、接合加工時にチップ側
の接合強度が若干上昇することによる。In the above conditions, the reason why the equivalent shear strength per bump of the chip is slightly higher than the shear strength (AVE.) Of the bump in Table 2 is that the bonding strength on the chip side is slightly increased during the bonding process. .
【００５３】なお、チップと基板の電極を共にＡｕで構
成することは、ＡｌやＳｎなど異種の金属を用いること
と比較して、脆い金属間化合物の生成がなく、これによ
り、信頼性が高く、電気抵抗が低く、また同種であり延
展性に優れていることから、機械的な要素も扱いやす
く、同種であることから固相相互拡散などの化学的要素
も扱いやすいため、接合強度の制御は容易になる。It should be noted that, when both the chip and the substrate electrodes are made of Au, brittle intermetallic compounds are not generated as compared with the case where different kinds of metals such as Al and Sn are used. , Low electric resistance, same type and excellent spreadability, easy to handle mechanical elements, and same type, easy to handle chemical elements such as solid phase interdiffusion. Becomes easier.
【００５４】（第２の実施の形態）図２（ａ）および
（ｂ）は本発明の第２の実施の形態の側断面図である。(Second Embodiment) FIGS. 2A and 2B are side sectional views of a second embodiment of the present invention.
【００５５】図２（ａ）は、チップ上にワイヤからバン
ピングにより図１０（ｅ）に示すようなＡｕバンプを形
成した状態を示す要部拡大側断面図である。FIG. 2A is an enlarged side sectional view showing a state where an Au bump as shown in FIG. 10E is formed on a chip by bumping from a wire.
【００５６】バンプは太鼓状部３８の上に短いワイヤ柱
部３５を重ねた形状となる。この実施の形態では、特に
Ａｕのチップ電極１２を成長速度の速いめっき処理によ
り約１０μｍの厚さに形成することによって、めっき表
面が凹凸のある粗い状態となっているため、バンピング
時にバンプの微視的な食い込みが起こり、チップ側接合
強度は向上する。The bump has a shape in which a short wire pillar portion 35 is superimposed on a drum-shaped portion 38. In this embodiment, in particular, by forming the Au chip electrode 12 to a thickness of about 10 μm by plating at a high growth rate, the plating surface is in a rough state with irregularities. Visual penetration occurs, and the chip-side bonding strength is improved.
【００５７】図２（ｂ）は、該チップ１を配線基板２に
フリップチップ接続した状態を示す要部拡大側断面図で
ある。短いワイヤ柱部は押し潰されて、Ａｕのチップ電
極１２と配線基板２のＡｕよりなる基板電極２２との間
にはバンプの太鼓状部３８が介在する。FIG. 2B is an enlarged side sectional view showing a state where the chip 1 is flip-chip connected to the wiring board 2. The short wire column is crushed, and a drum-shaped portion 38 of a bump is interposed between the Au chip electrode 12 and the substrate electrode 22 of the wiring substrate 2 made of Au.
【００５８】前述したように、バンプの微視的な食い込
みによりチップ側接合強度は向上し、基板側接合強度よ
りも強い接合強度を与えている。As described above, the bonding strength on the chip side is improved by microscopic biting of the bumps, and a bonding strength higher than the bonding strength on the substrate side is given.
【００５９】したがって、剪断により該チップを除去す
ると（図示せず）すべてのバンプがチップ側に接合され
たままチップが除去され、基板側にバンプは残らない。
このため、チップが除去された配線基板に新たなバンプ
付チップを接合するにあたり、不都合は生じない。Therefore, when the chip is removed by shearing (not shown), the chip is removed with all the bumps bonded to the chip side, and no bump remains on the substrate side.
Therefore, there is no inconvenience in joining a new chip with bumps to the wiring board from which the chip has been removed.
【００６０】（第３の実施の形態）図３（ａ）および
（ｂ）は本発明の第３の実施の形態の側断面図である。(Third Embodiment) FIGS. 3A and 3B are side sectional views of a third embodiment of the present invention.
【００６１】図３（ａ）は、チップ上にワイヤからバン
ピングによりＡｕバンプを形成した状態を示す要部拡大
断面図である。Ａｕによりチップ電極１２上にバンプの
太鼓状部３８の上にバンプの円錐状部３９を重ねた形状
となっている。なお、この実施例ではバンプの上部は円
錐状であるが、角錐状であってもよい。FIG. 3A is an enlarged sectional view of a main part showing a state in which an Au bump is formed on a chip by bumping from a wire. Au has a shape in which the bump-shaped portion 39 is overlapped on the drum-shaped portion 38 of the bump on the chip electrode 12. In this embodiment, the upper portion of the bump has a conical shape, but may have a pyramid shape.
【００６２】このために、特別な形状のキャピラリを用
い、柱状部が短くなるようなバンピング条件を採用して
いる。なお、スクラブにより切断する場合でも、キャピ
ラリの軌道をコントロールすることにより、楕円の錐状
に近い形にすることができる。For this purpose, a specially shaped capillary is used, and a bumping condition for shortening the columnar portion is adopted. It should be noted that even when cutting by scrubbing, by controlling the trajectory of the capillary, a shape close to an elliptical cone can be obtained.
【００６３】この後熱処理を行なうことにより、バンプ
のＡｕとチップ電極のＡｕの間で固相拡散が進行し、チ
ップ側接合強度が向上する。Thereafter, by performing a heat treatment, solid phase diffusion proceeds between Au of the bump and Au of the chip electrode, and the bonding strength on the chip side is improved.
【００６４】図３（ｂ）は、図３（ａ）のチップを配線
基板２にフリップチップ接続した状態を示す要部拡大側
断面図である。Ａｕによるチップ電極１２とＡｕによる
配線基板の基板電極２２との間には、チップ側接合面積
が基板側接合面積よりも十分大きいほぼ太鼓状のＡｕバ
ンプが介在している。FIG. 3B is an enlarged side sectional view showing a state where the chip of FIG. 3A is flip-chip connected to the wiring board 2. A substantially drum-shaped Au bump whose chip-side bonding area is sufficiently larger than the substrate-side bonding area is interposed between the Au chip electrode 12 and the Au substrate electrode 22 of the wiring board.
【００６５】なお、接合前後でのバンプの形状の変化に
ついて説明を付記する。バンピング後バンプは太鼓状の
上に円錐状を重ねた形状となっており、ボンディング後
の太鼓状の部分は若干高さが低く最大直径がやや大きく
なるが、チップ側の接合面積は変化が少ない。一方、円
錐状の部分は、接合前横断面積が小さいため、接合時の
応力によりこの部分が極めて顕著な変形を示す。The change in the shape of the bump before and after joining will be additionally described. After bumping, the bump has a shape in which a cone is superimposed on the drum shape, and the drum-shaped portion after bonding is slightly lower in height and slightly larger in maximum diameter, but the bonding area on the chip side is little changed . On the other hand, since the conical portion has a small cross-sectional area before joining, the portion undergoes remarkable deformation due to stress at the time of joining.
【００６６】また、太鼓状の下部と円錐状の上部を用
い、先端に柱状部をほとんど持たない形状のバンプは、
フリップチップ接続の際に上方から加えられる応力によ
り圧縮され、次のような作用を示す。A bump having a drum-shaped lower part and a conical upper part and having almost no columnar part at the tip is
It is compressed by the stress applied from above during flip-chip connection and exhibits the following effects.
【００６７】 円錐状のため横断面積が徐々に増すの
で、圧縮量のコントロールが非常に容易である。Since the cross-sectional area gradually increases due to the conical shape, it is very easy to control the amount of compression.
【００６８】 基板側の接合強度は、当初は圧縮され
ていない先端部、次に円錐状部を変形することによって
得られ、チップ側の接合強度への影響が少ないため、基
板側接合強度の制御は容易である。The bonding strength on the substrate side is obtained by deforming the tip portion which is not compressed at first and then the conical portion, and has little influence on the bonding strength on the chip side. Is easy.
【００６９】 柱状部の座屈が起こらず、チップが傾
いて接合されることはない。 柱状部の倒れによって、短絡やチップの平行ずれ接
続が起こらない。The buckling of the columnar portion does not occur, and the chip is not inclined and joined. No short circuit or parallel misalignment of the chips occurs due to the columnar portion falling.
【００７０】前述したように、熱処理によってバンプの
チップ側接合面にＡｕ−Ａｕの固相拡散が進行したこと
により、チップ側接合強度は増加しており、さらに、チ
ップ側接合面積が基板側接合面積よりも十分大きいこと
により、相対的に基板側接合強度よりも強い。As described above, the solid-state diffusion of Au—Au to the bump-side bonding surface of the bumps due to the heat treatment increases the chip-side bonding strength, and furthermore, the chip-side bonding area increases the substrate-side bonding area. By being sufficiently larger than the area, it is relatively stronger than the substrate-side bonding strength.
【００７１】このため、剪断により該チップを除去しよ
うとすると（図示せず）、すべてのバンプがチップ側に
接合されたままでチップが除去され、基板側にはバンプ
は残らない。Therefore, when the chip is to be removed by shearing (not shown), the chip is removed with all the bumps bonded to the chip side, and no bump remains on the substrate side.
【００７２】したがって、チップが除去された配線基板
に新たなバンプ付チップを接合するに何ら不都合は生じ
ない。Therefore, there is no inconvenience in joining a new chip with bumps to the wiring board from which the chip has been removed.
【００７３】（第４の実施の形態）図４（ａ）および
（ｂ）は、本発明の第４の実施の形態の、めっきによる
バンプ形成後にこれをフリップチップ接続した場合の状
態を示す側断面図である。(Fourth Embodiment) FIGS. 4 (a) and 4 (b) are side views showing a state in which a bump is formed by plating and flip-chip connected to the bump according to a fourth embodiment of the present invention. It is sectional drawing.
【００７４】図４（ａ）は、Ａｕ薄膜によるチップ電極
１２上に底面が広く上面の狭い断面が台形状Ａｕバンプ
をめっきによって形成した状態を示す要部拡大側断面図
である。FIG. 4A is an enlarged side sectional view showing a state in which a Au bump having a wide bottom surface and a narrow top surface having a trapezoidal shape is formed on a chip electrode 12 made of an Au thin film by plating.
【００７５】図４（ｂ）は、チップを配線基板２へフリ
ップチップ接続した状態を示す要部拡大側断面図であ
る。チップのＡｕによるチップ電極１２と配線基板２の
Ａｕによる基板電極２２との間には、側断面が台形状で
あるバンプで、チップ側接合面積が基板側接合面積より
も十分大きいＡｕよりなるめっきバンプ３１が介在して
いる。FIG. 4B is an enlarged side sectional view showing a state where the chip is flip-chip connected to the wiring board 2. Between the chip electrode 12 made of Au of the chip and the board electrode 22 made of Au of the wiring board 2, a bump having a trapezoidal side cross section and made of Au having a chip-side bonding area sufficiently larger than the substrate-side bonding area. The bump 31 is interposed.
【００７６】チップ側接合面積が基板側接合面積よりも
十分大きいことにより、相対的にチップ側接合強度が基
板側接合強度よりも強くなる。このため、剪断により該
チップを除去しようとすると（図示せず）、すべてのバ
ンプがチップ側に接合されたままチップが除去され、基
板側にはバンプが残らない。Since the bonding area on the chip side is sufficiently larger than the bonding area on the substrate side, the bonding strength on the chip side becomes relatively higher than the bonding strength on the substrate side. Therefore, when the chip is to be removed by shearing (not shown), the chip is removed with all bumps bonded to the chip side, and no bump remains on the substrate side.
【００７７】したがって、除去された配線基板に新たな
バンプ付チップをボンディングするに、何ら不都合を生
じない。Therefore, there is no inconvenience in bonding a new chip with bumps to the removed wiring board.
【００７８】図５（ａ）〜（ｆ）は、めっきによって底
面が広く上面の狭い断面がほぼ台形状のＡｕバンプを形
成する工程を示す側断面図である。FIGS. 5A to 5F are side sectional views showing a step of forming an Au bump having a wide bottom surface and a narrow top surface with a substantially trapezoidal shape by plating.
【００７９】図５（ａ）に示すように、半導体基板であ
るチップ基材１１上に給電メタル４１を形成する。As shown in FIG. 5A, a power supply metal 41 is formed on a chip substrate 11 which is a semiconductor substrate.
【００８０】次に図５（ｂ）に示すようにレジスト４２
を、形成すべきめっきの厚さ以上に塗布し硬化させる。
このとき、レジストは露光された部分が現像時に溶出す
るネガタイプを用いた。Next, as shown in FIG.
Is applied over the thickness of the plating to be formed and cured.
At this time, the resist used was a negative type in which an exposed portion was eluted during development.
【００８１】次に図５（ｃ）に示すように、露光，現像
によりレジストの所定部を開口し開口部４３を形成す
る。露光のとき、通常用いられるＵＶよりも波長か短い
ディープＵＶを用い、マスクをセミコンタクトにし、や
や長めの時間による露光を与える。ディープＵＶは散乱
されやすいため、レジスト深部ほど感光される面積が広
くなる。また、これを現像することにより、７０°程度
の逆テーパの開口部を形成することができる。Next, as shown in FIG. 5C, a predetermined portion of the resist is opened by exposure and development to form an opening 43. At the time of exposure, deep UV is used, which is shorter in wavelength than UV which is usually used, and the mask is made semi-contact, and exposure is performed for a slightly longer time. Since deep UV is easily scattered, the exposed area becomes larger as the resist is deeper. By developing this, an opening having a reverse taper of about 70 ° can be formed.
【００８２】次に図５（ｄ）に示すように、給電メタル
４１を介して、めっき液中で電解めっき処理により、所
望の高さになるまでＡｕめっきをし、めっきバンプ３１
を形成する。その側断面形状はレジストの開口形状に従
い、底面が広く上面の狭い台形状となる。Next, as shown in FIG. 5D, Au plating is performed through a power supply metal 41 by electroplating in a plating solution until a desired height is reached.
To form The side sectional shape is trapezoidal with a wide bottom and a narrow top according to the opening shape of the resist.
【００８３】次に図５（ｅ）に示すように、有機溶剤な
どにより、レジストを剥離除去する。Next, as shown in FIG. 5E, the resist is peeled off using an organic solvent or the like.
【００８４】次に図５（ｆ）に示すようにめっき部分を
マスクとして不要な給電メタル４１をエッチングにより
除去する。このようにして図４（ａ）に示すようなバン
プが得られる。Next, as shown in FIG. 5F, the unnecessary power supply metal 41 is removed by etching using the plated portion as a mask. Thus, a bump as shown in FIG. 4A is obtained.
【００８５】[0085]
【発明の効果】以上説明したように、本発明では、 バンプのチップ側接合面の単位面積あたりの接合強
度を、バンプ基板側接合面の単位面積あたりの接合強度
よりも大きくした。As described above, in the present invention, the bonding strength per unit area of the bump-side bonding surface of the bump is larger than that of the bump substrate-side bonding surface per unit area.
【００８６】 バンプのチップ側接合面積をバンプの
基板側接合面積よりも大きくした。このため、すべての
バンプについて、チップ側での接合強度が基板側での接
合強度よりも高まった。The bonding area of the bump on the chip side was larger than the bonding area of the bump on the substrate side. Therefore, for all the bumps, the bonding strength on the chip side was higher than the bonding strength on the substrate side.
【００８７】また、本発明では、 チップ側での接合強度に支配的なバンプ形成条件
と、基板側での接合強度に支配的なフリップチップのボ
ンディング条件とに着目し、チップ側での接合強度が基
板側での接合強度よりも大きくなるようにした。Further, in the present invention, attention is paid to the bump formation conditions dominating the bonding strength on the chip side and the flip chip bonding conditions dominating the bonding strength on the substrate side, and the bonding strength on the chip side is considered. Is larger than the bonding strength on the substrate side.
【００８８】 チップ電極を、バンプが食い込みやす
いような形に形成した。 フリップチップ接続前に、バンプ形成後のチップに
熱処理を行ない、接合部の固相拡散を促進させた。The chip electrode was formed in such a shape that the bump could easily penetrate. Prior to flip-chip connection, heat treatment was performed on the chip after bump formation to promote solid-phase diffusion at the junction.
【００８９】このため、主に、基板側での接合強度と比
較して相対的に、または絶対的にバンプのチップ側接合
強度を上げることができた。As a result, the bonding strength of the bumps on the chip side could be increased relatively or absolutely as compared with the bonding strength on the substrate side.
【００９０】また、本発明では、 バンプ形状の上部をほぼ錐状に形成した。In the present invention, the upper part of the bump shape is formed in a substantially conical shape.
【００９１】 バンプ形状を側断面が台形になるよう
に形成した。 チップと配線基板の少なくとも一方の電極をＡｕに
する。The bump shape was formed such that the side cross section was trapezoidal. At least one electrode of the chip and the wiring board is made of Au.
【００９２】これらにより、主に、バンプのチップ側接
合面積を基板側接合面積よりも大きくすることができ
（は除く）、また、接合強度のコントロールを容易に
した。As a result, mainly, the bonding area of the bumps on the chip side can be made larger than (excluding) the bonding area on the substrate side, and the control of the bonding strength is facilitated.
【００９３】以上のようにして、本発明によれば、特に
装置を要せず、最小の工程ですべてのバンプの１つ１つ
について、基板側接合強度をチップ側接合強度よりも十
分に高めることができ、その結果、不良チップを除去す
る際に、必ずすべてのバンプが基板側のみで破断するフ
リップチップ実装構造が実現できる。As described above, according to the present invention, the bonding strength on the substrate side is sufficiently higher than the bonding strength on the chip side for each of all the bumps in a minimum process without using any special device. As a result, it is possible to realize a flip-chip mounting structure in which all bumps are broken only on the substrate side when a defective chip is removed.
【図１】（ａ）は本発明におけるチップのバンプ形成後
の断面図であり、（ｂ）はその要部拡大断面図である。
（ｃ）はチップを実装した場合の断面図であり、（ｄ）
はその要部拡大断面図である。（ｅ）はチップを除去し
た後の側断面図である。FIG. 1A is a cross-sectional view of a chip according to the present invention after a bump is formed, and FIG. 1B is an enlarged cross-sectional view of a main part thereof.
(C) is a cross-sectional view when the chip is mounted, (d)
FIG. 2 is an enlarged sectional view of a main part thereof. (E) is a side sectional view after the chip is removed.
【図２】（ａ）は本発明に第２の実施の形態におけるチ
ップにバンプを形成した状態の側断面図であり、（ｂ）
は配線基板に実装した状態の側断面図である。FIG. 2A is a side sectional view showing a state in which bumps are formed on a chip according to a second embodiment of the present invention, and FIG.
FIG. 4 is a side cross-sectional view of a state where the semiconductor device is mounted on a wiring board.
【図３】（ａ）は本発明の第３の実施の形態におけるチ
ップにバンプを形成した状態の側断面図であり、（ｂ）
はこれを配線基板に実装した状態の側断面図である。FIG. 3A is a side sectional view showing a state in which bumps are formed on a chip according to a third embodiment of the present invention, and FIG.
FIG. 3 is a side sectional view showing a state in which this is mounted on a wiring board.
【図４】（ａ）は本発明の第４の実施の形態におけるチ
ップにバンプを形成した状態の側断面図であり、（ｂ）
はこれを配線基板に実装した状態の側断面図である。FIG. 4A is a side sectional view showing a state in which bumps are formed on a chip according to a fourth embodiment of the present invention, and FIG.
FIG. 3 is a side sectional view showing a state in which this is mounted on a wiring board.
【図５】（ａ）〜（ｆ）は図４（ａ）のバンプ形成の各
工程を示す側断面図である。5 (a) to 5 (f) are side sectional views showing each step of forming a bump in FIG. 4 (a).
【図６】（ａ）〜（ｅ）は従来の補修方法の問題点を示
す側断面図である。6 (a) to 6 (e) are side sectional views showing problems of a conventional repair method.
【図７】従来の補修方法の一例を示す側断面図である。FIG. 7 is a side sectional view showing an example of a conventional repair method.
【図８】（ａ）〜（ｄ）は従来のボンディング方法をも
含めた補修方法を示す側断面図である。8A to 8D are side sectional views showing a repair method including a conventional bonding method.
【図９】（ａ）〜（ｆ）は従来のめっきによるバンプ形
成工程を示す側断面図である。FIGS. 9A to 9F are side sectional views showing a conventional bump forming step by plating.
【図１０】（ａ）〜（ｇ）は従来のワイヤバンピングに
よるバンプ形成工程とこれによるバンプの側断面図であ
る。FIGS. 10A to 10G are cross-sectional views of a conventional bump forming step by wire bumping and bumps formed by the bump forming step.
１ チップ ２ 配線基板 ３ バンプ ５ キャピラリ ６ ボンディングツール ７ 剪断ツール ８ スクレーパ ９ トーチ １１ チップ基材 １２ チップ電極 ２１ 基板基材 ２２ 基板電極 ３１ めっきバンプ ３２ 残留バンプ ３３ ワイヤ ３４ ボール ３５ ワイヤ柱部 ３６ ワイヤループ ３７ ワイヤスクラブ跡 ３８ 太鼓状部 ３９ 円錐状部 ４１ 給電メタル ４２ レジスト ４３ 開口部 DESCRIPTION OF SYMBOLS 1 Chip 2 Wiring board 3 Bump 5 Capillary 6 Bonding tool 7 Shearing tool 8 Scraper 9 Torch 11 Chip base 12 Chip electrode 21 Substrate base 22 Board electrode 31 Plating bump 32 Residual bump 33 Wire 34 Ball 35 Wire pillar part 36 Wire loop 37 Trace of wire scrub 38 Drum-shaped part 39 Conical part 41 Power supply metal 42 Resist 43 Opening
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/92 ６０４Ｂ Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/92 604B
Claims (9)
し、前記チップを配線基板へ圧着により接続したフリッ
プチップ実装構造において、 （バンプ自体の破断強度）＞（バンプとチップ電極との
接合強度）＞（バンプと基板電極との接合強度） としたことを特徴とするフリップチップ実装構造。In a flip-chip mounting structure in which an Au bump is formed on an electrode of a chip and the chip is connected to a wiring board by pressure bonding, (rupture strength of bump itself)> (bonding strength between bump and chip electrode) )> (Junction strength between bump and substrate electrode).
し、前記チップを配線基板へ圧着により接続したフリッ
プチップ実装構造において、 前記バンプとチップの電極との接合面の単位面積あたり
の接合強度を、前記バンプと配線基板との接合面の単位
面積あたりの接合強度よりも大きくすることにより、 相対的にバンプとチップの電極との接合面の接合強度
を、バンプと配線基板との接合面の接合強度より大きく
したことを特徴とするフリップチップ実装構造。2. A flip chip mounting structure in which an Au bump is formed on an electrode of a chip and the chip is connected to a wiring board by pressure bonding, and a bonding strength per unit area of a bonding surface between the bump and the electrode of the chip. Is larger than the bonding strength per unit area of the bonding surface between the bump and the wiring board, so that the bonding strength of the bonding surface between the bump and the electrode of the chip is relatively increased. Flip-chip mounting structure characterized in that the bonding strength is greater than the bonding strength.
し、前記チップを配線基板へ圧着により接続したフリッ
プチップ実装構造において、 前記バンプのチップ電極との接合面の接合面積を、前記
バンプと配線基板との接合面の接合面積よりも大きくす
ることにより、 相対的にバンプのチップ電極との接合面の接合強度を、
バンプと配線基板との接合面の接合強度よりも大きくし
たことを特徴とするフリップチップ実装構造。3. In a flip-chip mounting structure in which an Au bump is formed on an electrode of a chip and the chip is connected to a wiring board by pressure bonding, a bonding area of a bonding surface of the bump with a chip electrode is determined by comparing the bonding area with the bump. By increasing the bonding area of the bonding surface with the wiring board, the bonding strength of the bonding surface of the bump with the chip electrode can be relatively increased.
A flip chip mounting structure characterized in that the bonding strength of the bonding surface between the bump and the wiring board is greater than the bonding strength.
バンプの配線基板への接合方法を変更することにより、 相対的にバンプのチップ電極との接合面の接合強度をバ
ンプと配線基板との接合面の接合強度よりも大きくした
ことを特徴とする請求項１，２または３記載のフリップ
チップ実装構造。4. A method of forming a bump on a chip electrode and a method of joining a bump to a wiring board by changing a method of forming the bump on the chip electrode, thereby making the bonding strength of the joining surface of the bump to the chip electrode relatively small. 4. The flip-chip mounting structure according to claim 1, wherein the bonding strength is larger than the bonding strength of the bonding surface.
ンピング法により形成されたバンプが食い込みやすいよ
うにすることにより、バンプとチップ電極との接合面の
接合強度を上げたことを特徴とする請求項１，２または
３記載のフリップチップ実装構造。5. The bonding strength of the bonding surface between the bump and the chip electrode is increased by making the shape of the bonding surface of the chip electrode easy for the bump formed by the wire bumping method to bite. The flip-chip mounting structure according to claim 1, 2 or 3.
チップに熱処理を行なうこにより、バンプのチップ電極
との接合面の接合強度を上げたことを特徴とする請求項
１，２または３記載のフリップチップ実装構造。6. The method according to claim 1, wherein a heat treatment is performed on the chip after the bump is formed and before the flip chip is connected, so that the bonding strength of the bonding surface between the bump and the chip electrode is increased. Flip chip mounting structure.
ンプの形状はフリップチップ接続前では、バンプの上部
または全体がほぼ錐状であり、かつ、バンプの先端に径
がワイヤ径にほぼ同一である柱状部が全くないかまたは
柱状部高さがワイヤ径以下である、バンプを用いたこと
を特徴とする請求項１，２または３記載のフリップチッ
プ実装構造。7. The shape of the bump formed by the wire bumping method before flip-chip connection is such that the upper part or the whole of the bump is substantially conical, and the tip of the bump has a columnar shape whose diameter is almost the same as the wire diameter. 4. The flip-chip mounting structure according to claim 1, wherein a bump having no portion or having a columnar portion height equal to or less than a wire diameter is used.
は、側断面が上部の小さいほぼ台形状であるバンプを用
いたことを特徴とする請求項１，２または３記載のフリ
ップチップ実装構造。8. The flip-chip mounting structure according to claim 1, wherein the shape of the bump formed by the plating method is a substantially trapezoidal bump having a small side cross section with a small upper portion.
とも一方の最表面が、主としてＡｕからなることを特徴
とする請求項１，２または３記載のフリップチップ実装
構造。9. The flip chip mounting structure according to claim 1, wherein at least one outermost surface of the chip electrode or the wiring board electrode is mainly made of Au.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21464697A JP3377411B2 (en) | 1997-08-08 | 1997-08-08 | Flip chip mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21464697A JP3377411B2 (en) | 1997-08-08 | 1997-08-08 | Flip chip mounting structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167821A true JPH1167821A (en) | 1999-03-09 |
| JP3377411B2 JP3377411B2 (en) | 2003-02-17 |
Family
ID=16659213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21464697A Expired - Fee Related JP3377411B2 (en) | 1997-08-08 | 1997-08-08 | Flip chip mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3377411B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250847A (en) * | 2000-01-06 | 2001-09-14 | Trw Inc | Method for forming high frequency connection between high temperature superconductor circuit and other fragile materials |
| WO2002003447A1 (en) * | 2000-07-04 | 2002-01-10 | Matsushita Electric Industrial Co., Ltd. | Device and method for forming bump |
| JP2007251021A (en) * | 2006-03-17 | 2007-09-27 | Nichia Chem Ind Ltd | Light emitting device |
| JP2013084981A (en) * | 2012-12-28 | 2013-05-09 | Nichia Chem Ind Ltd | Light emitting device |
-
1997
- 1997-08-08 JP JP21464697A patent/JP3377411B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250847A (en) * | 2000-01-06 | 2001-09-14 | Trw Inc | Method for forming high frequency connection between high temperature superconductor circuit and other fragile materials |
| WO2002003447A1 (en) * | 2000-07-04 | 2002-01-10 | Matsushita Electric Industrial Co., Ltd. | Device and method for forming bump |
| US6910613B2 (en) | 2000-07-04 | 2005-06-28 | Matsushita Electric Industrial Co., Ltd. | Device and method for forming bump |
| CN100383915C (en) * | 2000-07-04 | 2008-04-23 | 松下电器产业株式会社 | Apparatus and method for forming bump |
| JP2007251021A (en) * | 2006-03-17 | 2007-09-27 | Nichia Chem Ind Ltd | Light emitting device |
| JP2013084981A (en) * | 2012-12-28 | 2013-05-09 | Nichia Chem Ind Ltd | Light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3377411B2 (en) | 2003-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7021521B2 (en) | Bump connection and method and apparatus for forming said connection | |
| JPH08255971A (en) | Method for forming temporary bonding between semiconductor die and board | |
| US6378758B1 (en) | Conductive leads with non-wettable surfaces | |
| US20030155408A1 (en) | Sacrificial seed layer process for forming c4 solder bumps | |
| US20020104873A1 (en) | Multilayer interconnection and method | |
| US6179198B1 (en) | Method of soldering bumped work by partially penetrating the oxide film covering the solder bumps | |
| US5877079A (en) | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void | |
| CN107731772B (en) | Wedge-shaped bonding lead reinforcing structure and reinforcing method | |
| JP5217043B2 (en) | Manufacturing method of semiconductor device | |
| JP4156637B2 (en) | Semiconductor device, electronic circuit manufacturing method, and electronic circuit manufacturing apparatus | |
| JPH10270498A (en) | Manufacture of electronic device | |
| JP5562438B2 (en) | Electronic component mounting body, electronic component, board | |
| JP4115306B2 (en) | Manufacturing method of semiconductor device | |
| US8154123B2 (en) | Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure | |
| JP3377411B2 (en) | Flip chip mounting structure | |
| JP3400408B2 (en) | Flip chip mounting method | |
| JPH10294337A (en) | Semiconductor device and manufacture thereof | |
| JPH04225542A (en) | Semiconductor device | |
| JPH1197471A (en) | Semiconductor device, its mounting structure body and its manufacture | |
| JPH09246319A (en) | Flip chip mounting method | |
| JPH1140624A (en) | Repairing method for semiconductor device | |
| JPH10308415A (en) | Method for mounting electrode, electronic component, electronic device, and electronic component | |
| JP3150602B2 (en) | Solder bump formation method | |
| JP3269399B2 (en) | Mounting method of work with bump | |
| Hashino et al. | Micro-ball wafer bumping for flip chip interconnection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |