JPH1164886A - Display device - Google Patents
Display deviceInfo
- Publication number
- JPH1164886A JPH1164886A JP22540697A JP22540697A JPH1164886A JP H1164886 A JPH1164886 A JP H1164886A JP 22540697 A JP22540697 A JP 22540697A JP 22540697 A JP22540697 A JP 22540697A JP H1164886 A JPH1164886 A JP H1164886A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- pixel electrode
- counter electrode
- interlayer insulating
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶表示装置等の
表示装置に関する。[0001] The present invention relates to a display device such as a liquid crystal display device.
【０００２】[0002]
【従来の技術】従来より、一対の基板間に液晶を封入し
た液晶表示装置のうち、一方の基板上に複数形成された
画素電極と対向電極との間に電位差を生じさせ、その電
位差により基板面とほぼ平行な方向にいわゆる横電界を
発生させることによって、液晶を駆動し表示を行う液晶
表示装置が知られている（例えば、特開平６−２１４２
４４号公報参照。）。2. Description of the Related Art Conventionally, in a liquid crystal display device in which liquid crystal is sealed between a pair of substrates, a potential difference is generated between a plurality of pixel electrodes and a counter electrode formed on one of the substrates, and the potential difference causes the potential difference between the substrates. 2. Description of the Related Art A liquid crystal display device that performs display by driving a liquid crystal by generating a so-called lateral electric field in a direction substantially parallel to a surface is known (for example, Japanese Patent Laid-Open No. 6-2142).
See No. 44 publication. ).
【０００３】図１１は、かかる液晶表示装置の一方の基
板であるアクティブマトリクス基板の構成例を示す平面
図である。該アクティブマトリクス基板には、同図に示
すように、スイッチング素子である薄膜トランジスタ
（以下、「ＴＦＴ」という。）５２と画素容量５１とが
マトリクス状に設けられている。また、ＴＦＴ５２のゲ
ート電極にゲート信号を供給し、該ＴＦＴ５２のスイッ
チングを制御する複数のゲート信号線５３と、ゲート信
号線５３と交差するように配置され、ＴＦＴ５２のソー
ス電極にデータ信号（ビデオ信号）を供給する複数のソ
ース信号線５５とが設けられている。FIG. 11 is a plan view showing a configuration example of an active matrix substrate which is one substrate of such a liquid crystal display device. As shown in the figure, a thin film transistor (hereinafter, referred to as “TFT”) 52 as a switching element and a pixel capacitor 51 are provided in a matrix on the active matrix substrate. A gate signal is supplied to a gate electrode of the TFT 52, and a plurality of gate signal lines 53 for controlling switching of the TFT 52 are arranged so as to intersect with the gate signal line 53. A data signal (video signal) is supplied to a source electrode of the TFT 52. ) Are provided.
【０００４】ＴＦＴ５２のドレイン電極には、画素容量
５１の一方の端子が接続されると共に、後述の画素電極
が接続される。各画素容量５１の他方の端子は、画素容
量配線５４に接続されている。また、アクティブマトリ
クス基板上には、前記画素電極と独立して、後述の対向
電極が設けられている。[0006] One terminal of a pixel capacitor 51 is connected to a drain electrode of the TFT 52, and a pixel electrode to be described later is connected. The other terminal of each pixel capacitance 51 is connected to a pixel capacitance wiring 54. Further, a counter electrode described later is provided on the active matrix substrate independently of the pixel electrode.
【０００５】上記画素電極及び対向電極の構成として
は、以下の２種類のものが知られている。[0005] The following two types of configurations of the pixel electrode and the counter electrode are known.
【０００６】まず、第１の構成について、図１２〜図１
４を参照して説明する。図１２は、主として透明の絶縁
基板６１上に形成された上記ＴＦＴ５２の断面構成を示
すものであり、ＴＦＴ５２は、ゲート電極６２、ゲート
絶縁膜６３、半導体層６４、チャネル保護層６５、及
び、ｎ＋−Ｓｉ層であるソース電極６６ａ並びにドレイ
ン電極６６ｂを備えている。First, the first configuration will be described with reference to FIGS.
This will be described with reference to FIG. FIG. 12 mainly shows a cross-sectional structure of the TFT 52 formed on a transparent insulating substrate 61. The TFT 52 includes a gate electrode 62, a gate insulating film 63, a semiconductor layer 64, a channel protective layer 65, and n + And a source electrode 66a and a drain electrode 66b which are Si layers.
【０００７】ゲート電極６２は、上記ゲート信号線５３
に接続される一方、ソース電極６６ａは、上記ソース信
号線５５に接続されている。ソース信号線５５は、透明
導電膜であるＩＴＯ（酸化インジウム錫）層６７ａと金
属層６８ａとからなる。また、絶縁基板６１上には、こ
れら各層６７ａ・６８ａと同時に、ＩＴＯ層６７ｂ及び
金属層６８ｂがそれぞれ形成され、ＩＴＯ層６７ｂは、
ドレイン電極６６ｂに接続される。The gate electrode 62 is connected to the gate signal line 53.
The source electrode 66a is connected to the source signal line 55. The source signal line 55 includes an ITO (indium tin oxide) layer 67a, which is a transparent conductive film, and a metal layer 68a. On the insulating substrate 61, an ITO layer 67b and a metal layer 68b are formed at the same time as these layers 67a and 68a, respectively.
Connected to drain electrode 66b.
【０００８】さらに、ＴＦＴ５２、ゲート信号線５３、
及びソース信号線５５の上に、層間絶縁膜６９が成膜さ
れている。そして、図１３に示す画素電極７０は、ＩＴ
Ｏ層６７ｂに接続され、ソース信号線５５と同じ層で形
成されている。一方、図１３に示す対向電極７１は、画
素容量配線５４に接続され、ゲート信号線５３と同じ層
で形成されている。従って、図１４に示すように、画素
電極７０と対向電極７１との間には、ゲート絶縁膜６３
が挟まれ、画素電極７０上に層間絶縁膜６９が設けられ
た構成になっている。Further, a TFT 52, a gate signal line 53,
On the source signal line 55, an interlayer insulating film 69 is formed. The pixel electrode 70 shown in FIG.
It is connected to the O layer 67b and is formed in the same layer as the source signal line 55. On the other hand, the counter electrode 71 shown in FIG. 13 is connected to the pixel capacitance wiring 54 and is formed in the same layer as the gate signal line 53. Therefore, as shown in FIG. 14, a gate insulating film 63 is provided between the pixel electrode 70 and the counter electrode 71.
, And an interlayer insulating film 69 is provided on the pixel electrode 70.
【０００９】次に、第２の構成について、図１５〜図１
７を参照して説明する。図１５は、主として透明の絶縁
基板８１上に形成された上記ＴＦＴ５２の断面構成を示
すものであり、ＴＦＴ５２は、ゲート電極８２、ゲート
絶縁膜８３、半導体層８４、チャネル保護層８５、及
び、ｎ＋−Ｓｉ層であるソース電極８６ａ並びにドレイ
ン電極８６ｂを備えている。Next, the second configuration will be described with reference to FIGS.
This will be described with reference to FIG. FIG. 15 shows a cross-sectional structure of the TFT 52 mainly formed on a transparent insulating substrate 81. The TFT 52 includes a gate electrode 82, a gate insulating film 83, a semiconductor layer 84, a channel protective layer 85, and n + A source electrode 86a and a drain electrode 86b, which are Si layers.
【００１０】ゲート電極８２は、上記ゲート信号線５３
に接続される一方、ソース電極８６ａは、上記ソース信
号線５５に接続されている。ソース信号線５５は、透明
導電膜であるＩＴＯ層８７ａと金属層８８ａとからな
る。また、絶縁基板８１上には、これら各層８７ａ・８
８ａと同時に、ＩＴＯ層８７ｂ及び金属層８８ｂがそれ
ぞれ形成され、ＩＴＯ層８７ｂは、ドレイン電極８６ｂ
に接続される。The gate electrode 82 is connected to the gate signal line 53.
On the other hand, the source electrode 86a is connected to the source signal line 55. The source signal line 55 includes an ITO layer 87a, which is a transparent conductive film, and a metal layer 88a. Further, on the insulating substrate 81, these layers 87a and 8a
8a, an ITO layer 87b and a metal layer 88b are respectively formed, and the ITO layer 87b is formed on the drain electrode 86b.
Connected to.
【００１１】さらに、ＴＦＴ５２、ゲート信号線５３、
及びソース信号線５５の上に、透明度の高い有機薄膜か
らなる層間絶縁膜８９が成膜されている。そして、図１
５及び図１６に示す画素電極９０は、層間絶縁膜８９上
に形成されており、該層間絶縁膜８９を貫くコンタクト
ホール９２を介して、ＩＴＯ層８７ｂ及びドレイン電極
８６ｂに接続される。一方、図１６に示す対向電極９１
は、画素電極９０とは独立して、層間絶縁膜８９上に形
成されており、表示エリア外部の周辺部（図示せず）で
束ねられている。従って、図１７に示すように、画素電
極９０と対向電極９１とは、互いに独立して、層間絶縁
膜８９上に設けられた構成になっている。Further, a TFT 52, a gate signal line 53,
On the source signal line 55, an interlayer insulating film 89 made of an organic thin film having high transparency is formed. And FIG.
The pixel electrode 90 shown in FIG. 5 and FIG. 16 is formed on the interlayer insulating film 89, and is connected to the ITO layer 87b and the drain electrode 86b via a contact hole 92 penetrating the interlayer insulating film 89. On the other hand, the counter electrode 91 shown in FIG.
Are formed on the interlayer insulating film 89 independently of the pixel electrodes 90, and are bundled at a peripheral portion (not shown) outside the display area. Accordingly, as shown in FIG. 17, the pixel electrode 90 and the counter electrode 91 are provided independently on the interlayer insulating film 89.
【００１２】[0012]
【発明が解決しようとする課題】上記第１の構成におい
ては、画素電極７０と対向電極７１との間に、絶縁基板
６１の基板面とほぼ平行な方向にいわゆる横電界を発生
させることによって、一対の基板間に封入された液晶分
子を駆動し、表示を行う。In the first configuration, a so-called lateral electric field is generated between the pixel electrode 70 and the counter electrode 71 in a direction substantially parallel to the substrate surface of the insulating substrate 61. The liquid crystal molecules sealed between the pair of substrates are driven to perform display.
【００１３】ところが、画素電極７０と対向電極７１と
の間に電界Ｅを印加した場合、印加される電界Ｅは、図
１８に示すようになる。従って、上記第１の構成のよう
に、ＴＦＴ５２、ゲート信号線５３、及びソース信号線
５５の上に、層間絶縁膜６９が形成されている構成で
は、層間絶縁膜６９を介して画素電極７０と対向電極７
１との間での横電界Ｅが液晶分子に作用し、有用な横電
界成分が層間絶縁膜６９内で発生するため、液晶分子に
十分な電界Ｅが印加されず、高駆動電圧が必要となった
り、レスポンスが悪くなるという問題点が生じていた。However, when an electric field E is applied between the pixel electrode 70 and the counter electrode 71, the applied electric field E is as shown in FIG. Therefore, in the configuration in which the interlayer insulating film 69 is formed on the TFT 52, the gate signal line 53, and the source signal line 55 as in the first configuration, the pixel electrode 70 is connected to the pixel electrode 70 via the interlayer insulating film 69. Counter electrode 7
1 acts on the liquid crystal molecules and a useful horizontal electric field component is generated in the interlayer insulating film 69. Therefore, a sufficient electric field E is not applied to the liquid crystal molecules, and a high driving voltage is required. Or the response becomes poor.
【００１４】より具体的には、電界Ｅは、画素電極７０
と対向電極７１とを結んだ平面上で最大となり、そこか
ら離れるにつれて電界強度は低下する。従って、最も強
い電界Ｅは、層間絶縁膜６９に印加されており、液晶分
子を動かすために十分な電界Ｅを液晶層に印加するに
は、画素電極７０と対向電極７１との間に高電圧差が必
要になる。More specifically, the electric field E is applied to the pixel electrode 70
And the opposite electrode 71 has a maximum value on a plane connecting the two electrodes, and the electric field strength decreases as the distance therefrom increases. Therefore, the strongest electric field E is applied to the interlayer insulating film 69. To apply an electric field E sufficient to move the liquid crystal molecules to the liquid crystal layer, a high voltage is applied between the pixel electrode 70 and the counter electrode 71. A difference is needed.
【００１５】このように、上記第１の構成では、対向電
極が対向基板側に有り、該対向基板とＴＦＴ基板との間
にいわゆる縦電界を印加して液晶分子を駆動する従来の
ＴＮモードやＳＴＮモード等の表示パネルに比べて、画
素電極７０と対向電極７１との間の横電界を有効に利用
できない。そのため、高電圧駆動が必要な上に、レスポ
ンスも低下し、動画表示等で良好な画像が得られない。As described above, in the first configuration, the counter electrode is provided on the counter substrate side, and a conventional TN mode in which a so-called vertical electric field is applied between the counter substrate and the TFT substrate to drive liquid crystal molecules, The horizontal electric field between the pixel electrode 70 and the counter electrode 71 cannot be used effectively compared to a display panel of the STN mode or the like. Therefore, high-voltage driving is required, and the response is reduced, so that a good image cannot be obtained in displaying a moving image or the like.
【００１６】一方、上記第２の構成では、画素電極９０
と対向電極９１との間に電界Ｅを印加した場合、印加さ
れる電界Ｅは、図１９に示すようになる。この場合は、
画素電極９０と対向電極９１との間には、層間絶縁膜８
９上に形成された配向膜（図示せず）しか存在しないた
め、上記第１の構成に比べて、液晶分子には画素電極９
０と対向電極９１との間での横電界Ｅが有効に作用す
る。On the other hand, in the second configuration, the pixel electrode 90
When an electric field E is applied between the electrode and the counter electrode 91, the applied electric field E is as shown in FIG. in this case,
An interlayer insulating film 8 is provided between the pixel electrode 90 and the counter electrode 91.
Since there is only an alignment film (not shown) formed on the liquid crystal molecules, the pixel electrodes 9 are different from those in the first configuration.
The horizontal electric field E between 0 and the counter electrode 91 works effectively.
【００１７】しかし、最も有益な横電界成分が印加され
る配向膜表面では、液晶分子の配向規制力が大きいた
め、液晶分子は画素電極９０と対向電極９１との間での
横電界Ｅを印加しても動かず、最も有益な横電界成分を
無駄にしている。However, since the alignment regulating force of the liquid crystal molecules is large on the surface of the alignment film to which the most useful horizontal electric field component is applied, the liquid crystal molecules apply the horizontal electric field E between the pixel electrode 90 and the counter electrode 91. Even if it does not move, the most useful transverse electric field component is wasted.
【００１８】より具体的には、電界Ｅは、画素電極９０
と対向電極９１とを結んだ平面上で最大となるので、配
向膜表面付近で画素電極９０と対向電極９１との間の電
界Ｅは最大となる。よって、上記第１の構成に比べて、
電界Ｅは有効に液晶層に印加されているが、最も有益な
横電界成分が印加される配向膜表面では、液晶分子の配
向規制力が大きいため、液晶分子は画素電極９０と対向
電極９１との間での横電界Ｅを印加しても動かず、最も
有益な横電界成分を無駄にしている。More specifically, the electric field E is applied to the pixel electrode 90
The electric field E between the pixel electrode 90 and the counter electrode 91 near the surface of the alignment film becomes maximum on the plane connecting the and the counter electrode 91. Therefore, compared to the first configuration,
The electric field E is effectively applied to the liquid crystal layer. However, since the alignment regulating force of the liquid crystal molecules is large on the surface of the alignment film to which the most beneficial lateral electric field component is applied, the liquid crystal molecules are formed between the pixel electrode 90 and the counter electrode 91. Even if a horizontal electric field E is applied between the two, the horizontal electric field component does not move, and the most useful horizontal electric field component is wasted.
【００１９】また、画素電極９０と対向電極９１との間
の領域において、両電極９０・９１より下側の領域は直
ぐ層間絶縁膜８９になっているため、その領域での画素
電極９０と対向電極９１との間の横電界Ｅは、層間絶縁
膜８９に印加されるだけであり、液晶分子を駆動するの
には利用できない。このため、上記第１の構成と同様
に、複屈折位相差による干渉色を用いて表示を行う場合
等には、高駆動電圧が必要となったり、レスポンスが低
下し、動画表示等で良好な画像が得られないといった問
題点が生じていた。Further, in a region between the pixel electrode 90 and the counter electrode 91, a region below the two electrodes 90 and 91 is immediately formed as the interlayer insulating film 89. The horizontal electric field E between the electrodes 91 is only applied to the interlayer insulating film 89 and cannot be used to drive liquid crystal molecules. For this reason, as in the case of the first configuration, when display is performed using an interference color due to birefringence phase difference, a high driving voltage is required, response is reduced, and good display for moving image display is performed. There has been a problem that an image cannot be obtained.
【００２０】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、横電界を有効に利用して、駆
動電圧の低減化やレスポンスの向上を実現する表示装置
を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and a purpose thereof is to provide a display device which realizes a reduction in driving voltage and an improvement in response by effectively utilizing a lateral electric field. It is in.
【００２１】[0021]
【課題を解決するための手段】請求項１の発明に係る表
示装置は、上記の課題を解決するために、同一の基板上
に配設された複数の画素電極と対向電極との間に電位差
を生じさせ、その電位差により前記基板面と平行または
ほぼ平行な方向に電界を発生させることによって、液晶
等の被駆動物を駆動し表示を行う表示装置において、前
記基板上の画素電極と対向電極との間に凹部が設けられ
ていることを特徴としている。According to a first aspect of the present invention, there is provided a display device, comprising: a plurality of pixel electrodes disposed on the same substrate; And an electric field is generated in a direction parallel or substantially parallel to the substrate surface by the potential difference, thereby driving a driven object such as a liquid crystal to perform display. And a recess is provided between them.
【００２２】上記の構成によれば、基板上の画素電極と
対向電極との間に凹部が設けられているので、例えば、
従来利用できなかった層間絶縁膜に印加されている画素
電極と対向電極との間の横電界や、液晶分子が動かない
配向膜表面での画素電極と対向電極との間の横電界を、
液晶分子の駆動に有効に利用することができるようにな
る。According to the above configuration, since the concave portion is provided between the pixel electrode and the counter electrode on the substrate, for example,
The horizontal electric field between the pixel electrode and the counter electrode applied to the interlayer insulating film, which has not been conventionally available, and the horizontal electric field between the pixel electrode and the counter electrode on the alignment film surface where liquid crystal molecules do not move,
It can be effectively used for driving liquid crystal molecules.
【００２３】従って、表示装置の低駆動電圧化、レスポ
ンス向上等の効果が得られる。Therefore, effects such as lower driving voltage and improved response of the display device can be obtained.
【００２４】請求項２の発明に係る表示装置は、上記の
課題を解決するために、請求項１の構成において、前記
基板上に、マトリクス状に配された複数のスイッチング
素子と、前記スイッチング素子のゲート電極にゲート信
号を供給する複数のゲート信号線と、前記ゲート信号線
と交差するように配設され、前記スイッチング素子のソ
ース電極にデータ信号を供給する複数のソース信号線
と、前記スイッチング素子、前記ゲート信号線、及び前
記ソース信号線の上に成膜された層間絶縁膜とが設けら
れており、前記画素電極及び対向電極は、前記層間絶縁
膜の上に設けられており、且つ該画素電極は、該層間絶
縁膜を貫くコンタクトホールを介して前記スイッチング
素子のドレイン電極と接続されており、前記凹部は、前
記画素電極と対向電極との間の前記層間絶縁膜の厚み
を、該画素電極及び対向電極の下の該層間絶縁膜の厚み
より小さくするか、あるいは、前記画素電極及び対向電
極の下に、前記層間絶縁膜と別に凹部形成膜を成膜する
ことによって、設けられていることを特徴としている。According to a second aspect of the present invention, there is provided a display device according to the first aspect, wherein a plurality of switching elements arranged in a matrix on the substrate are provided. A plurality of gate signal lines for supplying a gate signal to the gate electrode, a plurality of source signal lines disposed to intersect the gate signal line, and for supplying a data signal to a source electrode of the switching element; An element, the gate signal line, and an interlayer insulating film formed over the source signal line, and the pixel electrode and the counter electrode are provided over the interlayer insulating film; and The pixel electrode is connected to a drain electrode of the switching element via a contact hole penetrating the interlayer insulating film, and the recess has a counter electrode with the pixel electrode. The thickness of the interlayer insulating film between the pixel electrode and the counter electrode is smaller than the thickness of the interlayer insulating film below, or, under the pixel electrode and the counter electrode, separately from the interlayer insulating film It is characterized by being provided by forming a concave portion forming film.
【００２５】上記の構成によれば、基板上の画素電極と
対向電極との間に凹部を設けるために、画素電極と対向
電極との間の層間絶縁膜の厚みを、該画素電極及び対向
電極の下の該層間絶縁膜の厚みより小さくするか、ある
いは、画素電極及び対向電極の下に、層間絶縁膜と別に
凹部形成膜を成膜した構成になっている。According to the above arrangement, in order to provide a concave portion between the pixel electrode and the counter electrode on the substrate, the thickness of the interlayer insulating film between the pixel electrode and the counter electrode is reduced. The thickness is smaller than the thickness of the interlayer insulating film below, or a recess forming film is formed below the pixel electrode and the counter electrode separately from the interlayer insulating film.
【００２６】これにより、確実に凹部を形成でき、表示
装置の低駆動電圧化、及びそのレスポンス向上を達成す
る。As a result, the concave portion can be reliably formed, and the driving voltage of the display device can be reduced and the response can be improved.
【００２７】請求項３の発明に係る表示装置は、上記の
課題を解決するために、請求項２の構成において、前記
画素電極及び対向電極の下の前記層間絶縁膜の下に、前
記凹部形成膜が設けられていることを特徴としている。According to a third aspect of the present invention, there is provided a display device according to the second aspect, wherein the concave portion is formed under the interlayer insulating film below the pixel electrode and the counter electrode. It is characterized in that a film is provided.
【００２８】上記の構成によれば、画素電極及び対向電
極の下の層間絶縁膜の下に、凹部形成膜を設けているの
で、画素電極と対向電極との間の領域と、画素電極及び
対向電極の下側の領域とでは、段差が生じることにな
る。つまり、画素電極及び対向電極の下にのみ凹部形成
膜を成膜した後、層間絶縁膜が、下地の形状（段差）を
反映して、下地の段差を保った状態で形成される。これ
により、凹部形成膜の膜厚分の凹部を、画素電極と対向
電極との間に確実に形成できる。According to the above configuration, since the concave portion forming film is provided under the interlayer insulating film below the pixel electrode and the counter electrode, the region between the pixel electrode and the counter electrode and the pixel electrode and the counter electrode are formed. There will be a step with the region below the electrode. That is, after forming the concave portion forming film only under the pixel electrode and the counter electrode, the interlayer insulating film is formed in a state where the step of the base is maintained, reflecting the shape (step) of the base. This makes it possible to reliably form a recess corresponding to the thickness of the recess forming film between the pixel electrode and the counter electrode.
【００２９】請求項４の発明に係る表示装置は、上記の
課題を解決するために、請求項２または３の構成におい
て、前記凹部形成膜は、前記層間絶縁膜と同じ材料から
なることを特徴としている。According to a fourth aspect of the present invention, there is provided a display device according to the second or third aspect, wherein the concave portion forming film is made of the same material as the interlayer insulating film. And
【００３０】上記の構成によれば、凹部形成膜と層間絶
縁膜との間で良好な密着性が得られる等の効果を奏す
る。According to the above configuration, there are obtained effects such as obtaining good adhesion between the concave portion forming film and the interlayer insulating film.
【００３１】請求項５の発明に係る表示装置は、上記の
課題を解決するために、請求項２の構成において、前記
画素電極と対向電極との間の前記層間絶縁膜をエッチン
グすることによって、該画素電極と対向電極との間の該
層間絶縁膜の厚みを、該画素電極及び対向電極の下の該
層間絶縁膜の厚みより小さくしていることを特徴として
いる。According to a fifth aspect of the present invention, there is provided a display device according to the second aspect, wherein the interlayer insulating film between the pixel electrode and the counter electrode is etched by solving the above problem. The thickness of the interlayer insulating film between the pixel electrode and the counter electrode is smaller than the thickness of the interlayer insulating film below the pixel electrode and the counter electrode.
【００３２】上記の構成によれば、画素電極と対向電極
との間の層間絶縁膜がエッチングされて、両電極間の層
間絶縁膜の厚みを、両電極の下に位置する層間絶縁膜の
厚みより薄くしているので、両電極間に確実に凹部を形
成できることになる。According to the above arrangement, the interlayer insulating film between the pixel electrode and the counter electrode is etched, and the thickness of the interlayer insulating film between the two electrodes is reduced by the thickness of the interlayer insulating film located below the two electrodes. Since it is thinner, a concave portion can be reliably formed between both electrodes.
【００３３】請求項６の発明に係る表示装置は、上記の
課題を解決するために、請求項２の構成において、前記
層間絶縁膜は、透明な有機材料からなることを特徴とし
ている。According to a sixth aspect of the present invention, there is provided a display device according to the second aspect, wherein the interlayer insulating film is made of a transparent organic material.
【００３４】上記の構成によれば、層間絶縁膜は有機材
料からなるので、該層間絶縁膜の厚膜化が容易になる。
該層間絶縁膜の厚膜化により、例えば、ソース信号線や
ゲート信号線の上に画素電極や対向電極を形成しても、
ソース信号線やゲート信号線と、画素電極や対向電極と
の間の電気容量を低減することができる。従って、該層
間絶縁膜を介してソース信号線やゲート信号線の上に画
素電極や対向電極を配置した構成であっても、画質の劣
化を来すことはない。According to the above configuration, since the interlayer insulating film is made of an organic material, it is easy to increase the thickness of the interlayer insulating film.
By increasing the thickness of the interlayer insulating film, for example, even if a pixel electrode or a counter electrode is formed on a source signal line or a gate signal line,
The electric capacitance between the source signal line or the gate signal line and the pixel electrode or the counter electrode can be reduced. Therefore, even if the pixel electrode and the counter electrode are arranged on the source signal line and the gate signal line via the interlayer insulating film, the image quality does not deteriorate.
【００３５】請求項７の発明に係る表示装置は、上記の
課題を解決するために、請求項２または６の構成におい
て、前記画素電極及び対向電極の下の前記層間絶縁膜の
上に、前記凹部形成膜が設けられていることを特徴とし
ている。According to a seventh aspect of the present invention, in order to solve the above-mentioned problems, in the configuration of the second or sixth aspect, the display device is provided on the interlayer insulating film below the pixel electrode and the counter electrode. It is characterized in that a recess forming film is provided.
【００３６】上記の構成によれば、画素電極及び対向電
極の下の層間絶縁膜の上に、凹部形成膜を設けているの
で、画素電極と対向電極との間の領域と、画素電極及び
対向電極の下側の領域とでは、段差が生じることにな
る。つまり、画素電極及び対向電極の下にのみ凹部形成
膜を成膜した後、両電極を形成しているので、凹部形成
膜の膜厚分の凹部を両電極間に確実に形成できる。According to the above configuration, since the concave portion forming film is provided on the interlayer insulating film below the pixel electrode and the counter electrode, the region between the pixel electrode and the counter electrode, the pixel electrode and the counter electrode are formed. There will be a step with the region below the electrode. In other words, since the concave portion forming film is formed only under the pixel electrode and the counter electrode, and then both electrodes are formed, a concave portion corresponding to the thickness of the concave portion forming film can be reliably formed between the two electrodes.
【００３７】請求項８の発明に係る表示装置は、上記の
課題を解決するために、請求項７の構成において、前記
凹部形成膜は、有機材料からなることを特徴としてい
る。In order to solve the above-mentioned problems, the display device according to the invention of claim 8 is characterized in that, in the structure of claim 7, the recess forming film is made of an organic material.
【００３８】上記の構成によれば、凹部形成膜は有機材
料からなるので、例えば、層間絶縁膜も有機材料からな
る場合には、凹部形成膜と層間絶縁膜との密着性が向上
して、プロセスに対する製造マージンやモジュールの信
頼性が向上する。According to the above configuration, since the concave portion forming film is made of an organic material, for example, when the interlayer insulating film is also made of an organic material, the adhesion between the concave portion forming film and the interlayer insulating film is improved. The manufacturing margin for the process and the reliability of the module are improved.
【００３９】請求項９の発明に係る表示装置は、上記の
課題を解決するために、請求項８の構成において、前記
凹部形成膜は、不透明であることを特徴としている。According to a ninth aspect of the present invention, in order to solve the above-mentioned problem, in the configuration of the eighth aspect, the concave portion forming film is opaque.
【００４０】上記の構成によれば、凹部形成膜は、不透
明、換言すれば、非透光性または光透過率が低いものと
されているので、該凹部形成膜は、光漏れが起こり得る
画素電極や対向電極の周辺部を遮光する役割も同時に果
たすことができ、その結果、表示品位が向上する。According to the above configuration, the concave portion forming film is opaque, in other words, non-light-transmitting or low in light transmittance. It can also serve to shield the periphery of the electrode and the counter electrode from light, thereby improving the display quality.
【００４１】請求項１０の発明に係る表示装置は、上記
の課題を解決するために、請求項１〜９のいずれかの構
成において、一方が前記基板である一対の基板の間に液
晶層が設けられており、前記凹部の深さが、前記画素電
極と対向電極との間の前記液晶層の厚みの半分またはほ
ぼ半分であることを特徴としている。According to a tenth aspect of the present invention, there is provided a display device according to any one of the first to ninth aspects, wherein a liquid crystal layer is provided between a pair of substrates, one of which is the substrate. And the depth of the recess is half or substantially half the thickness of the liquid crystal layer between the pixel electrode and the counter electrode.
【００４２】上記の構成によれば、凹部の深さを、画素
電極と対向電極との間の液晶層の厚みの半分またはほぼ
半分にしているので、液晶層の中央付近に両電極を配置
することになり、液晶層で横電界を有効に利用すること
ができ、低駆動電圧化、高レスポンスの液晶パネルを得
ることができる。According to the above configuration, since the depth of the concave portion is set to half or almost half the thickness of the liquid crystal layer between the pixel electrode and the counter electrode, both electrodes are arranged near the center of the liquid crystal layer. That is, the horizontal electric field can be effectively used in the liquid crystal layer, and a low driving voltage and a high response liquid crystal panel can be obtained.
【００４３】[0043]
〔実施形態１〕本発明の実施の一形態について図１〜図
７に基づいて説明すれば、以下の通りである。[Embodiment 1] An embodiment of the present invention will be described below with reference to FIGS.
【００４４】本形態に係る表示装置は、一対の基板間に
液晶を封入した液晶表示装置であり、より詳細には、一
方の基板上に複数形成された画素電極と対向電極との間
に電位差を生じさせ、その電位差により基板面とほぼ平
行な方向にいわゆる横電界を発生させることによって、
液晶を駆動し表示を行う液晶表示装置である。The display device according to this embodiment is a liquid crystal display device in which liquid crystal is sealed between a pair of substrates, and more specifically, a potential difference between a plurality of pixel electrodes formed on one substrate and a counter electrode. And a so-called transverse electric field is generated in a direction substantially parallel to the substrate surface by the potential difference,
This is a liquid crystal display device that performs display by driving liquid crystal.
【００４５】図２は、本液晶表示装置の一方の基板であ
るアクティブマトリクス基板の概略的構成を示す平面図
である。該アクティブマトリクス基板には、同図に示す
ように、スイッチング素子である薄膜トランジスタ（以
下、「ＴＦＴ」という。）２と画素容量１とがマトリク
ス状に設けられている。また、ＴＦＴ２のゲート電極に
ゲート信号を供給し、該ＴＦＴ２のスイッチングを制御
する複数のゲート信号線３と、ゲート信号線３と交差す
るように配置され、ＴＦＴ２のソース電極にデータ信号
（ビデオ信号）を供給する複数のソース信号線５とが設
けられている。FIG. 2 is a plan view showing a schematic configuration of an active matrix substrate which is one substrate of the present liquid crystal display device. As shown in the figure, a thin film transistor (hereinafter, referred to as “TFT”) 2 as a switching element and a pixel capacitor 1 are provided in a matrix on the active matrix substrate. Further, a gate signal is supplied to a gate electrode of the TFT 2, and a plurality of gate signal lines 3 for controlling switching of the TFT 2 are arranged so as to intersect with the gate signal line 3. A data signal (video signal) is supplied to a source electrode of the TFT 2. ) Are provided.
【００４６】ＴＦＴ２のドレイン電極には、画素容量１
の一方の端子が接続されると共に、後述の画素電極が接
続される。各画素容量１の他方の端子は、画素容量配線
４に接続されている。また、アクティブマトリクス基板
上には、前記画素電極と独立して、後述の対向電極が設
けられている。The pixel electrode 1 is connected to the drain electrode of the TFT 2.
Is connected, and a pixel electrode described later is connected. The other terminal of each pixel capacitor 1 is connected to a pixel capacitor line 4. Further, a counter electrode described later is provided on the active matrix substrate independently of the pixel electrode.
【００４７】図３は、主として透明の絶縁基板１１上に
形成された上記ＴＦＴ２の断面構成を示すものであり、
ＴＦＴ２は、ゲート電極１２、ゲート絶縁膜１３、半導
体層１４、チャネル保護層１５、及び、ｎ＋−Ｓｉ層で
あるソース電極１６ａ並びにドレイン電極１６ｂを備え
ている。FIG. 3 shows a sectional structure of the TFT 2 mainly formed on a transparent insulating substrate 11.
The TFT 2 includes a gate electrode 12, a gate insulating film 13, a semiconductor layer 14, a channel protective layer 15, and a source electrode 16a and a drain electrode 16b which are n + -Si layers.
【００４８】ゲート電極１２は、上記ゲート信号線３に
接続される一方、ソース電極１６ａは、上記ソース信号
線５に接続されている。ソース信号線５は、透明導電膜
であるＩＴＯ（酸化インジウム錫）層１７ａと金属層１
８ａとからなる。また、絶縁基板１１上には、これら各
層１７ａ・１８ａと同時に、ＩＴＯ層１７ｂ及び金属層
１８ｂがそれぞれ形成され、ＩＴＯ層１７ｂは、ドレイ
ン電極１６ｂに接続される。The gate electrode 12 is connected to the gate signal line 3, while the source electrode 16a is connected to the source signal line 5. The source signal line 5 includes an ITO (indium tin oxide) layer 17a which is a transparent conductive film and a metal layer 1
8a. On the insulating substrate 11, an ITO layer 17b and a metal layer 18b are formed at the same time as the layers 17a and 18a, and the ITO layer 17b is connected to the drain electrode 16b.
【００４９】さらに、ＴＦＴ２、ゲート信号線３、及び
ソース信号線５の上に、無機材料からなる層間絶縁膜１
９が成膜されている。Further, an interlayer insulating film 1 made of an inorganic material is formed on the TFT 2, the gate signal line 3, and the source signal line 5.
9 is formed.
【００５０】図４は、上記アクティブマトリクス基板の
画素の拡大平面図であり、基板上には、多数の画素電極
２１と対向電極２２とが設けられている。画素電極２１
は、層間絶縁膜１９上に形成されており、該層間絶縁膜
１９を貫くコンタクトホール２０を介して、ＩＴＯ層１
７ｂ及びドレイン電極１６ｂに接続される。一方、対向
電極２２は、画素電極２１とは独立して、層間絶縁膜１
９上に形成されており、表示エリア外部の周辺部（図示
せず）で束ねられている。FIG. 4 is an enlarged plan view of the pixels of the active matrix substrate. A large number of pixel electrodes 21 and counter electrodes 22 are provided on the substrate. Pixel electrode 21
Is formed on the interlayer insulating film 19, and the ITO layer 1 is formed through a contact hole 20 penetrating the interlayer insulating film 19.
7b and the drain electrode 16b. On the other hand, the counter electrode 22 is independent of the pixel electrode 21 and
9 and are bundled at a peripheral portion (not shown) outside the display area.
【００５１】図１は、図４のＡ−Ａ’線における断面を
簡略化して示す図である。画素電極２１と対向電極２２
とは、互いに独立して、層間絶縁膜１９上に設けられた
構成になっている。また、画素電極２１と対向電極２２
との間の層間絶縁膜１９の上面は、画素電極２１と対向
電極２２の下の層間絶縁膜１９の上面より低くされてお
り、両電極２１・２２の間には、凹部２３が設けられた
構成になっている。図４では、該凹部２３の形成領域を
斜線部にて示している。FIG. 1 is a simplified diagram showing a cross section taken along line AA ′ of FIG. Pixel electrode 21 and counter electrode 22
Are provided on the interlayer insulating film 19 independently of each other. The pixel electrode 21 and the counter electrode 22
The upper surface of the interlayer insulating film 19 is lower than the upper surface of the interlayer insulating film 19 below the pixel electrode 21 and the counter electrode 22, and a concave portion 23 is provided between the electrodes 21 and 22. It has a configuration. In FIG. 4, the formation region of the concave portion 23 is indicated by a hatched portion.
【００５２】上記のように、本形態では、画素電極２１
と対向電極２２との間に、凹部２３が設けられた構成に
なっており、画素電極２１と対向電極２２との間に電界
Ｅを印加した場合、印加される電界Ｅは、図５に示すよ
うになる。画素電極２１と対向電極２２との間の電界Ｅ
は、画素電極２１と対向電極２２とを結んだ平面上で最
大となるので、この構成では、最も有効な電界は液晶層
に印加される。また、従来の構成においては層間絶縁膜
１９に印加されていた画素電極２１と対向電極２２との
間の電界Ｅも液晶層に印加できるので、低駆動電圧化、
高レスポンスの液晶表示パネルが得られる。As described above, in the present embodiment, the pixel electrode 21
A concave portion 23 is provided between the pixel electrode 21 and the counter electrode 22. When an electric field E is applied between the pixel electrode 21 and the counter electrode 22, the applied electric field E is shown in FIG. Become like Electric field E between pixel electrode 21 and counter electrode 22
Is maximum on the plane connecting the pixel electrode 21 and the counter electrode 22, and in this configuration, the most effective electric field is applied to the liquid crystal layer. Further, the electric field E between the pixel electrode 21 and the counter electrode 22 applied to the interlayer insulating film 19 in the conventional configuration can also be applied to the liquid crystal layer.
A high response liquid crystal display panel can be obtained.
【００５３】次に、上記アクティブマトリクス基板を実
際に作製した際の製造方法について説明する。Next, a description will be given of a manufacturing method when the active matrix substrate is actually manufactured.
【００５４】まず、透明の絶縁基板１１上に、ゲート電
極１２、ゲート絶縁膜１３、半導体層１４、チャネル保
護層１５、及び、ｎ＋−Ｓｉ層であるソース電極１６ａ
並びにドレイン電極１６ｂを、この順番に形成した。さ
らに、透明導電膜であるＩＴＯ層１７ａ・１７ｂ、及び
金属層１８ａ・１８ｂを、この順番にスパッタ法によっ
て形成しパターニングした。First, on a transparent insulating substrate 11, a gate electrode 12, a gate insulating film 13, a semiconductor layer 14, a channel protective layer 15, and a source electrode 16a which is an n + -Si layer
The drain electrode 16b was formed in this order. Further, ITO layers 17a and 17b, which are transparent conductive films, and metal layers 18a and 18b were formed in this order by sputtering and patterned.
【００５５】本実施形態では、ソース信号線５を構成す
る層を、透明導電膜であるＩＴＯ層１７ａと金属層１８
ａとの２層構造とした。この構成では、仮にソース信号
線５を構成する金属層１８ａの一部に膜の欠損があった
としても、ＩＴＯ層１７ａによって電気的に接続される
ため、ソース信号線５の断線を少なくすることができる
という利点がある。In the present embodiment, the layers constituting the source signal lines 5 are made of an ITO layer 17 a which is a transparent conductive film and a metal layer 18.
a) with a two-layer structure. In this configuration, even if a part of the metal layer 18a forming the source signal line 5 has a film defect, the metal layer 18a is electrically connected by the ITO layer 17a, so that the disconnection of the source signal line 5 can be reduced. There is an advantage that can be.
【００５６】次に、図６に示すように、画素電極２１及
び対向電極２２が形成される位置の真下に相当する領域
に、段差形成用の層（凹部形成膜）２４を成膜後パター
ニングした。なお、図６は、模式的に構成を示すもので
あり、ＴＦＴ２の構成要素等については、省略されてい
る。Next, as shown in FIG. 6, a layer (recess forming film) 24 for forming a step is formed and patterned in a region corresponding to a position directly below the position where the pixel electrode 21 and the counter electrode 22 are formed. . FIG. 6 schematically shows the configuration, and the components and the like of the TFT 2 are omitted.
【００５７】その後、層間絶縁膜１９として、無機薄膜
であるＳｉ−Ｎ膜を形成し、コンタクトホール２０を形
成した後、画素電極２１及び対向電極２２となる透明導
電膜をスパッタ法によって形成しパターニングした。こ
のように形成した画素電極２１は、層間絶縁膜１９を貫
くコンタクトホール２０を介してＩＴＯ層１７ｂに接続
され、ＩＴＯ層１７ｂを介してＴＦＴ２のドレイン電極
１６ｂに接続される。Thereafter, an inorganic thin Si—N film is formed as an interlayer insulating film 19, a contact hole 20 is formed, and a transparent conductive film to be a pixel electrode 21 and a counter electrode 22 is formed by sputtering and patterned. did. The pixel electrode 21 thus formed is connected to the ITO layer 17b via a contact hole 20 penetrating the interlayer insulating film 19, and is connected to the drain electrode 16b of the TFT 2 via the ITO layer 17b.
【００５８】上述の製造方法では、層２４によって形成
された、画素電極２１及び対向電極２２の下側領域と、
両電極２１・２２間の領域とのあいだで生じた段差が、
層間絶縁膜１９としてＳｉ−Ｎ膜を形成した後でも、形
状保持される。このため、層間絶縁膜１９の上に、画素
電極２１及び対向電極２２となる透明導電膜をスパッタ
法によって形成すると、画素電極２１と対向電極２２と
の間に、凹部２３を設けた構成とすることができる。In the above-described manufacturing method, the lower region of the pixel electrode 21 and the counter electrode 22 formed by the layer 24 is
The step generated between the region between the two electrodes 21 and 22 is
The shape is maintained even after the Si-N film is formed as the interlayer insulating film 19. Therefore, when a transparent conductive film serving as the pixel electrode 21 and the counter electrode 22 is formed on the interlayer insulating film 19 by a sputtering method, a concave portion 23 is provided between the pixel electrode 21 and the counter electrode 22. be able to.
【００５９】上記の製造方法において、段差形成用の層
２４を層間絶縁膜１９と同じ材料で形成することで、層
２４と層間絶縁膜１９との間で良好な密着性が得られ
る。また、段差形成用の層２４を、ゲート電極１２、ソ
ース電極１６ａ、またはドレイン電極１６ｂと同じ材料
で形成してもよく、この場合にも、製造方法を簡略化す
ることができる。In the above manufacturing method, by forming the step forming layer 24 with the same material as the interlayer insulating film 19, good adhesion between the layer 24 and the interlayer insulating film 19 can be obtained. Further, the step forming layer 24 may be formed of the same material as the gate electrode 12, the source electrode 16a, or the drain electrode 16b, and in this case also, the manufacturing method can be simplified.
【００６０】また、画素電極２１と対向電極２２との間
に凹部２３を設けるために、図７に示すように、画素電
極２１と対向電極２２との間の層間絶縁膜１９の膜厚
を、該画素電極２１及び対向電極２２の下の該層間絶縁
膜１９の膜厚より薄くする構成としてもよい。このよう
な構成は、例えば、層間絶縁膜１９上に画素電極２１及
び対向電極２２を配設した後、画素電極２１と対向電極
２２との間の層間絶縁膜１９をエッチングして、所望の
断面形状の凹部２３を形成することによって実現でき
る。また、このエッチングでは、レジスト塗布を行って
エッチングしてもよいし、工程数削減を目的としてレジ
スト塗布を行わずにエッチングしてもよい。Further, in order to provide a recess 23 between the pixel electrode 21 and the counter electrode 22, as shown in FIG. 7, the thickness of the interlayer insulating film 19 between the pixel electrode 21 and the counter electrode 22 is reduced. The thickness of the interlayer insulating film 19 below the pixel electrode 21 and the counter electrode 22 may be thinner. In such a configuration, for example, after the pixel electrode 21 and the counter electrode 22 are provided on the interlayer insulating film 19, the interlayer insulating film 19 between the pixel electrode 21 and the counter electrode 22 is etched to obtain a desired cross section. This can be realized by forming the concave portion 23 having a shape. In this etching, etching may be performed by applying a resist, or may be performed without applying the resist for the purpose of reducing the number of steps.
【００６１】〔実施形態２〕本発明の他の実施形態につ
いて図８〜図１０に基づいて説明すれば、以下の通りで
ある。[Embodiment 2] The following will describe another embodiment of the present invention with reference to FIGS.
【００６２】本形態の液晶表示装置では、無機材料から
なる層間絶縁膜１９に代えて、図８に示すように、有機
材料からなる層間絶縁膜２６が成膜されている。また、
画素電極２１と対向電極２２との間に凹部２３を設ける
ために、図９に示すように、画素電極２１及び対向電極
２２の真下であって層間絶縁膜２６の上に、段差形成用
の層（凹部形成膜）２７を備えた構成になっている。他
の構成は、実施形態１の液晶表示装置と同様である。In the liquid crystal display device of this embodiment, an interlayer insulating film 26 made of an organic material is formed instead of the interlayer insulating film 19 made of an inorganic material, as shown in FIG. Also,
As shown in FIG. 9, in order to provide the concave portion 23 between the pixel electrode 21 and the counter electrode 22, a step forming layer is formed just below the pixel electrode 21 and the counter electrode 22 and on the interlayer insulating film 26. (Recess forming film) 27 is provided. Other configurations are the same as those of the liquid crystal display device of the first embodiment.
【００６３】次に、本形態のアクティブマトリクス基板
の製造方法について説明する。Next, a method for manufacturing the active matrix substrate of the present embodiment will be described.
【００６４】まず、透明の絶縁基板１１上に、ゲート電
極１２、ゲート絶縁膜１３、半導体層１４、チャネル保
護層１５、及び、ｎ＋−Ｓｉ層であるソース電極１６ａ
並びにドレイン電極１６ｂを、この順番に形成した。さ
らに、透明導電膜であるＩＴＯ層１７ａ・１７ｂ、及び
金属層１８ａ・１８ｂを、この順番にスパッタ法によっ
て形成しパターニングした。First, on a transparent insulating substrate 11, a gate electrode 12, a gate insulating film 13, a semiconductor layer 14, a channel protective layer 15, and a source electrode 16a which is an n + -Si layer
The drain electrode 16b was formed in this order. Further, ITO layers 17a and 17b, which are transparent conductive films, and metal layers 18a and 18b were formed in this order by sputtering and patterned.
【００６５】次に、層間絶縁膜２６として感光性のアク
リル樹脂をスピン塗布法によって３μｍの膜厚で形成し
た。続いて、この樹脂に対して所望のパターンに従って
露光し、アルカリ性の溶液によって処理した。これによ
って、露光された部分のみが、アルカリ性の溶液によっ
てエッチングされ、層間絶縁膜２６を貫通するコンタク
トホール２０を形成することができた。Next, a photosensitive acrylic resin was formed as the interlayer insulating film 26 to a thickness of 3 μm by spin coating. Subsequently, the resin was exposed according to a desired pattern and treated with an alkaline solution. As a result, only the exposed portions were etched by the alkaline solution, and the contact holes 20 penetrating the interlayer insulating film 26 could be formed.
【００６６】上記のアルカリ現像によるパターニングに
おいては、コンタクトホール２０のテーパ形状も良好な
ものであった。このように、層間絶縁膜２６として感光
性のアクリル樹脂を用いると、薄膜の形成をスピン塗布
法によって形成することができ、数μｍという膜厚の薄
膜を容易に形成することができ、また、パターニングに
はフォトレジストの塗布工程が不要になることなど、生
産性の点で有利である。In the patterning by alkali development described above, the tapered shape of the contact hole 20 was also good. As described above, when a photosensitive acrylic resin is used as the interlayer insulating film 26, a thin film can be formed by a spin coating method, and a thin film having a thickness of several μm can be easily formed. Patterning is advantageous in terms of productivity, such as eliminating the need for a photoresist coating step.
【００６７】また、本形態において用いた上記の樹脂
は、塗布前では着色しているが、これは上記パターニン
グ後に全面に露光処理を施すことによって透明化するこ
とができる。このような透明化の処理は、化学的にも行
うことが可能であり、化学的に透明化しても勿論よい。The resin used in the present embodiment is colored before coating, but can be made transparent by subjecting the entire surface to an exposure treatment after the patterning. Such a transparentizing process can be performed chemically, and it is a matter of course that the transparentizing process may be performed.
【００６８】続いて、図９に示すように、画素電極２１
及び対向電極２２が形成される位置の真下に相当する領
域に、段差形成用の層２７を成膜後パターニングした。
なお、図９は、模式的に構成を示すものであり、ＴＦＴ
２の構成要素等については、省略されている。Subsequently, as shown in FIG.
Then, a layer 27 for forming a step was formed and patterned in a region corresponding to a position directly below the position where the counter electrode 22 was formed.
FIG. 9 schematically shows the structure of the TFT.
2 are omitted.
【００６９】その後、画素電極２１及び対向電極２２と
なる透明導電膜をスパッタ法によって形成しパターニン
グした。このように形成した画素電極２１は、層間絶縁
膜２６を貫くコンタクトホール２０を介してＩＴＯ層１
７ｂに接続され、ＩＴＯ層１７ｂを介してＴＦＴ２のド
レイン電極１６ｂに接続される。Thereafter, a transparent conductive film serving as the pixel electrode 21 and the counter electrode 22 was formed by sputtering and patterned. The pixel electrode 21 thus formed is connected to the ITO layer 1 through the contact hole 20 penetrating the interlayer insulating film 26.
7b, and to the drain electrode 16b of the TFT 2 via the ITO layer 17b.
【００７０】上述の製造方法では、層２７を形成するこ
とによって、画素電極２１及び対向電極２２の下側領域
と、両電極２１・２２間の領域とのあいだで段差を生じ
させる。このため、層２７の上に、画素電極２１及び対
向電極２２となる透明導電膜をスパッタ法によって形成
すると、画素電極２１と対向電極２２との間に、凹部２
３を設けた構成とすることができる。In the above-described manufacturing method, by forming the layer 27, a step is generated between the lower region of the pixel electrode 21 and the counter electrode 22 and the region between the two electrodes 21 and 22. Therefore, when a transparent conductive film serving as the pixel electrode 21 and the counter electrode 22 is formed on the layer 27 by a sputtering method, the concave portion 2 is formed between the pixel electrode 21 and the counter electrode 22.
3 can be provided.
【００７１】上記の製造方法において、段差形成用の層
２７を層間絶縁膜２６と同じく有機材料を用いて形成す
ることで、層２７と層間絶縁膜２６との間で良好な密着
性が得られる。また、段差形成用の層２７を光を通さな
い有機材料で形成すると、画素電極２１及び対向電極２
２の下に遮光層を同時に形成することになる。画素電極
２１及び対向電極２２を透明電極で形成した場合には、
画素電極２１上と対向電極２２上とでは、画素電極２１
と対向電極２２との間の横電界とは異なる電界が液晶層
に印加されるので、光漏れが発生するが、段差形成用の
層２７を光を通さない有機材料で形成することで、対向
基板上に遮光パターンを設ける必要がなくなり、ＴＦＴ
２を備えたＴＦＴ基板上での遮光が可能になる。In the above-described manufacturing method, by forming the step forming layer 27 using the same organic material as the interlayer insulating film 26, good adhesion between the layer 27 and the interlayer insulating film 26 can be obtained. . When the step forming layer 27 is formed of an organic material that does not transmit light, the pixel electrode 21 and the counter electrode 2 are formed.
2, a light-shielding layer is formed at the same time. When the pixel electrode 21 and the counter electrode 22 are formed of transparent electrodes,
On the pixel electrode 21 and the counter electrode 22, the pixel electrode 21
Since an electric field different from the lateral electric field between the liquid crystal layer and the counter electrode 22 is applied to the liquid crystal layer, light leakage occurs. However, by forming the step forming layer 27 with an organic material that does not transmit light, the opposing electric field is generated. There is no need to provide a light-shielding pattern on the substrate.
2 can be shielded from light on a TFT substrate provided with the TFT.
【００７２】さらに、上述した実施形態１及び実施形態
２では、図１０に示すように、一対の基板３０・３１の
間に液晶層３２を配した構成にあって、前記凹部２３の
深さｄ１を、画素電極２１と対向電極２２との間の液晶
層３２の厚みｄ２の半分に近い値にすることで、液晶層
３２の中央付近に両電極２１・２２を配置することにな
り、より一層液晶層３２で横電界を有効に利用すること
ができ、低駆動電圧化、高レスポンスの表示パネルを得
ることが可能になる。なお、このことは、深さｄ１が液
晶層３２の厚みｄ２の半分に近い値になればなるほど効
率が良くなることを意味しており、プロセス上半分ぴっ
たしに合わせることができない場合にも、できるだけ近
い値にすることで、十分な効果が得られる。Further, in the above-described first and second embodiments, as shown in FIG. 10, the liquid crystal layer 32 is disposed between the pair of substrates 30 and 31, and the depth d1 Is set to a value close to half of the thickness d2 of the liquid crystal layer 32 between the pixel electrode 21 and the counter electrode 22, so that the two electrodes 21 and 22 are arranged near the center of the liquid crystal layer 32. The horizontal electric field can be effectively used in the liquid crystal layer 32, and a display panel with low driving voltage and high response can be obtained. This means that as the depth d1 becomes closer to half of the thickness d2 of the liquid crystal layer 32, the efficiency becomes higher. By setting the values close to each other, a sufficient effect can be obtained.
【００７３】[0073]
【発明の効果】請求項１の発明に係る表示装置は、以上
のように、基板上の画素電極と対向電極との間に凹部が
設けられている構成である。As described above, the display device according to the first aspect of the present invention has a configuration in which a concave portion is provided between a pixel electrode and a counter electrode on a substrate.
【００７４】これにより、画素電極と対向電極との間の
横電界を、液晶分子の駆動に有効に利用できる。As a result, the horizontal electric field between the pixel electrode and the counter electrode can be effectively used for driving the liquid crystal molecules.
【００７５】それゆえ、表示装置の低駆動電圧化、レス
ポンス向上等の効果が得られる。Therefore, effects such as lower driving voltage and improved response of the display device can be obtained.
【００７６】請求項２の発明に係る表示装置は、以上の
ように、請求項１の構成において、前記基板上に、マト
リクス状に配された複数のスイッチング素子と、前記ス
イッチング素子のゲート電極にゲート信号を供給する複
数のゲート信号線と、前記ゲート信号線と交差するよう
に配設され、前記スイッチング素子のソース電極にデー
タ信号を供給する複数のソース信号線と、前記スイッチ
ング素子、前記ゲート信号線、及び前記ソース信号線の
上に成膜された層間絶縁膜とが設けられており、前記画
素電極及び対向電極は、前記層間絶縁膜の上に設けられ
ており、且つ該画素電極は、該層間絶縁膜を貫くコンタ
クトホールを介して前記スイッチング素子のドレイン電
極と接続されており、前記凹部は、前記画素電極と対向
電極との間の前記層間絶縁膜の厚みを、該画素電極及び
対向電極の下の該層間絶縁膜の厚みより小さくするか、
あるいは、前記画素電極及び対向電極の下に、前記層間
絶縁膜と別に凹部形成膜を成膜することによって、設け
られている構成である。According to a second aspect of the present invention, there is provided a display device according to the first aspect, wherein a plurality of switching elements arranged in a matrix on the substrate and a gate electrode of the switching element are provided. A plurality of gate signal lines for supplying a gate signal, a plurality of source signal lines arranged to intersect the gate signal line and supply a data signal to a source electrode of the switching element, the switching element, and the gate A signal line, and an interlayer insulating film formed over the source signal line. The pixel electrode and the counter electrode are provided over the interlayer insulating film. Connected to a drain electrode of the switching element via a contact hole penetrating the interlayer insulating film, and the recess is provided between the pixel electrode and a counter electrode. The thickness between the insulating film, or smaller than the thickness of the interlayer insulating film under the pixel electrode and the counter electrode,
Alternatively, the configuration is such that a recess forming film is formed below the pixel electrode and the counter electrode separately from the interlayer insulating film.
【００７７】それゆえ、確実に凹部を形成でき、表示装
置の低駆動電圧化、及びそのレスポンス向上を達成す
る。Therefore, the concave portion can be reliably formed, and the driving voltage of the display device can be reduced and the response can be improved.
【００７８】請求項３の発明に係る表示装置は、以上の
ように、請求項２の構成において、前記画素電極及び対
向電極の下の前記層間絶縁膜の下に、前記凹部形成膜が
設けられている構成である。According to a third aspect of the present invention, as described above, in the structure of the second aspect, the recess forming film is provided under the interlayer insulating film below the pixel electrode and the counter electrode. Configuration.
【００７９】それゆえ、凹部形成膜の膜厚分の凹部を、
画素電極と対向電極との間に確実に形成できる。Therefore, the concave portion corresponding to the thickness of the concave portion forming film is formed by
It can be reliably formed between the pixel electrode and the counter electrode.
【００８０】請求項４の発明に係る表示装置は、以上の
ように、請求項２または３の構成において、前記凹部形
成膜は、前記層間絶縁膜と同じ材料からなる構成であ
る。According to a fourth aspect of the present invention, as described above, in the configuration of the second or third aspect, the concave portion forming film is made of the same material as the interlayer insulating film.
【００８１】それゆえ、凹部形成膜と層間絶縁膜との間
で良好な密着性が得られる等の効果を奏する。Therefore, it is possible to obtain effects such as obtaining good adhesion between the concave portion forming film and the interlayer insulating film.
【００８２】請求項５の発明に係る表示装置は、以上の
ように、請求項２の構成において、前記画素電極と対向
電極との間の前記層間絶縁膜をエッチングすることによ
って、該画素電極と対向電極との間の該層間絶縁膜の厚
みを、該画素電極及び対向電極の下の該層間絶縁膜の厚
みより小さくしている構成である。According to a fifth aspect of the present invention, as described above, in the structure of the second aspect, the pixel electrode is formed by etching the interlayer insulating film between the pixel electrode and the counter electrode. The thickness of the interlayer insulating film between the pixel electrode and the counter electrode is smaller than the thickness of the interlayer insulating film below the pixel electrode and the counter electrode.
【００８３】それゆえ、画素電極と対向電極との間に確
実に凹部を形成できる。Therefore, a concave portion can be reliably formed between the pixel electrode and the counter electrode.
【００８４】請求項６の発明に係る表示装置は、以上の
ように、請求項２の構成において、前記層間絶縁膜は、
透明な有機材料からなる構成である。According to a sixth aspect of the present invention, as described above, in the configuration of the second aspect, the interlayer insulating film is
The structure is made of a transparent organic material.
【００８５】それゆえ、層間絶縁膜の厚膜化が容易にな
り、例えば、ソース信号線やゲート信号線の上に画素電
極や対向電極を形成しても、ソース信号線やゲート信号
線と、画素電極や対向電極との間の電気容量を低減する
ことができる。Therefore, the thickness of the interlayer insulating film can be easily increased. For example, even if a pixel electrode or a counter electrode is formed on a source signal line or a gate signal line, the source signal line or the gate signal line can be The electric capacitance between the pixel electrode and the counter electrode can be reduced.
【００８６】請求項７の発明に係る表示装置は、以上の
ように、請求項２または６の構成において、前記画素電
極及び対向電極の下の前記層間絶縁膜の上に、前記凹部
形成膜が設けられている構成である。As described above, in the display device according to the seventh aspect of the present invention, in the configuration of the second or sixth aspect, the concave portion forming film is formed on the interlayer insulating film below the pixel electrode and the counter electrode. This is the configuration provided.
【００８７】それゆえ、凹部形成膜の膜厚分の凹部を、
画素電極と対向電極との間に確実に形成できる。Therefore, the concave portion corresponding to the thickness of the concave portion forming film is formed by
It can be reliably formed between the pixel electrode and the counter electrode.
【００８８】請求項８の発明に係る表示装置は、以上の
ように、請求項７の構成において、前記凹部形成膜は、
有機材料からなる構成である。As described above, in the display device according to the invention of claim 8, in the structure of claim 7, the concave portion forming film is
The structure is made of an organic material.
【００８９】それゆえ、例えば、層間絶縁膜も有機材料
からなる場合には、凹部形成膜と層間絶縁膜との密着性
が向上して、プロセスに対する製造マージンやモジュー
ルの信頼性が向上する。Therefore, for example, when the interlayer insulating film is also made of an organic material, the adhesion between the concave portion forming film and the interlayer insulating film is improved, and the manufacturing margin for the process and the reliability of the module are improved.
【００９０】請求項９の発明に係る表示装置は、以上の
ように、請求項８の構成において、前記凹部形成膜は、
不透明である構成である。As described above, in the display device according to the ninth aspect of the present invention, in the configuration of the eighth aspect, the concave portion forming film is
The configuration is opaque.
【００９１】それゆえ、凹部形成膜は、光漏れが起こり
得る画素電極や対向電極の周辺部を遮光する役割も同時
に果たすことができ、その結果、表示品位が向上する。Therefore, the concave portion forming film can also simultaneously play a role of shielding the peripheral portions of the pixel electrode and the counter electrode where light leakage may occur, and as a result, display quality is improved.
【００９２】請求項１０の発明に係る表示装置は、以上
のように、請求項１〜９のいずれかの構成において、一
方が前記基板である一対の基板の間に液晶層が設けられ
ており、前記凹部の深さが、前記画素電極と対向電極と
の間の前記液晶層の厚みの半分またはほぼ半分である構
成である。According to a tenth aspect of the present invention, as described above, in any one of the first to ninth aspects, a liquid crystal layer is provided between a pair of substrates, one of which is the substrate. The depth of the recess is half or substantially half the thickness of the liquid crystal layer between the pixel electrode and the counter electrode.
【００９３】それゆえ、液晶層の中央付近に両電極を配
置することになり、液晶層で横電界を有効に利用するこ
とができ、低駆動電圧化、高レスポンスの液晶パネルを
得ることができる。Therefore, both electrodes are arranged near the center of the liquid crystal layer, and the horizontal electric field can be effectively used in the liquid crystal layer, and a liquid crystal panel with low driving voltage and high response can be obtained. .
【図１】本発明の実施の一形態に係る液晶表示装置の一
方の基板であるアクティブマトリクス基板の構成を示す
ものであって、図４のＡ−Ａ’線における断面を簡略化
して示す図である。FIG. 1 is a diagram showing a configuration of an active matrix substrate, which is one substrate of a liquid crystal display device according to an embodiment of the present invention, and shows a simplified cross section taken along line AA ′ of FIG. It is.
【図２】上記アクティブマトリクス基板の概略的構成を
示す平面図である。FIG. 2 is a plan view showing a schematic configuration of the active matrix substrate.
【図３】上記アクティブマトリクス基板の各画素におけ
るＴＦＴの断面構成を主として示す図である。FIG. 3 is a diagram mainly showing a cross-sectional configuration of a TFT in each pixel of the active matrix substrate.
【図４】上記アクティブマトリクス基板の画素の拡大平
面図である。FIG. 4 is an enlarged plan view of a pixel of the active matrix substrate.
【図５】上記液晶表示装置において、画素電極と対向電
極との間に電界を印加した場合の電界の様子を示す説明
図である。FIG. 5 is an explanatory diagram showing a state of an electric field when an electric field is applied between a pixel electrode and a counter electrode in the liquid crystal display device.
【図６】上記アクティブマトリクス基板において、画素
電極及び対向電極が形成される位置の真下に相当する領
域に、段差形成用の層を設けた構成を模式的に示す断面
図である。FIG. 6 is a cross-sectional view schematically showing a configuration in which a layer for forming a step is provided in a region corresponding to a position immediately below a position where a pixel electrode and a counter electrode are formed in the active matrix substrate.
【図７】上記アクティブマトリクス基板において、画素
電極と対向電極との間の層間絶縁膜をエッチングして、
両電極間に凹部を設けた構成を模式的に示す断面図であ
る。FIG. 7 is a cross-sectional view of the active matrix substrate, in which an interlayer insulating film between a pixel electrode and a counter electrode is etched.
It is sectional drawing which shows typically the structure which provided the recessed part between both electrodes.
【図８】本発明の他の実施形態に係る液晶表示装置の一
方の基板であるアクティブマトリクス基板の構成を示す
ものであって、各画素におけるＴＦＴの断面構成を主と
して示す図である。FIG. 8 is a diagram showing a configuration of an active matrix substrate, which is one substrate of a liquid crystal display device according to another embodiment of the present invention, and mainly showing a cross-sectional configuration of a TFT in each pixel.
【図９】上記アクティブマトリクス基板において、画素
電極及び対向電極の真下であって層間絶縁膜の上に、段
差形成用の層を設けた構成を模式的に示す断面図であ
る。FIG. 9 is a cross-sectional view schematically showing a configuration in which a layer for forming a step is provided immediately below a pixel electrode and a counter electrode and on an interlayer insulating film in the active matrix substrate.
【図１０】画素電極と対向電極との間の凹部の深さを、
両電極間の液晶層の厚みのおよそ半分として、該凹部を
設けた構成を模式的に示す断面図である。FIG. 10 shows the depth of a concave portion between a pixel electrode and a counter electrode,
It is sectional drawing which shows typically the structure which provided the said recessed part as about half the thickness of the liquid crystal layer between both electrodes.
【図１１】従来の液晶表示装置の一方の基板であるアク
ティブマトリクス基板の構成を示す平面図である。FIG. 11 is a plan view showing a configuration of an active matrix substrate which is one substrate of a conventional liquid crystal display device.
【図１２】従来のアクティブマトリクス基板の各画素に
おけるＴＦＴの断面構成を主として示す図である。FIG. 12 is a diagram mainly showing a cross-sectional configuration of a TFT in each pixel of a conventional active matrix substrate.
【図１３】図１２に示す従来のアクティブマトリクス基
板の画素の拡大平面図である。FIG. 13 is an enlarged plan view of a pixel of the conventional active matrix substrate shown in FIG.
【図１４】図１２に示す従来のアクティブマトリクス基
板における画素電極及び対向電極の配置構成を示す図で
ある。FIG. 14 is a diagram showing the arrangement of pixel electrodes and counter electrodes in the conventional active matrix substrate shown in FIG.
【図１５】従来の他のアクティブマトリクス基板の各画
素におけるＴＦＴの断面構成を主として示す図である。FIG. 15 is a diagram mainly showing a cross-sectional configuration of a TFT in each pixel of another conventional active matrix substrate.
【図１６】図１５に示す従来のアクティブマトリクス基
板の画素の拡大平面図である。16 is an enlarged plan view of a pixel of the conventional active matrix substrate shown in FIG.
【図１７】図１５に示す従来のアクティブマトリクス基
板における画素電極及び対向電極の配置構成を示す図で
ある。FIG. 17 is a diagram showing the arrangement of pixel electrodes and counter electrodes in the conventional active matrix substrate shown in FIG.
【図１８】図１２に示す従来のアクティブマトリクス基
板を備えた液晶表示装置において、画素電極と対向電極
との間に電界を印加した場合の電界の様子を示す説明図
である。18 is an explanatory diagram showing a state of an electric field when an electric field is applied between a pixel electrode and a counter electrode in the liquid crystal display device including the conventional active matrix substrate shown in FIG.
【図１９】図１５に示す従来のアクティブマトリクス基
板を備えた液晶表示装置において、画素電極と対向電極
との間に電界を印加した場合の電界の様子を示す説明図
である。19 is an explanatory diagram showing a state of an electric field when an electric field is applied between a pixel electrode and a counter electrode in the liquid crystal display device including the conventional active matrix substrate shown in FIG.
２ ＴＦＴ ３ ゲート信号線 ５ ソース信号線 １１ 絶縁基板 １９・２６ 層間絶縁膜 ２１ 画素電極 ２２ 対向電極 ２３ 凹部 ２４・２７ 段差形成用の層（凹部形成膜） ３２ 液晶層 Reference Signs List 2 TFT 3 Gate signal line 5 Source signal line 11 Insulating substrate 19/26 Interlayer insulating film 21 Pixel electrode 22 Counter electrode 23 Concave 24/27 Step forming layer (concave forming film) 32 Liquid crystal layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 ────────────────────────────────────────────────── ─── Continued on the front page (72) Mikio Katayama Inventor Sharp Corporation 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka
Claims (10)
と対向電極との間に電位差を生じさせ、その電位差によ
り前記基板面と平行またはほぼ平行な方向に電界を発生
させることによって、液晶等の被駆動物を駆動し表示を
行う表示装置において、 前記基板上の画素電極と対向電極との間に凹部が設けら
れていることを特徴とする表示装置。An electric field is generated between a plurality of pixel electrodes disposed on the same substrate and a counter electrode, and an electric field is generated in a direction parallel or substantially parallel to the substrate surface by the electric potential difference. A display device for driving a driven object such as a liquid crystal to perform display, wherein a concave portion is provided between a pixel electrode and a counter electrode on the substrate.
する複数のゲート信号線と、 前記ゲート信号線と交差するように配設され、前記スイ
ッチング素子のソース電極にデータ信号を供給する複数
のソース信号線と、 前記スイッチング素子、前記ゲート信号線、及び前記ソ
ース信号線の上に成膜された層間絶縁膜とが設けられて
おり、 前記画素電極及び対向電極は、前記層間絶縁膜の上に設
けられており、且つ該画素電極は、該層間絶縁膜を貫く
コンタクトホールを介して前記スイッチング素子のドレ
イン電極と接続されており、 前記凹部は、前記画素電極と対向電極との間の前記層間
絶縁膜の厚みを、該画素電極及び対向電極の下の該層間
絶縁膜の厚みより小さくするか、あるいは、前記画素電
極及び対向電極の下に、前記層間絶縁膜と別に凹部形成
膜を成膜することによって、設けられていることを特徴
とする請求項１記載の表示装置。A plurality of switching elements arranged in a matrix on the substrate; a plurality of gate signal lines for supplying gate signals to gate electrodes of the switching elements; A plurality of source signal lines provided to supply a data signal to a source electrode of the switching element; and an interlayer insulating film formed on the switching element, the gate signal line, and the source signal line. The pixel electrode and the counter electrode are provided on the interlayer insulating film, and the pixel electrode is connected to a drain electrode of the switching element via a contact hole penetrating the interlayer insulating film. Wherein the recess has a thickness of the interlayer insulating film between the pixel electrode and the counter electrode, the thickness of the interlayer insulating film below the pixel electrode and the counter electrode. Ri or smaller, or the under the pixel electrode and the counter electrode, the interlayer by forming a separate recess formed film and the insulating film, it is provided a display device according to claim 1, wherein.
絶縁膜の下に、前記凹部形成膜が設けられていることを
特徴とする請求項２記載の表示装置。3. The display device according to claim 2, wherein the recess forming film is provided under the interlayer insulating film below the pixel electrode and the counter electrode.
材料からなることを特徴とする請求項２または３記載の
表示装置。4. The display device according to claim 2, wherein the recess forming film is made of the same material as the interlayer insulating film.
絶縁膜をエッチングすることによって、該画素電極と対
向電極との間の該層間絶縁膜の厚みを、該画素電極及び
対向電極の下の該層間絶縁膜の厚みより小さくしている
ことを特徴とする請求項２記載の表示装置。5. The method according to claim 1, wherein the interlayer insulating film between the pixel electrode and the counter electrode is etched to reduce the thickness of the interlayer insulating film between the pixel electrode and the counter electrode. 3. The display device according to claim 2, wherein the thickness is smaller than the thickness of the lower interlayer insulating film.
ることを特徴とする請求項２記載の表示装置。6. The display device according to claim 2, wherein said interlayer insulating film is made of a transparent organic material.
絶縁膜の上に、前記凹部形成膜が設けられていることを
特徴とする請求項２または６記載の表示装置。7. The display device according to claim 2, wherein the recess forming film is provided on the interlayer insulating film below the pixel electrode and the counter electrode.
を特徴とする請求項７記載の表示装置。8. The display device according to claim 7, wherein said recess forming film is made of an organic material.
徴とする請求項８記載の表示装置。9. The display device according to claim 8, wherein the recess forming film is opaque.
液晶層が設けられており、前記凹部の深さが、前記画素
電極と対向電極との間の前記液晶層の厚みの半分または
ほぼ半分であることを特徴とする請求項１〜９のいずれ
かに記載の表示装置。10. A liquid crystal layer is provided between a pair of substrates, one of which is the substrate, and the depth of the recess is half or less than the thickness of the liquid crystal layer between the pixel electrode and the counter electrode. The display device according to claim 1, wherein the display device is substantially half.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22540697A JP3378177B2 (en) | 1997-08-21 | 1997-08-21 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22540697A JP3378177B2 (en) | 1997-08-21 | 1997-08-21 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1164886A true JPH1164886A (en) | 1999-03-05 |
| JP3378177B2 JP3378177B2 (en) | 2003-02-17 |
Family
ID=16828875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22540697A Expired - Fee Related JP3378177B2 (en) | 1997-08-21 | 1997-08-21 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3378177B2 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001092379A (en) * | 1999-09-27 | 2001-04-06 | Nec Corp | Active matrix substrate and its manufacturing method |
| WO2002027392A1 (en) * | 2000-09-27 | 2002-04-04 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display |
| JP2005234541A (en) * | 2004-01-20 | 2005-09-02 | Sharp Corp | Display element and display device |
| JP2007212706A (en) * | 2006-02-09 | 2007-08-23 | Epson Imaging Devices Corp | Liquid crystal display device |
| US7342632B2 (en) | 2004-01-16 | 2008-03-11 | Sharp Kabushiki Kaisha | Display element and display device |
| KR100840680B1 (en) * | 2002-07-02 | 2008-06-24 | 엘지디스플레이 주식회사 | Inplane switching mode liquid crystal display device and method for fabricating the same |
| KR100841628B1 (en) * | 2002-07-05 | 2008-06-27 | 엘지디스플레이 주식회사 | In plane switching liquid crystal display device and method of fabrication thereof |
| KR100846276B1 (en) * | 2001-08-30 | 2008-07-16 | 가부시키가이샤 히타치세이사쿠쇼 | Liquid crystal display device |
| JP2010020277A (en) * | 2008-07-11 | 2010-01-28 | Lg Display Co Ltd | Liquid crystal display device, and method of manufacturing the same |
| JP2011138117A (en) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | Display device and electronic device including the same |
| JP2011237778A (en) * | 2010-04-12 | 2011-11-24 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
| JP2013120257A (en) * | 2011-12-07 | 2013-06-17 | Japan Display Central Co Ltd | Liquid crystal display |
| JP5297551B1 (en) * | 2012-07-06 | 2013-09-25 | 株式会社東芝 | Liquid crystal optical element and image display device |
-
1997
- 1997-08-21 JP JP22540697A patent/JP3378177B2/en not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001092379A (en) * | 1999-09-27 | 2001-04-06 | Nec Corp | Active matrix substrate and its manufacturing method |
| WO2002027392A1 (en) * | 2000-09-27 | 2002-04-04 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display |
| US6850303B2 (en) | 2000-09-27 | 2005-02-01 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display device having additional storage capacitance |
| KR100846276B1 (en) * | 2001-08-30 | 2008-07-16 | 가부시키가이샤 히타치세이사쿠쇼 | Liquid crystal display device |
| KR100840680B1 (en) * | 2002-07-02 | 2008-06-24 | 엘지디스플레이 주식회사 | Inplane switching mode liquid crystal display device and method for fabricating the same |
| KR100841628B1 (en) * | 2002-07-05 | 2008-06-27 | 엘지디스플레이 주식회사 | In plane switching liquid crystal display device and method of fabrication thereof |
| US7342632B2 (en) | 2004-01-16 | 2008-03-11 | Sharp Kabushiki Kaisha | Display element and display device |
| JP2005234541A (en) * | 2004-01-20 | 2005-09-02 | Sharp Corp | Display element and display device |
| JP2007212706A (en) * | 2006-02-09 | 2007-08-23 | Epson Imaging Devices Corp | Liquid crystal display device |
| JP2010020277A (en) * | 2008-07-11 | 2010-01-28 | Lg Display Co Ltd | Liquid crystal display device, and method of manufacturing the same |
| JP2011138117A (en) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | Display device and electronic device including the same |
| JP2011237778A (en) * | 2010-04-12 | 2011-11-24 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
| JP2015146042A (en) * | 2010-04-12 | 2015-08-13 | 株式会社半導体エネルギー研究所 | liquid crystal display device |
| JP2013120257A (en) * | 2011-12-07 | 2013-06-17 | Japan Display Central Co Ltd | Liquid crystal display |
| JP5297551B1 (en) * | 2012-07-06 | 2013-09-25 | 株式会社東芝 | Liquid crystal optical element and image display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3378177B2 (en) | 2003-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332773B2 (en) | Active matrix substrate and method of manufacturing active matrix substrate | |
| JP3317387B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP3433779B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP4162890B2 (en) | Liquid crystal display | |
| US20110032445A1 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| JPH09113931A (en) | Liquid crystal display device | |
| WO2001018597A1 (en) | Liquid crystal display device | |
| JPH11316382A (en) | Liquid crystal display panel and manufacture thereof | |
| JPH1020298A (en) | Liquid crystal display device | |
| JP3174497B2 (en) | Liquid crystal display | |
| JP3378177B2 (en) | Display device | |
| JP2006189830A (en) | Liquid crystal display device and method of manufacturing same | |
| KR20070072179A (en) | Method for fabricating liquid crystal display device | |
| US7936424B2 (en) | Liquid crystal display panel with light leakage prevention film and method for manufacturing the same | |
| JPH1048668A (en) | Liquid crystal display device and its production | |
| JPH11212075A (en) | Manufacture of liquid crystal display device | |
| WO2010071159A1 (en) | Insulated gate transistor, active matrix substrate, liquid crystal display unit, and method of production of same | |
| JP3199221B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JPH117046A (en) | Liquid crystal display device | |
| KR20000066397A (en) | Method of manufacturing a TFT LCD pannel | |
| JP3067938B2 (en) | Liquid crystal panel substrate and method of manufacturing the same | |
| JP3367821B2 (en) | Active matrix substrate | |
| JP3462666B2 (en) | Manufacturing method of liquid crystal display device | |
| JPH11183936A (en) | Liquid crystal display device | |
| JPH0980415A (en) | Active matrix type liquid crystal display device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |