JPH1154740A - Solid-state image sensing device and manufacture thereof - Google Patents
Solid-state image sensing device and manufacture thereofInfo
- Publication number
- JPH1154740A JPH1154740A JP9212079A JP21207997A JPH1154740A JP H1154740 A JPH1154740 A JP H1154740A JP 9212079 A JP9212079 A JP 9212079A JP 21207997 A JP21207997 A JP 21207997A JP H1154740 A JPH1154740 A JP H1154740A
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- layer
- region
- solid
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＣＣＤ型の固体撮
像素子及びその製造方法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a CCD type solid-state imaging device and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】図６は、従来のＣＣＤ固体撮像素子の撮
像領域の要部を示す。このＣＣＤ固体撮像素子３０は、
撮像領域において、複数の画素を構成するセンサ部５１
がマトリックス状に配列され、各センサ部列の一側にＣ
ＣＤ構造の垂直転送レジスタ５２が形成されて成る。2. Description of the Related Art FIG. 6 shows a main part of an image pickup area of a conventional CCD solid-state image pickup device. This CCD solid-state imaging device 30
In the imaging region, the sensor unit 51 that configures a plurality of pixels
Are arranged in a matrix, and C is located on one side of each sensor section row.
A vertical transfer register 52 having a CD structure is formed.
【０００３】ＣＣＤ固体撮像素子３０は、撮像領域にお
いて、複数の画素を構成するセンサ部５１がマトリック
ス状に配列され、各センサ部列の一側に、ＣＣＤ構造の
垂直転送レジスタ５２が形成されて成る。ＣＣＤ固体撮
像素子３０は、いわゆる縦型オーバーフロードレイン構
造を有して成り、例えばｎ型のシリコンからなる半導体
基板３１に、オーバーフローバリアとなる第１のＰ型半
導体ウエル領域３２が形成され、この第１のｐ型半導体
ウエル領域３２内に、センサ部５１を構成するｎ型の不
純物拡散領域３３、読み出しゲート部４２、垂直転送レ
ジスタ５２を構成するｎ型の転送チャネル領域３４及び
画素分離部を構成するｐ型のチャネルストップ領域３５
がそれぞれ形成されている。In the CCD solid-state imaging device 30, sensor sections 51 constituting a plurality of pixels are arranged in a matrix in an imaging area, and a vertical transfer register 52 having a CCD structure is formed on one side of each sensor section row. Become. The CCD solid-state imaging device 30 has a so-called vertical overflow drain structure. For example, a first P-type semiconductor well region 32 serving as an overflow barrier is formed on a semiconductor substrate 31 made of n-type silicon. In one p-type semiconductor well region 32, an n-type impurity diffusion region 33 forming a sensor unit 51, a read gate unit 42, an n-type transfer channel region 34 forming a vertical transfer register 52, and a pixel separation unit are formed. P-type channel stop region 35
Are formed respectively.
【０００４】また、ｎ型の不純物拡散領域３３の上部に
は、センサ部５１の表面層となるｐ型の正電荷領域３６
が形成される。このｐ型の正電荷蓄積領域３６とｎ型の
不純物拡散領域３３とｐ型の半導体ウエル領域３２によ
って、いわゆるＨＡＤ（ホールアキュミュレイテッドダ
イオード）センサによるセンサ部５１が形成される。ｎ
型の転送チャネル領域３４の下には、第２のｐ型半導体
ウエル領域４４が形成されている。A p-type positive charge region 36 serving as a surface layer of the sensor unit 51 is provided above the n-type impurity diffusion region 33.
Is formed. The p-type positive charge accumulation region 36, the n-type impurity diffusion region 33, and the p-type semiconductor well region 32 form a sensor unit 51 using a so-called HAD (Hole Accumulated Diode) sensor. n
A second p-type semiconductor well region 44 is formed below the transfer channel region 34 of the type.
【０００５】第１のｐ型半導体ウエル領域３２が形成さ
れた半導体基板３１の表面には、ゲート絶縁膜３７が形
成され、読み出し部４２、転送チャネル領域３４、チャ
ネルストップ領域３５上に、このゲート絶縁膜３７を介
して、例えば多結晶シリコン層による転送電極３８が形
成される。転送チャネル領域３４、ゲート絶縁膜３７及
び転送電極３８によって、垂直転送レジスタ５２が構成
される。A gate insulating film 37 is formed on the surface of the semiconductor substrate 31 on which the first p-type semiconductor well region 32 is formed, and the gate insulating film 37 is formed on the read section 42, the transfer channel region 34, and the channel stop region 35. A transfer electrode 38 of, for example, a polycrystalline silicon layer is formed via the insulating film 37. The transfer channel region 34, the gate insulating film 37, and the transfer electrode 38 constitute a vertical transfer register 52.
【０００６】そして、転送電極３８を覆って層間絶縁膜
３９が形成され、これの上にＡｌ等による遮光膜４０が
形成され、転送電極３８の上面及び側面を覆うと共に、
センサ部に対応して遮光膜４０に開口部４３が形成され
ている。さらに、全体を覆って酸化膜等の透明な絶縁膜
からなるパッシベーション膜４１が形成され、その上
に、透明な絶縁膜からなる平坦化膜４６が形成されてい
る。平坦化膜４６の表面上には、オンチップカラーフィ
ルター４７が形成され、最上部にオンチップレンズ４８
が形成されている。An interlayer insulating film 39 is formed to cover the transfer electrode 38. A light-shielding film 40 of Al or the like is formed on the interlayer insulating film 39 to cover the upper and side surfaces of the transfer electrode 38.
An opening 43 is formed in the light shielding film 40 corresponding to the sensor unit. Further, a passivation film 41 made of a transparent insulating film such as an oxide film is formed so as to cover the whole, and a flattening film 46 made of a transparent insulating film is formed thereon. An on-chip color filter 47 is formed on the surface of the flattening film 46, and an on-chip lens 48 is formed on the top.
Are formed.
【０００７】上述の固体撮像素子３０のチャネルストッ
プ領域３５及びセンサ部５１を構成するｎ型の不純物拡
散領域３３、Ｐ型の正電荷蓄積領域３６は、図７に示す
ような方法で形成される。まず、図７Ａに示すように、
半導体基板３１に第１のｐ型ウエル領域３２を形成し、
このｐ型ウエル領域３２に、第２のｐ型ウエル領域４
４、ｎ型の転送チャネル領域３４を形成し、更に基板表
面にゲート絶縁膜３７を形成した後、フォトレジストマ
スク５４を介して、ｐ型不純物５５を選択的にイオン注
入してｐ型のチャネルストップ領域３５を形成する。The channel stop region 35, the n-type impurity diffusion region 33 and the P-type positive charge accumulation region 36 of the sensor section 51 of the solid-state imaging device 30 are formed by a method as shown in FIG. . First, as shown in FIG. 7A,
Forming a first p-type well region 32 in a semiconductor substrate 31;
In this p-type well region 32, a second p-type well region 4 is formed.
4. After forming an n-type transfer channel region 34 and further forming a gate insulating film 37 on the substrate surface, a p-type impurity 55 is selectively ion-implanted through a photoresist mask 54 to form a p-type channel. A stop region 35 is formed.
【０００８】次に、図７Ｂに示すように、フォトレジス
トマスク５４を除去し、ゲート絶縁膜３７上に転送電極
３８を形成し、層間絶縁膜３９を形成した後、転送電極
３８をマスクして、ｎ型不純物５６をイオン注入してｎ
型の不純物拡散領域３３を形成し、続いてｐ型不純物５
７をイオン注入してｐ型の正電荷蓄積領域３６を形成す
る。Next, as shown in FIG. 7B, the photoresist mask 54 is removed, a transfer electrode 38 is formed on the gate insulating film 37, an interlayer insulating film 39 is formed, and the transfer electrode 38 is masked. , An n-type impurity 56 is ion-implanted to
The impurity diffusion region 33 of the p-type is formed.
7 is ion-implanted to form a p-type positive charge storage region 36.
【０００９】この図７Ａ，Ｂで示すように、チャネルス
トップ領域３５、センサ部を形成するｎ型不純物拡散領
域３３及びｐ型の正電荷蓄積領域３６を形成するために
は、気相拡散法よりも熱処理量が小さく微細な拡散層を
形成できるイオン注入法を用いる場合が多くなってい
る。イオン法入作業は受光部３３を形成するイオン注入
に限らず、一般に最小限の軸・面チャネリング抑制でき
るように、ウエハ法線に対して５〜７°程度傾斜させ、
かつ、結晶軸から２０°以上回転させて注入することが
多い。As shown in FIGS. 7A and 7B, in order to form a channel stop region 35, an n-type impurity diffusion region 33 forming a sensor portion, and a p-type positive charge accumulation region 36, a gas phase diffusion method is used. In many cases, an ion implantation method that can form a fine diffusion layer with a small heat treatment amount is used. The ion implantation work is not limited to the ion implantation for forming the light receiving portion 33, and is generally tilted by about 5 to 7 ° with respect to the wafer normal so as to suppress the minimum axis / plane channeling.
In addition, the injection is often performed by rotating the crystal axis by 20 ° or more.
【００１０】このような注入法では、ウエハ法線からの
傾きが小さいため、フォトリソグラフィ法によりフォト
レジストで形成したパターンとほぼ同等のパターンで不
純物層が形成される。その後、層間絶縁膜を形成するた
めの酸化や不純物活性化のためのアニール等、様々な熱
処理により不純物層が拡がるので、素子の微細化は、こ
のフォトリソグラフィの微細化によって進められてき
た。従って、画素分離部即ち、チャネルストップ領域３
５を縮小するためには、フォトリソグラフィの解像度を
高め、狭い開口部５９（図７Ａ参照）が得られるような
技術開発が必要であった。In such an implantation method, since the inclination from the normal line of the wafer is small, the impurity layer is formed in a pattern substantially equal to the pattern formed by the photoresist by the photolithography method. After that, the impurity layer is expanded by various heat treatments such as oxidation for forming an interlayer insulating film and annealing for activating an impurity. Therefore, miniaturization of an element has been promoted by miniaturization of the photolithography. Therefore, the pixel separation portion, that is, the channel stop region 3
In order to reduce the size of 5, it was necessary to develop a technology to increase the resolution of photolithography and obtain a narrow opening 59 (see FIG. 7A).
【００１１】[0011]
【発明が解決しようとする課題】しかし、年々素子の微
細化が進むのに伴い、より高い電気特性が得られるよう
にして、より微細なパターンを形成するためには、上か
ら見た各領域の平面パターンをそのまま形成する技術で
は限界があり、層の下に潜り込ませたり、上にずらしな
がら重ね合わせる等の階層設計が重要になってきてい
る。すなわち、従来からの単純な、ほぼ鉛直方向のイオ
ン注入によるセンサ部や画素分離部の形成方法では、固
体撮像素子をいっそう微細化するという時代の要求に応
えられなくなってきている。However, with the progress of miniaturization of elements year by year, in order to obtain higher electric characteristics and to form finer patterns, it is necessary to make each region viewed from above. There is a limit in the technology for forming the above-mentioned plane pattern as it is, and hierarchical design such as sneaking under a layer or overlapping while shifting upward is becoming important. That is, the conventional method of forming the sensor section and the pixel separation section by ion implantation in a substantially vertical direction cannot meet the demand of the era of further miniaturizing the solid-state imaging device.
【００１２】本発明は、上記課題に鑑みて成されたもの
であり、撮像素子のより微細化を可能にした固体撮像素
子を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a solid-state imaging device capable of further miniaturizing the imaging device.
【００１３】[0013]
【課題を解決するための手段】本発明に係る固体撮像素
子は、センサ部の中心の層に対してセンサ部の表面層が
画素分離部側にずれ、かつ、センサ部の表面層と画素分
離部とが同一のイオン注入層で形成された構成とする。In the solid-state imaging device according to the present invention, the surface layer of the sensor section is shifted toward the pixel separating section with respect to the central layer of the sensor section, and the pixel layer is separated from the surface layer of the sensor section. The part is formed of the same ion implantation layer.
【００１４】この構成においては、センサ部の表面層と
画素分離部が同一のイオン注入層で形成されることによ
り、画素分離部が小さくなり、固体撮像素子のより微細
化が図れる。さらに、画素分離部が小さくなることによ
り、その分、垂直転送レジスタ及びセンサ部の面積が大
きくとれ、垂直転送レジスタ及びセンサ部の取扱い電荷
量が増大し、また、受光感度の向上も図れる。In this configuration, since the surface layer of the sensor section and the pixel separation section are formed of the same ion implantation layer, the size of the pixel separation section is reduced, and the size of the solid-state imaging device can be further reduced. Further, as the pixel separating section becomes smaller, the area of the vertical transfer register and the sensor section can be increased accordingly, the amount of charge handled by the vertical transfer register and the sensor section increases, and the light receiving sensitivity can be improved.
【００１５】本発明に係る固体撮像素子の製造方法は、
センサ部の表面層を形成する不純物イオン注入を、ウエ
ハ法線から１０°以上傾斜させてセンサ部からみて形成
すべき画素分離部側へ向かって行う。A method for manufacturing a solid-state imaging device according to the present invention comprises:
Impurity ion implantation for forming the surface layer of the sensor portion is performed at an angle of 10 ° or more from the normal line of the wafer toward the pixel separation portion to be formed as viewed from the sensor portion.
【００１６】この製法においては、センサ部の表面層を
形成する不純物イオン注入を、ウエハ法線から１０°以
上傾斜させ、センサ部からみて画素分離部へ向かって行
うことにより、センサ部の表面層と画素分離部が同時に
形成され、画素分離部が小さく形成できる。従って、よ
り微細化された固体撮像素子を製造することができる。In this manufacturing method, the impurity ion implantation for forming the surface layer of the sensor section is inclined at least 10 ° from the normal line of the wafer, and is performed toward the pixel separation section as viewed from the sensor section. And the pixel separating portion are formed at the same time, and the pixel separating portion can be formed small. Therefore, a finer solid-state imaging device can be manufactured.
【００１７】一方、センサ部の表面層から読み出しゲー
ト部への不純物の横方向拡散が小さくなり、読み出しゲ
ート部のセンサ部側の不純物濃度が低くなり、読み出し
電圧の低減が図れる。また、センサ部の表面層と一体に
形成される画素分離部の不純物が隣接する垂直転送レジ
スタの転送チャネル領域へ横方向拡散して転送チャネル
領域の一部を相殺する量が小さくなる。On the other hand, the lateral diffusion of impurities from the surface layer of the sensor section to the read gate section is reduced, the impurity concentration of the read gate section on the sensor section side is reduced, and the read voltage can be reduced. In addition, the amount of impurities in the pixel separation portion formed integrally with the surface layer of the sensor portion diffuses laterally into the transfer channel region of the adjacent vertical transfer register to offset a part of the transfer channel region.
【００１８】さらに、センサ部の表面層と画素分離部が
同時に形成されるので、製造工程数が低減する。画素分
離部は最も微細な領域であり、この微細な領域を形成す
るための難易度の高い工程を省略することができる。Further, since the surface layer of the sensor section and the pixel separation section are formed at the same time, the number of manufacturing steps is reduced. The pixel separating portion is the finest region, and a highly difficult process for forming the fine region can be omitted.
【００１９】[0019]
【発明の実施の形態】本発明に係る固体撮像素子は、複
数のセンサ部と、各センサ部列に対応した垂直転送レジ
スタと、センサ部の一側に形成された読み出しゲート部
と、センサ部の他側に形成された画素分離部を有し、セ
ンサ部の中心の層に対して、センサ部の表面層が画素分
離側にずれ、かつセンサ部の表面層と画素分離部とが、
同一のイオン注入層で形成された構成とする。DESCRIPTION OF THE PREFERRED EMBODIMENTS A solid-state imaging device according to the present invention comprises a plurality of sensor units, a vertical transfer register corresponding to each sensor unit row, a read gate unit formed on one side of the sensor unit, and a sensor unit. Has a pixel separation portion formed on the other side, the surface layer of the sensor portion is shifted to the pixel separation side with respect to the center layer of the sensor portion, and the surface layer of the sensor portion and the pixel separation portion are
The structure is formed by the same ion implantation layer.
【００２０】また、本発明は、上記固体撮像素子におい
て、センサ部の中心の層が、第１導電型の半導体層で形
成され、センサ部の表面層が、第２導電型の電荷蓄積層
で形成され、画素分離部が、第２導電型のチャネルスト
ップ領域で形成された構成とする。Further, according to the present invention, in the solid-state imaging device, the center layer of the sensor section is formed of a semiconductor layer of the first conductivity type, and the surface layer of the sensor section is a charge storage layer of the second conductivity type. And the pixel separation portion is formed of a channel stop region of the second conductivity type.
【００２１】さらに、本発明に係る固体撮像素子の製造
方法は、センサ部の表面層を形成する不純物イオン注入
工程において、不純物イオン注入を、ウエハ法線から１
０°以上傾斜させ、センサ部からみて、画素分離部を形
成すべき側へ向かって行い、センサ部の表面層と前記画
素分離部とを同時に形成する。Further, in the method of manufacturing a solid-state imaging device according to the present invention, in the impurity ion implantation step of forming the surface layer of the sensor section, the impurity ion implantation is performed one step from the wafer normal.
The process is performed at an angle of 0 ° or more toward the side where the pixel separation section is to be formed, as viewed from the sensor section, so that the surface layer of the sensor section and the pixel separation section are simultaneously formed.
【００２２】また、本発明は、上記固体撮像素子の製造
方法において、不純物イオン注入を転送電極が形成され
た後に行う。According to the present invention, in the method of manufacturing a solid-state imaging device, the impurity ions are implanted after the transfer electrodes are formed.
【００２３】以下、本発明の固体撮像素子及びその製造
方法について図面を参照して説明する。図１及び図２
は、本発明に係る固体撮像素子の一実施の形態を示す。
図１は、ＣＣＤ固体撮像素子の撮像領域、即ち有効画素
領域を上から見た図であり、遮光膜を一部透視して、第
１転送電極及び第２転送電極のパターンが分かるように
表示されている。図２は、図１の水平方向に沿ったＡ−
Ａ線上の断面を示す。Hereinafter, a solid-state imaging device and a method of manufacturing the same according to the present invention will be described with reference to the drawings. 1 and 2
1 shows an embodiment of a solid-state imaging device according to the present invention.
FIG. 1 is a top view of an imaging area of a CCD solid-state imaging device, that is, an effective pixel area. The image is displayed so that the patterns of the first transfer electrode and the second transfer electrode can be seen through a part of the light-shielding film. Have been. FIG. 2 shows A-
3 shows a cross section on line A.
【００２４】このＣＣＤ固体撮像素子１は、図１に示す
ように、撮像領域において、複数の画素を構成するセン
サ部２がマトリックス状に配列され、各センサ部列の一
側にＣＣＤ構造の垂直転送レジスタ３が形成されて成
る。As shown in FIG. 1, in the CCD solid-state image pickup device 1, sensor sections 2 constituting a plurality of pixels are arranged in a matrix in an image pickup area. The transfer register 3 is formed.
【００２５】４は、センサ部２の開口、即ち遮光膜５に
設けられたセンサ部２が臨む開口である。垂直転送レジ
スタ３は、センサ部２から読み出しゲート部を介して読
み出された信号電荷を転送するための、例えば多結晶シ
リコン層からなる２層の垂直転送電極６〔６Ａ，６
Ｂ〕、即ち、第１層目の第１転送電極６Ａ及び第２層目
の第２転送電極６Ｂを有して形成される。１５は、後述
するように、センサ部２の表面層となる電荷蓄積層と同
時に形成された画素分離部を構成するチャネルストップ
領域を示す。図１中矢印ａの方向が垂直転送方向にな
る。Reference numeral 4 denotes an opening of the sensor section 2, that is, an opening provided in the light shielding film 5 and facing the sensor section 2. The vertical transfer register 3 is a two-layer vertical transfer electrode 6 [6A, 6] made of, for example, a polycrystalline silicon layer for transferring signal charges read from the sensor unit 2 via the read gate unit.
B], that is, the first transfer electrode 6A of the first layer and the second transfer electrode 6B of the second layer. Reference numeral 15 denotes a channel stop region which constitutes a pixel separating portion formed simultaneously with a charge storage layer serving as a surface layer of the sensor portion 2 as described later. The direction of arrow a in FIG. 1 is the vertical transfer direction.
【００２６】そして、このＣＣＤ固体撮像素子１は、い
わゆる縦型オーバーフロードレインを有して成り、図２
に示すように、第１導電型、例えばｎ型のシリコンから
なる半導体基板１１に、オーバーフローバリアとなる第
２導電型例えばｐ型の第１半導体ウエル領域１２が形成
され、この第１のｐ型半導体ウエル領域１２内に、セン
サ部２の中心の層を構成するｎ型の不純物拡散領域１
３、読み出しゲート部２２、垂直転送レジスタ３を構成
するｎ型の転送チャネル領域１４及び後述する画素分離
部を構成するｐ型のチャネルストップ領域１５がそれぞ
れ形成されている。The CCD solid-state imaging device 1 has a so-called vertical overflow drain.
As shown in FIG. 1, a first conductivity type, for example, a p-type first semiconductor well region 12 serving as an overflow barrier is formed on a semiconductor substrate 11 made of, for example, n-type silicon. In the semiconductor well region 12, an n-type impurity diffusion region 1 forming a central layer of the sensor unit 2 is formed.
3, a read gate unit 22, an n-type transfer channel region 14 constituting the vertical transfer register 3, and a p-type channel stop region 15 constituting a pixel separation unit described later.
【００２７】また、ｎ型の不純物拡散領域１３の上部に
は、センサ部２の表面層を構成する電荷蓄積層、本例で
はｐ型の正電荷（ホール）領域１６が形成される。この
ｐ型の正電荷蓄積領域１６とｎ型の不純物拡散領域１３
とｐ型の半導体ウエル領域１２によって、いわゆるＨＡ
Ｄ（ホールアキュミュレイテッドダイオード）センサに
よるセンサ部２が形成される。ｎ型の転送チャネル領域
１４の下には、第２のｐ型半導体ウエル領域２４が形成
されている。On the upper part of the n-type impurity diffusion region 13, a charge storage layer constituting the surface layer of the sensor section 2, that is, a p-type positive charge (hole) region 16 in this example is formed. The p-type positive charge storage region 16 and the n-type impurity diffusion region 13
And the p-type semiconductor well region 12, the so-called HA
The sensor unit 2 is formed by a D (Hole Accumulated Diode) sensor. Below the n-type transfer channel region 14, a second p-type semiconductor well region 24 is formed.
【００２８】第１のｐ型半導体ウエル領域１２が形成さ
れた半導体基板１１の表面には、ゲート絶縁膜１７が形
成され、このゲート絶縁膜１７を介して、読み出し部２
２、転送チャネル領域１４、チャネルストップ領域１５
上に、例えば多結晶シリコン層による転送電極６〔６
Ａ，６Ｂ〕が形成される。転送チャネル領域１４、ゲー
ト絶縁膜１７及び転送電極６〔６Ａ，６Ｂ〕によって、
垂直転送レジスタ３が構成される。On the surface of the semiconductor substrate 11 on which the first p-type semiconductor well region 12 has been formed, a gate insulating film 17 is formed.
2, transfer channel area 14, channel stop area 15
A transfer electrode 6 [6
A, 6B] is formed. The transfer channel region 14, the gate insulating film 17, and the transfer electrode 6 [6A, 6B]
The vertical transfer register 3 is configured.
【００２９】そして、転送電極６〔６Ａ，６Ｂ〕を覆っ
て層間絶縁膜１９が形成され、これの上に例えばＡｌ等
による遮光膜５が形成され、転送電極６〔６Ａ，６Ｂ〕
の上面及び側面を覆うと共に、センサ部に対応して遮光
膜５に開口部４が形成されている。さらに、全体を覆っ
て酸化膜等の透明な絶縁膜からなるパッシベーション膜
２１が形成され、その上に、透明な絶縁膜からなる平坦
化膜２６が形成されている。平坦化膜２６の表面上に
は、オンチップカラーフィルター２７が形成され、最上
部にオンチップレンズ２８が形成されて成る。Then, an interlayer insulating film 19 is formed so as to cover the transfer electrodes 6 [6A, 6B], on which a light-shielding film 5 made of, for example, Al is formed, and the transfer electrodes 6 [6A, 6B] are formed.
And an opening 4 is formed in the light shielding film 5 corresponding to the sensor section. Further, a passivation film 21 made of a transparent insulating film such as an oxide film is formed so as to cover the whole, and a flattening film 26 made of a transparent insulating film is formed thereon. An on-chip color filter 27 is formed on the surface of the flattening film 26, and an on-chip lens 28 is formed on the top.
【００３０】本実施の形態では、特に、センサ部２の表
面層であるｐ型の正電荷蓄積領域１６をセンサ部２の中
心の層であるｎ型の不純物拡散層１３に対して画素分離
部側にずらすようにして、ｎ型の不純物拡散層１６と画
素分離部となる転送電極６〔６Ａ，６Ｂ〕下のｐ型チャ
ネルストップ領域１５とを同一のｐ型イオン注入層２９
で一体に形成する。In this embodiment, in particular, the p-type positive charge accumulation region 16 which is the surface layer of the sensor section 2 is separated from the n-type impurity diffusion layer 13 which is the center layer of the sensor section 2 by the pixel separation section. The n-type impurity diffusion layer 16 and the p-type channel stop region 15 below the transfer electrode 6 [6A, 6B] serving as a pixel separation portion are shifted to the same side so as to be shifted to the same p-type ion implantation layer 29.
And formed integrally.
【００３１】ここで、正電荷蓄積領域１６を画素分離側
にずらすことにより、正電荷蓄積領域１６と転送チャネ
ル領域１４間の読み出しゲート部２２の間隔は、前述し
た図６の従来のそれよりも大きくなる。Here, by shifting the positive charge storage region 16 to the pixel separation side, the interval of the readout gate portion 22 between the positive charge storage region 16 and the transfer channel region 14 is made larger than that of the conventional case of FIG. growing.
【００３２】ただし、正電荷蓄積領域１６の一つの機能
は、センサ部２においてシリコン─ゲート絶縁膜（いわ
ゆるＳｉ−ＳｉＯ2 ）界面の準位から発生した暗電流の
原因となる電子が、ｎ型不純物拡散層１３に入り込まな
いように抑制することにある。従って、正電荷蓄積領域
１６は、界面凖位からの電子を抑制できる範囲内の不純
物濃度で形成される。However, one of the functions of the positive charge storage region 16 is that the electrons which cause dark current generated from the level at the interface between the silicon and the gate insulating film (so-called Si—SiO 2 ) in the sensor section 2 are n-type. This is to suppress the impurity diffusion layer 13 from entering. Therefore, the positive charge accumulation region 16 is formed with an impurity concentration within a range where electrons from the interface level can be suppressed.
【００３３】垂直方向に隣接するセンサ部２間の画素分
離部では、センサ部２と隣接画素の垂直転送レジスタ３
間の画素分離部の幅より充分広いのでチャネルストップ
領域は不要である。In the pixel separating section between the sensor sections 2 adjacent in the vertical direction, the sensor section 2 and the vertical transfer register 3
Since the width is sufficiently larger than the width of the pixel separation part between the two, a channel stop region is unnecessary.
【００３４】本発明のＣＣＤ固体撮像素子１によれば、
同一のイオン注入層２９によって、センサ部２の正電荷
蓄積層１６と画素分離部となるチャネルストップ領域１
５が一体に形成されるので、センサ部２と隣接画素の垂
直転送レジスタ３間の画素分離部、即ち、チャネルスト
ップ領域１５の幅を小さくすることができ、撮像素子の
より微細化を可能とする。According to the CCD solid-state imaging device 1 of the present invention,
The same ion implantation layer 29 allows the positive charge storage layer 16 of the sensor unit 2 and the channel stop region 1 to be a pixel separation unit.
5, the width of the pixel separation portion between the sensor section 2 and the vertical transfer register 3 of the adjacent pixel, that is, the width of the channel stop region 15 can be reduced, and the image sensor can be further miniaturized. I do.
【００３５】そして、チャネルストップ領域１５による
画素分離部が小さくなることにより、垂直転送レジスタ
３及びセンサ部２の面積を大きくすることができ、垂直
転送レジスタ３及びセンサ部２の取扱い電荷量が増大
し、ダイナミックレンジの大きな優れた撮像画素が得ら
れる。また、上記の垂直転送レジスタ３における取扱い
電荷量の増大分をセンサ部２の開口に振り向ければ、感
度を増大することができる。Since the pixel separation portion by the channel stop region 15 is reduced, the area of the vertical transfer register 3 and the sensor portion 2 can be increased, and the amount of charge handled by the vertical transfer register 3 and the sensor portion 2 increases. In addition, an excellent imaging pixel having a large dynamic range can be obtained. In addition, the sensitivity can be increased by directing the increase in the amount of charge handled in the vertical transfer register 3 to the opening of the sensor unit 2.
【００３６】次に、本発明のＣＣＤ固体撮像素子１の製
造方法、特にセンサ部２の正電荷蓄積領域１６及び画素
分離部となるチャネルストップ領域１５の形成について
説明する。Next, a method of manufacturing the CCD solid-state imaging device 1 of the present invention, particularly, the formation of the positive charge accumulation region 16 of the sensor unit 2 and the channel stop region 15 serving as a pixel separation unit will be described.
【００３７】先ず、図３Ａに示すように、半導体基板１
１に第１のｐ型ウエル領域１２を形成し、この第１のｐ
型ウエル領域１２に第２のｐ型ウエル領域２４、ｎ型の
転送チャネル領域１４を形成し、さらに、基板表面にゲ
ート絶縁膜１７を介して垂直転送電極６〔６Ａ，６Ｂ〕
を形成し、垂直転送電極６〔６Ａ，６Ｂ〕を覆うように
層間絶縁膜１９を形成する。First, as shown in FIG.
1, a first p-type well region 12 is formed.
A second p-type well region 24 and an n-type transfer channel region 14 are formed in the type well region 12, and the vertical transfer electrodes 6 [6A, 6B] are formed on the substrate surface via a gate insulating film 17.
Is formed, and an interlayer insulating film 19 is formed so as to cover the vertical transfer electrodes 6 [6A, 6B].
【００３８】さらに、垂直転送電極６〔６Ａ，６Ｂ〕を
マスクにｎ型不純物６６をイオン注入してセンサ部２の
中心の層であるｎ型不純物拡散層１３を形成する。この
時のイオン注入は、従来と同様に、ウエハ法線（即ち、
半導体ウエハの面に対して垂直方向の線）６８に対して
５〜７°程度（図３Ａのα）傾斜させて行う。Further, an n-type impurity 66 is ion-implanted using the vertical transfer electrode 6 [6A, 6B] as a mask to form an n-type impurity diffusion layer 13 which is a central layer of the sensor section 2. At this time, the ion implantation is performed in the same manner as in the related art.
This is performed at an angle of about 5 to 7 ° (α in FIG. 3A) with respect to a line 68 perpendicular to the surface of the semiconductor wafer).
【００３９】次に、図３Ｂに示すように、同じく垂直転
送電極６〔６Ａ，６Ｂ〕をマスクにｐ型不純物６７をイ
オン注入してｐ型の正電荷蓄積領域１６及び画素分離部
となるｐ型のチャネルストップ領域１５を同時に形成す
る。この時のイオン注入は、その注入角度βをウエハ法
線に対して１０°以上、即ち１０〜４５°、好ましく
は、３０〜４０°としてセンサ部２からみて、画素分離
部を形成すべき領域側に向けて行う。この角度βでイオ
ン注入すると、ｐ型不純物６７は、転送電極６〔６Ａ，
６Ｂ〕下の画素分離部とすべき領域へ到達し、この結
果、正電荷蓄積領域１６と画素分離部となるチャネルス
トップ領域１５が同時に形成される。Next, as shown in FIG. 3B, a p-type impurity 67 is ion-implanted similarly using the vertical transfer electrode 6 [6A, 6B] as a mask to form a p-type positive charge accumulation region 16 and a p-type impurity separating portion. A channel stop region 15 is formed at the same time. At this time, the ion implantation is performed at an implantation angle β of 10 ° or more with respect to the normal line of the wafer, that is, 10 to 45 °, preferably 30 to 40 °. To the side. When ions are implanted at this angle β, the p-type impurity 67 is transferred to the transfer electrode 6 [6A,
6B] The region reaches the lower pixel separating portion, and as a result, the positive charge accumulation region 16 and the channel stop region 15 serving as the pixel separating portion are simultaneously formed.
【００４０】ｐ型不純物６７のイオン注入角度βが１０
°より小さいと、ｐ型不純物６７が転送電極６〔６Ａ，
６Ｂ〕下に打ち込まれずチャネルストップ領域１５の同
時形成が難しい。イオン注入角度βが４５°を超える
と、正電荷蓄積領域１６がｎ型不純物拡散層１３に対し
てずれ量が大きくなり、センサ部２において界面準位か
らの電子を抑制するのが不十分になる。The ion implantation angle β of the p-type impurity 67 is 10
When the transfer electrode 6 is smaller than the transfer electrode 6 [6A,
6B] It is difficult to simultaneously form the channel stop region 15 without being implanted below. When the ion implantation angle β exceeds 45 °, the shift amount of the positive charge accumulation region 16 with respect to the n-type impurity diffusion layer 13 increases, and it is insufficient to suppress the electrons from the interface state in the sensor unit 2. Become.
【００４１】ここで、従来（図７参照）の画素分離部の
チャネルストップ領域３５形成のための、例えばホウ素
（ボロン）のイオン注入条件は、ゲート絶縁膜３７の形
成前に注入する場合、打ち込みエネルギー４０〜１００
ｋｅＶ程度で、ドーズ量０．５〜３×１０12ｃｍ-2程度
であり、センサ部５１表面の正電荷蓄積領域３６を形成
のための、例えばホウ素（ボロン）のイオン注入条件
が、打ち込みエネルギー１０〜５０ＫｅＶ程度で、ドー
ズ量０．５〜３×１０13ｃｍ-2程度である。従って、本
発明において、図３Ｂのｐ型不純物６７としてホウ素
（ボロン）を、打ち込みエネルギー１０〜５０ＫｅＶ程
度、ドーズ量０．５〜３×１０13ｃｍ-2程度でイオン注
入すれば、正電荷蓄積領域１６と同時に形成されるｐ型
チャネルストップ領域１５は、画素分離の機能を充分に
発揮する。Here, the ion implantation condition of, for example, boron (boron) for forming the channel stop region 35 of the conventional pixel separation portion (see FIG. 7) is as follows. Energy 40-100
The ion implantation condition of, for example, boron (boron) for forming the positive charge accumulation region 36 on the surface of the sensor unit 51 is set to about 0.5 keV and about 0.5 to 3 × 10 12 cm −2. The dose is about 10 to 50 KeV and the dose is about 0.5 to 3 × 10 13 cm −2 . Therefore, in the present invention, if boron (boron) is ion-implanted as the p-type impurity 67 in FIG. 3B at an implantation energy of about 10 to 50 KeV and a dose of about 0.5 to 3 × 10 13 cm −2 , positive charge accumulation The p-type channel stop region 15 formed simultaneously with the region 16 sufficiently exerts a function of separating pixels.
【００４２】深さ方向には、図３Ａにおいて、第２のｐ
型半導体ウエル領域２４が垂直転送レジスタ３のｎ型の
転送チャネル領域１４とセンサ部２の中心の層であるｎ
型不純物拡散層１３を分離するため、それらの形成条件
を変えなくても、総合的に見て画素分離を損なうことは
無い。In the depth direction, in FIG. 3A, the second p
The semiconductor well region 24 is an n-type transfer channel region 14 of the vertical transfer register 3 and an n layer which is a center layer of the sensor unit 2.
Since the type impurity diffusion layer 13 is separated, the pixel separation is not impaired as a whole even if the forming conditions are not changed.
【００４３】例えば、センサ部２の形成条件の一例は、
次の通りである。 ｐ+ 正電荷蓄積領域１６：Ｂ（ボロン）、 打ち込みエネルギー＝１０〜５０ＫｅＶ、 ドーズ量＝０．５〜３×１０13ｃｍ-2 ｎ型不純物拡散層１３（中心の層）：Ｐ（リン）、 打ち込みエネルギー＝２００〜１０００ｋｅＶ、 ドーズ量＝１〜５×１０12ｃｍ-2 第１のＰ型半導体ウエル領域（オーバーフローバリア）
１２：Ｂ（ボロン） 打ち込みエネルギー＝１０００〜４０００ｋｅＶ、 ドーズ量＝０．３〜３×１０11ｃｍ-2 シリコン半導体基板１１：Ｐ（リン） 抵抗＝１〜１００Ω・ｃｍFor example, one example of the conditions for forming the sensor section 2 is as follows.
It is as follows. p + positive charge storage region 16: B (boron), implantation energy = 10 to 50 KeV, dose = 0.5 to 3 × 10 13 cm −2 n-type impurity diffusion layer 13 (center layer): P (phosphorus) Implantation energy = 200 to 1000 keV, dose = 1 to 5 × 10 12 cm −2 first P-type semiconductor well region (overflow barrier)
12: B (boron) implantation energy = 1000-4000 keV, dose = 0.3-3 × 10 11 cm −2 silicon semiconductor substrate 11: P (phosphorus) resistance = 1-100 Ω · cm
【００４４】また、垂直転送レジスタ３の形成条件の一
例は、次の通りである。 ｎ型転送チャネル領域１４：Ｐ（リン）、 打ち込みエネルギー＝３０〜２００ｋｅＶ ドーズ量＝１〜８×１０12ｃｍ-2 第２のｐ型半導体ウエル領域２４：Ｂ（ボロン）、 打ち込みエネルギー１００〜１０００ｋｅＶ ドーズ量＝０．５〜５×１０11ｃｍ−２ An example of the conditions for forming the vertical transfer register 3 is as follows. N-type transfer channel region 14: P (phosphorus), implantation energy = 30 to 200 keV Dose amount = 1 to 8 × 10 12 cm −2 second p-type semiconductor well region 24: B (boron), implantation energy 100 to 1000 keV Dose amount = 0.5 to 5 × 10 11 cm −2
【００４５】図４は、上述の製法にて得られた本発明の
画素のポテンシャル（即ち水平方向の画素断面のポテン
シャル等高線）のシュミレーションを示し、図５は、従
来製法にて得られた画素のポテンシャル（即ち水平方向
の画素断面のポテンシャル等高線）のシュミレーション
を示す。FIG. 4 shows a simulation of the potential of the pixel of the present invention obtained by the above-mentioned manufacturing method (that is, a potential contour of a horizontal pixel cross section), and FIG. 5 shows a pixel of the pixel obtained by the conventional manufacturing method. 3 shows a simulation of a potential (that is, a potential contour of a horizontal pixel cross section).
【００４６】上述した本発明の製造方法によれば、図４
の本発明における画素のポテンシャルと、図５の従来に
おける画素のポテンシャルとの比較から分かるように、
センサ部２の正電荷蓄積領域１６から読み出しゲート２
２へのｐ型不純物の横方向拡散が小さくなり、読み出し
ゲート部２２のセンサ部２側のｐ型不純物濃度が低くな
り、読み出しゲート部２２に印加する電圧に対する追随
性が高くなり、読み出し電圧を低減することができる。According to the manufacturing method of the present invention described above, FIG.
As can be seen from a comparison between the pixel potential in the present invention and the conventional pixel potential in FIG.
Read gate 2 from positive charge storage region 16 of sensor unit 2
2, the diffusion of the p-type impurity in the lateral direction is reduced, the concentration of the p-type impurity on the sensor unit 2 side of the read gate unit 22 is reduced, the followability to the voltage applied to the read gate unit 22 is increased, and the read voltage is reduced. Can be reduced.
【００４７】そして、本発明では、読み出し切る電位よ
り低い所で、即ち、読み出しゲート部２２をオンしない
時に、読み出しゲート部のゲートバリアによって、セン
サ部２から垂直転送レジスタ３への電荷が漏れ出すのを
阻止する、いわゆるブルーミング耐性は、従来と変わら
ない。In the present invention, the charge leaks from the sensor unit 2 to the vertical transfer register 3 due to the gate barrier of the read gate unit at a position lower than the potential at which the read operation is stopped, that is, when the read gate unit 22 is not turned on. The so-called blooming resistance, which prevents this, is not different from the conventional one.
【００４８】転送電極６〔６Ａ，６Ｂ〕を形成した後
に、イオン注入によって画素分離部となるｐ型チャネル
ストップ領域１５を形成するため、転送電極６の形成
時、或いは層間絶縁膜１９の形成時の熱処理を受けず、
チャネルストップ領域１５が受ける被熱処理量が従来に
比べて小さくなり、従って、小さな画素分離部、即ちチ
ャネルストップ領域１５が形成できる。After the formation of the transfer electrode 6 [6A, 6B], the p-type channel stop region 15 serving as a pixel separating portion is formed by ion implantation, so that the transfer electrode 6 is formed or the interlayer insulating film 19 is formed. Without the heat treatment of
The amount of heat treatment received by the channel stop region 15 is smaller than in the conventional case, so that a small pixel separation portion, that is, the channel stop region 15 can be formed.
【００４９】また、同様に被熱処理量が小さいので、チ
ャネルストップ領域１５のｐ型不純物が隣接する垂直転
送レジスタ３のｎ型の転送チャネル領域１４へ横方向拡
散して、転送チャネル領域１４の一部を相殺する量も従
来に比べて小さくなり（即ち相殺されて転送チャネル領
域１４が減る面積が小さくなり）、垂直転送レジスタ３
における取扱い電荷量が増大する。この結果、ダイナミ
ックレンジの大きな優れた撮像画質が得られる。Similarly, since the amount of heat treatment is small, the p-type impurity in the channel stop region 15 is laterally diffused into the n-type transfer channel region 14 of the adjacent vertical transfer register 3, and Also, the amount of canceling out the portion is smaller than that of the related art (that is, the area in which the transfer channel region 14 is reduced due to the cancellation is reduced).
, The amount of charge to be handled increases. As a result, excellent image quality with a large dynamic range can be obtained.
【００５０】センサ部２の正電荷蓄積領域１６と画素分
離のチャネルストップ領域１５を同じイオン注入工程で
同時に形成するので、従来のチャネルストップ領域を形
成するための工程が省略される。従って、製造工程を減
らすことができ、コストダウンが可能となる。すなわ
ち、最も微細なチャネルストップ領域を形成する難易度
の高い工程を省略することができるので、製造歩留りが
向上し、コストダウンが可能となる。Since the positive charge accumulation region 16 of the sensor section 2 and the channel stop region 15 for pixel separation are formed simultaneously in the same ion implantation step, the step of forming the conventional channel stop region is omitted. Therefore, the number of manufacturing steps can be reduced, and the cost can be reduced. That is, since it is possible to omit a step of high difficulty in forming the finest channel stop region, the manufacturing yield can be improved and the cost can be reduced.
【００５１】なお、上述の本発明の実施の形態では、Ｎ
型基板を使用した場合について説明したが、その他Ｐ型
基板を使用した場合でも、上述と逆型の不純物を用いる
ことにより、本発明を同様に適用できる。また、インタ
ーライン・トランスファ方式、フレームインタライン・
トランスファ方式のいずれの方式でも、本発明を同様に
適用できる。In the embodiment of the present invention described above, N
Although the case where the mold substrate is used has been described, the present invention can be similarly applied to the case where a P-type substrate is used, by using impurities of the opposite type to those described above. In addition, the interline transfer method, frame interline
The present invention can be similarly applied to any of the transfer systems.
【００５２】[0052]
【発明の効果】本発明に係る固体撮像素子によれば、同
一のイオン注入でセンサ部の表面層と画素分離部を形成
するので、小さな画素分離部となり、撮像素子のより微
細化を可能にする。画素分離部が小さくなった分、垂直
転送レジスタ及びセンサ部の面積を大きくできるので、
垂直転送レジスタ及びセンサ部の取扱い電荷量を増大す
ることができ、ダイナミックレンジの大きな優れた撮像
画質が得られる。上記垂直転送レジスタにおける取扱い
電荷量の増大分をセンサ部の開口に振り分ければ、感度
をより向上することができ、読み出し電圧を低減するこ
とが可能となり、駆動電圧が低減する。According to the solid-state imaging device of the present invention, since the surface layer of the sensor portion and the pixel separation portion are formed by the same ion implantation, the pixel separation portion becomes small and the image pickup device can be further miniaturized. I do. Since the area of the vertical transfer register and the sensor unit can be increased by the size of the pixel separation unit,
The amount of electric charges handled by the vertical transfer register and the sensor unit can be increased, and excellent image quality with a large dynamic range can be obtained. If the increase in the amount of charge handled in the vertical transfer register is allocated to the opening of the sensor unit, the sensitivity can be further improved, the read voltage can be reduced, and the drive voltage can be reduced.
【００５３】また、本発明に係る製造方法によれば、転
送電極を形成した後に、不純物イオン注入により、セン
サ部の表面層と同時に画素分離部を形成するので、被熱
処理量が小さく、小さな画素分離を形成することができ
る。従って、電極形成前に画素分離部を形成する従来の
製造方法と比較すると、垂直転送部及び受光部の取扱い
電荷量が増大し、ダイナミックレンジの優れた撮像画質
が得られる撮像素子を製造することができる。Further, according to the manufacturing method of the present invention, since the pixel separation portion is formed simultaneously with the surface layer of the sensor portion by implanting impurity ions after forming the transfer electrode, the amount of heat treatment is small, A separation can be formed. Therefore, as compared with the conventional manufacturing method in which the pixel separation portion is formed before the electrode is formed, the amount of charge handled in the vertical transfer portion and the light receiving portion is increased, and an image sensor capable of obtaining an image quality with an excellent dynamic range is obtained. Can be.
【００５４】さらに、最も微細で高度の技術を要する画
素分離部を形成する工程が不要となり、製造工程を削減
できるのでコストダウンが可能となる。Further, a step of forming a pixel separation portion which requires the finest and high technology is not required, and the number of manufacturing steps can be reduced, so that the cost can be reduced.
【図１】本発明に係る固体撮像素子の平面概略構成図で
ある。FIG. 1 is a schematic plan view of a solid-state imaging device according to the present invention.
【図２】図１のＡ−Ａ断面概略図である。FIG. 2 is a schematic sectional view taken along line AA of FIG.
【図３】Ａ 本発明に係る固体撮像素子の製造方法を示
す工程図である。 Ｂ 本発明に係る固体撮像素子の製造方法を示す工程図
である。FIG. 3A is a process drawing illustrating the method for manufacturing the solid-state imaging device according to the present invention. B is a process drawing illustrating the method for manufacturing the solid-state imaging device according to the present invention.
【図４】本発明に係る画素のポテンシャル図である。FIG. 4 is a potential diagram of a pixel according to the present invention.
【図５】従来の画素のポテンシャル図である。FIG. 5 is a potential diagram of a conventional pixel.
【図６】従来の固体撮像素子の概略断面図である。FIG. 6 is a schematic sectional view of a conventional solid-state imaging device.
【図７】従来の固体撮像素子の製造方法を示す工程図で
ある。FIG. 7 is a process chart showing a conventional method for manufacturing a solid-state imaging device.
１，３０ 固体撮像素子、２、５１ センサ部、３、５
２ 垂直転送レジスタ ４，４３ 開口部、６〔６Ａ，６Ｂ〕，３８ 転送電
極、１１，３１ シリコン基板、１２，３２ 第１のＰ
型半導体ウエル領域、１４，４４ 第２のＰ型半導体ウ
ェル領域、１５，３５画素分離部、１６，３６ 正電荷
蓄積領域、１７，３７ ゲート絶縁膜、１９，３９ 層
間絶縁膜、２０，４０ Ａｌ遮光膜、２２，４２ 読み
出しゲート部、２４，３４ 転送チャネル領域、1,30 solid-state image sensor, 2,51 sensor unit, 3,5
2 vertical transfer register 4,43 opening, 6 [6A, 6B], 38 transfer electrode, 11, 31 silicon substrate, 12, 32 first P
-Type semiconductor well region, 14,44 second P-type semiconductor well region, 15,35 pixel separation portion, 16,36 positive charge storage region, 17,37 gate insulating film, 19,39 interlayer insulating film, 20,40 Al Light-shielding film, 22, 42 read gate portion, 24, 34 transfer channel region,
Claims (4)
前記画素分離側にずれ、 かつ前記センサ部の表面層と前記画素分離部とが、同一
のイオン注入層で形成されて成ることを特徴とする固体
撮像素子。1. A plurality of sensor units, a vertical transfer register corresponding to each sensor unit column, a read gate unit formed on one side of the sensor unit, and a pixel separation formed on the other side of the sensor unit. A surface layer of the sensor unit is shifted to the pixel separation side with respect to a central layer of the sensor unit, and the surface layer of the sensor unit and the pixel separation unit are formed of the same ion-implanted layer. A solid-state imaging device characterized by being formed.
の半導体層で形成され、 前記センサ部の表面層は、第２導電型の電荷蓄積層で形
成され、 前記画素分離部は、第２導電型のチャネルストップ領域
で形成されて成ることを特徴とする請求項１に記載の固
体撮像素子。2. A sensor according to claim 1, wherein a central layer of the sensor unit is formed of a semiconductor layer of a first conductivity type, a surface layer of the sensor unit is formed of a charge storage layer of a second conductivity type, and the pixel separating unit is 2. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is formed of a channel stop region of a second conductivity type.
ン注入工程において、 該不純物イオン注入を、ウエハ法線から１０°以上傾斜
させ、前記センサ部からみて、画素分離部を形成すべき
側へ向かって行い、前記センサ部の表面層と前記画素分
離部とを同時に形成することを特徴とする固体撮像素子
の製造方法。3. An impurity ion implantation step of forming a surface layer of a sensor section, wherein the impurity ion implantation is inclined by 10 ° or more from a normal line of a wafer to a side where a pixel separation section is to be formed as viewed from the sensor section. And forming the surface layer of the sensor section and the pixel separation section at the same time.
成した後に行うことを特徴とする請求項３に記載の固体
撮像素子の製造方法。4. The method according to claim 3, wherein the impurity ion implantation is performed after forming a transfer electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21207997A JP3743132B2 (en) | 1997-08-06 | 1997-08-06 | Manufacturing method of solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21207997A JP3743132B2 (en) | 1997-08-06 | 1997-08-06 | Manufacturing method of solid-state imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154740A true JPH1154740A (en) | 1999-02-26 |
| JP3743132B2 JP3743132B2 (en) | 2006-02-08 |
Family
ID=16616528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21207997A Expired - Fee Related JP3743132B2 (en) | 1997-08-06 | 1997-08-06 | Manufacturing method of solid-state imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3743132B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100700270B1 (en) * | 2001-11-22 | 2007-03-26 | 매그나칩 반도체 유한회사 | CMOS Image sensor and the method for fabricating thereof |
-
1997
- 1997-08-06 JP JP21207997A patent/JP3743132B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100700270B1 (en) * | 2001-11-22 | 2007-03-26 | 매그나칩 반도체 유한회사 | CMOS Image sensor and the method for fabricating thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3743132B2 (en) | 2006-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7504278B2 (en) | Image sensor and method for manufacturing the same | |
| JPH0799298A (en) | Solid-state image pick-up element and its manufacture | |
| JP2000012823A (en) | Solid-state image pickup device manufacture thereof | |
| JP2001308304A (en) | Manufacturing method of solid-state image pickup element | |
| JP2001060680A (en) | Solid-state image pickup device and manufacture thereof | |
| TWI525801B (en) | Image sensor with doped transfer gate | |
| JP3743132B2 (en) | Manufacturing method of solid-state imaging device | |
| JP4561328B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP3105781B2 (en) | Solid-state imaging device | |
| JP4561327B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP4815769B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP4797302B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| WO2023176150A1 (en) | Solid-state imaging device | |
| JP2003347537A (en) | Solid-state image pickup element | |
| JP4490075B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP3384509B2 (en) | Solid-state imaging device | |
| US20050145889A1 (en) | Solid state image pickup device and its manufacture method | |
| JP4882207B2 (en) | Solid-state image sensor | |
| JPH04218966A (en) | Solid state pickup device and fabrication and driving thereof | |
| JP2002368204A (en) | Solid-state imaging element and manufacturing method therefor | |
| JP2000299456A (en) | Solid-state image pickup device | |
| JP2906961B2 (en) | Solid-state imaging device | |
| JP4407138B2 (en) | Manufacturing method of solid-state imaging device | |
| JPH05315584A (en) | Solid-state charge-transfer image sensor | |
| JPH0661468A (en) | Ccd image sensor and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |