JPH1154478A - シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法 - Google Patents

シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法

Info

Publication number
JPH1154478A
JPH1154478A JP9353686A JP35368697A JPH1154478A JP H1154478 A JPH1154478 A JP H1154478A JP 9353686 A JP9353686 A JP 9353686A JP 35368697 A JP35368697 A JP 35368697A JP H1154478 A JPH1154478 A JP H1154478A
Authority
JP
Japan
Prior art keywords
silicon substrate
silicon
protective film
type
anodization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9353686A
Other languages
English (en)
Inventor
Makoto Murate
真 村手
Hitoshi Iwata
仁 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP9353686A priority Critical patent/JPH1154478A/ja
Priority to PCT/JP1998/002475 priority patent/WO1998056035A1/ja
Priority to EP98923122A priority patent/EP1011130A1/en
Priority to US09/445,124 priority patent/US6617191B1/en
Publication of JPH1154478A publication Critical patent/JPH1154478A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0828—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Abstract

(57)【要約】 【課題】ＨＦ系溶液の侵食を防止するための保護膜と、
シリコン基板との密着性があり、多孔質化したい部分以
外のところがＨＦ系溶液に侵食されないシリコン基板の
陽極化成方法を提供する。 【解決手段】 シリコン基板２上にエピタキシャル成長
層６、酸化膜８、パッシベーション膜１２が形成されて
いる。パッシベーション膜１２の所定部分に設けられた
開口部を残して、パッシベーション膜１２の上面を全体
的に、Ｗ（タングステン）からなる金属保護膜２３が被
覆されている。シリコン基板２を高濃度のフッ酸水溶液
２７中に浸漬し、シリコン基板２を陽極とし、金属保護
膜２３を対向電極として陽極化成を行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、シリコン基板の陽極化
成方法及びその陽極化成方法を使用した表面型の加速度
センサの製造方法に関する。
【０００２】
【従来の技術】従来からシリコンのマイクロマシニング
において、シリコン基板を陽極化成することが行われて
いる。この陽極化成は、ＨＦ系溶液中において、シリコ
ン基板を陽極とし、Ｐｔ等の電極を対向電極として浸漬
した状態で電界を印加することにより行われている。こ
の場合、シリコン基板において、多孔質化したい部分以
外はＨＦ系溶液から保護するために、シリコン基板の表
面をフォトレジスト等の樹脂系薄膜（保護膜）にて被覆
することが行われている。そして、この陽極化成によっ
て、シリコン基板の特定部分が多孔質化され、この多孔
質化された部分を後の工程で、アルカリエッチングによ
って除去することにより、空洞部を形成することが行わ
れる。
【０００３】
【発明が解決しようとする課題】ところが、上記の樹脂
系薄膜（保護膜）は、レジスト−シリコン基板界面の密
着性が悪く、その界面において、ＨＦ系溶液の侵食され
る場合があり、多孔質化したい部分以外のところがＨＦ
系溶液によって侵食される問題があった。
【０００４】そこで、耐ＨＦ性のあるセラミック系薄膜
を、上記樹脂系薄膜の代わりに使用することも考えられ
る。しかし、セラミック系薄膜は、膜の加工性が悪く、
又、ＩＣプロセスとは製造プロセスが異なるため、ＩＣ
プロセスに近い加速度センサ等の各種素子を形成するに
は不適当である問題があった。
【０００５】本発明は上記の課題を解消するためになさ
れたものであり、その目的は、保護膜と、シリコン基板
との密着性があり、多孔質化したい部分以外のところが
ＨＦ系溶液に侵食されないシリコン基板の陽極化成方法
を提供することにある。
【０００６】又、上記シリコン基板の陽極化成方法を使
用して、表面型の加速度センサを製造する際に良質な表
面型の加速度センサを製造することができる表面型の加
速度センサの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明は、シリコン基板の表面に
対して、所定の部分を除いて、金属自身及び当該金属シ
リサイドがともに耐ＨＦ性を有する金属保護膜を形成
し、同金属保護膜にて覆われたシリコン基板をＨＦ系溶
液中に浸漬した状態で、同シリコン基板を陽極として、
陽極化成を行うことを特徴とするシリコン基板における
陽極化成方法をその要旨としている。
【０００８】請求項２に記載の発明は、請求項１におい
て、陽極化成における対向電極は、前記ＨＦ系溶液中に
おいて、シリコン基板に対して離間配置した対向電極で
あるシリコン基板における陽極化成方法をその要旨とし
ている。
【０００９】請求項３の発明は、請求項１において、陽
極化成における対向電極は、金属保護膜であるシリコン
基板における陽極化成方法をその要旨としている。請求
項４の発明は、請求項３において、前記所定の部分を除
いた基板の表面には、電位分布緩和のための導体パター
ンを形成し、その後、前記金属保護膜を形成するもので
あるシリコン基板における陽極化成方法をその要旨とし
ている。
【００１０】請求項５に記載の発明は、不純物添加によ
って、ｐ型単結晶シリコン基板の表面側の所定領域にｐ
型シリコン層を形成する工程と、前記ｐ型単結晶シリコ
ン基板の上面にｎ型単結晶シリコンからなるエピタキシ
ャル成長層を形成することによって、同エピタキシャル
成長層内に前記ｐ型シリコン層を埋め込む工程と、不純
物添加によって、前記エピタキシャル成長層に開口部形
成用のｐ型シリコン層を形成する工程と、前記エピタキ
シャル成長層の上面にｐ型シリコンからなる歪みゲージ
を形成する工程と、前記歪みゲージに接続する配線パタ
ーンを形成した後、その配線パターンを覆うパッシベー
ション膜を形成する工程と、前記パッシベーション膜の
上面に請求項１に記載の金属保護膜を形成した状態で請
求項１の陽極化成処理を行うことによって、前記各ｐ型
シリコン層を多孔質シリコン層に変化させる工程と、前
記多孔質シリコン層をアルカリエッチングによって除去
することにより、同多孔質シリコン層があった部分を空
洞化する工程とを含む表面型の加速度センサの製造方法
をその要旨としている。
【００１１】（作用）請求項１に記載の発明によると、
シリコン基板の表面に対して、所定の部分を除いて、金
属自身及び当該金属シリサイドがともに耐ＨＦ性を有す
る金属保護膜を形成し、同金属保護膜にて覆われたシリ
コン基板をＨＦ系溶液中に浸漬した状態で、同シリコン
基板を陽極として、陽極化成を行う。
【００１２】金属自身及び当該金属シリサイドがともに
耐ＨＦ性を有する金属保護膜として使用される金属は、
例えば、Ｗ，Ｍｏ等が挙げられる。従って、金属保護膜
にて所定の部分を除いてシリコン基板が被覆され、所定
の部分においては、前記金属とシリコン基板との界面に
金属シリサイドが形成される。そして、陽極化成時にお
いて、ＨＦ系溶液にシリコン基板が浸されても、ＨＦに
よってシリコン基板が侵されることはないとともに、前
記耐ＨＦ性の金属シリサイドによって、所定の部分にお
けるシリコン基板と金属保護膜との界面がＨＦにより侵
されることはない。
【００１３】請求項２記載の発明によると、陽極化成
は、ＨＦ系溶液中において、シリコン基板に対して対向
電極が離間配置され、シリコン基板が陽極にされて行わ
れる。請求項３記載の発明によると、陽極化成は、ＨＦ
系溶液中において、金属保護膜が対向電極とされ、シリ
コン基板が陽極にされて行われる。
【００１４】請求項４記載の発明によると、陽極化成時
において、導体パターンが電位分布を緩和し、陽極化成
において、均一な電流がシリコン基板に流れる。請求項
５に記載の発明によると、所定領域にあらかじめｐ型シ
リコン層を形成した後、そのｐ型シリコン層を請求項１
の陽極化成方法により、当該部分に多孔質シリコン層が
形成される。そして、この多孔質シリコン層に対してア
ルカリエッチングを行うことにより、多孔質シリコン層
のみが選択的にエッチングされ、エピタキシャル成長層
に空洞部及びカンチレバー構造部が形成される。
【００１５】
【実施の形態】
（第１実施形態）以下、本発明を具体化した第１実施形
態を図１〜図１１に基づき詳細に説明する。
【００１６】図１，図２には、本実施形態の表面型の加
速度センサ１の構成が概略的に示されている。面方位
（１１０）のｐ型シリコン単結晶基板（以下、単にシリ
コン基板と呼ぶ。なお、後記する製造手順と異なり、構
成の説明では、ウエハから個々にスクライブされたシリ
コン基板として説明する。）２の表面側中央部には、多
孔質化されたｐ型シリコンからなる層をアルカリエッチ
ングすることによって得られる略正方形状の凹部３が形
成されている。この凹部３は、略コ字状の開口部４を有
する。この凹部３内には、カンチレバー構造部としての
片持ち梁５が上下方向に変位可能に配置されている。こ
の片持ち梁５は、主としてｎ型単結晶シリコンのエピタ
キシャル成長層６によって構成されている。片持ち梁５
の基端部上面には、不純物添加によってｐ型シリコンか
らなる拡散歪みゲージ７が４つ形成されている。
【００１７】エピタキシャル成長層６の上面には、層間
絶縁層として薄い酸化膜（ＳｉＯ2膜）８が形成されて
いる。この酸化膜８の上面には、スパッタリングや真空
蒸着等の物理的成膜法によって、配線パターン９及びボ
ンディングパッド１０が形成されている。また、前記酸
化膜８の所定部分、即ち拡散歪みゲージ７の両端上側と
なる部分には、層間接続用のコンタクトホール１１が形
成されている。コンタクトホール１１は、配線パターン
９とその下層にある拡散歪みゲージ７とを電気的に接続
している。そして、これらの配線パターン９は、シリコ
ン基板２の外縁部上面に配置されたボンディングパッド
１０にそれぞれ電気的に接続されている。酸化膜８の上
面には、表層における絶縁を図るための薄いパッシベー
ション膜１２が、上記の物理的成膜法によって形成され
ている。前記パッシベーション膜１２の所定部分に設け
られた開口部からは、ボンディングパッド１０が露出さ
れている。
【００１８】図３には、加速度センサ１を別の基板（マ
ザーボード）１３に実装した状態が示されている。即
ち、シリコン基板２の裏面には全体的にダイボンド材１
４が塗布され、そのダイボンド材１４を介してシリコン
基板２とマザーボード１３とが接合される。そして、シ
リコン基板２側のボンディングパッド１０とマザーボー
ド１３側のボンディングパッド１５とは、ワイヤボンデ
ィング１６を介して電気的に接続される。なお、前記マ
ザーボード１３には、加速度センサ１からの出力電圧に
基づいて加速度を求めるための信号処理回路が形成され
ている。
【００１９】また、本実施形態において各部の寸法は以
下の通りである。即ち、シリコン基板２（ただし、エピ
タキシャル成長層６を含む。）の厚さｔ及び幅ｗは、ｔ
＝約５００μｍ，ｗ＝５００μｍ〜１０００μｍであ
る。片持ち梁５の厚さ、幅及び長さは、それぞれ約１０
μｍ，約２００μｍ，約３００μｍである。片持ち梁５
の底面と凹部３の内底面との間のクリアランスは約１０
μｍである。酸化膜８の厚さ及びパッシベーション膜１
２の厚さは、それぞれ約０．５μｍ，約０．５μｍであ
る。
【００２０】図４には、拡散歪みゲージ７（詳細には拡
散歪み抵抗Ｒ1 〜Ｒ4 ）の等価回路が示されている。ブ
リッジ接続された４つの拡散歪み抵抗Ｒ1 〜Ｒ4 のう
ち、拡散歪み抵抗Ｒ1 ，Ｒ4 間のノードは、電源電圧Ｖ
ccの供給用のボンディングパッド１０に接続されてい
る。一方、拡散歪み抵抗Ｒ2 ，Ｒ3 間のノードは、接地
用のボンディングパッド１０に接続されている。拡散歪
み抵抗Ｒ3 ，Ｒ4 間のノードは、２つある出力用のボン
ディングパッド１０のうちの一方に接続されている。拡
散歪み抵抗Ｒ1 ，Ｒ2 間のノードは、出力用のボンディ
ングパッド１０のうちの他方に接続されている。なお、
図２には、片持ち梁５における各拡散歪み抵抗Ｒ1 〜Ｒ
4 のレイアウトが概略的に示されている。即ち、各拡散
歪み抵抗Ｒ1〜Ｒ4 は、Ｒ1 ，Ｒ2 ，Ｒ4 ，Ｒ3 の順に
ほぼ一直線上に配置されている。Ｒ1，Ｒ3 の長手方向
は、片持ち梁５の延びる方向と平行な関係にある。一
方、Ｒ2，Ｒ4 の長手方向は、片持ち梁５の延びる方向
と垂直な関係にある。従って、前者Ｒ1 ，Ｒ3 は〔１１
０〕方向に延び、後者Ｒ2 ，Ｒ4 は〔１バー，１バー，
０〕方向に延びている。
【００２１】この加速度センサ１に図１の矢印Ａ1 の方
向から加速度が印加すると、片持ち梁５が全体的に下方
に変位し、片持ち梁５の基端部に湾曲が生じる。このと
き、拡散歪みゲージ７（拡散歪み抵抗Ｒ1 〜Ｒ4 ）に歪
みが生じる結果、シリコンのピエゾ抵抗効果によって各
拡散歪みゲージ７の抵抗値が増加または減少する。そし
て、この抵抗値の変化を検出することによって、加速度
が検知される。
【００２２】次に、本実施形態の加速度センサ１の製造
手順を図５〜図１３を参照して説明する。まず、図５に
示されるように、直方体状をした面方位（１１０）のｐ
型単結晶シリコン基板（なお、この製造手順では、説明
の便宜上、シリコン基板２はウエハの状態で説明する）
２を用意し、このシリコン基板２の表面に図示しないマ
スクを形成する。次いで、前記シリコン基板２に対して
イオン注入等によってほう素を打ち込み、さらにそのほ
う素を熱拡散させる。この結果、図６に示されるよう
に、シリコン基板２のほぼ中央部にｐ型シリコン層２１
が形成される。
【００２３】次に、図７に示されるように、ｐ型シリコ
ン層２１が形成されたシリコン基板２の上面に、気相成
長によってｎ型単結晶シリコンからなるエピタキシャル
成長層６を形成する。その結果、エピタキシャル成長層
６内にｐ型シリコン層２１が埋め込まれた状態となる。
この後、エピタキシャル成長層６が形成されたシリコン
基板２の表面に、図示しないマスクを形成する。さら
に、フォトエッチングによってマスクの所定領域に略コ
字状の開口部を形成する。
【００２４】次に、前記シリコン基板２に対してイオン
注入等によってほう素を打ち込み、さらにそのほう素を
熱拡散させる。この結果、図８に示されるように、エピ
タキシャル成長層６に、略コ字状をした開口部形成用の
ｐ型シリコン層２２が形成される。このｐ型シリコン層
２２は、埋め込まれているｐ型シリコン層２１の深さま
で到達する。
【００２５】次に、シリコン基板２のエピタキシャル成
長層６の上面に、図示しないマスクを配置する。次い
で、前記シリコン基板２に対してイオン注入等によって
ほう素を打ち込み、さらにそのほう素を熱拡散させる。
この結果、後に片持ち梁５の基端部上面となる部分に、
４つの拡散歪みゲージ７が形成される。次に、前記シリ
コン基板２を酸素中または空気中で加熱することによ
り、その上面に酸化膜８を形成する。次いで、フォトエ
ッチングを行うことによって、図９に示されるように、
酸化膜８の所定部分にコンタクトホール１１を形成す
る。
【００２６】次に、このシリコン基板２に対してＡｌの
スパッタリングまたは真空蒸着を行った後、フォトリソ
グラフィを行うことによって、配線パターン９及びボン
ディングパッド１０を形成する。次いで、ＣＶＤ等によ
ってＳｉＮやＳｉ3 Ｎ4 などを堆積させることにより、
図１０に示されるように、シリコン基板２の上面に配線
パターン９を覆うようなパッシベーション膜１２を形成
する。前記パッシベーション工程において、パッシベー
ション膜１２には、ボンディングパッド１０を露出させ
るための開口部１２ａと、略コ字状の開口部１２ｂとが
形成される。この後、ｐ型シリコン層２２の上面にあた
る酸化膜８を除去することによって、ｐ型シリコン層２
２の上面を露出させる。
【００２７】次いで、パッシベーション膜１２の上面を
全体的に、スパッタリングや真空蒸着等の物理的成膜法
によって、Ｗ（タングステン）からなる金属保護膜２３
で被覆する。このとき、開口部１２ｂ（正確には酸化膜
８の開口部）の直下において、金属保護膜２３とシリコ
ン基板２のエピタキシャル成長層６とが接している界面
においては、Ｗシリサイドが形成される。金属保護膜２
３を形成しているＷ（タングステン）とＷシリサイドと
は、耐ＨＦ性を有する。この後、図１１に示されるよう
に、フォトリソグラフィによって、ｐ型シリコン層２２
の上面にあたる部分に略コ字状の開口部２４を形成す
る。
【００２８】そして、図１２に示すように、シリコン基
板２を高濃度のＨＦ系溶液としてのフッ酸水溶液２７中
に浸漬し、この状態でシリコン基板２を陽極とし、金属
保護膜２３を対向電極として電流を流す。すなわち、陽
極化成を行う。なお、図１２において、Ｖは直流電源を
表し、この実施形態では、０．６Ｖ以上の化成電圧を印
加しないようにし、最も効率のよい電圧を印加するよう
にしている。前記のような陽極化成によってｐ型シリコ
ン層２１，２２の部分のみを選択的に多孔質化すること
により、当該部分を多孔質シリコン層２５に変化させ
る。このとき、金属保護膜２３にて被覆された部分は、
同金属保護膜２３にてフッ酸水溶液の侵食が防止され
る。又、開口部１２ｂにおいて、金属保護膜２３とシリ
コン基板２のエピタキシャル成長層６との界面において
は、耐ＨＦ性のＷシリサイドが形成されているため、同
界面から内部にフッ酸水溶液が侵食することはない。
【００２９】次に、ＴＭＡＨ（テトラメチルアンモニウ
ムハイドロオキサイド）でアルカリエッチングを行うこ
とによって、多孔質シリコン層２５を異方性エッチング
する。ｐ型シリコン層２１，２２は、陽極化成を経て多
孔質化することにより、アルカリに溶解しやすくなって
いる。その結果、多孔質シリコン層２５があった部分に
空洞部２６が容易に形成される（図１３参照）。最後
に、不要となった金属保護膜２３をプラズマエッチング
等のエッチングにより除去すれば、図１に示される加速
度センサ１が得られる。
【００３０】さて、本実施形態の加速度センサ１の場
合、カンチレバー構造部である片持ち梁５が、主として
ｎ型単結晶シリコンのエピタキシャル成長層６からなっ
ている。このため、エピタキシャル成長層６の上面に、
ゲージファクターの大きなｐ型シリコンからなる拡散歪
みゲージ７を形成することができる。従って、ｎ型シリ
コンからなる拡散歪みゲージを備えた従来の加速度セン
サに比較して、より高感度なものにすることができる。
また、この加速度センサ１はいわゆる表面型であるた
め、シリコン基板２の裏面側からの異方性エッチングを
経ることなく製造することができる。よって、従来のバ
ルク型の加速度センサに特有の問題（即ち、(111) 面に
沿ったエッチング穴が形成されることに伴うチップ幅Ｗ
の増大など）も解消される。ゆえに、所定の検出感度を
維持しつつ、加速度センサ１全体の小型化を図ることが
できる。加えて、表面型の加速度センサ１であると、片
持ち梁５がシリコン基板２の底面から露出することがな
いため、ダイボンド材１４の付着やマザーボード１３と
の接触という事態も起こらない。従って、台座を配置す
る必要もなくなり、加速度センサ１の実装作業が従来に
比べて容易になる。
【００３１】そして、本実施形態の製造方法によると、
次のような作用効果を奏する。 （１） 図１８に示すように、従来の陽極化成は、フッ
酸水溶液２７中にシリコン基板２９を陽極にし、Ｐｔ
（白金）等の貴金属板３１を対向電極にして行ってい
る。この場合、均一な陽極化成を行うためには対向電極
３１は、シリコン基板２９と同等の大面積のものが必要
となる。なお、図中３０は、樹脂系保護膜である。それ
に対して、本実施形態の陽極化成方法によると、金属保
護膜２３が対向電極とされているため、高価な貴金属板
からなる対向電極は不要となる利点がある。このため、
従来に比較して、陽極化成を安価に行うことができる。
【００３２】又、金属保護膜２３は、シリコン基板（ウ
エハ）２のほぼ全表面に形成されるため、均一な陽極化
成を行うことができる。さらに、ウエハ（シリコン基板
２）の直近に金属保護膜２３が形成されて、対向電極と
しているため、フッ酸水溶液２７の抵抗を考慮する必要
がなくなる。すなわち、従来の陽極化成方法は、ウエハ
（シリコン基板）と対向電極とを離間していたため、フ
ッ酸水溶液の抵抗を考慮して、直流電源Ｖを電流制御、
或いは電圧制御して陽極化成を行う必要がある。この実
施形態では、フッ酸水溶液２７の抵抗を考慮する必要が
なくなるため、陽極化成を行いやすくすることができ
る。
【００３３】（２） この実施形態では、陽極化成中に
は、０．６Ｖ以上の化成電圧を印加しないようにした。
この理由は、仮に陽極化成において、０．６Ｖ以上の電
圧を印加した場合、ｐ型シリコン単結晶基板２とエピタ
キシャル成長層６とのｐｎジャンクションでは、ダイオ
ードが形成されているため、配線パターン９を介して陽
極化成処理に関与しないリーク電流（無効電流）が流れ
る。それに対して、この実施形態では、リーク電流（無
効電流）が流れないように０．６Ｖ以上とならないよう
にしたため、陽極化成の効率を挙げることができる。
【００３４】（３） Ｗ（タングステン）からなる金属
保護膜２３は、高融点であり、熱膨張係数がＳｉＮやＳ
ｉ3 Ｎ4 などのパッシベーション膜１２及びシリコン基
板２のエピタキシャル成長層６と、近く、それらとの密
着性があるため、剥離することがない。
【００３５】（４） 所定領域にあらかじめｐ型シリコ
ン層２１，２２を形成した後、同層を陽極化成する方法
であるため、シリコン基板２の表面を直接的に陽極化成
する従来方法と比較して、陽極化成部の形状や深さにば
らつきが生じにくい。
【００３６】（５） ｐ型シリコン層２１上にエピタキ
シャル成長層６を形成する方法であるため、とりわけ形
成が困難であるということもない。 （６） パッシベーション工程の完了後に陽極化成を行
う方法であるため、空洞部２６が未形成の状態で金属保
護膜２３を形成することができる。よって、金属保護膜
２３の形成が容易になる。
【００３７】換言すると、空洞部２６内に金属保護膜２
３が入り込むことがないため、面倒な除去作業を行う必
要もなくなる。また、アルカリエッチングもパッシベー
ション工程の完了後に行なわれるため、配線パターン９
やボンディングパッド１０等がエッチャントに汚染され
る心配もない。以上のようなことから、この製造方法に
よると、加速度センサ１を製造する際の工程簡略化及び
作業容易化を達成することができる。
【００３８】（７） さらに、多孔質シリコン層２５を
除去するこの製造方法であると、シリコン基板２の面方
位に特に制約を受けないというメリットがある。また、
本実施形態の製造方法（Ｗ（タングステン）を金属保護
膜２３として使用する陽極化成方法を含む）は、基本的
には、例えばＩＣのゲート材料としてＷ（タングステ
ン）を使用するバイポーラＩＣの製造プロセスに近いも
のである。従って、加速度センサ１とバイポーラＩＣと
を一体化できるというメリットがある。このことは、加
速度センサ１の小型化や高速化を実現するうえで好都合
である。 （第２実施形態）次に、図１４〜図１７を参照して同じ
く加速度センサ１の製造方法に具体化した第２実施形態
を説明する。なお、第１実施形態と同一又は相当する構
成については同じ符号を付し、その詳細な説明を省略す
る。
【００３９】この実施形態は、陽極化成処理において第
１実施形態よりもさらに電位を均一化するためのもので
ある。図１４は、スクライブする前のシリコン基板２を
示している。図１５は、金属保護膜２３でウエハの表面
を覆った状態を示している。なお、説明の便宜上、図１
４及び図１５では、ｐ型シリコン層２２のシリコン基板
２の表面に露出した部分、及び開口は、拡大して示すと
ともに、配線パターン９、ボンディングパッド１０、拡
散歪みゲージ７等は省略している。又、図１６は、加速
度センサの概略断面図を示している。
【００４０】そして、この実施形態では、前記第１実施
形態の図９の製造手順までは、同じとされている。そし
て、この実施形態では、図９の工程以降は下記のように
製造されている。
【００４１】シリコン基板２に対してＡｌ（アルミニウ
ム）のスパッタリングまたは真空蒸着を行った後、フォ
トリソグラフィを行うことによって、配線パターン９及
びボンディングパッド１０、並びに、導体パターン２８
を形成する。前記導体パターン２８は、図１４に示すよ
うに、各シリコン基板（ウエハ）上の素子となる部分の
間に配置されるように格子状に形成されている。
【００４２】次いで、ＣＶＤ等によってＳｉＮやＳｉ3
Ｎ4 などを堆積させることにより、図１６に示されるよ
うに、シリコン基板２の上面に配線パターン９を覆うよ
うなパッシベーション膜１２を形成する。前記パッシベ
ーション工程において、パッシベーション膜１２には、
ボンディングパッド１０及び導体パターン２８を露出さ
せるための開口部１２ａと、略コ字状の開口部１２ｂ、
及び開口部１２ｃとが形成される。この後、ｐ型シリコ
ン層２２の上面にあたる酸化膜８を除去することによっ
て、ｐ型シリコン層２２の上面を露出させる。
【００４３】次いで、パッシベーション膜１２の上面を
全体的に、スパッタリングや真空蒸着等の物理的成膜法
によって、Ｗ（タングステン）からなる金属保護膜２３
で被覆する。このとき、開口部１２ｂ（正確には酸化膜
８の開口部）の直下において、金属保護膜２３とシリコ
ン基板２のエピタキシャル成長層６とが接している界面
においては、Ｗシリサイドが形成される。又、開口部１
２ｃを介して導体パターン２８と、金属保護膜２３とは
電気的に接続される。
【００４４】この後、図１５に示されるように、フォト
リソグラフィによって、ｐ型シリコン層２２の上面にあ
たる部分に略コ字状の開口部２４を形成する。そして、
シリコン基板２を高濃度のフッ酸系溶液としてのフッ酸
水溶液中に浸漬し、この状態でシリコン基板２を陽極と
し、金属保護膜２３を対向電極として電流を流す（図１
６参照、なお、図１６では、フッ酸水溶液の図示は省略
されている。）。すなわち、陽極化成を行う。なお、こ
の実施形態でも、Ｖは直流電源を表し、この実施形態で
は、０．６Ｖ以上の化成電圧を印加しないようにしてい
る。前記のような陽極化成によってｐ型シリコン層２
１，２２の部分のみを選択的に多孔質化することによ
り、当該部分を多孔質シリコン層２５に変化させる。こ
のとき、金属保護膜２３にて被覆された部分は、同金属
保護膜２３にてフッ酸水溶液の侵食が防止される。又、
開口部１２ｂにおいて、金属保護膜２３とシリコン基板
２のエピタキシャル成長層６との界面においては、耐Ｈ
Ｆ性のＷシリサイドが形成されているため、同界面から
内部にフッ酸水溶液が侵食することはない。
【００４５】次に、以下、前記第１実施形態と同様にア
ルカリエッチングを行うことによって、多孔質シリコン
層２５を異方性エッチングし、多孔質シリコン層２５が
あった部分に空洞部２６を形成する。最後に、不要とな
った金属保護膜２３をプラズマエッチング等のエッチン
グにより除去し、素子毎にスクライブして、図１７に示
される加速度センサ１が得られる。
【００４６】この実施形態では、下記の作用効果を奏す
る。 （１） この実施形態では、導体パターン２８を各素子
間に配置されるように格子状に配置した。そして、導体
パターン２８を構成しているアルミニウム（抵抗率ρ＝
２．７μΩｃｍ）であり、金属保護膜２３を構成してい
るＷ（タングステン：抵抗率ρ＝５．５μΩｃｍ）で、
導体パターン２８の方が低抵抗率となっている。このこ
とによって、陽極化成中に、金属保護膜２３よりも低抵
抗率である導体パターン２８を電流が流れるため、ウエ
ハ面内の電位分布が改善され（電位分布の緩和）、陽極
化成において、均一な電流を流すことができる。このた
め、均一な陽極化成を行うことができる。
【００４７】なお、上記金属保護膜２３をＷ（タングス
テン）の代わりに、Ｍｏ（モリブデン）にて形成した場
合においても、その抵抗率ρ＝５．２μΩｃｍであり、
アルミニウムから形成された導体パターン２８の低抵抗
率のため、同様の効果を奏する。
【００４８】（２） この実施形態では前記導体パター
ン２８をアルミニウムにて形成し、配線パターン９と同
一材料にて形成した。このため、回路を構成する配線パ
ターン９と同一工程において、導体パターン２８を形成
できるため、工程が増加することはなく、容易に導体パ
ターン２８を形成することができる。
【００４９】本発明の実施形態は、例えば次のように変
更することが可能である。 （１） ｐ型単結晶シリコン基板２として面方位（１１
０）以外の基板、例えば（１１１）基板や（１００）基
板等を使用してもよい。なお、実施形態１において（１
００）基板を使用すれば、より高感度にすることができ
る。
【００５０】（２） ＴＭＡＨ以外のアルカリ系エッチ
ャントとして、例えばＫＯＨ、ヒドラジン、ＥＰＷ（エ
チレンジアミン−ピロカテコール−水）等を使用しても
よい。
【００５１】（３） 配線パターン９及びボンディング
パッド１０を形成する金属材料として、Ａｌのほかに例
えばＡｕ等を選択してもよい。 （４） 加速度センサ１を製造する場合、ｎ型単結晶シ
リコンのエピタキシャル成長層６に代えて、例えばｎ型
の多結晶シリコン層やアモルファスシリコン層等を形成
してもよい。
【００５２】（５） 第１実施形態において例示した拡
散型の歪みゲージ７に代えて、例えばＣｒや多結晶シリ
コン等からなる薄膜歪みゲージを形成してもよい。 （６） 第１実施形態において、片持ち梁５の先端部下
側にマス部を形成してもよい。
【００５３】（７） シリコン基板２の表面におけるカ
ンチレバー構造部の周囲のスペースに、信号論理回路等
として機能するバイポーラＩＣを形成してもよい。 （８） 前記第１実施形態では、金属保護膜としてＷ
（タングステン）を使用したが、Ｍｏ（モリブデン）を
使用しても、第１実施形態の（１）〜（５）の効果を奏
する。又、Ｍｏ（モリブデン）からなる金属保護膜もＷ
（タングステン）と同様に、高融点であり、熱膨張係数
がＳｉＮやＳｉ3 Ｎ4 などのパッシベーション膜１２及
びシリコン基板２のエピタキシャル成長層６と、近く、
それらとの密着性があるため、剥離することがない。
【００５４】（９） 前記第１及び第２実施形態では、
金属保護膜を陽極化成するときには対向電極としたが、
その代わりに従来と同様にＰｔ等の貴金属板を対向電極
として使用して、陽極化成を行うことも勿論可能であ
る。
【００５５】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施形態によって把握される
技術的思想をその効果とともに以下に挙げる。 （１） 請求項４において、導体パターンは、金属保護
膜の抵抗よりも低抵抗率を有することを特徴とする陽極
化成方法。こうすることにより、抵抗が少ない導体パタ
ーンを電流が流れるため、ウエハ面内の電位分布が改善
され、陽極化成において、均一な電流を流すことがで
き、均一な陽極化成を行うことができる。。
【００５６】なお、本明細書中において使用した技術用
語を次のように定義する。 「カンチレバー構造部： 加速度が印加した時に変位す
る部分を意味し、例えば１つまたは２つ以上の梁によっ
てマス部を支持させたものや、マス部を持たない片持ち
梁のみのもの等をいう。」 「陽極化成： 電解液中で基板を陽極として電流を流す
ことにより、その基板に多孔質層を形成する一括改質加
工をいう。」
【００５７】
【発明の効果】以上詳述したように、請求項１乃至４に
記載の発明によれば、陽極化成において使用するＨＦ系
溶液による侵食からシリコン基板を保護する保護膜と、
シリコン基板との密着性があり、多孔質化したい部分以
外のところがＨＦ系溶液にて侵食されることを防止する
ことができる効果を奏する。又、金属保護膜を使用する
と、ＩＣの製造プロセスに近いものとすることができ
る。
【００５８】請求項３の発明によれば、高価な貴金属板
からなる対向電極は不要となるため、陽極化成を安価に
行うことができる。又、金属保護膜は、シリコン基板の
ほぼ全表面に形成されるため、均一な陽極化成を行うこ
とができる。又、シリコン基板の直近に金属保護膜が形
成されて、対向電極としているため、ＨＦ系溶液の抵抗
を考慮する必要がなくなり、陽極化成を行いやすくする
ことができる。
【００５９】請求項４の発明によれば、ウエハ面内の電
位分布が改善され、陽極化成において、均一な電流を流
すことができ、均一な陽極化成を行うことができる。請
求項５の発明によれば、表面型の加速度センサを製造す
る際に良質な表面型の加速度センサを製造することがで
きる。
【図面の簡単な説明】
【図１】第１実施形態の表面式の加速度センサを示す概
略断面図。
【図２】同じくその概略平面図。
【図３】同加速度センサを実装した状態を示す概略断面
図。
【図４】同加速度センサの等価回路図。
【図５】（ａ）は同加速度センサの製造手順を示す概略
断面図、（ｂ）はその概略平面図。
【図６】同じく（ａ）は概略断面図、（ｂ）は概略平面
図。
【図７】同じく（ａ）は概略断面図、（ｂ）は概略平面
図。
【図８】同じく（ａ）は概略断面図、（ｂ）は概略平面
図。
【図９】同じく（ａ）は（ｂ）のＡ−Ａ線における概略
断面図、（ｂ）は概略平面図。
【図１０】同じく（ａ）は（ｂ）のＢ−Ｂ線における概
略断面図、（ｂ）は概略平面図。
【図１１】同じく概略断面図。
【図１２】陽極化成方法を示す説明図。
【図１３】同じく概略断面図。
【図１４】第２実施形態の加速度センサの製造手順を示
す概略斜視図。
【図１５】同じくは概略斜視図。
【図１６】同じく陽極化成方法を示す説明図。
【図１７】第２実施形態の表面式の加速度センサを示す
概略断面図。
【図１８】従来の陽極化成方法の説明図。
【符号の説明】
１…表面型の加速度センサ、２…ｐ型単結晶シリコン基
板、３…凹部、５…カンチレバー構造部としての片持ち
梁、６…エピタキシャル成長層、７…歪みゲージ、９…
配線パターン、１２…パッシベーション膜、２１…ｐ型
シリコン層、２２…開口部形成用のｐ型シリコン層、２
３…金属保護膜、２５…多孔質シリコン層。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板の表面に対して、所定の部
    分を除いて、金属自身及び当該金属シリサイドがともに
    耐ＨＦ性を有する金属保護膜を形成し、 同金属保護膜にて覆われたシリコン基板をＨＦ系溶液中
    に浸漬した状態で、同シリコン基板を陽極として、陽極
    化成を行うことを特徴とするシリコン基板における陽極
    化成方法。
  2. 【請求項２】 陽極化成における対向電極は、前記ＨＦ
    系溶液中において、シリコン基板に対して離間配置した
    対向電極である請求項１に記載のシリコン基板における
    陽極化成方法。
  3. 【請求項３】 陽極化成における対向電極は、金属保護
    膜である請求項１に記載のシリコン基板における陽極化
    成方法。
  4. 【請求項４】 前記所定の部分を除いた基板の表面に
    は、電位分布緩和のための導体パターンを形成し、その
    後、前記金属保護膜を形成するものである請求項３に記
    載のシリコン基板における陽極化成方法。
  5. 【請求項５】 不純物添加によって、ｐ型単結晶シリコ
    ン基板（２）の表面側の所定領域にｐ型シリコン層（２
    １）を形成する工程と、 前記ｐ型単結晶シリコン基板（２）の上面にｎ型単結晶
    シリコンからなるエピタキシャル成長層（６）を形成す
    ることによって、同エピタキシャル成長層（６）内に前
    記ｐ型シリコン層（２１）を埋め込む工程と、 不純物添加によって、前記エピタキシャル成長層（６）
    に開口部形成用のｐ型シリコン層（２２）を形成する工
    程と、 前記エピタキシャル成長層（６）の上面にｐ型シリコン
    からなる歪みゲージ（７）を形成する工程と、 前記歪みゲージ（７）に接続する配線パターン（９）を
    形成した後、その配線パターン（９）を覆うパッシベー
    ション膜（１２）を形成する工程と、 前記パッシベーション膜（１２）の上面に請求項１に記
    載の金属保護膜（２３）を形成した状態で請求項１の陽
    極化成処理を行うことによって、前記各ｐ型シリコン層
    （２１，２２）を多孔質シリコン層（２５）に変化させ
    る工程と、 前記多孔質シリコン層（２５）をアルカリエッチングに
    よって除去することにより、同多孔質シリコン層（２
    ５）があった部分を空洞化する工程とを含む表面型の加
    速度センサの製造方法。
JP9353686A 1997-06-05 1997-12-22 シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法 Pending JPH1154478A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9353686A JPH1154478A (ja) 1997-06-05 1997-12-22 シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法
PCT/JP1998/002475 WO1998056035A1 (fr) 1997-06-05 1998-06-04 Procede d'anodisation d'un substrat de silicium et procede de production d'un capteur d'acceleration d'un type de surface
EP98923122A EP1011130A1 (en) 1997-06-05 1998-06-04 Method of anodizing silicon substrate and method of producing acceleration sensor of surface type
US09/445,124 US6617191B1 (en) 1997-06-05 1998-06-04 Method for anodizing silicon substrates for surface type acceleration sensors

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14785797 1997-06-05
JP9-147857 1997-06-05
JP9353686A JPH1154478A (ja) 1997-06-05 1997-12-22 シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法

Publications (1)

Publication Number Publication Date
JPH1154478A true JPH1154478A (ja) 1999-02-26

Family

ID=26478278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9353686A Pending JPH1154478A (ja) 1997-06-05 1997-12-22 シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法

Country Status (4)

Country Link
US (1) US6617191B1 (ja)
EP (1) EP1011130A1 (ja)
JP (1) JPH1154478A (ja)
WO (1) WO1998056035A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003087719A1 (fr) * 2002-04-02 2003-10-23 Asahi Kasei Emd Corporation Capteur d'inclinaison, procede de fabrication de ce capteur d'inclinaison et procede permettant de mesurer l'inclinaison
WO2005059985A1 (ja) * 2003-12-17 2005-06-30 Kansai Technology Licensing Organization Co., Ltd. 多孔質層付きシリコン基板を製造する方法
JP2007071677A (ja) * 2005-09-07 2007-03-22 Hitachi Ltd コンバインドセンサとその製造方法
JP2007103595A (ja) * 2005-10-03 2007-04-19 Tokyo Electron Ltd 半導体チップ切出し方法および半導体チップ

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10054484A1 (de) * 2000-11-03 2002-05-08 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
JP3883460B2 (ja) * 2002-03-25 2007-02-21 花王株式会社 立体シート
US7554136B2 (en) 2002-09-13 2009-06-30 Advantest Corporation Micro-switch device and method for manufacturing the same
JP4395072B2 (ja) * 2002-09-13 2010-01-06 株式会社アドバンテスト マイクロデバイス及び製造方法
JP4707667B2 (ja) 2004-09-01 2011-06-22 株式会社アドバンテスト バイモルフ素子、バイモルフスイッチ、ミラー素子及びこれらの製造方法
US8860598B2 (en) * 2013-03-15 2014-10-14 Analog Devices Technology Bit error rate timer for a dynamic latch
US9355790B2 (en) * 2013-06-27 2016-05-31 Intel Corporation Energy storage devices having enhanced specific energy and associated methods
US9899236B2 (en) * 2014-12-24 2018-02-20 Stmicroelectronics, Inc. Semiconductor package with cantilever pads
FR3066857B1 (fr) * 2017-05-24 2019-11-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation de motifs dans un substrat

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57117268A (en) * 1981-01-14 1982-07-21 Toshiba Corp Semiconductor device
JPH02159770A (ja) 1988-12-14 1990-06-19 Yokogawa Electric Corp 半導体ダイヤフラムの製造方法
US5549785A (en) * 1992-09-14 1996-08-27 Nippondenso Co., Ltd. Method of producing a semiconductor dynamic sensor
JP3399660B2 (ja) 1994-10-06 2003-04-21 株式会社東海理化電機製作所 表面型の加速度センサの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003087719A1 (fr) * 2002-04-02 2003-10-23 Asahi Kasei Emd Corporation Capteur d'inclinaison, procede de fabrication de ce capteur d'inclinaison et procede permettant de mesurer l'inclinaison
WO2005059985A1 (ja) * 2003-12-17 2005-06-30 Kansai Technology Licensing Organization Co., Ltd. 多孔質層付きシリコン基板を製造する方法
JP2007071677A (ja) * 2005-09-07 2007-03-22 Hitachi Ltd コンバインドセンサとその製造方法
JP2007103595A (ja) * 2005-10-03 2007-04-19 Tokyo Electron Ltd 半導体チップ切出し方法および半導体チップ

Also Published As

Publication number Publication date
WO1998056035A1 (fr) 1998-12-10
EP1011130A1 (en) 2000-06-21
US6617191B1 (en) 2003-09-09

Similar Documents

Publication Publication Date Title
JP3399660B2 (ja) 表面型の加速度センサの製造方法
EP1119032B1 (en) A method for producing a semiconductor device& x9;& x9;
EP1101087B1 (en) Flexible silicon strain gage
JPH1154478A (ja) シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法
EP1489658B1 (en) Method for manufacturing semiconductor package
JP2004205511A (ja) プローブフィンガ構造体及びその製造方法
JP2001012986A (ja) 熱式空気流量センサ
JP4168497B2 (ja) 半導体力学量センサの製造方法
US6399410B1 (en) Method of anodizing silicon substrate and method of producing acceleration sensor
WO1998056036A1 (fr) Dispositif semi-conducteur et procede d'anodisation pour ledit dispositif
JPH11186566A (ja) 微小装置の製造方法
JP3478896B2 (ja) 加速度センサ及びその製造方法
JP3442549B2 (ja) シリコン基板の陽極化成方法、シリコン基板の空洞化方法
JPH11103073A (ja) シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法
JP3341435B2 (ja) 半導体装置の製造方法
JP3351100B2 (ja) 半導体装置の製造方法
JP3292081B2 (ja) 半導体式加速度センサの製造方法
JPH11330493A (ja) シリコン基板の陽極化成方法、それを利用した加速度センサの製造方法、加速度センサ
JPH11340189A (ja) マイクロマシン製造における凹部又は貫通孔の形成方法
KR100479233B1 (ko) 온도 센서 제조 방법
JPS60140747A (ja) 半導体装置の製造方法
JPH10116997A (ja) 複合デバイス
JP2008198748A (ja) 半導体センサ及びその製造方法
JPH05264563A (ja) センサ装置の製造方法
JPH10116996A (ja) 複合デバイス製造方法、及び複合デバイス