JPH1141982A - Three-phase inverter and control method therefor - Google Patents
Three-phase inverter and control method thereforInfo
- Publication number
- JPH1141982A JPH1141982A JP9202504A JP20250497A JPH1141982A JP H1141982 A JPH1141982 A JP H1141982A JP 9202504 A JP9202504 A JP 9202504A JP 20250497 A JP20250497 A JP 20250497A JP H1141982 A JPH1141982 A JP H1141982A
- Authority
- JP
- Japan
- Prior art keywords
- value
- current value
- output
- phase
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、3相交流電動機を
駆動するための可変周波数及び可変電圧型3相インバー
タ装置及びその制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable frequency and variable voltage type three-phase inverter device for driving a three-phase AC motor and a control method thereof.
【0002】[0002]
【従来の技術】インバータで交流電動機を駆動する時に
は、図1に示すように電動機の起動時点t1 からインバ
ータの出力周波数を徐々に高め、且つ出力電圧を図2に
示すように周波数に合せて高め、図1のt2 時点で電動
機が所定の回転速度になったら、周波数及び電圧を一定
に保つ。また、電動機の停止時にはt3 〜t4 区間に示
すように周波数を徐々に下げると共に出力電圧を徐々に
下げる。図1において、t0 〜t1 及びt4 〜t5 期間
は電動機の停止期間であるが、起動前のt0 〜t1 期間
では電動機の起動を円滑にするために電動機に低いレベ
ルの直流励磁電流を流す。また、t4 〜t5 期間では制
動を目的として直流制動回路を形成する。従って、図2
に示すようにインバータの出力周波数がゼロの時に出力
電圧はゼロにならない。直流励磁期間及び制動期間の直
流モード時には3相ブリッジ型インバータの変換用スイ
ッチを例えば図7に示すようにアンバランスに制御す
る。これにより、インバータの出力ラインにアンバラン
スに直流電流が流れる。直流モードにおけるインバータ
出力電流は、電動機、インバータ及び配線のインピーダ
ンスによって決まる時定数に従って上昇する直流電流と
なる。2. Description of the Related Art When an AC motor is driven by an inverter, the output frequency of the inverter is gradually increased from the starting point t1 of the motor as shown in FIG. 1, and the output voltage is increased in accordance with the frequency as shown in FIG. When the motor reaches a predetermined rotational speed at time t2 in FIG. 1, the frequency and voltage are kept constant. When the motor is stopped, the frequency is gradually lowered and the output voltage is gradually lowered as shown in the section from t3 to t4. In FIG. 1, the period from t0 to t1 and the period from t4 to t5 are the stop periods of the motor, but during the period from t0 to t1 before the start, a low-level DC exciting current is applied to the motor in order to smoothly start the motor. In the period from t4 to t5, a DC braking circuit is formed for the purpose of braking. Therefore, FIG.
As shown in (2), when the output frequency of the inverter is zero, the output voltage does not become zero. In the DC mode during the DC excitation period and the braking period, the conversion switches of the three-phase bridge type inverter are controlled to be unbalanced, for example, as shown in FIG. This causes an unbalanced DC current to flow through the output line of the inverter. The inverter output current in the DC mode is a DC current that increases according to a time constant determined by the impedance of the motor, the inverter, and the wiring.
【0003】[0003]
【発明が解決しようとする課題】ところで、直流モード
時のインバータ出力電流は、交流モード時のインバータ
出力電流と異なった状態で流れるので、交流モード時の
過電流保護方法をそのまま適用することができない。従
来方法では、交流モード時よりも低い電流レベルでアラ
ームを発生させる手段を設け、アラームの発生に応答し
て手動でインバータを完全に停止した。しかし、電動機
の容量がインバータの容量よりも大きかったり、又は電
動機のインピーダンスが小さい場合にはアラームが多発
することがあった。Since the inverter output current in the DC mode flows in a state different from the inverter output current in the AC mode, the overcurrent protection method in the AC mode cannot be directly applied. . In the conventional method, means for generating an alarm at a lower current level than in the AC mode is provided, and the inverter is completely stopped manually in response to the generation of the alarm. However, if the capacity of the motor is larger than the capacity of the inverter, or if the impedance of the motor is small, alarms may occur frequently.
【0004】そこで、本発明の目的は、直流モード時に
おける過電流保護を容易且つ確実に達成することができ
るインバータ装置及びその制御方法を提供することにあ
る。SUMMARY OF THE INVENTION It is an object of the present invention to provide an inverter device and a control method thereof that can easily and reliably achieve overcurrent protection in a DC mode.
【0005】[0005]
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための方法の発明は、3相交流電動機に
可変周波数・可変電圧型3相インバータ装置から電力を
供給する方法であって、前記交流電動機の起動前の直流
励磁期間に、又は停止制御後の制動期間に前記インバー
タ装置の変換用スイッチを前記インバータ装置から直流
出力電圧が得られるように制御し、前記インバータ装置
の出力電流を検出し、前記出力電流の実効値又は平均値
を求めてこれを検出電流値とし、前記検出電流値と基準
電流値との差に対応する値を求め、この差に対応する値
に基づいて前記検出電流値が前記基準電流値以下に制限
されるように前記インバータ装置の前記変換用スイッチ
を制御する3相インバータ装置の制御方法に係わるもの
である。また、装置の発明は、3相交流電動機に電力を
供給するための可変周波数・可変電圧型3相インバータ
装置であって、前記交流電動機の起動前の直流励磁期間
又は停止制御後の制動期間に前記インバータ装置の変換
用スイッチを前記インバータ装置から直流出力電圧が得
られるように制御する手段と、前記インバータ装置の出
力電流を検出する電流検出手段と、前記電流検出手段で
検出された前記出力電流の実効値又は平均値を求めてこ
れを検出電流値として出力する演算手段と、前記検出電
流値と基準電流値との差に対応する値を求め、この差に
対応する値に基づいて前記検出電流値が前記基準電流値
以下に制限されるように前記インバータ装置の前記変換
用スイッチを制御する手段とを備えている3相インバー
タ装置に係わるものである。The present invention for solving the above-mentioned problems and achieving the above-mentioned object is a method for supplying electric power from a variable frequency / variable voltage type three-phase inverter to a three-phase AC motor. Controlling the conversion switch of the inverter device so that a DC output voltage is obtained from the inverter device during a DC excitation period before starting the AC motor or during a braking period after stop control, and A current is detected, an effective value or an average value of the output current is obtained, and this is set as a detected current value.A value corresponding to a difference between the detected current value and a reference current value is obtained, and a value corresponding to the difference is obtained. And controlling the conversion switch of the inverter device so that the detection current value is limited to the reference current value or less. Further, the invention of the device is a variable frequency / variable voltage type three-phase inverter device for supplying power to a three-phase AC motor, wherein the AC motor has a DC excitation period before starting or a braking period after stop control. Means for controlling the conversion switch of the inverter device to obtain a DC output voltage from the inverter device; current detection means for detecting an output current of the inverter device; and the output current detected by the current detection means. Calculating means for obtaining an effective value or an average value of the detected current value and outputting the detected value as a detected current value; and obtaining a value corresponding to a difference between the detected current value and a reference current value, and performing the detection based on a value corresponding to the difference. Means for controlling the conversion switch of the inverter device so that the current value is limited to the reference current value or less.
【0006】[0006]
【発明の効果】各請求項の発明によれば、出力電流の実
効値又は平均値から検出電流値を求め、これと直流励磁
又は制動の直流モード期間における基準電流値との差に
対応する値を求め、検出電流値が基準電流値以下に制限
されるようにインバータの出力電圧を制御するので、直
流モード時におけるインバータの保護を容易且つ確実に
達成することができる。According to the present invention, a detected current value is obtained from an effective value or an average value of an output current, and a value corresponding to a difference between the detected current value and a reference current value in a DC mode period of DC excitation or braking. Is obtained and the output voltage of the inverter is controlled so that the detected current value is limited to the reference current value or less, so that protection of the inverter in the DC mode can be easily and reliably achieved.
【0007】[0007]
【実施例】次に、本発明の実施形態を説明するための可
変周波数及び可変電圧のPWMインバータ装置を図1〜
図9を参照して説明する。図3のインバータ装置は、直
流電源1の直流電圧をDC−AC変換回路2によって交
流に変換して3相誘導電動機3を駆動するように構成さ
れている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a variable frequency and variable voltage PWM inverter device for explaining an embodiment of the present invention will be described with reference to FIGS.
This will be described with reference to FIG. The inverter device shown in FIG. 3 is configured to drive a three-phase induction motor 3 by converting a DC voltage of a DC power supply 1 into an AC by a DC-AC conversion circuit 2.
【0008】変換回路2は、トランジスタから成る第1
〜第6のスイッチQ1 〜Q6 を3相ブリッジ接続し、各
スイッチQ1 〜Q6 に並列にダイオードD1 〜D6 を接
続した周知の回路である。この変換回路2は直流を交流
に変換して交流を出力するモード(以下、交流モードと
言う)と、アンバランスの直流を出力するモード(以
下、直流モードと言う)と、出力電流を遮断するモード
(以下、遮断モードと言う)との3つのモードで動作す
る。The conversion circuit 2 is composed of a first transistor
This is a well-known circuit in which the third to sixth switches Q1 to Q6 are connected in a three-phase bridge, and diodes D1 to D6 are connected in parallel to the switches Q1 to Q6. The conversion circuit 2 interrupts an output current in a mode in which a direct current is converted into an alternating current to output an alternating current (hereinafter, referred to as an alternating current mode), a mode in which an unbalanced direct current is output (hereinafter, referred to as a direct current mode). It operates in three modes, hereinafter referred to as a cut-off mode.
【0009】変換回路2の3相出力ライン4a、4b、
4cには電流検出手段としての電流検出器5a、5b、
5cが電磁結合又は磁気結合されている。電流検出器5
a、5b、5cは変流器又はホール素子等で構成するこ
とができる。実施例では3個の電流検出器5a、5b、
5cが設けられているが、任意の2相の電流を検出し、
残りの相の電流を演算で求めることもできる。The three-phase output lines 4a, 4b,
4c, current detectors 5a, 5b as current detecting means;
5c is electromagnetically or magnetically coupled. Current detector 5
Each of a, 5b, and 5c can be constituted by a current transformer, a Hall element, or the like. In the embodiment, three current detectors 5a, 5b,
5c is provided, but any two-phase current is detected,
The currents of the remaining phases can be calculated.
【0010】各スイッチQ1 〜Q6 の制御端子(ベー
ス)に接続された制御信号作成回路6は、変換回路2を
交流モード、直流モード及び遮断モードで動作させるた
めの制御信号を形成する。この制御信号作成回路6の詳
細は追って説明する。A control signal generation circuit 6 connected to the control terminals (bases) of the switches Q1 to Q6 forms control signals for operating the conversion circuit 2 in an AC mode, a DC mode, and a cutoff mode. Details of the control signal generation circuit 6 will be described later.
【0011】モード指令装置7は操作パネルの操作スイ
ッチ等であって、交流モード指令、直流モード指令及び
遮断モード指令を伝送路7aで制御信号作成回路6に与
えるものである。The mode command device 7 is an operation switch or the like on an operation panel, and supplies an AC mode command, a DC mode command, and a cutoff mode command to the control signal generation circuit 6 through the transmission line 7a.
【0012】電流検出器5a、5b、5cに接続されて
いる過電流保護装置8は、交流モード時の過電流保護手
段、直流モード時の過電流保護手段、アラーム手段を含
み、伝送路8aによって電流制御信号を制御信号作成回
路6に与えるものである。この過電流保護装置8の詳細
は追って説明する。なお、図3では制御信号作成回路6
及び過電流保護装置8が個別に示されているが、これ等
の多くの部分はディジタル信号処理回路即ちマイクロプ
ロセッサ(マイコン)で構成されている。The overcurrent protection device 8 connected to the current detectors 5a, 5b and 5c includes overcurrent protection means in the AC mode, overcurrent protection means in the DC mode, and alarm means. The current control signal is supplied to the control signal generation circuit 6. Details of the overcurrent protection device 8 will be described later. In FIG. 3, the control signal generation circuit 6
The overcurrent protection device 8 and the overcurrent protection device 8 are individually shown, but many of them are constituted by a digital signal processing circuit, that is, a microprocessor.
【0013】図4は制御信号作成回路6を等価的に示す
ものであり、第1相、第2相及び第3相制御信号作成回
路6a、6b、6cと分配回路10とから成る。第1相
制御信号作成回路6aは、正弦波及び直流信号発生手段
11と乗算手段12と三角波信号発生手段13と、コン
パレータ14とから成る。第2相及び第3相制御信号作
成回路6b、6cは、第1相制御信号作成回路6aと実
質的に同一に構成されている。但し、第2相及び第3相
制御信号作成回路6b、6cにおける第1相制御信号作
成回路6aの正弦波及び直流信号発生手段11に相当す
るものは第1相の正弦波に対して120度及び240度
の位相差を有する正弦波及び直流信号を発生する。ま
た、第2相及び第3相制御信号作成回路6b、6cにお
いては三角波信号発生手段13に相当するものが省略さ
れており、第1相の三角波信号発生手段13が兼用され
ている。勿論、第2相及び第3相制御信号作成回路6
b、6cにも独立に三角波信号発生手段を設け、これを
第1相の三角波信号発生手段13に同期させることがで
きる。また、第2相及び第3相制御信号作成回路6b、
6cに独立に正弦波信号発生手段を設ける代りに、第1
相の正弦波及び直流信号発生手段11から発生させた正
弦波に対して遅延手段によって120度及び240度の
遅れを与えて第2相及び第3相の正弦波を得ることがで
きる。FIG. 4 shows the control signal generation circuit 6 equivalently, and comprises a first phase, second phase and third phase control signal generation circuit 6a, 6b, 6c and a distribution circuit 10. The first phase control signal generation circuit 6a includes a sine wave and DC signal generation unit 11, a multiplication unit 12, a triangular wave signal generation unit 13, and a comparator 14. The second and third phase control signal generation circuits 6b and 6c have substantially the same configuration as the first phase control signal generation circuit 6a. However, in the second and third phase control signal generation circuits 6b and 6c, those corresponding to the sine wave of the first phase control signal generation circuit 6a and the DC signal generating means 11 are 120 degrees with respect to the first phase sine wave. And a sine wave and a DC signal having a phase difference of 240 degrees. In the second and third phase control signal generation circuits 6b and 6c, those corresponding to the triangular wave signal generating means 13 are omitted, and the first phase triangular wave signal generating means 13 is also used. Of course, the second and third phase control signal generation circuit 6
The triangular wave signal generators b and 6c are independently provided, and can be synchronized with the first phase triangular wave signal generator 13. In addition, the second and third phase control signal generation circuit 6b,
6c, the sine wave signal generating means is provided independently.
The phase sine wave and the sine wave generated from the DC signal generation means 11 can be delayed by 120 degrees and 240 degrees by the delay means to obtain the second phase and the third phase sine waves.
【0014】正弦波及び直流信号発生手段11はモード
指令装置7からの交流モード指令に応答して、図6
(A)に示す正弦波Vacを発生する。この正弦波Vacは
例えばROM(リード・オンリー・メモリ)に格納され
た正弦波データの読み出しによって得る。正弦波及び直
流信号発生手段11は図1に示す起動期間t1 〜t2 と
停止動作期間t3 〜t4 に正弦波の周波数を徐々に変え
るように構成され且つ図2示すように周波数の変化に応
じて電圧(振幅)を変えるように構成されている。ま
た、正弦波及び直流信号発生手段11はモード指令装置
7からの直流モード指令に応答して出力周波数がゼロの
状態となり、図6(A)の直流信号Vdcを正弦波Vacの
ゼロレベルの近傍に発生する。また、正弦波及び直流信
号発生手段11はモード指令装置7からの遮断モード指
令に応答して正弦波Vac及び直流信号Vdcのいずれの発
生も停止する。第2相及び第3相制御信号作成回路6
b、6cの正弦波は図6(A)の正弦波Vacに対して1
20度及び240度の遅れを有するものである。従っ
て、第1相、第2相及び第3相の正弦波は図8に示すイ
ンバータの基準相電圧Vu 、Vv 、Vw に対応したもの
になる。The sine wave and DC signal generating means 11 responds to an AC mode command from the mode
A sine wave Vac shown in FIG. The sine wave Vac is obtained, for example, by reading sine wave data stored in a ROM (read only memory). The sine wave and DC signal generating means 11 is configured to gradually change the frequency of the sine wave during the start period t1 to t2 and the stop operation period t3 to t4 shown in FIG. 1, and according to the frequency change as shown in FIG. It is configured to change the voltage (amplitude). In addition, the sine wave and DC signal generating means 11 has an output frequency of zero in response to the DC mode command from the mode command device 7, and converts the DC signal Vdc of FIG. Occurs. In addition, the sine wave and DC signal generating means 11 stops generating both the sine wave Vac and the DC signal Vdc in response to the cutoff mode command from the mode command device 7. Second phase and third phase control signal generation circuit 6
The sine waves b and 6c are 1 to the sine wave Vac in FIG.
It has a delay of 20 degrees and 240 degrees. Therefore, the sine waves of the first phase, the second phase and the third phase correspond to the reference phase voltages Vu, Vv and Vw of the inverter shown in FIG.
【0015】減算手段12は正弦波及び直流信号発生手
段11の出力から図2の過電流保護装置8から出力され
た電圧調整信号を減算するものである。交流モード時に
は過電流保護装置8から減算すべき信号が発生しないの
で、正弦波Vacは減算手段12によって振幅制御されな
い。一方、直流モード時には過電流保護装置8から直流
電流を制御するための非固定の電圧調整信号が発生する
ので、正弦波及び直流信号発生手段11から発生した直
流信号Vdcのレベルが減算手段12で制御される。The subtraction means 12 subtracts the voltage adjustment signal output from the overcurrent protection device 8 of FIG. 2 from the output of the sine wave and DC signal generation means 11. In the AC mode, since the signal to be subtracted is not generated from the overcurrent protection device 8, the amplitude of the sine wave Vac is not controlled by the subtraction means 12. On the other hand, in the DC mode, since a non-fixed voltage adjustment signal for controlling the DC current is generated from the overcurrent protection device 8, the level of the sine wave and the DC signal Vdc generated from the DC signal generation unit 11 is subtracted by the subtraction unit 12. Controlled.
【0016】三角波信号発生手段13は変換回路2の正
弦波Vacの周波数よりも十分に高い繰り返し周波数で三
角波信号Vt を図6に示すように発生する。コンパレー
タ14は交流モード時に正弦波及び直流信号発生手段1
1の正弦波Vacと三角波信号発生手段13の三角波信号
Vt とを比較して図6(B)に示すPWMパルスを出力
する。また、直流モード時には、図6(A)の直流信号
Vdcと三角波信号Vt がコンパレータ14で比較され
る。コンパレータ14がディジタル比較手段の場合には
この出力段にディジタル・アナログ変換器を設ける。ま
た、コンパレータ14がアナログの電圧比較器の場合に
は、両方の入力ラインにディジタル・アナログ変換器を
設ける。The triangular wave signal generating means 13 generates a triangular wave signal Vt at a repetition frequency sufficiently higher than the frequency of the sine wave Vac of the conversion circuit 2 as shown in FIG. The comparator 14 is a sine wave and DC signal generating means 1 in the AC mode.
The sine wave Vac of 1 is compared with the triangular wave signal Vt of the triangular wave signal generating means 13 to output a PWM pulse shown in FIG. In the DC mode, the DC signal Vdc and the triangular wave signal Vt shown in FIG. When the comparator 14 is a digital comparison means, a digital / analog converter is provided at this output stage. When the comparator 14 is an analog voltage comparator, a digital / analog converter is provided on both input lines.
【0017】分配回路10は、第1、第2、第3相制御
信号作成回路6a、6b、6cの出力パルスを変換回路
2のスイッチQ1 〜Q6 に分配する。詳細には、モード
指令装置7から交流モード指令が発生している時には、
第1相制御信号作成回路6aのPWMパルスを図8
(B)(C)に示すように第1及び第2のスイッチQ1
、Q2 に分配し、第2相制御信号作成回路6bのPW
Mパルスを図8(D)(E)に示すように第3及び第4
のスイッチQ3 、Q4 に分配し、第3相制御信号作成回
路6cのPWMパルスを図8(F)(G)に示すように
第5及び第6のスイッチQ5 、Q6 に分配する。The distribution circuit 10 distributes output pulses of the first, second and third phase control signal generation circuits 6a, 6b and 6c to the switches Q1 to Q6 of the conversion circuit 2. Specifically, when an AC mode command is issued from the mode command device 7,
FIG. 8 shows the PWM pulse of the first phase control signal generation circuit 6a.
(B) As shown in (C), the first and second switches Q1
, Q2 and the PW of the second phase control signal generation circuit 6b.
The M pulse is applied to the third and fourth pulses as shown in FIGS.
And the PWM pulse of the third phase control signal generation circuit 6c to the fifth and sixth switches Q5 and Q6 as shown in FIGS. 8 (F) and 8 (G).
【0018】一方、モード指令装置7から直流モード指
令が発生している時には、分配回路10が図8(B)〜
(G)に示す周知の分配動作を停止し、図7(A)、
(C)、(F)に示すように第1相、第2相及び第3相
制御信号作成回路6a、6b、6cの出力PWMパルス
を連続的に第1、第3及び第5のスイッチQ1 、Q3 、
Q5 に供給し、第2、第4及び第6のスイッチQ2 、Q
4 、Q6 には第1、第3及び第5のスイッチQ1 、Q3
、Q5 に供給するPWMパルスをNOT回路で位相反
転したものに相当する図7(B)(D)(F)に示すP
WMパルスを連続的に供給する。図7から明らかなよう
に第1相、第2相及び第3相制御信号作成回路6a、6
b、6cのPWMパルス及びこの反転パルスはパルス幅
が互いに僅かに異なるので、この差に応じた直流出力電
流が電動機3に流れ込む。即ち、図7の期間T1 及びT
4 には図2におけるQ5 −4c−3−4a−Q2 の回
路、及びQ5 −4c−3−4b−Q4 の回路に電流が流
れる。また、期間T2 及びT3 にはQ1 −4a−3−4
b−Q4 の回路、及びQ5 −4c−3−4b−Q4 の回
路に電流が流れる。今、T1 =T2 =T3 =T4 とすれ
ば、直流モード時のライン4a、4b、4cの電流Iu
、Iv 、Iw は平均値で示すと図7(G)(H)
(I)になる。即ち、第1相ライン4aの電流Iu はゼ
ロであり、第2及び第3相ライン4b、4cには互いに
逆向きの電流が流れる。これにより、電動機3はアンバ
ランスの電流によって直流励磁される。アンバランスの
直流電流のレベルは図7のPWMパルスの幅によって変
化する。本実施例では直流モード時に電流Iu 、Iv 、
Iw の実効値(又は平均値)が基準値よりも大きくなら
ないようにPWMパルスの幅を制御する。もし、図7に
おいて期間T1 、T2 、T3 、T4 が短くなると出力電
流Iu 、Iv 、Iw の実効値は小さくなる。On the other hand, when a DC mode command is generated from the mode command device 7, the distribution circuit 10 operates as shown in FIGS.
The known distribution operation shown in (G) is stopped, and FIG.
As shown in (C) and (F), the output PWM pulses of the first phase, second phase and third phase control signal generation circuits 6a, 6b and 6c are continuously output to the first, third and fifth switches Q1. , Q3,
Q5 and the second, fourth and sixth switches Q2, Q2.
4 and Q6 have first, third and fifth switches Q1, Q3.
, Q5 shown in FIGS. 7 (B), (D) and (F) corresponding to those obtained by inverting the phase of the PWM pulse supplied to the
The WM pulse is supplied continuously. As is clear from FIG. 7, the first phase, second phase and third phase control signal generation circuits 6a, 6
Since the PWM pulses b and 6c and the inverted pulse have slightly different pulse widths, a DC output current corresponding to the difference flows into the motor 3. That is, the periods T1 and T1 in FIG.
4, a current flows through the circuit of Q5-4c-3-4a-Q2 and the circuit of Q5-4c-3-4b-Q4 in FIG. In the periods T2 and T3, Q1-4a-3-4
A current flows through the circuit of b-Q4 and the circuit of Q5-4c-3-4b-Q4. Now, assuming that T1 = T2 = T3 = T4, the current Iu of the lines 4a, 4b, 4c in the DC mode
, Iv and Iw are shown as average values in FIG. 7 (G) (H).
(I). That is, the current Iu of the first phase line 4a is zero, and currents of opposite directions flow through the second and third phase lines 4b and 4c. Thereby, the electric motor 3 is DC-excited by the unbalanced current. The level of the unbalanced DC current changes depending on the width of the PWM pulse in FIG. In this embodiment, the currents Iu, Iv,
The width of the PWM pulse is controlled so that the effective value (or average value) of Iw does not become larger than the reference value. If the periods T1, T2, T3, T4 in FIG. 7 become shorter, the effective values of the output currents Iu, Iv, Iw become smaller.
【0019】直流モード時における出力電流Iu 、Iv
、Iw の実効値の制御は図4の減算手段12に伝送路
8aから供給する電圧調整信号によって達成する。直流
モード時においては既に説明したように図4の正弦波及
び直流信号発生手段11から図6(A)に示すような直
流信号Vdcが発生する。もし、直流信号Vdcのレベルが
第1相、第2相及び第3相の全てにおいて同一であれ
ば、第1相、第2相及び第3相のPWMパルスが同一に
なるので、電動機3に直流電流を流すことができない。
しかし、第1、第2及び第3相の直流信号Vdcが互いに
相違するように正弦波及び直流信号発生手段11によっ
てレベル調整されるので、図7に示すアンバランスのP
WMパルスが発生し、直流出力電流が流れる。Output currents Iu and Iv in DC mode
, Iw is controlled by a voltage adjustment signal supplied from the transmission line 8a to the subtraction means 12 in FIG. In the DC mode, as described above, the DC signal Vdc as shown in FIG. 6A is generated from the sine wave and DC signal generation means 11 of FIG. If the level of the DC signal Vdc is the same in all of the first phase, the second phase, and the third phase, the PWM pulses of the first phase, the second phase, and the third phase are the same. Cannot supply DC current.
However, since the level is adjusted by the sine wave and DC signal generation means 11 so that the first, second and third phase DC signals Vdc are different from each other, the unbalanced P shown in FIG.
A WM pulse is generated and a DC output current flows.
【0020】図5は図2の過電流保護装置8の1相分の
等価回路を示す。過電流保護装置8は例えば第1相の電
流検出器5aに接続されたA/D(アナログ・ディジタ
ル)変換器20と、実効値演算手段21と、過電流検出
基準値発生手段22と、第1の比較手段23と、アラー
ム手段24と、直流基準値発生手段25と、第2の比較
手段26と、出力周波数判定手段27と、偏差演算手段
28と、リミッタ値設定手段29と、第3の比較手段3
0と、リミッタ手段31と、積分器32とを備えてい
る。FIG. 5 shows an equivalent circuit for one phase of the overcurrent protection device 8 of FIG. The overcurrent protection device 8 includes, for example, an A / D (analog / digital) converter 20 connected to the first phase current detector 5a, an effective value calculating unit 21, an overcurrent detection reference value generating unit 22, 1, a comparison means 23, an alarm means 24, a DC reference value generation means 25, a second comparison means 26, an output frequency determination means 27, a deviation calculation means 28, a limiter value setting means 29, a third Comparison means 3
0, limiter means 31, and integrator 32.
【0021】A/D変換器20には交流モード時の交流
電流又は直流モード時の直流電流が入力し、ディジタル
信号に変換されて実効値演算手段21に送られる。実効
値演算手段21から得られた実効値Ie は過電流検出基
準値発生手段22から得られた過電流検出基準値と第1
の比較手段23で比較される。もし、実効値Ie が過電
流検出基準値よりも高いレベルであると判定された時に
は比較手段23からライン33によってゲ−トオフ信号
を図4の分配回路10に送る。これにより、PWMパル
スの発生が中断され、スイッチQ1 〜Q6 がオフにな
る。An AC current in the AC mode or a DC current in the DC mode is input to the A / D converter 20, converted into a digital signal and sent to the effective value calculating means 21. The effective value Ie obtained from the effective value calculation means 21 is equal to the overcurrent detection reference value obtained from the overcurrent detection reference value generation means 22 and the first value.
Are compared by the comparing means 23. If it is determined that the effective value Ie is higher than the overcurrent detection reference value, a gate-off signal is sent from the comparing means 23 to the distribution circuit 10 of FIG. As a result, the generation of the PWM pulse is interrupted, and the switches Q1 to Q6 are turned off.
【0022】アラーム手段24は、過電流検出基準値発
生手段22の基準値よりも低いレベルのアラーム用過電
流基準値発生手段と、この基準値と実効値Ie とを比較
する手段と、アラーム用基準値よりも実効値Ie が高く
なっている時間を計測するためのカウンタと、カウンタ
の出力が所定値以上になった時に音によるアラームを発
生するアラーム発生器とから成る。従って、アラーム手
段24は比較的低いレベルの過電流が長い時間流れてい
る時にアラームを発生する。The alarm means 24 includes an alarm overcurrent reference value generating means having a level lower than the reference value of the overcurrent detection reference value generating means 22, a means for comparing the reference value with the effective value Ie, It comprises a counter for measuring the time during which the effective value Ie is higher than the reference value, and an alarm generator for generating a sound alarm when the output of the counter exceeds a predetermined value. Therefore, the alarm means 24 generates an alarm when a relatively low level of overcurrent flows for a long time.
【0023】直流基準値発生手段25は直流モード時に
おける出力電流を帰還制御するための直流基準値Ir を
発生するものであり、過電流検出基準値発生手段22の
基準値よりも大幅にレベルの低い直流基準値Ir を発生
する。第2の比較手段26は直流基準値Ir と実効値I
e とを比較する。この第2の比較手段26による動作は
出力周波数判定手段27が直流モード指令に応答して直
流モードを検出している時にのみ生じる。偏差演算手段
28は、実効値Ie と直流基準値Ir との差に対応する
信号を出力する。なお、偏差演算手段28は比較手段2
6からIe >Ir の出力が発生している時のみ動作す
る。この偏差演算手段28においてはA=K(Ie −I
r )で示される出力が発生する。ここで、Kは電流偏差
に相当する出力電圧偏差を得るための係数を示す。また
Aは偏差出力であり、電流制限の大きさの情報を含む。
従って、偏差出力Aが大きいほど変換回路2の出力電圧
を下げる幅が大きくなる。The DC reference value generating means 25 generates a DC reference value Ir for performing feedback control of the output current in the DC mode, and has a level substantially higher than the reference value of the overcurrent detection reference value generating means 22. It produces a low DC reference value Ir. The second comparing means 26 calculates the DC reference value Ir and the effective value I
Compare with e. The operation by the second comparing means 26 occurs only when the output frequency judging means 27 detects the DC mode in response to the DC mode command. The deviation calculator 28 outputs a signal corresponding to the difference between the effective value Ie and the DC reference value Ir. Note that the deviation calculating means 28 is provided by the comparing means 2
6 operates only when an output of Ie> Ir is generated. In the deviation calculating means 28, A = K (Ie-I
The output indicated by r) occurs. Here, K indicates a coefficient for obtaining an output voltage deviation corresponding to the current deviation. A is a deviation output, which includes information on the magnitude of the current limit.
Therefore, the larger the deviation output A is, the larger the range of decreasing the output voltage of the conversion circuit 2 becomes.
【0024】リミッタ値設定手段29はリミッタ係数B
をインバータの目標直流出力電圧V0 に乗算してリミッ
タ値Cを設定するものである。第3の比較手段30は偏
差演算手段28から得られた偏差信号Aとリミッタ値C
とを比較し、A>Cの時にのみリミッタ手段31を動作
させるものである。これにより、リミッタ手段31は、
A>Cの時にはリミッタ値Cを出力し、A>Cでない時
には偏差信号Aをそのまま出力する。なお、リミッタ手
段31は偏差信号Aが大きくなり過ぎて直流出力電圧V
0 が低くなり過ぎ、目標とする直流励磁が得られなくな
るのを防ぐために設けられている。図4ではリミッタ手
段31の出力が積分器32を介して減算手段12に供給
されている。従って、減算手段12において、直流信号
Vdcから偏差信号A又はリミッタ値Cが減算され、帰還
制御された直流出力電圧指令値がコンパレータ14に与
えられ、直流電流が直流基準値以下になるように直流電
圧が制御される。これにより、直流電流が過大レベルに
なり、アラーム手段24からアラームが発生することが
防止され、またスイッチQ1 〜Q6 の破壊が防止され
る。The limiter value setting means 29 calculates the limiter coefficient B
Is multiplied by the target DC output voltage V0 of the inverter to set a limiter value C. The third comparing means 30 calculates the difference signal A obtained from the difference calculating means 28 and the limiter value C.
And the limiter 31 is operated only when A> C. Thereby, the limiter means 31
When A> C, the limiter value C is output, and when A> C is not satisfied, the deviation signal A is output as it is. It should be noted that the limiter 31 determines that the deviation signal A becomes too large and the DC output voltage V
This is provided to prevent 0 from becoming too low and the target DC excitation not being obtained. 4, the output of the limiter 31 is supplied to the subtractor 12 via the integrator 32. Accordingly, in the subtracting means 12, the deviation signal A or the limiter value C is subtracted from the DC signal Vdc, and the feedback-controlled DC output voltage command value is given to the comparator 14, so that the DC current becomes equal to or less than the DC reference value. The voltage is controlled. As a result, the DC current becomes an excessive level, thereby preventing an alarm from being generated from the alarm means 24 and preventing the switches Q1 to Q6 from being destroyed.
【0025】図9は直流電流を制御する動作の流れを示
す。直流電流を基準値以下に制限する時には、まず、ス
ラップS1 に示すように図5のリミッタ値設定手段29
で使用する基準直流出力電圧V0 をセットする。また、
スラップS2 において、直流基準値発生手段25で使用
する直流基準値Ir をセットする。次に、スラップS3
でインバータ出力周波数がゼロか否かが判断される。即
ち、図5の出力周波数判定手段27における判定を実行
させる。出力周波数がゼロで直流モードであることを示
すYESの出力が得られた時にはスラップS4 で実効値
Ie が基準値Ir よりも大きいか否かが判断される。こ
のスラップS4 の判断は図5の比較手段26で実行され
る。なお、スラップS3で出力周波数がゼロでないこと
を示すNOの出力が得られた時には、スラップS13に示
すように交流モード動作を継続させる。交流モード動作
させる時には図4の乗算手段12に実質的に無関係に正
弦波をコンパレータ14に送る。即ち、正弦波を直接に
コンパレータ14に送る。スラップS4 において実効値
Ie が基準値Ir よりも大きいことを示すYESの出力
が得られた時には、スラップS5 でIe −Ir の偏差を
求め、更にスラップS6 で電圧に換算するための係数B
を偏差に乗算して偏差信号Aを得る。この偏差信号Aを
得るためのスラップS5 、S6 の動作は図5の偏差演算
手段28で実行される。スラップS4 でIe >Ir でな
いことを示すNOの出力が得られた時には、スラップS
14に示すように実行値Ic を基準値Ir に一致させるた
めの制御を実行する。即ち、図4の正弦波及び直流信号
発生手段11から図7に示す基準の直流モード用のPW
Mパルスを得るための基準の直流信号を発生させ、これ
を乗算手段12に無関係にそのままコンパレータ14に
送る。次に、スラップS7 でリミッタ値Cを設定する。
このスラップS7 の動作は図5のリミッタ値設定手段2
9で生じる。次に、スラップS8 でA>Cか否かが判定
される。この判定は図5の比較手段30で実行される。
スラップS8 でA>Cを示すYESの出力が得られた時
は、スラップS9 でリミッタ値Cを出力する。また、A
>Cでないことを示すNOの出力の時には、スラップS
10に示すように偏差信号Aをそのまま出力する。次にス
ラップS11の積分処理をした後に、スラップS12に示す
ように直流モードにおける直流出力電圧を制御し、その
後、スラップS13で制御動作を終了させる。スラップS
12の動作は図4の減算手段12で生じる。直流モード時
に減算手段12を選択的に動作させ、正弦波及び直流信
号発生手段11から発生した基準直流出力電圧を指令す
る直流信号Vdcに制御信号を減算すると、図6の直流信
号Vdcのレベルが変化し、図7に示す直流モード時のP
WMパルスの幅が変化し、直流出力電圧及び電流が変化
する。例えば図7(C)に示すスイッチQ3 のオン時間
幅が大きくなり、図7(D)のスイッチQ4 のオン時間
幅が短くなると、出力電流の実効値(平均値)は小さく
なる。FIG. 9 shows the flow of the operation for controlling the direct current. When limiting the DC current to the reference value or less, first, as shown in slap S1, the limiter value setting means 29 of FIG.
Set the reference DC output voltage V0 used in. Also,
In the slap S2, the DC reference value Ir used by the DC reference value generation means 25 is set. Next, slap S3
It is determined whether or not the inverter output frequency is zero. That is, the determination by the output frequency determination means 27 of FIG. 5 is executed. When the output frequency is zero and the output of YES indicating the DC mode is obtained, it is determined in slap S4 whether the effective value Ie is larger than the reference value Ir. The determination of the slap S4 is executed by the comparing means 26 in FIG. When an output of NO indicating that the output frequency is not zero is obtained in slap S3, the AC mode operation is continued as shown in slap S13. When operating in the AC mode, a sine wave is sent to the comparator 14 substantially independently of the multiplying means 12 of FIG. That is, the sine wave is sent directly to the comparator 14. When an output of YES indicating that the effective value Ie is larger than the reference value Ir is obtained in the slap S4, a deviation of Ie-Ir is obtained in the slap S5, and a coefficient B for converting to a voltage in the slap S6.
Is multiplied by the deviation to obtain a deviation signal A. The operations of slaps S5 and S6 for obtaining the deviation signal A are executed by the deviation calculating means 28 in FIG. When an output of NO indicating that Ie> Ir is not obtained at slap S4, the slap S4
As shown in FIG. 14, control is performed to make the execution value Ic equal to the reference value Ir. That is, the sine wave and DC signal generation means 11 shown in FIG.
A reference DC signal for generating M pulses is generated and sent to the comparator 14 as it is regardless of the multiplication means 12. Next, a limiter value C is set in slap S7.
The operation of the slap S7 is performed by the limiter value setting means 2 shown in FIG.
Occurs at 9. Next, it is determined at S8 whether or not A> C. This determination is performed by the comparison means 30 of FIG.
If a YES output indicating A> C is obtained in slap S8, a limiter value C is output in slap S9. Also, A
> C, the slap S
As shown in FIG. 10, the deviation signal A is output as it is. Next, after integrating the slap S11, the DC output voltage in the DC mode is controlled as shown in slap S12, and then the control operation is terminated in slap S13. Slap S
The operation of 12 occurs in the subtraction means 12 of FIG. When the control signal is subtracted from the DC signal Vdc for commanding the sine wave and the reference DC output voltage generated from the DC signal generation means 11 by selectively operating the subtraction means 12 in the DC mode, the level of the DC signal Vdc in FIG. And P in the DC mode shown in FIG.
The width of the WM pulse changes, and the DC output voltage and current change. For example, when the on-time width of the switch Q3 shown in FIG. 7C increases and the on-time width of the switch Q4 in FIG. 7D decreases, the effective value (average value) of the output current decreases.
【0026】上述から明らかなように本実施例によれば
直流モード時における過電流を防止し、アラームの発生
を抑制することができる。また、実効値演算手段21を
設け、この出力を交流モードと直流モードとの両方で使
用するので、直流モードにおける出力電流の平均値に相
当する値を実効値によって等価的に得ることができ、制
御系が簡略化される。また、リミッタ手段31を設けた
ので、直流モードにおける直流電流が必要以上に低くな
ることを防ぐことができる。As is apparent from the above description, according to the present embodiment, it is possible to prevent an overcurrent in the DC mode and suppress occurrence of an alarm. Further, since the effective value calculation means 21 is provided and this output is used in both the AC mode and the DC mode, a value corresponding to the average value of the output current in the DC mode can be equivalently obtained by the effective value, The control system is simplified. Further, since the limiter 31 is provided, it is possible to prevent the DC current in the DC mode from being unnecessarily low.
【0027】[0027]
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 図7において例えば、第1相及び第3相のスイ
ッチQ1 、Q2 、Q5、Q6 のPWMパルスの幅を固定
し、第2相のスイッチQ3 、Q4 のPWMパルスの幅の
みを変えて直流モード時の直流出力電圧及び電流を制御
することができる。 (2) 制御信号作成回路6及び過電流保護装置8をデ
ィジタル回路で形成する代りに、アナログ回路で形成す
ることができる。[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) In FIG. 7, for example, the widths of the PWM pulses of the first and third phase switches Q1, Q2, Q5 and Q6 are fixed, and only the widths of the PWM pulses of the second phase switches Q3 and Q4 are changed. The DC output voltage and current in the DC mode can be controlled. (2) Instead of forming the control signal generation circuit 6 and the overcurrent protection device 8 by digital circuits, they can be formed by analog circuits.
【図1】電動機の駆動と周波数の関係を示す図である。FIG. 1 is a diagram showing a relationship between driving of an electric motor and frequency.
【図2】インバータ装置の出力周波数と出力電圧の関係
を示す図である。FIG. 2 is a diagram illustrating a relationship between an output frequency and an output voltage of the inverter device.
【図3】本発明の実施例の電動機を駆動するためのイン
バータ装置を示す回路図である。FIG. 3 is a circuit diagram showing an inverter device for driving the electric motor according to the embodiment of the present invention.
【図4】図3の制御信号作成回路を詳しく示すブロック
図である。FIG. 4 is a block diagram illustrating a control signal generation circuit of FIG. 3 in detail.
【図5】図3の過電流保護装置を等価的に詳しく示すブ
ロック図である。FIG. 5 is a block diagram equivalently showing the overcurrent protection device of FIG. 3 in detail;
【図6】図4の各部の状態を示す波形図である。FIG. 6 is a waveform diagram showing a state of each part in FIG.
【図7】直流モード時の各部の状態を示す波形図であ
る。FIG. 7 is a waveform diagram showing a state of each unit in a DC mode.
【図8】交流モード時の各部の状態を示す波形図であ
る。FIG. 8 is a waveform diagram showing a state of each unit in the AC mode.
【図9】直流モード時の過電流保護動作を示す流れ図で
ある。FIG. 9 is a flowchart showing an overcurrent protection operation in a DC mode.
2 DC−AC変換回路 3 交流電動機 5a、5b、5c 電流検出器 8 過電流保護装置 2 DC-AC conversion circuit 3 AC motor 5a, 5b, 5c Current detector 8 Overcurrent protection device
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成9年8月29日[Submission date] August 29, 1997
【手続補正1】[Procedure amendment 1]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図4[Correction target item name] Fig. 4
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図4】 FIG. 4
Claims (2)
型3相インバータ装置から電力を供給する方法であっ
て、前記交流電動機の起動前の直流励磁期間に、又は停
止制御後の制動期間に前記インバータ装置の変換用スイ
ッチを前記インバータ装置から直流出力電圧が得られる
ように制御し、前記インバータ装置の出力電流を検出
し、前記出力電流の実効値又は平均値を求めてこれを検
出電流値とし、前記検出電流値と基準電流値との差に対
応する値を求め、この差に対応する値に基づいて前記検
出電流値が前記基準電流値以下に制限されるように前記
インバータ装置の前記変換用スイッチを制御することを
特徴とする3相インバータ装置の制御方法。1. A method for supplying power to a three-phase AC motor from a variable frequency / variable voltage type three-phase inverter device, wherein the three-phase AC motor is driven during a DC excitation period before starting the AC motor or during a braking period after stop control. The conversion switch of the inverter device is controlled so that a DC output voltage is obtained from the inverter device, an output current of the inverter device is detected, an effective value or an average value of the output current is obtained, and the detected current value is calculated. The value corresponding to the difference between the detected current value and the reference current value is obtained, and the inverter device is controlled so that the detected current value is limited to the reference current value or less based on the value corresponding to the difference. A method for controlling a three-phase inverter device, comprising: controlling a conversion switch.
可変周波数・可変電圧型3相インバータ装置であって、 前記交流電機の起動前の直流励磁期間に、又は停止制御
後の制動期間に前記インバータ装置の変換用スイッチを
前記インバータ装置から直流出力電圧が得られるように
制御する手段と、 前記インバータ装置の出力電流を検出する電流検出手段
と、 前記電流検出手段で検出された前記出力電流の実効値又
は平均値を求めてこれを検出電流値として出力する演算
手段と、 前記検出電流値と基準電流値との差に対応する値を求
め、この差に対応する値に基づいて前記検出電流値が前
記基準電流値以下に制限されるように前記インバータ装
置の前記変換用スイッチを制御する手段と、を備えてい
ることを特徴とする3相インバータ装置。2. A variable frequency / variable voltage type three-phase inverter device for supplying electric power to a three-phase AC motor, comprising: a DC excitation period before starting the AC electric machine, or a braking period after stop control. Means for controlling the conversion switch of the inverter device to obtain a DC output voltage from the inverter device; current detection means for detecting an output current of the inverter device; and the output current detected by the current detection device Calculating means for obtaining an effective value or an average value of the detected current value and outputting the detected current value as a detected current value; and obtaining a value corresponding to a difference between the detected current value and a reference current value, and performing the detection based on a value corresponding to the difference. Means for controlling the conversion switch of the inverter device such that a current value is limited to the reference current value or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20250497A JP3152288B2 (en) | 1997-07-11 | 1997-07-11 | Three-phase inverter and control method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20250497A JP3152288B2 (en) | 1997-07-11 | 1997-07-11 | Three-phase inverter and control method therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1141982A true JPH1141982A (en) | 1999-02-12 |
JP3152288B2 JP3152288B2 (en) | 2001-04-03 |
Family
ID=16458588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20250497A Expired - Fee Related JP3152288B2 (en) | 1997-07-11 | 1997-07-11 | Three-phase inverter and control method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3152288B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006060875A (en) * | 2004-08-17 | 2006-03-02 | Fuji Electric Fa Components & Systems Co Ltd | Method of controlling motor drive unit |
JP2008067600A (en) * | 2007-11-22 | 2008-03-21 | Mitsubishi Electric Corp | Drive system for drive electromotor system, air cooling apparatus, frozen air-conditioner system, and electromotor |
JP2012044835A (en) * | 2010-08-23 | 2012-03-01 | Toshiba Schneider Inverter Corp | Inverter device |
JP2020108215A (en) * | 2018-12-26 | 2020-07-09 | セイコーインスツル株式会社 | Control device and program |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100308057A1 (en) * | 2009-05-10 | 2010-12-09 | Harry Hart | Beverage containers and components thereof |
KR101575013B1 (en) * | 2015-01-20 | 2015-12-07 | 주식회사 지엠에스 | bottle cap with beberage additive container having one touch push cap and one body sealing film |
KR101750903B1 (en) * | 2015-04-24 | 2017-06-26 | 이형민 | Cap of container having separating tank of reactant |
CN105620912A (en) * | 2015-06-08 | 2016-06-01 | 袁日升 | Multi-cavity structure packaging bottle |
-
1997
- 1997-07-11 JP JP20250497A patent/JP3152288B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006060875A (en) * | 2004-08-17 | 2006-03-02 | Fuji Electric Fa Components & Systems Co Ltd | Method of controlling motor drive unit |
JP4539224B2 (en) * | 2004-08-17 | 2010-09-08 | 富士電機システムズ株式会社 | Control method of motor drive device |
JP2008067600A (en) * | 2007-11-22 | 2008-03-21 | Mitsubishi Electric Corp | Drive system for drive electromotor system, air cooling apparatus, frozen air-conditioner system, and electromotor |
JP2012044835A (en) * | 2010-08-23 | 2012-03-01 | Toshiba Schneider Inverter Corp | Inverter device |
JP2014143920A (en) * | 2010-08-23 | 2014-08-07 | Toshiba Schneider Inverter Corp | Inverter device |
JP2020108215A (en) * | 2018-12-26 | 2020-07-09 | セイコーインスツル株式会社 | Control device and program |
Also Published As
Publication number | Publication date |
---|---|
JP3152288B2 (en) | 2001-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3152288B2 (en) | Three-phase inverter and control method therefor | |
JPH1023756A (en) | Voltage inverter device and method for controlling it | |
JPH09238472A (en) | Pwm control equipment | |
JP2001186752A (en) | Power supply harmonics suppressor and air conditioner | |
JPH0662579A (en) | Voltage-type inverter device | |
JP3745633B2 (en) | Electric motor control device | |
JPH05300785A (en) | Controller for synchronous motor | |
JP3206866B2 (en) | Inverter dead time compensation method | |
JP3262160B2 (en) | Inverter control method and inverter device | |
JPH09261974A (en) | Control equipment of inverter | |
JP2002034290A (en) | Controlling device of induction motor | |
JPH0687678B2 (en) | Control method of voltage source inverter | |
JP3287186B2 (en) | PWM control inverter device and PWM control method | |
JP3507235B2 (en) | Inverter device for driving induction motor | |
JPH05176553A (en) | Inverter control method of non-interruption power supply apparatus and non-interruption power supply apparatus | |
JP2784490B2 (en) | Current limiting method for voltage source pulse width modulation control inverter | |
JP2888170B2 (en) | Induction motor control method and device | |
JP3020751B2 (en) | Induction generator control | |
JP3269521B2 (en) | Inverter control method and device | |
JP2774246B2 (en) | Control device for current source converter | |
JPH06351264A (en) | Current control system for ac motor | |
JPH0720384B2 (en) | Voltage source inverter control method and apparatus | |
JPH0824426B2 (en) | Pulse width modulation type inverter device | |
JP3166932B2 (en) | Control device for PWM type voltage source inverter | |
JPH0217892A (en) | Cancellation of offset current |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |