JPH114127A - Voltage current conversion circuit - Google Patents
Voltage current conversion circuitInfo
- Publication number
- JPH114127A JPH114127A JP9154172A JP15417297A JPH114127A JP H114127 A JPH114127 A JP H114127A JP 9154172 A JP9154172 A JP 9154172A JP 15417297 A JP15417297 A JP 15417297A JP H114127 A JPH114127 A JP H114127A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- base
- transistors
- npn
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電圧電流変換回路
に関するものであり、特に、低消費電力で高速に動作す
る電圧電流変換回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage-to-current converter, and more particularly, to a voltage-to-current converter that operates at high speed with low power consumption.
【０００２】[0002]
【従来の技術】従来の電圧電流変換回路の一例を図３に
示す。図３において、３０, ３１，３４, ３５, ３６,
３７はpnp トランジスタ、３２, ３３, ３８, ３９はnp
n トランジスタ、４０は抵抗、４１, ４２は入力端子、
４３, ４４, ４５は電流源、４６，４７は電流出力端
子、４８は電源端子である。2. Description of the Related Art FIG. 3 shows an example of a conventional voltage-current conversion circuit. In FIG. 3, 30, 31, 34, 35, 36,
37 is a pnp transistor, 32, 33, 38 and 39 are np transistors
n transistor, 40 is a resistor, 41 and 42 are input terminals,
43, 44, and 45 are current sources; 46 and 47 are current output terminals; and 48 is a power supply terminal.
【０００３】入力端子４１、 ４２間の電圧をV １、電流
源４３, ４４の電流をIx、npn トランジスタ３２、 ３３
のエミッタ間に接続された抵抗４０の抵抗値をRxとし
て、抵抗４０を流れる電流をIRx とすると、npn トラン
ジスタ３２のコレクタ電流IC３２とnpn トランジスタ３
３のコレクタ電流IC３３は、 IC３２＝ Ix ＋ IRx ・・・（１） IC３３＝ Ix − IRx ・・・（２） となる。IRx はnpn トランジスタ３２、 ３３のエミッタ
電圧をVE３２、 VE３３とおくと、 IRx ＝（VE３２− VE ３３）/Rx ・・・（３） となり、pnp およびnpn トランジスタ３０〜３３のベー
スエミッタ間電圧をVBE３０〜VBE ３３としてIRx をV1
で表すと、 IRx ＝｛V1＋ VBE３０− VBE３２−（VBE ３１− VBE３３）｝/Rx ・・・（４） となるが、pnp トランジスタ３４と３６、３５と３７は
それぞれ等しいミラー比のカレントミラーを構成するの
で、pnp およびnpn トランジスタ３０〜３３のエミッタ
電流IE３０〜IE３３は、カレントミラー比をm とおく
と、 IE３０＝ mIE３２ ・・・（５） IE３１＝ mIE３３ ・・・（６） という関係が成り立つ。これより、npn トランジスタの
飽和電流をIsn 、pnp トランジスタの飽和電流をIsp 、
VTをkT/qとおくと、 VBE ３０− VBE３２＝ VT ln（IE３０/Isp）− VT ln（IE３２/Isn） ＝ VT ln（Isn ・ mIE ３２/Isp ・ IE ３２） ＝ VT ln（mIsn/Isp） ・・・（７） VBE ３１− VBE３３＝ VT ln（mIsn/Isp） ・・・（８） となるので、 IRx ＝｛V1＋ VT ln（mIsn/Isp）− VT ln（mIsn/Isp）｝/Rx ＝ V１/Rx ・・・（９） という関係になる。The voltage between input terminals 41 and 42 is V1, the current of current sources 43 and 44 is Ix, and npn transistors 32 and 33
If the resistance value of the resistor 40 connected between the emitters of the npn transistor 32 is Rx and the current flowing through the resistor 40 is IRx, the collector current IC32 of the npn transistor 32 and the npn transistor 3
The collector current IC33 of No. 3 is as follows: IC32 = Ix + IRx (1) IC33 = Ix-IRx (2) Assuming that the emitter voltages of the npn transistors 32 and 33 are VE32 and VE33, IRx = (VE32−VE33) / Rx (3), and the base-emitter voltage of the pnp and npn transistors 30 to 33 is VBE30. ~ VBE 33 as IRx V1
IRx = {V1 + VBE30−VBE32− (VBE31−VBE33)} / Rx (4), where the pnp transistors 34 and 36 and 35 and 37 constitute a current mirror having the same mirror ratio. Therefore, assuming that the current mirror ratio is m, the emitter currents IE30 to IE33 of the pnp and npn transistors 30 to 33 satisfy the following relationship: IE30 = mIE32 (5) IE31 = mIE33 (6) Thus, the saturation current of the npn transistor is Isn, the saturation current of the pnp transistor is Isp,
If VT is set to kT / q, VBE30−VBE32 = VTln (IE30 / Isp) −VTln (IE32 / Isn) = VTln (Isn · mIE32 / Isp · IE32) = VTln (mIsn / Isp) (7) VBE31−VBE33 = VTln (mIsn / Isp) (8), so that IRx = {V1 + VTln (mIsn / Isp) −VTln (mIsn / Isp)} / Rx = V1 / Rx (9)
【０００４】一方、電流源４５の電流を２Iy、電流出力
端子４６, ４７間の差動出力電流をj とすると、npn ト
ランジスタ３８、 ３９のコレクタ電流IC３８、 IC３９
は、 IC３８＝ Iy − j ・・・（１０） IC３９＝ Iy ＋ j ・・・（１１） となる。従って、pnp およびnpn トランジスタ３４〜３
９のベースエミッタ間電圧VBE ３４〜VBE ３９は、 VBE ３４＝ VBE３６＝ VT ln｛（Ix＋ IRx）/Isp｝ ・・・（１２） VBE ３５＝ VBE３７＝ VT In｛（Ix− IRx）/Isp｝ ・・・（１３） VBE ３８＝ VT ln｛（Iy− j）/Isn｝ ・・・（１４） VBE ３９＝ VT ln｛（Iy＋ j）/Isn｝ ・・・（１５） となる。npn トランジスタ３８、 ３９のベース電圧VB３
８,VB ３９は、電源端子４８に印加する電圧をVCC とし
て、 VB３８＝ VCC− VBE３４ ・・・（１６） VB３９＝ VCC− VBE３５ ・・・（１７） となるので、 VCC −VBE ３４− VBE３８＝ VCC− VBE３５− VBE３９ VBE ３４− VBE３９＝ VBE３５− VBE３８ ・・・（１８） が成り立つ。従って、 VT ln ｛Isn （Ix＋IRx ）/Isp（Ix＋j ）｝＝ VT ln｛Isn （Ix−IRx ）/I sp（Iy−j ）｝ ・・・（１９） となるので、 （Ix＋IRx ）/ （Iy＋j ）＝（Ix−IRx ）/ （Iy−j ） ・・・（２０） という関係が飽和電流IsやVTによらず成り立つ。これよ
り、差動出力電流ｊは、 j ＝２IyV １/IxRx ・・・（２１） となり、電流値Ix,Iy と抵抗値Rxが定数ならば、線形な
電圧電流変換特性をもつ。On the other hand, assuming that the current of the current source 45 is 2Iy and the differential output current between the current output terminals 46 and 47 is j, the collector currents IC38 and IC39 of the npn transistors 38 and 39
IC38 = Iy−j (10) IC39 = Iy + j (11) Therefore, the pnp and npn transistors 34-3
Nine base-emitter voltages VBE34 to VBE39 are as follows: VBE34 = VBE36 = VTln {(Ix + IRx) / Isp} (12) VBE35 = VBE37 = VTIn {(Ix-IRx) / Isp} (13) VBE 38 = VT ln {(Iy-j) / Isn} (14) VBE 39 = VT ln {(Iy + j) / Isn} (15) Base voltage VB3 of npn transistors 38 and 39
8, VB39 is the voltage applied to the power supply terminal 48, and VB38 = VCC−VBE34 (16) VB39 = VCC−VBE35 (17) Therefore, VCC−VBE34−VBE38 = VCC−VBE35−VBE39 VBE34−VBE39 = VBE35−VBE38 (18) Therefore, VT ln {Isn (Ix + IRx) / Isp (Ix + j)} = VT ln {Isn (Ix-IRx) / Isp (Iy-j)} (19), and thus (Ix + IRx) / (Iy + j) ) = (Ix−IRx) / (Iy−j) (20) The relationship holds regardless of the saturation current Is and VT. Thus, the differential output current j is j = 2IyV1 / IxRx (21). If the current values Ix, Iy and the resistance value Rx are constants, the differential output current j has a linear voltage-current conversion characteristic.
【０００５】また、この回路の応答速度は、トランジス
タのベースエミッタ間容量で決まる。pnp トランジスタ
３４〜３７の順方向電流増幅率を共にhFE 、pnp トラン
ジスタ３４と３５のベース電流の合計をIB３４、ベース
エミッタ間容量の合計をCBE、pnp トランジスタ３５と
３７のベース電流の合計をIB３５、ベースエミッタ間容
量の合計をCBE とおいて、pnp トランジスタ３４, ３６
のベース電圧VB３４の応答速度をΔVB３４/ Δt 、pnp
トランジスタ３５, ３７のベース電圧VB３５の応答速度
をΔVB３５/ Δt とすると、 ΔVB３４/ Δt ＝ IB ３４/CBE＝（Ix＋ IRx）/hFECBE ・・・（２２） ΔVB３５/ Δt ＝ IB ３５/CBE＝（Ix− IRx）/hFECBE ・・・（２３） と表される。The response speed of this circuit is determined by the base-emitter capacitance of the transistor. The forward current gains of the pnp transistors 34 to 37 are both hFE, the total base current of the pnp transistors 34 and 35 is IB34, the total base-emitter capacitance is CBE, and the total base current of the pnp transistors 35 and 37 is IB35. Assuming that the total capacitance between the base and the emitter is CBE, the pnp transistors 34 and 36
The response speed of the base voltage VB34 of ΔVB34 / Δt, pnp
Assuming that the response speed of the base voltage VB35 of the transistors 35 and 37 is ΔVB35 / Δt, ΔVB34 / Δt = IB34 / CBE = (Ix + IRx) / hFECBE (22) ΔVB35 / Δt = IB35 / CBE = (Ix −IRx) / hFECBE (23)
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、このよ
うな構成の基本的な電圧電流変換回路では、応答速度を
上げるには、電流源４３、４４によるバイアス電流Ixの
値を大きくする必要があり、このIxを大きくした際に、
等しい相互コンダクタンスを得るには電流源４５による
バイアス電流Iyも大きくしなくてはならず、消費電力が
増大するという問題があった。However, in the basic voltage-current conversion circuit having such a configuration, in order to increase the response speed, it is necessary to increase the value of the bias current Ix by the current sources 43 and 44. When Ix is increased,
In order to obtain the same mutual conductance, the bias current Iy from the current source 45 must be increased, and there is a problem that power consumption increases.
【０００７】本発明は、上記従来技術の問題を解決する
ものであり、電流源によるバイアス電流の値を大きくせ
ずに応答速度を上げることのできる電圧電流変換回路を
提供することを目的とする。An object of the present invention is to solve the above-mentioned problems of the prior art, and to provide a voltage-current conversion circuit capable of increasing the response speed without increasing the value of a bias current by a current source. .
【０００８】[0008]
【課題を解決するための手段】この目的を達成するため
に、本発明に係る電圧電流変換回路は、互いのエミッタ
間に抵抗が接続されたエミッタ差動対のコレクタ電流
を、電流ミラーを用いて互いに他方のコレクタ電流に加
えることによって、電流源によるバイアス電流を増やす
ことなく、エミッタ差動対の出力に設けられるダイオー
ド接続されたpnpトランジスタに流れる電流を増加し、p
np トランジスタのベースエミッタ間の寄生容量の充電
時間を短縮することによって応答を速くする。結果とし
て、出力電流を発生する差動増幅器の応答も速くなり、
応答速度が向上する。In order to achieve this object, a voltage-current conversion circuit according to the present invention uses a current mirror to collect the collector current of an emitter differential pair having a resistor connected between the emitters. The current flowing through the diode-connected pnp transistor provided at the output of the emitter differential pair is increased without increasing the bias current due to the current source by adding the current to the other collector current.
Speeds up the response by reducing the charging time of the parasitic capacitance between the base and emitter of the np transistor. As a result, the response of the differential amplifier that generates the output current also becomes faster,
Response speed is improved.
【０００９】[0009]
【発明の実施の形態】本発明の請求項１記載の発明は、
第１、第２の入力端子に各ベースが接続される第１、第
２pnp トランジスタと、各々のベースが前記第１、第２
pnp トランジスタの各々のエミッタに接続され、各々の
エミッタ間が抵抗で接続される第１、第２npn トランジ
スタと、前記第１、第２npn トランジスタの各エミッタ
と接地間に接続され、バイアス電流を供給する第１、第
２電流源と、各々のエミッタが電源端子と接続され、各
々のコレクタが前記第１、第２npn トランジスタのコレ
クタと接続され、各々のコレクタベース間が短絡された
第３、第４pnp トランジスタと、各々のベースが前記第
３、第４pnp トランジスタのベースと接続され、各々の
エミッタが電源端子と接続され、各々のコレクタが前記
第１、第２pnp トランジスタのエミッタと接続される第
５、第６pnp トランジスタと、各々のコレクタが前記第
１、第２pnp トランジスタのコレクタと接続され、各々
のエミッタと接地間に抵抗が接続され、各々のベースが
各々のコレクタと短絡される第３、第４npn トランジス
タと、ベースが前記第３npn トランジスタのベースと接
続され、エミッタと接地間に抵抗が接続され、コレクタ
が前記第２npn トランジスタのコレクタと接続される第
５npn トランジスタと、ベースが前記第４npn トランジ
スタのベースと接続され、エミッタと接地間に抵抗が接
続され、コレクタが前記第１npn トランジスタのコレク
タと接続される第６npn トランジスタと、各々のベース
が前記第１、第２npn トランジスタのコレクタと接続さ
れ、各々のエミッタが短絡され、各々のコレクタから出
力電流を取り出す第７、第８npn トランジスタと、前記
第７、第８npn トランジスタのエミッタと接地間に接続
され、バイアス電流を供給する第３電流源とを備えた電
圧電流変換回路であり、電流源によるバイアス電流の値
を増やさずに回路の応答速度を上げることはできるとい
う作用を有する。BEST MODE FOR CARRYING OUT THE INVENTION
First and second pnp transistors having respective bases connected to first and second input terminals, and the respective bases being connected to the first and second pnp transistors.
A first and a second npn transistor connected to each emitter of the pnp transistor and connected between the respective emitters by a resistor, and connected between each emitter of the first and second npn transistors and the ground to supply a bias current. First and second current sources, each emitter is connected to a power supply terminal, each collector is connected to the collectors of the first and second npn transistors, and the third and fourth pnp are short-circuited between their respective collector bases. Fifth, transistors whose bases are connected to the bases of the third and fourth pnp transistors, each emitter is connected to the power supply terminal, and each collector is connected to the emitters of the first and second pnp transistors A sixth pnp transistor, each collector is connected to the collectors of the first and second pnp transistors, and a resistor is connected between each emitter and ground. A third and a fourth npn transistor, each base of which is short-circuited with a respective collector, a base connected to the base of the third npn transistor, a resistor connected between the emitter and the ground, and a collector connected to the second npn transistor. A fifth npn transistor connected to the collector, a sixth npn transistor having a base connected to the base of the fourth npn transistor, a resistor connected between the emitter and ground, and a collector connected to the collector of the first npn transistor; Are connected to the collectors of the first and second npn transistors, the respective emitters are short-circuited, and the seventh and eighth npn transistors which take out the output current from the respective collectors; and the emitters of the seventh and eighth npn transistors are connected to the ground. And a third current source for supplying a bias current. A circuit, an effect that may be to increase the response speed of the circuit without increasing the value of the bias current by the current source.
【００１０】本発明の請求項２記載の発明は、各々のエ
ミッタ間が抵抗で接続される第１、第２npn トランジス
タと、出力が前記第１npn トランジスタのベースに接続
され、非反転入力端子に正相の入力電圧が印加され、反
転入力端子に前記第１npn トランジスタのエミッタが接
続される第１差動増幅器と、出力が前記第２npn トラン
ジスタのベースに接続され、非反転入力端子に逆相の入
力電圧が印加され、反転入力端子に前記第２npn トラン
ジスタのエミッタが接続される第２差動増幅器と、前記
第１、第２npn トランジスタの各エミッタと接地間に接
続され、バイアス電流を供給する第１、第２電流源と、
各々のエミッタが電源端子と接続され、各々のコレクタ
が前記第１、第２npn トランジスタのコレクタと接続さ
れ、各々のコレクタベース間が短絡された第１、第２pn
p トランジスタと、各々のベースが前記第１、第２pnp
トランジスタのベースと接続され、各々のエミッタが電
源端子と接続される第３、第４pnp トランジスタと、各
々のコレクタが前記第３、第４pnp トランジスタのコレ
クタと接続され、各々のエミッタと接地間に抵抗が接続
され、各々のベースが各々のコレクタと短絡される第
３、第４npn トランジスタと、ベースが前記第３npn ト
ランジスタのベースと接続され、エミッタと接地間に抵
抗が接続され、コレクタが前記第２npn トランジスタの
コレクタと接続される第５npn トランジスタと、ベース
が前記第４npn トランジスタのベースと接続され、エミ
ッタと接地間に抵抗が接続され、コレクタが前記第１np
n トランジスタのコレクタと接続される第６npn トラン
ジスタと、各々のベースが前記第１、第２npn トランジ
スタのコレクタと接続され、各々のエミッタが短絡さ
れ、各々のコレクタから出力電流を取り出す第７、第８
npn トランジスタと、前記第７、第８npn トランジスタ
のエミッタと接地間に接続され、バイアス電流を供給す
る第３電流源とを備えた電圧電流変換回路であり、電流
源によるバイアス電流の値を増やさずに回路の応答速度
を上げることはできるという作用を有する。According to a second aspect of the present invention, the first and second npn transistors each having an emitter connected by a resistor, the output connected to the base of the first npn transistor, and the non-inverting input terminal connected to the non-inverting input terminal. A first differential amplifier to which a phase input voltage is applied and an inverting input terminal connected to the emitter of the first npn transistor; an output connected to the base of the second npn transistor; A second differential amplifier to which a voltage is applied and an emitter of the second npn transistor is connected to an inverting input terminal, and a first differential amplifier which is connected between each emitter of the first and second npn transistors and ground and supplies a bias current. , A second current source,
Each emitter is connected to the power supply terminal, each collector is connected to the collectors of the first and second npn transistors, and the first and second pns are short-circuited between the respective collector and base.
p transistors and each base is connected to the first and second pnp
Third and fourth pnp transistors each having an emitter connected to the power supply terminal and a collector connected to the collectors of the third and fourth pnp transistors, and a resistor connected between each emitter and the ground. And a third and a fourth npn transistor, each base of which is short-circuited with a respective collector, a base connected to the base of the third npn transistor, a resistor connected between the emitter and ground, and a collector connected to the second npn transistor. A fifth npn transistor connected to the collector of the transistor, a base connected to the base of the fourth npn transistor, a resistor connected between the emitter and ground, and a collector connected to the first npn transistor.
A sixth npn transistor connected to the collector of the n transistor, a base connected to the collectors of the first and second npn transistors, an emitter short-circuited, and an output current drawn from each collector.
A voltage-current conversion circuit comprising an npn transistor and a third current source connected between the emitters of the seventh and eighth npn transistors and ground and supplying a bias current, wherein a value of a bias current by the current source is not increased. This has the effect that the response speed of the circuit can be increased.
【００１１】（実施の形態１）以下、図面を参照して本
発明の実施の形態を詳細に説明する。図１は、本発明の
第１の実施の形態における電圧電流変換回路の回路図で
ある。図１において、１, ２, ８, ９, １０, １１はpn
p トランジスタ、３, ４, １２, １４, １６,１８，２
０, ２１はnpn トランジスタ、５, １３, １５, １７,
１９は抵抗、６，７，２２は電流源、２３, ２４は入力
端子、２５, ２６は出力端子、２７は電源端子である。Embodiment 1 Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram of a voltage-current conversion circuit according to the first embodiment of the present invention. In FIG. 1, 1, 2, 8, 9, 10, 11 are pn
p transistor, 3, 4, 12, 14, 16, 18, 2
0 and 21 are npn transistors, 5, 13, 15, 17,
19 is a resistor, 6, 7, and 22 are current sources, 23 and 24 are input terminals, 25 and 26 are output terminals, and 27 is a power supply terminal.
【００１２】１、２は第１、第２の入力端子２３、２４
に各ベースが接続される第１、第２pnp トランジスタ、
３、４は各々のベースが前記第１、第２pnp トランジス
タ１、２の各々のエミッタに接続され、各々のエミッタ
間が抵抗５で接続される第１、第２npn トランジスタ、
６、７は第１、第２npn トランジスタ１、２の各エミッ
タと接地間に接続され、バイアス電流を供給する第１、
第２電流源、８、９は各々のエミッタが電源端子２７と
接続され、各々のコレクタが第１、第２npn トランジス
タ１、２のコレクタと接続され、各々のコレクタベース
間が短絡された第３、第４pnp トランジスタ、１０、１
１は各々のベースが第３、第４pnp トランジスタ８、９
のベースと接続され、各々のエミッタが電源端子と接続
され、各々のコレクタが第１、第２pnp トランジスタ
１、２のエミッタと接続される第５、第６pnp トランジ
スタ、１２、１４は各々のコレクタが第１、第２pnp ト
ランジスタ１、２のコレクタと接続され、各々のエミッ
タと接地間に抵抗１３、１５が接続され、各々のベース
が各々のコレクタと短絡される第３、第４npn トランジ
スタ、１６はベースが第３npn トランジスタ１２のベー
スと接続され、エミッタと接地間に抵抗１７が接続さ
れ、コレクタが第２npn トランジスタ４のコレクタと接
続される第５npn トランジスタ、１８はベースが第４np
n トランジスタ１４のベースと接続され、エミッタと接
地間に抵抗１９が接続され、コレクタが第１npn トラン
ジスタ３のコレクタと接続される第６npn トランジス
タ、２０、２１は各々のベースが第１、第２npn トラン
ジスタ３、４のコレクタと接続され、各々のエミッタが
短絡され、各々のコレクタから出力端子２５、２６を介
して出力電流を取り出す第７、第８npn トランジスタ、
２２は第７、第８npn トランジスタ２０、２１のエミッ
タと接地間に接続され、バイアス電流を供給する第３電
流源である。Reference numerals 1 and 2 denote first and second input terminals 23 and 24, respectively.
First and second pnp transistors each having a base connected thereto,
Reference numerals 3 and 4 denote first and second npn transistors, each having a base connected to the emitter of each of the first and second pnp transistors 1 and 2 and having a resistor 5 connected between each emitter.
Reference numerals 6 and 7 are connected between the respective emitters of the first and second npn transistors 1 and 2 and the ground to supply first and second bias currents.
The second current sources 8 and 9 have their respective emitters connected to the power supply terminal 27, their respective collectors connected to the collectors of the first and second npn transistors 1 and 2, and their respective collector and base short-circuited. , Fourth pnp transistor, 10, 1
Reference numeral 1 denotes a base whose third and fourth pnp transistors 8 and 9
Fifth and sixth pnp transistors, 12 and 14 whose emitters are connected to the power supply terminal and whose collectors are connected to the emitters of the first and second pnp transistors 1 and 2 respectively have collectors The third and fourth npn transistors 16 are connected to the collectors of the first and second pnp transistors 1 and 2, the resistors 13 and 15 are connected between the respective emitters and the ground, and the bases are short-circuited to the respective collectors. A fifth npn transistor having a base connected to the base of the third npn transistor 12, a resistor 17 connected between the emitter and ground, and a collector connected to the collector of the second npn transistor 4, and a base 18 having a fourth np transistor
A sixth npn transistor connected to the base of the n-transistor 14, a resistor 19 is connected between the emitter and the ground, and a collector is connected to the collector of the first npn transistor 3, and the bases of the first and second npn transistors 20 and 21 are respectively the first and second npn transistors. 7th and 8th npn transistors which are connected to the collectors of the third and fourth transistors, have their respective emitters short-circuited, and take out the output current from the respective collectors via the output terminals 25 and 26;
A third current source 22 is connected between the emitters of the seventh and eighth npn transistors 20 and 21 and the ground, and supplies a bias current.
【００１３】上記のように構成された電圧電流変換回路
において、入力端子２３、 ２４間の電圧をV1、電流源
６, ７の電流をIx、npn トランジスタ３、 ４のエミッタ
間に接続された抵抗５の抵抗値をRxとして、抵抗５を流
れる電流をIRx とすると、npnトランジスタ３のコレク
タ電流IC３とnpn トランジスタ４のコレクタ電流IC４
は、 IC３＝ Ix ＋ IRx ・・・（２４） IC４＝ Ix − IRx ・・・（２５） となる。IRx はnpn トランジスタ３、 ４のエミッタ電圧
をVE３、 VE４とおくと、 IRx ＝（VE３− VE ４）/Rx ・・・（２６） となり、pnp およびnpn トランジスタ１〜４のベースエ
ミッタ間電圧をVBE １〜VBE ４としてIRx をV1で表す
と、 IRx ＝｛V1＋ VBE１− VBE３−（VBE ２− VBE４）｝/Rx ・・・（２７） となる。これより、npn トランジスタ３, ４の飽和電流
をIsn 、pnp トランジスタ１,２の飽和電流をIsp 、VT
をkT/qとおくと、 VBE １− VBE３＝ VT ln（IC１/Isp）− VT ln（IC３/Isn） ＝ VT ln（IsnIC １/IspIC３） ・・・（２８） VBE ２− VBE４＝ VT ln（IsnIC ２/IspIC４） ・・・（２９） となるので、 IRx ＝｛V1＋ VT ln（IC１IC４/IC ２IC３）｝/Rx ・・・（３０） という関係になる。pnp トランジスタ８, １０、pnp ト
ランジスタ９, １１は、それぞれカレントミラーを構成
するので、pnp およびnpn トランジスタ８〜１２, １４
のコレクタ電流をそれぞれIC８〜IC１２, １４とする
と、 IC８＝ IC １０＝ IC １＝ IC １２ ・・・（３１） IC９＝ IC １１＝ IC ２＝ IC １４ ・・・（３２） という関係が成り立つ。また、npn トランジスタ１２,
１４の飽和電流を２Isn 、抵抗１３, １５の抵抗値をR
E、抵抗１７, １９ の抵抗値を２RE とすると、 IC１６＝ IC １２/ ２ ・・・（３３） IC１８＝ IC １４/ ２ ・・・（３４） という関係も成り立つ。よって、 IC３＝ IC ８− IC ９/ ２ ・・・（３５） IC４＝ IC ９− IC ８/ ２ ・・・（３６） となり、（１）, （２）式を代入すると、 IC８＝２（Ix＋ IRx/ ３） ・・・（３７） IC９＝２（Ix− IRx/ ３） ・・・（３８） となる。In the voltage-to-current conversion circuit configured as described above, the voltage between the input terminals 23 and 24 is V1, the current of the current sources 6 and 7 is Ix, the resistor connected between the emitters of the npn transistors 3 and 4. Assuming that the resistance value of R5 is Rx and the current flowing through resistor 5 is IRx, the collector current IC3 of npn transistor 3 and the collector current IC4 of npn transistor 4
IC3 = Ix + IRx (24) IC4 = Ix-IRx (25) Assuming that the emitter voltages of the npn transistors 3 and 4 are VE3 and VE4, IRx becomes as follows: IRx = (VE3−VE4) / Rx (26), and the base-emitter voltage of the pnp and npn transistors 1-4 is VBE When IRx is represented by V1 as 1 to VBE4, IRx = {V1 + VBE1-VBE3- (VBE2-VBE4)} / Rx (27) Thus, the saturation current of the npn transistors 3 and 4 is Isn, the saturation current of the pnp transistors 1 and 2 is Isp, VT
Is set to kT / q, VBE1−VBE3 = VTln (IC1 / Isp) −VTln (IC3 / Isn) = VTln (IsnIC1 / IspIC3) (28) VBE2−VBE4 = VTln (IsnIC2 / IspIC4) (29) IRx = {V1 + VTln (IC1IC4 / IC2IC3)} / Rx (30) Since the pnp transistors 8 and 10 and the pnp transistors 9 and 11 form current mirrors, respectively, the pnp and npn transistors 8 to 12 and 14
, And the collector currents are IC8 to IC12 and IC14, respectively, the following relationship is established: IC8 = IC10 = IC1 = IC12 (31) IC9 = IC11 = IC2 = IC14 (32) Also, the npn transistor 12,
The saturation current of 14 is 2Isn, and the resistance values of resistors 13 and 15 are R
Assuming that the resistance value of E and the resistors 17 and 19 is 2RE, the relationship of IC16 = IC12 / 2 (33) IC18 = IC14 / 2 (34) is also established. Therefore, IC3 = IC8−IC9 / 2 (35) IC4 = IC9−IC8 / 2 (36), and by substituting equations (1) and (2), IC8 = 2 ( Ix + IRx / 3) (37) IC9 = 2 (Ix-IRx / 3) (38)
【００１４】一方、電流源２２の電流を２Iy、電流出力
端子２５, ２６間の差動出力電流をjとすると、npn ト
ランジスタ２０、 ２１のコレクタ電流IC２０、 IC２１
は、 IC２０＝ Iy − j ・・・（３９） IC２１＝ Iy ＋ j ・・・（４０） となる。従って、pnp トランジスタ８〜１１およびnpn
トランジスタ２０, ２１のベースエミッタ間電圧VBE ８
〜VBE １１,VBE２０,VBE２１は、 VBE ８＝ VBE１０＝ VT ln｛２（Ix ＋ IRx/ ３）/Isp｝・・・（４１） VBE ９＝ VBE１１＝ VT In｛２（Ix− IRx/ ３）/Isp｝ ・・・（４２） VBE ２０＝ VT ln｛（Iy− j）/Isn｝ ・・・（４３） VBE ２１＝ VT ln｛（Iy＋ j）/Isn｝ ・・・（４４） となる。npn トランジスタ２０, ２１のベース電圧VB２
０,VB ２１は、電源端子２７に印加する電圧をVCC とし
て、 VB２０＝ VCC− VBE８ ・・・（４５） VB２１＝ VCC− VBE９ ・・・（４６） となるので、 VCC − VBE８− VBE２０＝ VCC− VBE９− VBE２１ VBE８− VBE２１＝ VBE９− VBE２０ ・・・（４７） が成り立つ。従って、 VT ln ｛２Isn （Ix＋IRx/３）/Isp（Ix＋j ）｝ ＝ VT ln｛２Isn （Ix−IRx/３）/Isp（Iy−j ）｝ ・・・（４８） となるので、 （Ix＋IRx/３）/ （Iy＋j ）＝（Ix−IRx/３）/ （Iy−j ）・・・（４９） という関係が飽和電流IsやVTによらず成り立つ。これよ
り、差動出力電流ｊは、 ｊ＝２IyIRx/３Ix ・・・（５０） となる。On the other hand, assuming that the current of the current source 22 is 2Iy and the differential output current between the current output terminals 25 and 26 is j, the collector currents IC20 and IC21 of the npn transistors 20 and 21
IC20 = Iy−j (39) IC21 = Iy + j (40) Therefore, the pnp transistors 8 to 11 and npn
Voltage VBE 8 between base and emitter of transistors 20 and 21
VBE11, VBE20, and VBE21 are: VBE8 = VBE10 = VTln {2 (Ix + IRx / 3) / Isp} (41) VBE9 = VBE11 = VTIn {2 (Ix-IRx / 3) / Isp｝ (42) VBE 20 = VT ln ｛(Iy−j) / Isn｝ (43) VBE 21 = VT ln ｛(Iy + j) / Isn｝ (44) . npn Base voltage VB2 of transistors 20 and 21
0, VB21 is VB20 = VCC−VBE8 (45) where VB21 is the voltage applied to the power supply terminal 27, and VB21 = VCC−VBE9 (46), so that VCC−VBE8−VBE20 = VCC -VBE9-VBE21 VBE8-VBE21 = VBE9-VBE20 (47) Therefore, VT ln {2Isn (Ix + IRx / 3) / Isp (Ix + j)} = VTln {2Isn (Ix-IRx / 3) / Isp (Iy-j)} (48), so that (Ix + IRx / 3) / (Iy + j) = (Ix−IRx / 3) / (Iy−j) (49) The relationship holds regardless of the saturation current Is and VT. Thus, the differential output current j is j = 2IyIRx / 3Ix (50).
【００１５】また、この回路の応答速度は、トランジス
タのベースエミッタ間容量で決まる。pnp トランジスタ
８〜１１の順方向電流増幅率を共にhFE 、pnp トランジ
スタ８と１０のベース電流の合計をIB８、ベースエミッ
タ間容量の合計をCBE 、pnpトランジスタ９と１１のベ
ース電流の合計をIB９、ベースエミッタ間容量の合計を
CBE とおいて、pnp トランジスタ８, １０のベース電圧
VB８の応答速度をΔVB８/ Δt 、pnp トランジスタ９,
１１のベース電圧VB９の応答速度をΔVB９/ Δt とする
と、 ΔVB８/ Δt ＝ IB ８/CBE＝２（Ix＋ IRx/ ３）/hFECBE ・・・（５１） ΔVB９/ Δt ＝ IB ９/CBE＝２（Ix− IRx/ ３）/hFECBE ・・・（５２） と表される。The response speed of this circuit is determined by the capacitance between the base and the emitter of the transistor. The forward current amplification factors of the pnp transistors 8 to 11 are both hFE, the sum of the base currents of the pnp transistors 8 and 10 is IB8, the sum of the base-emitter capacitance is CBE, and the sum of the base currents of the pnp transistors 9 and 11 is IB9. The sum of the base-emitter capacitance
In CBE, the base voltage of pnp transistors 8 and 10
VB8 response speed is ΔVB8 / Δt, pnp transistor 9,
Assuming that the response speed of the 11 base voltage VB9 is ΔVB9 / Δt, ΔVB8 / Δt = IB8 / CBE = 2 (Ix + IRx / 3) / hFECBE (51) ΔVB9 / Δt = IB9 / CBE = 2 ( Ix−IRx / 3) / hFECBE (52)
【００１６】（実施の形態２）ところで、以上説明した
本発明の第１の実施の形態においては、式（３０）から
明白なように、入力電圧V １とIRx との間に非線形項が
生じている。図２は本発明の第２の実施の形態を示し、
入力に差動増幅器を設けることで非線形項を無くしてい
る。図２において、図１と対応する部分には同じ参照番
号を付し、説明を省略している。３、４は各々のエミッ
タ間が抵抗５で接続される第１、第２npn トランジス
タ、２８は出力が第１npn トランジスタ３のベースに接
続され、非反転入力端子に入力端子２３が接続されて正
相の入力電圧が印加され、反転入力端子に第１npn トラ
ンジスタ３のエミッタが接続される第１差動増幅器、２
９は出力が第２npn トランジスタ４のベースに接続さ
れ、非反転入力端子に入力端子２４が接続されて逆相の
入力電圧が印加され、反転入力端子に第２npn トランジ
スタ４のエミッタが接続される第２差動増幅器、６、７
は第１、第２npn トランジスタ３、４の各エミッタと接
地間に接続され、バイアス電流を供給する第１、第２電
流源、８、９は各々のエミッタが電源端子２７と接続さ
れ、各々のコレクタが第１、第２npn トランジスタ３、
４のコレクタと接続され、各々のコレクタベース間が短
絡された第１、第２pnp トランジスタ、１０、１１は各
々のベースが第１、第２pnp トランジスタ８、９のベー
スと接続され、各々のエミッタが電源端子２７と接続さ
れる第３、第４pnp トランジスタ、１２、１４は各々の
コレクタが第３、第４pnp トランジスタ１０、１１のコ
レクタと接続され、各々のエミッタと接地間に抵抗１
３、１５が接続され、各々のベースが各々のコレクタと
短絡される第３、第４npn トランジスタ、１６はベース
が第３npn トランジスタ１２のベースと接続され、エミ
ッタと接地間に抵抗が接続され、コレクタが第２npn ト
ランジスタ４のコレクタと接続される第５npn トランジ
スタ、１８はベースが第４npn トランジスタ１４のベー
スと接続され、エミッタと接地間に抵抗１９が接続さ
れ、コレクタが第１npn トランジスタ３のコレクタと接
続される第６npn トランジスタ、２０、２１は各々のベ
ースが第１、第２npn トランジスタ３、４のコレクタと
接続され、各々のエミッタが短絡され、各々のコレクタ
から出力端子２５、２６を介して出力電流を取り出す第
７、第８npn トランジスタ、２２は第７、第８npn トラ
ンジスタ２０、２１のエミッタと接地間に接続され、バ
イアス電流を供給する第３電流源である。(Embodiment 2) By the way, in the first embodiment of the present invention described above, as apparent from the equation (30), a nonlinear term is generated between the input voltage V1 and IRx. ing. FIG. 2 shows a second embodiment of the present invention,
A nonlinear amplifier is eliminated by providing a differential amplifier at the input. 2, parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted. Reference numerals 3 and 4 denote first and second npn transistors each having an emitter connected to each other by a resistor 5, and reference numeral 28 denotes an output whose output is connected to the base of the first npn transistor 3, an input terminal 23 connected to a non-inverting input terminal, and a positive phase. Of the first npn transistor 3 connected to the inverting input terminal of the first differential amplifier,
Reference numeral 9 denotes an output terminal whose output is connected to the base of the second npn transistor 4, the input terminal 24 is connected to the non-inverting input terminal, an input voltage of opposite phase is applied, and the emitter of the second npn transistor 4 is connected to the inverting input terminal. 2 differential amplifiers, 6, 7
Are connected between the emitters of the first and second npn transistors 3 and 4 and ground, and the first and second current sources 8 and 9 for supplying a bias current have their emitters connected to the power supply terminal 27 and The collectors are the first and second npn transistors 3,
The first and second pnp transistors 10 and 11 are connected to the collector of the first and second pnp transistors 8 and 9 and have their emitters connected to the bases of the first and second pnp transistors 8 and 9 respectively. The third and fourth pnp transistors 12, 14 connected to the power supply terminal 27 have their collectors connected to the collectors of the third and fourth pnp transistors 10, 11, respectively, and have a resistor 1 between each emitter and ground.
The third and fourth npn transistors 16 and 15 are connected to each other and each base is short-circuited to each collector. The base 16 is connected to the base of the third npn transistor 12 and the resistor is connected between the emitter and the ground. Is connected to the collector of the second npn transistor 4, the base of the fifth npn transistor 18 is connected to the base of the fourth npn transistor 14, the resistor 19 is connected between the emitter and the ground, and the collector is connected to the collector of the first npn transistor 3. The bases of the sixth npn transistors 20, 21 are connected to the collectors of the first and second npn transistors 3, 4, the emitters are short-circuited, and the output currents from the respective collectors via output terminals 25, 26 are connected. The seventh and eighth npn transistors, 22 for extracting the gates, are connected to the emitters of the seventh and eighth npn transistors 20, 21. The third current source is connected between the ground and supplies a bias current.
【００１７】この第２の実施の形態においては、npn ト
ランジスタ３、４のベースに差動増幅器２８、２９の出
力をそれぞれ接続し、npn トランジスタ３、４のエミッ
タを差動増幅器２８、２９の反転入力端子にそれぞれ接
続して負帰還構成とすると共に、非反転入力端子をそれ
ぞれ入力端子２３、２４に接続したものである。In the second embodiment, the outputs of the differential amplifiers 28 and 29 are connected to the bases of the npn transistors 3 and 4, respectively, and the emitters of the npn transistors 3 and 4 are inverted. The input terminals are respectively connected to form a negative feedback configuration, and the non-inverting input terminals are connected to the input terminals 23 and 24, respectively.
【００１８】この回路では、npn トランジスタ３のエミ
ッタが入力端子２３とイマジナリショート、つまり同一
電位となり、同様に、npn トランジスタ４のエミッタが
入力端子２４と同一電位となる。よって入力端子２３、
２４間に入力電圧V1を印加すると、抵抗５に流れる電流
IRx は、抵抗値をRxとして、 IRx ＝ V１/Rx ・・・（５３） となる。これより、（５０）式の差動出力電流ｊは、 ｊ＝２IyIRx/３Ix＝４IyV1/ ３IxRx ・・・（５４） となり、入力電圧Ｖ１に対して線形に変化する。In this circuit, the emitter of the npn transistor 3 has an imaginary short, that is, the same potential as the input terminal 23, and similarly, the emitter of the npn transistor 4 has the same potential as the input terminal 24. Therefore, the input terminal 23,
When the input voltage V1 is applied between 24, the current flowing through the resistor 5
IRx is expressed as follows: IRx = V1 / Rx (53) where Rx is the resistance value. Thus, the differential output current j in the equation (50) is j = 2IyIRx / 3Ix = 4IyV1 / 3IxRx (54), and changes linearly with respect to the input voltage V1.
【００１９】[0019]
【発明の効果】以上説明したように、本発明によれば、
電流源によるバイアス電流の値を増やさなくても高速に
動作する電圧電流変換回路を提供できるという効果を奏
する。As described above, according to the present invention,
There is an effect that it is possible to provide a voltage-current conversion circuit that operates at high speed without increasing the value of the bias current by the current source.
【図１】本発明の第１の実施の形態における電圧電流変
換回路の構成を示す回路図FIG. 1 is a circuit diagram showing a configuration of a voltage-current conversion circuit according to a first embodiment of the present invention.
【図２】本発明の第２の実施の形態における電圧電流変
換回路の構成を示す回路図FIG. 2 is a circuit diagram showing a configuration of a voltage-current conversion circuit according to a second embodiment of the present invention.
【図３】従来の電圧電流変換回路の構成の一例を示す回
路図FIG. 3 is a circuit diagram showing an example of a configuration of a conventional voltage-current conversion circuit.
１、２、８、９、１０、１１、３０、３１、３４、３
５、３６、３７ pnp トランジスタ ３、４、１２、１４、１６、１８、２０、２１、３２、
３３、３８、３９ npn トランジスタ ５、１３、１５、１７、１９、４０ 抵抗 ６、７、２２、４３、４４、４５ 電流源 ２３、２４、４１、４２ 入力端子 ２５、２６、４６、４７ 出力端子 ２７、４８ 電源端子 ２８、２９ 差動増幅器1, 2, 8, 9, 10, 11, 30, 31, 34, 3
5, 36, 37 pnp transistors 3, 4, 12, 14, 16, 18, 20, 21, 32,
33, 38, 39 npn transistor 5, 13, 15, 17, 19, 40 resistor 6, 7, 22, 43, 44, 45 current source 23, 24, 41, 42 input terminal 25, 26, 46, 47 output terminal 27, 48 Power supply terminal 28, 29 Differential amplifier
Claims (2)
される第１、第２pnpトランジスタと、各々のベースが
前記第１、第２pnp トランジスタの各々のエミッタに接
続され、各々のエミッタ間が抵抗で接続される第１、第
２npn トランジスタと、前記第１、第２npn トランジス
タの各エミッタと接地間に接続され、バイアス電流を供
給する第１、第２電流源と、各々のエミッタが電源端子
と接続され、各々のコレクタが前記第１、第２npn トラ
ンジスタのコレクタと接続され、各々のコレクタベース
間が短絡された第３、第４pnp トランジスタと、各々の
ベースが前記第３、第４pnp トランジスタのベースと接
続され、各々のエミッタが電源端子と接続され、各々の
コレクタが前記第１、第２pnp トランジスタのエミッタ
と接続される第５、第６pnp トランジスタと、各々のコ
レクタが前記第１、第２pnp トランジスタのコレクタと
接続され、各々のエミッタと接地間に抵抗が接続され、
各々のベースが各々のコレクタと短絡される第３、第４
npn トランジスタと、ベースが前記第３npn トランジス
タのベースと接続され、エミッタと接地間に抵抗が接続
され、コレクタが前記第２npn トランジスタのコレクタ
と接続される第５npn トランジスタと、ベースが前記第
４npn トランジスタのベースと接続され、エミッタと接
地間に抵抗が接続され、コレクタが前記第１npn トラン
ジスタのコレクタと接続される第６npn トランジスタ
と、各々のベースが前記第１、第２npn トランジスタの
コレクタと接続され、各々のエミッタが短絡され、各々
のコレクタから出力電流を取り出す第７、第８npn トラ
ンジスタと、前記第７、第８npn トランジスタのエミッ
タと接地間に接続され、バイアス電流を供給する第３電
流源とを備えた電圧電流変換回路。1. A first and second pnp transistor having respective bases connected to first and second input terminals, and a respective base connected to respective emitters of the first and second pnp transistors and a respective emitter. First and second npn transistors connected between each other by a resistor, first and second current sources connected between respective emitters of the first and second npn transistors and the ground to supply a bias current; Third and fourth pnp transistors, each having a collector connected to a power supply terminal, having a collector connected to the collector of the first and second npn transistors, and having a short circuit between each collector and base, and having a base connected to the third and fourth pnp transistors. Fifth and sixth pnp transistors connected to the base of the transistor, each emitter connected to the power supply terminal, and each collector connected to the emitters of the first and second pnp transistors. A register, first each collector said, is connected to the collector of the 2pnp transistor, resistor connected between ground and each of the emitter,
Third and fourth each base is shorted to each collector
An npn transistor, a fifth npn transistor having a base connected to the base of the third npn transistor, a resistor connected between the emitter and ground, a collector connected to the collector of the second npn transistor, and a base connected to the fourth npn transistor. A sixth npn transistor connected to a base, a resistor connected between the emitter and ground, a collector connected to the collector of the first npn transistor, and a base connected to the collectors of the first and second npn transistors; And the seventh and eighth npn transistors which have their emitters short-circuited and extract output current from their respective collectors, and a third current source connected between the emitters of the seventh and eighth npn transistors and ground to supply a bias current. Voltage-current conversion circuit.
１、第２npn トランジスタと、出力が前記第１npn トラ
ンジスタのベースに接続され、非反転入力端子に正相の
入力電圧が印加され、反転入力端子に前記第１npn トラ
ンジスタのエミッタが接続される第１差動増幅器と、出
力が前記第２npn トランジスタのベースに接続され、非
反転入力端子に逆相の入力電圧が印加され、反転入力端
子に前記第２npn トランジスタのエミッタが接続される
第２差動増幅器と、前記第１、第２npn トランジスタの
各エミッタと接地間に接続され、バイアス電流を供給す
る第１、第２電流源と、各々のエミッタが電源端子と接
続され、各々のコレクタが前記第１、第２npn トランジ
スタのコレクタと接続され、各々のコレクタベース間が
短絡された第１、第２pnp トランジスタと、各々のベー
スが前記第１、第２pnp トランジスタのベースと接続さ
れ、各々のエミッタが電源端子と接続される第３、第４
pnp トランジスタと、各々のコレクタが前記第３、第４
pnp トランジスタのコレクタと接続され、各々のエミッ
タと接地間に抵抗が接続され、各々のベースが各々のコ
レクタと短絡される第３、第４npn トランジスタと、ベ
ースが前記第３npn トランジスタのベースと接続され、
エミッタと接地間に抵抗が接続され、コレクタが前記第
２npn トランジスタのコレクタと接続される第５npn ト
ランジスタと、ベースが前記第４npn トランジスタのベ
ースと接続され、エミッタと接地間に抵抗が接続され、
コレクタが前記第１npn トランジスタのコレクタと接続
される第６npn トランジスタと、各々のベースが前記第
１、第２npn トランジスタのコレクタと接続され、各々
のエミッタが短絡され、各々のコレクタから出力電流を
取り出す第７、第８npn トランジスタと、前記第７、第
８npn トランジスタのエミッタと接地間に接続され、バ
イアス電流を供給する第３電流源とを備えた電圧電流変
換回路。2. The first and second npn transistors each having an emitter connected by a resistor, the output connected to the base of the first npn transistor, and a positive-phase input voltage applied to a non-inverting input terminal. A first differential amplifier having an input terminal connected to the emitter of the first npn transistor, an output connected to the base of the second npn transistor, a non-inverting input terminal receiving a reverse-phase input voltage, and an inverting input terminal A second differential amplifier to which an emitter of the second npn transistor is connected, first and second current sources connected between respective emitters of the first and second npn transistors and ground, and for supplying a bias current; An emitter is connected to the power supply terminal, each collector is connected to the collector of the first and second npn transistors, and the first and second pnp transistors are short-circuited between the respective collector and base. And registers, each of the base is the first, is connected to the base of the 2pnp transistor, a third respective emitters are connected to the power supply terminal, a fourth
a pnp transistor and each collector is connected to the third and fourth transistors.
Third and fourth npn transistors, which are connected to the collector of the pnp transistor, a resistor is connected between each emitter and ground, and each base is short-circuited to each collector, and the base is connected to the base of the third npn transistor. ,
A resistor is connected between the emitter and ground, a fifth npn transistor having a collector connected to the collector of the second npn transistor, a base connected to the base of the fourth npn transistor, and a resistor connected between the emitter and ground.
A sixth npn transistor having a collector connected to the collector of the first npn transistor, a base connected to the collectors of the first and second npn transistors, an emitter short-circuited, and an output current drawn from each collector. 7. A voltage-current conversion circuit comprising: an eighth npn transistor; and a third current source connected between the emitters of the seventh and eighth npn transistors and the ground, and for supplying a bias current.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154172A JPH114127A (en) | 1997-06-11 | 1997-06-11 | Voltage current conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154172A JPH114127A (en) | 1997-06-11 | 1997-06-11 | Voltage current conversion circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH114127A true JPH114127A (en) | 1999-01-06 |
Family
ID=15578416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9154172A Pending JPH114127A (en) | 1997-06-11 | 1997-06-11 | Voltage current conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH114127A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007215127A (en) * | 2006-02-13 | 2007-08-23 | New Japan Radio Co Ltd | Operational amplifier |
-
1997
- 1997-06-11 JP JP9154172A patent/JPH114127A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007215127A (en) * | 2006-02-13 | 2007-08-23 | New Japan Radio Co Ltd | Operational amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (en) | ||
| JPH0227806A (en) | Mutual conductance circuit | |
| JP2752683B2 (en) | Regulated reference current voltage source | |
| JPH08250941A (en) | Low-distortion differential amplifier circuit | |
| JP3110502B2 (en) | Current mirror circuit | |
| EP0475507B1 (en) | Amplifier arrangement | |
| JP3532782B2 (en) | Signal input circuit and variable gain amplifier using the same | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPH10150332A (en) | Differential circuit | |
| JPH114127A (en) | Voltage current conversion circuit | |
| JP3178716B2 (en) | Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit | |
| JP3022388B2 (en) | Translinear multiplier | |
| JPS6236337Y2 (en) | ||
| JP2513196B2 (en) | Differential amplifier circuit | |
| JPH04127703A (en) | Operational amplifier | |
| JP2956609B2 (en) | Bipolar multiplier | |
| JP3129071B2 (en) | Voltage controlled amplifier | |
| JP2693501B2 (en) | Differential amplifier circuit | |
| JPH0513051Y2 (en) | ||
| JP2604043Y2 (en) | Reference voltage source circuit | |
| JPH0546792A (en) | Multiplying circuit | |
| JP3161929B2 (en) | Voltage conversion circuit | |
| JP2591817Y2 (en) | Constant voltage generation circuit | |
| JPH06120784A (en) | Window comparator |