JP3022388B2 - Translinear multiplier - Google Patents
Translinear multiplierInfo
- Publication number
- JP3022388B2 JP3022388B2 JP9077421A JP7742197A JP3022388B2 JP 3022388 B2 JP3022388 B2 JP 3022388B2 JP 9077421 A JP9077421 A JP 9077421A JP 7742197 A JP7742197 A JP 7742197A JP 3022388 B2 JP3022388 B2 JP 3022388B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- input current
- differential
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は差動増幅回路に係わ
り、特に広い入力電圧範囲に渡って直線的なトランスコ
ンダクタンスを有するOTAに関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a differential amplifier circuit, and more particularly to an OTA having a linear transconductance over a wide input voltage range.
【0002】[0002]
【従来の技術】従来、この種の差動回路はOTA(Oper
ational Transconductance Amplifier)と呼ばれる。O
TAのようにトランスコンダクタンスが線形(リニア)
となる回路は「トランスリニア」回路とも呼ばれる。し
たがって、本願のようにバイポーラ回路で構成されるO
TAは、入力電圧と差動回路の駆動電流との積が得られ
ることからトランスリニアマルチプライヤとも呼べる。2. Description of the Related Art Conventionally, this type of differential circuit has been known as OTA (Oper
ational Transconductance Amplifier). O
Transconductance is linear like TA
Is also called a "translinear" circuit. Therefore, as shown in the present application, O
TA can be called a translinear multiplier because a product of the input voltage and the drive current of the differential circuit is obtained.
【0003】本願は従来の特登第2512385号に記
載されたトランスリニアマルチプライヤが線形動作しな
い、すなわちトランスリニアマルチプライヤにならない
ことを指摘し、正しいトランスリニアマルチプライヤと
なるための構成要素を明らかにして本願請求項とするも
のである。[0003] The present application points out that the conventional translinear multiplier described in Japanese Patent Publication No. 251385 does not operate linearly, that is, does not become a translinear multiplier, and clarifies the components for realizing a correct translinear multiplier. It is the claim of the present application.
【0004】はじめに、トランジスタ・モデルについて
述べる。トランジスタのコレクタ電流IC とベース−エ
ミッタ間電圧VBEの関係は、これらが指数則に従うもの
とすれば次式で示される。[0004] First, a transistor model will be described. The relationship between the collector current I C of the transistor and the base-emitter voltage V BE is represented by the following equation, assuming that they follow an exponential law.
【0005】[0005]
【数1】 ここで、IS は飽和電流、VT は熱電圧であり、VT =
kT/qで表される。ただし、qは単位電子電荷、kは
ボルツマン定数、Tは絶対温度である。(Equation 1) Here, IS is the saturation current, VT is the thermal voltage, and VT =
It is represented by kT / q. Here, q is a unit electron charge, k is a Boltzmann constant, and T is an absolute temperature.
【0006】ベース−エミッタ間電圧VBEが600mV
前後のトランジスタの場合、通常動作時には指数部ex
p(VBE/VT )が10乗程度の値になるため、−1を
無視できる。したがって、(1)式はThe base-emitter voltage V BE is 600 mV
In the case of the front and rear transistors, the exponent part ex during normal operation
Since p (V BE / V T ) is a value of the order of ten, −1 can be ignored. Therefore, equation (1) is
【0007】[0007]
【数2】 としてよい。(Equation 2) It may be.
【0008】次に、特登第2512385号に記載され
た従来のトランスリニアマルチプライヤの動作について
説明する。図5は従来のトランシリニアマルチプライヤ
の構成を示す回路図である。Next, the operation of the conventional translinear multiplier described in Japanese Patent Publication No. 251385 will be described. FIG. 5 is a circuit diagram showing a configuration of a conventional translinear multiplier.
【0009】図5において、トランジスタQ109およ
びQ110が差動入力電圧Viに対して線形動作してい
るならば、トランスコンダクタンスをGmとおくと、直
列ダイオードD101、D104、および直列ダイオー
ドD103、D106に流れる電流IA1、IA2はIn FIG. 5, if the transistors Q109 and Q110 are operating linearly with respect to the differential input voltage Vi, if the transconductance is set to Gm, the transistors Q109 and Q110 flow through the series diodes D101 and D104 and the series diodes D103 and D106. The currents I A1 and I A2 are
【0010】[0010]
【数3】 また、直列ダイオードD102、D105には定電流I
OBが流れているから、各直列ダイオードによる電圧降下
は、それぞれ(Equation 3) Further, the constant current I is supplied to the series diodes D102 and D105.
Since OB is flowing, the voltage drop due to each series diode is
【0011】[0011]
【数4】 したがって、差動回路12、14に対する差動入力電圧
ΔV1 、ΔV2 は、(Equation 4) Therefore, the differential input voltages ΔV 1 and ΔV 2 to the differential circuits 12 and 14 are
【0012】[0012]
【数5】 よって、並列接続された2対の差動回路12、14の差
動出力電流ΔIは、(Equation 5) Therefore, the differential output current ΔI of the two pairs of differential circuits 12 and 14 connected in parallel is
【0013】[0013]
【数6】 と求まり、線形動作しない。(Equation 6) Does not work linearly.
【0014】[0014]
【発明が解決しようとする課題】アナログ信号処理にお
いて、OTAは欠くことのできない基本ファンクション
ブロックである。しかしながら、上述したように特登第
2512385号に記載されたトランスリニアマルチプ
ライヤは線形動作しなかった。In analog signal processing, the OTA is an indispensable basic function block. However, the translinear multiplier described in Japanese Patent Publication No. 251385 did not operate linearly as described above.
【0015】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、アナロ
グ信号処理において最も基本的なOTAを、広い線形入
力電圧範囲を持つトランスリニアマルチプライヤとして
半導体集積回路上に実現することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art. The most basic OTA in analog signal processing is a translinear multiplier having a wide linear input voltage range. It is intended to be realized on a semiconductor integrated circuit.
【0016】[0016]
【課題を解決するための手段】上記目的を達成するため
本発明のトランスリニアマルチプライヤは、直列に接続
された2つのダイオードからなり、第1の入力電流で駆
動される第1の直列ダイオードと、直列に接続された2
つのダイオードからなり、第2の入力電流で駆動される
第2の直列ダイオードと、直列に接続された2つのダイ
オードからなり、前記第1の入力電流及び前記第2の入
力電流の積の平方根の値の電流で駆動される第3の直列
ダイオードと、前記第2の直列ダイオードの端子電圧及
び前記第3の直列ダイオードの端子電圧を差動入力電圧
とし、差動対を構成する2つのトランジスタが第3の入
力電流で駆動される第1の差動回路と、前記第3の直列
ダイオードの端子電圧及び前記第1の直列ダイオードの
端子電圧を差動入力電圧とし、差動対を構成する2つの
トランジスタが前記第3の入力電流で駆動される第2の
差動回路と、を有することを特徴とする。In order to achieve the above object, a translinear multiplier according to the present invention comprises two diodes connected in series, a first series diode driven by a first input current, and , Two connected in series
A second series diode driven by a second input current and a second diode connected in series, the square root of the product of the first input current and the second input current. A third series diode driven by a current having a value, a terminal voltage of the second series diode and a terminal voltage of the third series diode as differential input voltages, and two transistors forming a differential pair A first differential circuit driven by a third input current, and a terminal voltage of the third series diode and a terminal voltage of the first series diode as differential input voltages to form a differential pair. And a second differential circuit in which one transistor is driven by the third input current.
【0017】このとき、前記第1の入力電流、及び前記
第2の入力電流は、差動回路からなる電圧電流変換器の
差動出力電流であり、前記第3の直列ダイオードは、前
記第1の入力電流で駆動されるダイオードと、前記第2
の入力電流で駆動されるトランジスタとから構成され、
該ダイオードの順方向電圧と該トランジスタのベースエ
ミッタ間電圧との和電圧を出力する。At this time, the first input current and the second input current are differential output currents of a voltage-current converter comprising a differential circuit, and the third series diode is A diode driven by an input current of
And a transistor driven by an input current of
A sum voltage of a forward voltage of the diode and a voltage between the base and the emitter of the transistor is output.
【0018】また、本発明のトランスリニアマルチプラ
イヤの他の構成は、第1の入力電流で駆動され、コレク
タとベースが接続された第1のトランジスタ及び第2の
トランジスタが直列に接続されてなる第1の直列ダイオ
ードと、第2の入力電流で駆動され、コレクタとベース
が接続された第3のトランジスタ及び第4のトランジス
タが直列に接続されてなる第2の直列ダイオードと、第
3の入力電流で駆動され、コレクタとベースが接続され
た第5のトランジスタと、第4の入力電流で駆動され、
前記第5のトランジスタのエミッタにベースが接続され
た第6のトランジスタと、前記第2の直列ダイオードの
端子電圧と前記第6のトランジスタのエミッタ電圧とを
差動入力電圧とする第7のトランジスタ及び第8のトラ
ンジスタからなる第1の差動回路、及び前記第1の直列
ダイオードの端子電圧と前記第6のトランジスタのエミ
ッタ電圧とを差動入力電圧とする第9のトランジスタ及
び第10のトランジスタとからなる第2の差動回路を備
え、前記第7のトランジスタ、前記第8のトランジス
タ、前記第9のトランジスタ、及び前記第10のトラン
ジスタの各エミッタがそれぞれ共通に接続されて、第5
の入力電流で駆動される差動対回路と、を有し、前記第
3の入力電流を前記第1の入力電流のa倍の電流とし、
前記第4の入力電流を前記第2の入力電流のb倍の電流
とし、前記第1のトランジスタ、前記第3のトランジス
タ、前記第7のトランジスタ、及び前記第9のトランジ
スタのエミッタ面積をそれぞれ1として、前記第2のト
ランジスタ及び前記第4のトランジスタのエミッタ面積
をそれぞれK2 、前記第5のトランジスタのエミッタ面
積をK3 、前記第6のトランジスタのエミッタ面積をK
4 、前記第8のトランジスタ及び前記第10のトランジ
スタのエミッタ面積をそれぞれK1 としたとき、 K3 ・K4 =a・b・K1 ・K2 であることを特徴とする。Further, another configuration of the translinear multiplier of the present invention is configured such that a first transistor and a second transistor which are driven by a first input current and whose collector and base are connected are connected in series. A first series diode, a second series diode driven by a second input current and having a third transistor and a fourth transistor connected in collector and base connected in series, and a third input A fifth transistor driven by a current, the collector and the base of which are connected, and a fourth input current;
A sixth transistor having a base connected to the emitter of the fifth transistor, a seventh transistor having a terminal voltage of the second series diode and an emitter voltage of the sixth transistor as a differential input voltage, A first differential circuit composed of an eighth transistor, ninth and tenth transistors having a terminal voltage of the first series diode and an emitter voltage of the sixth transistor as a differential input voltage; And the emitters of the seventh transistor, the eighth transistor, the ninth transistor, and the tenth transistor are commonly connected to each other, and the fifth differential circuit
And a differential pair circuit driven by an input current of, wherein the third input current is a current a times the first input current,
The fourth input current is a current b times the second input current, and the emitter areas of the first transistor, the third transistor, the seventh transistor, and the ninth transistor are each 1 The emitter area of the second transistor and the fourth transistor is K 2 , the emitter area of the fifth transistor is K 3 , and the emitter area of the sixth transistor is K 3
4. When the emitter area of the eighth transistor and the emitter area of the tenth transistor are K 1 , respectively, K 3 · K 4 = ab · K 1 · K 2 .
【0019】このとき、前記第1の入力電流、及び前記
第2の入力電流が、差動回路からなる電圧電流変換器の
差動出力電流である。At this time, the first input current and the second input current are differential output currents of a voltage-current converter composed of a differential circuit.
【0020】上記のように構成されたトランスリニアマ
ルチプライヤは、3ペアの直列ダイオードを、電圧電流
変換器から出力される2つの差動出力電流と、2つの差
動出力電流の積の平方根に等しい電流で駆動すること
で、電圧電流変換器の差動出力電流で駆動される2ペア
の直列ダイオードの中点電圧が得られる。したがって、
tanh-1(x/2)−tanh(x/2)変換を実現
でき、線形動作するトランスリニアマルチプライヤを実
現できる。In the translinear multiplier configured as described above, three pairs of series diodes are connected to the square root of the product of two differential output currents output from the voltage-current converter and two differential output currents. Driving with equal current results in the midpoint voltage of two pairs of series diodes driven by the differential output current of the voltage-to-current converter. Therefore,
A tanh -1 (x / 2) -tanh (x / 2) conversion can be realized, and a translinear multiplier that operates linearly can be realized.
【0021】[0021]
【発明の実施の形態】次に本発明について図面を参照し
て説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0022】図1は本発明の第1の実施形態に係わるト
ランスリニアマルチプライヤの構成を示す回路図であ
る。図1において、直列ダイオードD1、D4には電流
IA1が流れ、直列ダイオードD2、D5には電流IA2が
流れている。FIG. 1 is a circuit diagram showing a configuration of a translinear multiplier according to a first embodiment of the present invention. 1, the current I A1 flows through the series diode D1, D4, and the current I A2 flows through the series diode D2, D5.
【0023】本発明のトランスリニアマルチプライヤで
は、直列ダイオードD3、D6に電流(IA1・IA2)
1/2 が流れようにする。このような電流を流すことで、
直列ダイオードD3、D6の端子電圧V3 は、直列ダイ
オードD1、D4の端子電圧V 1 と直列ダイオードD
2、D5の端子電圧V2 の中点電圧となる。In the translinear multiplier of the present invention,
Is the current (IA1・ IA2)
1/2To make it flow. By passing such a current,
Terminal voltage V of series diodes D3 and D6ThreeIs a serial die
Terminal voltage V of diodes D1 and D4 1And series diode D
2, terminal voltage V of D5TwoBecomes the midpoint voltage.
【0024】端子電圧V3 を端子電圧V1 と端子電圧V
2 の中点電圧にする具体的な回路を図2に示す。図2は
本発明の第2の実施形態に係わるトランスリニアマルチ
プライヤの構成を示す回路図である。なお、図2に示し
た回路の各素子間の整合性は良いと仮定する。The terminal voltage V 3 is divided into the terminal voltage V 1 and the terminal voltage V.
The specific circuit to a second midpoint voltage shown in FIG. FIG. 2 is a circuit diagram showing a configuration of a translinear multiplier according to a second embodiment of the present invention. It is assumed that the matching between the elements of the circuit shown in FIG. 2 is good.
【0025】図2において、V−I変換器1が差動入力
電圧Viに対して線形動作しているならば、トランスコ
ンダクタンスをGmとおくと、直列ダイオードD1、D
4、および直列ダイオードD2、D5に流れている電流
IA1、IA2はIn FIG. 2, if the VI converter 1 is operating linearly with respect to the differential input voltage Vi, the transconductance is set to Gm, and the series diodes D1, D
4, and the currents I A1 and I A2 flowing in the series diodes D2 and D5 are
【0026】[0026]
【数7】 また、ダイオードD3には電流IA1、トランジスタQ5
には電流IA2が流れているから、直列ダイオードD1、
D4、直列ダイオードD2、D5、およびダイオードD
3とトランジスタQ5による電圧降下V1 、V2 、V3
は、それぞれ(Equation 7) The diode D3 has a current IA1 and a transistor Q5.
Has a current I A2 flowing through it.
D4, series diodes D2, D5, and diode D
3 and the voltage drop V 1 of the transistors Q5, V 2, V 3
Respectively
【0027】[0027]
【数8】 したがって、差動回路2、4に対する差動入力電圧ΔV
1 、ΔV2 は(Equation 8) Therefore, the differential input voltage ΔV for the differential circuits 2 and 4
1 , ΔV 2
【0028】[0028]
【数9】 よって、並列接続された2対の差動回路2、4の差動出
力電流ΔIは(Equation 9) Therefore, the differential output current ΔI of the two pairs of differential circuits 2, 4 connected in parallel is
【0029】[0029]
【数10】 と求まり、線形動作する。(Equation 10) And linearly operate.
【0030】一般に、上述した本発明のやり方は、従来
から良く知られているギルバートゲインセルにおいて、
線形なV−I変換器1の各出力電流を1個のダイオード
を介して電圧に変換(tanh-1)し、その差電圧を差
動回路の入力としてtanh変換する方法からも導け
る。すなわち、tanh-1−tanh変換ではIn general, the above-described approach of the present invention, in a well-known Gilbert gain cell,
It can be derived from a method of converting each output current of the linear VI converter 1 into a voltage (tanh -1 ) through one diode, and performing a tanh conversion on the difference voltage as an input of the differential circuit. That is, in the tanh -1 -tanh conversion
【0031】[0031]
【数11】 を用いているが、本やり方では[Equation 11] Is used, but in this way
【0032】[0032]
【数12】 を用いている。すなわち、2個のダイオードを直列接続
することで2倍された差電圧を得ている。本発明のやり
方では電源電圧がトランジスタのベース−エミッタ電圧
VBE分だけ高くなるが、素子のバラツキにより発生する
ベース−エミッタ電圧VBEのオフセット電圧は、2個の
ダイオードでは√2倍に収まるから1/√2(=0.7
07)に低減できる効果がある。(Equation 12) Is used. That is, a doubled difference voltage is obtained by connecting two diodes in series. Although higher by emitter voltage V BE fraction, base generated by variations in the device - - supply voltage in the manner of the present invention is the base of the transistor offset voltage of the emitter voltage V BE is the two diodes from fits to √2 times 1 / √2 (= 0.7
07).
【0033】ところで、線形なV−I変換器を実現する
ことは必ずしも容易ではない。図3は図2に示したV−
I変換器1を差動回路を用いて構成した例を示してい
る。図3に示したV−I変換器では線形なV−I変換が
得られないが、簡単な構成で実用的な電圧−電流変換特
性が得られる。It is not always easy to realize a linear VI converter. FIG. 3 shows V- shown in FIG.
The example which comprised I converter 1 using a differential circuit is shown. Although the VI converter shown in FIG. 3 cannot obtain linear VI conversion, practical voltage-current conversion characteristics can be obtained with a simple configuration.
【0034】さらに、(18)式で表わされる伝達特性
を持つ回路は、2つの差動対の各エミッタをそれぞれ共
通に接続して1つのテール電流で駆動する回路でも実現
できる。このような回路を図4に示す。Further, the circuit having the transfer characteristic represented by the equation (18) can be realized by a circuit in which the emitters of two differential pairs are connected in common and driven by one tail current. Such a circuit is shown in FIG.
【0035】図4において、Referring to FIG.
【0036】[0036]
【数13】 また、テール電流の条件より、(Equation 13) Also, from the tail current condition,
【0037】[0037]
【数14】 (19)式から(24)式を解くと、[Equation 14] Solving equation (24) from equation (19) gives
【0038】[0038]
【数15】 したがって、(Equation 15) Therefore,
【0039】[0039]
【数16】 ここで、V−I変換器3が差動入力電圧Viに対して線
形動作しているならば、トランスコンダクタンスをGm
とおくと、電流IA1、IA2は(Equation 16) Here, if the VI converter 3 is operating linearly with respect to the differential input voltage Vi, the transconductance is set to Gm.
In other words, the currents I A1 and I A2
【0040】[0040]
【数17】 また、ベース電圧V1 、V2 、V3 は、それぞれ[Equation 17] The base voltages V 1 , V 2 and V 3 are respectively
【0041】[0041]
【数18】 (27)式から(29)式を(26)式に代入すると、(Equation 18) Substituting equation (29) into equation (26) from equation (27) gives
【0042】[0042]
【数19】 ここで、(30)式が(18)式と等価となるためには[Equation 19] Here, in order for equation (30) to be equivalent to equation (18),
【0043】[0043]
【数20】 これは、端子電圧V3 に端子電圧V1 と端子電圧V2 の
中点電圧を与える条件である。この時、(30)式は(Equation 20) This is the condition to provide the terminal voltage V 3 the midpoint voltage of the terminal voltage V 1 and the terminal voltage V 2. At this time, equation (30) is
【0044】[0044]
【数21】 と求まり、線形動作するトランスリニアマルチプライヤ
となっている。(Equation 21) Thus, a translinear multiplier that operates linearly is obtained.
【0045】[0045]
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。Since the present invention is configured as described above, the following effects can be obtained.
【0046】第1の効果は、線形動作するOTAを実現
できるということである。The first effect is that an OTA that operates linearly can be realized.
【0047】その理由は、並列接続された差動回路の共
通印加電圧を中点電圧としているからである。The reason is that the common applied voltage of the differential circuits connected in parallel is the midpoint voltage.
【0048】第2のの効果は、素子のバラツキにより発
生するトランジスタのベース−エミッタ電圧VBEのオフ
セット電圧の影響を低減できることである。The second effect is that the influence of the offset voltage of the base-emitter voltage V BE of the transistor, which is caused by the variation of the elements, can be reduced.
【0049】その理由は、2つのダイオードを直列接続
としているからである。The reason is that two diodes are connected in series.
【図1】本発明の第1の実施形態に係わるトランスリニ
アマルチプライヤの構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a translinear multiplier according to a first embodiment of the present invention.
【図2】本発明の第2の実施形態に係わるトランスリニ
アマルチプライヤの構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a translinear multiplier according to a second embodiment of the present invention.
【図3】本発明の第3の実施形態に係わるトランスリニ
アマルチプライヤの構成を示す回路図である。FIG. 3 is a circuit diagram showing a configuration of a translinear multiplier according to a third embodiment of the present invention.
【図4】本発明の第4の実施形態に係わるトランスリニ
アマルチプライヤの構成を示す回路図である。FIG. 4 is a circuit diagram showing a configuration of a translinear multiplier according to a fourth embodiment of the present invention.
【図5】従来のトランスリニアマルチプライヤの構成を
示す回路図である。FIG. 5 is a circuit diagram showing a configuration of a conventional translinear multiplier.
1、3 V−I変換器 2、4 差動回路 D1〜D7 ダイオード Q1〜Q18 トランジスタ R 抵抗器 RL 負荷抵抗 1,3 VI converter 2,4 Differential circuit D1-D7 Diode Q1-Q18 Transistor R Resistor RL Load resistance
Claims (5)
なり、第1の入力電流で駆動される第1の直列ダイオー
ドと、 直列に接続された2つのダイオードからなり、第2の入
力電流で駆動される第2の直列ダイオードと、 直列に接続された2つのダイオードからなり、前記第1
の入力電流及び前記第2の入力電流の積の平方根の値の
電流で駆動される第3の直列ダイオードと、 前記第2の直列ダイオードの端子電圧及び前記第3の直
列ダイオードの端子電圧を差動入力電圧とし、差動対を
構成する2つのトランジスタが第3の入力電流で駆動さ
れる第1の差動回路と、 前記第3の直列ダイオードの端子電圧及び前記第1の直
列ダイオードの端子電圧を差動入力電圧とし、差動対を
構成する2つのトランジスタが前記第3の入力電流で駆
動される第2の差動回路と、を有することを特徴とする
トランスリニアマルチプライヤ。1. A first series diode comprising two diodes connected in series and driven by a first input current, and a second series diode comprising two diodes connected in series and driven by a second input current And a second series diode connected in series, and two diodes connected in series.
A third series diode driven by a current having a value equal to the square root of the product of the input current and the second input current, and a terminal voltage of the second series diode and a terminal voltage of the third series diode. A first differential circuit in which two transistors forming a differential pair are driven by a third input current as a dynamic input voltage; a terminal voltage of the third series diode and a terminal of the first series diode And a second differential circuit in which two transistors forming a differential pair are driven by the third input current, wherein the voltage is a differential input voltage.
力電流は、差動回路からなる電圧電流変換器の差動出力
電流であることを特徴とする請求項1に記載のトランス
リニアマルチプライヤ。2. The translinear according to claim 1, wherein the first input current and the second input current are differential output currents of a voltage-current converter including a differential circuit. Multiplier.
2の入力電流で駆動されるトランジスタとから構成さ
れ、 該ダイオードの順方向電圧と該トランジスタのベースエ
ミッタ間電圧との和電圧を出力することを特徴とする請
求項2に記載のトランスリニアマルチプライヤ。3. The third series diode includes: a diode driven by the first input current; and a transistor driven by the second input current. 3. The translinear multiplier according to claim 2, wherein a sum voltage with a voltage between the base and the emitter of the transistor is output.
ベースが接続された第1のトランジスタ及び第2のトラ
ンジスタが直列に接続されてなる第1の直列ダイオード
と、 第2の入力電流で駆動され、コレクタとベースが接続さ
れた第3のトランジスタ及び第4のトランジスタが直列
に接続されてなる第2の直列ダイオードと、 第3の入力電流で駆動され、コレクタとベースが接続さ
れた第5のトランジスタと、 第4の入力電流で駆動され、前記第5のトランジスタの
エミッタにベースが接続された第6のトランジスタと、 前記第2の直列ダイオードの端子電圧と前記第6のトラ
ンジスタのエミッタ電圧とを差動入力電圧とする第7の
トランジスタ及び第8のトランジスタからなる第1の差
動回路、及び前記第1の直列ダイオードの端子電圧と前
記第6のトランジスタのエミッタ電圧とを差動入力電圧
とする第9のトランジスタ及び第10のトランジスタと
からなる第2の差動回路を備え、前記第7のトランジス
タ、前記第8のトランジスタ、前記第9のトランジス
タ、及び前記第10のトランジスタの各エミッタがそれ
ぞれ共通に接続されて、第5の入力電流で駆動される差
動対回路と、を有し、 前記第3の入力電流を前記第1の入力電流のa倍の電流
とし、前記第4の入力電流を前記第2の入力電流のb倍
の電流とし、 前記第1のトランジスタ、前記第3のトランジスタ、前
記第7のトランジスタ、及び前記第9のトランジスタの
エミッタ面積をそれぞれ1として、前記第2のトランジ
スタ及び前記第4のトランジスタのエミッタ面積をそれ
ぞれK2 、前記第5のトランジスタのエミッタ面積をK
3 、前記第6のトランジスタのエミッタ面積をK4 、前
記第8のトランジスタ及び前記第10のトランジスタの
エミッタ面積をそれぞれK1 としたとき、 K3 ・K4 =a・b・K1 ・K2 であることを特徴とするトランスリニアマルチプライ
ヤ。4. A first series diode driven by a first input current and having a first transistor and a second transistor connected in collector and base connected in series; and A second series diode that is driven and has a third transistor and a fourth transistor connected in series with a collector and a base, and a second series diode that is driven with a third input current and has a collector and a base connected. A sixth transistor driven by a fourth input current and having a base connected to the emitter of the fifth transistor; a terminal voltage of the second series diode and an emitter of the sixth transistor A first differential circuit composed of a seventh transistor and an eighth transistor having a differential input voltage as a differential input voltage, and a terminal voltage of the first series diode. And a second differential circuit including a ninth transistor and a tenth transistor, each of which has a differential input voltage based on the differential input voltage and an emitter voltage of the sixth transistor. A differential pair circuit in which emitters of the ninth transistor and the tenth transistor are connected to each other in common and driven by a fifth input current; The first input current, the third transistor, the seventh transistor, wherein the current is a times as large as the first input current, and the fourth input current is b times as large as the second input current. and the ninth emitter areas of the transistors respectively as 1, the respective K 2 the emitter area of the second transistor and the fourth transistor, the fifth transistor The emitter area K of
3 , when the emitter area of the sixth transistor is K 4 , and the emitter areas of the eighth transistor and the tenth transistor are K 1 , respectively, K 3 · K 4 = a · b · K 1 · K 2. A translinear multiplier, which is 2 .
力電流が、差動回路からなる電圧電流変換器の差動出力
電流であることを特徴とする請求項4に記載のトランス
リニアマルチプライヤ。5. The translinear according to claim 4, wherein the first input current and the second input current are differential output currents of a voltage-current converter including a differential circuit. Multiplier.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9077421A JP3022388B2 (en) | 1997-03-28 | 1997-03-28 | Translinear multiplier |
GB9806514A GB2323728A (en) | 1997-03-28 | 1998-03-26 | Bipolar OTA based on hyperbolic function transformation |
AU59685/98A AU5968598A (en) | 1997-03-28 | 1998-03-27 | Bipolar OTA based on tanh-1-tanh transformation |
CN 98109467 CN1213215A (en) | 1997-03-28 | 1998-03-28 | Bipolar operational transconductance amplifier based on inverse hyperbolic tangent-hyperbolic tangent transformation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9077421A JP3022388B2 (en) | 1997-03-28 | 1997-03-28 | Translinear multiplier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10276049A JPH10276049A (en) | 1998-10-13 |
JP3022388B2 true JP3022388B2 (en) | 2000-03-21 |
Family
ID=13633509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9077421A Expired - Lifetime JP3022388B2 (en) | 1997-03-28 | 1997-03-28 | Translinear multiplier |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3022388B2 (en) |
CN (1) | CN1213215A (en) |
AU (1) | AU5968598A (en) |
GB (1) | GB2323728A (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111412A (en) | 2000-09-29 | 2002-04-12 | Toshiba Corp | Amplification circuit |
DE10106388C2 (en) | 2001-02-12 | 2002-12-12 | Infineon Technologies Ag | Circuit arrangement for providing exponential predistortion for an adjustable amplifier |
EP2733465A1 (en) | 2012-11-16 | 2014-05-21 | Infineon Technologies AG | Sensor signal processing using translinear mesh |
CN110768645B (en) * | 2019-09-03 | 2023-08-01 | 西安电子科技大学 | Anti-hyperbolic tangent predistortion circuit, transconductor and GM-C low-pass filter |
CN113696781B (en) * | 2021-08-10 | 2023-07-25 | 岚图汽车科技有限公司 | New energy automobile OTA (over the air) upgrading storage battery capacity detection method and system |
CN116614123B (en) * | 2023-05-25 | 2024-06-28 | 惠科股份有限公司 | Differential pair circuit, signal transmission method thereof and display panel |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5331289A (en) * | 1993-02-08 | 1994-07-19 | Tektronix, Inc. | Translinear fT multiplier |
-
1997
- 1997-03-28 JP JP9077421A patent/JP3022388B2/en not_active Expired - Lifetime
-
1998
- 1998-03-26 GB GB9806514A patent/GB2323728A/en not_active Withdrawn
- 1998-03-27 AU AU59685/98A patent/AU5968598A/en not_active Abandoned
- 1998-03-28 CN CN 98109467 patent/CN1213215A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
AU5968598A (en) | 1998-10-01 |
CN1213215A (en) | 1999-04-07 |
GB9806514D0 (en) | 1998-05-27 |
GB2323728A (en) | 1998-09-30 |
JPH10276049A (en) | 1998-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0884037A (en) | Logarithmic amplifier circuit | |
JPH0227806A (en) | Mutual conductance circuit | |
JPH09219630A (en) | Differential circuit | |
JP3022388B2 (en) | Translinear multiplier | |
JP2953383B2 (en) | Voltage-current converter | |
JPH09116350A (en) | Ota and multiplier | |
JP2638494B2 (en) | Voltage / current conversion circuit | |
EP0475507B1 (en) | Amplifier arrangement | |
KR920009548B1 (en) | Cascade current source appliance | |
JPH0561994A (en) | Exponential function circuitry | |
US7024448B2 (en) | Multiplier | |
JPH0770935B2 (en) | Differential current amplifier circuit | |
JP2669397B2 (en) | Bipolar multiplier | |
JPH05218799A (en) | Impedance multiplier | |
JP2644191B2 (en) | Buffer amplifier | |
JP2956609B2 (en) | Bipolar multiplier | |
JP2000201033A (en) | Multiplying and dividing circuit | |
JPH1093362A (en) | Ota and variable current distribution and output circuit used for the same | |
JP2900879B2 (en) | Bipolar multiplier | |
JPH0433162B2 (en) | ||
JPH09298423A (en) | Bipolar multiplier | |
JPH09307379A (en) | Agc circuit | |
JP2797322B2 (en) | amplifier | |
US20030094989A1 (en) | Multiplier | |
JP2665833B2 (en) | Limiter circuit |