JPH114065A - Printed interconnection board and manufacture thereof - Google Patents
Printed interconnection board and manufacture thereofInfo
- Publication number
- JPH114065A JPH114065A JP15554597A JP15554597A JPH114065A JP H114065 A JPH114065 A JP H114065A JP 15554597 A JP15554597 A JP 15554597A JP 15554597 A JP15554597 A JP 15554597A JP H114065 A JPH114065 A JP H114065A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- layer
- electrode
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プリン卜配線基板
及びその製造方法に係り、特に半導体チップをフリップ
チップ実装（flip chip bonding ）するプリント配線基
板及びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board and a method of manufacturing the same, and more particularly to a printed wiring board on which a semiconductor chip is flip-chip bonded and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】近年、エレクトロニクス機器は軽薄短小
化傾向を強め、高機能集積化及び信号処理の高速化が進
んできている。そして、これに伴い半導体チップの電極
間ピッチも１００μｍ以下となることが要求されるよう
になってきている。この場合、このような電極間ピッチ
の狭い半導体チップをはんだを用いてプリント配線基板
上に実装することは技術的に極めて困難であり、また耐
環境性が全世界的に重要視されてきていることから、は
んだを用いることなく半導体チップをプリント配線板上
にフリップチップ実装する方法が最近盛んに検討され始
めている。2. Description of the Related Art In recent years, electronic equipment has become increasingly light, thin and small, and high-performance integration and high-speed signal processing have been progressing. Accordingly, it has been required that the pitch between the electrodes of the semiconductor chip is also reduced to 100 μm or less. In this case, it is technically extremely difficult to mount such a semiconductor chip having a narrow pitch between electrodes on a printed wiring board by using solder, and environmental resistance has been regarded as important worldwide. Therefore, a method of flip-chip mounting a semiconductor chip on a printed wiring board without using solder has recently been actively studied.
【０００３】このようなはんだを用いないフリップチッ
プ実装方法のうち、代表的なものとして、ＡＣＦ（異方
性導電膜）を用いる方法がある。この場合、図１５に示
されるように、プリント配線基板５０としては、例えば
ガラスエポキシ、紙フェノ一ル、又はセラミック等の絶
縁材からなる絶縁基板５２上に、導電性に優れたＣｕ
（銅）を電極材料とする電極、即ちＣｕ電極５４が形成
されているものを用いる。そして、図１６に示されるよ
うに、このプリント配線基板５０に半導体チップをフリ
ップチップ実装するのに用いるＡＣＦ５６は、絶縁性樹
脂材からなるベースフィルム５８内に例えば直径５μｍ
程度のニッケル粒子等からなる導電粒子６０が複数散り
ばめられているものである。[0003] Among such flip-chip mounting methods that do not use solder, a typical method is to use an ACF (anisotropic conductive film). In this case, as shown in FIG. 15, as the printed wiring board 50, for example, an insulating substrate 52 made of an insulating material such as glass epoxy, paper phenol, or ceramic is placed on an insulating substrate 52 having excellent conductivity.
An electrode using (copper) as an electrode material, that is, an electrode on which a Cu electrode 54 is formed is used. As shown in FIG. 16, an ACF 56 used for flip-chip mounting a semiconductor chip on the printed wiring board 50 has a diameter of, for example, 5 μm in a base film 58 made of an insulating resin material.
A plurality of conductive particles 60 made of nickel particles or the like are scattered.
【０００４】このようなＡＣＦ５６を用いる従来のフリ
ップチップ実装は、図１７に示されるように、プリント
配線基板５０の実装領域上にＡＣＦ５６を配置し、続い
て、このＡＣＦ５６を介してプリント配線基板５０上方
に半導体チップ６２の位置決めを行い、半導体チップ６
２の半導体基板６４上に形成された各突起電極６６がプ
リント配線基板５０の絶縁基板５２上の各Ｃｕ電極５４
に対応するようにした後、この位置決めをした半導体チ
ップ６２をＡＣＦ５６を介してプリント配線基板５０上
に圧着することにより行われる。In the conventional flip-chip mounting using such an ACF 56, as shown in FIG. 17, the ACF 56 is arranged on a mounting area of the printed wiring board 50, and then the printed wiring board 50 is connected via the ACF 56. The semiconductor chip 62 is positioned upward, and the semiconductor chip 6 is positioned.
The respective protruding electrodes 66 formed on the second semiconductor substrate 64 correspond to the respective Cu electrodes 54 on the insulating substrate 52 of the printed wiring board 50.
After that, the semiconductor chip 62 thus positioned is pressed onto the printed wiring board 50 via the ACF 56.
【０００５】従って、このフリップチップ実装方法によ
れば、プリント配線基板５０と半導体チップ６２との間
にＡＣＦ５６のベースフィルム５８が介在することによ
り、半導体チップ６２をプリント配線基板５０上に固定
保持することができる。また、半導体チップ６２の各突
起電極６６とプリント配線基板５０の対応する各Ｃｕ電
極５４との間にＡＣＦ５６の導電粒子６０が挟まれるこ
とにより、このＡＣＦ５６の導電粒子６０を介して半導
体チップ６２の突起電極６６とこれと対応するプリント
配線基板５０のＣｕ電極５４との導通をとることができ
る。Therefore, according to the flip-chip mounting method, the semiconductor chip 62 is fixedly held on the printed wiring board 50 by interposing the base film 58 of the ACF 56 between the printed wiring board 50 and the semiconductor chip 62. be able to. Further, the conductive particles 60 of the ACF 56 are sandwiched between each protruding electrode 66 of the semiconductor chip 62 and each corresponding Cu electrode 54 of the printed wiring board 50, so that the semiconductor chip 62 Conduction between the protruding electrode 66 and the corresponding Cu electrode 54 of the printed wiring board 50 can be established.
【０００６】また、はんだを用いることなく半導体チッ
プをプリント配線基板上にフリップチップ実装する方法
としては、上記ＡＣＦを用いる方法の他に、光収縮性樹
脂を用いる方法がある。この光収縮性樹脂を用いる従来
のフリップチップ実装は、図１８に示されるように、プ
リント配線基板５０に対応させて半導体チップ６２の位
置決めを行い、半導体チップ６２の半導体基板６４上に
形成された各突起電極６６がプリント配線基板５０の絶
縁基板５２上の各Ｃｕ電極５４に対応するようにした
後、この位置決めをした半導体チップ６２をプリント配
線基板５０上にマウン卜し、続いて半導体チップ６２と
プリント配線基板５０との間隙に光収縮性樹脂６８を充
填し、光照射することにより行われる。As a method for flip-chip mounting a semiconductor chip on a printed wiring board without using solder, there is a method using a light-shrinkable resin in addition to the method using the ACF. In the conventional flip-chip mounting using this light-shrinkable resin, as shown in FIG. 18, the semiconductor chip 62 is positioned in correspondence with the printed wiring board 50, and is formed on the semiconductor substrate 64 of the semiconductor chip 62. After each projecting electrode 66 corresponds to each Cu electrode 54 on the insulating substrate 52 of the printed wiring board 50, the semiconductor chip 62 thus positioned is mounted on the printed wiring board 50. The light-shrinkable resin 68 is filled in the gap between the substrate and the printed wiring board 50, and light irradiation is performed.
【０００７】従って、このフリップチップ実装方法によ
れば、半導体チップ６２とプリント配線基板５０との間
隙に充填した光収縮性樹脂６８が感光したときに生じる
収縮力によって半導体チップ６２をプリント配線基板５
０上に固定保持することができる。また、半導体チップ
６２の各突起電極６６とプリント配線基板５０の対応す
る各Ｃｕ電極５４とが直接に接触していることにより、
半導体チップ６２の各突起電極６６とこれと対応するプ
リント配線基板５０の各Ｃｕ電極５４との導通をとるこ
とができる。Therefore, according to the flip-chip mounting method, the semiconductor chip 62 is attached to the printed wiring board 5 by a contraction force generated when the photo-shrinkable resin 68 filled in the gap between the semiconductor chip 62 and the printed wiring board 50 is exposed to light.
0 can be fixedly held. Further, since each protruding electrode 66 of the semiconductor chip 62 and each corresponding Cu electrode 54 of the printed wiring board 50 are in direct contact,
Each of the protruding electrodes 66 of the semiconductor chip 62 can be electrically connected to each of the Cu electrodes 54 of the printed wiring board 50 corresponding thereto.
【０００８】[0008]
【発明が解決しようとする課題】ところで、上記従来の
半導体チップ６２をフリップチップ実装するプリント配
線基板５０においては、上記図１５に示されるように、
その電極材料として導電性に優れた金属であるＣｕを用
いるのが一般的であるが、このＣｕは酸化によってその
表面に絶縁性のＣｕＯ（酸化銅）が形成され易い金属で
ある。従って、このような状況のもとで上記従来のＡＣ
Ｆを用いた半導体チップのフリップチップ実装方法を採
用すると、上記図１７に示されるように、プリント配線
基板５０のＣｕ電極５４表面に絶縁性のＣｕＯ膜７０が
形成され、この絶縁性のＣｕＯ膜７０と半導体チップ６
２の突起電極６６との間にＡＣＦ５６の導電粒子６０の
一部が挟まれることになるため、これらの一部の導電粒
子６０はプリント配線基板５０のＣｕ電極５４と半導体
チップ６２の突起電極６６との導通に寄与しなくなり、
結果としてＣｕ電極５４と突起電極６６との間の接続抵
抗が上昇してしまう。By the way, in the conventional printed wiring board 50 on which the semiconductor chip 62 is flip-chip mounted, as shown in FIG.
In general, Cu, which is a metal having excellent conductivity, is used as the electrode material. This Cu is a metal on which insulating CuO (copper oxide) is easily formed on the surface by oxidation. Therefore, under such circumstances, the conventional AC
When the flip-chip mounting method of the semiconductor chip using F is adopted, an insulating CuO film 70 is formed on the surface of the Cu electrode 54 of the printed wiring board 50 as shown in FIG. 70 and semiconductor chip 6
Since the conductive particles 60 of the ACF 56 are sandwiched between the projection electrodes 66 of the ACF 56 and the Cu electrodes 54 of the printed wiring board 50 and the projection electrodes 66 of the semiconductor chip 62. No longer contributes to conduction with
As a result, the connection resistance between the Cu electrode 54 and the protruding electrode 66 increases.
【０００９】また、上記従来の光収縮性樹脂６８を用い
た半導体チップ６２のフリップチップ実装方法において
も、上記図１８に示されるように、プリント配線基板５
０のＣｕ電極５４表面に絶縁性のＣｕＯ膜７０が形成さ
れることから、この絶縁性のＣｕＯ膜７０によってプリ
ント配線基板５０のＣｕ電極５４と半導体チップ６２の
突起電極６６との十分な接触が阻害され、結果としてＣ
ｕ電極５４と突起電極６６との間の接続抵抗が上昇して
しまう。Further, in the above-mentioned conventional flip-chip mounting method of the semiconductor chip 62 using the light-shrinkable resin 68, as shown in FIG.
Since the insulating CuO film 70 is formed on the surface of the Cu electrode 54, the Cu electrode 54 of the printed wiring board 50 and the protruding electrode 66 of the semiconductor chip 62 are sufficiently contacted by the insulating CuO film 70. Inhibited, resulting in C
The connection resistance between the u electrode 54 and the projection electrode 66 increases.
【００１０】更に、ＣｕＯは一般には水分子を吸着し易
いため、図１９及び図２０に示されるように、プリント
配線基板５０のＣｕ電極５４表面のＣｕＯ膜７０と半導
体チップ６２の突起電極６６との接触部に水分子７２が
侵入して吸着する場合があり、こうした状況において低
温環境におかれると、この水分子７２が凍結して体積膨
張を起こし、半導体チップ６２の突起電極６６とプリン
ト配線基板５０のＣｕ電極５４との接触を引き離す方向
に力が働き、結果として半導体チップ６２の突起電極６
６とプリント配線基板５０のＣｕ電極５４との間の接続
オープン不良が生じるなど、実装の信頼性の低下を引き
起こす危険がある。Further, since CuO generally easily adsorbs water molecules, as shown in FIGS. 19 and 20, the CuO film 70 on the surface of the Cu electrode 54 of the printed wiring board 50 and the bump electrode 66 of the semiconductor chip 62 The water molecules 72 may penetrate and adsorb to the contact portion of the semiconductor chip 62, and when placed in a low-temperature environment in such a situation, the water molecules 72 freeze and expand in volume, and the protruding electrodes 66 of the semiconductor chip 62 and the printed wiring 66 A force acts in a direction to separate the contact of the substrate 50 with the Cu electrode 54, and as a result, the protrusion electrode 6 of the semiconductor chip 62
There is a danger that the reliability of the mounting may be reduced, for example, a connection open failure between the Cu electrode 6 and the Cu electrode 54 of the printed wiring board 50 may occur.
【００１１】こうしたことから、ＡＣＦ５６を用いてフ
リップチップ実装した場合における、図１５のプリント
配線基板５０の各Ｃｕ電極５４と半導体チップ６２の各
突起電極６６との接続抵抗の温度サイクルに対する変動
を測定すると、図２１のグラフに示されるような結果と
なる。即ち、この図２１のグラフ中の上方に振幅の大き
い線で示される−２５℃から＋１２５℃の範囲で周期的
に変化する温度サイクルに対し、下方の振幅の小さい線
で示されるプリント配線基板５０のＣｕ電極５４と半導
体チップ６２の突起電極６６との接続抵抗は、この温度
サイクルに応じた変動を生じるが、この変動が不規則な
波形を示している。また、この接触抵抗が経時的に増大
していく傾向を示している。（図２１において、上方の
振幅の大きい線は温度サイクルを示し、下方の振幅の小
さい線はこの温度サイクルに対するプリント配線基板５
０の各Ｃｕ電極５４と半導体チップの各突起電極との接
続抵抗の変化を示す。）From the above, the variation of the connection resistance between the Cu electrodes 54 of the printed wiring board 50 and the protruding electrodes 66 of the semiconductor chip 62 with respect to the temperature cycle when flip-chip mounting using the ACF 56 is measured. Then, a result as shown in the graph of FIG. 21 is obtained. That is, in the graph shown in FIG. 21, the printed circuit board 50 shown by a small line with a small amplitude below the temperature cycle that periodically changes in a range from −25 ° C. to + 125 ° C. The connection resistance between the Cu electrode 54 and the protruding electrode 66 of the semiconductor chip 62 fluctuates according to this temperature cycle, and this fluctuation shows an irregular waveform. In addition, the contact resistance tends to increase with time. (In FIG. 21, the upper line with a large amplitude indicates a temperature cycle, and the line with a lower amplitude is a printed circuit board 5 corresponding to this temperature cycle.
The change of the connection resistance between each Cu electrode 54 of No. 0 and each protruding electrode of the semiconductor chip is shown. )
【００１２】このことは、プリント配線基板５０のＣｕ
電極５４表面への絶縁性のＣｕＯ膜７０の形成や、この
ＣｕＯ膜７０に吸着された水分子の体積膨張などによっ
て、ＡＣＦ５６の導電粒子６０を介した半導体チップ６
２の突起電極６６とプリント配線基板５０のＣｕ電極５
４との接続が良好かつ安定に維持されていないことを意
味する。This is because the printed wiring board 50 has Cu
Due to the formation of the insulating CuO film 70 on the surface of the electrode 54 and the volume expansion of water molecules adsorbed on the CuO film 70, the semiconductor chip 6 via the conductive particles 60 of the ACF 56 is formed.
2 and the Cu electrode 5 of the printed wiring board 50
4 does not maintain good and stable connection.
【００１３】なお、このプリント配線基板５０のＣｕ電
極５４表面に絶縁性のＣｕＯ膜７０が形成されたり、こ
のＣｕＯ膜７０に吸着された水分子が体積膨張したりす
る問題に対し、その対策として、図２２に示されるよう
に、プリント配線基板５０のＣｕ電極５４を非酸化性の
金属であるＡｕ（金）層７４によって被覆することが考
えられる。As a countermeasure against the problem that the insulating CuO film 70 is formed on the surface of the Cu electrode 54 of the printed wiring board 50 or the volume of water molecules adsorbed on the CuO film 70 expands. As shown in FIG. 22, it is conceivable to cover the Cu electrode 54 of the printed wiring board 50 with an Au (gold) layer 74 which is a non-oxidizing metal.
【００１４】しかし、従来のプリント配線基板５０にお
いては、そのＣｕ電極５４表面に絶縁性のＣｕＯ膜７０
が形成されるという問題以外に、更にもうーつ問題があ
る。即ち、ＡＣＦ５６を用いるフリップチップ実装方法
及び光収縮性樹脂６８を用いるフリップチップ実装方法
のいずれも、基本的に熱圧着法であるため、その圧着の
際にプリン卜配線基板５０のＣｕ電極５４が絶縁基板５
２に適度に沈み込んだ状態で半導体チップ６２の突起電
極６６とプリント配線基板５０のＣｕ電極５４の接続が
なされることが望ましい。これは、Ｃｕ電極５４を絶縁
基板５２に適度に沈み込ませることにより、沈み込んだ
絶縁基板５２がその沈められた方向と逆方向に反発し、
Ｃｕ電極５４を押し戻そうとする力が働き、結果として
Ｃｕ電極５４と突起電極６６との良好な接続を維持する
効果があると考えられるからである。However, in the conventional printed wiring board 50, an insulating CuO film 70 is formed on the surface of the Cu electrode 54.
In addition to the problem that is formed, there is still another problem. That is, since both the flip-chip mounting method using the ACF 56 and the flip-chip mounting method using the light-shrinkable resin 68 are basically thermocompression bonding methods, the Cu electrode 54 of the printed wiring board 50 is Insulating substrate 5
It is desirable that the connection between the protruding electrode 66 of the semiconductor chip 62 and the Cu electrode 54 of the printed wiring board 50 be made in a state where the substrate 2 is appropriately sunk. This is because, by appropriately sinking the Cu electrode 54 into the insulating substrate 52, the sunk insulating substrate 52 repels in the direction opposite to the sunk direction,
This is because a force for pushing back the Cu electrode 54 acts, and as a result, it is considered that there is an effect of maintaining a good connection between the Cu electrode 54 and the protruding electrode 66.
【００１５】ところが、前述のように一般的なプリント
配線基板５０においては電極材料としてＣｕを用いる
が、Ｃｕは比較的やわらかい金属であることから、上記
図１７及び図１８に示したように半導体チップ６２をプ
リント配線基板５０上に圧着する際に、半導体チップ６
２の突起電極６６がプリント配線基板５０のＣｕ電極５
４に沈み込んでしまう。このため、結果としてＣｕ電極
５４の絶縁基板５２への沈み込みが減少してしまうこと
から、Ｃｕ電極５４と突起電極６６との良好な接続を維
持する効果が妨げられてしまう。従って、実装の信頼性
の低下を引き起こすという問題を生じる。However, as described above, in the general printed wiring board 50, Cu is used as an electrode material. However, since Cu is a relatively soft metal, as shown in FIGS. When pressing the semiconductor chip 62 onto the printed wiring board 50, the semiconductor chip 6
The second protruding electrode 66 is the Cu electrode 5 of the printed wiring board 50.
It sinks into 4. As a result, the sinking of the Cu electrode 54 into the insulating substrate 52 is reduced, so that the effect of maintaining a good connection between the Cu electrode 54 and the protruding electrode 66 is hindered. Therefore, there is a problem that the reliability of mounting is reduced.
【００１６】また、上記図２２に示されるように、プリ
ント配線基板５０のＣｕ電極５４表面を非酸化性のＡｕ
層７４によって被覆した場合であっても、Ａｕも比較的
やわらかい金属であることから、Ａｕ層によって被覆さ
れていないＣｕ電極５４のみの場合と同様に、半導体チ
ップ６２をプリント配線基板５０上に圧着する際に、半
導体チップ６２の突起電極６６がプリント配線基板５０
のＡｕ層７４によって被覆されているＣｕ電極５４に沈
み込んでしまうため、Ｃｕ電極５４の絶縁基板５２への
沈み込みが減少してしまい、Ｃｕ電極５４と突起電極６
６との良好な接続を維持する効果が減少してしまう。従
って、この場合も、実装の信頼性の低下を引き起こすと
いう問題を生じる。Further, as shown in FIG. 22, the surface of the Cu electrode 54 of the printed wiring board 50 is
Even when covered with the layer 74, Au is also a relatively soft metal, so that the semiconductor chip 62 is pressed on the printed wiring board 50 in the same manner as in the case of only the Cu electrode 54 not covered with the Au layer. At this time, the protruding electrodes 66 of the semiconductor chip 62 are
Sinks into the Cu electrode 54 covered with the Au layer 74, so that sinking of the Cu electrode 54 into the insulating substrate 52 is reduced, and the Cu electrode 54 and the bump electrode 6
6, the effect of maintaining a good connection with 6 is reduced. Therefore, also in this case, there is a problem that the reliability of the mounting is reduced.
【００１７】そこで本発明は、上記問題点を考慮してな
されたものであり、半導体チップを信頼性高くフリップ
チップ実装することができるプリント配線基板及びその
製造方法を提供することを目的とする。The present invention has been made in consideration of the above problems, and has as its object to provide a printed wiring board on which a semiconductor chip can be flip-chip mounted with high reliability, and a method of manufacturing the same.
【００１８】[0018]
【課題を解決するための手段】上記課題は、以下の本発
明に係るプリント配線基板及びその製造方法によって達
成される。即ち、請求項１に係るプリント配線基板は、
半導体チップをフリップチップ実装するプリント配線基
板であって、半導体チップの突起電極に対応するプリン
ト配線基板の電極が良導電性材料からなり、この良導電
性材料からなる電極がこの良導電性材料よりも硬い高硬
度金属によって被覆されていることを特徴とする。The above objects can be attained by the following printed wiring board and method of manufacturing the same according to the present invention. That is, the printed wiring board according to claim 1 is
A printed wiring board on which a semiconductor chip is flip-chip mounted, wherein the electrodes of the printed wiring board corresponding to the protruding electrodes of the semiconductor chip are made of a good conductive material, and the electrodes made of the good conductive material are Is also characterized by being coated with a hard high-hardness metal.
【００１９】このように、請求項１に係るプリント配線
基板においては、良導電性材料からなる電極が高硬度金
属によって被覆されていることにより、このプリント基
板上にＡＣＦ又は光収縮性樹脂を用いて半導体チップを
フリップチップ実装する際に、半導体チップの突起電極
がプリント配線基板の電極に沈みこんでプリン卜配線基
板の電極の絶縁基板への沈み込みが減少してしまうこと
もなくなるため、半導体チップの突起電極とプリント配
線基板の電極とが良好かつ安定に接続され、実装の信頼
性が向上する。As described above, in the printed wiring board according to the first aspect, since the electrode made of a good conductive material is covered with the high-hardness metal, ACF or light-shrinkable resin is used on the printed board. When mounting a semiconductor chip by flip-chip mounting, the protruding electrodes of the semiconductor chip do not sink into the electrodes of the printed wiring board, and the sinking of the electrodes of the printed wiring board into the insulating substrate does not decrease. The projecting electrodes of the chip and the electrodes of the printed wiring board are connected favorably and stably, and the mounting reliability is improved.
【００２０】また、請求項２に係るプリント配線基板
は、上記請求項１に係るプリント配線基板において、良
導電性材料からなる電極を被覆している高硬度金属層が
非酸化性金属層によって被覆されている構成とすること
により、この電極表面に良導電性材料の酸化膜が形成さ
れることが防止されるため、プリント基板上にＡＣＦ又
は光収縮性樹脂を用いて半導体チップをフリップチップ
実装する際に、半導体チップの突起電極とプリント配線
基板の電極の接続が電極表面の酸化膜によって阻害され
ることがなくなり、半導体チップの突起電極とプリント
配線基板の電極とが良好かつ安定に接続され、実装の信
頼性が向上する。The printed wiring board according to a second aspect of the present invention is the printed wiring board according to the first aspect, wherein the high-hardness metal layer covering the electrode made of a highly conductive material is covered with a non-oxidizing metal layer. With this configuration, an oxide film of a good conductive material is prevented from being formed on the surface of the electrode, so that a semiconductor chip is flip-chip mounted on a printed circuit board using ACF or a light-shrinkable resin. In this case, the connection between the projection electrode of the semiconductor chip and the electrode of the printed wiring board is not hindered by the oxide film on the electrode surface, and the projection electrode of the semiconductor chip and the electrode of the printed wiring board are connected well and stably. , The reliability of the mounting is improved.
【００２１】なお、ここで、良導電性材料からなる電極
としてはＣｕ電極が好適である。但し、必ずしもＣｕ電
極に限定されるものではなく、例えばＡｇ（銀）電極な
ど、良導電性材料を電極材料とするものであればよい。
また、高硬度金属層としてはＮｉ（ニッケル）層、Ｔｉ
（チタン）層、Ｗ（タングステン）層、Ｔａ（タンタ
ル）層、又はＭｏ（モリブデン）層などが好適である。
但し、必ずしもこれらの金属層に限定されるものではな
く、例えばこれらの合金層など、Ｃｕ電極よりも硬度の
高い金属層であればよい。また、非酸化性金属層として
は、Ａｕ層が好適である。但し、必ずしもＡｕ層に限定
されるものではなく、例えばＰｔ（白金）層など、通常
の信頼性試験における諸条件の下で酸化し難い金属層で
あればよい。Here, a Cu electrode is preferably used as the electrode made of a good conductive material. However, the electrode material is not necessarily limited to the Cu electrode, and any material having a good conductive material such as an Ag (silver) electrode may be used.
As the high hardness metal layer, a Ni (nickel) layer, Ti
A (titanium) layer, a W (tungsten) layer, a Ta (tantalum) layer, a Mo (molybdenum) layer, or the like is preferable.
However, the metal layer is not necessarily limited to these metal layers, and may be any metal layer such as an alloy layer having higher hardness than the Cu electrode. As the non-oxidizable metal layer, an Au layer is preferable. However, the metal layer is not necessarily limited to the Au layer, and may be a metal layer such as a Pt (platinum) layer that is hardly oxidized under various conditions in a normal reliability test.
【００２２】更に、請求項６に係るプリント配線基板の
製造方法は、半導体チップをフリップチップ実装するプ
リント配線基板の製造方法であって、絶縁基板上に、半
導体チップの突起電極に対応して良導電性材料からなる
電極を形成する第１の工程と、この絶縁基板上の良導電
性材料からなる電極を、この良導電性材料よりも硬い高
硬度金属によって被覆する第２の工程とを有することを
特徴とする。Further, a method of manufacturing a printed wiring board according to claim 6 is a method of manufacturing a printed wiring board in which a semiconductor chip is flip-chip mounted, the method comprising the steps of: A first step of forming an electrode made of a conductive material; and a second step of coating the electrode made of a good conductive material on the insulating substrate with a hard metal that is harder than the good conductive material. It is characterized by the following.
【００２３】このように請求項６に係るプリント配線基
板の製造方法においては、絶縁基板上に良導電性材料か
らなる電極を形成し、この電極を高硬度金属によって被
覆することにより、上記請求項１に係るプリント配線基
板を容易に作製することができる。従って、このプリン
ト基板上にＡＣＦ又は光収縮性樹脂を用いて半導体チッ
プをフリップチップ実装する際に、半導体チップの突起
電極がプリント配線基板の電極に沈みこんでプリン卜配
線基板の電極の絶縁基板への沈み込みが減少してしまう
こともなくなるため、半導体チップの突起電極とプリン
ト配線基板の電極とが良好かつ安定に接続され、実装の
信頼性が向上する。As described above, in the method of manufacturing a printed wiring board according to claim 6, an electrode made of a highly conductive material is formed on an insulating substrate, and the electrode is covered with a high-hardness metal. 1 can be easily manufactured. Therefore, when a semiconductor chip is flip-chip mounted on the printed circuit board using ACF or photo-shrinkable resin, the protruding electrodes of the semiconductor chip sink into the electrodes of the printed circuit board and the insulating substrate of the electrodes of the printed circuit board is formed. As a result, the protrusion electrode of the semiconductor chip and the electrode of the printed wiring board are connected well and stably, and the reliability of mounting is improved.
【００２４】また、請求項７に係るプリント配線基板の
製造方法は、上記請求項６に係るプリント配線基板にお
いて、良導電性材料からなる電極を被覆している高硬度
金属層を非酸化性金属層によって被覆する第３の工程を
有する構成とすることにより、上記請求項２に係るプリ
ント配線基板を容易に作製することができる。従って、
このプリント基板上にＡＣＦ又は光収縮性樹脂を用いて
半導体チップをフリップチップ実装する際に、半導体チ
ップの突起電極とプリント配線基板の電極の接続が電極
表面の酸化膜によって阻害されることがなくなるため、
半導体チップの突起電極とプリント配線基板の電極とが
良好かつ安定に接続され、実装の信頼性が向上する。According to a seventh aspect of the present invention, there is provided the printed wiring board according to the sixth aspect, wherein the high-hardness metal layer covering the electrode made of a good conductive material is formed of a non-oxidizing metal. With the configuration including the third step of covering with the layer, the printed wiring board according to claim 2 can be easily manufactured. Therefore,
When the semiconductor chip is flip-chip mounted on the printed circuit board using ACF or photo-shrinkable resin, the connection between the projecting electrode of the semiconductor chip and the electrode of the printed circuit board is not hindered by the oxide film on the electrode surface. For,
The projecting electrodes of the semiconductor chip and the electrodes of the printed wiring board are connected favorably and stably, and the reliability of mounting is improved.
【００２５】なお、ここで、絶縁基板上の良導電性材料
からなる電極を高硬度金属によって被覆する第２の工程
においては、良導電性材料からなる電極が形成されてい
る絶縁基板上に、真空蒸着法、スパッタリング法、ＣＶ
Ｄ（化学的気相成長）法、又はめっき法を用いて、良導
電性材料よりも硬い高硬度金属層を被着した後、ドライ
エッチング法、ウェットエッチング法、又はイオンミリ
ング法を用いて、高硬度金属層を加工することが好適で
ある。Here, in the second step of coating the electrode made of a good conductive material on the insulating substrate with a high-hardness metal, on the insulating substrate on which the electrode made of the good conductive material is formed, Vacuum evaporation method, sputtering method, CV
After applying a hard metal layer harder than a good conductive material by using a D (chemical vapor deposition) method or a plating method, using a dry etching method, a wet etching method, or an ion milling method, It is preferable to process the high hardness metal layer.
【００２６】また、良導電性材料からなる電極を被覆し
ている高硬度金属層を非酸化性金属層によって被覆する
第３の工程においては、高硬度金属層によって被覆され
た良導電性材料からなる電極が形成されている絶縁基板
上に、真空蒸着法、スパッタリング法、化学的気相成長
法、又はめっき法を用いて、非酸化性金属層を被着した
後、ドライエッチング法、ウェットエッチング法、又は
イオンミリング法を用いて、前記非酸化性金属層を加工
することが好適である。In the third step of coating the high-hardness metal layer covering the electrode made of the high-conductive material with the non-oxidizing metal layer, the high-hardness metal layer coated with the high-hardness metal layer After applying a non-oxidizing metal layer to the insulating substrate on which an electrode is formed using a vacuum evaporation method, a sputtering method, a chemical vapor deposition method, or a plating method, dry etching, wet etching It is preferable to process the non-oxidizable metal layer using a method or an ion milling method.
【００２７】或いはまた、前記第２及び第３の工程にお
いては、無電解めっき法を用いて、良導電性材料からな
る電極上にこの良導電性材料よりも硬い高硬度金属層を
被着し、続いて、この記高硬度金属層上に非酸化性金属
層を被着することが好適である。Alternatively, in the second and third steps, a high-hardness metal layer harder than the good conductive material is deposited on the electrode made of the good conductive material by using an electroless plating method. Subsequently, it is preferable to apply a non-oxidizable metal layer on the high hardness metal layer.
【００２８】[0028]
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。図１は本発明の一実施
形態に係るプリント配線基板を示す断面図である。図１
に示されるように、本実施形態に係るプリント配線基板
１０においては、通常のプリント配線基板の絶縁基板の
素材として用いられるガラスエポキシ、紙フェノ一ル、
又はセラミック等の絶縁材からなる絶縁基板１２上に、
導電性に優れたＣｕを電極材料とするＣｕ電極１４が形
成されている。なお、これらのＣｕ電極１４は、プリン
ト配線基板１０上にフリップチップ実装する半導体チッ
プの各突起電極の配置に対応して配置されている。BRIEF DESCRIPTION OF THE DRAWINGS FIG.
An embodiment of the present invention will be described. FIG. 1 is a sectional view showing a printed wiring board according to one embodiment of the present invention. FIG.
As shown in FIG. 1, in the printed wiring board 10 according to the present embodiment, glass epoxy, paper phenol used as a material of an insulating substrate of a normal printed wiring board,
Or on an insulating substrate 12 made of an insulating material such as ceramic,
A Cu electrode 14 using Cu having excellent conductivity as an electrode material is formed. Note that these Cu electrodes 14 are arranged corresponding to the arrangement of the respective projecting electrodes of the semiconductor chip to be flip-chip mounted on the printed wiring board 10.
【００２９】また、これらのＣｕ電極１４は、その表面
をＣｕ電極１４よりも硬い高硬度金属層としてのＮｉ層
１６によって被覆されている。更に、このＣｕ電極１４
を被覆しているＮｉ層１６は、その表面を非酸化性金属
層としてのＡｕ層１８によって被覆されている。なお、
ここで、Ｎｉ層１６の代わりに、高硬度金属層として例
えばＴｉ層、Ｗ層、Ｔａ層、Ｍｏ層などを用いてもよ
い。因みに、これらの金属の硬度を図２に示す。即ち、
Ｃｕの硬度が４０ＨR Ｂであるのに対して、Ｎｉの硬度
は６０ＨVであり、Ｔｉの硬度は６０ＨV であり、Ｗの
硬度は３６０ＨV であり、Ｍｏの硬度は１６０ＨV であ
る。The surfaces of these Cu electrodes 14 are covered with a Ni layer 16 as a hard metal layer harder than the Cu electrodes 14. Further, the Cu electrode 14
Is coated on its surface with an Au layer 18 as a non-oxidizable metal layer. In addition,
Here, instead of the Ni layer 16, for example, a Ti layer, a W layer, a Ta layer, a Mo layer, or the like may be used as the high hardness metal layer. FIG. 2 shows the hardness of these metals. That is,
The hardness of Cu is 40 H R B, while the hardness of Ni is 60 H V , the hardness of Ti is 60 H V , the hardness of W is 360 H V , and the hardness of Mo is 160 H V.
【００３０】次に、図１に示すプリント配線基板１０の
製造方法を、図３〜図１１を用いて説明する。ここで、
図３〜図１１はそれぞれ図１のプリント配線基板１０の
製造方法を説明するための工程断面図である。なお、図
１のプリント配線基板１０の構成要素と同一の要素には
同一の符号を付して説明を省略する。Next, a method of manufacturing the printed wiring board 10 shown in FIG. 1 will be described with reference to FIGS. here,
3 to 11 are process cross-sectional views for explaining a method of manufacturing the printed wiring board 10 of FIG. The same components as those of the printed wiring board 10 in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
【００３１】先ず、図３に示されるように、例えば無電
解Ｃｕめっき法を用いて、絶縁基板１２上の全面に亘っ
てＣｕ層１４ａを１０〜２０μｍ程度の厚さに形成す
る。続いて、このＣｕ層１４ａ上の全面に亘って感光性
フィルムを貼り付け、この感光性フイルムを所望する配
線パターンに応じて紫外線により露光し、現像する。こ
うして、図４に示されるように、所望する配線パターン
の感光性フィルム２０を形成すると共に、感光性フイル
ムが除去されてＣｕ層１４ａが露出する開口部２２を形
成する。First, as shown in FIG. 3, a Cu layer 14a is formed to a thickness of about 10 to 20 μm over the entire surface of the insulating substrate 12 using, for example, an electroless Cu plating method. Subsequently, a photosensitive film is attached over the entire surface of the Cu layer 14a, and the photosensitive film is exposed to ultraviolet rays according to a desired wiring pattern and developed. Thus, as shown in FIG. 4, a photosensitive film 20 having a desired wiring pattern is formed, and an opening 22 from which the Cu film 14a is exposed by removing the photosensitive film is formed.
【００３２】次いで、この配線パターンの感光性フィル
ム２０をマスクとして、各開口部２２から露出するＣｕ
層１４ａをエッチングにより除去した後、感光性フィル
ム２０を剥離する。こうして、図５に示されるように、
所望する配線パターンに残存するＣｕ層からなる各Ｃｕ
電極１４を形成する。Next, using the photosensitive film 20 of the wiring pattern as a mask, Cu exposed from each opening 22 is formed.
After the layer 14a is removed by etching, the photosensitive film 20 is peeled off. Thus, as shown in FIG.
Each Cu consisting of a Cu layer remaining in a desired wiring pattern
An electrode 14 is formed.
【００３３】次いで、図６に示されるように、例えばス
パッタリング法を用いて、Ｃｕ電極１４が形成された絶
縁基板１２上に、露出している絶縁基板１２表面及び各
Ｃｕ電極１４表面を一体に覆うように、高硬度金属層と
してのＮｉ層１６ａを５μｍ程度の厚さに被着する。な
お、このＮｉ層１６ａを被着する際に、スパッタリング
法の代わりに、例えば真空蒸着法、ＣＶＤ法、又はめっ
き法などを用いてもよい。また、Ｎｉ層１６ａの代わり
に、同様の高硬度金属層として例えばＴｉ層、Ｗ層、Ｔ
ａ層、Ｍｏ層などを被着してもよい。Next, as shown in FIG. 6, the exposed surface of the insulating substrate 12 and the surface of each Cu electrode 14 are integrally formed on the insulating substrate 12 on which the Cu electrodes 14 are formed by using, for example, a sputtering method. A Ni layer 16a as a high-hardness metal layer is applied to cover to a thickness of about 5 μm. When applying the Ni layer 16a, for example, a vacuum deposition method, a CVD method, a plating method, or the like may be used instead of the sputtering method. Instead of the Ni layer 16a, a similar high hardness metal layer such as a Ti layer, a W layer,
An a layer, a Mo layer, etc. may be applied.
【００３４】次いで、このＮｉ層１６ａ上の全面に亘っ
て感光性フィルムを貼り付けた後、この感光性フイルム
を所望する配線パターンに応じて紫外線により露光し、
現像する。こうして、図７に示されるように、所望する
配線パターンの感光性フィルム２４を形成すると共に、
感光性フイルムが除去されてＮｉ層１６ａが露出する開
口部２６を形成する。Next, after a photosensitive film is attached over the entire surface of the Ni layer 16a, the photosensitive film is exposed to ultraviolet rays according to a desired wiring pattern.
develop. In this way, as shown in FIG. 7, while forming the photosensitive film 24 having a desired wiring pattern,
An opening 26 from which the photosensitive film is removed to expose the Ni layer 16a is formed.
【００３５】次いで、例えばドライエッチング法を用
い、配線パターンの感光性フィルム２４をマスクとし
て、各開口部２６から露出するＮｉ層１６ａをエッチン
グ除去した後、感光性フィルム２４を剥離する。こうし
て、図８に示されるように、所望する配線パターンに残
存するＮｉ層１６を形成し、このＮｉ層１６によって覆
われた各Ｃｕ電極１４が得られる。なお、配線パターン
の感光性フィルム２４をマスクとして露出するＮｉ層１
６ａをエッチング除去する際、ドライエッチング法の代
わりに、例えばウェットエッチング法又はイオンミリン
グ法などを用いてもよい。Next, the Ni layer 16a exposed from each opening 26 is removed by etching using, for example, a dry etching method with the photosensitive film 24 of the wiring pattern as a mask, and then the photosensitive film 24 is peeled off. In this way, as shown in FIG. 8, a Ni layer 16 remaining in a desired wiring pattern is formed, and each Cu electrode 14 covered with this Ni layer 16 is obtained. The Ni layer 1 exposed using the photosensitive film 24 of the wiring pattern as a mask
When removing 6a by etching, for example, a wet etching method or an ion milling method may be used instead of the dry etching method.
【００３６】次いで、図９に示されるように、例えばス
パッタリング法を用いて、Ｎｉ層１６によって覆われた
Ｃｕ電極１４が形成された絶縁基板１２上に、露出して
いる絶縁基板１２表面及び各Ｃｕ電極１４を被覆してい
るＮｉ層１６表面を一体に覆うように、非酸化性金属層
としてのＡｕ層１８ａを厚さ０．１μｍ程度に被着す
る。なお、このＡｕ層１８ａを被着する際、スパッタリ
ング法の代わりに、例えば真空蒸着法、ＣＶＤ法、又は
めっき法などを用いてもよい。Next, as shown in FIG. 9, the exposed surface of the insulating substrate 12 and the respective surfaces of the insulating substrate 12 on which the Cu electrodes 14 covered with the Ni layer 16 are formed are formed by, for example, a sputtering method. An Au layer 18a as a non-oxidizable metal layer is applied to a thickness of about 0.1 μm so as to integrally cover the surface of the Ni layer 16 covering the Cu electrode 14. When depositing the Au layer 18a, for example, a vacuum deposition method, a CVD method, a plating method, or the like may be used instead of the sputtering method.
【００３７】次いで、このＡｕ層１８ａ上の全面に亘っ
て感光性フィルムを貼り付けた後、この感光性フイルム
を所望する配線パターンに応じて紫外線により露光し、
現像する。こうして、図１０に示されるように、所望す
る配線パターンの感光性フィルム２８を形成すると共
に、感光性フイルムが除去されてＡｕ層１８ａが露出す
る開口部３０を形成する。Next, after a photosensitive film is attached over the entire surface of the Au layer 18a, the photosensitive film is exposed to ultraviolet rays according to a desired wiring pattern.
develop. Thus, as shown in FIG. 10, a photosensitive film 28 having a desired wiring pattern is formed, and an opening 30 from which the photosensitive film is removed to expose the Au layer 18a is formed.
【００３８】次いで、例えばドライエッチング法を用
い、配線パターンの感光性フィルム２８をマスクとし
て、各開口部３０から露出するＡｕ層１８ａをエッチン
グ除去した後、感光性フィルム２８を剥離する。こうし
て、図１１に示されるように、所望する配線パターンに
残存するＡｕ層１８を形成し、このＡｕ層１８及びＮｉ
層１６によって覆われた各Ｃｕ電極１４が得られる。な
お、配線パターンの感光性フィルム２８をマスクとして
露出するＡｕ層１８ａをエッチング除去する際、ドライ
エッチング法の代わりに、例えばウェットエッチング法
又はイオンミリング法などを用いてもよい。Next, using the photosensitive film 28 of the wiring pattern as a mask, for example, by dry etching, the Au layer 18a exposed from each opening 30 is removed by etching, and then the photosensitive film 28 is peeled off. In this way, as shown in FIG. 11, an Au layer 18 remaining in a desired wiring pattern is formed, and the Au layer 18 and Ni
Each Cu electrode 14 covered by layer 16 is obtained. When the exposed Au layer 18a is removed by etching using the photosensitive film 28 of the wiring pattern as a mask, for example, a wet etching method or an ion milling method may be used instead of the dry etching method.
【００３９】このようにして、上記図１に示されるよう
な、絶縁基板１２上に導電性に優れたＣｕ電極１４が形
成され、これらのＣｕ電極１４表面が高硬度金属層とし
てのＮｉ層１６によって被覆され、更に、このＣｕ電極
１４を被覆しているＮｉ層１６が非酸化性金属層として
のＡｕ層１８によって被覆されている、即ちＣｕ電極１
４表面が順に積層されたＮｉ層１６及びＡｕ層１８によ
って被覆されているプリント配線基板１０が作製され
る。In this way, as shown in FIG. 1, the Cu electrodes 14 having excellent conductivity are formed on the insulating substrate 12, and the surfaces of these Cu electrodes 14 are formed on the Ni layer 16 as a hard metal layer. Further, the Ni layer 16 covering the Cu electrode 14 is covered with the Au layer 18 as a non-oxidizable metal layer, that is, the Cu electrode 1
The printed wiring board 10 whose four surfaces are covered with the Ni layer 16 and the Au layer 18 which are sequentially laminated is manufactured.
【００４０】次に、図１に示すプリント配線基板１０上
にＡＣＦを用いて半導体チップをフリップフロップ実装
する方法を、図１２の断面図を用いて説明する。なお、
図１２において、図１のプリント配線基板１０の構成要
素と同一の要素には同一の符号を付して説明を省略す
る。Next, a method of flip-flop mounting a semiconductor chip on the printed wiring board 10 shown in FIG. 1 by using an ACF will be described with reference to a sectional view of FIG. In addition,
12, the same components as those of the printed wiring board 10 of FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
【００４１】図１に示すプリント配線基板１０の実装領
域上にＡＣＦ３２を配置する。なお、このＡＣＦ３２
は、絶縁性樹脂材からなるベースフィルム３４内に例え
ば直径５μｍ程度のニッケル粒子等からなる導電粒子３
６が複数散りばめられているものである。The ACF 32 is arranged on the mounting area of the printed wiring board 10 shown in FIG. Note that this ACF32
Are conductive particles 3 made of, for example, nickel particles having a diameter of about 5 μm in a base film 34 made of an insulating resin material.
6 are scattered.
【００４２】続いて、プリント配線基板１０上方におい
て、ＡＣＦ３２を介した半導体チップ３８の位置決めを
行う。即ち、半導体チップ３８の半導体基板４０上に形
成された各突起電極４２が、プリント配線基板１０の絶
縁基板１２上に形成され、Ｎｉ層１６及びＡｕ層１８に
よって被覆されている各Ｃｕ電極１４に対応するように
する。そして、この位置決めをした半導体チップ３８
を、ＡＣＦ３２を介してプリント配線基板１０上に圧着
する。こうして、図１２に示されるように、プリント配
線基板１０と半導体チップ３８との間にはＡＣＦ３２の
ベースフイルム３４が介在することにより、半導体チッ
プ３８はプリント配線基板１０上に固定保持される。ま
た、半導体チップ３８の各突起電極４２とプリント配線
基板１０の対応する各Ｃｕ電極１４を被覆しているＡｕ
層１８との間にＡＣＦ３２の導電粒子３６が挟まれるこ
とにより、このＡＣＦ３２の導電粒子３６を介して半導
体チップ３８の各突起電極４２とこれに対応するプリン
ト配線基板１０のＮｉ層１６及びＡｕ層１８によって被
覆されている各Ｃｕ電極１４との導通がとられる。Subsequently, the semiconductor chip 38 is positioned above the printed wiring board 10 via the ACF 32. That is, each protruding electrode 42 formed on the semiconductor substrate 40 of the semiconductor chip 38 corresponds to each Cu electrode 14 formed on the insulating substrate 12 of the printed wiring board 10 and covered with the Ni layer 16 and the Au layer 18. Make it correspond. The semiconductor chip 38 thus positioned
Is pressed onto the printed wiring board 10 via the ACF 32. In this way, as shown in FIG. 12, the semiconductor chip 38 is fixedly held on the printed wiring board 10 by interposing the base film 34 of the ACF 32 between the printed wiring board 10 and the semiconductor chip 38. Further, Au covering each protruding electrode 42 of the semiconductor chip 38 and each corresponding Cu electrode 14 of the printed wiring board 10.
The conductive particles 36 of the ACF 32 are sandwiched between the layer 18 and the bumps 42 of the semiconductor chip 38 and the corresponding Ni layers 16 and Au layers of the printed wiring board 10 via the conductive particles 36 of the ACF 32. Conduction with each Cu electrode 14 covered by 18 is established.
【００４３】次に、図１に示すプリント配線基板１０上
に光収縮性樹脂を用いて半導体チップをフリップフロッ
プ実装する方法を、図１３の断面図を用いて説明する。
なお、図１３において、図１のプリント配線基板１０の
構成要素と同一の要素には同一の符号を付して説明を省
略する。Next, a method of flip-flop mounting a semiconductor chip on the printed wiring board 10 shown in FIG. 1 using a light-shrinkable resin will be described with reference to the cross-sectional view of FIG.
13, the same elements as those of the printed wiring board 10 of FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
【００４４】図１に示すプリント配線基板１０上方にお
いて、半導体チップ３８の位置決めを行う。即ち、半導
体チップ３８の半導体基板４０上に形成された各突起電
極４２が、プリント配線基板１０の絶縁基板１２上に形
成され、Ｎｉ層１６及びＡｕ層１８によって被覆されて
いる各Ｃｕ電極１４に対応するようにする。そして、こ
のような位置決めをした半導体チップ３８をプリント配
線基板１０上にマウン卜した後、半導体チップ３８とプ
リント配線基板１０との間隙に光収縮性樹脂４４を充填
し、光照射する。The semiconductor chip 38 is positioned above the printed wiring board 10 shown in FIG. That is, each protruding electrode 42 formed on the semiconductor substrate 40 of the semiconductor chip 38 corresponds to each Cu electrode 14 formed on the insulating substrate 12 of the printed wiring board 10 and covered with the Ni layer 16 and the Au layer 18. Make it correspond. Then, after the semiconductor chip 38 thus positioned is mounted on the printed wiring board 10, the gap between the semiconductor chip 38 and the printed wiring board 10 is filled with a light-shrinkable resin 44 and irradiated with light.
【００４５】こうして、図１３に示されるように、半導
体チップ３８とプリント配線基板１０との間隙に充填し
た光収縮性樹脂４４が感光したときに生じる収縮力によ
り、半導体チップ３８はプリント配線基板１０上に固定
保持される。また、半導体チップ３８の各突起電極４２
とプリント配線基板１０の対応する各Ｃｕ電極１４を被
覆しているＡｕ層１８とが直接に接触していると共に、
半導体チップ３８とプリント配線基板１０との間隙に充
填した光収縮性樹脂４４の収縮が加わることにより、半
導体チップ３８の各突起電極４２とこれに対応するプリ
ント配線基板１０のＮｉ層１６及びＡｕ層１８によって
被覆されている各Ｃｕ電極１４との導通がとられる。In this manner, as shown in FIG. 13, the semiconductor chip 38 is attached to the printed wiring board 10 by the contraction force generated when the light-shrinkable resin 44 filled in the gap between the semiconductor chip 38 and the printed wiring board 10 is exposed to light. Fixedly held on top. Further, each protruding electrode 42 of the semiconductor chip 38
And the Au layer 18 covering each corresponding Cu electrode 14 of the printed wiring board 10 is in direct contact with the
The shrinkage of the light-shrinkable resin 44 filling the gap between the semiconductor chip 38 and the printed wiring board 10 causes each of the bump electrodes 42 of the semiconductor chip 38 and the corresponding Ni layer 16 and Au layer of the printed wiring board 10 to correspond thereto. Conduction with each Cu electrode 14 covered by 18 is established.
【００４６】次に、ＡＣＦを用いて半導体チップをフリ
ップチップ実装した場合における、図１のプリント配線
基板１０のＮｉ層１６及びＡｕ層１８によって被覆され
ているＣｕ電極１４と半導体チップの突起電極との接続
抵抗の温度サイクルに対する変動を、図１４のグラフを
用いて説明する。なお、この図１４のグラフにおいて、
上方の振幅の大きい線は温度サイクルを示しており、下
方の振幅の小さい線はこの温度サイクルに対するプリン
ト配線基板１０のＮｉ層１６及びＡｕ層１８によって被
覆されているＣｕ電極１４と半導体チップの突起電極と
の接続抵抗の変化を示している。Next, when the semiconductor chip is flip-chip mounted using the ACF, the Cu electrode 14 covered with the Ni layer 16 and the Au layer 18 of the printed wiring board 10 of FIG. The variation of the connection resistance with respect to the temperature cycle will be described with reference to the graph of FIG. In the graph of FIG. 14,
The line with the large amplitude on the upper side shows the temperature cycle, and the line with the small amplitude on the lower side shows the projection of the Cu electrode 14 and the semiconductor chip covered by the Ni layer 16 and the Au layer 18 of the printed wiring board 10 for this temperature cycle. The change of the connection resistance with the electrode is shown.
【００４７】この図１４のグラフに示されるように、プ
リント配線基板１０のＮｉ層１６及びＡｕ層１８によっ
て被覆されている各Ｃｕ電極１４と半導体チップの各突
起電極との接続抵抗は、−２５℃から＋１２５℃の範囲
で変化する温度サイクルに対応して変動しているが、こ
の変動は規則的な波形を示している。また、この接続抵
抗の経時的な変動は観測されなかった。このことは、Ａ
ＣＦ３２の導電粒子３６を介した半導体チップ３８の突
起電極４２とプリント配線基板１０のＮｉ層１６及びＡ
ｕ層１８によって被覆されているＣｕ電極１４との良好
な接続が、その接触抵抗を経時的に増大させることな
く、安定して維持されていることを意味する。As shown in the graph of FIG. 14, the connection resistance between each Cu electrode 14 covered with the Ni layer 16 and the Au layer 18 of the printed wiring board 10 and each bump electrode of the semiconductor chip is -25. It fluctuates in response to a temperature cycle that varies from ° C to + 125 ° C, which shows a regular waveform. Further, no change over time in the connection resistance was observed. This means that A
The protruding electrodes 42 of the semiconductor chip 38 and the Ni layers 16 and A of the printed wiring board 10 via the conductive particles 36 of the CF 32
This means that a good connection with the Cu electrode 14 covered by the u layer 18 is stably maintained without increasing the contact resistance over time.
【００４８】以上のように、本実施形態によれば、プリ
ント配線基板１０のＣｕ電極１４がＮｉ層１６によって
被覆され、更にこのＮｉ層１６がＡｕ層１８によって被
覆されていることにより、即ち、Ｃｕ電極１４を被覆し
ているＮｉ層１６が非酸化性金属層としてのＡｕ層１８
によって被覆されていることにより、Ｃｕ電極１４やＮ
ｉ層１６が酸化されてこれらの表面に絶縁性の酸化膜、
例えばＣｕＯ膜やＮｉＯ（酸化ニッケル）膜が形成され
ることを防止することが可能となる。As described above, according to the present embodiment, the Cu electrode 14 of the printed wiring board 10 is covered with the Ni layer 16, and the Ni layer 16 is further covered with the Au layer 18, that is, The Ni layer 16 covering the Cu electrode 14 is an Au layer 18 as a non-oxidizing metal layer.
By covering with Cu electrode 14 and N
The i-layer 16 is oxidized to form an insulating oxide film on these surfaces,
For example, it is possible to prevent the formation of a CuO film or a NiO (nickel oxide) film.
【００４９】このため、例えば上記図１２に示すように
ＡＣＦ３２を用いて半導体チップ３８をフリップチップ
実装する場合において、半導体チップ３８の各突起電極
４２とプリント配線基板１０の対応する各Ｃｕ電極１４
を被覆しているＡｕ層１８との間に挟まれているＡＣＦ
３２の導電粒子３６を介して、半導体チップ３８の各突
起電極４２とこれに対応するプリント配線基板１０のＮ
ｉ層１６及びＡｕ層１８によって被覆されている各Ｃｕ
電極１４との導通をとる際に、Ｃｕ電極１４表面やＮｉ
層１６表面の絶縁性の酸化膜によってこの導通が阻害さ
れたり、接続抵抗が上昇したりすることを防止すること
ができる。また、これらＣｕ電極１４表面やＮｉ層１６
表面の酸化膜自体が形成されないため、酸化膜に吸着さ
れた水分子が体積膨張することによる接続オープン不良
の発生も当然に防止することができる。Therefore, for example, when the semiconductor chip 38 is flip-chip mounted using the ACF 32 as shown in FIG. 12, each of the bump electrodes 42 of the semiconductor chip 38 and the corresponding Cu electrode 14 of the printed wiring board 10
ACF sandwiched between the Au layer 18 covering the
Each of the protruding electrodes 42 of the semiconductor chip 38 and the corresponding N of the printed wiring board 10 are
Each Cu covered by the i layer 16 and the Au layer 18
When establishing continuity with the electrode 14, the surface of the Cu electrode 14 or Ni
The conduction can be prevented from being inhibited by the insulating oxide film on the surface of the layer 16 and the connection resistance can be prevented from increasing. The surface of the Cu electrode 14 and the Ni layer 16
Since the oxide film itself on the surface is not formed, the occurrence of connection open failure due to the volume expansion of the water molecules adsorbed on the oxide film can be naturally prevented.
【００５０】従って、半導体チップ３８の各突起電極４
２とプリント配線基板１０のＮｉ層１６及びＡｕ層１８
によって被覆されている各Ｃｕ電極１４とのＡＣＦ３２
の導電粒子３６を介した良好かつ安定な接続を維持する
ことが可能となり、ＡＣＦ３２を用いたフリップチップ
実装の信頼性を向上させることができる。Therefore, each protruding electrode 4 of the semiconductor chip 38
2 and Ni layer 16 and Au layer 18 of printed wiring board 10
ACF 32 with each Cu electrode 14 covered with
It is possible to maintain a good and stable connection via the conductive particles 36 of the above, and it is possible to improve the reliability of flip-chip mounting using the ACF 32.
【００５１】同様に、例えば上記図１３に示すように光
収縮性樹脂４４を用いて半導体チップ３８をフリップチ
ップ実装する場合においても、半導体チップ３８の各突
起電極４２とプリント配線基板１０の対応する各Ｃｕ電
極１４を被覆しているＡｕ層１８とを直接に接触させ、
更に半導体チップ３８とプリント配線基板１０との間の
光収縮性樹脂４４を収縮させて、半導体チップ３８の各
突起電極４２とこれに対応するプリント配線基板１０の
Ｎｉ層１６及びＡｕ層１８によって被覆されている各Ｃ
ｕ電極１４との導通をとる際に、この導通がＣｕ電極１
４表面やＮｉ層１６表面の絶縁性の酸化膜によって阻害
されたり、その接続抵抗が上昇したりすることを防止す
ることができる。また、これらＣｕ電極１４表面やＮｉ
層１６表面の酸化膜に吸着された水分子の体積膨張によ
る接続オープン不良の発生も当然に防止することができ
る。Similarly, when the semiconductor chip 38 is flip-chip mounted by using the light-shrinkable resin 44 as shown in FIG. 13, for example, each protruding electrode 42 of the semiconductor chip 38 corresponds to the printed wiring board 10. The Au layer 18 covering each Cu electrode 14 is brought into direct contact with
Further, the light-shrinkable resin 44 between the semiconductor chip 38 and the printed wiring board 10 is shrunk to cover each protruding electrode 42 of the semiconductor chip 38 and the corresponding Ni layer 16 and Au layer 18 of the printed wiring board 10. Each C
When the continuity with the u electrode 14 is established, this continuity is
It can be prevented from being hindered by the insulating oxide film on the surface of the Ni layer 16 or the surface of the Ni layer 16 and from increasing the connection resistance. In addition, the surface of these Cu electrodes 14 and Ni
The occurrence of connection open failure due to volume expansion of water molecules adsorbed on the oxide film on the surface of the layer 16 can be naturally prevented.
【００５２】従って、半導体チップ３８の各突起電極４
２とプリント配線基板１０のＮｉ層１６及びＡｕ層１８
によって被覆されている各Ｃｕ電極１４との直接接触に
よる良好かつ安定な接続を維持することが可能となり、
光収縮性樹脂４４を用いたフリップチップ実装の信頼性
を向上させることができる。Therefore, each protruding electrode 4 of the semiconductor chip 38
2 and Ni layer 16 and Au layer 18 of printed wiring board 10
It is possible to maintain good and stable connection by direct contact with each Cu electrode 14 covered by
The reliability of flip-chip mounting using the light-shrinkable resin 44 can be improved.
【００５３】更に、本実施形態によれば、プリント配線
基板１０のＣｕ電極１４がＮｉ層１６によって被覆さ
れ、更にこのＮｉ層１６がＡｕ層１８によって被覆され
ていることにより、即ちＣｕ電極１４とＡｕ層１８との
間に高硬度金属層としてのＮｉ層１６が介在しているこ
とにより、例えば上記図１２に示すようにＡＣＦ３２を
用いて半導体チップ３８をフリップチップ実装する場合
や上記図１３に示すように光収縮性樹脂４４を用いて半
導体チップ３８をフリップチップ実装する場合のいずれ
においても、半導体チップ３８の各突起電極４２はプリ
ント配線基板１０のＮｉ層１６によって被覆されている
各Ｃｕ電極１４に沈み込まず、Ｎｉ層１６によって被覆
されている各Ｃｕ電極１４が絶縁基板１２に適度に沈み
込むようになる。従って、適度に沈み込んだ絶縁基板１
２がその沈められた方向と逆方向に反発し、Ｃｕ電極１
４を押し戻そうとする力が働くため、半導体チップ３８
の各突起電極４２とプリント配線基板１０のＮｉ層１６
及びＡｕ層１８によって被覆されている各Ｃｕ電極１４
との良好かつ安定な接続を維持することが可能となり、
ＡＣＦ３２や光収縮性樹脂４４を用いたフリップチップ
実装の信頼性を向上させることができる。Further, according to the present embodiment, the Cu electrode 14 of the printed wiring board 10 is covered with the Ni layer 16, and the Ni layer 16 is further covered with the Au layer 18, that is, the Cu electrode 14 Since the Ni layer 16 as a high hardness metal layer is interposed between the Au layer 18 and the semiconductor chip 38 using the ACF 32 as shown in FIG. As shown, in each of the cases where the semiconductor chip 38 is flip-chip mounted using the light-shrinkable resin 44, each of the bump electrodes 42 of the semiconductor chip 38 is covered with each of the Cu electrodes covered with the Ni layer 16 of the printed wiring board 10. The Cu electrodes 14 covered with the Ni layer 16 do not sink into the insulating substrate 12 but sink into the insulating substrate 12 appropriately. Therefore, the insulating substrate 1 which has been appropriately sunk
2 repels in a direction opposite to the direction in which the
4 acts to push back the semiconductor chip 38.
Of each protruding electrode 42 and the Ni layer 16 of the printed wiring board 10
And each Cu electrode 14 covered with the Au layer 18
It is possible to maintain a good and stable connection with
The reliability of flip-chip mounting using the ACF 32 and the light-shrinkable resin 44 can be improved.
【００５４】なお、上記実施形態においては、上記図６
〜図１０に示されるように、Ｃｕ電極１４が形成された
絶縁基板１２上に例えばスパッタリング法を用いてＮｉ
層１６ａを被着した後、例えばドライエッチング法を用
いてこのＮｉ層１６ａを所望する配線パターンにエッチ
ングして各Ｃｕ電極１４を覆うＮｉ層１６を形成し、続
いて、このＮｉ層１６によって覆われたＣｕ電極１４が
形成された絶縁基板１２上に例えばスパッタリング法を
用いてＡｕ層１８ａを被着した後、例えばドライエッチ
ング法を用いてこのＡｕ層１８ａを所望する配線パター
ンにエッチングして各Ｃｕ電極１４を覆うＮｉ層１６を
更に覆うＡｕ層１８を形成しているが、この製造方法の
限定されるものではない。例えばこの製造方法の代わり
に、スパッタリング法、真空蒸着法、又はＣＶＤ法など
を用いて、Ｃｕ電極１４が形成された絶縁基板１２上に
Ｎｉ層及びＡｕ層を連続して被着した後、ドライエッチ
ング法、ウェットエッチング法、又はイオンミリング法
などを用いて、これらのＡｕ層及びＮｉ層を所望する配
線パターンに連続的にエッチングして、各Ｃｕ電極１４
を覆うＮｉ層及びＡｕ層を形成してもよい。或いはま
た、絶縁基板１２上に各Ｃｕ電極１４を形成した後、例
えば無電解めっき法を用いて、各Ｃｕ電極１４上にのみ
選択的にＮｉ層及びＡｕ層を連続して形成し、各Ｃｕ電
極１４を覆うＮｉ層及びＡｕ層を形成してもよい。In the above embodiment, FIG.
As shown in FIGS. 10 to 10, Ni is deposited on the insulating substrate 12 on which the Cu electrodes 14 are formed by using, for example, a sputtering method.
After depositing the layer 16a, the Ni layer 16a is etched into a desired wiring pattern by using, for example, a dry etching method to form the Ni layer 16 covering each Cu electrode 14, and subsequently, the Ni layer 16 is covered with the Ni layer 16. After depositing an Au layer 18a by using, for example, a sputtering method on the insulating substrate 12 on which the stripped Cu electrodes 14 are formed, the Au layer 18a is etched into a desired wiring pattern by using, for example, a dry etching method, and Although the Au layer 18 further covering the Ni layer 16 covering the Cu electrode 14 is formed, the manufacturing method is not limited to this. For example, instead of this manufacturing method, a Ni layer and an Au layer are successively deposited on the insulating substrate 12 on which the Cu electrode 14 is formed by using a sputtering method, a vacuum evaporation method, a CVD method, or the like, The Au layer and the Ni layer are continuously etched into a desired wiring pattern by using an etching method, a wet etching method, an ion milling method, or the like, so that each Cu electrode 14 is etched.
A Ni layer and an Au layer covering the layer may be formed. Alternatively, after each Cu electrode 14 is formed on the insulating substrate 12, a Ni layer and an Au layer are continuously formed selectively only on each Cu electrode 14 by using, for example, an electroless plating method. A Ni layer and an Au layer covering the electrode 14 may be formed.
【００５５】[0055]
【発明の効果】以上、詳細に説明した通り、本発明に係
るプリント配線基板及びその製造方法によれば、次のよ
うな効果を奏することができる。即ち、請求項１に係る
プリント配線基板によれば、良導電性材料からなる電極
が高硬度金属によって被覆されていることにより、この
プリント基板上にＡＣＦ又は光収縮性樹脂を用いて半導
体チップをフリップチップ実装する際に、半導体チップ
の突起電極がプリント配線基板の高硬度金属によって被
覆されている電極に沈み込まず、このプリン卜配線基板
の電極が絶縁基板に適度に沈み込むようにすることが可
能になるため、半導体チップの突起電極とプリント配線
基板の電極とを良好かつ安定に接続することが可能にな
り、半導体チップのフリップチップ実装の信頼性を向上
させることができる。As described above, according to the printed wiring board and the method for manufacturing the same of the present invention, the following effects can be obtained. That is, according to the printed wiring board of the first aspect, since the electrode made of a good conductive material is covered with the high-hardness metal, the semiconductor chip is formed on the printed board by using the ACF or the photo-shrinkable resin. When flip-chip mounting, ensure that the protruding electrodes of the semiconductor chip do not sink into the electrodes covered with the high-hardness metal of the printed wiring board, and that the electrodes of this printed wiring board sink appropriately into the insulating substrate Therefore, it is possible to connect the protruding electrodes of the semiconductor chip and the electrodes of the printed wiring board satisfactorily and stably, thereby improving the reliability of flip-chip mounting of the semiconductor chip.
【００５６】また、請求項２に係るプリント配線基板に
よれば、良導電性材料からなる電極を被覆している高硬
度金属層が更に非酸化性金属層によって被覆されている
ことにより、上記請求項１の場合と同じく半導体チップ
の突起電極がプリント配線基板の高硬度金属によって被
覆されている電極に沈み込まずにプリン卜配線基板の電
極が絶縁基板に適度に沈み込むようにすることが可能に
なると共に、プリン卜配線基板の電極表面に良導電性材
料の酸化膜が形成されることが防止されるため、このプ
リント基板上にＡＣＦ又は光収縮性樹脂を用いて半導体
チップをフリップチップ実装する際に、半導体チップの
突起電極とプリント配線基板の電極の接続が電極表面や
高硬度金属層表面の酸化膜によって阻害されることがな
くなることから、半導体チップの突起電極とプリント配
線基板の電極とを良好かつ安定に接続することが可能に
なり、半導体チップのフリップチップ実装の信頼性を向
上させることができる。According to the printed wiring board of the second aspect, the high-hardness metal layer covering the electrode made of a good conductive material is further covered with the non-oxidizing metal layer. As in the case of item 1, it is possible to allow the electrodes of the printed wiring board to sink into the insulating substrate appropriately without the sink electrodes of the semiconductor chip sinking into the electrodes covered with the hard metal of the printed wiring board. And the formation of an oxide film of a good conductive material on the electrode surface of the printed wiring board is prevented. Therefore, the semiconductor chip is flip-chip mounted on the printed board using ACF or light shrinkable resin. In doing so, the connection between the protruding electrode of the semiconductor chip and the electrode of the printed wiring board is not hindered by the oxide film on the electrode surface or the surface of the hard metal layer, The protruding electrodes and the printed circuit board electrodes of the conductive tip becomes possible to favorably and stably connected, it is possible to improve the reliability of the flip chip mounting of a semiconductor chip.
【００５７】更に、請求項６に係るプリント配線基板の
製造方法によれば、絶縁基板上に良導電性材料からなる
電極を形成する第１の工程と、この絶縁基板上の良導電
性材料からなる電極を、この良導電性材料よりも硬い高
硬度金属によって被覆する第２の工程とを有することに
より、上記請求項１に係るプリント配線基板を容易に作
製することができる。従って、このプリント基板上にＡ
ＣＦ又は光収縮性樹脂を用いて半導体チップをフリップ
チップ実装する際に、半導体チップの突起電極がプリン
ト配線基板の高硬度金属によって被覆されている電極に
沈み込まず、このプリン卜配線基板の電極が絶縁基板に
適度に沈み込むようにすることが可能になるため、半導
体チップの突起電極とプリント配線基板の電極とを良好
かつ安定に接続することが可能になり、半導体チップの
フリップチップ実装の信頼性を向上させることができ
る。Further, according to the method of manufacturing a printed wiring board according to the sixth aspect, the first step of forming an electrode made of a good conductive material on an insulating substrate, And a second step of coating the electrode with a hard metal which is harder than the highly conductive material, whereby the printed wiring board according to claim 1 can be easily manufactured. Therefore, A on this printed circuit board
When a semiconductor chip is flip-chip mounted using CF or light-shrinkable resin, the protruding electrodes of the semiconductor chip do not sink into the electrodes covered with the high-hardness metal of the printed wiring board, and the electrodes of the printed wiring board are not sunk. Can be properly sunk into the insulating substrate, so that the protruding electrodes of the semiconductor chip and the electrodes of the printed wiring board can be connected satisfactorily and stably. Reliability can be improved.
【００５８】また、請求項７に係るプリント配線基板の
製造方法は、上記請求項６に係るプリント配線基板にお
いて、良導電性材料からなる電極を被覆している高硬度
金属層を非酸化性金属層によって被覆する第３の工程を
有することにより、上記請求項２に係るプリント配線基
板を容易に作製することができる。従って、このプリン
ト基板上にＡＣＦ又は光収縮性樹脂を用いて半導体チッ
プをフリップチップ実装する際に、半導体チップの突起
電極がプリント配線基板の高硬度金属によって被覆され
ている電極に沈み込まず、このプリン卜配線基板の電極
が絶縁基板に適度に沈み込むようにすることが可能にな
ると共に、半導体チップの突起電極とプリント配線基板
の電極の接続が電極表面や高硬度金属層表面の酸化膜に
よって阻害されることがなくなるため、半導体チップの
突起電極とプリント配線基板の電極とを良好かつ安定に
接続することが可能になり、半導体チップのフリップチ
ップ実装の信頼性を向上させることができる。According to a seventh aspect of the present invention, in the printed wiring board according to the sixth aspect, the high-hardness metal layer covering the electrode made of a good conductive material is formed of a non-oxidizing metal. By including the third step of coating with the layer, the printed wiring board according to claim 2 can be easily manufactured. Therefore, when the semiconductor chip is flip-chip mounted on the printed circuit board using the ACF or the photo-shrinkable resin, the protruding electrodes of the semiconductor chip do not sink into the electrodes covered with the high-hardness metal of the printed circuit board, This allows the electrodes of the printed wiring board to sink into the insulating substrate appropriately, and the connection between the protruding electrodes of the semiconductor chip and the electrodes of the printed wiring board is made of an oxide film on the surface of the electrode or the surface of the hard metal layer. Therefore, the projection electrodes of the semiconductor chip and the electrodes of the printed wiring board can be connected favorably and stably, and the reliability of flip-chip mounting of the semiconductor chip can be improved.
【図１】本発明の一実施形態に係るプリント配線基板を
示す断面図である。FIG. 1 is a sectional view showing a printed wiring board according to an embodiment of the present invention.
【図２】金属の硬度を示す表である。FIG. 2 is a table showing metal hardness.
【図３】図１のプリント配線基板の製造方法を説明する
ための工程断面図（その１）である。FIG. 3 is a process sectional view (part 1) for explaining the method for manufacturing the printed wiring board in FIG. 1;
【図４】図１のプリント配線基板の製造方法を説明する
ための工程断面図（その２）である。FIG. 4 is a process sectional view (part 2) for explaining the method for manufacturing the printed wiring board in FIG. 1;
【図５】図１のプリント配線基板の製造方法を説明する
ための工程断面図（その３）である。FIG. 5 is a process sectional view (part 3) for explaining the method for manufacturing the printed wiring board in FIG. 1;
【図６】図１のプリント配線基板の製造方法を説明する
ための工程断面図（その４）である。FIG. 6 is a process sectional view (part 4) for describing the method for manufacturing the printed wiring board in FIG. 1.
【図７】図１のプリント配線基板の製造方法を説明する
ための工程断面図（その５）である。FIG. 7 is a process sectional view (part 5) for describing the method for manufacturing the printed wiring board in FIG. 1.
【図８】図１のプリント配線基板の製造方法を説明する
ための工程断面図（その６）である。FIG. 8 is a process sectional view (part 6) for describing the method for manufacturing the printed wiring board in FIG. 1.
【図９】図１のプリント配線基板の製造方法を説明する
ための工程断面図（その７）である。FIG. 9 is a process sectional view (part 7) for explaining the method for manufacturing the printed wiring board in FIG. 1;
【図１０】図１のプリント配線基板の製造方法を説明す
るための工程断面図（その８）である。FIG. 10 is a process sectional view (part 8) for explaining the method for manufacturing the printed wiring board in FIG. 1;
【図１１】図１のプリント配線基板の製造方法を説明す
るための工程断面図（その９）である。11 is a process sectional view (No. 9) for describing the method for manufacturing the printed wiring board in FIG. 1.
【図１２】図１のプリント配線基板上にＡＣＦを用いて
半導体チップをフリップチップ実装する方法を説明する
ための断面図である。FIG. 12 is a cross-sectional view for explaining a method of flip-chip mounting a semiconductor chip on the printed wiring board of FIG. 1 using an ACF.
【図１３】図１のプリント配線基板上に光収縮性樹脂を
用いて半導体チップをフリップチップ実装する方法を説
明するための断面図である。13 is a cross-sectional view for explaining a method of flip-chip mounting a semiconductor chip on the printed wiring board of FIG. 1 using a light-shrinkable resin.
【図１４】ＡＣＦを用いて半導体チップをフリップチッ
プ実装した場合における、図１のプリント配線基板のＮ
ｉ層及びＡｕ層によって被覆されているＣｕ電極と半導
体チップの突起電極との接続抵抗の温度サイクルに対す
る変動を示すグラフである。FIG. 14 is a cross-sectional view of the printed circuit board of FIG. 1 when a semiconductor chip is flip-chip mounted using an ACF.
It is a graph which shows the fluctuation | variation with respect to a temperature cycle of the connection resistance of the Cu electrode covered with the i layer and the Au layer, and the protrusion electrode of a semiconductor chip.
【図１５】従来のプリント配線基板を示す断面図であ
る。FIG. 15 is a sectional view showing a conventional printed wiring board.
【図１６】ＡＣＦを示す略線的な斜視図である。FIG. 16 is a schematic perspective view showing an ACF.
【図１７】従来のプリント配線基板上にＡＣＦを用いて
半導体チップをフリップチップ実装する方法を説明する
ための断面図である。FIG. 17 is a cross-sectional view illustrating a conventional method for flip-chip mounting a semiconductor chip on a printed wiring board using an ACF.
【図１８】従来のプリント配線基板上に光収縮性樹脂を
用いて半導体チップをフリップチップ実装する方法を説
明するための断面図である。FIG. 18 is a cross-sectional view illustrating a conventional method of flip-chip mounting a semiconductor chip on a printed wiring board using a photo-shrinkable resin.
【図１９】従来のプリント配線基板上にＡＣＦを用いて
半導体チップをフリップチップ実装する際の電極表面の
酸化膜への水分子の吸着を示す断面図である。FIG. 19 is a cross-sectional view showing adsorption of water molecules to an oxide film on an electrode surface when a semiconductor chip is flip-chip mounted on a conventional printed wiring board using ACF.
【図２０】従来のプリント配線基板上に光収縮性樹脂を
用いて半導体チップをフリップチップ実装する際の電極
表面の酸化膜への水分子の吸着を示す断面図である。FIG. 20 is a cross-sectional view showing the adsorption of water molecules to an oxide film on an electrode surface when a semiconductor chip is flip-chip mounted on a conventional printed wiring board using a light-shrinkable resin.
【図２１】ＡＣＦを用いて半導体チップをフリップチッ
プ実装した場合における、図１５のプリント配線基板の
Ｃｕ電極と半導体チップの突起電極との接続抵抗の温度
サイクルに対する変動を示すグラフである。FIG. 21 is a graph showing a variation in a connection resistance between a Cu electrode of the printed wiring board and a protruding electrode of the semiconductor chip with respect to a temperature cycle when the semiconductor chip is flip-chip mounted using the ACF.
【図２２】従来のプリント配線基板を示す断面図であ
る。FIG. 22 is a cross-sectional view showing a conventional printed wiring board.
１０…プリント配線基板、１２…絶縁基板、１４ａ…Ｃ
ｕ層、１４…Ｃｕ電極、１６ａ、１６…Ｎｉ層、１８
ａ、１８…Ａｕ層、２０…感光性フィルム、２２…開口
部、２４…感光性フィルム、２６…開口部、２８…感光
性フィルム、３０…開口部、３２…ＡＣＦ、３４…ベー
スフィルム、３６…導電粒子、３８…半導体チップ、４
０…半導体基板、４２…突起電極、４４…光収縮性樹
脂、５０…プリント配線基板、５２…絶縁基板、５４…
Ｃｕ電極、５６…ＡＣＦ、５８…ベースフィルム、６０
…導電粒子、６２…半導体チップ、６４…半導体基板、
６６…突起電極、６８…光収縮性樹脂、７０…ＣｕＯ
膜、７２…水分子、７４…Ａｕ層。10: printed wiring board, 12: insulating board, 14a: C
u layer, 14 ... Cu electrode, 16a, 16 ... Ni layer, 18
a, 18: Au layer, 20: photosensitive film, 22: opening, 24: photosensitive film, 26: opening, 28: photosensitive film, 30: opening, 32: ACF, 34: base film, 36 ... conductive particles, 38 ... semiconductor chip, 4
0: semiconductor substrate, 42: projecting electrode, 44: light-shrinkable resin, 50: printed wiring board, 52: insulating substrate, 54 ...
Cu electrode, 56 ACF, 58 base film, 60
... conductive particles, 62 ... semiconductor chip, 64 ... semiconductor substrate,
66: projecting electrode, 68: light shrinkable resin, 70: CuO
Film, 72: water molecule, 74: Au layer.
Claims (10)
プリント配線基板であって、 前記半導体チップの突起電極に対応する前記プリント配
線基板の電極が、良導電性材料からなり、 前記良導電性材料からなる電極が、前記良導電性材料よ
りも硬い高硬度金属によって被覆されていることを特徴
とするプリント配線基板。1. A printed wiring board on which a semiconductor chip is flip-chip mounted, wherein electrodes of the printed wiring board corresponding to projecting electrodes of the semiconductor chip are made of a good conductive material, and are made of the good conductive material. A printed wiring board, wherein an electrode is coated with a hard metal that is harder than the conductive material.
て、 前記良導電性材料からなる電極を被覆している前記高硬
度金属層が、非酸化性金属層によって被覆されているこ
とを特徴とするプリント配線基板。2. The printed wiring board according to claim 1, wherein the high-hardness metal layer covering the electrode made of a good conductive material is covered with a non-oxidizing metal layer. Printed wiring board.
て、 前記良導電性材料からなる電極が、銅電極であることを
特徴とするプリント配線基板。3. The printed wiring board according to claim 1, wherein the electrode made of a good conductive material is a copper electrode.
て、 前記高硬度金属層が、チタン層、タングステン層、タン
タル層、モリブデン層、又はニッケル層であることを特
徴とするプリント配線基板。4. The printed wiring board according to claim 1, wherein the high-hardness metal layer is a titanium layer, a tungsten layer, a tantalum layer, a molybdenum layer, or a nickel layer.
て、 前記非酸化性金属層が、金層であることを特徴とするプ
リント配線基板。5. The printed wiring board according to claim 2, wherein the non-oxidizable metal layer is a gold layer.
プリント配線基板の製造方法であって、 絶縁基板上に、前記半導体チップの突起電極に対応し
て、良導電性材料からなる電極を形成する第１の工程
と、 前記絶縁基板上の前記良導電性材料からなる電極を、前
記良導電性材料よりも硬い高硬度金属によって被覆する
第２の工程とを有することを特徴とするプリン卜配線基
板の製造方法。6. A method for manufacturing a printed wiring board on which a semiconductor chip is flip-chip mounted, wherein a first electrode made of a highly conductive material is formed on an insulating substrate corresponding to the projecting electrode of the semiconductor chip. And a second step of coating the electrode made of the good conductive material on the insulating substrate with a hard metal which is harder than the good conductive material. Production method.
て、 前記良導電性材料からなる電極を被覆している前記高硬
度金属層を、非酸化性金属層によって被覆する第３の工
程を有することを特徴とするプリン卜配線基板の製造方
法。7. The printed wiring board according to claim 6, further comprising a third step of covering the high-hardness metal layer covering the electrode made of a good conductive material with a non-oxidizing metal layer. A method for manufacturing a printed wiring board, comprising:
て、 前記第２の工程が、前記良導電性材料からなる電極が形
成されている前記絶縁基板上に、真空蒸着法、スパッタ
リング法、化学的気相成長法、又はめっき法を用いて、
前記良導電性材料よりも硬い高硬度金属層を被着した
後、ドライエッチング法、ウェットエッチング法、又は
イオンミリング法を用いて、前記高硬度金属層を加工す
る工程であることを特徴とするプリント配線基板の製造
方法。8. The printed wiring board according to claim 6, wherein in the second step, a vacuum deposition method, a sputtering method, a chemical Using a vapor deposition method or a plating method,
After depositing a high hardness metal layer harder than the good conductive material, a dry etching method, a wet etching method, or an ion milling method is used to process the high hardness metal layer. A method for manufacturing a printed wiring board.
て、 前記第３の工程が、前記高硬度金属層によって被覆され
た前記良導電性材料からなる電極が形成されている前記
絶縁基板上に、真空蒸着法、スパッタリング法、化学的
気相成長法、又はめっき法を用いて、非酸化性金属層を
被着した後、ドライエッチング法、ウェットエッチング
法、又はイオンミリング法を用いて、前記非酸化性金属
層を加工する工程であることを特徴とするプリント配線
基板の製造方法。9. The printed wiring board according to claim 7, wherein the third step is performed on the insulating substrate on which an electrode made of the good conductive material covered with the high hardness metal layer is formed. After depositing the non-oxidizable metal layer by using a vacuum deposition method, a sputtering method, a chemical vapor deposition method, or a plating method, the dry etching method, the wet etching method, or the ion milling method is used. A method for manufacturing a printed wiring board, comprising a step of processing an oxidizable metal layer.
いて、 前記第２及び第３の工程が、無電解めっき法を用いて、
前記良導電性材料からなる電極上に、前記良導電性材料
よりも硬い高硬度金属層を被着し、続いて、前記高硬度
金属層上に、非酸化性金属層を被着する工程であること
を特徴とするプリント配線基板の製造方法。10. The printed wiring board according to claim 7, wherein the second and third steps are performed using an electroless plating method.
On the electrode made of the good conductive material, a hard metal layer harder than the good conductive material is applied, and then, on the high hardness metal layer, a non-oxidizing metal layer is applied. A method for manufacturing a printed wiring board, the method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15554597A JPH114065A (en) | 1997-06-12 | 1997-06-12 | Printed interconnection board and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15554597A JPH114065A (en) | 1997-06-12 | 1997-06-12 | Printed interconnection board and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH114065A true JPH114065A (en) | 1999-01-06 |
Family
ID=15608409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15554597A Pending JPH114065A (en) | 1997-06-12 | 1997-06-12 | Printed interconnection board and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH114065A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476485B1 (en) * | 1999-05-13 | 2002-11-05 | Alps Electric Co., Ltd. | Thin-film structure having reliably removable oxide layer formed on bump exposed at surface of insulating layer and manufacturing method therefor |
-
1997
- 1997-06-12 JP JP15554597A patent/JPH114065A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476485B1 (en) * | 1999-05-13 | 2002-11-05 | Alps Electric Co., Ltd. | Thin-film structure having reliably removable oxide layer formed on bump exposed at surface of insulating layer and manufacturing method therefor |
| US6694611B2 (en) | 1999-05-13 | 2004-02-24 | Alps Electric Co., Ltd. | Method for manufacturing a thin-film structure having a reliably removable oxide layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101013686B (en) | Interconnect substrate, semiconductor device, and method of manufacturing the same | |
| US7256490B2 (en) | Test carrier for semiconductor components having conductors defined by grooves | |
| CN100375255C (en) | Semiconductor device and its mfg. method | |
| TWI313492B (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
| TWI331797B (en) | Surface structure of a packaging substrate and a fabricating method thereof | |
| JP2001176904A (en) | Semiconductor device and its manufacturing method | |
| US20050245059A1 (en) | Method for making an interconnect pad | |
| JP2008277733A (en) | Semiconductor device | |
| JP2003273155A (en) | Semiconductor device and method of manufacturing the same | |
| US6647620B1 (en) | Method of making center bond flip chip semiconductor carrier | |
| KR20200035197A (en) | Semiconductor device and method for manufacturing the same | |
| JP2011258664A (en) | Wiring board and method of manufacturing wiring board | |
| JP4509869B2 (en) | Circuit board manufacturing method | |
| JPH114065A (en) | Printed interconnection board and manufacture thereof | |
| JPH0727789A (en) | Circuit wiring board and its manufacture | |
| JP2007103816A (en) | Interconnect substrate and electronic circuit device | |
| TWI230427B (en) | Semiconductor device with electrical connection structure and method for fabricating the same | |
| JP2004079710A (en) | Semiconductor device and its manufacturing method, circuit board as well as electronic apparatus | |
| US6617697B2 (en) | Assembly with connecting structure | |
| JP3015709B2 (en) | Film carrier, semiconductor device using the same, and semiconductor element mounting method | |
| JP2002050715A (en) | Manufacturing method of semiconductor package | |
| CN110739289B (en) | Substrate structure and manufacturing method thereof | |
| JPH0563955B2 (en) | ||
| JP2006228953A (en) | Surface mounted package | |
| JP2016529693A (en) | Method for reducing solder pad shape difference by planarization |