JPH114058A - 容量素子付き回路基板 - Google Patents

容量素子付き回路基板

Info

Publication number
JPH114058A
JPH114058A JP15641997A JP15641997A JPH114058A JP H114058 A JPH114058 A JP H114058A JP 15641997 A JP15641997 A JP 15641997A JP 15641997 A JP15641997 A JP 15641997A JP H114058 A JPH114058 A JP H114058A
Authority
JP
Japan
Prior art keywords
layer
thin film
electrode layer
circuit board
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15641997A
Other languages
English (en)
Inventor
Osamu Akashi
理 明石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP15641997A priority Critical patent/JPH114058A/ja
Publication of JPH114058A publication Critical patent/JPH114058A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】小型の絶縁基板上に異なる静電容量値の薄膜容
量素子を高密度に形成することができない。 【解決手段】絶縁基板1上に薄膜回路配線2と複数個の
薄膜容量素子3a、3bを形成して成る容量素子付き回
路基板であって、前記各薄膜容量素子3a、3bはアル
ミニウム層5aとαータンタル層5bとから成る下部電
極層5と、該下部電極層5の一部を陽極酸化することに
よって形成される誘電体層6と、該誘電体層6上に被着
される上部電極層7とから成る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は携帯電話や衛星通信
等の通信機器に搭載される容量素子付き回路基板に関す
るものである。
【0002】
【従来の技術】従来、携帯電話や衛星通信等の通信機器
には電気信号の送受信回路を構成する部品の一部に容量
素子付き回路基板が使用されている。
【0003】かかる容量素子付き回路基板は一般に上面
に所定パターンの回路配線を有する絶縁基板を準備し、
該絶縁基板上にチップ容量素子を載置するとともにその
端子を回路配線に半田等を介し電気的に接続させること
によって形成されている。
【0004】しかしながら、近時、携帯電話や衛星通信
等の通信機器は小型、軽量化が急激に進み、従来の容量
素子付き回路基板では回路配線がMoーMn法等の厚膜
形成技術により形成されており、各回路配線の幅及び隣
接する回路配線間の間隙が広いこと、チップ容量素子の
形状が大きく全体が大型となっていること等から使用す
ることができず、小型で軽量な容量素子付き回路基板が
要求されるようになってきた。
【0005】そこで新たに絶縁基板上に薄膜形成技術を
採用することによって回路配線と容量素子とを被着形成
し、該容量素子を回路配線に電気的に接続することによ
って容量素子付き回路基板を形成することが提案されて
いる。
【0006】かかる容量素子付き回路基板は回路配線及
び容量素子を薄膜形成技術により形成することから回路
配線の線幅及び隣接間隔を狭くすることができるととも
に容量素子の形状を小さくすることができ、その結果、
容量素子付き回路基板の全体形状を小型として、小型、
軽量化が急激に進む携帯電話や衛星通信等の通信機器に
使用することが可能となる。
【0007】なお、前記容量素子付き回路基板は、その
回路配線が酸化アルミニウム質焼結体等の電気絶縁材料
から成る基板上に、スパッタリング法や蒸着法等の薄膜
形成技術を採用することによってアルミニウム、タンタ
ル、タングステン、クロム等の金属材料を所定厚みに被
着し、次にこれをフォトリソグラフィー技術により所定
パターンに加工することによって形成され、また薄膜容
量素子はまず電気絶縁材料から成る基板上にスパッタリ
ング法等の薄膜形成技術によりαータンタル(窒化タン
タル)を所定厚みに被着させて下部電極層を形成し、次
に前記下部電極層の表面の一部を陽極酸化処理し、酸化
タンタルに変換させることによって誘電体層となし、最
後に前記誘電体層の上部に蒸着法やスパッタリング法等
の薄膜形成技術によりチタンー金やニクロムー金等の金
属材料を所定厚みに被着させるとともにこれをエッチン
グ法により所定パターンに加工することによって形成さ
れている。
【0008】
【発明が解決しようとする課題】しかしながら、携帯電
話や衛星通信等の通信機器には、例えば、整合回路用と
して数PF、バイパス用として数十PF、デカップリン
グ用として数百PFという静電容量値の異なる容量素子
が多数使用されており、それらを上述した構造の薄膜容
量素子で作る場合には、下部電極層、誘電体層及び上部
電極層の面積を変更することによって静電容量値を所定
の値としなければならず、大きな静電容量値を得るため
に下部電極層や上部電極層等の面積を広くすると容量素
子付き回路基板が大型となって、小型化、軽量化が進む
携帯電話や衛星通信等の通信機器には使用することがで
きなくなり、また小さな静電容量値を得るために下部電
極層や上部電極層等の面積を狭くすると薄膜容量素子を
他に実装される半導体素子や薄膜回路配線にボンディン
グワイヤを介して電気的に接続させる際、ボンディング
ワイヤを薄膜容量素子の電極に強固に電気的接続させる
ことができないという欠点を誘発した。
【0009】本発明は上述の諸欠点に鑑み案出されたも
ので、その目的は、異なる静電容量値の薄膜容量素子が
複数個、高密度に形成されてなる小型、軽量化が進む携
帯電話や衛星通信等の通信機器に搭載が可能な小型、軽
量の容量素子付き回路基板を提供することにある。
【0010】
【課題を解決するための手段】本発明は、絶縁基板上に
薄膜回路配線と複数個の薄膜容量素子を形成して成る容
量素子付き回路基板であって、前記各薄膜容量素子はア
ルミニウム層とαータンタル層とから成る下部電極層
と、該下部電極層の一部を陽極酸化することによって形
成される誘電体層と、該誘電体層上に被着される上部電
極層とから成ることを特徴とするものである。
【0011】本発明の容量素子付き回路基板よれば、絶
縁基板上に薄膜形成技術を採用することによって回路配
線及び容量素子を形成したことから回路配線の線幅及び
隣接間隔を狭くすることができるとともに容量素子の形
状を小さくすることができ、その結果、容量素子付き回
路基板の全体形状を小型として、小型、軽量化が急激に
進む携帯電話や衛星通信等の通信機器に使用することが
可能となる。
【0012】また本発明の容量素子付き回路基板よれ
ば、下部電極層を構成するアルミニウム層とαータンタ
ル層の一方、又は両方の一部、もしくは全部を陽極酸化
し、酸化アルミニウムや酸窒化タンタルに変えることに
よって誘電体層を形成しており、陽極酸化の度合い、即
ち、酸化アルミニウムや酸窒化タンタルの厚みを変える
ことによって薄膜容量素子の静電容量値を異なる任意の
値となすことができ、その結果、薄膜容量素子の面積は
極端に大きくなったり、小さくなったりすることはな
く、小型の絶縁基板上に異なる静電容量値の薄膜容量素
子を複数個、高密度に形成することが可能となるととも
にボンディングワイヤを介して回路配線等への電気的接
続も強固となる。
【0013】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図1、及び図2(a)(b)は、本発明
の容量素子付き回路基板の一実施例を示し、1は絶縁基
板、2は薄膜回路配線、3a、3bは薄膜容量素子であ
る。
【0014】前記絶縁基板1は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば、酸化アルミニウム質焼結体か
ら成る場合には、酸化アルミニウム、酸化珪素、酸化マ
グネシウム、酸化カルシウム等の原料粉末に適当な有機
溶剤、溶媒を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法やカレンダーロール法等
によりシート状に成形してセラミックグリーンシート
(セラミック生シート)を得、しかる後、前記セラミッ
クグリーンシートに適当な打ち抜き加工を施し所定形状
となすとともに約1600℃の温度で焼成することによ
って製作される。
【0015】前記絶縁基板1は薄膜回路配線2及び薄膜
容量素子3a、3b等を支持する支持部材として作用
し、その上面に所定パターンの薄膜回路配線2と所定静
電容量値の2つの薄膜容量素子3a、3bが被着形成さ
れている。
【0016】前記絶縁基板1の上面に被着形成されてい
る薄膜回路配線2は薄膜容量素子3a、3bを絶縁基板
1の上面に実装される他の電子部品、例えば、半導体素
子4等に接続する、或いは薄膜容量素子3a、3bや半
導体素子4を外部の電気回路に電気的に接続する作用を
なす。
【0017】前記薄膜回路配線2は、例えば、チタン、
クロム、ニッケル・クロム合金等から成る密着層と、ニ
ッケル、パラジウム、白金等から成るバリア層と、金、
銅等から成る主導体層の3層構造を有しており、絶縁基
板1の上面に上記各金属を順次、イオンプレーティング
法やスパッタリング法、メッキ法、蒸着法等の薄膜形成
技術により被着させ、しかる後、これらの各層をフォト
リソグラフィー技術により所定パターンに加工すること
によって絶縁基板1上に所定パターンに被着形成され
る。
【0018】また前記薄膜回路配線2は絶縁基板1上に
薄膜形成技術を採用することによって形成されることか
ら薄膜回路配線2の線幅及び隣接間隔を極めて狭いもの
として絶縁基板1に高密度に被着形成することが可能と
なり、その結果、薄膜回路配線2が被着形成される絶縁
基板1を小型化させることができる。
【0019】更に前記絶縁基板1の上面には2つの薄膜
容量素子3a、3bが被着形成されており、該2つの薄
膜容量素子3a、3bは、アルミニウム層5aとαータ
ンタル層5bとから成る下部電極層5と、該下部電極層
5の一部を陽極酸化することによって形成される誘電体
層6と、該誘電体層6上に被着される上部電極層7とか
ら成り、下部電極層5と上部電極層7との間に誘電体層
6の比誘電率によって決定される一定の静電容量が形成
されるようになっている。
【0020】前記2つの薄膜容量素子3a、3bはその
下部電極層5が例えば、薄膜回路配線2に接続され、上
部電極層7が半導体素子4の電極や他の薄膜回路配線2
にボンディングワイヤ8を介して接続され、これによっ
て所定の電気回路に接続されるようになっている。
【0021】前記2つの薄膜容量素子3a、3bの絶縁
基板1上への被着形成は、まず絶縁基板1上に下部電極
層5を被着形成する。この下部電極層5はアルミニウム
層5aとαータンタル層(窒化タンタル層)5bの2層
構造を有しており、絶縁基板1上に順次、アルミニウム
とαータンタルとをスパッタリング法やイオンプレーテ
ィング法、蒸着法等の薄膜形成技術を採用することによ
って所定厚み(アルミニウム:5000オングストロー
ム〜20000オングストローム、αータンタル:20
00オングストローム〜4000オングストローム)に
被着させ、しかる後、これをフォトリソグラフィー技術
を採用することにより所定パターンに加工することによ
って絶縁基板1上に形成される。
【0022】なお、前記下部電極層5のアルミニウム層
5aはその厚みが5000オングストローム未満となる
と薄膜容量素子3a、3bの静電容量値を自由に任意の
値となすのが困難となり、また20000オングストロ
ームを超えるとアルミニウム層5aを絶縁基板1上に被
着させる際、アルミニウム層5aの内部に大きな応力が
発生するとともに内在し、該内在応力によって下部電極
層5が絶縁基板1より剥離し易くなる傾向にある。従っ
て、前記下部電極層5のアルミニウム層5aはその厚み
を5000オングストローム〜20000オングストロ
ームの範囲としておくことが好ましい。
【0023】また前記下部電極層5のαータンタル層5
bはその厚みが2000オングストローム未満、或いは
4000オングストロームを超えると薄膜容量素子3
a、3bの静電容量値を自由に任意の値となすのが困難
となる。従って、前記下部電極層5のαータンタル層5
bはその厚みを2000オングストローム〜4000オ
ングストロームの範囲としておくことが好ましい。
【0024】次に前記下部電極層5のアルミニウム層5
aとαータンタル層5bの一方、又は両方の一部、或い
は全部を陽極酸化処理し、酸化アルミニウムや酸窒化タ
ンタルに変換させることによって、図2(a)(b)に
示す如く、酸化アルミニウム層6aや酸窒化タンタル層
6bを形成し、これらで誘電体層6を形成する。この誘
電体層6は下部電極層5と上部電極層7との間に所定の
静電容量を形成する作用をなし、アルミニウム層5aと
αータンタル層5bとから成る下部電極層5をクエン酸
等の電解液中にプラチナ板とともに浸漬させ、次に前記
下部電極層5を陽極に、プラチナ板を陰極に接続すると
ともに両者間に290V〜500Vの電圧を印加するこ
とによって形成される。
【0025】そして最後に、前記誘電体層6の上面に上
部電極層7を被着し、上部電極層7と前述の下部電極層
5との間に酸化アルミニウム層6aや酸窒化タンタル層
6bから成る誘電体層6を位置させることによって所定
の静電容量値を有する薄膜容量素子3a、3bが絶縁基
板1上の所定位置に被着形成されることとなる。
【0026】前記上部電極層7は、例えば、チタン層と
金層、ニクロム層と金層等の金属材料を2層に積層した
もので形成され、従来周知の蒸着法やスパッタリング法
等の薄膜形成技術及びフォトリソグラフィー技術を採用
することによって誘電体層6の上面に被着される。
【0027】なお、前記上部電極層7は、例えば、チタ
ン層と金層の2層で形成する場合、チタン層は上部電極
層7を誘電体層6上に強固に被着させる作用をなし、そ
の厚みが250オングストローム未満であると上部電極
層7を誘電体層6上に強固に被着させるのが困難とな
り、また10000オングストロームを超えると誘電体
層6上に上部電極層7を被着させる際に内部に大きな応
力が発生するとともに内在し、該内在応力によって薄膜
容量素子3a、3bの絶縁特性、耐電圧特性が劣化して
しまう傾向にある。
【0028】また金層は上部電極層7の主導体層として
作用し、その厚みが0.3μm未満であると後述する上
部電極層7と回路配線2等とをボンディングワイヤ8を
介して接続する際、上部電極層7とボンディングワイヤ
8との電気的接続の信頼性が低くなる傾向にあり、また
5μmを超えると金層を形成する際に内部に大きな応力
が発生するとともに内在し、該内在応力によって薄膜容
量素子3a、3bの絶縁特性、耐電圧特性が劣化してし
まう傾向にある。従って、前記上部電極層7をチタン層
と金層の2層で形成した場合、チタン層の厚みは250
オングストローム〜10000オングストロームの範囲
に、金層の厚みは0.3μm〜5μmの範囲としておく
ことが好ましい。
【0029】更に前記薄膜容量素子3a、3bはそれを
構成する下部電極層5、誘電体層6及び上部電極層7の
いずれもが薄膜形成技術により形成されていることから
全体の形状が小さく、小型、軽量化が急激に進む携帯電
話や衛星通信等の通信機器に搭載が可能となる。
【0030】また更に上述した薄膜容量素子3a、3b
は下部電極層5を構成するアルミニウム層5aとαータ
ンタル層5bを陽極酸化処理し、これによって形成され
る酸化アルミニウム層6aや酸窒化タンタル層6bの厚
みを異とすることによってその各々の静電容量値を整合
回路用、バイパス用、或いはデカップリング用として使
用に供することができる0.5PF〜1000PFの範
囲の異なる任意値となすことが可能となる。
【0031】前記薄膜容量素子3a、3bはその各々の
静電容量値が下部電極層5を構成するアルミニウム層5
aとαータンタル層5bを陽極酸化処理し、これによっ
て形成される酸化アルミニウム層6aや酸窒化タンタル
層6bの厚みを異とすることによって所定の値に成され
ることから薄膜容量素子3a、3bの面積が極端に大き
くなったり、小さくなったりすることはなく、その結
果、小型の絶縁基板1上に異なる静電容量値の複数個の
薄膜容量素子3a、3bを高密度に形成することが可能
となる。また同時に薄膜容量素子3a、3bの上部電極
層7をボンディングワイヤ8を介して薄膜回路配線2や
半導体素子4等に強固に接続することもでき、薄膜容量
素子3a、3bの電気回路への電気的接続の信頼性も極
めて高いものとなる。
【0032】なお、前記薄膜容量素子3a、3bの静電
容量値は、例えば、下部電極層5と上部電極層7の対向
面積が1mm2 、誘電体層6がαータンタル層5bの一
部のみを酸窒化タンタルに変え、厚さが3000オング
ストロームの酸窒化タンタル層6bで形成した場合には
530PFとなり、また誘電体層6がαータンタル層5
bの全部を酸窒化タンタルに変え、厚さが5000オン
グストロームの酸窒化タンタル層6bと、アルミニウム
層5bの一部を酸化アルミニウムに変え、厚さが800
0オングストロームの酸化アルミニウム層6bとで形成
した場合には82PFとなる。
【0033】また前記薄膜容量素子3a、3bの各々の
静電容量値を異とするには下部電極層5を構成するアル
ミニウム層5aとαータンタル層5bを陽極酸化処理す
る際、陽極酸化処理のための電圧を個々に変えておけば
達成できる。
【0034】かくして本発明の容量素子付き回路基板に
よれば、絶縁基板1上に設けた薄膜回路配線2に半導体
素子4やその他の抵抗器等を搭載接続するとともに薄膜
容量素子3a、3bの下部電極層5及び上部電極層7を
所定の薄膜回路配線2や半導体素子4の電極に直接、或
いはボンディングワイヤ8を介して接続すれば、携帯電
話や衛星通信等の通信機器に実装される電気回路基板と
なる。
【0035】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例では、
絶縁基板1の上面に2つの薄膜容量素子3a、3bを形
成したが、これを3個以上設けてもよく、また各薄膜容
量素子3a、3bの上部電極層7を他の材料で形成して
もよい。
【0036】
【発明の効果】本発明の容量素子付き回路基板よれば、
絶縁基板上に薄膜形成技術を採用することによって回路
配線及び容量素子を形成したことから回路配線の線幅及
び隣接間隔を狭くすることができるとともに容量素子の
形状を小さくすることができ、その結果、容量素子付き
回路基板の全体形状を小型として、小型、軽量化が急激
に進む携帯電話や衛星通信等の通信機器に使用すること
が可能となる。
【0037】また本発明の容量素子付き回路基板よれ
ば、下部電極層を構成するアルミニウム層とαータンタ
ル層の一方、又は両方の一部、もしくは全部を陽極酸化
し、酸化アルミニウムや酸窒化タンタルに変えることに
よって誘電体層を形成しており、陽極酸化の度合い、即
ち、酸化アルミニウムや酸窒化タンタルの厚みを変える
ことによって薄膜容量素子の静電容量値を異なる任意の
値となすことができ、その結果、薄膜容量素子の面積は
極端に大きくなったり、小さくなったりすることはな
く、小型の絶縁基板上に異なる静電容量値の薄膜容量素
子を複数個、高密度に形成することが可能となるととも
にボンディングワイヤを介して回路配線等への電気的接
続も強固となる。
【図面の簡単な説明】
【図1】本発明の容量素子付き回路基板の一実施例を示
す断面図である。
【図2】(a)(b)は図1に示す容量素子付き回路基
板の要部拡大断面図である。
【符号の説明】
1・・・・・・・・絶縁基板 2・・・・・・・・薄膜回路配線 3a、3b・・・・薄膜容量素子 5・・・・・・・・下部電極層 6・・・・・・・・誘電体層 6a・・・・・・・酸化アルミニウム層 6b・・・・・・・酸窒化タンタル層 7・・・・・・・・上部電極層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板上に薄膜回路配線と複数個の薄膜
    容量素子を形成して成る容量素子付き回路基板であっ
    て、前記各薄膜容量素子はアルミニウム層とαータンタ
    ル層とから成る下部電極層と、該下部電極層の一部を陽
    極酸化することによって形成される誘電体層と、該誘電
    体層上に被着される上部電極層とから成ることを特徴と
    する容量素子付き回路基板。
JP15641997A 1997-06-13 1997-06-13 容量素子付き回路基板 Pending JPH114058A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15641997A JPH114058A (ja) 1997-06-13 1997-06-13 容量素子付き回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15641997A JPH114058A (ja) 1997-06-13 1997-06-13 容量素子付き回路基板

Publications (1)

Publication Number Publication Date
JPH114058A true JPH114058A (ja) 1999-01-06

Family

ID=15627352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15641997A Pending JPH114058A (ja) 1997-06-13 1997-06-13 容量素子付き回路基板

Country Status (1)

Country Link
JP (1) JPH114058A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697515A (en) * 1985-10-15 1987-10-06 De La Rue Giori S.A. Rotary multicolor printing machine for simultaneous recto-verso printing
KR101055558B1 (ko) 2010-01-11 2011-08-08 삼성전기주식회사 방열기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697515A (en) * 1985-10-15 1987-10-06 De La Rue Giori S.A. Rotary multicolor printing machine for simultaneous recto-verso printing
KR101055558B1 (ko) 2010-01-11 2011-08-08 삼성전기주식회사 방열기판 및 그 제조방법

Similar Documents

Publication Publication Date Title
US7446388B2 (en) Integrated thin film capacitor/inductor/interconnect system and method
US6757178B2 (en) Electronic circuit equipment using multilayer circuit board
US6761963B2 (en) Integrated thin film capacitor/inductor/interconnect system and method
US7327582B2 (en) Integrated thin film capacitor/inductor/interconnect system and method
JP4324615B2 (ja) プリント回路埋め込みコンデンサ
US6890629B2 (en) Integrated thin film capacitor/inductor/interconnect system and method
US7026703B2 (en) Thin-film capacitor element with reduced inductance component
JP3154594B2 (ja) キャパシタ内蔵多層配線基板とその製造方法
JPH0547586A (ja) コンデンサ部品
US6674632B2 (en) Mobile telephone device with passive integrated module
JPH114058A (ja) 容量素子付き回路基板
JP3492853B2 (ja) 容量素子付き回路基板
CN114744979A (zh) 一种基于saw和baw的滤波器芯片及其制造工艺
JP3559468B2 (ja) 薄膜配線基板の製造方法
JP2000133907A (ja) 容量素子付き回路基板
JPH09283884A (ja) 容量素子付き回路基板
JPH1131869A (ja) 容量素子付き回路基板
JP2000133906A (ja) 容量素子付き回路基板
JP4741624B2 (ja) 配線基板
JPH09312457A (ja) 容量素子付き回路基板
JP2000133905A (ja) 容量素子付き回路基板
JPH08148374A (ja) コンデンサ
JPH08148380A (ja) Cr複合部品
JPH11150349A (ja) 容量素子付き回路基板
JPH07245233A (ja) 薄膜コンデンサ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20050111

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050517