JPH1138087A - Semiconductor test device - Google Patents
Semiconductor test deviceInfo
- Publication number
- JPH1138087A JPH1138087A JP9195629A JP19562997A JPH1138087A JP H1138087 A JPH1138087 A JP H1138087A JP 9195629 A JP9195629 A JP 9195629A JP 19562997 A JP19562997 A JP 19562997A JP H1138087 A JPH1138087 A JP H1138087A
- Authority
- JP
- Japan
- Prior art keywords
- output amplitude
- correction
- pin driver
- delay
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、半導体試験装置
において、被試験デバイスのＩＣピンを駆動するピンド
ライバの出力振幅の設定変更に伴う出力タイミングの補
正に関する。[0001] 1. Field of the Invention [0002] The present invention relates to correction of output timing accompanying a change in output amplitude setting of a pin driver for driving an IC pin of a device under test in a semiconductor test apparatus.
【０００２】[0002]
【従来の技術】従来技術例について図４の半導体試験装
置のピンドライバの出力振幅設定に係る要部構成図と、
図５のピンドライバの出力振幅と出力タイミングとの関
係図を示して以下に説明する。尚、半導体試験装置は周
知であり技術的に良く知られている為、その説明を省略
する。2. Description of the Related Art With respect to a prior art example, FIG.
The relationship between the output amplitude and the output timing of the pin driver of FIG. 5 will be described below. Since the semiconductor test device is well known and well known in the art, the description thereof is omitted.
【０００３】被試験デバイス（ＤＵＴ）のＩＣピンに供
給されるドライバ波形は、図４に示すように、パターン
発生器（ＰＧ）からの試験パターン信号をフォーマット
コントローラ（ＦＣ）により所定に波形整形した後、可
変遅延手段ＶＤi（ここでi＝１〜ｎとする）により所定
タイミングに調整された後、ピンドライバＤＲiでハイ
／ローの出力振幅を所定振幅にした後、ＤＵＴのＩＣピ
ンを駆動する。As shown in FIG. 4, a driver waveform supplied to an IC pin of a device under test (DUT) is obtained by shaping a test pattern signal from a pattern generator (PG) into a predetermined waveform by a format controller (FC). Then, after being adjusted at a predetermined timing by a variable delay means VDi (here, i = 1 to n), the pin driver DRi sets the high / low output amplitude to a predetermined amplitude, and then drives the IC pin of the DUT. .
【０００４】ところでピンドライバＤＲiの出力波形の
立上がりあるいは立ち下がりのスルーレートは出力振幅
に拘わらずほぼ同じ傾斜である為、出力振幅を変えると
出力タイミングがずれてしまう。この例を図５（ａ）に
示す。この例では可変遅延手段ＶＤiの設定はそのまま
で、出力振幅を１Ｖ、２Ｖ、３Ｖに各々設定変更した場
合の立上がり波形の出力タイミング例である。この図で
例えば振幅５０％点を出力タイミング点とすると各出力
振幅間でのタイミング差を生じてくることがわかる。こ
の為半導体試験装置では、ピンドライバＤＲiの出力振
幅の変更の都度、可変遅延手段ＶＤiの設定値を設定更
新している。この結果、図５（ｂ）の出力タイミング関
係図に示すように、出力振幅にかかわらず振幅５０％点
は同一の出力タイミングにて使用に供することができ
る。Since the rising or falling slew rate of the output waveform of the pin driver DRi has almost the same slope regardless of the output amplitude, the output timing is shifted when the output amplitude is changed. This example is shown in FIG. This example is an output timing example of a rising waveform when the output amplitude is changed to 1 V, 2 V, and 3 V while the setting of the variable delay means VDi is kept as it is. In this figure, it is understood that a timing difference occurs between the respective output amplitudes when, for example, the amplitude 50% point is set as the output timing point. Therefore, in the semiconductor test apparatus, the setting value of the variable delay means VDi is updated every time the output amplitude of the pin driver DRi is changed. As a result, as shown in the output timing relationship diagram of FIG. 5B, the 50% amplitude point can be used at the same output timing regardless of the output amplitude.
【０００５】[0005]
【発明が解決しようとする課題】上述説明のように、ピ
ンドライバへの出力振幅の変更設定の都度、テスタバス
を介して該当するピンドライバの可変遅延手段ＶＤiへ
設定値が転送される。ところでピンドライバＤＲiは１
テストヘッド当り多数の５００〜１０００チャンネル有
している。この為、全チャンネルに転送すると数ミリ秒
かかる。従って頻繁に出力振幅を変更する試験形態にお
いては設定値転送時間がかかってくる。当然ながらこの
転送期間はＤＵＴ試験が一時停止する期間である。この
点においてはデバイス試験のスループットの低下要因と
なり好ましくなく、実用上の難点がある。そこで、本発
明が解決しようとする課題は、ピンドライバの出力振幅
の変更に伴うタイミング補正を、ピンドライバへの出力
振幅の変更設定を受けて直接該当する可変遅延手段ＶＤ
iの遅延量を補正可能とした半導体試験装置を提供する
ことである。As described above, each time the output amplitude is changed and set to the pin driver, the set value is transferred to the variable delay means VDi of the corresponding pin driver via the tester bus. By the way, the pin driver DRi is 1
The test head has a large number of 500 to 1000 channels. Therefore, it takes several milliseconds to transfer to all channels. Therefore, in a test mode in which the output amplitude is frequently changed, a set value transfer time is required. Naturally, this transfer period is a period during which the DUT test is temporarily stopped. This is not preferable because it causes a decrease in the throughput of the device test, and has a practical difficulty. Accordingly, the problem to be solved by the present invention is to correct the timing associated with the change in the output amplitude of the pin driver by directly changing the variable delay means VD in response to the setting for changing the output amplitude to the pin driver.
An object of the present invention is to provide a semiconductor test apparatus capable of correcting the delay amount of i.
【０００６】[0006]
【課題を解決するための手段】第１図と第２図（ａ）と
第３図は、本発明に係る解決手段を示している。第１
に、上記課題を解決するために、本発明の構成では、被
試験デバイスを駆動するピンドライバＤＲiの出力振幅
を変えてデバイス試験をする半導体試験装置において、
ピンドライバＤＲiの出力振幅（ＶＩＨi、ＶＩＬi）を
変えて各振幅レベル（例えば５０％振幅レベル）におけ
るタイミング差を予め求め、この出力振幅に伴うタイミ
ング差をゼロに遅延量補正する補正関数式２６の各項の
係数（例えば３次方程式の場合は各項の係数ａ，ｂ，
ｃ，ｄ）を求める手段を具備し、ピンドライバＤＲiの
出力振幅を設定する電圧設定データ（ＶＩＨi、ＶＩＬ
i）を受けた都度、補正関数式２６（例えば補正関数ｆ
（ｘ））により可変遅延手段ＶＤiの遅延量を補正演算
して可変遅延手段ＶＤiの遅延設定値を直接更新する手
段を具備し、以上を各ピンドライバ毎に具備する構成手
段である。上述により、ピンドライバの出力振幅の変更
に伴うタイミング補正を、ピンドライバへの出力振幅の
変更設定を受けて直接該当する可変遅延手段ＶＤiの遅
延量を補正可能とした半導体試験装置が実現できる。FIG. 1, FIG. 2 (a) and FIG. 3 show a solution according to the present invention. First
In order to solve the above problems, the configuration of the present invention provides a semiconductor test apparatus for performing a device test by changing the output amplitude of a pin driver DRi that drives a device under test.
A correction function equation 26 for changing the output amplitude (VIHi, VILi) of the pin driver DRi to obtain a timing difference in each amplitude level (for example, a 50% amplitude level) in advance, and correcting the timing difference accompanying the output amplitude to a delay amount to zero. The coefficients of each term (for example, in the case of a cubic equation, the coefficients a, b,
c, d) and voltage setting data (VIHi, VIL) for setting the output amplitude of the pin driver DRi.
i), the correction function equation 26 (for example, the correction function f
(X)) means for correcting the amount of delay of the variable delay means VDi to directly update the delay set value of the variable delay means VDi, and the above means are provided for each pin driver. As described above, it is possible to realize a semiconductor test apparatus capable of correcting the timing associated with the change in the output amplitude of the pin driver and directly correcting the delay amount of the corresponding variable delay means VDi in response to the change setting of the output amplitude to the pin driver.
【０００７】第２図（ｂ）は、本発明に係る解決手段を
示している。第２に、上記課題を解決するために、本発
明の構成では、被試験デバイスを駆動するピンドライバ
ＤＲiの出力振幅を変えてデバイス試験をする半導体試
験装置において、ピンドライバＤＲiの出力振幅（ＶＩ
Ｈi、ＶＩＬi）を実際のデバイス試験に使用される出力
振幅に順次変え、各振幅レベル（例えば５０％振幅レベ
ル）におけるタイミング差を予め求め、この出力振幅に
伴うタイミング差をゼロに遅延量補正する補正データを
求める手段を具備し、前記補正データを格納する補正テ
ーブル２７を具備し、ピンドライバＤＲiの出力振幅を
設定する電圧設定データ（ＶＩＨi、ＶＩＬi）を受けた
都度、上記補正テーブル２７から出力振幅に対応する補
正データを読出して可変遅延手段ＶＤiへの設定値を補
正演算して可変遅延手段ＶＤiの遅延設定値を直接更新
する手段を具備し、以上を各ピンドライバ毎に具備する
構成手段がある。FIG. 2 (b) shows a solution according to the present invention. Secondly, in order to solve the above problem, in the configuration of the present invention, in a semiconductor test apparatus for performing a device test by changing the output amplitude of a pin driver DRi for driving a device under test, the output amplitude (VI
Hi, VILi) are sequentially changed to output amplitudes used for actual device testing, a timing difference at each amplitude level (for example, 50% amplitude level) is obtained in advance, and the timing difference associated with the output amplitude is corrected to a delay amount of zero. A means for obtaining correction data; a correction table for storing the correction data; and an output from the correction table each time voltage setting data (VIHi, VILi) for setting the output amplitude of the pin driver DRi is received. Means for reading out correction data corresponding to the amplitude, correcting the set value to the variable delay means VDi, and directly updating the delay set value of the variable delay means VDi, and comprising the above for each pin driver There is.
【０００８】第２図（ｃ）は、本発明に係る解決手段を
示している。第３に、上記課題を解決するために、本発
明の構成では、被試験デバイスを駆動するピンドライバ
ＤＲiの出力振幅を変えてデバイス試験をする半導体試
験装置において、ピンドライバＤＲiの出力振幅（ＶＩ
Ｈi、ＶＩＬi）を実際のデバイス試験に使用される出力
振幅に順次変え、各振幅レベル（例えば５０％振幅レベ
ル）におけるタイミング差を予め求め、この出力振幅に
伴うタイミング差をゼロに遅延量補正する遅延量設定デ
ータを求める手段を具備し、前記遅延量設定データを格
納する遅延量設定テーブル２８を具備し、ピンドライバ
ＤＲiの出力振幅を設定する電圧設定データ（ＶＩＨi、
ＶＩＬi）を受けた都度、上記遅延量設定テーブル２８
から出力振幅に対応する遅延量設定データを読出して可
変遅延手段ＶＤiの遅延設定値を直接更新する手段を具
備し、以上を各ピンドライバ毎に具備する構成手段があ
る。FIG. 2 (c) shows a solution according to the present invention. Third, in order to solve the above problem, in the configuration of the present invention, in a semiconductor test apparatus that performs a device test by changing the output amplitude of a pin driver DRi for driving a device under test, the output amplitude (VI
Hi, VILi) are sequentially changed to output amplitudes used for actual device testing, a timing difference at each amplitude level (for example, 50% amplitude level) is obtained in advance, and the timing difference associated with the output amplitude is corrected to a delay amount of zero. Means for obtaining delay amount setting data, a delay amount setting table 28 for storing the delay amount setting data, and voltage setting data (VIHi, VIHi,
Each time VILi) is received, the delay amount setting table 28
There is a means for reading out delay amount setting data corresponding to the output amplitude from the CPU and directly updating the delay setting value of the variable delay means VDi.
【０００９】[0009]
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に図面を参照して詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings together with embodiments.
【００１０】本発明実施例について図１の半導体試験装
置のピンドライバの出力振幅設定に係る要部構成図と、
図２の直接遅延量補正手段の構成例と、図３の補正曲線
の例を示して以下に説明する。尚、従来構成に対応する
要素は同一符号を付す。FIG. 1 is a diagram showing a main configuration of an embodiment of the present invention relating to setting of an output amplitude of a pin driver of the semiconductor test apparatus of FIG. 1;
An example of the configuration of the direct delay amount correction means in FIG. 2 and an example of the correction curve in FIG. 3 will be described below. Elements corresponding to the conventional configuration are denoted by the same reference numerals.
【００１１】本発明の要部構成は、従来構成に対してピ
ンドライバへの出力振幅の変更設定を受けて可変遅延手
段ＶＤiへの直接遅延量補正手段２０を各ピンドライバ
に追加した構成で成る。直接遅延量補正手段２０の内部
構成例は、図２（ａ）に示すように、レジスタ２１と、
加算手段２２と、振幅補正量演算部２４と、補正関数式
２６とで成る。The main configuration of the present invention is different from the conventional configuration in that the output amplitude change setting to the pin driver is changed and the direct delay amount correcting means 20 to the variable delay means VDi is added to each pin driver. . As shown in FIG. 2A, an example of the internal configuration of the direct delay amount correcting means 20 includes a register 21,
It comprises an adding means 22, an amplitude correction amount calculating section 24, and a correction function equation 26.
【００１２】レジスタ２１は、テスタバスから可変遅延
手段ＶＤiへ設定される遅延量設定値をこのレジスタに
ラッチ保持するものである。補正関数式２６は、補正曲
線に相似する曲線方程式である。例えば図３に示す補正
関数ｆ（ｘ）のように３次方程式の場合では、各項の係
数ａ，ｂ，ｃ，ｄの値は、複数の出力振幅における出力
タイミングのタイミング差を予め測定して求めておき、
このタイミング差をトレースする相似の関数ｆ（ｘ）と
なるように各項の係数ａ，ｂ，ｃ，ｄを予め求めてお
く。The register 21 latches and holds a delay amount set value set from the tester bus to the variable delay means VDi. The correction function equation 26 is a curve equation similar to the correction curve. For example, in the case of a cubic equation such as the correction function f (x) shown in FIG. 3, the values of the coefficients a, b, c, and d of each term are obtained by previously measuring the timing difference between the output timings at a plurality of output amplitudes. And ask
The coefficients a, b, c, and d of the respective terms are obtained in advance so that a similar function f (x) for tracing the timing difference is obtained.
【００１３】振幅補正量演算部２４は、ピンドライバＤ
Ｒiの出力振幅を設定する電圧設定データ（ＶＩＨi、Ｖ
ＩＬi）を受けた都度、上記補正関数式２６により可変
遅延手段ＶＤiの遅延量を補正演算した結果値を加算手
段２２の一方の入力端に供給する。加算手段２２は、上
記レジスタ２１からの遅延量設定値と、前記振幅補正量
演算部２４からの補正演算値を受けて、両者を加算した
結果を、可変遅延手段ＶＤiへ供給する。これによって
図５（ｂ）に示すように直接的に任意の出力振幅におい
ても出力タイミングが同一タイミングに補正されること
となる。The amplitude correction amount calculator 24 includes a pin driver D
Voltage setting data (VIHi, VHi) for setting the output amplitude of Ri
Each time ILi) is received, the result of correcting the delay amount of the variable delay means VDi by the correction function equation 26 is supplied to one input terminal of the adding means 22. The adder 22 receives the delay amount setting value from the register 21 and the correction operation value from the amplitude correction amount calculator 24, and supplies the result of adding both to the variable delay unit VDi. As a result, as shown in FIG. 5B, the output timing is directly corrected to the same timing even at an arbitrary output amplitude.
【００１４】上述した発明構成によれば、ピンドライバ
ＤＲiの出力振幅を設定する電圧設定データ（ＶＩＨi、
ＶＩＬi）を受けた都度、所定の補正関数ｆ（ｘ）で直
接的に出力タイミングを補正する演算をして可変遅延手
段ＶＤiの遅延量を補正する手段を具備する構成とした
ことにより、従来のようなテスタバスを介して可変遅延
手段ＶＤiへ設定値を該当するピンドライバＤＲiチャン
ネル数の転送時間が無くなる結果、出力振幅を変更する
為の一時停止期間が大幅に削減できる利点が得られる。According to the above-described invention, the voltage setting data (VIHi, VIHi,
(VILi), a means for directly correcting the output timing with a predetermined correction function f (x) to correct the delay amount of the variable delay means VDi is provided. As a result of eliminating the transfer time of the number of the pin driver DRi channels corresponding to the set value to the variable delay means VDi via the tester bus, there is obtained an advantage that the suspension period for changing the output amplitude can be greatly reduced.
【００１５】尚、上述実施例の説明では、補正関数式２
６により任意の全ての出力振幅に対して出力タイミング
の補正適用が可能な場合で説明していたが、通常実用さ
れる出力振幅値は数点〜数十点程度である。この点に着
目して、所望により図２（ｂ）、（ｃ）に示す構成手段
としても良く、同様にして実施できる。即ち、第１の構
成手段は、補正関数式２６の代わりに図２（ｂ）に示す
ように、メモリによる補正テーブル２７に補正値を格納
しておき、出力振幅に対応する補正データを読出して加
算手段２２へ供給する構成手段である。この場合は通常
実用される出力振幅値を数十点程度に限定することで、
上述実施例に比較して容易に実現できる利点がある。第
２の構成手段は、図２（ｃ）に示すように、ピンドライ
バＤＲiの出力振幅（ＶＩＨ、ＶＩＬ）を実際のデバイ
ス試験に使用される出力振幅に順次変え、各振幅レベル
（例えば５０％振幅レベル）におけるタイミング差を予
め求め、この出力振幅に伴うタイミング差をゼロに遅延
量補正する遅延量設定データを求めて遅延量設定テーブ
ル２８へ格納しておく。そして、電圧設定データ（ＶＩ
Ｈi、ＶＩＬi）を受けた都度、遅延量設定テーブル２８
から出力振幅に対応する遅延量設定データを読出して可
変遅延手段ＶＤiの遅延設定値を更新する構成手段であ
る。この場合は通常実用される出力振幅値を数十点程度
に限定することで、上述実施例に比較して回路規模を低
減できる利点がある。In the above description of the embodiment, the correction function equation 2
6 describes the case where the correction of the output timing can be applied to any and all output amplitudes. However, the output amplitude value that is normally used is about several to several tens. Focusing on this point, the constituent means shown in FIGS. 2 (b) and 2 (c) may be used if desired, and can be implemented in the same manner. That is, as shown in FIG. 2B, the first constituent means stores a correction value in a correction table 27 by a memory, instead of the correction function equation 26, and reads out correction data corresponding to the output amplitude. It is a configuration means for supplying to the addition means 22. In this case, by limiting the output amplitude value that is normally used to about several tens,
There is an advantage which can be easily realized as compared with the above embodiment. As shown in FIG. 2C, the second component sequentially changes the output amplitudes (VIH, VIL) of the pin driver DRi into output amplitudes used for actual device testing, and adjusts each amplitude level (for example, 50% A timing difference at the amplitude level is obtained in advance, and delay amount setting data for correcting the timing difference accompanying the output amplitude to zero is obtained and stored in the delay amount setting table. Then, the voltage setting data (VI
Hi, VILi) each time the delay amount setting table 28 is received.
From the delay amount setting data corresponding to the output amplitude, and updates the delay setting value of the variable delay means VDi. In this case, by limiting the normally used output amplitude value to about several tens, there is an advantage that the circuit scale can be reduced as compared with the above embodiment.
【００１６】[0016]
【発明の効果】本発明は、上述の説明内容から、下記に
記載される効果を奏する。上述発明の構成によれば、ピ
ンドライバＤＲiの出力振幅を設定する電圧設定データ
（ＶＩＨi、ＶＩＬi）を受けた都度、第１に所定の補正
関数ｆ（ｘ）で直接的に出力タイミングを補正する演算
をして可変遅延手段ＶＤiの遅延量を補正する手段、あ
るいは第２に出力振幅に対応する補正データを補正テー
ブル２７に格納しておき、出力振幅に対応する補正デー
タを読出して直接的に出力タイミングを補正する演算を
して可変遅延手段ＶＤiの遅延量を補正する手段あるい
は第３に出力振幅に対応する遅延量設定データを遅延量
設定テーブル２８に格納しておき、出力振幅に対応する
遅延量設定データを読出して直接的に可変遅延手段ＶＤ
iの遅延量を更新する手段を具備する構成としたことに
より、従来のようなテスタバスを介して多数チャンネル
の可変遅延手段ＶＤiへ設定値を転送する時間が無くな
る結果、デバイス試験の一時停止期間が削減できる利点
が得られる。従ってデバイス試験のスループットが向上
する利点が得られる。According to the present invention, the following effects can be obtained from the above description. According to the configuration of the invention described above, each time the voltage setting data (VIHi, VILi) for setting the output amplitude of the pin driver DRi is received, first, the output timing is directly corrected by the predetermined correction function f (x). Secondly, a means for performing an operation to correct the delay amount of the variable delay means VDi, or secondly, storing correction data corresponding to the output amplitude in the correction table 27 and reading out the correction data corresponding to the output amplitude directly. A means for correcting the delay amount of the variable delay means VDi by performing an operation for correcting the output timing, or thirdly, the delay amount setting data corresponding to the output amplitude is stored in the delay amount setting table 28 to correspond to the output amplitude. The delay amount setting data is read and the variable delay means VD is directly read.
With the configuration including the means for updating the delay amount of i, there is no time to transfer the set value to the variable delay means VDi of many channels via the tester bus as in the related art. As a result, the suspension period of the device test is reduced. There are benefits that can be reduced. Therefore, there is an advantage that the throughput of the device test is improved.
【図１】 本発明の、半導体試験装置のピンドライバの
出力振幅設定に係る要部構成図である。FIG. 1 is a configuration diagram of a main part of an output amplitude setting of a pin driver of a semiconductor test apparatus according to the present invention.
【図２】 本発明の、直接遅延量補正手段の構成例であ
る。FIG. 2 is a configuration example of a direct delay amount correction unit of the present invention.
【図３】 本発明の、補正曲線の例である。FIG. 3 is an example of a correction curve according to the present invention.
【図４】 従来の、半導体試験装置のピンドライバの出
力振幅設定に係る要部構成図である。FIG. 4 is a configuration diagram of a main part related to a conventional output amplitude setting of a pin driver of a semiconductor test apparatus.
【図５】 ピンドライバの出力振幅と出力タイミングと
の関係図である。FIG. 5 is a relationship diagram between output amplitude and output timing of a pin driver.
２０ 直接遅延量補正手段 ２１ レジスタ ２２ 加算手段 ２４ 振幅補正量演算部 ２６ 補正関数式 ２７ 補正テーブル ２８ 遅延量設定テーブル ＤＲi ピンドライバ ＶＤi 可変遅延手段 DESCRIPTION OF SYMBOLS 20 Direct delay amount correction means 21 Register 22 Addition means 24 Amplitude correction amount calculation part 26 Correction function formula 27 Correction table 28 Delay amount setting table DRi Pin driver VDi Variable delay means
Claims (3)
ンドライバの出力振幅を変えてデバイス試験をする半導
体試験装置において、 ピンドライバの各振幅レベルにおけるタイミング差を予
め求め、このタイミング差をゼロに遅延量補正する補正
関数式の各項の係数を求める手段と、 ピンドライバの出力振幅を設定する電圧設定データを受
けた都度、該補正関数式により可変遅延手段の遅延量を
補正演算して該可変遅延手段の遅延設定値を更新する手
段と、 以上を各ピンドライバ毎に具備していることを特徴とし
た半導体試験装置。In a semiconductor test apparatus for performing a device test by changing an output amplitude of a pin driver for driving a device under test (DUT), a timing difference at each amplitude level of the pin driver is obtained in advance, and this timing difference is reduced to zero. Means for determining the coefficient of each term of the correction function formula for correcting the delay amount, and each time voltage setting data for setting the output amplitude of the pin driver is received, the delay amount of the variable delay means is corrected and calculated by the correction function formula. A semiconductor test apparatus comprising: means for updating a delay set value of a variable delay means; and the above for each pin driver.
の出力振幅を変えてデバイス試験をする半導体試験装置
において、 ピンドライバの出力振幅をデバイス試験に使用される出
力振幅に順次変え、各振幅レベルにおけるタイミング差
を予め求め、このタイミング差をゼロに遅延量補正する
補正データを求める手段と、 該補正データを格納する補正テーブルと、 ピンドライバの出力振幅を設定する電圧設定データを受
けた都度、該補正テーブルから出力振幅に対応する補正
データを読出して可変遅延手段への設定値を補正演算し
て該可変遅延手段の遅延設定値を更新する手段と、 以上を各ピンドライバ毎に具備していることを特徴とし
た半導体試験装置。2. A semiconductor test apparatus for performing a device test by changing an output amplitude of a pin driver for driving a device under test, wherein the output amplitude of the pin driver is sequentially changed to an output amplitude used for the device test. Means for obtaining a timing difference in advance and obtaining correction data for correcting the timing difference to a delay amount of zero; a correction table for storing the correction data; and a voltage setting data for setting the output amplitude of the pin driver. Means for reading out the correction data corresponding to the output amplitude from the correction table, correcting the set value to the variable delay means, and updating the delay set value of the variable delay means, for each pin driver A semiconductor test apparatus characterized by the following.
の出力振幅を変えてデバイス試験をする半導体試験装置
において、 ピンドライバの出力振幅をデバイス試験に使用される出
力振幅に順次変え、各振幅レベルにおけるタイミング差
を予め求め、このタイミング差をゼロに遅延量補正する
遅延量設定データを求める手段と、 該遅延量設定データを格納する遅延量設定テーブルと、 ピンドライバの出力振幅を設定する電圧設定データを受
けた都度、該遅延量設定テーブルから出力振幅に対応す
る遅延量設定データを読出して該可変遅延手段の遅延設
定値を更新する手段と、 以上を各ピンドライバ毎に具備していることを特徴とし
た半導体試験装置。3. A semiconductor test apparatus for performing a device test by changing an output amplitude of a pin driver for driving a device under test, wherein the output amplitude of the pin driver is sequentially changed to an output amplitude used for the device test. Means for obtaining a timing difference in advance and obtaining delay amount setting data for correcting the timing difference to zero, a delay amount setting table for storing the delay amount setting data, and voltage setting data for setting the output amplitude of the pin driver Means for reading out the delay amount setting data corresponding to the output amplitude from the delay amount setting table and updating the delay setting value of the variable delay means every time the pin driver is provided. Characteristic semiconductor test equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9195629A JPH1138087A (en) | 1997-07-22 | 1997-07-22 | Semiconductor test device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9195629A JPH1138087A (en) | 1997-07-22 | 1997-07-22 | Semiconductor test device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1138087A true JPH1138087A (en) | 1999-02-12 |
Family
ID=16344353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9195629A Pending JPH1138087A (en) | 1997-07-22 | 1997-07-22 | Semiconductor test device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1138087A (en) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339282A (en) * | 2000-05-30 | 2001-12-07 | Advantest Corp | Variable delay circuit and semiconductor circuit testing device |
| WO2008044464A1 (en) * | 2006-10-10 | 2008-04-17 | Advantest Corporation | Semiconductor test device |
| WO2008133238A1 (en) * | 2007-04-24 | 2008-11-06 | Advantest Corporation | Testing apparatus and testing method |
| WO2015113607A1 (en) * | 2014-01-30 | 2015-08-06 | Advantest Corporation | Test apparatus and method for testing a device under test |
| US9954546B2 (en) | 2014-11-28 | 2018-04-24 | Advantest Corporation | Removal of sampling clock jitter induced in an output signal of an analog-to-digital converter |
| US9983967B2 (en) | 2013-12-02 | 2018-05-29 | Advantest Corporation | Instruction provider and method for providing a sequence of instructions, test processor and method for providing a device under test |
| US10145931B2 (en) | 2013-11-15 | 2018-12-04 | Advantest Corporation | Tester |
| US10151822B2 (en) | 2013-11-15 | 2018-12-11 | Advantest Corporation | Tester |
| US10255155B2 (en) | 2014-10-29 | 2019-04-09 | Advantest Corporation | Scheduler |
| US10473703B2 (en) | 2013-12-20 | 2019-11-12 | Advantest Corporation | Multi-port measurement technique |
| US10768221B2 (en) | 2014-12-23 | 2020-09-08 | Advantest Corporation | Test equipment, method for operating a test equipment and computer program |
| US10794949B2 (en) | 2013-12-19 | 2020-10-06 | Advantest Corporation | Power supply device, a test equipment comprising a power supply device and a method for operating a power supply device |
| US10830820B2 (en) | 2015-04-27 | 2020-11-10 | Advantest Corporation | Switch circuit, method for operating a switch circuit and an automated test equipment |
| US10867981B2 (en) | 2015-06-10 | 2020-12-15 | Advantest Corporation | High frequency integrated circuit and emitting device for irradiating the integrated circuit |
| US11187743B2 (en) | 2015-05-27 | 2021-11-30 | Advantest Corporation | Automated test equipment for combined signals |
| US11243254B2 (en) | 2015-04-01 | 2022-02-08 | Advantest Corporation | Method for operating a test apparatus and a test apparatus |
-
1997
- 1997-07-22 JP JP9195629A patent/JPH1138087A/en active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339282A (en) * | 2000-05-30 | 2001-12-07 | Advantest Corp | Variable delay circuit and semiconductor circuit testing device |
| WO2008044464A1 (en) * | 2006-10-10 | 2008-04-17 | Advantest Corporation | Semiconductor test device |
| JPWO2008044464A1 (en) * | 2006-10-10 | 2010-02-04 | 株式会社アドバンテスト | Semiconductor test equipment |
| US7982485B2 (en) | 2006-10-10 | 2011-07-19 | Advantest Corporation | Semiconductor test device capable of modifying an amplitude of an output signal of a driver |
| WO2008133238A1 (en) * | 2007-04-24 | 2008-11-06 | Advantest Corporation | Testing apparatus and testing method |
| US7932729B2 (en) | 2007-04-24 | 2011-04-26 | Advantest Corporation | Test apparatus and test method |
| US10151822B2 (en) | 2013-11-15 | 2018-12-11 | Advantest Corporation | Tester |
| US10145931B2 (en) | 2013-11-15 | 2018-12-04 | Advantest Corporation | Tester |
| US9983967B2 (en) | 2013-12-02 | 2018-05-29 | Advantest Corporation | Instruction provider and method for providing a sequence of instructions, test processor and method for providing a device under test |
| US10794949B2 (en) | 2013-12-19 | 2020-10-06 | Advantest Corporation | Power supply device, a test equipment comprising a power supply device and a method for operating a power supply device |
| US10473703B2 (en) | 2013-12-20 | 2019-11-12 | Advantest Corporation | Multi-port measurement technique |
| WO2015113607A1 (en) * | 2014-01-30 | 2015-08-06 | Advantest Corporation | Test apparatus and method for testing a device under test |
| US10775437B2 (en) | 2014-01-30 | 2020-09-15 | Advantest Corporation | Test apparatus and method for testing a device under test |
| US10255155B2 (en) | 2014-10-29 | 2019-04-09 | Advantest Corporation | Scheduler |
| US9954546B2 (en) | 2014-11-28 | 2018-04-24 | Advantest Corporation | Removal of sampling clock jitter induced in an output signal of an analog-to-digital converter |
| US10768221B2 (en) | 2014-12-23 | 2020-09-08 | Advantest Corporation | Test equipment, method for operating a test equipment and computer program |
| US11243254B2 (en) | 2015-04-01 | 2022-02-08 | Advantest Corporation | Method for operating a test apparatus and a test apparatus |
| US10830820B2 (en) | 2015-04-27 | 2020-11-10 | Advantest Corporation | Switch circuit, method for operating a switch circuit and an automated test equipment |
| US11187743B2 (en) | 2015-05-27 | 2021-11-30 | Advantest Corporation | Automated test equipment for combined signals |
| US10867981B2 (en) | 2015-06-10 | 2020-12-15 | Advantest Corporation | High frequency integrated circuit and emitting device for irradiating the integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1138087A (en) | Semiconductor test device | |
| US4806852A (en) | Automatic test system with enhanced performance of timing generators | |
| KR100242258B1 (en) | Semiconductor device testing apparatus | |
| JP4097986B2 (en) | Semiconductor integrated circuit inspection apparatus and inspection method | |
| CN111243551B (en) | Multiplexing display panel, circuit driving correction method and adjusting method | |
| US6496953B1 (en) | Calibration method and apparatus for correcting pulse width timing errors in integrated circuit testing | |
| JP2638274B2 (en) | Timing correction method | |
| JP3628789B2 (en) | Automatic calibration system for semiconductor test system | |
| JP2921291B2 (en) | AC measurement voltage application circuit synchronized with pattern signal generator | |
| JP2000035461A (en) | Semiconductor testing device | |
| JP2902338B2 (en) | Semiconductor test equipment | |
| JPS5923266A (en) | Ic testing device | |
| JP3819593B2 (en) | IC test equipment | |
| JP3216608B2 (en) | Semiconductor test apparatus and storage medium storing program | |
| JPH09197010A (en) | Method for correcting propagation delay time of ic testing device | |
| JP3068504U (en) | Semiconductor test equipment | |
| JPH073350Y2 (en) | IC test equipment | |
| JP2001166010A (en) | Method and device for compensating timing of semiconductor testing device | |
| JPH10227837A (en) | Apparatus and method for calibration of test voltage in semiconductor testing device | |
| CN115331598A (en) | Test board and test method for actual charging rate of display panel | |
| JPH0585875B2 (en) | ||
| JPH06265597A (en) | Test equipment for semiconductor integrated circuit | |
| JPH1164435A (en) | Semiconductor-testing device | |
| JPH0755882A (en) | Ic testing device | |
| JPH04305165A (en) | Voltage measuring cirucit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060627 |