JPH11354577A - 開口型球状格子配列パッケージ技術の製造法 - Google Patents

開口型球状格子配列パッケージ技術の製造法

Info

Publication number
JPH11354577A
JPH11354577A JP17205998A JP17205998A JPH11354577A JP H11354577 A JPH11354577 A JP H11354577A JP 17205998 A JP17205998 A JP 17205998A JP 17205998 A JP17205998 A JP 17205998A JP H11354577 A JPH11354577 A JP H11354577A
Authority
JP
Japan
Prior art keywords
chip
substrate
package
packaging
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17205998A
Other languages
English (en)
Inventor
Chu Nin Ma
チュウ − ニン マ、
Jin Chuan Bia
ジン − チュアン ビア、
Kuo Tee Hoo
クオ − テー ホー、
Jackie Lee
ジャッキー リー、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP17205998A priority Critical patent/JPH11354577A/ja
Publication of JPH11354577A publication Critical patent/JPH11354577A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【解決手段】 片面通路の基板を使用し、チップの接続
脚のある面を基板の特定箇所に置いて位置を正確にし、
熱可塑性接着剤から作られた接着ドライフィルムをもっ
て基板に接着し、加熱加圧した後接続線を連結し、接続
線回路を基板の開口に通して基板と通路ができるように
する。更にパッケージ物資をもってチップの周囲をパッ
ケージし、かつ基板のした側に於いて球状格子配列の接
点の植球作業を行い、パッケージの過程を完成する。 【効果】 接続線回路はチップと基板の間に置いている
ので、パッケージの高さを大幅に低下することができ
る。また、チップと基板の接着には熱可塑性接着剤を使
用しているので熱膨脹から起る接着面の応力が減少し、
接着箇所の破壊を防止でき、かつ基板に使われている片
面通路板は製造コストとメッキによる汚染を減少するこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体ＩＣ回路チッ
プのパッケージ技術に関するもので、パッケージ後は製
品の体積が小さく、信頼性が良くなり、パッケージの過
程は一貫かつ完全であるメリットがあり、なおかつそれ
は低コスト、低汚染性の製造過程であり、高い産業利用
性のあるパッケージ法に関するものである。
【０００２】
【従来の技術】エレクトロニックスＩＣ産業の盛んな発
展によってそれの競争はますます激しくなり、半導体Ｉ
Ｃ回路のパッケージは軽薄短小の傾向下に於いて、逐
次、チップスケールパッケージ（Ｃhip Ｓcale Ｐackag
e, ＣＳＰ）法へ歩むようになっている。すなわち、パ
ッケージされた製品の長さと幅はＩＣチップの１.２倍
または面積が１.４４倍になり、そのためにパッケージ
後の寸法をできるだけ元のチップ寸法に接近させ、容積
が大幅に縮小するようにし、それによって応用製品はよ
り小さく密集するようになって軽薄短小の要求に合致す
るようにしている。
【０００３】従来のＩＣ回路パッケージ法はリードフレ
ームを主としたパッケージ法で、図１に示すものはパッ
ケージ終了後の製品の側面断面図である。その中、ＩＣ
回路チップ１０は中央に位置し、それの両側にはリード
フレーム２０が分布されてあり、接続線３０をもってチ
ップ１０の接続脚とリードフレーム２０を連接し、外部
と接続できる回路に形成する。外側周縁はパッケージ物
質４０をもって全体的構造を密封包覆し、一部のリード
フレーム２０だけが溶接用として露出するようになって
いる。
【０００４】普通、このようなパッケージ法によってパ
ッケージされたＩＣ回路の容積はＩＣの寸法よりもかな
り大きく、ＣＳＰの要求に合致しにくくなる。その原因
はもしリードフレーム２０の外部溶接用の接続脚間の距
離を狭くすることによってそれに占される容積を小さく
しようとした場合、表面溶接技術（Ｓurface ＭountＴe
chnology, ＳＭＴ）の制限があることを考えてパッケー
ジされるＩＣ回路を印刷回路板に溶接する必要がある。
【０００５】しかし、このＳＭＴに使われる機械設備は
加工制度の制限があるので、普通、そのリードフレーム
２０の溶接接続脚の距離が０.５mmよりも小さい場合、
ＳＭＴ加工の難しさが大幅に増えてしまい、加工コスト
も相対的に増えてしまう。更にＩＣ回路の設計による接
続脚の増加及び脚間距離の短縮に伴い、それとの連接に
使われるリードフレーム２０は従来のスタンピング法に
代わってエッチング法が使われ、より精度の良いものを
作る必要があり、当然ながらコストの上昇は無視できな
くなる。またＴＳＯＰ（Ｔhinner Ｓmall Ｏut-Ｌead
Ｐackage）法をパッケージに応用することは、それの厚
さに決められた仕様があり、その最終的にパッケージさ
れたＩＣ回路を仕様に合致できるようにするためにはチ
ップを薄くする必要がある。そのために加工過程に於い
てチップが破れることが起こり、知らない中に加工コス
トとリスクが増えてしまうことがある。この外、近年来
は高速、高周波数のＩＣ回路が絶えず作られ、このパッ
ケージ法によって形成される高いインピーダンス特性は
このような製品の特性に合致しない。
【０００６】図２に示すものは従来の球状格子配列の溶
接法を主としてパッケージした製品である。そのＩＣチ
ップ１０の裏面は予め熱硬化性接着剤をもって基板５０
の表面に接着し、基板５０の裏面には球状格子配列の接
点６０がある。接続線３０はチップ１０の接続脚と基板
５０の連接点を接続するが、このような基板５０は少な
くても２枚（上、下ともに銅箔がついている）使われて
いるので、基板５０上側の連接点に孔を開け、銅メッキ
等の方法をもって基板５０下側の球状格子配列の接点６
０と連接導通することができ、パッケージ物質４０は基
板５０上に於いてチップ１０及び接続線３０をパッケー
ジして製品にする。
【０００７】このような方法は前述リードフレームのパ
ッケージ法よりも占す面積が小さいが、チップ１０上側
に延伸する接続線３０の回路がパッケージ後の高さを増
すことを避けられないので、ＣＳＰの外観寸法に対する
要求に合致しにくい。また、チップ１０の裏面は熱硬化
性接着剤をもって基板に接着され、かつ、チップ１０と
基板５０間の熱膨脹の差異によって発生する接着面の応
力を有効に低減することができず、くり返しに発生する
熱応力によって破壊してしまう。更に、パッケージの過
程に使用される基板５０は両面板であり、それの上、下
表面の導通には孔開け、メッキ、孔封じ、孔封じ後の研
磨処理等を経なければならなく、そのために基板の製造
コストは増大してしまい、かつ孔開け導通法はかなり大
きい面積を占してしまうので、配線及び球状格子配列の
接点に植球する面積が減少してしまう。
【０００８】
【発明が解決しようとする課題】本発明は半導体ＩＣ回
路チップのパッケージ技術に関するもので、パッケージ
後は製品の体積が小さく、信頼性が良くなり、パッケー
ジの過程は一貫かつ完全であるメリットがあり、なおか
つそれは低コスト、低汚染性の製造過程であり、高い産
業利用性のあるパッケージ法を提供しようとするもので
ある。
【０００９】
【課題を解決するための手段】本発明による開口型球状
格子配列パッケージ技術の製造法は、主としてパッケー
ジ時、チップをフェイスダウンにして基板と接着し、接
続線の回路をチップと基板の間に置いてパッケージの高
さを大幅に減らすことができる。基板は孔開け、メッ
キ、孔封じ、研磨処理等をしなくても良い片面通路板が
使用されるので基板の製造コストは低減することがで
き、かつ基板製造過程中のメッキによって発生する汚染
を減らすことができる。
【００１０】本発明の開口型球状格子配列パッケージ技
術の製造法は、半導体ＩＣ回路のチップのパッケージ技
術であり、それは主として片面通路の基板を使用し、チ
ップの接続脚のある面を基板の特定箇所に置いて位置を
正確にし、熱可塑性接着剤から作られた接着ドライフィ
ルムをもって基板に接着し、加熱加圧した後接続線を連
結し、接続線回路を基板の開口に通して基板と通路がで
きるようにする。更にパッケージ物資をもってチップの
周囲をパッケージし、かつ基板の下側に於いて球状格子
配列の接点の植球作業を行い、パッケージの過程を完成
する。
【００１１】接続線回路はチップと基板の間に置いてい
るので、パッケージの高さを大幅に低下することがで
き、パッケージの製品は軽薄短小の特性をもつことがで
きる。また、チップと基板の接着には熱可塑性接着剤を
使用しているので熱膨脹から起る接着面の応力が減少
し、接着箇所の破壊が防止されて製品の信頼性が高めら
れ、かつ基板に使われている片面通路板は製造コストと
メッキによる汚染を減少することができ、それはまさに
パッケージ後は体積が減少し、製品は良い信頼性を持
ち、パッケージ過程は一貫かつ完全であり、低コスト、
低汚染のＩＣ回路パッケージの製造過程であると云え
る。
【００１２】
【発明の実施の形態】図３に示すのは本発明を応用して
パッケージした周縁接点式ＩＣ回路の製品の側面断面図
であり、図４は本発明のフローダイアグラムである。
【００１３】先ず、図３からパッケージ製品の主な構造
が見られるが、その中、基板５０は片面板であり、それ
はＢ.Ｔ.(Ｂismaleimide Ｔriazine)・ポリイミド・テ
ープ、またはその他の同様な樹脂から製成される。この
基板の導通方法は孔開け、メッキ、孔封じ、孔封じ後の
研磨等作業を必要としないので、基板製作のコストを下
げることができる。チップ１０はフェイスダウンにして
基板５０に接着され、それの周囲はパッケージ物質４０
をもってパッケージしているのでチップ１０の接続脚は
基板５０に面する。接続脚はチップ１０の両側周縁に位
置するのでこの方法を「周縁接点式ＩＣ回路（Ｐeriphe
ral Ｐad ＩＣ)」と称し、チップ１０の接続脚に相対す
る基板５０には接続線３０を通すための開口が設けられ
てある。チップ１０と連接する接続脚は基板５０下側の
球状格子配列接点６０に位置して接続通路が構成されて
いるのですべての接続線３０回路はチップ１０と基板５
０の間に位置し、そのためにそれが占有する面積は小さ
く、ＣＳＰの外観寸法の要求に合致することができる。
【００１４】この外、本発明のチップ１０と基板５０の
間に用いられる接着剤は熱可塑性接着剤であるため、チ
ップ１０と基板５０の間の熱膨脹の差異による接着面の
応力を大幅に低減して破壊を防ぐことができ、それによ
って製品の信頼性を高めることができる。図４は本発明
のフローダイアグラムを示しており、それは次のステッ
プを含む。
【００１５】(1) １枚の基板を取り、その基板には予め
チップの接着箇所が計画され、かつチップ両側の接続脚
に対応する箇所には開口が設けられてある。 (2) 熱可塑性接着剤で作られた接着ドライフィルムを接
着剤とする。 (3) ステップ(2)の接着ドライフィルムを基板のチップ
接着箇所に貼り付け、熱を加えて接着性があるようにす
る。 (4) ユニットに分割されたチップを取り出す。 (5) 接続脚のあるチップの面を基板上の特定箇所に置
き、位置を正確にする。 (6) 加熱加圧する。 (7) 接続線を連結する。 (8) 接続線回路を基板の開口に通し、かつ基板と通路が
できるように接続する。 (9) モルディングする。 (10) 基板の下側に於いて球状格子配列の接点の植球作
業を行う。
【００１６】以上のステップを得ると図３に示すパッケ
ージ製品が完成される。
【００１７】図５は本発明の製造過程を応用して完成し
た別の形式のＩＣ回路パッケージを示す図で、図３のも
のと違うところは、チップの接続脚がチップの中央位置
にあり、かつ直線配列になるので「中央直配列接点式Ｉ
Ｃ回路（ＬＯＣ Ｐad ＩＣ）」と称し、その中ＬＯＣ
（Ｌead on Ｃhip）パッケージ法はＤＲＡＭのパッケー
ジに良く見られる。図６に示す製造過程は図４と同じ
で、唯一つ違うところは基板上のチップの接続脚に合せ
て設けられた開口がチップの中央にあるだけで、その他
ステップはすべて同じく、それは本発明の別の形式の応
用である。
【図面の簡単な説明】
【図１】従来のパッケージ法によってパッケージされた
製品の側面断面図である。
【図２】別のパッケージ法によってパッケージされた製
品の側面断面図である。
【図３】本発明を応用してパッケージした周縁接点式Ｉ
Ｃ回路の製品の側面断面図である。
【図４】開口型球状格子配列周縁接点式ＩＣ回路（Ｗin
dow-ＢＧＡ for ＰeripheralＰad ＩＣ）パッケージ法
のフローダイアグラムである。
【図５】本発明を応用してパッケージした中央直配列接
点式ＩＣ回路の製品の側面断面図である。
【図６】開口型球状格子配列中央直配列接点式ＩＣ回路
（Ｗindow-ＢＧＡ for ＬＯＣＰad ＩＣ）パッケージ法
のフローダイアグラムである。
【符号の説明】
１０ チップ ２０ リードフレーム ３０ 接続線 ４０ パッケージ物質 ５０ 基板 ６０ 球状格子配列接点 ７０ 熱硬化性接着剤 ７１ 熱可塑性接着剤
───────────────────────────────────────────────────── フロントページの続き (71)出願人 598081182 10Ｆ−３， Ｎｏ．458， Ｋｗａｎｇ Ｆｕ Ｓｏｕｔｈ Ｒｏａｄ， Ｔａｉｐ ｅｉ， Ｔａｉｗａｎ， Ｒ．Ｏ．Ｃ. (71)出願人 598081193 ４Ｆ， Ｎｏ．５， Ａｌｌｅｙ ６， Ｌａｎｅ 394， Ｃｈｕｎｇ Ｃｈｅｎ Ｎ． Ｒｄ．， Ｔａｉｐｅｉ Ｈｓｉ ｅｎ， Ｔａｉｗａｎ， Ｒ．Ｏ．Ｃ. (71)出願人 598081207 ホー、 クオ − テー Ｈｏ， Ｋｕｏ−Ｔｅｈ 台湾、タイワン、タイペイ、セクション １、キールン ロード、レーン 35、アレ ー ７ 、ナンバー １−３、５エフ ５Ｆ， Ｎｏ． １−３， Ａｌｌｅｙ ７， Ｌａｎｅ 35， Ｋｅｅｌｕｎｇ Ｒｏａｄ， Ｓｅｃ． １， Ｔａｉｐｅ ｉ， Ｔａｉｗａｎ， Ｒ．Ｏ．Ｃ. (71)出願人 598081218 リー、 ジャッキー Ｌｅｅ， Ｊａｃｋｙ 台湾、タイワン、タイペイ セン、ロク チョウ、チュウ チン ロード、 レーン 59、アレー 12、ナンバー ３、１エフ １Ｆ， Ｎｏ．３， Ａｌｌｅｙ 12， Ｌａｎｅ 59， Ｃｈｕｎｇ Ｃｈｅｎ Ｒｄ．， Ｌｕ Ｃｈｏｗ， Ｔａｉｐｅ ｉ Ｈｓｉｅｎ， Ｔａｉｗａｎ， Ｒ. Ｏ．Ｃ. (72)発明者 マ、 チュウ − ニン 台湾、タイワン、タイペイ、クワン フ サウス ロード、ナンバー 458、10エフ −３ (72)発明者 ビア、 ジン − チュアン 台湾、タイワン、タイペイ セン、チュウ チン エヌ ロード、レーン 394、ア レー ６、ナンバー ５、４エフ (72)発明者 ホー、 クオ − テー 台湾、タイワン、タイペイ、セクション １、キールン ロード、レーン 35、アレ ー ７ 、ナンバー １−３、５エフ (72)発明者 リー、 ジャッキー 台湾、タイワン、タイペイ セン、ロク チョウ、チュウ チン ロード、 レーン 59、アレー 12、ナンバー ３、１エフ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 パッケージ後製品の体積が小さく、信頼
    性が良くなり、パッケージの過程は一貫かつ完全である
    メリットがあり、かつそれは低コスト、低汚染性ＩＣ回
    路のパッケージ製造過程である半導体ＩＣ回路のチップ
    のパッケージ法であって、 片面通路の基板に予めチップ貼り付け箇所を計画し、か
    つチップの接続脚に対応する箇所に開口を設け、その開
    口はチップの両側周縁または中央にあっても良いこと
    と、 熱可塑性接着剤で作られた接着ドライフィルムを接着剤
    とし、かつこの接着ドライフィルムを基板のチップ接着
    箇所に貼り付け、更に熱を加えて接着性があるようにす
    ることと、 ユニットに分割されたチップの接続脚のある面を基板上
    の特定箇所に置き、かつ位置を正確にして基板と接着す
    ることと、 加熱加圧した後、接続線を連結し、接続線回路を基板の
    開口に通して基板と通路ができるようにすることと、 パッケージ物質をもってチップの周囲をパッケージし、
    かつ基板の下側に於いて球状格子配列の接点の植球作業
    を行い、パッケージの過程を完成することとから構成さ
    れ、 全体的構造は接続線回路をチップと基板の間に置いてい
    るのでパッケージの高さを大幅に低下することができ、
    パッケージの製品は軽薄短小の特性をもつことができ、
    またチップと基板の接着には熱可塑性接着剤が使われて
    いるので熱膨脹から起る接着面の応力が減少されて製品
    の信頼性が高められ、かつ基板は片面通路板を使用して
    いるので、製造コストとメッキによる汚染を減少するこ
    とができることを特徴とする開口型球状格子配列パッケ
    ージ技術の製造方法。
JP17205998A 1998-06-05 1998-06-05 開口型球状格子配列パッケージ技術の製造法 Pending JPH11354577A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17205998A JPH11354577A (ja) 1998-06-05 1998-06-05 開口型球状格子配列パッケージ技術の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17205998A JPH11354577A (ja) 1998-06-05 1998-06-05 開口型球状格子配列パッケージ技術の製造法

Publications (1)

Publication Number Publication Date
JPH11354577A true JPH11354577A (ja) 1999-12-24

Family

ID=15934783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17205998A Pending JPH11354577A (ja) 1998-06-05 1998-06-05 開口型球状格子配列パッケージ技術の製造法

Country Status (1)

Country Link
JP (1) JPH11354577A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339260B1 (en) * 1999-03-09 2002-01-15 Hyundai Electronics Industries Co., Ltd. Wire arrayed chip size package
CN100364087C (zh) * 2002-08-30 2008-01-23 日本电气株式会社 半导体器件及其制造方法、电路板、电子装置和半导体器件制造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339260B1 (en) * 1999-03-09 2002-01-15 Hyundai Electronics Industries Co., Ltd. Wire arrayed chip size package
US6489182B2 (en) 1999-03-09 2002-12-03 Hynix Semiconductur, Inc. Method of fabricating a wire arrayed chip size package
CN100364087C (zh) * 2002-08-30 2008-01-23 日本电气株式会社 半导体器件及其制造方法、电路板、电子装置和半导体器件制造装置

Similar Documents

Publication Publication Date Title
JP3578770B2 (ja) 半導体装置
JP3437107B2 (ja) 樹脂封止型半導体装置
US7078806B2 (en) IC die support structures for ball grid array package fabrication
JP3255646B2 (ja) 樹脂封止型半導体装置の製造方法
US5843808A (en) Structure and method for automated assembly of a tab grid array package
KR100237328B1 (ko) 반도체 패키지의 구조 및 제조방법
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
KR20040043839A (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
JPH0883865A (ja) 樹脂封止型半導体装置
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP3119649B2 (ja) 両面に放熱構造を具えた半導体装置及びその製造方法
JPH11354577A (ja) 開口型球状格子配列パッケージ技術の製造法
JPH0697307A (ja) 半導体集積回路装置
JPH0964244A (ja) 半導体装置およびその製造方法
JPH08153819A (ja) ボールグリッドアレイ型半導体パッケージの製造方法
JP2891426B2 (ja) 半導体装置
JPH09186272A (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법
JP2907195B2 (ja) 半導体装置の製造方法
JPH08102583A (ja) 配線回路基板
KR200179419Y1 (ko) 반도체패키지
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR100207901B1 (ko) 멀티칩 장착용 고방열 패키지의 제조 방법
JPH04192450A (ja) 複合リードフレーム
JP2516708B2 (ja) 複合リ―ドフレ―ム