JPH11340270A - はんだバンプ形成方法及び半導体モジュールの製造方法 - Google Patents
はんだバンプ形成方法及び半導体モジュールの製造方法Info
- Publication number
- JPH11340270A JPH11340270A JP10148968A JP14896898A JPH11340270A JP H11340270 A JPH11340270 A JP H11340270A JP 10148968 A JP10148968 A JP 10148968A JP 14896898 A JP14896898 A JP 14896898A JP H11340270 A JPH11340270 A JP H11340270A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- opening
- mask
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0605—Shape
- H01L2224/06051—Bonding areas having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11474—Multilayer masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1405—Shape
- H01L2224/14051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 低コストで、精度良く、信頼性にも優れたは
んだバンプを半導体素子上に形成する方法及びそれを用
いてフリップチップ実装をした半導体モジュールの製造
方法を提供することを目的とするものである。 【解決手段】 バリアメタル１８を形成した半導体ウエ
ハ上に感光性ポリイミドを塗布しプリベークし、その
後、第１層のパターンを露光し、キュアを行ない第１層
のポリイミド層２０を形成する。次に、再度感光性ポリ
イミドを塗布しプリベークし、その後、第２層のパター
ンを露光し、キュアをして第２層のポリイミド層２１を
形成する。次にクリームはんだペーストを用いスキージ
で第１層、第２層の開口部にクリームはんだペースト２
２を充填し、はんだリフロー炉に通すことにより、はん
だが表面張力で凝集し、丸い所望のはんだバンプ２３が
形成される。
んだバンプを半導体素子上に形成する方法及びそれを用
いてフリップチップ実装をした半導体モジュールの製造
方法を提供することを目的とするものである。 【解決手段】 バリアメタル１８を形成した半導体ウエ
ハ上に感光性ポリイミドを塗布しプリベークし、その
後、第１層のパターンを露光し、キュアを行ない第１層
のポリイミド層２０を形成する。次に、再度感光性ポリ
イミドを塗布しプリベークし、その後、第２層のパター
ンを露光し、キュアをして第２層のポリイミド層２１を
形成する。次にクリームはんだペーストを用いスキージ
で第１層、第２層の開口部にクリームはんだペースト２
２を充填し、はんだリフロー炉に通すことにより、はん
だが表面張力で凝集し、丸い所望のはんだバンプ２３が
形成される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路素子
の入出力電極の形成法に係り、特にフリップチップ実装
に好適なはんだバンプ形成方法及び半導体モジュールの
製造方法に関するものである。
の入出力電極の形成法に係り、特にフリップチップ実装
に好適なはんだバンプ形成方法及び半導体モジュールの
製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、ＩＣ、
ＬＳＩなどの半導体素子は高密度、高集積化が進められ
ている。また、半導体素子の実装面からみても電極間隔
の狭ピッチ化、入出力電極数の増大といった傾向にあ
る。さらに電卓、ノートパソコン、携帯電話にみられる
ように薄型化が要求されている。
ＬＳＩなどの半導体素子は高密度、高集積化が進められ
ている。また、半導体素子の実装面からみても電極間隔
の狭ピッチ化、入出力電極数の増大といった傾向にあ
る。さらに電卓、ノートパソコン、携帯電話にみられる
ように薄型化が要求されている。
【０００３】これらの要求に対して、フリップチップ方
式やＴＡＢ方式などのワイヤレスボンディング方式が一
括接合や位置合わせ精度からくる信頼性、実装の薄型
化、高密度化などの面からマッチしており、今後の半導
体素子の実装技術の一つの大きな柱となることが予想さ
れ多くの研究開発がなされている。
式やＴＡＢ方式などのワイヤレスボンディング方式が一
括接合や位置合わせ精度からくる信頼性、実装の薄型
化、高密度化などの面からマッチしており、今後の半導
体素子の実装技術の一つの大きな柱となることが予想さ
れ多くの研究開発がなされている。
【０００４】ワイヤレスボンディング方式では、一般に
半導体素子のアルミニウム電極上に突起電極あるいはバ
ンプと呼ばれる金属突起物が形成される。
半導体素子のアルミニウム電極上に突起電極あるいはバ
ンプと呼ばれる金属突起物が形成される。
【０００５】この突起電極の一つとしてはんだバンプが
あり、古い技術ではあるが実装性の観点から利点が多
く、現在ファインピッチ、低コスト化を目指して研究開
発が進められている。
あり、古い技術ではあるが実装性の観点から利点が多
く、現在ファインピッチ、低コスト化を目指して研究開
発が進められている。
【０００６】従来はんだバンプを形成する方法として
は、ウエハの回路素子表面の全面にはんだとなじみの良
い金属を蒸着法あるいはスパッタ法でメタライズした
後、所定の電極位置にはんだをマスク蒸着するとか、あ
るいは電解めっきを施してはんだバンプを形成する方法
がとられていた。
は、ウエハの回路素子表面の全面にはんだとなじみの良
い金属を蒸着法あるいはスパッタ法でメタライズした
後、所定の電極位置にはんだをマスク蒸着するとか、あ
るいは電解めっきを施してはんだバンプを形成する方法
がとられていた。
【０００７】これらの方式の大きな欠点は半導体ウエハ
の回路素子表面の全面にメタライズするため半導体素子
へのストレスが大きく信頼性上問題が発生する場合も多
々あった。さらに、はんだをマスク蒸着する方法では厚
いはんだを供給するのが極めてコスト高である。また電
解めっき法では若干コストが下がるものの半導体ウエハ
製造の一貫として製造する必要があった。例えば電解め
っき法ではバンプ形成の前に半導体素子のプロービング
による電気検査を行なうと検査傷により電解めっき時に
電流密度の集中がおこり、バンプ高さのバラツキが大き
くなるため半導体製造過程でバンプまで形成した後、電
気検査をする必要があり汎用の半導体チップには採用で
きなかった。また電極数の違いにより電流制御が複雑で
あり、やはりバンプ精度の点で問題があった。
の回路素子表面の全面にメタライズするため半導体素子
へのストレスが大きく信頼性上問題が発生する場合も多
々あった。さらに、はんだをマスク蒸着する方法では厚
いはんだを供給するのが極めてコスト高である。また電
解めっき法では若干コストが下がるものの半導体ウエハ
製造の一貫として製造する必要があった。例えば電解め
っき法ではバンプ形成の前に半導体素子のプロービング
による電気検査を行なうと検査傷により電解めっき時に
電流密度の集中がおこり、バンプ高さのバラツキが大き
くなるため半導体製造過程でバンプまで形成した後、電
気検査をする必要があり汎用の半導体チップには採用で
きなかった。また電極数の違いにより電流制御が複雑で
あり、やはりバンプ精度の点で問題があった。
【０００８】一方低コストが期待される方法として特開
平２−９０５２９号公報があるが、この方法も現実には
Ａｌ電極へ直接はんだ付けする方法であり、Ａｌ電極の
材質（通常は微量のＳｉあるいはＣｕ等が添加されてい
る）の違い、あるいはＡｌ電極に形成されたＡｌの自然
酸化膜の厚みの差によってはんだ付け不良が発生した。
さらには、この方法はドライフィルムを用いているため
ドライフィルムの厚みに制約され、高さの高いはんだバ
ンプの形成が困難であった。
平２−９０５２９号公報があるが、この方法も現実には
Ａｌ電極へ直接はんだ付けする方法であり、Ａｌ電極の
材質（通常は微量のＳｉあるいはＣｕ等が添加されてい
る）の違い、あるいはＡｌ電極に形成されたＡｌの自然
酸化膜の厚みの差によってはんだ付け不良が発生した。
さらには、この方法はドライフィルムを用いているため
ドライフィルムの厚みに制約され、高さの高いはんだバ
ンプの形成が困難であった。
【０００９】
【発明が解決しようとする課題】従来の技術は、いずれ
も供給はんだ量の精度や、はんだバンプ形成工程におけ
る各種のストレスによる信頼性上での課題、あるいはバ
ンプ形成コストの点で充分配慮がなされておらず、汎用
技術としてのバンプ形成法としては採用し難いという課
題を有していた。
も供給はんだ量の精度や、はんだバンプ形成工程におけ
る各種のストレスによる信頼性上での課題、あるいはバ
ンプ形成コストの点で充分配慮がなされておらず、汎用
技術としてのバンプ形成法としては採用し難いという課
題を有していた。
【００１０】本発明は上記従来の課題を解決し、低コス
トで、精度良く、信頼性にも優れたはんだバンプを半導
体素子上に形成する方法及びそれを用いてフリップチッ
プ実装をした半導体モジュールの製造方法を提供するこ
とを目的とするものである。
トで、精度良く、信頼性にも優れたはんだバンプを半導
体素子上に形成する方法及びそれを用いてフリップチッ
プ実装をした半導体モジュールの製造方法を提供するこ
とを目的とするものである。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
めに、低コストあるいは信頼性面からは蒸着法、スパッ
タ法等による従来の真空系を用いた方法は採用せず、ま
た精度面、はんだバンプの高さ確保についてはマスクの
形状を工夫することによりはんだバンプを形成するため
の新しい方法を提供するものである。
めに、低コストあるいは信頼性面からは蒸着法、スパッ
タ法等による従来の真空系を用いた方法は採用せず、ま
た精度面、はんだバンプの高さ確保についてはマスクの
形状を工夫することによりはんだバンプを形成するため
の新しい方法を提供するものである。
【００１２】このための手段として無電解めっきにより
メタライズする工程と、半導体素子の電極面積よりも大
きな面積の開口部を有するマスクで電極を覆う工程と、
開口部にクリームはんだを充填する工程とマスクを除去
する工程（場合によっては永久レジストとして除去しな
い）と、クリームはんだを加熱する工程を経ることによ
りクリームはんだ中のはんだが融け、はんだが凝集し、
しかもはんだの表面張力でマスクの厚みよりも高いはん
だバンプの形成が達成される。
メタライズする工程と、半導体素子の電極面積よりも大
きな面積の開口部を有するマスクで電極を覆う工程と、
開口部にクリームはんだを充填する工程とマスクを除去
する工程（場合によっては永久レジストとして除去しな
い）と、クリームはんだを加熱する工程を経ることによ
りクリームはんだ中のはんだが融け、はんだが凝集し、
しかもはんだの表面張力でマスクの厚みよりも高いはん
だバンプの形成が達成される。
【００１３】この方法によって、極めて簡単な設備かつ
手法によりパッシベーション膜や電極が腐食されず、又
無電解めっきによるメタライズ工程により電極のみがメ
タライズされるため、従来のようにウエハ全面に蒸着等
により形成された蒸着メタライズ層による応力がほとん
ど発生しない。また所望のはんだバンプの高さはマスク
によりクリームはんだペースト量が制御されるが通常、
高精度印刷用のクリームはんだに使われている４０μｍ
以上のはんだ粒径のものから、より小さなはんだ粒径
（５〜２０μｍ）のものを開発、使用することにより、
さらにマスクへの充填精度をあげ、結果としてバンプの
高さ精度を飛躍的に向上することができた。また、半導
体素子の電極ピッチの低ピッチ化に対応し、マスクの形
状（マスク開口部の形状を細長く形成する）あるいはマ
スクの構成（マスクを２層に形成する）を工夫すること
により、電極間の間隔が狭い場合も対応できる。これら
のことにより、低コストで、精度の高いはんだバンプを
半導体素子の全ての電極上に一括形成することができ
る。さらにこのはんだバンプを形成した半導体素子をフ
リップチップ実装することにより低コストの半導体モジ
ュールの製造が可能となる。
手法によりパッシベーション膜や電極が腐食されず、又
無電解めっきによるメタライズ工程により電極のみがメ
タライズされるため、従来のようにウエハ全面に蒸着等
により形成された蒸着メタライズ層による応力がほとん
ど発生しない。また所望のはんだバンプの高さはマスク
によりクリームはんだペースト量が制御されるが通常、
高精度印刷用のクリームはんだに使われている４０μｍ
以上のはんだ粒径のものから、より小さなはんだ粒径
（５〜２０μｍ）のものを開発、使用することにより、
さらにマスクへの充填精度をあげ、結果としてバンプの
高さ精度を飛躍的に向上することができた。また、半導
体素子の電極ピッチの低ピッチ化に対応し、マスクの形
状（マスク開口部の形状を細長く形成する）あるいはマ
スクの構成（マスクを２層に形成する）を工夫すること
により、電極間の間隔が狭い場合も対応できる。これら
のことにより、低コストで、精度の高いはんだバンプを
半導体素子の全ての電極上に一括形成することができ
る。さらにこのはんだバンプを形成した半導体素子をフ
リップチップ実装することにより低コストの半導体モジ
ュールの製造が可能となる。
【００１４】
【発明の実施の形態】本発明による半導体素子のアルミ
ニウム電極へのはんだバンプ形成方法の基本は、（１）
アルミニウム電極に無電解めっきによりメタライズする
工程、（２）メタライズされた電極表面を所望の開口部
を有するマスクで覆う工程、（３）マスクの開口部にク
リームはんだを充填する工程、（４）マスクを除去する
工程（場合によっては永久レジストとして除去しな
い）、（５）クリームはんだを加熱する工程である。
ニウム電極へのはんだバンプ形成方法の基本は、（１）
アルミニウム電極に無電解めっきによりメタライズする
工程、（２）メタライズされた電極表面を所望の開口部
を有するマスクで覆う工程、（３）マスクの開口部にク
リームはんだを充填する工程、（４）マスクを除去する
工程（場合によっては永久レジストとして除去しな
い）、（５）クリームはんだを加熱する工程である。
【００１５】（実施の形態１）以下、本発明の第１の実
施の形態について図１（ａ）〜（ｅ）を参照しながら説
明する。
施の形態について図１（ａ）〜（ｅ）を参照しながら説
明する。
【００１６】先ず、図１（ａ）に示すように従来の方法
により各種のトランジスタ、配線等が形成されたシリコ
ン基板１上にアルミニウム電極２を形成した後、全面に
Ｓｉ 3Ｎ4からなるパッシベーション膜３を形成し、更に
パッシベーション膜３を選択的にエッチング除去してア
ルミニウム電極２の大部分が露出した半導体素子（図
３、表１）を準備した。なお、図３は半導体素子のパッ
ドの配置図を示し、表１は同パッド座標を示している。
により各種のトランジスタ、配線等が形成されたシリコ
ン基板１上にアルミニウム電極２を形成した後、全面に
Ｓｉ 3Ｎ4からなるパッシベーション膜３を形成し、更に
パッシベーション膜３を選択的にエッチング除去してア
ルミニウム電極２の大部分が露出した半導体素子（図
３、表１）を準備した。なお、図３は半導体素子のパッ
ドの配置図を示し、表１は同パッド座標を示している。
【００１７】
【表１】
【００１８】次に、メタライズ工程として、図１（ｂ）
に示すように前記半導体素子のアルミニウム電極２の表
面をソフトエッチングし、Ａｌの酸化膜を除去した後、
ジンケート処理液に浸漬し亜鉛の粒子を析出させた後、
酸化還元反応型の無電解ニッケルめっき液に浸漬してア
ルミニウム電極２上にニッケル膜４を形成した。次に置
換反応型の無電解金めっき液に浸漬し、ニッケル膜４の
表面に厚さ０．０５μｍのフラッシュ金めっき膜５を形
成し、Ｎｉ−Ａｕからなるバリアメタル層を形成した。
に示すように前記半導体素子のアルミニウム電極２の表
面をソフトエッチングし、Ａｌの酸化膜を除去した後、
ジンケート処理液に浸漬し亜鉛の粒子を析出させた後、
酸化還元反応型の無電解ニッケルめっき液に浸漬してア
ルミニウム電極２上にニッケル膜４を形成した。次に置
換反応型の無電解金めっき液に浸漬し、ニッケル膜４の
表面に厚さ０．０５μｍのフラッシュ金めっき膜５を形
成し、Ｎｉ−Ａｕからなるバリアメタル層を形成した。
【００１９】次に、マスクで覆い、クリームはんだを充
填する工程として、図１（ｃ），（ｄ）に示すように、
先ず、マスクとして通常のスクリーン印刷で使用するメ
タルマスク６を用意した。但し、メタルマスク６の開口
部の形状は下記の説明の内容で計算し、半導体素子の電
極面積より大きく細長い形状とした（図４）。メタルマ
スク６の開口部が半導体素子の電極と一致するようにセ
ッティングし、はんだ粒径が５〜２０μｍのクリームは
んだペースト７を用いスキージでメタルマスク６の開口
部にクリームはんだペースト７を充填した後、メタルマ
スク６を持ち上げ、半導体素子の電極を含む半導体素子
の表面にクリームはんだを印刷した。
填する工程として、図１（ｃ），（ｄ）に示すように、
先ず、マスクとして通常のスクリーン印刷で使用するメ
タルマスク６を用意した。但し、メタルマスク６の開口
部の形状は下記の説明の内容で計算し、半導体素子の電
極面積より大きく細長い形状とした（図４）。メタルマ
スク６の開口部が半導体素子の電極と一致するようにセ
ッティングし、はんだ粒径が５〜２０μｍのクリームは
んだペースト７を用いスキージでメタルマスク６の開口
部にクリームはんだペースト７を充填した後、メタルマ
スク６を持ち上げ、半導体素子の電極を含む半導体素子
の表面にクリームはんだを印刷した。
【００２０】次に、加熱工程として、図１（ｅ）に示す
ようにはんだリフロー炉に通すことにより、クリームは
んだペースト中のはんだ粒子が融け、はんだ付け性が良
好な先に形成したバリアメタル層の上にはんだの表面張
力で凝集し、丸い所望のはんだバンプ８が形成される。
ようにはんだリフロー炉に通すことにより、クリームは
んだペースト中のはんだ粒子が融け、はんだ付け性が良
好な先に形成したバリアメタル層の上にはんだの表面張
力で凝集し、丸い所望のはんだバンプ８が形成される。
【００２１】ここで、マスクの開口部の形状を説明す
る。クリームはんだペーストの量がはんだバンプの高さ
に関係するため、マスクの開口部必要容積を計算した。
先ず、図２に示すようにはんだバンプの形状を仮定し、
はんだバンプの体積を次の式により求めた。
る。クリームはんだペーストの量がはんだバンプの高さ
に関係するため、マスクの開口部必要容積を計算した。
先ず、図２に示すようにはんだバンプの形状を仮定し、
はんだバンプの体積を次の式により求めた。
【００２２】 Ｖ＝Ｖ１＋Ｖ２＝（４／３πｒ3×１／２）＋ｘｙｈ ここで、Ｖ：はんだバンプの体積、Ｖ１：はんだバンプ
上半分の体積（球の半分；４／３πｒ3×１／２）、Ｖ
２：はんだバンプ上半分より下の体積（Ａｌ電極開口部
面積（ｘｙ）×高さ（ｈ））である。
上半分の体積（球の半分；４／３πｒ3×１／２）、Ｖ
２：はんだバンプ上半分より下の体積（Ａｌ電極開口部
面積（ｘｙ）×高さ（ｈ））である。
【００２３】本実施の形態で使用したクリームはんだの
フラックス成分は体積で約５０％なのでクリームはんだ
の体積は溶融後、洗浄するとフラックス成分はなくなる
ため約半分になる。
フラックス成分は体積で約５０％なのでクリームはんだ
の体積は溶融後、洗浄するとフラックス成分はなくなる
ため約半分になる。
【００２４】従って所望のはんだバンプを得るには２Ｖ
のクリームはんだの量が必要となるため、マスクの開口
部の容積は２Ｖになるよう設計した。
のクリームはんだの量が必要となるため、マスクの開口
部の容積は２Ｖになるよう設計した。
【００２５】本実施の形態では、図２に示すように、は
んだバンプ１２の高さ（Ｈ）を８０μｍにするために、
ｒ＝５０μｍ、ｈ＝３０μｍとし、ｘ，ｙは、Ａｌ電極
の開口部サイズｘ＝１００μｍ、ｙ＝１００μｍを用
い、はんだバンプの体積（Ｖ＝５６１、７９９μｍ3）
を計算した。
んだバンプ１２の高さ（Ｈ）を８０μｍにするために、
ｒ＝５０μｍ、ｈ＝３０μｍとし、ｘ，ｙは、Ａｌ電極
の開口部サイズｘ＝１００μｍ、ｙ＝１００μｍを用
い、はんだバンプの体積（Ｖ＝５６１、７９９μｍ3）
を計算した。
【００２６】ここで、メタルマスクの厚みに関しては、
７５μｍ以下がメタルマスクの製造上、またクリームは
んだペーストのメタルマスクからのペーストの抜け性の
点で最適であることが実験でわかった（メタルマスクの
厚みが７５μｍ以上になるとペーストの抜け性が悪くな
り結果としてはんだバンプの高さバラツキが大きくな
る）。
７５μｍ以下がメタルマスクの製造上、またクリームは
んだペーストのメタルマスクからのペーストの抜け性の
点で最適であることが実験でわかった（メタルマスクの
厚みが７５μｍ以上になるとペーストの抜け性が悪くな
り結果としてはんだバンプの高さバラツキが大きくな
る）。
【００２７】本実施の形態では厚さ５０μｍのメタルマ
スクを用いたのでメタルマスクの開口部の面積（Ｓ）
は、Ｓ＝２Ｖ／５０＝２２，４７２μｍ2となる。メタ
ルマスクの開口部の面積（Ｓ）はとなりの電極との間隔
を考慮して縦、横のサイズを決める必要がある。本実施
の形態の半導体素子には、電極ピッチが２００μｍのと
ころ（図３：パッド配置図及び表１：パッド座標；Ｎ
ｏ．２とＮｏ．３の間のピッチ）があるので、半導体素
子の電極サイズ１００μｍ×１００μｍに対し、１１０
μｍ×２０４μｍの細長い形状（図４）を採用した。
スクを用いたのでメタルマスクの開口部の面積（Ｓ）
は、Ｓ＝２Ｖ／５０＝２２，４７２μｍ2となる。メタ
ルマスクの開口部の面積（Ｓ）はとなりの電極との間隔
を考慮して縦、横のサイズを決める必要がある。本実施
の形態の半導体素子には、電極ピッチが２００μｍのと
ころ（図３：パッド配置図及び表１：パッド座標；Ｎ
ｏ．２とＮｏ．３の間のピッチ）があるので、半導体素
子の電極サイズ１００μｍ×１００μｍに対し、１１０
μｍ×２０４μｍの細長い形状（図４）を採用した。
【００２８】つまり、はんだリフロー炉に通すことによ
り、クリームはんだペースト中のはんだ粒子が融け、は
んだ付け性が良好な先に形成したバリアメタル層１５の
上にはんだの表面張力ではんだが凝集し、丸い所望のは
んだバンプ１２が形成される現象を利用した。電極の間
隔が狭い半導体素子の場合は、マスクの開口部の形状を
細長く形成し、はんだバンプの高さがほぼ一定となるよ
うに開口部の容積を調整した。
り、クリームはんだペースト中のはんだ粒子が融け、は
んだ付け性が良好な先に形成したバリアメタル層１５の
上にはんだの表面張力ではんだが凝集し、丸い所望のは
んだバンプ１２が形成される現象を利用した。電極の間
隔が狭い半導体素子の場合は、マスクの開口部の形状を
細長く形成し、はんだバンプの高さがほぼ一定となるよ
うに開口部の容積を調整した。
【００２９】本実施の形態の半導体素子の電極配置（図
３）に対しては、図４に示すような細長い形状を有する
メタルマスクを作製した。
３）に対しては、図４に示すような細長い形状を有する
メタルマスクを作製した。
【００３０】次にはんだ粒径が５〜２０μｍのクリーム
はんだペーストを用いたが、半導体素子の電極開口部サ
イズは通常６０〜１５０μｍと小さいためはんだ粒径が
２０μｍ以上であるとはんだバンプの高さバラツキが非
常に大きくなった。一方はんだ粒径が５μｍ以下になる
とペースト中のはんだ粒子が酸化されやすくはんだバン
プの中にボイドが発生しやすくなり信頼性上問題があっ
た。
はんだペーストを用いたが、半導体素子の電極開口部サ
イズは通常６０〜１５０μｍと小さいためはんだ粒径が
２０μｍ以上であるとはんだバンプの高さバラツキが非
常に大きくなった。一方はんだ粒径が５μｍ以下になる
とペースト中のはんだ粒子が酸化されやすくはんだバン
プの中にボイドが発生しやすくなり信頼性上問題があっ
た。
【００３１】上記の点を考慮した本実施の形態のはんだ
バンプは６インチウエハ内でバンプ高さ８０μｍに対し
てバラツキが±７μｍ以下であった。
バンプは６インチウエハ内でバンプ高さ８０μｍに対し
てバラツキが±７μｍ以下であった。
【００３２】このはんだバンプを形成した半導体素子を
用いて、通常のフリップチップ実装を実施した（図１、
（ｆ））。つまり、はんだバンプ８を形成した半導体素
子ウエハを個片の半導体チップにダイシングした後、予
め回路基板電極１０上に共晶はんだペースト１１を印刷
した回路基板９にはんだバンプ８を形成した半導体チッ
プを搭載しはんだリフローする。その後、アンダーフィ
ル材としてエポキシ系の樹脂で封止し半導体モジュール
（図１、（ｆ）；アンダーフィル材は図からは省略して
いる）を作製した。この半導体モジュールについて信頼
性試験をしたところ充分満足するものであった。
用いて、通常のフリップチップ実装を実施した（図１、
（ｆ））。つまり、はんだバンプ８を形成した半導体素
子ウエハを個片の半導体チップにダイシングした後、予
め回路基板電極１０上に共晶はんだペースト１１を印刷
した回路基板９にはんだバンプ８を形成した半導体チッ
プを搭載しはんだリフローする。その後、アンダーフィ
ル材としてエポキシ系の樹脂で封止し半導体モジュール
（図１、（ｆ）；アンダーフィル材は図からは省略して
いる）を作製した。この半導体モジュールについて信頼
性試験をしたところ充分満足するものであった。
【００３３】はんだバンプ形成のためのバリアメタルと
しては、従来の蒸着法あるいはスパッタ法により形成し
たはんだ接続が可能なメタライズ層でも構わないことは
言うまでもない。
しては、従来の蒸着法あるいはスパッタ法により形成し
たはんだ接続が可能なメタライズ層でも構わないことは
言うまでもない。
【００３４】また、メタルマスクの替わりに樹脂マスク
（ポリイミド、ＰＥＴ等）を作製し同様のバンプ形成を
行なったところ、メタルマスクと同様の結果を得た。
（ポリイミド、ＰＥＴ等）を作製し同様のバンプ形成を
行なったところ、メタルマスクと同様の結果を得た。
【００３５】（実施の形態２）以下、本発明の第２の実
施の形態について図５（ａ）〜（ｅ）を参照しながら説
明する。
施の形態について図５（ａ）〜（ｅ）を参照しながら説
明する。
【００３６】先ず、図５（ａ）に示すように従来の方法
により各種のトランジスタ、配線等が形成されたシリコ
ン基板１９上にアルミニウム電極１７を形成した後、全
面にＳｉ3Ｎ4からなるパッシベーション膜１６を形成
し、更にパッシベーション膜１６を選択的にエッチング
除去してアルミニウム電極１７の大部分が露出した半導
体素子（図３、表１）を準備した。
により各種のトランジスタ、配線等が形成されたシリコ
ン基板１９上にアルミニウム電極１７を形成した後、全
面にＳｉ3Ｎ4からなるパッシベーション膜１６を形成
し、更にパッシベーション膜１６を選択的にエッチング
除去してアルミニウム電極１７の大部分が露出した半導
体素子（図３、表１）を準備した。
【００３７】次に、メタライズ工程として、図５（ａ）
に示すように前記半導体素子のアルミニウム電極１７の
表面をソフトエッチングし、Ａｌの酸化膜を除去した
後、ジンケート処理液に浸漬し亜鉛の粒子を析出させた
後、酸化還元反応型の無電解ニッケルめっき液に浸漬し
てアルミニウム電極１７上にニッケル膜を形成した。次
に置換反応型の無電解金めっき液に浸漬し、ニッケル膜
の表面に厚さ０．０５μｍのフラッシュ金めっき膜を形
成し、Ｎｉ−Ａｕからなるバリアメタル１８を形成し
た。
に示すように前記半導体素子のアルミニウム電極１７の
表面をソフトエッチングし、Ａｌの酸化膜を除去した
後、ジンケート処理液に浸漬し亜鉛の粒子を析出させた
後、酸化還元反応型の無電解ニッケルめっき液に浸漬し
てアルミニウム電極１７上にニッケル膜を形成した。次
に置換反応型の無電解金めっき液に浸漬し、ニッケル膜
の表面に厚さ０．０５μｍのフラッシュ金めっき膜を形
成し、Ｎｉ−Ａｕからなるバリアメタル１８を形成し
た。
【００３８】次に、上記バリアメタルを形成した半導体
ウエハ上に感光性ポリイミド“フォトニース”（東レ
（株）製）をスピンナーで均一に塗布しプリベーク（７
０℃×１ｍｉｎ、９０℃×１ｍｉｎ、１０５℃×２ｍｉ
ｎ）をした。その後、半導体素子の電極表面と同じかあ
るいは小さい開口部が形成できる第１層のパターン（半
導体素子の電極上にバンプの低部のサイズを決定する形
状）を露光し、現像前ベーク（８０℃×１ｍｉｎ）を行
なった後現像する。そして、キュア（１４０℃×３ｍｉ
ｎ、３５０℃×６０ｍｉｎ）をして第１層のポリイミド
層２０（硬化後１０μｍ）を形成する（図５、
（ｂ））。
ウエハ上に感光性ポリイミド“フォトニース”（東レ
（株）製）をスピンナーで均一に塗布しプリベーク（７
０℃×１ｍｉｎ、９０℃×１ｍｉｎ、１０５℃×２ｍｉ
ｎ）をした。その後、半導体素子の電極表面と同じかあ
るいは小さい開口部が形成できる第１層のパターン（半
導体素子の電極上にバンプの低部のサイズを決定する形
状）を露光し、現像前ベーク（８０℃×１ｍｉｎ）を行
なった後現像する。そして、キュア（１４０℃×３ｍｉ
ｎ、３５０℃×６０ｍｉｎ）をして第１層のポリイミド
層２０（硬化後１０μｍ）を形成する（図５、
（ｂ））。
【００３９】次に、第１層のポリイミド層２０が形成さ
れた半導体ウエハ上に再度感光性ポリイミド“フォトニ
ース”（東レ（株）製）をスピンナーで均一に塗布しプ
リベーク（６０℃×３ｍｉｎ、８０℃×３ｍｉｎ、１０
０℃×６ｍｉｎ）をした。その後、第２層のパターン
（第１層の開口部よりも大きい開口部を有する）を露光
し、現像前ベーク（６０℃×１ｍｉｎ）を行なった後現
像する。そして、キュア（１４０℃×３ｍｉｎ、３５０
℃×６０ｍｉｎ）をして第２層のポリイミド層２１（硬
化後２０μｍ）を形成する（図５、（ｃ））。
れた半導体ウエハ上に再度感光性ポリイミド“フォトニ
ース”（東レ（株）製）をスピンナーで均一に塗布しプ
リベーク（６０℃×３ｍｉｎ、８０℃×３ｍｉｎ、１０
０℃×６ｍｉｎ）をした。その後、第２層のパターン
（第１層の開口部よりも大きい開口部を有する）を露光
し、現像前ベーク（６０℃×１ｍｉｎ）を行なった後現
像する。そして、キュア（１４０℃×３ｍｉｎ、３５０
℃×６０ｍｉｎ）をして第２層のポリイミド層２１（硬
化後２０μｍ）を形成する（図５、（ｃ））。
【００４０】次に第２層目のポリイミド層２１の上には
んだ粒径が５〜２０μｍのクリームはんだペーストを用
いスキージで第１層，第２層の開口部にクリームはんだ
ペースト２２を充填した（図５、（ｄ））。
んだ粒径が５〜２０μｍのクリームはんだペーストを用
いスキージで第１層，第２層の開口部にクリームはんだ
ペースト２２を充填した（図５、（ｄ））。
【００４１】その後、はんだリフロー炉に通すことによ
り、クリームはんだペースト中のはんだ粒子が融け、は
んだ付け性が良好な先に形成したバリアメタル層の上に
はんだの表面張力で凝集し、丸い所望のはんだバンプ２
３が形成される（図５、（ｅ））。
り、クリームはんだペースト中のはんだ粒子が融け、は
んだ付け性が良好な先に形成したバリアメタル層の上に
はんだの表面張力で凝集し、丸い所望のはんだバンプ２
３が形成される（図５、（ｅ））。
【００４２】ここでは、マスクの除去を行なわず永久マ
スクとして半導体素子の上に残している。本発明ではポ
リイミドを用いているためこのマスクが半導体のメモリ
等に影響するα線をカットすることができメモリの誤動
作を防ぐことができる。
スクとして半導体素子の上に残している。本発明ではポ
リイミドを用いているためこのマスクが半導体のメモリ
等に影響するα線をカットすることができメモリの誤動
作を防ぐことができる。
【００４３】また高さの高いはんだバンプを形成するた
めにマスクを２つの層から形成し、第１層、第２層の開
口部の形状を工夫した。第１層目の開口部サイズはバン
プのサイズを決定するものであり、第２層目の開口部サ
イズの高さに関係する。
めにマスクを２つの層から形成し、第１層、第２層の開
口部の形状を工夫した。第１層目の開口部サイズはバン
プのサイズを決定するものであり、第２層目の開口部サ
イズの高さに関係する。
【００４４】ここで、第１層のマスクと第２層のマスク
の開口部形状について説明する。開口部の容積は、実施
の形態１と同様の考え方であり、バンプの高さは第１層
目の開口部と第２層目の開口部の容積を加えた容積で決
まる。先ず、図２に示すようにはんだバンプの形状を仮
定し、はんだバンプの体積を次の式により求めた。
の開口部形状について説明する。開口部の容積は、実施
の形態１と同様の考え方であり、バンプの高さは第１層
目の開口部と第２層目の開口部の容積を加えた容積で決
まる。先ず、図２に示すようにはんだバンプの形状を仮
定し、はんだバンプの体積を次の式により求めた。
【００４５】 Ｖ＝Ｖ１＋Ｖ２＝（４／３πｒ3×１／２）＋ｘｙｈ ここで、Ｖ：はんだバンプの体積、Ｖ１：はんだバンプ
上半分の体積（球の半分；４／３πｒ3×１／２）、Ｖ
２：はんだバンプ上半分より下の体積（Ａｌ電極開口部
面積（ｘｙ）×高さ（ｈ））である。
上半分の体積（球の半分；４／３πｒ3×１／２）、Ｖ
２：はんだバンプ上半分より下の体積（Ａｌ電極開口部
面積（ｘｙ）×高さ（ｈ））である。
【００４６】本実施の形態で使用したクリームはんだの
フラックス成分は体積で約５０％なのでクリームはんだ
の体積は溶融後、洗浄するとフラックス成分はなくなる
ため約半分になる。
フラックス成分は体積で約５０％なのでクリームはんだ
の体積は溶融後、洗浄するとフラックス成分はなくなる
ため約半分になる。
【００４７】従って所望のはんだバンプを得るには２Ｖ
のクリームはんだの量が必要となるため、マスクの開口
部の容積は２Ｖになるよう設計した。
のクリームはんだの量が必要となるため、マスクの開口
部の容積は２Ｖになるよう設計した。
【００４８】本実施の形態では、図２に示すように、は
んだバンプの高さ（Ｈ）を８０μｍにするために、ｒ＝
５０μｍ、ｈ＝３０μｍとし、ｘ，ｙは、Ａｌ電極の開
口部サイズｘ＝１００μｍ、ｙ＝１００μｍを用い、は
んだバンプの体積（Ｖ＝５６１，７９９μｍ3）を計算
した。
んだバンプの高さ（Ｈ）を８０μｍにするために、ｒ＝
５０μｍ、ｈ＝３０μｍとし、ｘ，ｙは、Ａｌ電極の開
口部サイズｘ＝１００μｍ、ｙ＝１００μｍを用い、は
んだバンプの体積（Ｖ＝５６１，７９９μｍ3）を計算
した。
【００４９】本実施の形態では第１層目のポリイミドの
厚みを硬化後１０μｍ、第２層目２０μｍで形成した。
厚みを硬化後１０μｍ、第２層目２０μｍで形成した。
【００５０】従って、 （第１層開口部面積）×（１０μｍ）＋（第２層開口部
面積）×（２０μｍ）＝２Ｖに成るように設計した。
面積）×（２０μｍ）＝２Ｖに成るように設計した。
【００５１】半導体素子の電極配置（図３）に対して
は、第１層の開口部サイズがはんだバンプの底面の形状
を決定する。本実施の形態では９０μｍ×９０μｍの開
口部サイズとした（図６、（ａ）及び（ｂ））。第２層
の開口部ははんだバンプの高さに関係する。はんだバン
プ高さを８０μｍにするには、 （第２層開口部面積（Ｓ）） ＝｛２Ｖ−（第１層開口部面積）×（１０μｍ）｝／２０μｍ ＝５２，１３０μｍ2となる。
は、第１層の開口部サイズがはんだバンプの底面の形状
を決定する。本実施の形態では９０μｍ×９０μｍの開
口部サイズとした（図６、（ａ）及び（ｂ））。第２層
の開口部ははんだバンプの高さに関係する。はんだバン
プ高さを８０μｍにするには、 （第２層開口部面積（Ｓ）） ＝｛２Ｖ−（第１層開口部面積）×（１０μｍ）｝／２０μｍ ＝５２，１３０μｍ2となる。
【００５２】本実施の形態の半導体素子には、電極ピッ
チが２６４μｍ（図３：パッド配置図及び表１：パッド
座標；Ｎｏ．２１とＮｏ．２２の間のピッチ）、２００
μｍ（図３：パッド配置図及び表１：パッド座標；Ｎ
ｏ．２とＮｏ．３の間のピッチ）のところがあるので、
その部分は、１１０μｍ×４７３μｍの細長い形状（図
６、（ｃ）、（ｅ））を採用し、他の部分は２００μｍ
×２６０μｍの細長い形状（図６、（ｃ）、（ｄ））を
採用した。
チが２６４μｍ（図３：パッド配置図及び表１：パッド
座標；Ｎｏ．２１とＮｏ．２２の間のピッチ）、２００
μｍ（図３：パッド配置図及び表１：パッド座標；Ｎ
ｏ．２とＮｏ．３の間のピッチ）のところがあるので、
その部分は、１１０μｍ×４７３μｍの細長い形状（図
６、（ｃ）、（ｅ））を採用し、他の部分は２００μｍ
×２６０μｍの細長い形状（図６、（ｃ）、（ｄ））を
採用した。
【００５３】本実施の形態も実施の形態１と同様に、は
んだリフロー炉に通すことにより、クリームはんだペー
スト中のはんだ粒子が融け、はんだ付け性が良好な先に
形成したバリアメタル層の上にはんだの表面張力ではん
だが凝集し、丸い所望のはんだバンプが形成される現象
を利用した。電極の間隔が狭い半導体素子の場合は、第
２層のマスクの開口部形状を細長く形成し、はんだバン
プの高さがほぼ一定となるように開口部の容積を調整し
た。
んだリフロー炉に通すことにより、クリームはんだペー
スト中のはんだ粒子が融け、はんだ付け性が良好な先に
形成したバリアメタル層の上にはんだの表面張力ではん
だが凝集し、丸い所望のはんだバンプが形成される現象
を利用した。電極の間隔が狭い半導体素子の場合は、第
２層のマスクの開口部形状を細長く形成し、はんだバン
プの高さがほぼ一定となるように開口部の容積を調整し
た。
【００５４】第１層と第２層を重ね合わせると図５、
（ｃ）及び図６、（ｆ）のようになる。
（ｃ）及び図６、（ｆ）のようになる。
【００５５】上記の点を考慮した実施の形態２のはんだ
バンプは６インチウエハ内でバンプ高さ８０μｍに対し
てバラツキが±５μｍ以下であった。
バンプは６インチウエハ内でバンプ高さ８０μｍに対し
てバラツキが±５μｍ以下であった。
【００５６】このはんだバンプを形成した半導体素子を
通常のフリップチップ実装を実施し、アンダーフィル材
としてエポキシ系の樹脂を用い半導体モジュールを作製
し、信頼性試験をしたところ充分満足するものであっ
た。
通常のフリップチップ実装を実施し、アンダーフィル材
としてエポキシ系の樹脂を用い半導体モジュールを作製
し、信頼性試験をしたところ充分満足するものであっ
た。
【００５７】
【発明の効果】以上のように本発明によれば、蒸着法、
スパッタ法等によるバリアメタルの形成も不要となり半
導体素子の信頼性、歩留まりは向上する。また高コスト
である蒸着法によるはんだバンプの形成に比べ非常に低
コストでバンプを形成することは明らかである。従っ
て、本発明によるはんだバンプ形成方法及び半導体モジ
ュールの製造方法によれば信頼性の高い、低コストのバ
ンプ及びモジュールが実現できる等工業的価値は大なる
ものである。
スパッタ法等によるバリアメタルの形成も不要となり半
導体素子の信頼性、歩留まりは向上する。また高コスト
である蒸着法によるはんだバンプの形成に比べ非常に低
コストでバンプを形成することは明らかである。従っ
て、本発明によるはんだバンプ形成方法及び半導体モジ
ュールの製造方法によれば信頼性の高い、低コストのバ
ンプ及びモジュールが実現できる等工業的価値は大なる
ものである。
【図１】本発明の実施の形態における各工程の半導体素
子の断面図
子の断面図
【図２】同バンプ形状の断面図
【図３】同半導体素子のパッド配置図
【図４】同実施の形態に用いたマスクの開口部の形状を
示す図
示す図
【図５】本発明の実施の形態における各工程の半導体素
子の断面図
子の断面図
【図６】同実施の形態に用いたマスクの開口部の形状を
示す図
示す図
１ シリコン基板 ２ アルミニウム電極 ３ パッシベーション膜 ４ ニッケル膜 ５ フラッシュ金めっき膜 ６ メタルマスク ７ クリームはんだペースト ８ はんだバンプ ９ 回路基板 １０ 回路基板電極 １１ 共晶はんだペースト １２ はんだバンプ １３ パッシベーション膜 １４ シリコン基板 １５ バリアメタル層（Ａｌ電極＋Ｎｉ−Ａｕめっき） １６ パッシベーション膜 １７ アルミニウム電極 １８ バリアメタル（Ｎｉ−Ａｕめっき） １９ シリコン基板 ２０ 第１層のポリイミド層 ２１ 第２層のポリイミド層 ２２ クリームはんだペースト ２３ はんだバンプ
Claims (9)
- 【請求項１】 半導体素子のアルミニウム電極表面には
んだバンプを形成する方法であって、電極をメタライズ
する工程と、その上を前記電極表面よりも大きな面積の
開口部を有するマスクで覆う工程と、前記開口部にクリ
ームはんだを充填する工程と、前記マスクを除去後、前
記クリームはんだを加熱する工程とを有し、前記クリー
ムはんだが加熱により前記電極表面上に凝集するととも
に、前記マスクの厚みよりも高いはんだバンプを形成す
ることを特徴とするはんだバンプの形成方法。 - 【請求項２】 電極間の間隔が狭い場合、開口部の形状
を細長く形成するとともに、はんだバンプの高さが一定
となるように開口部の容積を調整することを特徴とする
請求項１記載のはんだバンプの形成方法。 - 【請求項３】 電極表面の大きさが異なる場合、その大
きさに応じて開口部の形状を調整するとともに、はんだ
の高さがほぼ一定となるように開口部の容積を調整する
ことを特徴とする請求項１記載のはんだバンプの形成方
法。 - 【請求項４】 クリームはんだのはんだ粒径が５〜２０
μｍであることを特徴とする請求項１記載のはんだバン
プの形成方法。 - 【請求項５】 マスクをメタルマスクまたは樹脂マスク
で形成することを特徴とする請求項１記載のはんだバン
プの形成方法。 - 【請求項６】 マスクを２つの層から形成し、第１層の
開口部を電極表面よりも同じかあるいは小さく形成する
とともに、第２層の開口部を第１層の開口部の面積より
も大きく形成することを特徴とする請求項１記載のはん
だバンプの形成方法。 - 【請求項７】 第１層の開口部の大きさを変えることに
より、バンプ面積を調整可能にするとともに、第２層の
開口部の大きさを変えることによりバンプ高さを調整可
能とすることを特徴とする請求項６記載のはんだバンプ
の形成方法。 - 【請求項８】 第１層および第２層を感光性ポリイミド
で形成することを特徴とする請求項６記載のはんだバン
プの形成方法。 - 【請求項９】 請求項１〜８のいずれか記載の半導体素
子上に形成されたはんだバンプを該半導体素子を搭載す
べき配線基板の電極パッドと重ね合わせその重なった部
分を加熱することにより両者を接合した後、アンダーフ
ィル材を半導体素子と配線基板の間に流し込むことによ
り作製することを特徴とする半導体モジュールの製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10148968A JPH11340270A (ja) | 1998-05-29 | 1998-05-29 | はんだバンプ形成方法及び半導体モジュールの製造方法 |
| US09/170,633 US6028011A (en) | 1997-10-13 | 1998-10-13 | Method of forming electric pad of semiconductor device and method of forming solder bump |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10148968A JPH11340270A (ja) | 1998-05-29 | 1998-05-29 | はんだバンプ形成方法及び半導体モジュールの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340270A true JPH11340270A (ja) | 1999-12-10 |
Family
ID=15464704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10148968A Pending JPH11340270A (ja) | 1997-10-13 | 1998-05-29 | はんだバンプ形成方法及び半導体モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340270A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033346A (ja) * | 2000-07-18 | 2002-01-31 | Showa Denko Kk | ハンダバンプ電極の形成に用いるハンダペースト |
| JP2002141367A (ja) * | 1999-12-27 | 2002-05-17 | Fujitsu Ltd | バンプ形成方法、電子部品、および半田ペースト |
| JP2003007665A (ja) * | 2001-06-27 | 2003-01-10 | Hitachi Ltd | 半導体装置の製造方法 |
| US6689639B2 (en) | 2001-11-15 | 2004-02-10 | Fujitsu Limited | Method of making semiconductor device |
| US7189927B2 (en) | 2002-05-17 | 2007-03-13 | Fujitsu Limited | Electronic component with bump electrodes, and manufacturing method thereof |
| US7378296B2 (en) | 2003-02-25 | 2008-05-27 | Kyocera Corporation | Print mask and method of manufacturing electronic components using the same |
| US7488993B2 (en) * | 2004-03-17 | 2009-02-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7745258B2 (en) | 2004-12-21 | 2010-06-29 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
-
1998
- 1998-05-29 JP JP10148968A patent/JPH11340270A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691679B1 (ko) * | 1999-12-27 | 2007-03-09 | 후지쯔 가부시끼가이샤 | 범프 형성 방법, 전자 부품, 및 땜납 페이스트 |
| JP2002141367A (ja) * | 1999-12-27 | 2002-05-17 | Fujitsu Ltd | バンプ形成方法、電子部品、および半田ペースト |
| US6518163B2 (en) | 1999-12-27 | 2003-02-11 | Fujitsu Limited | Method for forming bumps, semiconductor device, and solder paste |
| US6580169B2 (en) | 1999-12-27 | 2003-06-17 | Fujitsu Limited | Method for forming bumps, semiconductor device, and solder paste |
| US6630742B2 (en) | 1999-12-27 | 2003-10-07 | Fujitsu Limited | Method for forming bumps, semiconductor device, and solder paste |
| JP2002033346A (ja) * | 2000-07-18 | 2002-01-31 | Showa Denko Kk | ハンダバンプ電極の形成に用いるハンダペースト |
| JP2003007665A (ja) * | 2001-06-27 | 2003-01-10 | Hitachi Ltd | 半導体装置の製造方法 |
| US6689639B2 (en) | 2001-11-15 | 2004-02-10 | Fujitsu Limited | Method of making semiconductor device |
| US7189927B2 (en) | 2002-05-17 | 2007-03-13 | Fujitsu Limited | Electronic component with bump electrodes, and manufacturing method thereof |
| US7378296B2 (en) | 2003-02-25 | 2008-05-27 | Kyocera Corporation | Print mask and method of manufacturing electronic components using the same |
| US7638420B2 (en) | 2003-02-25 | 2009-12-29 | Kyocera Corporation | Print mask and method of manufacturing electronic components using the same |
| US7488993B2 (en) * | 2004-03-17 | 2009-02-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7745258B2 (en) | 2004-12-21 | 2010-06-29 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10153243B2 (en) | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices | |
| US6177731B1 (en) | Semiconductor package | |
| US6940169B2 (en) | Torch bump | |
| JP4698125B2 (ja) | バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| US6118179A (en) | Semiconductor component with external contact polymer support member and method of fabrication | |
| JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
| US7906425B2 (en) | Fluxless bumping process | |
| US20030119300A1 (en) | Method of making a bump on a substrate using multiple photoresist layers | |
| US6696356B2 (en) | Method of making a bump on a substrate without ribbon residue | |
| US7174630B2 (en) | Method for fabricating connection terminal of circuit board | |
| JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
| US9258904B2 (en) | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings | |
| US6664176B2 (en) | Method of making pad-rerouting for integrated circuit chips | |
| US7719853B2 (en) | Electrically connecting terminal structure of circuit board and manufacturing method thereof | |
| JPH11340270A (ja) | はんだバンプ形成方法及び半導体モジュールの製造方法 | |
| US6444561B1 (en) | Method for forming solder bumps for flip-chip bonding by using perpendicularly laid masking strips | |
| JP2000349230A (ja) | 半導体モジュールおよびその製造方法 | |
| JP2003031727A (ja) | 半導体チップおよびその製造方法並びにそれを使用した半導体装置 | |
| US6960518B1 (en) | Buildup substrate pad pre-solder bump manufacturing | |
| JP2005268442A (ja) | 半導体装置およびその製造方法 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| TWI222732B (en) | Formation method for conductive bump | |
| US20090096096A1 (en) | Semiconductor device and circuit device having the same mounted thereon | |
| JP2001148393A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 |