JPH11338786A - Method and device for diagnosing main storage address bus and recording medium - Google Patents
Method and device for diagnosing main storage address bus and recording mediumInfo
- Publication number
- JPH11338786A JPH11338786A JP10148493A JP14849398A JPH11338786A JP H11338786 A JPH11338786 A JP H11338786A JP 10148493 A JP10148493 A JP 10148493A JP 14849398 A JP14849398 A JP 14849398A JP H11338786 A JPH11338786 A JP H11338786A
- Authority
- JP
- Japan
- Prior art keywords
- address
- area
- main memory
- interface unit
- control interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は中央処理装置、主記
憶制御装置と主記憶装置を持つシステムの主記憶アドレ
スバスの良否を診断する主記憶アドレスバス診断方法お
よびその診断装置並びに記録媒体に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a main memory address bus diagnostic method for diagnosing the quality of a main memory address bus in a system having a central processing unit, a main memory control device and a main memory, a diagnostic device therefor, and a recording medium.
【０００２】[0002]
【従来の技術】アドレスバスは主記憶装置をアクセスす
る場合に、そのアクセスする特定の場所を示すアドレス
情報が主記憶装置に送信される伝走路を言う。これには
中央処理装置からの伝走路や入出力装置からの伝走路が
ある。2. Description of the Related Art An address bus refers to a transmission path through which, when a main storage device is accessed, address information indicating a specific location to be accessed is transmitted to the main storage device. This includes a runway from the central processing unit and a runway from the input / output device.
【０００３】従来、主記憶装置の歯抜け実装のできない
システムでは、主記憶装置をアクセスする全てのアドレ
スバスの良否を診断するには、そのアドレスバスに対応
する主記憶装置を全て実装して診断していた。Conventionally, in a system in which the main storage device cannot be mounted without omissions, it is necessary to mount all the main storage devices corresponding to the address bus to diagnose the quality of all address buses accessing the main storage device. Was.
【０００４】図６に従来の全てのアドレスバスを診断す
る場合の構成図の例を示す。中央処理装置２１、主記憶
制御装置２２、主記憶装置２３からなるシステムで、主
記憶装置２３には全てのアドレスバスに対応する主記憶
装置を実装している。FIG. 6 shows an example of a configuration diagram in the case of diagnosing all conventional address buses. In a system including a central processing unit 21, a main storage control device 22, and a main storage device 23, a main storage device corresponding to all address buses is mounted on the main storage device 23.
【０００５】まず、診断プログラムで未使用領域２４ｂ
のアドレスバスの良否を診断する。First, the diagnostic program uses the unused area 24b
Of the address bus is diagnosed.
【０００６】ついで、診断プログラムローディング位置
を未使用領域２４ｂの任意の位置に移動し、元の診断プ
ログラムローディング域２４ａのアドレスバスの良否を
診断することで全てのアドレスバスの良否を診断してい
た。Next, the diagnostic program loading position is moved to an arbitrary position in the unused area 24b, and the quality of all the address buses in the original diagnostic program loading area 24a is diagnosed. .
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、診断対
象システムの主記憶装置がフル実装されていることは増
設オプションの主記憶装置が全て注文された場合だけの
ため、通常、アドレスバスの診断の都度、主記憶装置を
フル実装とするための装着作業が必要となり、また、診
断のために必要数の主記憶装置を常備しなければならな
いという問題があった。However, the fact that the main storage device of the system to be diagnosed is fully mounted is only when all the main storage devices of the expansion option are ordered, and therefore, usually, each time the address bus is diagnosed. In addition, there is a problem that a mounting operation for fully mounting the main storage device is required, and a necessary number of main storage devices must be provided for diagnosis.
【０００８】そのため本出願の課題は、主記憶装置の歯
抜け実装のできないシステムにおいて、必要最小限の主
記憶装置構成で全てのアドレスバスの良否が診断できる
ことである。Therefore, an object of the present application is to make it possible to diagnose the quality of all address buses with a minimum necessary main memory configuration in a system in which the main memory cannot be mounted without any missing parts.
【０００９】[0009]
【課題を解決するための手段】上記の問題点を解決する
ために本発明は診断装置に主記憶装置の実装領域と未実
装領域の主記憶アドレスの割当て状態を通知する機能と
その制御インタフェース、主記憶装置の実装領域のうち
未使用領域を通知する機能とその制御インタフェース、
主記憶装置のアドレスを割り当てる機能を制御するイン
タフェース、任意の仮想アドレス空間を任意の主記憶ア
ドレス空間に、その仮想アドレスを変えることなく再割
当てする機能とその制御インタフェース、診断プログラ
ム自身のローディング位置を任意の主記憶アドレス位置
に移動させる機能とその制御インタフェースを設け、診
断プログラムでこれらの仕組みを使って、まず、実装領
域の未使用領域を認識して、未使用領域のアドレスバス
の良否を診断プログラムで診断する。ついで未実装領域
を認識し、未実装領域のアドレスを未使用領域に何回か
に分けて割当て、その割り当てられたアドレスバスを診
断することで未実装領域のアドレスバスの良否を診断し
たり、診断プログラムローディング位置を未使用領域の
任意の位置に移動させ、元の診断プログラムローディン
グ域のアドレスバスの良否を診断する。診断装置にこの
ような仕組みを設けたことで、診断プログラム容量の２
倍以上の必要最小限の主記憶装置の構成で全てのアドレ
スバスの良否の診断を可能としている。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a function of notifying a diagnostic device of an allocation state of a main storage address of a mounting area and a non-mounting area of a main memory, and a control interface thereof. A function of notifying the unused area of the mounting area of the main storage device and its control interface,
An interface for controlling the function of allocating addresses of the main memory, a function for reallocating an arbitrary virtual address space to an arbitrary main memory address space without changing its virtual address, its control interface, and the loading position of the diagnostic program itself. A function to move to an arbitrary main memory address location and its control interface are provided, and the diagnostic program uses these mechanisms to first recognize the unused area of the mounting area and diagnose the quality of the address bus in the unused area. Diagnose programmatically. Next, it recognizes the unmounted area, allocates the address of the unmounted area to the unused area several times, and diagnoses the address bus of the unmounted area by diagnosing the assigned address bus. The diagnostic program loading position is moved to an arbitrary position in the unused area, and the quality of the address bus in the original diagnostic program loading area is diagnosed. By providing such a mechanism in the diagnostic device, the diagnostic program capacity is reduced by two.
It is possible to diagnose the quality of all the address buses with a minimum required configuration of the main storage device which is twice or more.
【００１０】[0010]
【発明の実施の形態】図１は本発明の原理構成図であ
る。FIG. 1 is a block diagram showing the principle of the present invention.
【００１１】本発明は中央処理装置１、主記憶装置への
データの書き込みと読み込みを制御する主記憶制御装置
３、データを記憶する主記憶装置４、主記憶装置のアド
レスバスの診断機能を実行する診断装置７、パリティま
たはＥＣＣのエラー検出を行うチェック機構２で構成さ
れている。The present invention executes a central processing unit 1, a main storage control unit 3 for controlling writing and reading of data to and from a main storage unit, a main storage unit 4 for storing data, and a function of diagnosing an address bus of the main storage unit. And a check mechanism 2 for detecting parity or ECC errors.
【００１２】主記憶装置４は診断プログラムがローディ
ングされる診断プログラムローディング域５ａ、実装領
域５の内使われていない領域の未使用領域５ｂ、主記憶
装置の実装されていないアドレス領域の未実装領域６に
て構成される。診断プログラムローディング域５ａの診
断の際は診断プログラム自身を未使用領域５ｂに移動す
る。The main storage device 4 includes a diagnostic program loading area 5a in which a diagnostic program is loaded, an unused area 5b of an unused area of the mounting area 5, and an unmounted area of an address area where the main storage apparatus is not mounted. 6. When diagnosing the diagnostic program loading area 5a, the diagnostic program itself is moved to the unused area 5b.
【００１３】診断装置７はアドレス割当て／制御インタ
フェース部８、プログラム移動／制御インタフェース部
９、主記憶割当て状態通知／制御インタフェース部１
０、未使用領域通知／制御インタフェース部１１、アド
レス空間再割当て／制御インタフェース部１２で構成さ
れる。各部の働きは以降に述べる。The diagnostic device 7 includes an address allocation / control interface unit 8, a program migration / control interface unit 9, a main memory allocation status notification / control interface unit 1.
0, an unused area notification / control interface unit 11, and an address space reallocation / control interface unit 12. The function of each part will be described below.
【００１４】アドレス割当て／制御インタフェース部８
は、主記憶制御装置３が持つ主記憶装置４のアドレス割
当て処理を実行する。Address assignment / control interface unit 8
Executes an address assignment process of the main storage device 4 of the main storage control device 3.
【００１５】プログラム移動／制御インタフェース部９
は、診断プログラムローディング位置を任意の主記憶ア
ドレス位置に移動する処理を実行する。Program transfer / control interface unit 9
Executes a process of moving a diagnostic program loading position to an arbitrary main memory address position.
【００１６】主記憶割当て状態通知／制御インタフェー
ス部１０は、主記憶装置４の実装領域５と未実装領域６
を通知する処理を実行する。The main memory allocation status notification / control interface unit 10 includes a mounting area 5 and a non-mounting area 6 of the main storage device 4.
Is executed.
【００１７】未使用領域通知／制御インタフェース部１
１は主記憶装置４の実装領域５の内、未使用領域５ｂを
通知する処理を実行する。Unused area notification / control interface unit 1
1 executes a process of notifying the unused area 5b in the mounting area 5 of the main storage device 4.
【００１８】アドレス空間再割当て／制御インタフェー
ス部１２は任意の仮想アドレス空間を任意の主記憶アド
レス空間にその仮想アドレスを変えることなく再割当て
する処理を実行する。The address space reassignment / control interface unit 12 executes a process of reassigning an arbitrary virtual address space to an arbitrary main memory address space without changing its virtual address.
【００１９】上記のように中央処理装置１、主記憶制御
装置３、主記憶装置４、診断装置７からなる装置の主記
憶装置４の全てのアドレスバスの診断方法の詳細を未使
用領域５ｂの診断、未実装領域６の診断、診断プログラ
ムローディング域５ａの診断に分けて以下に説明する。
なお、未使用領域５ｂのアドレスバスは最初に診断す
る。理由は未実装領域６と診断プログラムローディング
域５ａのアドレスバスの診断に未使用領域５ｂを使用す
るため、未使用領域５ｂのアドレスバスが良好であるこ
とが前提となるからである。As described above, the details of the method of diagnosing all the address buses of the main storage device 4 of the device including the central processing unit 1, the main storage control device 3, the main storage device 4, and the diagnostic device 7 are described below. The diagnosis, the diagnosis of the unmounted area 6, and the diagnosis of the diagnostic program loading area 5a will be separately described below.
The address bus of the unused area 5b is diagnosed first. The reason is that the unused area 5b is used for the diagnosis of the address bus of the unmounted area 6 and the diagnostic program loading area 5a, so that it is assumed that the address bus of the unused area 5b is good.
【００２０】未使用領域５ｂの診断は、まず主記憶装置
４の実装領域５と未実装領域６を主記憶割当て状態通知
／制御インタフェース部１０で認識し、実装領域５のう
ち未使用領域５ｂを未使用領域通知／制御インタフェー
ス部１１で認識する。ついで、診断プログラムの診断対
象とする仮想アドレス空間を未使用領域５ｂの主記憶ア
ドレス空間にアドレス空間再割当て／制御インタフェー
ス部１２で再割当てし、その主記憶アドレス空間のアド
レスバスの良否の診断を診断プログラムでのテストデー
タの書き込みと読み込み、読み込んだデータのテストデ
ータとの比較で実行する。In the diagnosis of the unused area 5b, first, the mounting area 5 and the unmounted area 6 of the main storage device 4 are recognized by the main memory allocation status notification / control interface unit 10, and the unused area 5b of the mounting area 5 is recognized. The unused area notification / control interface unit 11 recognizes the unused area. Then, the virtual address space to be diagnosed by the diagnostic program is reassigned to the main memory address space of the unused area 5b by the address space reassignment / control interface unit 12, and the quality of the address bus of the main memory address space is diagnosed. The test data is written and read by the diagnostic program, and the read data is compared with the test data.
【００２１】ここで、主記憶制御装置３がパリティまた
はＥＣＣのチェック機構２を持つ場合においては、デー
タの書き込みとともにエラー検出と、エラーを検出した
場合はそのアドレスと書き込み時のエラーであるとのエ
ラー表示を、また、データの読み込みとともにエラー検
出と、エラーを検出した場合はそのアドレスと読み込み
時のエラーであるとのエラー表示を診断プログラムが行
う。In the case where the main memory control device 3 has the parity or ECC check mechanism 2, an error is detected together with the writing of data. The diagnostic program performs an error display, detects an error while reading data, and, if an error is detected, displays the address of the error and an error at the time of reading.
【００２２】未実装領域６の診断は、未使用領域５ｂに
未実装領域６のアドレスを未使用領域サイズ内の所定サ
イズ分、割り当てるための割当てをアドレス割当て／制
御インタフェース部８で実行し、診断プログラムの診断
対象とする仮想アドレス空間をその割り当てられた主記
憶アドレス空間に再割当てする処理をアドレス空間再割
当て／制御インタフェース部１２で実行し、その主記憶
アドレス空間のアドレスバスの良否の診断を診断プログ
ラムでのテストデータの書き込みと読み込み、そして、
読み込んだデータのテストデータとの比較で実行する。Diagnosis of the unmounted area 6 is performed by allocating the address of the unmounted area 6 to the unused area 5b by a predetermined size within the unused area size by the address allocation / control interface unit 8, and diagnoses. The process of reallocating the virtual address space to be diagnosed by the program to the allocated main memory address space is executed by the address space reassignment / control interface unit 12, and the pass / fail diagnosis of the address bus of the main memory address space is performed. Write and read test data with the diagnostic program, and
Executes by comparing the read data with the test data.
【００２３】ついで、未使用領域５ｂへ未実装領域６の
内の次の所定サイズ分のアドレスを割り当てるための割
当てと診断プログラムの診断対象とする仮想アドレス空
間のその割り当てられた主記憶アドレス空間への再割当
てをそれぞれ同様に、アドレス割当て／制御インタフェ
ース部８とアドレス空間再割当て／制御インタフェース
部１２とで実行し、その主記憶アドレス空間のアドレス
バスの良否の診断を診断プログラムでのテストデータの
書き込みと読み込み、読み込んだデータのテストデータ
との比較で実行し、これを未実装領域６の最終アドレス
に至るまで繰り返し実行する。更に、未使用領域５ｂを
元の主記憶アドレスに戻す処理をアドレス割当て／制御
インタフェース部８で実行する。以上で未実装領域６の
アドレスバスが診断できる。ここで、主記憶制御装置３
がパリティまたはＥＣＣのチェック機構２を持つ場合に
エラー検出とエラー表示が可能なことは未使用領域５ｂ
のアドレスバスの診断の場合と同様である。Next, an allocation for allocating an address of the next predetermined size in the unmounted area 6 to the unused area 5b, and to the allocated main storage address space of the virtual address space to be diagnosed by the diagnostic program. In the same manner, the address assignment / control interface unit 8 and the address space reassignment / control interface unit 12 execute the reallocation of the test data of the test data by the diagnostic program. Writing and reading are executed by comparing the read data with test data, and this is repeatedly executed until the end address of the unmounted area 6 is reached. Further, the process of returning the unused area 5b to the original main memory address is executed by the address assignment / control interface unit 8. Thus, the address bus of the unmounted area 6 can be diagnosed. Here, the main memory control device 3
If the device has a parity or ECC check mechanism 2, it is possible to detect and display an error in the unused area 5b.
This is the same as the case of the address bus diagnosis.
【００２４】プログラムローディング域５ａの診断は、
まず、診断プログラム自身のローディング位置を未使用
領域５ｂの任意の位置にプログラム移動／制御インタフ
ェース部９の働きで移動し、その後、診断プログラムの
診断対象とする仮想アドレス空間を診断プログラムの元
のローディングアドレス空間に割当て、その主記憶アド
レス空間のアドレスバスの良否の診断を診断プログラム
でのテストデータの書き込みと読み込み、読み込んだデ
ータのテストデータとの比較で実行する。ここで、主記
憶制御装置３がパリティまたはＥＣＣのチェック機構２
を持つ場合にエラー検出とエラー表示が可能なことは未
実装領域６のアドレスバスの診断の場合と同様である。Diagnosis of the program loading area 5a is as follows.
First, the loading position of the diagnostic program itself is moved to an arbitrary position in the unused area 5b by the operation of the program moving / control interface unit 9. Thereafter, the virtual address space to be diagnosed by the diagnostic program is loaded into the original loading of the diagnostic program. The diagnostic data is assigned to the address space, and the diagnosis of the quality of the address bus in the main memory address space is executed by writing and reading test data by a diagnostic program and comparing the read data with the test data. Here, the main memory control device 3 checks the parity or ECC check mechanism 2
In this case, the error detection and the error display are possible as in the case of the diagnosis of the address bus of the unmounted area 6.
【００２５】以上のように診断装置７に主記憶装置４を
制御する機能と診断プログラムのローディング位置を移
動する機能を持たせ、診断プログラムでこれらの機能を
駆使することで、診断プログラムサイズの２倍以上の必
要最小限の主記憶装置があれば、未実装領域６を含め主
記憶装置の全てのアドレスバスが診断できる。As described above, the diagnostic device 7 is provided with the function of controlling the main storage device 4 and the function of moving the loading position of the diagnostic program, and by making full use of these functions in the diagnostic program, the diagnostic program size is reduced to two. If there is at least twice or more the necessary minimum main storage device, all address buses of the main storage device including the unmounted area 6 can be diagnosed.
【００２６】また、主記憶制御装置３がパリティまたは
ＥＣＣのチェック機構２を持つ場合においては、データ
書き込み時やデータ読み込み時においてもエラーを検出
できる。When the main memory control device 3 has the parity or ECC check mechanism 2, an error can be detected at the time of data writing or data reading.
【００２７】なお、図１の診断装置７を使って実行する
主記憶装置４の未使用領域５ｂのアドレスバスの良否の
診断機能と、未実装領域６のアドレスを未使用領域５ｂ
に何回かに分けて割り当てて未実装領域６のアドレスバ
スの良否を診断する機能と、診断プログラムローディン
グ位置を未使用領域５ｂの任意の位置に移動させて元の
診断プログラムローディング域５ａのアドレスバスの良
否を診断する機能とを実現するためのプログラムをコン
ピュータ読取り可能な適切な種々のプログラム記録媒体
に記録する。A function of diagnosing the quality of the address bus of the unused area 5b of the main storage device 4 executed by using the diagnosis device 7 of FIG.
Function of diagnosing the address bus of the unmounted area 6 by allocating the diagnostic program at several times, and moving the diagnostic program loading position to an arbitrary position in the unused area 5b to thereby determine the address of the original diagnostic program loading area 5a. A program for realizing the function of diagnosing the quality of the bus is recorded on various appropriate computer-readable program recording media.
【００２８】[0028]
【実施例】続いて本発明の一実施例を図面を基に説明す
る。Next, an embodiment of the present invention will be described with reference to the drawings.
【００２９】まずは図２を基に一実施例の装置の構成図
を説明する。この装置は中央処理装置１、主記憶制御装
置３、主記憶装置４、診断装置７、Ｉ／Ｏバス１３、入
出力装置１４、バスブリッジ１５、システムバス１６か
ら構成される。First, a configuration diagram of an apparatus according to an embodiment will be described with reference to FIG. This device includes a central processing unit 1, a main storage control device 3, a main storage device 4, a diagnostic device 7, an I / O bus 13, an input / output device 14, a bus bridge 15, and a system bus 16.
【００３０】このうちＩ／Ｏバス１３、バスブリッジ１
５、システムバス１６はアドレスバスに相当する。The I / O bus 13 and bus bridge 1
5. The system bus 16 corresponds to an address bus.
【００３１】主記憶装置４をアクセスするアドレスや書
き込みや読み込みのデータは中央処理装置１からの場合
はシステムバス１６を通じて、また、入出力装置１４か
らの場合はＩ／Ｏバス１３とバスブリッジ１５経由でシ
ステムバス１６を通してやりとりされる。Addresses for accessing the main storage device 4 and write and read data are sent from the central processing unit 1 through the system bus 16, and from the input / output device 14, the I / O bus 13 and the bus bridge 15. The data is exchanged through the system bus 16 via the system.
【００３２】主記憶装置４は、実装領域５と未実装領域
６とで構成される。また、実装領域５は診断プログラム
ローディング域５ａと未使用領域５ｂから構成される。The main storage device 4 includes a mounting area 5 and a non-mounting area 6. The mounting area 5 includes a diagnostic program loading area 5a and an unused area 5b.
【００３３】診断装置７はアドレス割当て／制御インタ
フェース部８、プログラム移動／制御インタフェース部
９、主記憶割当て状態通知／制御インタフェース部１
０、未使用領域通知／制御インタフェース部１１、アド
レス空間再割当て／制御インタフェース部１２で構成さ
れる。各部の働きは先の発明の実施の形態にて詳述につ
き説明を省略する。The diagnostic device 7 includes an address allocation / control interface unit 8, a program migration / control interface unit 9, a main memory allocation status notification / control interface unit 1.
0, an unused area notification / control interface unit 11, and an address space reallocation / control interface unit 12. The operation of each part is described in detail in the above embodiment of the present invention, and the description is omitted.
【００３４】次いで、図３の一実施例の診断プログラム
フローチャートを基に診断方法を説明する。Next, a diagnostic method will be described with reference to the flowchart of the diagnostic program of one embodiment of FIG.
【００３５】ステップＳＴ０１：主記憶装置４の実装領
域５と未実装領域６とを主記憶割当て状態通知／制御イ
ンタフェース部１０で認識し、実装領域５のうち未使用
領域５ｂを未使用領域通知／制御インタフェース部１１
で認識する。ついで、診断プログラムの診断対象とする
仮想アドレス空間を未使用領域５ｂの主記憶アドレス空
間にアドレス空間再割当て／制御インタフェース部１２
で再割当てする。Step ST01: The mounting area 5 and the non-mounting area 6 of the main storage device 4 are recognized by the main memory allocation status notification / control interface unit 10, and the unused area 5b of the mounting area 5 is notified of the unused area. Control interface unit 11
Recognize by. Next, the virtual address space to be diagnosed by the diagnostic program is allocated to the main memory address space of the unused area 5b by the address space reallocation / control interface unit 12.
To reassign.
【００３６】ステップＳＴ０２：未使用領域５ｂへテス
トデータを書き込み、また、読み込む。Step ST02: Write and read test data in the unused area 5b.
【００３７】ステップＳＴ０３：読み込んだデータをテ
ストデータと比較する。全て一致の場合はステップＳＴ
０４へ進み、不一致ならステップＳＴ０９へ分岐する。Step ST03: The read data is compared with the test data. If all match, step ST
The process proceeds to step ST09, and if not, the process branches to step ST09.
【００３８】ステップＳＴ０４：未使用領域５ｂに未実
装領域６のアドレスを未使用領域サイズ内の所定サイズ
分、割り当てるための割当てをアドレス割当て／制御イ
ンタフェース部８で実行し、診断プログラムの診断対象
とする仮想アドレス空間をその割り当てられた主記憶ア
ドレス空間に再割当てする処理をアドレス空間再割当て
／制御インタフェース部１２で実行する。Step ST04: The address allocation / control interface unit 8 executes the allocation for allocating the address of the unmounted area 6 to the unused area 5b by a predetermined size within the unused area size, and determines whether the diagnostic program is to be diagnosed. The process of reallocating the virtual address space to be allocated to the allocated main memory address space is executed by the address space reassignment / control interface unit 12.
【００３９】ステップＳＴ０５：未使用領域５ｂへテス
トデータを書き込み、また、読み込む。Step ST05: Test data is written to and read from the unused area 5b.
【００４０】ステップＳＴ０６：読み込んだデータをテ
ストデータと比較する。全て一致の場合はステップＳＴ
０７へ進み、不一致の場合はステップＳＴ０９へ分岐す
る。Step ST06: The read data is compared with the test data. If all match, step ST
07, and if they do not match, the process branches to step ST09.
【００４１】ステップＳＴ０７：未使用領域５ｂへ割り
当てられていたアドレス範囲が未実装領域６の最終アド
レスを含むものか判定し、含んでいる場合はステップＳ
Ｔ１０へ進む。含んでいない場合はステップＳＴ０８へ
進む。Step ST07: It is determined whether or not the address range allocated to the unused area 5b includes the last address of the unmounted area 6, and if so, step S
Proceed to T10. If not included, the process proceeds to step ST08.
【００４２】ステップＳＴ０８：未使用領域５ｂへ未実
装領域６の内の次の所定サイズ分のアドレスを割り当て
るための割当てと診断プログラムの診断対象とする仮想
アドレス空間のその割り当てられた主記憶アドレス空間
への再割当てをそれぞれ、アドレス割当て／制御インタ
フェース部８とアドレス空間再割当て／制御インタフェ
ース部１２とで実行する。ついで、その割り当てられた
未使用領域５ｂのアドレスバスの良否を診断するため、
ステップＳＴ０５へ戻る。Step ST08: Assignment for assigning an address of the next predetermined size in the unmounted area 6 to the unused area 5b and the allocated main storage address space of the virtual address space to be diagnosed by the diagnostic program Are re-assigned by the address assignment / control interface unit 8 and the address space reassignment / control interface unit 12, respectively. Then, in order to diagnose the quality of the address bus of the allocated unused area 5b,
It returns to step ST05.
【００４３】ステップＳＴ０９：診断プログラムはエラ
ーのあった主記憶アドレス、テストデータ、読み込んだ
データを表示し、エラー終了する。Step ST09: The diagnostic program displays the main memory address where the error occurred, the test data, and the read data, and ends the error.
【００４４】ステップＳＴ１０：診断プログラム自身の
ローディング位置を未使用領域５ｂの任意の位置にプロ
グラム移動／制御インタフェース部９の働きで移動し、
その後、診断プログラムの診断対象とする仮想アドレス
空間を診断プログラムの元のローディングアドレス空間
に再割当てする処理をアドレス空間再割当て／制御イン
タフェース部１２で実行する。Step ST10: Move the loading position of the diagnostic program itself to an arbitrary position in the unused area 5b by the operation of the program moving / control interface unit 9.
Then, the address space reassignment / control interface unit 12 executes a process of reassigning the virtual address space to be diagnosed by the diagnostic program to the original loading address space of the diagnostic program.
【００４５】ステップＳＴ１１：診断プログラムの元の
ローディング域へテストデータを書き込み、また、読み
込む。Step ST11: Write and read test data into the original loading area of the diagnostic program.
【００４６】ステップＳＴ１２：読み込んだデータをテ
ストデータと比較する。全て一致の場合は診断を正常終
了する。不一致の場合はステップＳＴ０９へ分岐する。Step ST12: The read data is compared with the test data. If all match, the diagnosis ends normally. If not, the process branches to step ST09.
【００４７】この発明は図２に示すような中央処理装置
１、主記憶制御装置３、主記憶装置４を備え、主記憶４
の実装領域５として診断プログラムの２倍以上の必要最
小限の容量を持つあらゆる装置の全てのアドレスバスの
診断に適用できる。The present invention comprises a central processing unit 1, a main storage control device 3, and a main storage device 4 as shown in FIG.
Can be applied to the diagnosis of all the address buses of any device having a minimum necessary capacity twice or more as large as the diagnostic program.
【００４８】また、この発明は図２のような入出力装置
１４からＩ／Ｏバス１３、バスブリッジ１５、システム
バス１６等を経由して主記憶装置４をアクセスする場合
のアドレスバスの診断にも適用できる。The present invention is also applicable to the diagnosis of the address bus when the main storage device 4 is accessed from the input / output device 14 as shown in FIG. 2 via the I / O bus 13, the bus bridge 15, the system bus 16, and the like. Can also be applied.
【００４９】一方、主記憶制御装置３にパリティまたは
ＥＣＣのチェック機構２を持つ場合の診断方法の一実施
例を図面を基に説明する。On the other hand, an embodiment of a diagnosis method when the main memory control device 3 has a parity or ECC check mechanism 2 will be described with reference to the drawings.
【００５０】まずは図４を基にこのチェック機構２を持
つ場合の一実施例の装置の構成図を説明する。この装置
は中央処理装置１、パリティまたはＥＣＣのエラー検出
を行うチェック機構２、主記憶制御装置３、主記憶装置
４、診断装置７、Ｉ／Ｏバス１３、入出力装置１４、バ
スブリッジ１５、システムバス１６から構成される。First, a configuration diagram of an apparatus according to an embodiment having the check mechanism 2 will be described with reference to FIG. This device includes a central processing unit 1, a check mechanism 2 for detecting parity or ECC errors, a main storage control device 3, a main storage device 4, a diagnostic device 7, an I / O bus 13, an input / output device 14, a bus bridge 15, It comprises a system bus 16.
【００５１】主記憶装置４は、実装領域５と未実装領域
６とで構成される。また、実装領域５は診断プログラム
ローディング域５ａと未使用領域５ｂから構成される。The main storage device 4 comprises a mounting area 5 and a non-mounting area 6. The mounting area 5 includes a diagnostic program loading area 5a and an unused area 5b.
【００５２】診断装置７はアドレス割当て／制御インタ
フェース部８、プログラム移動／制御インタフェース部
９、主記憶割当て状態通知／制御インタフェース部１
０、未使用領域通知／制御インタフェース部１１、アド
レス空間再割当て／制御インタフェース部１２で構成さ
れる。各部の働きは先の発明の実施の形態にて詳述につ
き説明を省略する。The diagnostic device 7 includes an address allocation / control interface unit 8, a program migration / control interface unit 9, a main memory allocation status notification / control interface unit 1.
0, an unused area notification / control interface unit 11, and an address space reallocation / control interface unit 12. The operation of each part is described in detail in the above embodiment of the present invention, and the description is omitted.
【００５３】次いで、図５のチェック機構を持つ場合の
一実施例の診断プログラムフローチャートを基に診断方
法を説明する。Next, a diagnosis method will be described with reference to a diagnosis program flowchart of an embodiment having the check mechanism shown in FIG.
【００５４】ステップＳＴ２１：主記憶装置４の実装領
域５と未実装領域６とを主記憶割当て状態通知／制御イ
ンタフェース部１０で認識し、実装領域５のうち未使用
領域５ｂを未使用領域通知／制御インタフェース部１１
で認識する。ついで、診断プログラムの診断対象とする
仮想アドレス空間を未使用領域５ｂの主記憶アドレス空
間にアドレス空間再割当て／制御インタフェース部１２
で再割当てする。Step ST21: The mounting area 5 and the non-mounting area 6 of the main storage device 4 are recognized by the main memory allocation status notification / control interface unit 10, and the unused area 5b of the mounting area 5 is notified of the unused area. Control interface unit 11
Recognize by. Next, the virtual address space to be diagnosed by the diagnostic program is allocated to the main memory address space of the unused area 5b by the address space reallocation / control interface unit 12.
To reassign.
【００５５】ステップＳＴ２２：未使用領域５ｂへテス
トデータを書き込み、また、読み込む。Step ST22: Test data is written to and read from the unused area 5b.
【００５６】ステップＳＴ２３：テストデータの書き込
み時又は読み込み時にエラーが検出されたか判定する。
エラーが検出された場合はステップＳＴ３１のエラー表
示の処理へ進む。エラーが検出されなかった場合はステ
ップＳＴ２４の処理へ進む。Step ST23: It is determined whether an error is detected when writing or reading the test data.
When an error is detected, the process proceeds to an error display process in step ST31. If no error is detected, the process proceeds to step ST24.
【００５７】ステップＳＴ２４：読み込んだデータをテ
ストデータと比較する。全て一致の場合はステップＳＴ
２５へ進み、不一致ならステップＳＴ３２へ分岐する。Step ST24: The read data is compared with the test data. If all match, step ST
The process advances to step ST25, and if not, the process branches to step ST32.
【００５８】ステップＳＴ２５：未使用領域５ｂに未実
装領域６のアドレスを未使用領域サイズ内の所定サイズ
分、割り当てるための割当てをアドレス割当て／制御イ
ンタフェース部８で実行し、診断プログラムの診断対象
とする仮想アドレス空間をその割り当てられた主記憶ア
ドレス空間に再割当てする処理をアドレス空間再割当て
／制御インタフェース部１２で実行する。Step ST25: The address allocation / control interface unit 8 executes the allocation for allocating the address of the unmounted area 6 to the unused area 5b by a predetermined size within the unused area size, and determines whether the diagnostic program is to be diagnosed. The process of reallocating the virtual address space to be allocated to the allocated main memory address space is executed by the address space reassignment / control interface unit 12.
【００５９】ステップＳＴ２６：未使用領域５ｂへテス
トデータを書き込み、また、読み込む。Step ST26: Test data is written to and read from the unused area 5b.
【００６０】ステップＳＴ２７：テストデータの書き込
み時又は読み込み時にエラーが検出されたか判定する。
エラーが検出された場合はステップＳＴ３１のエラー表
示の処理へ進む。エラーが検出されなかった場合はステ
ップＳＴ２８の処理へ進む。Step ST27: It is determined whether an error is detected when writing or reading the test data.
When an error is detected, the process proceeds to an error display process in step ST31. If no error has been detected, the process proceeds to step ST28.
【００６１】ステップＳＴ２８：読み込んだデータをテ
ストデータと比較する。全て一致の場合はステップＳＴ
２９へ進み、不一致の場合はステップＳＴ３２へ分岐す
る。Step ST28: The read data is compared with the test data. If all match, step ST
The process proceeds to 29, and if not, the process branches to step ST32.
【００６２】ステップＳＴ２９：未使用領域５ｂへ割り
当てられていたアドレス範囲が未実装領域６の最終アド
レスを含むものか判定し、含んでいる場合はステップＳ
Ｔ３３へ分岐する。含んでいない場合はステップＳＴ３
０へ進む。Step ST29: It is determined whether or not the address range allocated to the unused area 5b includes the last address of the unmounted area 6, and if so, step S
Branch to T33. If not included, step ST3
Go to 0.
【００６３】ステップＳＴ３０：未使用領域５ｂへ未実
装領域６の内の次の所定サイズ分のアドレスを割り当て
るための割当てと診断プログラムの診断対象とする仮想
アドレス空間のその割り当てられた主記憶アドレス空間
への再割当てをそれぞれ、アドレス割当て／制御インタ
フェース部８とアドレス空間再割当て／制御インタフェ
ース部１２とで実行する。ついで、その割り当てられた
未使用領域５ｂのアドレスバスの良否を診断するため、
ステップＳＴ２６へ戻る。Step ST30: Allocation for allocating an address of the next predetermined size in the unmounted area 6 to the unused area 5b and the allocated main storage address space of the virtual address space to be diagnosed by the diagnostic program Are re-assigned by the address assignment / control interface unit 8 and the address space reassignment / control interface unit 12, respectively. Then, in order to diagnose the quality of the address bus of the allocated unused area 5b,
It returns to step ST26.
【００６４】ステップＳＴ３１：書き込みでエラーが検
出された場合は書き込み時のエラーであること、その主
記憶アドレスとテストデータをエラー表示し、異常終了
する。一方、読み込みでエラーが検出された場合は読み
込み時のエラーであること、その主記憶アドレス、テス
トデータと読み込んだデータをエラー表示し、異常終了
する。Step ST31: If an error is detected in writing, it is an error in writing, the main storage address and the test data are displayed as an error, and the processing is abnormally terminated. On the other hand, if an error is detected during reading, it is an error at the time of reading, the main memory address, test data and the read data are displayed as an error, and the processing ends abnormally.
【００６５】ステップＳＴ３２：診断プログラムはエラ
ーのあった主記憶アドレス、テストデータ、読み込んだ
データを表示し、エラー終了する。Step ST32: The diagnostic program displays the main memory address where the error occurred, the test data, and the read data, and ends the error.
【００６６】ステップＳＴ３３：診断プログラム自身の
ローディング位置を未使用領域５ｂの任意の位置にプロ
グラム移動／制御インタフェース部９の働きで移動し、
その後、診断プログラムの診断対象とする仮想アドレス
空間を診断プログラムの元のローディングアドレス空間
に再割当てする処理をアドレス空間再割当て／制御イン
タフェース部１２で実行する。Step ST33: The loading position of the diagnostic program itself is moved to an arbitrary position in the unused area 5b by the operation of the program moving / control interface unit 9.
Then, the address space reassignment / control interface unit 12 executes a process of reassigning the virtual address space to be diagnosed by the diagnostic program to the original loading address space of the diagnostic program.
【００６７】ステップＳＴ３４：診断プログラムの元の
ローディング域へテストデータを書き込み、また、読み
込む。Step ST34: Write and read test data in the original loading area of the diagnostic program.
【００６８】ステップＳＴ３５：テストデータの書き込
み時又は読み込み時にエラーが検出されたか判定する。
エラーが検出された場合はステップＳＴ３１のエラー表
示の処理へ進む。エラーが検出されなかった場合はステ
ップＳＴ３６の処理へ進む。Step ST35: It is determined whether an error is detected when writing or reading the test data.
When an error is detected, the process proceeds to an error display process in step ST31. If no error has been detected, the process proceeds to step ST36.
【００６９】ステップＳＴ３６：読み込んだデータをテ
ストデータと比較する。全て一致の場合は診断を正常終
了する。不一致の場合はステップＳＴ３２へ分岐する。Step ST36: The read data is compared with the test data. If all match, the diagnosis ends normally. If not, the process branches to step ST32.
【００７０】[0070]
【発明の効果】本発明は以下のような効果がある。The present invention has the following effects.
【００７１】診断プログラムの２倍以上の必要最小限の
主記憶装置の構成で全てのアドレスバスの診断ができ
る。これによって、例えば、製品試験時の場合は、当診
断に当たって一々主記憶装置をフル実装する手間が省
け、そのために増設用の主記憶装置を常備する必要がな
くなる。顧客システムの主記憶装置を増設する場合に
は、事前にアドレスバスの良否が診断可能となる。顧客
システムが故障修理のため工場に戻ってきた場合には、
そのシステムに該当する主記憶装置の在庫が無い場合で
も必要最小限の主記憶装置が正常ならアドレスバスの診
断が可能となる。All address buses can be diagnosed with a minimum necessary main memory configuration that is at least twice the diagnostic program. Thus, for example, in the case of a product test, it is possible to save the trouble of fully mounting the main storage device one by one in the diagnosis, and thus it is not necessary to always provide an additional main storage device. When the main storage device of the customer system is added, the quality of the address bus can be diagnosed in advance. If the customer system returns to the factory for repair,
Even when the main storage device corresponding to the system is out of stock, the address bus can be diagnosed if the minimum necessary main storage device is normal.
【００７２】また、入出力装置から主記憶装置をアクセ
スしている場合のアドレスバスの診断にも適用できる。Further, the present invention can be applied to the diagnosis of the address bus when the main storage device is accessed from the input / output device.
【００７３】更に、主記憶制御装置にパリティまたはＥ
ＣＣのチェック機構を持つ場合においては、テストデー
タの書き込み時やデータの読み込み時においてもエラー
検出ができ、書き込み時のエラーか読み込み時のエラー
かというエラー要因の分析も容易となり、なお、修理に
おける再現確認においても、一々データ比較の処理まで
待たなくても再現可能となり、その分時間の浪費を防止
できる。Further, parity or E is stored in the main memory control unit.
In the case of having a CC check mechanism, errors can be detected even when writing test data or reading data, making it easy to analyze error factors such as writing errors or reading errors, Also in the reproduction confirmation, the reproduction can be performed without waiting for the data comparison processing one by one, so that a waste of time can be prevented.
【図１】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.
【図２】一実施例構成図である。FIG. 2 is a configuration diagram of one embodiment.
【図３】一実施例の診断プログラムフローチャートであ
る。FIG. 3 is a flowchart of a diagnostic program according to one embodiment.
【図４】チェック機構を持つ場合の一実施例構成図であ
る。FIG. 4 is a configuration diagram of an embodiment having a check mechanism.
【図５】チェック機構を持つ場合の一実施例の診断プロ
グラムフローチャートである。FIG. 5 is a flowchart of a diagnosis program according to an embodiment having a check mechanism.
【図６】従来の診断時の構成図である。FIG. 6 is a configuration diagram at the time of a conventional diagnosis.
１ 中央処理装置 ２ チェック機構 ３ 主記憶制御装置 ４ 主記憶装置 ５ 実装領域 ５ａ 診断プログラムローディング域 ５ｂ 未使用領域 ６ 未実装領域 ７ 診断装置 ８ アドレス割当て／制御インタフェース部 ９ プログラム移動／制御インタフェース部 １０ 主記憶割当て状態通知／制御インタフェース部 １１ 未使用領域通知／制御インタフェース部 １２ アドレス空間再割当て／制御インタフェース部 DESCRIPTION OF SYMBOLS 1 Central processing unit 2 Check mechanism 3 Main storage control device 4 Main storage device 5 Mounting area 5a Diagnostic program loading area 5b Unused area 6 Unmounted area 7 Diagnostic device 8 Address allocation / control interface unit 9 Program transfer / control interface unit 10 Main memory allocation status notification / control interface unit 11 Unused area notification / control interface unit 12 Address space reallocation / control interface unit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松下 一 石川県河北郡宇ノ気町字宇野気ヌ98番地の ２ 株式会社ピーエフユー内 ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Kazu Matsushita 98, Unoki-nu, Unoki-cho, Kawakita-gun, Ishikawa Pref.
Claims (7)
（３）、主記憶装置（４）、診断装置（７）を持つシス
テムの主記憶装置（４）をアクセスする全てのアドレス
バスを診断する主記憶アドレスバス診断方法において、 主記憶装置（４）の未使用領域（５ｂ）のアドレスバス
の良否を診断し、 ついで、未実装領域（６）アドレスを未使用領域（５
ｂ）に何回かに分けて割り当てて未実装領域（６）のア
ドレスバスの良否を診断し、診断プログラムローディン
グ位置を未使用領域（５ｂ）の任意の位置に移動させて
元の診断プログラムローディング域（５ａ）のアドレス
バスの良否を診断する、 ことを特徴とする主記憶アドレスバス診断方法。An address bus for accessing a main storage device (4) of a system having a central processing unit (1), a main storage control device (3), a main storage device (4), and a diagnostic device (7). In the main memory address bus diagnosis method for diagnosing, the pass / fail of the address bus of the unused area (5b) of the main memory (4) is diagnosed, and then the address of the unmounted area (6) is used for the unused area (5).
b) is divided several times to determine the quality of the address bus in the unmounted area (6), and the diagnostic program loading position is moved to an arbitrary position in the unused area (5b) to load the original diagnostic program. A method for diagnosing the quality of the address bus in the area (5a).
て、 主記憶装置（４）の実装領域（５）と未実装領域（６）
との認識を主記憶割当て状態通知／制御インタフェース
部（１０）で実行し、 実装領域（５）内の未使用領域（５ｂ）の認識を未使用
領域通知／制御インタフェース部（１１）で実行し、 診断プログラムの診断対象とする仮想アドレス空間を未
使用領域（５ｂ）の主記憶アドレス空間に再割当てする
処理をアドレス空間再割当て／制御インタフェース部
（１２）で実行し、 未使用領域（５ｂ）のアドレスバスの良否を診断し、 ついで、未使用領域（５ｂ）に未実装領域（６）のアド
レスを未使用領域サイズ内の所定サイズ分、割り当てる
ための割当てをアドレス割当て／制御インタフェース部
（８）で実行し、 診断プログラムで診断対象とする仮想アドレス空間をそ
の割り当てられた主記憶アドレス空間に、再割当てする
処理をアドレス空間再割当て／制御インタフェース部
（１２）で実行し、 割り当てられた主記憶アドレス空間のアドレスバスの良
否を診断し、 さらに、未使用領域（５ｂ）へ未実装領域（６）の次の
所定サイズ分を割り当てるための割当てと診断プログラ
ムの診断対象とする仮想アドレス空間をその割り当てら
れたアドレス空間に再割当てする処理をそれぞれ同様
に、アドレス割当て／制御インタフェース部（８）とア
ドレス空間再割当て／制御インタフェース部（１２）と
で実行し、診断プログラムでその割り当てられたアドレ
ス空間を診断し、これを未実装領域（６）の最終アドレ
スに至るまで繰り返し実行することで、未実装領域
（６）のアドレスバスの良否を診断し、 また、未使用領域（５ｂ）のアドレスを当初のアドレス
に戻す処理をアドレス割当て／制御インタフェース部
（８）で実行し、 診断プログラムローディング位置を未使用領域（５ｂ）
内の任意の位置へ移動する処理をプログラム移動／制御
インタフェース部（９）で実行し、 診断プログラムの診断対象とする仮想アドレス空間を主
記憶の診断プログラムの元のローデイングアドレス空間
に再割当てする処理をアドレス空間再割当て／制御イン
タフェース部（１２）で実行し、 診断プログラムの元のローディング域（５ａ）のアドレ
スバスの良否を診断する、 ことを特徴とする請求項１に記載の主記憶アドレスバス
診断方法。2. The main memory address bus diagnostic method according to claim 1, wherein the mounting area (5) and the non-mounting area (6) of the main memory (4) are provided.
Is recognized by the main memory allocation status notification / control interface unit (10), and the unused area (5b) in the mounting area (5) is recognized by the unused area notification / control interface unit (11). A process of reallocating a virtual address space to be diagnosed by the diagnostic program to the main memory address space of the unused area (5b) in the address space reassignment / control interface unit (12), and using the unused area (5b) The address allocation / control interface unit (8) assigns an address for assigning the address of the unmounted area (6) to the unused area (5b) by a predetermined size within the unused area size. ), And reallocates the virtual address space to be diagnosed by the diagnostic program to the allocated main memory address space. This is executed by the inter-reallocation / control interface unit (12) to diagnose the quality of the address bus in the allocated main memory address space, and further to the unused area (5b), the predetermined size next to the unmounted area (6). In the same manner, the assignment for allocating the minutes and the process of reassigning the virtual address space to be diagnosed by the diagnostic program to the assigned address space are similarly performed by the address assignment / control interface unit (8) and the address space reassignment / control. This is executed by the interface unit (12), the allocated address space is diagnosed by a diagnostic program, and this is repeatedly executed until the final address of the unmounted area (6), whereby the unmounted area (6) The process of diagnosing the quality of the address bus and returning the address of the unused area (5b) to the original address is performed by address allocation. It is executed by the contact / control interface unit (8), and the diagnostic program loading position is set to an unused area (5b)
Is executed by the program transfer / control interface unit (9), and the virtual address space to be diagnosed by the diagnostic program is reallocated to the original loading address space of the diagnostic program in the main memory. 2. The main memory address according to claim 1, wherein the processing is executed by the address space reassignment / control interface unit (12), and the quality of the address bus in the original loading area (5a) of the diagnostic program is diagnosed. Bus diagnostic method.
ＣＣのチェック機構（２）を持つ場合において、 診断プログラムによる主記憶装置（４）へのテストデー
タの書き込み時にエラーを検出する、 ことを特徴とする請求項２に記載の主記憶アドレスバス
診断方法。3. A parity or E control means for a main memory control unit (3).
3. The main memory address bus diagnostic method according to claim 2, wherein an error is detected when a test program writes test data to the main memory device (4) when the CC check mechanism (2) is provided. .
ＣＣのチェック機構（２）を持つ場合において、 診断プログラムによる主記憶装置（４）からの読み込み
時にエラーを検出する、 ことを特徴とする請求項２に記載の主記憶アドレスバス
診断方法。4. A method according to claim 1, wherein a parity or an E is stored in the main storage controller.
3. The main memory address bus diagnostic method according to claim 2, wherein an error is detected at the time of reading from the main memory device (4) by the diagnostic program when the CC checking mechanism (2) is provided.
（３）、主記憶装置（４）、診断装置（７）を持つシス
テムの主記憶装置（４）をアクセスする全てのアドレス
バスを診断する主記憶アドレスバス診断装置において、 主記憶装置（４）のアドレス割当てを行うアドレス割当
て／制御インタフェース部（８）と、 診断プログラムローディング位置を任意の主記憶アドレ
ス位置へ移動する処理を行うプログラム移動／制御イン
タフェース部（９）と、 主記憶装置（４）の実装領域（５）、未実装領域（６）
の認識処理を行う主記憶割当て状態通知／制御インタフ
ェース部（１０）と、 実装領域（５）のうち未使用領域（５ｂ）の認識処理を
行う未使用領域通知／制御インタフェース部（１１）
と、 診断プログラムの診断対象とする仮想アドレス空間をそ
の仮想アドレスを変えることなく任意の主記憶アドレス
空間に再割当てする処理を行うアドレス空間再割当て／
制御インタフェース部（１２）と、 を備えたことを特徴とする主記憶アドレスバス診断装
置。5. An address bus for accessing a main storage unit (4) of a system having a central processing unit (1), a main storage control unit (3), a main storage unit (4), and a diagnosis unit (7). A main memory address bus diagnostic device for diagnosing an address allocating / control interface unit (8) for allocating an address of a main memory device (4), and a program for moving a diagnostic program loading position to an arbitrary main memory address position Movement / control interface unit (9), mounting area (5) of main memory (4), unmounted area (6)
Main memory allocation status notification / control interface unit (10) for performing recognition processing of unused area, and unused area notification / control interface unit (11) for performing recognition processing of unused area (5b) of mounting area (5)
Address space reassignment / reassignment processing for reassigning a virtual address space to be diagnosed by the diagnostic program to an arbitrary main memory address space without changing the virtual address.
A main memory address bus diagnostic device, comprising: a control interface unit (12).
（３）、主記憶装置（４）、診断装置（７）を持つシス
テムの主記憶装置（４）をアクセスする全てのアドレス
バスの診断を実現するプログラムを格納する記録媒体に
おいて、 コンピュータに、 主記憶装置（４）の未使用領域（５ｂ）のアドレスバス
の良否を診断する手順と、 未実装領域（６）アドレスを未使用領域（５ｂ）に何回
かに分けて割り当てて未実装領域（６）のアドレスバス
の良否を診断する手順と、 診断プログラムローデイング位置を未使用領域（５ｂ）
の任意の位置に移動させて元の診断プログラムローディ
ング域（５ａ）のアドレスバスの良否を診断させる手順
とを実行するためのプログラムを記録したコンピュータ
読み取り可能な記録媒体。6. An address bus for accessing a main memory (4) of a system having a central processing unit (1), a main memory controller (3), a main memory (4), and a diagnostic device (7). A recording medium for storing a program for realizing a diagnosis, a procedure for diagnosing whether or not an address bus in an unused area (5b) of the main storage device (4) is good or not; A procedure for diagnosing the address bus in the unmounted area (6) by allocating the address bus to the area (5b) several times, and setting the diagnostic program loading position to the unused area (5b)
And a computer-readable recording medium for recording a program for executing the procedure of diagnosing the address bus of the original diagnostic program loading area (5a) by moving the program to an arbitrary position.
との認識を主記憶割当て状態通知／制御インタフェース
部（１０）で実行する手順と、 実装領域（５）内の未使用領域（５ｂ）の認識を未使用
領域通知／制御インタフェース部（１１）で実行する手
順と、 診断プログラムの診断対象とする仮想アドレス空間を未
使用領域（５ｂ）の主記憶アドレス空間に再割当てする
処理をアドレス空間再割当て／制御インタフェース部
（１２）で実行する手順と、 未使用領域（５ｂ）のアドレスバスの良否を診断する手
順と、 ついで、未使用領域（５ｂ）に未実装領域（６）のアド
レスを未使用領域サイズ内の所定サイズ分、割り当てる
ための割当てをアドレス割当て／制御インタフェース部
（８）で実行する手順と、 診断プログラムで診断対象とする仮想アドレス空間をそ
の割り当てられた主記憶アドレス空間に、再割当てする
処理をアドレス空間再割当て／制御インタフェース部
（１２）で実行する手順と、 割り当てられた主記憶アドレス空間のアドレスバスの良
否を診断する手順と、 さらに、未使用領域（５ｂ）へ未実装領域（６）の次の
所定サイズ分を割り当てるための割当てと診断プログラ
ムの診断対象とする仮想アドレス空間をその割り当てら
れたアドレス空間に再割当てする処理をそれぞれ同様
に、アドレス割当て／制御インタフェース部（８）とア
ドレス空間再割当て／制御インタフェース部（１２）と
で実行し、診断プログラムでその割り当てられたアドレ
ス空間を診断し、これを未実装領域（６）の最終アドレ
スに至るまで繰り返し実行することで、未実装領域
（６）のアドレスバスの良否を診断する手順と、 また、未使用領域（５ｂ）のアドレスを当初のアドレス
に戻す処理をアドレス割当て／制御インタフェース部
（８）で実行する手順と、 診断プログラムローディング位置を未使用領域（５ｂ）
内の任意の位置へ移動する処理をプログラム移動／制御
インタフェース部（９）で実行する手順と、 診断プログラムの診断対象とする仮想アドレス空間を主
記憶の診断プログラムの元のローデイングアドレス空間
に再割当てする処理をアドレス空間再割当て／制御イン
タフェース部（１２）で実行する手順と、 診断プログラムの元のローディング域（５ａ）のアドレ
スバスの良否を診断させる手順とを実行するためのプロ
グラムを記録した請求項６に記載のコンピュータ読み取
り可能な記録媒体。7. The recording medium according to claim 1, wherein a mounting area (5) and a non-mounting area (6) of the main storage device (4) are provided.
The main memory allocation state notification / control interface unit (10) executes the recognition of the unused area (5b) in the mounting area (5). A procedure for executing a process of reallocating a virtual address space to be diagnosed by the diagnostic program to a main memory address space of an unused area (5b) in an address space reassignment / control interface unit (12); A procedure for diagnosing the quality of the address bus of the unused area (5b); and an assignment for allocating an address of the unmounted area (6) to the unused area (5b) by a predetermined size within the unused area size. A procedure executed by the address allocation / control interface unit (8), and a virtual address space to be diagnosed by the diagnostic program is allocated to the main memory address. A procedure for executing a process of reallocation to the address space by the address space reallocation / control interface unit (12); a procedure of diagnosing the quality of the address bus of the allocated main memory address space; Address assignment is similarly performed for assigning the next predetermined size of the unmounted area (6) to 5b) and for reallocating the virtual address space to be diagnosed by the diagnostic program to the assigned address space. The control program is executed by the / control interface unit (8) and the address space reassignment / control interface unit (12), and the allocated address space is diagnosed by the diagnostic program, and the diagnosed program reaches the final address of the unmounted area (6). The procedure for diagnosing the quality of the address bus of the unmounted area (6) by repeatedly executing A procedure for executing processing for returning the address of the used area (5b) to the original address in the address assignment / control interface unit (8), and setting the diagnostic program loading position in the unused area (5b)
A program moving / control interface unit (9) for executing a process of moving to an arbitrary position in the memory, and relocating a virtual address space to be diagnosed by the diagnostic program to the original loading address space of the diagnostic program in the main memory. A program for executing a procedure for executing the allocation process in the address space reassignment / control interface unit (12) and a procedure for diagnosing the quality of the address bus in the original loading area (5a) of the diagnostic program are recorded. A computer-readable recording medium according to claim 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10148493A JPH11338786A (en) | 1998-05-29 | 1998-05-29 | Method and device for diagnosing main storage address bus and recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10148493A JPH11338786A (en) | 1998-05-29 | 1998-05-29 | Method and device for diagnosing main storage address bus and recording medium |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11338786A true JPH11338786A (en) | 1999-12-10 |
Family
ID=15453993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10148493A Pending JPH11338786A (en) | 1998-05-29 | 1998-05-29 | Method and device for diagnosing main storage address bus and recording medium |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11338786A (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498369B1 (en) | 1999-04-15 | 2002-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic equipment |
| US6611108B2 (en) | 2000-04-26 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and driving method thereof |
| US6677621B2 (en) | 2000-05-22 | 2004-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electrical appliance |
| US6706544B2 (en) | 2000-04-19 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and fabricating method thereof |
| US6878968B1 (en) | 1999-05-10 | 2005-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6905784B2 (en) | 2000-08-22 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US6909117B2 (en) | 2000-09-22 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| US7053890B2 (en) | 2000-06-22 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP1724927A1 (en) | 1999-05-17 | 2006-11-22 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| US7372199B2 (en) | 2000-08-28 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and image playback device having triplet and singlet compounds in electroluminescent layer |
| US7400087B2 (en) | 2000-06-05 | 2008-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having triplet and singlet compound in light-emitting layers |
| EP2105966A2 (en) | 1999-05-14 | 2009-09-30 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor TFT device and method of fabricating same |
| EP2259328A2 (en) | 1999-04-27 | 2010-12-08 | Semiconductor Energy Laboratory Co, Ltd. | Electronic device and electronic apparatus |
| EP2296443A2 (en) | 1999-06-04 | 2011-03-16 | Semiconductor Energy Laboratory Co, Ltd. | Electro-optical device with an insulating layer |
| JP2013037550A (en) * | 2011-08-08 | 2013-02-21 | Okuma Corp | Control device having bus diagnosing function |
-
1998
- 1998-05-29 JP JP10148493A patent/JPH11338786A/en active Pending
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6646288B2 (en) | 1999-04-15 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic equipment |
| EP2410567A2 (en) | 1999-04-15 | 2012-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic equipment |
| US6498369B1 (en) | 1999-04-15 | 2002-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic equipment |
| EP2259328A2 (en) | 1999-04-27 | 2010-12-08 | Semiconductor Energy Laboratory Co, Ltd. | Electronic device and electronic apparatus |
| US7700947B2 (en) | 1999-05-10 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6878968B1 (en) | 1999-05-10 | 2005-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| EP2105966A2 (en) | 1999-05-14 | 2009-09-30 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor TFT device and method of fabricating same |
| EP2264764A2 (en) | 1999-05-14 | 2010-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of fabricating the same |
| EP1724927A1 (en) | 1999-05-17 | 2006-11-22 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| EP2296443A2 (en) | 1999-06-04 | 2011-03-16 | Semiconductor Energy Laboratory Co, Ltd. | Electro-optical device with an insulating layer |
| US7154120B2 (en) | 2000-04-19 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and fabrication method thereof |
| US6706544B2 (en) | 2000-04-19 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and fabricating method thereof |
| US7113155B2 (en) | 2000-04-26 | 2006-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device with a source region and a drain region of a reset transistor and driving method thereof |
| US8514151B2 (en) | 2000-04-26 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and driving method thereof |
| US7557780B2 (en) | 2000-04-26 | 2009-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and driving method thereof |
| US6611108B2 (en) | 2000-04-26 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and driving method thereof |
| US6677621B2 (en) | 2000-05-22 | 2004-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electrical appliance |
| US10446615B2 (en) | 2000-06-05 | 2019-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7400087B2 (en) | 2000-06-05 | 2008-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having triplet and singlet compound in light-emitting layers |
| US10192934B2 (en) | 2000-06-05 | 2019-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having light emission by a singlet exciton and a triplet exciton |
| US7915808B2 (en) | 2000-06-05 | 2011-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device including EL elements for emitting lights of different colors |
| US9917141B2 (en) | 2000-06-05 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having singlet and triplet compounds |
| US9362343B2 (en) | 2000-06-05 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Iridium-containing active-matrix EL display module |
| US8304985B2 (en) | 2000-06-05 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device having singlet and triplet compounds with different emission colors |
| US9564472B2 (en) | 2000-06-05 | 2017-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US10777615B2 (en) | 2000-06-05 | 2020-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US8674599B2 (en) | 2000-06-05 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device having fluorescence and phosphoresence compound |
| US8907559B2 (en) | 2000-06-05 | 2014-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display portion with plural pixels |
| US7053890B2 (en) | 2000-06-22 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US6905784B2 (en) | 2000-08-22 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8975813B2 (en) | 2000-08-28 | 2015-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8049418B2 (en) | 2000-08-28 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device comprising triplet compound in electroluminescent layer |
| US7372199B2 (en) | 2000-08-28 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and image playback device having triplet and singlet compounds in electroluminescent layer |
| US6909117B2 (en) | 2000-09-22 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| JP2013037550A (en) * | 2011-08-08 | 2013-02-21 | Okuma Corp | Control device having bus diagnosing function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11338786A (en) | Method and device for diagnosing main storage address bus and recording medium | |
| KR950000550B1 (en) | Semiconductor memory unit | |
| WO1997048047A1 (en) | Improved non-volatile and volatile cache providing data integrity | |
| US20030037278A1 (en) | System and method for fail-over memory | |
| JPH11144495A (en) | Semiconductor memory testing apparatus | |
| US7302606B2 (en) | Fault recovery method and a storage controller in an information processing apparatus | |
| JP2008269142A (en) | Disk array device | |
| US6539463B1 (en) | Disk-array apparatus capable of performing writing process in high transmission speed and surely avoiding data loss | |
| JP2001167005A (en) | Method and circuit for diagnosing memory and semiconductor memory device | |
| JPS6119061B2 (en) | ||
| KR100429095B1 (en) | Random Access Memory in Integrated Circuits and How to Test Them | |
| JPH11312138A (en) | Interrupt control system and its control method therefor | |
| KR100331042B1 (en) | Dual storage apparatus in communication system | |
| JPS641809B2 (en) | ||
| JPS6119060B2 (en) | ||
| KR0121442B1 (en) | The method of cache error detecting for multi-processor system | |
| JPH1125006A (en) | Memory tester | |
| JPH0475152A (en) | Nonvolatile memory system | |
| JPH05265873A (en) | Auxiliary storage device for computer | |
| JP3214551B2 (en) | Conflict detection failure diagnosis method, conflict detection failure diagnosis method, bus converter, and recording medium | |
| JP2635637B2 (en) | In-system memory test equipment | |
| JPH06124171A (en) | Duplex disk controller | |
| JPH01244557A (en) | File recovery system | |
| JP2620936B2 (en) | Semiconductor disk device | |
| JPH04107649A (en) | Dump processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080423 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090423 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100423 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20120423 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |