JPH113326A - Non-linear element correspondence arithmetic unit - Google Patents
Non-linear element correspondence arithmetic unitInfo
- Publication number
- JPH113326A JPH113326A JP15461997A JP15461997A JPH113326A JP H113326 A JPH113326 A JP H113326A JP 15461997 A JP15461997 A JP 15461997A JP 15461997 A JP15461997 A JP 15461997A JP H113326 A JPH113326 A JP H113326A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- matrix operation
- linear element
- switching
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
- Feedback Control In General (AREA)
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、発変電所の系統上
の信号変換器や制御装置、電力系統シミュレータなどに
用いられる演算装置に関し、特に、入力に対して非線形
（補正または機能模擬）要素を含んだ行列演算を、高精
度・高効率・リアルタイムに実行することが可能な演算
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an arithmetic unit used for a signal converter, a control unit, a power system simulator, etc. on a power substation system, and more particularly to a non-linear (correction or function simulation) element for an input. The present invention relates to an arithmetic device capable of executing a matrix operation including the above with high accuracy, high efficiency, and in real time.
【０００２】[0002]
【従来の技術】従来、非線形要素を含む制御装置または
模擬装置の計算は、例えば、図１１に示すように行われ
ている。この図では、伝達関数に非線形要素を含む伝達
関数ブロック１があるため、矢印２のように、伝達関数
に沿って一つ一つオイラー法を用いて近似的に計算する
課程で非線形要素を加味した計算を行っていた。このよ
うに、非線形要素をオイラー法により計算した場合は、
計算結果に誤差をともなう一つ前の旧値の時間誤差３が
フィードバックされる。そのため、精度を向上させよう
とすると、高次のフィードバック系を繰り返して、誤差
を順次収束させるという手法がとられている。また、非
線形要素を含む装置の場合、計算の精度、効率にすぐれ
た状態空間法による行列演算による計算が適用できなか
った。図１２が状態空間法による行列演算例を示す図で
ある。2. Description of the Related Art Conventionally, calculation of a control device or a simulation device including a nonlinear element is performed as shown in FIG. 11, for example. In this figure, since there is a transfer function block 1 including a non-linear element in the transfer function, as shown by an arrow 2, the non-linear element is added in the process of approximately calculating one by one using the Euler method along the transfer function. Was doing calculations. Thus, when the nonlinear element is calculated by the Euler method,
The previous time error 3 of the previous value accompanied by an error in the calculation result is fed back. For this reason, in order to improve the accuracy, a method of repeatedly converging errors by repeating a higher-order feedback system has been adopted. Further, in the case of a device including a non-linear element, the calculation by the matrix operation by the state space method, which has excellent calculation accuracy and efficiency, cannot be applied. FIG. 12 is a diagram showing an example of a matrix operation by the state space method.
【０００３】[0003]
【発明が解決しようとする課題】そこで、本発明は、従
来のオイラー法で実現されていた演算のリアルタイム性
を損なうことなく、非線形要素に対する状態空間法によ
る行列演算を可能にすることにより、さらに高精度・高
効率な演算の実現を課題とする。SUMMARY OF THE INVENTION Therefore, the present invention further provides a matrix operation by a state space method for nonlinear elements without impairing the real-time operation of the operation realized by the conventional Euler method. The task is to realize high-precision and high-efficiency calculations.
【０００４】[0004]
【課題を解決するための手段】そこで上記課題を解決す
るために、請求項１の発明は、状態空間法による行列演
算機能を備えた演算装置において、予め定義のために入
力された非線形要素の特性を区間ごとの線形要素に分解
して記憶しておき、入力値に対しての状態空間法による
行列演算の実行中、演算の区間が代わるごとに、演算に
用いる内部変数をその区間に対応して記憶されている線
形要素の変数に切り換えることにより、非線形要素に対
する高速、高精度の演算を実現する。In order to solve the above-mentioned problems, the present invention provides an arithmetic unit having a matrix operation function based on a state space method. The characteristics are decomposed into linear elements for each interval and stored, and during execution of the matrix operation by the state space method for the input value, each time the interval of operation is changed, the internal variables used for the operation correspond to that interval By switching to the variable of the linear element stored in advance, a high-speed and high-precision operation on the nonlinear element is realized.
【０００５】請求項２の発明は、請求項１の発明におい
て、各行列定数と内部状態ベクトルのデータを格納する
複数のバッファを備え、定周期割り込みごとに演算の区
間に対応させて内部変数を切り換えるとともに、使用す
るバッファを切り換える。また、定周期割り込みの先頭
で実行中の行列演算を強制終了させるとともに、一つ前
の行列演算の出力値をバッファから読み出して信号出力
する。次に、切り換えられたバッファと新しい入力行列
値を用いて行列演算を再開させる。それにより、割り込
みの空き時間を有効に活用した演算が行われる。In a second aspect of the present invention, in accordance with the first aspect of the present invention, a plurality of buffers for storing data of each matrix constant and an internal state vector are provided, and an internal variable is set in correspondence with an operation section for each periodic interrupt. At the same time, the buffer used is switched. Also, the matrix operation being executed is forcibly terminated at the beginning of the fixed-period interrupt, and the output value of the immediately preceding matrix operation is read from the buffer and output as a signal. Next, the matrix operation is restarted using the switched buffer and the new input matrix value. As a result, an operation that effectively utilizes the idle time of the interrupt is performed.
【０００６】請求項３の発明は、請求項１の発明におい
て、定周期割り込みがあると、最初に多重割り込みを禁
止し、その後予め計算済みの出力値を信号出力する。次
に、新しい入力行列値を用いて行列演算および特性切り
換え処理を実行するとともに、処理が実行される間に要
した時間をタイマ手段をもちいて測定する。さらに、処
理の実行後に特性切り換え処理の有無をチェックし、切
り換え処理があった場合は、タイマ手段で測定された処
理の所要時間を用いて、次の定周期割り込みまでの時間
を逆算し、再計算する余裕時間の有無を判別する。ここ
で、余裕時間有りと判別された場合には再計算を開始
し、余裕時間無しと判別された場合には割り込み禁止を
解除して待機状態へ遷移する。それにより、割り込みの
空き時間を有効に活用した演算が行われる。According to a third aspect of the present invention, in the first aspect of the present invention, when there is a periodic interrupt, multiple interrupts are firstly inhibited, and then a previously calculated output value is output as a signal. Next, a matrix operation and a characteristic switching process are performed using the new input matrix value, and the time required during the execution of the process is measured using a timer. Furthermore, after execution of the process, it is checked whether or not there is a characteristic switching process. If there is a switching process, the time until the next fixed-cycle interrupt is calculated back using the time required for the process measured by the timer means. It is determined whether there is enough time to calculate. Here, when it is determined that there is a margin time, recalculation is started, and when it is determined that there is no margin time, the inhibition of the interrupt is released and the state transits to the standby state. As a result, an operation that effectively utilizes the idle time of the interrupt is performed.
【０００７】なお、請求項３の発明におけるタイマ手段
としては、外部のハードウエア・タイマ装置や、データ
サンプリング用のＡ／Ｄコンバータに入力されるオーバ
サンプリング信号をカウントするカウンタを用いること
が可能である。It is possible to use an external hardware timer device or a counter that counts an oversampling signal input to an A / D converter for data sampling as the timer means in the third aspect of the present invention. is there.
【０００８】[0008]
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。最初に、本発明において、非線形要素に
対して実行される状態空間法による行列演算の概要を説
明する。図１のように、非線形要素１０には、ブロック
１２として示される非線形の出力ゲインを持っている。
そこで、例えば、図２に示すように、非線形要素を折れ
線の線形関数に近似する。図では、横軸を内部変数と
し、内部変数（Ｘｎ）がＸｎ１以下では折れ線２０、内
部変数（Ｘｎ）がＸｎ１を越えてＸｎ２までの区間は折
れ線２１、内部変数（Ｘｎ）がＸｎ２を越えると折れ線
２２として、それぞれの内部変数の区間ごとの線形要素
として定義しておく。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. First, in the present invention, an outline of a matrix operation by a state space method performed on a nonlinear element will be described. As shown in FIG. 1, the non-linear element 10 has a non-linear output gain shown as a block 12.
Therefore, for example, as shown in FIG. 2, the nonlinear element is approximated to a linear function of a polygonal line. In the figure, the horizontal axis is an internal variable, and when the internal variable (Xn) is Xn1 or less, the polygonal line 20; when the internal variable (Xn) exceeds Xn1 to Xn2, the polygonal line 21; The polygonal line 22 is defined as a linear element for each section of each internal variable.
【０００９】このように区間ごとに内部変数Ｘｎに応じ
た特性を定義しておき、それらを図３に示す状態空間法
による行列演算内のｎ行に組み込むものとする。図中の
１５はｎ行目を示し、１６はシステム行列を、１７は内
部状態ベクトルを、１８は制御行列を、１９は入力ベク
トルをそれぞれあらわす。図４は、この内部変数（Ｘ
ｎ）の値に応じて、特性を切換える処理をフローチャー
トとして示したものである。このフローチャートでは、
図２に示した折れ線の区間が代わるごとに特性切換え処
理が行われプログラム中で再計算される。As described above, it is assumed that characteristics corresponding to the internal variable Xn are defined for each section, and these are incorporated in n rows in the matrix operation by the state space method shown in FIG. In the figure, 15 indicates the n-th row, 16 indicates a system matrix, 17 indicates an internal state vector, 18 indicates a control matrix, and 19 indicates an input vector. FIG. 4 shows this internal variable (X
FIG. 9 is a flowchart illustrating a process of switching characteristics according to the value of n). In this flowchart,
Each time the section of the broken line shown in FIG. 2 is changed, a characteristic switching process is performed and recalculated in the program.
【００１０】これにより最終的に必要な非線形を含んだ
制御または模擬要素の出力値を精度よく算出することが
可能となる。また、これらの演算処理は、割り込み処理
式のディジタル型制御装置において実行されるものであ
り、前述の非線形機能を考慮した状態空間（変数）法に
よる行列演算を、高速かつリアルタイムに実行させて出
力信号を応答させようとすると、内部変数の切り換え発
生時に再行列演算が必要となるが、この再行列演算は割
込み処理の空き時間を利用して実行する。This makes it possible to accurately calculate the output value of the control or simulation element including the finally required nonlinearity. These arithmetic processes are executed in an interrupt processing type digital controller, and the matrix operation by the state space (variable) method in consideration of the above-mentioned nonlinear function is executed at high speed and in real time to output. If a signal is to be responded, a re-matrix operation is required when an internal variable is switched. This re-matrix operation is executed using the idle time of the interrupt process.
【００１１】図５は演算の一例を示すフローチャートで
あり、図６は図５における具体的なプロセスを時系列に
示したチャートである。図７は図５の処理で用いられる
データ・バッファ・エリアについての説明図であり、プ
ログラム上で２つ以上の複数の各行列定数と内部状態ベ
クトルを格納するためのデータ・バッファ・エリア４
５，４６を用意しておき、これらを用いて毎回移動しな
がら行列演算と非線形定数切換え処理を繰り返し実行す
ることを可能とする。すなわち、図５と図６の定周期割
り込み４１の先頭で、その実行中の行列演算を強制終了
させると同時に、一つ前の行列演算の出力値をデータ・
バッファＢ（またはＡ）から読み出して信号出力処理
（ステップ４２）する。FIG. 5 is a flowchart showing an example of the calculation, and FIG. 6 is a chart showing a specific process in FIG. 5 in time series. FIG. 7 is an explanatory diagram of the data buffer area used in the processing of FIG. 5, and shows a data buffer area 4 for storing two or more matrix constants and internal state vectors on a program.
5, 46 are prepared, and by using them, it is possible to repeatedly execute the matrix operation and the nonlinear constant switching process while moving each time. That is, at the beginning of the fixed-period interrupt 41 in FIGS. 5 and 6, the currently executed matrix operation is forcibly terminated, and at the same time, the output value of the immediately preceding matrix operation is stored in the data
The signal is read out from the buffer B (or A) and subjected to signal output processing (step 42).
【００１２】その後、図６のようにそのデータ・バッフ
ァと新しい入力行列値を用いて行列演算（ステップ４）
と特性切り換え処理（ステップ３５）を再び交互に開始
する。なお、特性切り換え処理（ステップ３５）が整定
されなかったり、または発生しない場合は行列演算（ス
テップ４）は、次の定周期割り込み（ステップ４１）が
発生するまで、同じ出力結果を算出し続ける。Thereafter, as shown in FIG. 6, a matrix operation is performed using the data buffer and the new input matrix value (step 4).
And the characteristic switching process (step 35) are started alternately again. If the characteristic switching process (step 35) is not settled or does not occur, the matrix operation (step 4) continues to calculate the same output result until the next fixed period interrupt (step 41) occurs.
【００１３】図８は他の演算例を示すフローチャートで
あり、図９は図８における具体的なプロセスを時系列に
示したチャートである。すなわち、図９のように定周期
割り込み（ステップ４１）の後、多重割り込みを禁止
（ステップ４３）し、予め計算済みの出力値を信号出力
（ステップ４２）する。次に、新しい入力行列値を用い
て、高速での行列演算（ステップ４）と特性切り換え処
理（ステップ３５）をした後、特性切換えの有無をチェ
ックする（ステップ４４）。FIG. 8 is a flowchart showing another calculation example, and FIG. 9 is a chart showing a specific process in FIG. 8 in time series. That is, as shown in FIG. 9, after the periodic interruption (step 41), the multiple interruption is prohibited (step 43), and the output value calculated in advance is output as a signal (step 42). Next, high-speed matrix calculation (step 4) and characteristic switching processing (step 35) are performed using the new input matrix values, and then the presence or absence of characteristic switching is checked (step 44).
【００１４】特性切換え有りの場合は、外部ハードウエ
ア・タイマ４８を用いて、切り換え発生時にその演算に
要した時間を測定（ステップ４８）する。次に、逆算に
より、再計算余裕時間を算出（ステップ４５）し、繰り
返し再計算する余裕時間があるか否かを判定（ステップ
４６）する。ここで、時間があればステップ４へ進み、
再計算を実施し、時間がなければ次の割り込み禁止を解
除すなわち割込を許可（ステップ４７）し待機の状態へ
遷移する。If the characteristic has been switched, the time required for the operation when the switching occurs is measured using an external hardware timer 48 (step 48). Next, the recalculation spare time is calculated by back calculation (step 45), and it is determined whether or not there is a spare time to be repeatedly recalculated (step 46). Here, if there is time, proceed to step 4,
The recalculation is performed, and if there is not enough time, the next interrupt prohibition is released, that is, the interrupt is permitted (step 47), and the state transits to the standby state.
【００１５】図１０は他の演算例を示すフローチャート
であり、図のように定周期割り込み（ステップ４１）の
後、多重割り込みを禁止（ステップ４３）し、予め計算
済みの出力値を信号出力処理（ステップ４２）する。次
に、新しい入力行列値を用いて高速での行列演算（ステ
ップ４）と特性切り換え処理（ステップ３５）の後、特
性切り換え有無をチェックする（ステップ４４）。特性
切換え有りの場合は、その演算に要した時間を測定す
る。ここでは、高速の定周期性データ数として、定周期
より早いＡ／Ｄコンバータ５０へのオーバサンプリング
信号をサンプリングカウンタ５１によりカウントするこ
とにより一回の所用時間を測定する。FIG. 10 is a flow chart showing another example of the operation. As shown in the figure, after a fixed period interrupt (step 41), multiple interrupts are prohibited (step 43), and the output value calculated in advance is subjected to signal output processing. (Step 42). Next, after a high-speed matrix operation (step 4) and a characteristic switching process (step 35) using the new input matrix values, the presence or absence of characteristic switching is checked (step 44). If the characteristic is switched, the time required for the calculation is measured. Here, as the number of high-speed periodic data, one sampling time is measured by counting the oversampling signal to the A / D converter 50 earlier than the fixed period by the sampling counter 51.
【００１６】そして、次の定周期割り込み（ステップ４
３）までの時間を逆算し、繰り返し再計算する再計算余
裕時間を求め（ステップ４５）、さらに、再計算に必要
な時間があるか否かを判定（ステップ４６）する。ここ
で、時間があればステップ４へ進み、再計算を実施し、
時間がなければ次の割り込み禁止を解除すなわち割込を
許可（ステップ４７）し待機の状態へ遷移する。Then, the next periodic interruption (step 4)
The time up to 3) is calculated backward, and a recalculation allowance time for repeatedly recalculating is obtained (step 45), and it is determined whether there is a time required for recalculation (step 46). Here, if there is time, proceed to step 4 and perform recalculation.
If there is not enough time, the next interrupt inhibition is released, that is, the interrupt is permitted (step 47), and the state transits to the standby state.
【００１７】これら各処理例のように、本発明では、割
り込み処理式のディジタル型制御装置において、状態空
間（変数）法による行列演算の中で内部変数にリミッタ
または非線形の不連続変数を定義し、それをリアルタイ
ムに高速計算しながら出力の制御信号を応答させること
により、応答性（計算の収束）の向上を実現した。ま
た、内部変数の切り換え発生時に、割り込み処理の空き
時間を利用することにより、高速ディジタル再計算が可
能となる。そのために次の方法のいずれかが用いられ
る。As in each of these processing examples, in the present invention, a limiter or non-linear discontinuous variable is defined as an internal variable in a matrix operation by a state space (variable) method in an interrupt processing type digital controller. The response (control convergence) is improved by responding the output control signal while calculating it in real time at high speed. In addition, when the switching of the internal variables occurs, the high-speed digital recalculation can be performed by utilizing the idle time of the interrupt processing. For this purpose, one of the following methods is used.
【００１８】（１）プログラム上で２つ以上の複数の各
行列定数と内部状態ベクトルのデータ・バッファ・エリ
アを用意し毎回移動しながら行列演算と非線形定数切り
替え処理を繰り返し続けて、割り込みの先頭でその実行
中の行列演算を強制終了させると同時に、一つ前の行列
演算の出力値をデータ・バッファから読み出して信号出
力する。そしてそのデータ・バファと新しい入力行列値
をもと行列演算を再び開始させる。(1) A data buffer area for two or more matrix constants and internal state vectors is prepared on the program, and the matrix operation and the non-linear constant switching process are repeated while moving each time, and the start of the interrupt is started. At the same time, the currently executed matrix operation is forcibly terminated, and at the same time, the output value of the immediately preceding matrix operation is read from the data buffer and output as a signal. Then, the matrix operation is restarted based on the data buffer and the new input matrix value.
【００１９】（２）ブログラム上で定周期割り込み後多
重割り込みを禁止し、予め計算済みの出力値を信号出力
した後、新しい入力行列値で高速に行列演算と特性切り
換え処理をした後、特性切り換えの有無をチェックし、
切り換え発生時にその演算に要した時間を外部ハードウ
エア・タイマで測定することにより、次の定周期割り込
みまでの時間を逆算する。得られた値から、繰り返し再
計算する余裕時間があるか否かを判定し、その判定結果
にもとづき再計算を実施するか、または次の割り込み禁
止を解除し待機の状態へ遷移させる。(2) Multiple interrupts are prohibited after a fixed period interrupt on the program, a signal output of a pre-calculated output value is output, and a matrix operation and a characteristic switching process are performed at a high speed with a new input matrix value. Check for switching,
By measuring the time required for the operation when the switching occurs by an external hardware timer, the time until the next fixed-cycle interrupt is calculated back. Based on the obtained value, it is determined whether or not there is enough time to repeatedly recalculate, and recalculation is performed based on the determination result, or the next interruption prohibition is canceled and the state is changed to a standby state.
【００２０】（３）ブログラム上で定周期割り込み後多
重割り込みを禁止し、予め計算済みの出力値を信号出力
した後、新しい入力行列値で高速に行列演算と特性切り
換え処理をした後、特性切り換え有無を見直し、切り換
え発生時にその演算に要した時間を高速の定周期性デー
タ数（定周期より早いオーバサンプリングＡ／Ｄコンバ
ータのデータなど）でカウントして一回の所用時間を測
定することにより、次の定周期割り込みまでの時間を逆
算する。得られた値から、繰り返し再計算する余裕時間
があるか否かを判定し、その判定結果にもとづき再計算
を実施するか、または次の割り込み禁止を解除し待機の
状態へ遷移させる。(3) After prohibiting multiple interrupts after a fixed period interrupt on the program, outputting a pre-calculated output value as a signal, performing a matrix operation and a characteristic switching process at a high speed with a new input matrix value, Review the presence / absence of switching and count the time required for the operation when switching occurs by counting the number of high-speed periodic data (such as data from an oversampling A / D converter that is faster than the fixed period) to measure the time required for one operation. , The time until the next fixed-cycle interrupt is calculated backward. Based on the obtained value, it is determined whether or not there is enough time to repeatedly recalculate, and recalculation is performed based on the determination result, or the next interruption prohibition is canceled and the state is changed to a standby state.
【００２１】[0021]
【発明の効果】以上述べたように本発明によれば、当初
の目的とする次の効果が得られる。 （ｌ）飛躍的な精度向上：フィードバックのループにつ
いて、伝達関数を次数化することにより、ループを一周
計算したときの同時期性ずれが無くなり、非線形の関数
切り換えが発生しない場合は１回の演算で正確な理論値
が得られる。 （２）計算効率の向上：フィードバックのループを持つ
複雑な非線形系に対し、非線形関数の切り換え発生時の
み再計算するだけで理論通りの正確な値が得られる。さ
らに、相乗的な効果として次の効果が得られる。 （３）計算時間の機能高精度化：定周期割り込み計算の
空き時間が許す限り非線形関数切り換え時の収束計算を
自動的に繰り返して、最終信号出力の精度を高められ
る。As described above, according to the present invention, the following effects can be obtained. (L) Dramatic improvement in accuracy: For a feedback loop, the transfer function is converted to an order, so that there is no synchronism when calculating the loop once, and one operation is performed when non-linear function switching does not occur. And an accurate theoretical value can be obtained. (2) Improvement of calculation efficiency: For a complicated nonlinear system having a feedback loop, an accurate value as a theory can be obtained only by recalculating only when switching of a nonlinear function occurs. Further, the following effects can be obtained as synergistic effects. (3) Higher accuracy of the calculation time function: The convergence calculation at the time of switching the nonlinear function is automatically repeated as long as the idle time of the periodic interrupt calculation is allowed, so that the accuracy of the final signal output can be improved.
【図１】本発明が演算対象とする非線形要素の説明図で
ある。FIG. 1 is an explanatory diagram of a nonlinear element to be calculated by the present invention.
【図２】本発明において非線形要素を折れ線の線形関数
に近似する場合の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a case where a nonlinear element is approximated to a linear function of a polygonal line according to the present invention.
【図３】本発明において実行される状態空間法による行
列演算の一例を示す説明図である。FIG. 3 is an explanatory diagram showing an example of a matrix operation by a state space method executed in the present invention.
【図４】本発明において内部変数の値に応じて特性を切
換える処理の一例を示すフローチャートである。FIG. 4 is a flowchart illustrating an example of a process of switching characteristics according to the value of an internal variable in the present invention.
【図５】本発明における演算の一例を示すフローチャー
トである。FIG. 5 is a flowchart illustrating an example of a calculation according to the present invention.
【図６】図５における具体的なプロセスを時系列に示し
たチャートである。FIG. 6 is a chart showing a specific process in FIG. 5 in chronological order.
【図７】図５の処理で用いられるデータ・バッファ・エ
リアについての説明図である。FIG. 7 is an explanatory diagram of a data buffer area used in the processing of FIG. 5;
【図８】本発明における演算の他の一例を示すフローチ
ャートである。FIG. 8 is a flowchart showing another example of the calculation in the present invention.
【図９】図８における具体的なプロセスを時系列に示し
たチャートである。FIG. 9 is a chart showing a specific process in FIG. 8 in chronological order.
【図１０】本発明における演算の他の一例を示すフロー
チャートである。FIG. 10 is a flowchart showing another example of the calculation in the present invention.
【図１１】従来装置における非線形要素を含む計算例を
示すブロックダイアグラムである。FIG. 11 is a block diagram showing a calculation example including a non-linear element in the conventional device.
【図１２】従来の状態空間法による行列演算例を示す図
である。FIG. 12 is a diagram illustrating an example of a matrix operation according to a conventional state space method.
１０ 非線形要素 １２ ブロック １５ ｎ行目 １６ システム行列 １７ 内部状態ベクトル １８ 制御行列 １９ 入力ベクトル ２０〜２２ 折れ線 ４５，４６ データ・バッファ・エリア ５０ Ａ／Ｄコンバータ ５１ サンプリングカウンタ Reference Signs List 10 nonlinear element 12 block 15 nth row 16 system matrix 17 internal state vector 18 control matrix 19 input vector 20-22 polygonal line 45, 46 data buffer area 50 A / D converter 51 sampling counter
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川田 信哉 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 勝野 徹 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Nobuya Kawada 1-1, Tanabe-Nitta, Kawasaki-ku, Kawasaki-city, Kanagawa Prefecture Inside Fuji Electric Co., Ltd. No. 1 Fuji Electric Co., Ltd.
Claims (5)
演算装置であって、 予め定義のために入力された非線形要素の特性を区間ご
との線形要素に分解して記憶しておく手段と、 入力値に対しての状態空間法による行列演算の実行中
に、演算の区間が代わるごとに、演算に用いる内部変数
をその区間に対応して記憶されている線形要素の変数に
切り換える手段と、 を備えたことを特徴とする非線形要素対応型演算装置。1. An arithmetic device having a matrix operation function by a state space method, means for decomposing a characteristic of a nonlinear element inputted in advance for definition into a linear element for each section and storing the decomposed characteristic; Means for switching an internal variable used for calculation to a variable of a linear element stored corresponding to the section each time a section of the calculation is changed during execution of a matrix operation by a state space method on an input value; A non-linear element-compatible operation device comprising:
置において、 各行列定数と内部状態ベクトルのデータを格納する複数
のバッファと、 定周期割り込みごとに演算の区間に対応させて内部変数
を切り換えるとともに、使用するバッファを切り換える
手段と、 定周期割り込みの先頭で実行中の行列演算を強制終了さ
せるとともに、一つ前の行列演算の出力値をバッファか
ら読み出して信号出力する手段と、 信号が出力された後に、切り換えられたバッファと新し
い入力行列値を用いて行列演算を再開させる手段と、 を備えたことを特徴とする非線形要素対応型演算装置。2. The arithmetic device according to claim 1, wherein a plurality of buffers for storing data of each matrix constant and an internal state vector, and an internal variable corresponding to an interval of operation for each periodic interrupt. Means for switching and switching a buffer to be used, means for forcibly terminating a matrix operation being executed at the beginning of a periodic interrupt, means for reading out the output value of the immediately preceding matrix operation from the buffer, and outputting a signal, Means for restarting the matrix operation by using the switched buffer and the new input matrix value after the output, and a means for handling nonlinear elements.
置において、 定周期割り込みがあると、最初に多重割り込みを禁止
し、その後予め計算済みの出力値を信号出力する手段
と、 信号出力された後、新しい入力行列値を用いて行列演算
および特性切り換え処理を実行する手段と、 処理が実行される間に要した時間を測定するタイマ手段
と、 処理の実行後に特性切り換え処理の有無をチェックし切
り換え処理があった場合に、タイマ手段で測定された処
理の所要時間を用いて次の定周期割り込みまでの時間を
逆算し、再計算する余裕時間の有無を判別する手段と、 余裕時間有りと判別された場合に再計算を開始させると
ともに、余裕時間無しと判別された場合に割り込み禁止
を解除して待機状態へ遷移する手段と、 を備えたことを特徴とする非線形要素対応型演算装置。3. The non-linear element-compatible arithmetic device according to claim 1, wherein when there is a fixed-cycle interrupt, a means for first prohibiting multiple interrupts, and then outputting a signal of a previously calculated output value; After that, means for executing matrix operation and characteristic switching processing using new input matrix values, timer means for measuring the time required during execution of processing, and checking for the presence or absence of characteristic switching processing after execution of processing When there is a switching process, means for back-calculating the time until the next fixed-period interrupt using the time required for the process measured by the timer means to determine whether there is a spare time for recalculation, Means for starting recalculation when it is determined that there is no spare time, and canceling interrupt prohibition and transitioning to a standby state when it is determined that there is no spare time. Computing device for nonlinear elements.
置において、 タイマ手段として外部のハードウエア・タイマ装置を用
いた非線形要素対応型演算装置。4. The non-linear element-compatible operation device according to claim 3, wherein an external hardware timer device is used as the timer means.
置において、 タイマ手段としてデータサンプリング用のＡ／Ｄコンバ
ータに入力されるオーバサンプリング信号をカウントす
るカウンタを用いた非線形要素対応型演算装置。5. The non-linear element-compatible operation device according to claim 3, wherein a timer counts an oversampling signal input to an A / D converter for data sampling.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15461997A JPH113326A (en) | 1997-06-12 | 1997-06-12 | Non-linear element correspondence arithmetic unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15461997A JPH113326A (en) | 1997-06-12 | 1997-06-12 | Non-linear element correspondence arithmetic unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113326A true JPH113326A (en) | 1999-01-06 |
Family
ID=15588147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15461997A Pending JPH113326A (en) | 1997-06-12 | 1997-06-12 | Non-linear element correspondence arithmetic unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113326A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014102779A (en) * | 2012-11-22 | 2014-06-05 | Fujitsu Ltd | Data interpolation device, data interpolation program and data interpolation method |
-
1997
- 1997-06-12 JP JP15461997A patent/JPH113326A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014102779A (en) * | 2012-11-22 | 2014-06-05 | Fujitsu Ltd | Data interpolation device, data interpolation program and data interpolation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102110015B (en) | Method and device for determining task progress and task processing time | |
| KR900002437B1 (en) | Performance administrating system for information processor | |
| JPH113326A (en) | Non-linear element correspondence arithmetic unit | |
| JPH03175502A (en) | Thinning learning control system | |
| JPS617903A (en) | Sequence control device | |
| RU2720219C1 (en) | Adaptive digital predictive device | |
| CN113312167B (en) | Service control method and device, electronic equipment and computer readable medium | |
| JPH01223565A (en) | Information processor | |
| JPH01309177A (en) | Information processor | |
| JP2587481B2 (en) | Logic simulation equipment | |
| JPH02266438A (en) | Checking circuit for vector arithmetic unit | |
| JPS6077244A (en) | Crc circuit | |
| JPH07253906A (en) | Pseudo fault generating circuit | |
| JPS5856152A (en) | Program converting device | |
| JPS6349853A (en) | Logic simulation processing system | |
| JPH05135090A (en) | Logical expression evaluation computing element | |
| JPH01223563A (en) | Information processor | |
| JP2749004B2 (en) | Power system simulator | |
| JPH0635678A (en) | Decimal dividing circuit | |
| JPH0362738A (en) | Arithmetic device | |
| JPS6238748B2 (en) | ||
| JPH01184577A (en) | Information processor | |
| JPH0553759A (en) | Fixed decimal point arithmetic unit | |
| JPH0398163A (en) | Vector data processor | |
| JPS6226579A (en) | Vector sum-total arithmetic unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050912 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050915 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060202 |