JPH11332244A - Power source circuit - Google Patents
Power source circuitInfo
- Publication number
- JPH11332244A JPH11332244A JP12930898A JP12930898A JPH11332244A JP H11332244 A JPH11332244 A JP H11332244A JP 12930898 A JP12930898 A JP 12930898A JP 12930898 A JP12930898 A JP 12930898A JP H11332244 A JPH11332244 A JP H11332244A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- power supply
- voltage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えばＡＣ１００
ＶとＡＣ２００Ｖの交流入力に対し、前者に対しては倍
電圧整流、後者には全波整流になるように切替え、電圧
値の異なる２種の交流電源系に対して、略同一値の直流
出力を得るようにした電源回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention
For AC input of V and 200V AC, switch to double voltage rectification for the former and full-wave rectification for the latter, and DC output of almost the same value for two types of AC power supply systems with different voltage values And a power supply circuit adapted to obtain
【０００２】[0002]
【従来の技術】この種の電源回路において、倍電圧整流
回路及び全波整流回路の切替に当たっては、切替スイッ
チを手動で操作することが可能であるが、切り替え忘れ
や誤操作、及び、それに伴う危険を回避する手段とし
て、商用電源の相違に応じて、全波整流及び倍電圧整流
に自動的に切り替える回路構成が主流になっている。特
開昭６２ー１７８１７３号公報、特開昭６０ー２７９１
６号公報及び特開平３ー１４５９２６号公報等は、その
ような自動切替技術を開示している。自動切替を行なう
には、交流入力電圧を検出し、その検出信号に基づい
て、トライアック等の三端子スイッチ素子でなる切替回
路を制御する。2. Description of the Related Art In a power supply circuit of this kind, when switching between a voltage doubler rectifier circuit and a full-wave rectifier circuit, it is possible to manually operate a changeover switch. In order to avoid this, a circuit configuration that automatically switches to full-wave rectification and voltage doubler rectification in accordance with the difference in commercial power supply has become mainstream. JP-A-62-178173, JP-A-60-2791
No. 6, JP-A-3-145926 and the like disclose such automatic switching technology. To perform automatic switching, an AC input voltage is detected, and a switching circuit including a three-terminal switch element such as a triac is controlled based on the detection signal.
【０００３】この種の電源装置では、接続される２種類
の交流電源系に対して、略同一値の直流出力電圧を得る
ことに主眼がおかれ、入力電流の大小については、あま
り論じられたことがない。In this type of power supply device, the main purpose is to obtain a DC output voltage of substantially the same value for two types of AC power supply systems to be connected, and the magnitude of the input current has been much discussed. Nothing.
【０００４】ところが、この種の電源装置では、電圧値
の異なる２種の交流電源系が選択的に接続され、接続さ
れる交流電源の電圧値の高低に反比例して、入力電流が
変化する。このため、低い電圧値を持つ交流電源系が接
続された場合、電源装置の交流入力側において、通常、
ラインに直列に挿入される突入電流制限素子により、定
常時の損失が大きくなり、効率が低下する。しかも、突
入電流制限素子としては、低い電圧値を持つ交流電源系
に対応できる大容量のものを使用しなければならない。However, in this type of power supply, two types of AC power supply systems having different voltage values are selectively connected, and the input current changes in inverse proportion to the voltage value of the connected AC power supply. For this reason, when an AC power supply system having a low voltage value is connected, the AC input side of the power supply device usually has
Due to the rush current limiting element inserted in series in the line, the loss in the steady state increases, and the efficiency decreases. Moreover, as the rush current limiting element, a large-capacity element that can support an AC power supply system having a low voltage value must be used.
【０００５】突入電流制限素子の抵抗値を低下させれ
ば、定常時の損失を低減させることができる。しかし、
この場合には、突入電流が大きくなってしまう。[0005] If the resistance value of the inrush current limiting element is reduced, it is possible to reduce the steady-state loss. But,
In this case, the rush current increases.
【０００６】即ち、突入電流を抑制するため、突入電流
制限素子の抵抗値を高くすると、定常時の損失が増え、
定常時損失を低下させようとして、突入電流制限素子の
抵抗値を低下させると突入電流が増える結果となり、突
入電流を増加させずに、定常時損失を低減させること
は、容易ではない。That is, if the resistance value of the rush current limiting element is increased in order to suppress the rush current, the steady-state loss increases,
If the resistance value of the inrush current limiting element is reduced in order to reduce the constant loss, the inrush current will increase, and it is not easy to reduce the steady-state loss without increasing the inrush current.
【０００７】この問題解決を狙った先行技術文献として
は、実開昭６２ー４８９３号公報をあげることができ
る。この先行技術では、倍電圧整流及び全波整流の別に
応じて、異なる抵抗値を持つ突入電流制限抵抗が選択さ
れるようになっている。As a prior art document aimed at solving this problem, there is Japanese Utility Model Laid-Open No. 62-4893. In this prior art, an inrush current limiting resistor having a different resistance value is selected depending on the voltage doubler rectification and the full-wave rectification.
【０００８】しかしながら、この先行技術によっても、
電圧値の異なる２種の交流電源系において、突入電流制
限素子における定常時の損失の差はかなりある。例えば
１００Ｗの電源装置において、ＡＣ１００Ｖ入力時とＡ
Ｃ２００Ｖ入力時とにおいて、突入電流値が突入電流が
２０Ａとなるように、各々の突入電流正弦抵抗値を選択
した場合を想定すると、ＡＣ１００Ｖ交流電源系の場合
の定常時損失は、ＡＣ２００Ｖ交流電源系に比較して、
２倍になる。However, according to this prior art,
In the two types of AC power supply systems having different voltage values, there is a considerable difference in the steady-state loss in the inrush current limiting element. For example, in a 100 W power supply, when AC 100 V is input, A
Assuming that each rush current sine resistance value is selected so that the rush current value becomes 20 A at the time of C200 V input, the steady-state loss in the case of the AC 100 V AC power supply system is as follows. Compared to
Double.
【０００９】突入電流抑制方法として、特開昭６０ー１
２１９２４号公報には、突入電流制限抵抗と並列に接続
された短絡手段の短絡動作を、平滑コンデンサが充分に
充電されるまで、遅延させる技術が開示されている。し
かし、この構成の場合は、突入電流制限抵抗と並列に短
絡手段を接続しなければならない。As a method for suppressing inrush current, Japanese Patent Application Laid-Open No.
Japanese Patent No. 21924 discloses a technique for delaying the short-circuit operation of the short-circuit means connected in parallel with the inrush current limiting resistor until the smoothing capacitor is sufficiently charged. However, in the case of this configuration, a short circuit must be connected in parallel with the inrush current limiting resistor.
【００１０】[0010]
【発明が解決しようとする課題】そこで、本発明の課題
は、入力される交流電源系統の如何に係らず、突入電流
を増加させずに、定常時の損失をほぼ一定化し得る電源
回路を提供することである。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a power supply circuit capable of making the loss in a steady state substantially constant without increasing the inrush current, irrespective of the input AC power supply system. It is to be.
【００１１】[0011]
【課題を解決するための手段】上述した課題解決のた
め、本発明に係る電源回路は、ダイオードブリッジ回路
と、コンデンサ回路と、切換回路と、突入電流制限回路
と、遅延回路と、切替駆動回路とを含み、電圧値の異な
る２種の交流電源が選択的に入力され、前記２種の交流
電源を略同一値の直流電圧に変換して出力する。In order to solve the above-mentioned problems, a power supply circuit according to the present invention comprises a diode bridge circuit, a capacitor circuit, a switching circuit, an inrush current limiting circuit, a delay circuit, and a switching drive circuit. And selectively inputs two types of AC power supplies having different voltage values, converts the two types of AC power supplies into DC voltages having substantially the same value, and outputs the DC voltages.
【００１２】前記ダイオードブリッジ回路は、交流入力
端及び整流出力端を有する。前記コンデンサ回路は、少
なくとも、第１のコンデンサ及び第２のコンデンサを含
み、前記第１のコンデンサ及び前記第２のコンデンサ
は、前記ダイオードブリッジ回路の整流出力端間におい
て互いに直列に接続されている。The diode bridge circuit has an AC input terminal and a rectification output terminal. The capacitor circuit includes at least a first capacitor and a second capacitor, and the first capacitor and the second capacitor are connected in series between rectified output terminals of the diode bridge circuit.
【００１３】前記切換回路は、一方の交流電源の入力時
に閉路されて前記ダイオードブリッジ回路による倍電圧
整流回路を構成し、他方の交流電源の入力時には開路さ
れて前記ダイオードブリッジ回路による全波整流回路が
構成されるように、前記ダイオードブリッジ回路の交流
入力端の１つと、前記第１のコンデンサ及び第２のコン
デンサの接続点との間に接続されている。The switching circuit is closed when one of the AC power supplies is input to form a voltage doubler rectifier circuit by the diode bridge circuit, and is opened when the other AC power supply is input and is a full-wave rectifier circuit by the diode bridge circuit. Is connected between one of the AC input terminals of the diode bridge circuit and a connection point between the first capacitor and the second capacitor.
【００１４】前記突入電流制限回路は、入力電流ライン
に対する突入電流制限抵抗値が、前記倍電圧整流回路及
び全波整流回路の別に応じて変化する。In the inrush current limiting circuit, an inrush current limiting resistance value for an input current line changes according to the voltage doubler rectifier circuit and the full-wave rectifier circuit.
【００１５】前記遅延回路は、第１のダイオードと、第
２のダイオードと、第３のコンデンサと、第４のコンデ
ンサとを含む。前記第１のダイオードは、前記交流電源
のある位相において前記第３のコンデンサを一方向に充
電する回路を構成する。前記第２のダイオードは、前記
第１のダイオードとは異なる前記交流電源位相で、前記
第３のコンデンサ及び前記第４のコンデンサの直列回路
を構成し、前記第３のコンデンサに蓄積された電荷に応
じて前記第４のコンデンサを充電する回路を構成する。[0015] The delay circuit includes a first diode, a second diode, a third capacitor, and a fourth capacitor. The first diode forms a circuit that unidirectionally charges the third capacitor at a certain phase of the AC power supply. The second diode constitutes a series circuit of the third capacitor and the fourth capacitor at the AC power supply phase different from that of the first diode, and the electric charge accumulated in the third capacitor Accordingly, a circuit for charging the fourth capacitor is formed.
【００１６】前記切替駆動回路は、前記第４のコンデン
サの端子電圧が予め定められた動作電圧に上昇したと
き、前記切替回路をオンにする。The switching drive circuit turns on the switching circuit when the terminal voltage of the fourth capacitor rises to a predetermined operating voltage.
【００１７】上記構成において、交流電源が、例えばＡ
Ｃ１００ＶとＡＣ２００Ｖとの間で選択される場合を想
定する。ＡＣ２００Ｖが選択されたとき、切換回路が開
路される。すると、ＡＣ２００Ｖの交流入力は、全波整
流回路で全波整流され、その整流出力が第１のコンデン
サ及び第２のコンデンサにより平滑化され、直流ライン
間にＡＣ２００Ｖに対応した直流電圧が得られる。In the above configuration, the AC power supply is, for example, A
It is assumed that the voltage is selected between C100V and AC200V. When AC200V is selected, the switching circuit is opened. Then, the AC input of AC 200 V is full-wave rectified by the full-wave rectifier circuit, the rectified output is smoothed by the first capacitor and the second capacitor, and a DC voltage corresponding to AC 200 V is obtained between the DC lines.
【００１８】交流電源としてＡＣ１００Ｖが選択された
場合は、切換回路が閉じられる。すると、一の半サイク
ル時には、全波整流回路を構成するダイオードの１つを
通してＡＣ１００Ｖが整流され、その整流出力が第１の
コンデンサによって平滑化される。このとき、第１のコ
ンデンサの端子電圧はＡＣ１００Ｖに対応した直流電圧
となる。When AC 100 V is selected as the AC power supply, the switching circuit is closed. Then, in one half cycle, AC 100 V is rectified through one of the diodes constituting the full-wave rectifier circuit, and the rectified output is smoothed by the first capacitor. At this time, the terminal voltage of the first capacitor is a DC voltage corresponding to AC 100V.
【００１９】一方、他の半サイクル時には、全波整流回
路を構成する他のダイオードを通してＡＣ１００Ｖが整
流され、その整流出力が第２のコンデンサによって平滑
化される。このとき、第２のコンデンサの端子電圧はＡ
Ｃ１００Ｖに対応した直流電圧となる。直流ライン間に
は、正サイクル時の端子電圧と負サイクル時の端子電圧
を重ね合せた倍電圧直流電圧が得られる。On the other hand, in another half cycle, AC 100 V is rectified through another diode constituting the full-wave rectifier circuit, and the rectified output is smoothed by the second capacitor. At this time, the terminal voltage of the second capacitor is A
It becomes a DC voltage corresponding to C100V. Between the DC lines, a doubled DC voltage obtained by superimposing the terminal voltage in the positive cycle and the terminal voltage in the negative cycle is obtained.
【００２０】突入電流制限回路は、入力電流ラインに対
する突入電流制限抵抗値が、倍電圧整流回路及び全波整
流回路の別に応じて変化する。具体的には、突入電流制
限抵抗値は、ＡＣ１００Ｖ交流電源系が接続され、倍電
圧整流回路が構成される場合の方が、ＡＣ２００Ｖ交流
電源系が接続され、全波整流回路が構成される場合より
も低くなる。これにより、ＡＣ１００Ｖ交流電源系が接
続されたときの損失を減少させ、効率を向上させること
ができる。In the rush current limiting circuit, the rush current limiting resistance value for the input current line changes according to the voltage doubler rectifier circuit and the full-wave rectifier circuit. Specifically, the inrush current limiting resistance value is determined when the AC 100 V AC power supply system is connected and the voltage doubler rectifier circuit is configured, and when the AC 200 V AC power supply system is connected and the full-wave rectifier circuit is configured. Lower than. Thereby, the loss when the AC 100 V AC power supply system is connected can be reduced, and the efficiency can be improved.
【００２１】本発明に係る電源回路は、更に、遅延回路
及び切替駆動回路を含んでいる。遅延回路において、第
１のダイオードは、交流電源のある位相において、第３
のコンデンサを一方向に充電する回路を構成する。これ
により、第３のコンデンサが充電される。第２のダイオ
ードは、第１のダイオードとは異なる交流電源位相で、
第３のコンデンサ及び第４のコンデンサの直列回路を構
成し、第３のコンデンサに蓄積された電荷に応じて第４
のコンデンサを充電する回路を構成する。この回路作用
により、電源投入後、第４のコンデンサの端子電圧が上
昇していく。The power supply circuit according to the present invention further includes a delay circuit and a switching drive circuit. In the delay circuit, the first diode is connected to the third diode in a certain phase of the AC power supply.
A circuit for charging the capacitor in one direction. Thereby, the third capacitor is charged. The second diode has a different AC power phase than the first diode,
Forming a series circuit of a third capacitor and a fourth capacitor;
A circuit that charges the capacitor of Due to this circuit operation, the terminal voltage of the fourth capacitor increases after the power is turned on.
【００２２】切替駆動回路は、第４のコンデンサの端子
電圧が予め定められた電圧に上昇したとき、切替回路を
オンにする。これにより、全波整流回路から倍電圧整流
回路に自動的に切り替えられることになる。切替駆動回
路を動作させる第４のコンデンサの端子電圧は、上述し
たように、電源投入後、次第に上昇していく。従って、
切替駆動回路により切替回路がオンになるタイミング
は、電源投入時から少し遅れる。この遅れ時間の間、全
波整流回路が維持され、第１のコンデンサ及び第２のコ
ンデンサが充電される。The switching drive circuit turns on the switching circuit when the terminal voltage of the fourth capacitor rises to a predetermined voltage. This automatically switches from the full-wave rectifier circuit to the voltage doubler rectifier circuit. As described above, the terminal voltage of the fourth capacitor that operates the switching drive circuit gradually increases after the power is turned on. Therefore,
The timing at which the switching circuit is turned on by the switching drive circuit is slightly delayed from when the power is turned on. During this delay time, the full-wave rectifier circuit is maintained, and the first capacitor and the second capacitor are charged.
【００２３】このため、切替回路がオンとなって、全波
整流回路から倍電圧整流回路に切り替わった時点では、
第１のコンデンサ及び第２のコンデンサの充電が進んで
おり、従って、切替回路がオンした時の突入電流が低下
する。For this reason, when the switching circuit is turned on and the full-wave rectifier circuit is switched to the voltage doubler rectifier circuit,
The charging of the first capacitor and the second capacitor is progressing, and therefore, the rush current when the switching circuit is turned on decreases.
【００２４】本発明は、上述した回路作用によって、突
入電流を抑制するのであって、突入電流制限抵抗値を増
大させて突入電流を抑制するものではない。突入電流制
限抵抗値を小さくしても、突入電流は無視できる程度の
僅かな増加に抑制できる。従って、ＡＣ１００Ｖ交流電
源のための突入電流制限抵抗値を小さくして定常時損失
を低下させ、ＡＣ１００Ｖ及びＡＣ２００Ｖの交流電源
の両定常時損失をほぼ一致させることができる。According to the present invention, the inrush current is suppressed by the above-described circuit operation, but the inrush current is not suppressed by increasing the inrush current limiting resistance value. Even if the inrush current limiting resistance value is reduced, the inrush current can be suppressed to a negligible slight increase. Therefore, the steady-state loss can be reduced by reducing the inrush current limiting resistance value for the AC 100 V AC power supply, and the steady-state losses of the AC 100 V and AC 200 V AC power supplies can be made substantially equal.
【００２５】本発明に係る電源回路は、例えばスイッチ
ング電源のようにそれ自体独立した形態を取る電源のみ
ならず、各種電子機器の電源部等のように独立した形態
を取らない電源等にも、広く適用し得る。The power supply circuit according to the present invention is applicable not only to a power supply that takes an independent form itself such as a switching power supply, but also to a power supply that does not take an independent form such as a power supply section of various electronic devices. Widely applicable.
【００２６】[0026]
【発明の実施の形態】図１は本発明に係る電源回路の電
気回路接続図である。本発明に係る電源回路は、ダイオ
ードブリッジ回路１と、コンデンサ回路２と、切換回路
３と、切替駆動回路４と、補助電源回路５とを含み、電
圧値の異なる２種の交流電源６、例えばＡＣ１００Ｖ及
びＡＣ２００Ｖが選択的に入力され、これらの２種の交
流電源６を略同一値の直流電圧Ｖ０に変換して出力す
る。この直流電圧Ｖ０が負荷７に供給される。負荷７の
代表例はスイッチング電源である。スイッチング電源に
は、それ自体が独立した電源のみならず、各種電子機器
の電源部等のように独立した形態を取らない電源等も含
まれる。FIG. 1 is an electric circuit connection diagram of a power supply circuit according to the present invention. The power supply circuit according to the present invention includes a diode bridge circuit 1, a capacitor circuit 2, a switching circuit 3, a switching drive circuit 4, and an auxiliary power supply circuit 5, and two types of AC power supplies 6 having different voltage values, for example, AC100V and AC200V are selectively input, and these two types of AC power supplies 6 are converted into DC voltages V0 having substantially the same value and output. This DC voltage V0 is supplied to the load 7. A typical example of the load 7 is a switching power supply. The switching power supply includes not only an independent power supply but also a power supply that does not take an independent form such as a power supply unit of various electronic devices.
【００２７】ダイオードブリッジ回路１は、交流入力端
ａ、ｂ及び整流出力端ｃ、ｄを有する。コンデンサ回路
２は、少なくとも第１のコンデンサ２１及び第２のコン
デンサ２２を含み、第１のコンデンサ２１及び第２のコ
ンデンサ２２は、ダイオードブリッジ回路１の整流出力
端ｃーｄ間において直列に接続されている。The diode bridge circuit 1 has AC input terminals a and b and rectification output terminals c and d. The capacitor circuit 2 includes at least a first capacitor 21 and a second capacitor 22. The first capacitor 21 and the second capacitor 22 are connected in series between the rectification output terminals cd of the diode bridge circuit 1. ing.
【００２８】切換回路３は、一方の交流電源６の入力時
に閉路されてダイオードブリッジ回路１による倍電圧整
流回路を構成し、他方の交流電源６の入力時に開路され
てダイオードブリッジ回路１による全波整流回路が構成
されるように、ダイオードブリッジ回路１の交流入力端
ｂと、第１のコンデンサ２１及び第２のコンデンサ２２
の接続点ｅとの間に接続されている。図示された切替回
路３は、トライアック等の双方向性三端子スイッチ素子
で構成され、双方向性三端子スイッチ素子のゲートに切
替駆動回路４からのトリガ信号が供給される回路構成と
なっている。The switching circuit 3 is closed when one of the AC power supplies 6 is input to form a voltage doubler rectifier circuit by the diode bridge circuit 1, and is opened when the other AC power supply 6 is input and is full-wave by the diode bridge circuit 1. An AC input terminal b of the diode bridge circuit 1 and a first capacitor 21 and a second capacitor 22 so that a rectifier circuit is formed.
And the connection point e. The illustrated switching circuit 3 includes a bidirectional three-terminal switch element such as a triac, and has a circuit configuration in which a trigger signal from the switching drive circuit 4 is supplied to the gate of the bidirectional three-terminal switch element. .
【００２９】上記構成において、交流電源６が、例えば
ＡＣ１００ＶとＡＣ２００Ｖとの間で選択される場合に
おいて、ＡＣ２００Ｖが選択されたとき、切替駆動回路
４から供給されるゲートトリガ信号により、切換回路３
が開路される。すると、ＡＣ２００Ｖの交流入力は、ダ
イオードブリッジ回路１で全波整流され、その整流出力
が第１のコンデンサ２１及び第２のコンデンサ２２によ
り平滑化され、直流ライン間にＡＣ２００Ｖに対応した
直流電圧Ｖ０が得られる。In the above configuration, when the AC power supply 6 is selected, for example, between AC100V and AC200V, when the AC200V is selected, the switching circuit 3 is switched by the gate trigger signal supplied from the switching drive circuit 4.
Is opened. Then, the AC input of AC 200 V is full-wave rectified by the diode bridge circuit 1, the rectified output is smoothed by the first capacitor 21 and the second capacitor 22, and the DC voltage V 0 corresponding to AC 200 V is applied between the DC lines. can get.
【００３０】交流電源６としてＡＣ１００Ｖが選択され
た場合は、切換回路３が閉じられる。すると、正サイク
ル時には、ダイオードブリッジ回路１を構成するダイオ
ードの１つを通してＡＣ１００Ｖが整流され、その整流
出力が第１のコンデンサ２１によって平滑化される。こ
のとき、第１のコンデンサ２１の端子電圧はＡＣ１００
Ｖに対応した直流電圧となる。一方、負サイクル時に
は、ダイオードブリッジ回路１を構成する他のダイオー
ドを通してＡＣ１００Ｖが整流され、その整流出力が第
２のコンデンサ２２によって平滑化される。このとき、
第２のコンデンサ２２の端子電圧はＡＣ１００Ｖに対応
した直流電圧となる。よって、直流ライン間には、正サ
イクル時の端子電圧と負サイクル時の端子電圧を重ね合
せた倍電圧直流電圧Ｖ０が得られる。When AC 100 V is selected as the AC power supply 6, the switching circuit 3 is closed. Then, in the positive cycle, AC 100 V is rectified through one of the diodes constituting the diode bridge circuit 1, and the rectified output is smoothed by the first capacitor 21. At this time, the terminal voltage of the first capacitor 21 is AC100
DC voltage corresponding to V. On the other hand, during a negative cycle, AC 100 V is rectified through another diode constituting the diode bridge circuit 1, and the rectified output is smoothed by the second capacitor 22. At this time,
The terminal voltage of the second capacitor 22 is a DC voltage corresponding to AC 100V. Therefore, a doubled DC voltage V0 obtained by superposing the terminal voltage in the positive cycle and the terminal voltage in the negative cycle is obtained between the DC lines.
【００３１】抵抗Ｒ１及びＲ２は突入電流制限回路を構
成する。突入電流制限回路は、入力電流ラインに対する
突入電流制限抵抗値が、倍電圧整流回路及び全波整流回
路の別に応じて変化する。具体的には、ＡＣ１００Ｖの
交流電源６が接続された場合、切替回路３がオンとな
り、倍電圧整流回路が構成されるので、突入電流制限抵
抗値は、抵抗Ｒ１となる。The resistors R1 and R2 form an inrush current limiting circuit. In the rush current limiting circuit, the rush current limiting resistance value for the input current line changes according to the voltage doubler rectifier circuit and the full-wave rectifier circuit. Specifically, when the AC power supply 6 of AC100V is connected, the switching circuit 3 is turned on and the voltage doubler rectifier circuit is configured, so that the inrush current limiting resistance value is the resistance R1.
【００３２】ＡＣ２００Ｖの交流電源６が接続された場
合、切替回路３がオフとなリ、ダイオードブリッジ回路
１が全波整流回路として動作するので、突入電流制限抵
抗値は、抵抗Ｒ１と抵抗Ｒ２との和（Ｒ１＋Ｒ２）とな
る。即ち、突入電流制限抵抗値は、ＡＣ１００Ｖの交流
電源６が接続された場合の方が、ＡＣ２００Ｖの交流電
源６が接続された場合よりも低くなる。これにより、Ａ
Ｃ１００Ｖの交流電源６が接続されたときの損失を減少
させ、効率を向上させることができる。When the AC power supply 6 of 200 V AC is connected, the switching circuit 3 is turned off, and the diode bridge circuit 1 operates as a full-wave rectifier circuit. Therefore, the inrush current limiting resistance value is determined by the resistances of the resistors R1 and R2. (R1 + R2). That is, the inrush current limiting resistance value is lower when the AC power supply 6 of 100 VAC is connected than when the AC power supply 6 of 200 VAC is connected. Thus, A
The loss when the AC power supply 6 of C100V is connected can be reduced, and the efficiency can be improved.
【００３３】本発明に係る電源回路は、更に、遅延回路
５及び切替駆動回路４を含んでいる。実施例に示す遅延
回路５において、第１のダイオード５１は、図２に示す
ように、交流電源６のある位相において、第３のコンデ
ンサ５３を一方向に充電する回路ＩＣ１を構成する。こ
れにより、第３のコンデンサ５３が充電される。The power supply circuit according to the present invention further includes a delay circuit 5 and a switching drive circuit 4. In the delay circuit 5 shown in the embodiment, the first diode 51 forms a circuit IC1 that charges the third capacitor 53 in one direction in a certain phase of the AC power supply 6, as shown in FIG. Thus, the third capacitor 53 is charged.
【００３４】第２のダイオード５２は、第１のダイオー
ド５１とは異なる交流電源６の位相で、第３のコンデン
サ５３及び第４のコンデンサ５４の直列回路を構成し、
第３のコンデンサ５３に蓄積された電荷に応じて、第４
のコンデンサ５４を充電する回路ＩＣ２を構成する。こ
の回路作用により、電源投入後、交流電源６の交流サイ
クルによって、第４のコンデンサ５４の端子電圧Ｖｃが
上昇していく。The second diode 52 forms a series circuit of a third capacitor 53 and a fourth capacitor 54 with a phase of the AC power supply 6 different from that of the first diode 51.
Depending on the charge stored in the third capacitor 53, the fourth
Circuit IC2 for charging the capacitor 54 of FIG. By this circuit operation, after the power is turned on, the terminal voltage Vc of the fourth capacitor 54 is increased by the AC cycle of the AC power supply 6.
【００３５】図４は交流電源６の位相と、第１及び第２
のダイオード５１、５２による第３及び第４のコンデン
サ５３、５４の充電タイミングとの関係を示す図であ
る。図において、参照符号ＩＣ１は第３のコンデンサ５
３に流れる電流、参照符号ＩＣ２は第３のコンデンサ５
３及び第４のコンデンサ５４に流れる電流を示してい
る。参照符号Ｖａｃは交流電源６の波形である。横軸は
交流電源６の位相を示す。FIG. 4 shows the phase of the AC power supply 6 and the first and second phases.
FIG. 6 is a diagram showing a relationship between the charging timing of the third and fourth capacitors 53 and 54 by the diodes 51 and 52 of FIG. In the figure, reference numeral IC1 denotes a third capacitor 5
3, the current IC3 is the third capacitor 5
The current flowing through the third and fourth capacitors 54 is shown. Reference numeral Vac is a waveform of the AC power supply 6. The horizontal axis indicates the phase of the AC power supply 6.
【００３６】図示するように、第１のダイオード５１を
通して、第３のコンデンサ５３に充電電流ＩＣ１が流れ
るのは、交流電源６から供給される交流電圧Ｖａｃが下
降する位相、即ち、ｄ（Ｖａｃ）／ｄｔ＜０の範囲であ
る。As shown, the charging current IC1 flows through the first diode 51 to the third capacitor 53 because of the falling phase of the AC voltage Vac supplied from the AC power supply 6, that is, d (Vac). / Dt <0.
【００３７】また、第２のダイオード５２が導通し、第
３のコンデンサ５３に蓄積された電荷に応じて、第４の
コンデンサ５４を充電する回路ＩＣ２が構成され、電流
ＩＣ２が流れるるのは、交流電圧Ｖａｃが上昇する位
相、即ち、ｄ（Ｖａｃ）／ｄｔ＞０の範囲である。A circuit IC2 for charging the fourth capacitor 54 according to the electric charge stored in the third capacitor 53 when the second diode 52 conducts, and the current IC2 flows The phase in which the AC voltage Vac increases is in the range of d (Vac) / dt> 0.
【００３８】切替駆動回路４は、第４のコンデンサ５４
の端子電圧Ｖｃが予め定められた電圧に上昇したとき、
切替回路３をオンにする。これにより、全波整流回路か
ら倍電圧整流回路に自動的に切り替えられることにな
る。切替駆動回路４を動作させる第４のコンデンサ５４
の端子電圧Ｖｃは、上述したように、電源投入後、次第
に上昇していく。従って、切替駆動回路４により切替回
路３がオンになるタイミングは、電源投入時から少し遅
れる。この遅れ時間の間、全波整流回路が維持され、第
１のコンデンサ２１及び第２のコンデンサ２２が充電さ
れる。The switching drive circuit 4 includes a fourth capacitor 54
When the terminal voltage Vc rises to a predetermined voltage,
The switching circuit 3 is turned on. This automatically switches from the full-wave rectifier circuit to the voltage doubler rectifier circuit. Fourth capacitor 54 for operating switching drive circuit 4
As described above, the terminal voltage Vc gradually increases after the power is turned on. Therefore, the timing at which the switching circuit 3 is turned on by the switching drive circuit 4 is slightly delayed from when the power is turned on. During this delay time, the full-wave rectifier circuit is maintained, and the first capacitor 21 and the second capacitor 22 are charged.
【００３９】このため、切替回路３がオンとなって、全
波整流回路から倍電圧整流回路に切り替わった時点で
は、第１のコンデンサ２１及び第２のコンデンサ２２の
充電が進んでおり、従って、切替回路３がオンした時の
突入電流が低下する。For this reason, when the switching circuit 3 is turned on to switch from the full-wave rectifier circuit to the voltage doubler rectifier circuit, the charging of the first capacitor 21 and the second capacitor 22 has progressed. The rush current when the switching circuit 3 is turned on decreases.
【００４０】本発明では、上述した回路作用によって、
突入電流を抑制するのであって、突入電流制限抵抗値Ｒ
１を増大させて突入電流を抑制するものではない。突入
電流制限抵抗値Ｒ１を小さくしても、突入電流は無視で
きる程度の僅かな増加に留まる。従って、突入電流を増
加させずに、ＡＣ１００Ｖの交流電源６のための突入電
流制限抵抗値Ｒ１を小さくして定常時損失を低下させ、
ＡＣ１００Ｖの交流電源６を接続した時の定常時損失
を、ＡＣ２００Ｖの交流電源６を接続した時の定常時損
失とほぼ一致させることができる。In the present invention, by the above-described circuit operation,
The inrush current is suppressed, and the inrush current limiting resistance R
It does not mean that the rush current is suppressed by increasing the value of “1”. Even if the inrush current limiting resistance value R1 is reduced, the inrush current is only negligibly small. Therefore, without increasing the inrush current, the inrush current limiting resistance value R1 for the AC power supply 6 of 100 V AC is reduced to reduce the steady-state loss,
The steady-state loss when the AC power supply 6 of AC 100 V is connected can be made to substantially match the steady-state loss when the AC power supply 6 of AC 200 V is connected.
【００４１】図１に示す実施例は、更に、入力電圧検出
回路８を含んでいる。入力電圧検出回路８は、ＡＣ１０
０Ｖ及びＡＣ２００Ｖの交流電源６のうち、交流電圧値
の高いＡＣ２００Ｖの交流電源６が入力されたとき、第
４のコンデンサ５４の端子電圧Ｖｃが、切替駆動回路４
の動作電圧に到達するのを阻止する。図示された実施例
では、切替駆動回路４の入力側において、第４のコンデ
ンサ５４に並列に接続されたスイッチ素子９を有してい
る。入力電圧検出回路８は、ＡＣ２００Ｖの交流電源６
が入力されたとき、スイッチ素子９をオンさせる。これ
により、第４のコンデンサ５４の端子電圧Ｖｃが、切替
駆動回路４の動作電圧に到達するのが阻止される。従っ
て、ＡＣ２００Ｖの交流電源６が入力されたときは、切
替回路３はオフの状態に保たれ、ダイオードブリッジ回
路１による全波整流回路が構成される。The embodiment shown in FIG. 1 further includes an input voltage detection circuit 8. The input voltage detection circuit 8 is provided with an AC10
When the AC power supply 6 of AC 200 V having a high AC voltage value is inputted from the AC power supplies 6 of 0 V and 200 V AC, the terminal voltage Vc of the fourth capacitor 54 is changed to the switching drive circuit 4.
To reach the operating voltage. In the embodiment shown, on the input side of the switching drive circuit 4, there is a switching element 9 connected in parallel to a fourth capacitor 54. The input voltage detection circuit 8 includes an AC power supply 6 of 200 VAC.
Is input, the switch element 9 is turned on. This prevents the terminal voltage Vc of the fourth capacitor 54 from reaching the operating voltage of the switching drive circuit 4. Therefore, when the AC power supply 6 of AC 200 V is input, the switching circuit 3 is kept off, and a full-wave rectifier circuit by the diode bridge circuit 1 is configured.
【００４２】図５は本発明に係る電源回路の別の実施例
を示す電気回路図である。図１に示された実施例の構成
部分と同一の構成部分については、同一の参照符号を付
してある。この実施例においても、補助電源回路５は、
第１のダイオード５１と、第２のダイオード５２と、第
３のコンデンサ５３と、第４のコンデンサ５４とを含
む。第１のダイオード５１は、図６に示すように、交流
電源６のある位相において、交流電源６により第３のコ
ンデンサ５３を充電する回路ＩＣ１を構成する。これに
より、第３のコンデンサ５３が充電される。第１のダイ
オード５１を通して、第３のコンデンサ５３が充電され
る交流電源６の位相は、交流電源６から供給される交流
電圧Ｖａｃが上昇する位相、即ち、ｄ（Ｖａｃ）／ｄｔ
＞０の範囲である。FIG. 5 is an electric circuit diagram showing another embodiment of the power supply circuit according to the present invention. The same components as those of the embodiment shown in FIG. 1 are denoted by the same reference numerals. Also in this embodiment, the auxiliary power supply circuit 5
A first diode 51, a second diode 52, a third capacitor 53, and a fourth capacitor 54 are included. As shown in FIG. 6, the first diode 51 constitutes a circuit IC1 that charges the third capacitor 53 with the AC power supply 6 in a certain phase of the AC power supply 6. Thus, the third capacitor 53 is charged. The phase of the AC power supply 6 through which the third capacitor 53 is charged through the first diode 51 is the phase at which the AC voltage Vac supplied from the AC power supply 6 rises, that is, d (Vac) / dt.
> 0.
【００４３】第２のダイオード５２は、図７に示すよう
に、第１のダイオード５１とは異なる交流電源６の位相
で、第３のコンデンサ５３及び第４のコンデンサ５４の
直列回路を構成し、第３のコンデンサ５３に蓄積された
電荷に応じて第４のコンデンサ５４を充電する回路ＩＣ
２を構成する。この回路作用により、電源投入後、第４
のコンデンサ５４の端子電圧Ｖｃが上昇していく。この
回路作用を生じる交流電源６の位相は、交流電圧Ｖａｃ
が低下する位相、即ち、ｄ（Ｖａｃ）／ｄｔ＜０の範囲
である。As shown in FIG. 7, the second diode 52 forms a series circuit of a third capacitor 53 and a fourth capacitor 54 with a phase of the AC power supply 6 different from that of the first diode 51. A circuit IC for charging the fourth capacitor 54 in accordance with the charge stored in the third capacitor 53
Constituting No. 2. By this circuit operation, after power is turned on,
The terminal voltage Vc of the capacitor 54 increases. The phase of the AC power supply 6 that produces this circuit action is the AC voltage Vac
Is in the range of d (Vac) / dt <0.
【００４４】切替駆動回路４は、第４のコンデンサ５４
の端子電圧Ｖｃが予め定められた電圧に上昇したとき、
切替回路３をオンにする。これにより、全波整流回路か
ら倍電圧整流回路に自動的に切り替えられることにな
る。切替駆動回路４を動作させる第４のコンデンサ５４
の端子電圧Ｖｃは、上述したように、電源投入後、次第
に上昇していく。従って、切替駆動回路４により切替回
路３がオンになるタイミングは、電源投入時から少し遅
れる。この遅れ時間の間、全波整流回路が維持され、第
１のコンデンサ２１及び第２のコンデンサ２２が充電さ
れる。The switching drive circuit 4 includes a fourth capacitor 54
When the terminal voltage Vc rises to a predetermined voltage,
The switching circuit 3 is turned on. This automatically switches from the full-wave rectifier circuit to the voltage doubler rectifier circuit. Fourth capacitor 54 for operating switching drive circuit 4
As described above, the terminal voltage Vc gradually increases after the power is turned on. Therefore, the timing at which the switching circuit 3 is turned on by the switching drive circuit 4 is slightly delayed from when the power is turned on. During this delay time, the full-wave rectifier circuit is maintained, and the first capacitor 21 and the second capacitor 22 are charged.
【００４５】このため、切替回路３がオンとなって、全
波整流回路から倍電圧整流回路に切り替わった時点で
は、第１のコンデンサ２１及び第２のコンデンサ２２の
充電が進んでおり、従って、切替回路３がオンした時の
突入電流が低下する。For this reason, when the switching circuit 3 is turned on to switch from the full-wave rectifier circuit to the voltage doubler rectifier circuit, the charging of the first capacitor 21 and the second capacitor 22 has progressed. The rush current when the switching circuit 3 is turned on decreases.
【００４６】この実施例の場合も、上述した回路作用に
よって、突入電流を抑制するのであって、突入電流制限
抵抗値Ｒ１を増大させて突入電流を抑制するものではな
い。突入電流制限抵抗値を小さくしても、突入電流は無
視できる程度の僅かな増加に留まる。従って、突入電流
を増加させずに、ＡＣ１００Ｖの交流電源６のための突
入電流制限抵抗値Ｒ１を小さくして定常時損失を低下さ
せ、ＡＣ１００Ｖの交流電源６を接続した時の定常時損
失を、ＡＣ２００Ｖの交流電源６を接続した時の定常時
損失とほぼ一致させることができる。Also in the case of this embodiment, the rush current is suppressed by the above-described circuit operation, and the rush current is not suppressed by increasing the rush current limiting resistance value R1. Even if the inrush current limiting resistance value is reduced, the inrush current is only negligibly small. Therefore, without increasing the inrush current, the inrush current limiting resistance value R1 for the AC 100 V AC power supply 6 is reduced to reduce the steady-state loss, and the steady-state loss when the AC 100 V AC power supply 6 is connected, It can be made to substantially match the steady-state loss when the AC power supply 6 of 200 V AC is connected.
【００４７】図８は本発明に係る電源回路の具体的な回
路例を示している。図において、図１〜図６に示された
構成部分と同一の構成部分については、同一の参照符号
を付してある。実施例において、切替駆動回路４は、コ
ンデンサ４１、抵抗４２、双方向性スイッチ素子（ダイ
アック）４３及び抵抗４４を含んでいる。コンデンサ４
１の一端は第４のコンデンサ５４の一端に接続され、他
端は抵抗４２の一端に接続されている。抵抗４２の他端
は、双方向性スイッチ素子４３の第１の電極に接続さ
れ、双方向性スイッチ素子４３の第２の電極は、切替回
路３を構成する双方向性三端子スイッチ素子のゲートに
接続されている。抵抗４４は、コンデンサ４１と抵抗４
２の接続点と、第４のコンデンサ５４の他端との間に接
続されている。FIG. 8 shows a specific circuit example of the power supply circuit according to the present invention. In the drawings, the same components as those shown in FIGS. 1 to 6 are denoted by the same reference numerals. In the embodiment, the switching drive circuit 4 includes a capacitor 41, a resistor 42, a bidirectional switch element (diak) 43, and a resistor 44. Capacitor 4
One end is connected to one end of the fourth capacitor 54, and the other end is connected to one end of the resistor 42. The other end of the resistor 42 is connected to the first electrode of the bidirectional switch element 43, and the second electrode of the bidirectional switch element 43 is connected to the gate of the bidirectional three-terminal switch element forming the switching circuit 3. It is connected to the. The resistor 44 is composed of the capacitor 41 and the resistor 4
2 and the other end of the fourth capacitor 54.
【００４８】ＡＣ１００Ｖの交流電源６が供給されてい
る場合において、第４のコンデンサ５４の端子電圧Ｖｃ
が予め定められた電圧に上昇すると、切替回路３を構成
する双方向性三端子スイッチ素子がオンになる。これに
より、全波整流回路から倍電圧整流回路に自動的に切り
替えられることになる。切替駆動回路４を動作させる第
４のコンデンサ５４の端子電圧Ｖｃは、上述したよう
に、電源投入後、次第に上昇していく。従って、切替駆
動回路４により切替回路３がオンになるタイミングは、
電源投入時から少し遅れる。この遅れ時間の間、全波整
流回路が維持され、第１のコンデンサ２１及び第２のコ
ンデンサ２２が充電される。When the AC power supply 6 of 100 V AC is supplied, the terminal voltage Vc of the fourth capacitor 54 is
Rises to a predetermined voltage, the bidirectional three-terminal switch element constituting the switching circuit 3 is turned on. This automatically switches from the full-wave rectifier circuit to the voltage doubler rectifier circuit. As described above, the terminal voltage Vc of the fourth capacitor 54 for operating the switching drive circuit 4 gradually increases after the power is turned on. Therefore, the timing at which the switching circuit 3 is turned on by the switching drive circuit 4 is
Slight delay from power-on. During this delay time, the full-wave rectifier circuit is maintained, and the first capacitor 21 and the second capacitor 22 are charged.
【００４９】このため、切替回路３がオンとなって、全
波整流回路から倍電圧整流回路に切り替わった時点で
は、第１のコンデンサ２１及び第２のコンデンサ２２の
充電が進んでおり、従って、切替回路３がオンした時の
突入電流が低下する。結局、入力される交流電源系統の
如何に係らず、定常時の損失をほぼ一定化し得ることに
なる。For this reason, when the switching circuit 3 is turned on to switch from the full-wave rectifier circuit to the voltage doubler rectifier circuit, the charging of the first capacitor 21 and the second capacitor 22 has progressed. The rush current when the switching circuit 3 is turned on decreases. As a result, regardless of the input AC power supply system, the loss in the steady state can be made substantially constant.
【００５０】入力電圧検出回路８は、抵抗８１と、ツェ
ナーダイオード８２と、トランジスタ８３と、抵抗８４
とを含む。抵抗８１及びツェナーダイオード８２は直列
に接続され、直列接続回路の両端が、電源ラインとトラ
ンジスタ８３のベースとに接続されている。トランジス
タ８３のコレクタは、抵抗８４を介して、スイッチ素子
９に導かれている。The input voltage detecting circuit 8 includes a resistor 81, a Zener diode 82, a transistor 83, and a resistor 84.
And The resistor 81 and the Zener diode 82 are connected in series, and both ends of the series connection circuit are connected to the power supply line and the base of the transistor 83. The collector of the transistor 83 is led to the switch element 9 via the resistor 84.
【００５１】スイッチ素子９はトランジスタでなり、そ
のエミッタが第４のコンデンサ５４の一端に接続され、
コレクタが、入力電圧検出回路８を構成するトランジス
タ８３のベースに接続されている。スイッチ素子９を構
成するトランジスタのベースには、抵抗８４を通して、
入力電圧検出回路８を構成するトランジスタ８３のコレ
クタ出力が供給される。The switching element 9 is a transistor, the emitter of which is connected to one end of the fourth capacitor 54,
The collector is connected to the base of the transistor 83 forming the input voltage detection circuit 8. The resistor 84 is connected to the base of the transistor constituting the switch element 9 through a resistor 84.
The collector output of the transistor 83 constituting the input voltage detection circuit 8 is supplied.
【００５２】上述した入力電圧検出回路８において、Ａ
Ｃ２００Ｖの交流電源６が入力されたとき、ツェナーダ
イオード８２が導通し、それによってトランジスタ８３
がオンになる。トランジスタ８３がオンになると、続い
て、スイッチ素子９を構成するトランジスタがオンにな
る。スイッチ素子９を構成するトランジスタがオンにな
ると、トランジスタ８３がオン状態に保持される。これ
ら２つのトランジスタ８３、９によって、第４のコンデ
ンサ５４が短絡される。このため、第４のコンデンサ５
４の端子電圧Ｖｃが、ほぼゼロに保たれることになり、
切替回路３がオフの状態に保たれ、ダイオードブリッジ
回路１による全波整流回路が構成される。In the input voltage detection circuit 8 described above, A
When the AC power supply 6 of C200V is input, the Zener diode 82 conducts, thereby causing the transistor 83
Turns on. When the transistor 83 is turned on, subsequently, the transistor forming the switch element 9 is turned on. When the transistor constituting the switch element 9 is turned on, the transistor 83 is kept on. The fourth capacitor 54 is short-circuited by these two transistors 83 and 9. Therefore, the fourth capacitor 5
4, the terminal voltage Vc is kept substantially zero.
The switching circuit 3 is kept in the off state, and a full-wave rectifier circuit by the diode bridge circuit 1 is configured.
【００５３】図９は本発明に係る電源回路の具体的な回
路例を示している。図において、図８に示された構成部
分と同一の構成部分については、同一の参照符号を付し
てある。実施例において、切替回路３は双方向性三端子
スイッチ素子によって構成されている。双方向性三端子
スイッチ素子の第１の電極は、突入電流制限用抵抗Ｒ２
に接続されている。双方向性三端子スイッチ素子の第２
の電極は、第１のコンデンサ２１及び第２のコンデナの
接続点ｅに接続されている。FIG. 9 shows a specific circuit example of the power supply circuit according to the present invention. In the figure, the same components as those shown in FIG. 8 are denoted by the same reference numerals. In the embodiment, the switching circuit 3 is configured by a bidirectional three-terminal switch element. The first electrode of the bidirectional three-terminal switch element is provided with an inrush current limiting resistor R2.
It is connected to the. Second of the bidirectional three-terminal switch elements
Are connected to a connection point e between the first capacitor 21 and the second condenser.
【００５４】ＡＣ１００Ｖの交流電源６が入力されてい
て、切替回路３がオンになり、倍電圧整流回路が構成さ
れている場合、抵抗Ｒ１による突入電流制限作用が得ら
れる。ＡＣ２００Ｖの交流電源６が入力されていて、切
替回路３がオフになり、全波整流回路が構成されている
場合、抵抗（Ｒ１＋Ｒ２）による突入電流制限作用が得
られる。When the AC power supply 6 of AC 100 V is input, the switching circuit 3 is turned on, and the voltage doubler rectifier circuit is formed, the rush current limiting action by the resistor R1 is obtained. When the AC power supply 6 of 200 V is input, the switching circuit 3 is turned off, and a full-wave rectifier circuit is configured, an inrush current limiting action by the resistor (R1 + R2) is obtained.
【００５５】切替駆動回路４は、ツェナーダイオード４
５、抵抗４６及び発光ダイオード４７の直列回路と、双
方向性フォトスイッチ素子４８とを含んでいる。ツェナ
ーダイオード４５、抵抗４６及び発光ダイオード４７の
直列回路は第４のコンデンサ５４の両端に接続されてい
る。双方向性フォトスイッチ素子４８は発光ダイオード
４７によって駆動される。双方向性フォトスイッチ素子
４８は第１の電極が切替回路３を構成する双方向性スイ
ッチ素子のゲートに接続され、第２の電極が、切替回路
３を構成する双方向性三端子スイッチ素子の第２の電極
に接続されている。勿論、発光ダイオード４７と双方向
性スイッチ素子４８とが一体となったフォトトライアッ
クを用いてもよい。The switching drive circuit 4 includes a Zener diode 4
5, a series circuit of a resistor 46 and a light emitting diode 47, and a bidirectional photoswitch element 48. A series circuit of the Zener diode 45, the resistor 46, and the light emitting diode 47 is connected to both ends of the fourth capacitor 54. The bidirectional photoswitch element 48 is driven by a light emitting diode 47. The bidirectional photoswitch element 48 has a first electrode connected to the gate of the bidirectional switch element forming the switching circuit 3, and a second electrode connected to the bidirectional three-terminal switching element forming the switching circuit 3. It is connected to the second electrode. Of course, a phototriac in which the light emitting diode 47 and the bidirectional switch element 48 are integrated may be used.
【００５６】ＡＣ１００Ｖの交流電源６が供給されてい
る場合において、第４のコンデンサ５４の端子電圧Ｖｃ
が予め定められた電圧に上昇すると、切替回路３を構成
するツェナーダイオード４５が導通し、発光ダイオード
４７が発光する。発光ダイオード４７が発光すると、双
方向性フォトスイッチ素子４８が導通し、切替回路３を
構成する双方向性三端子スイッチ素子がオンになる。こ
れにより、全波整流回路から倍電圧整流回路に自動的に
切り替えられることになる。切替駆動回路４を動作させ
る第４のコンデンサ５４の端子電圧Ｖｃは、上述したよ
うに、電源投入後、次第に上昇していく。従って、切替
駆動回路４により切替回路３がオンになるタイミング
は、電源投入時から少し遅れる。この遅れ時間の間、全
波整流回路が維持され、第１のコンデンサ２１及び第２
のコンデンサ２２が充電される。When the AC power supply 6 of 100 VAC is supplied, the terminal voltage Vc of the fourth capacitor 54 is
Rises to a predetermined voltage, the Zener diode 45 constituting the switching circuit 3 conducts, and the light emitting diode 47 emits light. When the light emitting diode 47 emits light, the bidirectional photoswitch element 48 conducts, and the bidirectional three-terminal switch element constituting the switching circuit 3 is turned on. This automatically switches from the full-wave rectifier circuit to the voltage doubler rectifier circuit. As described above, the terminal voltage Vc of the fourth capacitor 54 for operating the switching drive circuit 4 gradually increases after the power is turned on. Therefore, the timing at which the switching circuit 3 is turned on by the switching drive circuit 4 is slightly delayed from when the power is turned on. During this delay time, the full-wave rectifier circuit is maintained and the first capacitor 21 and the second
Is charged.
【００５７】このため、切替回路３がオンとなって、全
波整流回路から倍電圧整流回路に切り替わった時点で
は、第１のコンデンサ２１及び第２のコンデンサ２２の
充電が進んでおり、従って、突入電流が抑制される。結
局、入力される交流電源系統の如何に係らず、定常時の
損失をほぼ一定化し得ることになる。For this reason, when the switching circuit 3 is turned on to switch from the full-wave rectifier circuit to the voltage doubler rectifier circuit, the charging of the first capacitor 21 and the second capacitor 22 has progressed. Inrush current is suppressed. As a result, regardless of the input AC power supply system, the loss in the steady state can be made substantially constant.
【００５８】[0058]
【発明の効果】以上述べたように、本発明によれば、入
力される交流電源系統の如何に係らず、定常時の損失を
ほぼ一定化し得る電源回路を提供することができる。As described above, according to the present invention, it is possible to provide a power supply circuit which can make the loss in a steady state almost constant regardless of the input AC power supply system.
【図１】本発明に係る電源回路の電気回路図である。FIG. 1 is an electric circuit diagram of a power supply circuit according to the present invention.
【図２】図１に示した電源回路の動作を説明する電気回
路図である。FIG. 2 is an electric circuit diagram for explaining the operation of the power supply circuit shown in FIG.
【図３】図１に示した電源回路の別の動作を説明する電
気回路図である。FIG. 3 is an electric circuit diagram for explaining another operation of the power supply circuit shown in FIG. 1;
【図４】交流電源の位相と、第１及び第２のダイオード
による第３及び第４のコンデンサの充電タイミングとの
関係を示す図である。FIG. 4 is a diagram illustrating a relationship between a phase of an AC power supply and charging timings of third and fourth capacitors by first and second diodes.
【図５】本発明に係る電源回路の別の実施例を示す電気
回路図である。FIG. 5 is an electric circuit diagram showing another embodiment of the power supply circuit according to the present invention.
【図６】図５に示した電源回路の動作を説明する電気回
路図である。6 is an electric circuit diagram illustrating an operation of the power supply circuit shown in FIG.
【図７】図５に示した電源回路の別の動作を説明する電
気回路図である。FIG. 7 is an electric circuit diagram illustrating another operation of the power supply circuit shown in FIG.
【図８】本発明に係る電源回路の別の実施例を示す電気
回路図である。FIG. 8 is an electric circuit diagram showing another embodiment of the power supply circuit according to the present invention.
【図９】本発明に係る電源回路の更に別の実施例を示す
電気回路図である。FIG. 9 is an electric circuit diagram showing still another embodiment of the power supply circuit according to the present invention.
１ ダイオードブリッジ回路 ２ コンデンサ回路 ２１ 第１のコンデンサ ２２ 第２のコンデンサ ３ 切替回路 ４ 制御回路 ５ 遅延回路 ５１ 第１のダイオード ５２ 第２のダイオード ５３ 第３のコンデンサ ５４ 第４のコンデンサ ４ 切替駆動回路 ８ 入力電圧検出回路 REFERENCE SIGNS LIST 1 diode bridge circuit 2 capacitor circuit 21 first capacitor 22 second capacitor 3 switching circuit 4 control circuit 5 delay circuit 51 first diode 52 second diode 53 third capacitor 54 fourth capacitor 4 switching drive circuit 8 Input voltage detection circuit
Claims (3)
回路と、切換回路と、突入電流制限回路と、遅延回路
と、切替駆動回路とを含み、電圧値の異なる２種の交流
電源が選択的に入力され、前記２種の交流電源を略同一
値の直流電圧に変換して出力する電源回路であって、 前記ダイオードブリッジ回路は、交流入力端及び整流出
力端を有しており、 前記コンデンサ回路は、少なくとも、第１のコンデンサ
及び第２のコンデンサを含み、前記第１のコンデンサ及
び前記第２のコンデンサは、前記ダイオードブリッジ回
路の整流出力端間において互いに直列に接続されてお
り、 前記切換回路は、一方の交流電源の入力時に閉路されて
前記ダイオードブリッジ回路による倍電圧整流回路を構
成し、他方の交流電源の入力時に開路されて前記ダイオ
ードブリッジ回路による全波整流回路が構成されるよう
に、前記ダイオードブリッジ回路の交流入力端の１つ
と、前記第１のコンデンサ及び第２のコンデンサの接続
点との間に接続されており、 前記突入電流制限回路は、前記倍電圧整流回路及び全波
整流回路の別に応じて、入力電流ラインに対する突入電
流制限抵抗値が変化し、 前記遅延回路は、第１のダイオードと、第２のダイオー
ドと、第３のコンデンサと、第４のコンデンサとを含
み、 前記第１のダイオードは、前記交流電源のある位相で、
前記第３のコンデンサを一方向に充電する回路を構成
し、 前記第２のダイオードは、前記第１のダイオードとは異
なる前記交流電源位相において、前記第３のコンデンサ
及び前記第４のコンデンサの直列回路を構成し、前記第
３のコンデンサに蓄積された電荷に応じて前記第４のコ
ンデンサを充電する回路を構成し、 前記切替駆動回路は、前記第４のコンデンサの端子電圧
が予め定められた電圧に上昇したとき、前記切替回路を
オンにする電源回路。1. An AC power supply including a diode bridge circuit, a capacitor circuit, a switching circuit, an inrush current limiting circuit, a delay circuit, and a switching drive circuit, having two different voltage values selectively input. A power supply circuit that converts the two types of AC power into a DC voltage having substantially the same value and outputs the DC voltage, wherein the diode bridge circuit has an AC input terminal and a rectified output terminal; At least a first capacitor and a second capacitor, wherein the first capacitor and the second capacitor are connected in series between rectified output terminals of the diode bridge circuit, and the switching circuit includes: The circuit is closed when one AC power is input to form a voltage doubler rectifier circuit by the diode bridge circuit, and is opened when the other AC power is input and is connected to the diode. Connected between one of the AC input terminals of the diode bridge circuit and a connection point of the first capacitor and the second capacitor so that a full-wave rectifier circuit of a diode bridge circuit is configured; The current limiting circuit changes an inrush current limiting resistance value for an input current line according to the voltage doubler rectifier circuit and the full-wave rectifier circuit, and the delay circuit includes a first diode, a second diode, A third capacitor and a fourth capacitor, wherein the first diode is at a certain phase of the AC power supply,
A circuit configured to charge the third capacitor in one direction; wherein the second diode is a series of the third capacitor and the fourth capacitor in the AC power supply phase different from the first diode. Forming a circuit, and configuring a circuit for charging the fourth capacitor according to the charge accumulated in the third capacitor, wherein the switching drive circuit has a terminal voltage of the fourth capacitor determined in advance. A power supply circuit for turning on the switching circuit when the voltage rises;
て、 更に、入力電圧検出回路を含み、前記入力電圧検出回路
は、前記２種の交流電源のうち、交流電圧値の高い交流
電源が入力されたとき、前記第４のコンデンサの端子電
圧が、前記切替駆動回路の動作電圧に到達するのを阻止
する電源回路。2. The power supply circuit according to claim 1, further comprising an input voltage detection circuit, wherein said input voltage detection circuit has a higher AC voltage value among said two types of AC power supplies. A power supply circuit that prevents the terminal voltage of the fourth capacitor from reaching the operating voltage of the switching drive circuit when the input is input.
電源回路であって、 前記切替駆動回路は、双方向性スイッチ素子を含む電源
回路。3. The power supply circuit according to claim 1, wherein the switching drive circuit includes a bidirectional switch element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12930898A JP3615052B2 (en) | 1998-05-12 | 1998-05-12 | Power circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12930898A JP3615052B2 (en) | 1998-05-12 | 1998-05-12 | Power circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11332244A true JPH11332244A (en) | 1999-11-30 |
| JP3615052B2 JP3615052B2 (en) | 2005-01-26 |
Family
ID=15006365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12930898A Expired - Fee Related JP3615052B2 (en) | 1998-05-12 | 1998-05-12 | Power circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3615052B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1396937A2 (en) * | 2002-09-04 | 2004-03-10 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Circuit for operating a driving circuit with improved power supply |
-
1998
- 1998-05-12 JP JP12930898A patent/JP3615052B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1396937A2 (en) * | 2002-09-04 | 2004-03-10 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Circuit for operating a driving circuit with improved power supply |
| EP1396937A3 (en) * | 2002-09-04 | 2006-11-02 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Circuit for operating a driving circuit with improved power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3615052B2 (en) | 2005-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102899B2 (en) | Control circuit for switched mode power supply unit | |
| US7132802B2 (en) | Method for varying the power consumption of capacitive loads | |
| CN110621103A (en) | Light modulation device | |
| US20170196071A1 (en) | Led driver provided with time delay circuit | |
| JPH11332244A (en) | Power source circuit | |
| JP3680147B2 (en) | Power supply | |
| JP6912136B1 (en) | Dimmer | |
| JP2908758B2 (en) | Inrush current prevention circuit | |
| JP2001211650A (en) | Power supply unit | |
| JP2697271B2 (en) | Non-contact switch | |
| AU2003292284A1 (en) | Power controller | |
| JP3615047B2 (en) | Power circuit | |
| JPS6082068A (en) | Inverter device | |
| RU2066915C1 (en) | Power control device | |
| JPS6036655B2 (en) | Two-wire AC switchgear | |
| KR100724492B1 (en) | Dc link voltage detection circuit | |
| JP3066222B2 (en) | Control circuit for bidirectional thyristor | |
| JPH0370208A (en) | Zero cross contactless switch | |
| JP2000150186A (en) | Discharge lamp lighting device | |
| JPH1118431A (en) | Switching power unit, and method for controlling triac of that device | |
| JPS6222124A (en) | Power controller | |
| JPS5936506B2 (en) | AC power control circuit | |
| JPH10243654A (en) | Capacitor drop type power circuit | |
| JP2004208462A (en) | Power supply | |
| JPH10341576A (en) | Ringing choke converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040727 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040804 |
|
| A521 | Written amendment |
Effective date: 20041001 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041027 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041028 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20121112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20121112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20131112 |
|
| LAPS | Cancellation because of no payment of annual fees |