JPH11330966A - ディジタル―アナログ電流変換器を含む回路配置 - Google Patents
ディジタル―アナログ電流変換器を含む回路配置Info
- Publication number
- JPH11330966A JPH11330966A JP11044210A JP4421099A JPH11330966A JP H11330966 A JPH11330966 A JP H11330966A JP 11044210 A JP11044210 A JP 11044210A JP 4421099 A JP4421099 A JP 4421099A JP H11330966 A JPH11330966 A JP H11330966A
- Authority
- JP
- Japan
- Prior art keywords
- current
- digital
- circuit
- bias current
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/70—Automatic control for modifying converter range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 ディジタル−アナログ電流変換器の出力振幅
範囲を規定するバイアス電流を簡単に設定し得る。 【解決手段】 ディジタル−アナログ電流変換器12、
22・・・ を含む回路配置に、第1データワードに依存し
て値を変える被制御バイアス電流を発生する回路1を設
ける。変換器の1つを出力振幅範囲設定用回路11、2
1・・・ に関連付け、被制御バイアス電流の1つを供給し
て、この回路が、変換器用の加重バアイアスを供給す
る。被制御バイアス電流の1つは、出力振幅範囲設定用
回路に関連しない変換器12、22・・・ に供給する。出
力振幅範囲設定用回路では、供給される被制御バイアス
電流を関連第2データワードに依存して変えて加重バイ
アス電流とし、変換器12、22・・・ に供給する。
範囲を規定するバイアス電流を簡単に設定し得る。 【解決手段】 ディジタル−アナログ電流変換器12、
22・・・ を含む回路配置に、第1データワードに依存し
て値を変える被制御バイアス電流を発生する回路1を設
ける。変換器の1つを出力振幅範囲設定用回路11、2
1・・・ に関連付け、被制御バイアス電流の1つを供給し
て、この回路が、変換器用の加重バアイアスを供給す
る。被制御バイアス電流の1つは、出力振幅範囲設定用
回路に関連しない変換器12、22・・・ に供給する。出
力振幅範囲設定用回路では、供給される被制御バイアス
電流を関連第2データワードに依存して変えて加重バイ
アス電流とし、変換器12、22・・・ に供給する。
Description
【0001】
【発明の属する技術分野】本発明は、出力振幅がディジ
タルデータワードの値に依存し、且つ出力振幅の範囲が
それぞれのディジタルーアナログ電流変換器に供給され
るバイアス電流の値に依存するディジタルーアナログ電
流変換器を含む回路配置に関するものである。ディジタ
ルーアナログ電流変換器では、ディジタルデータワード
がアナログ形態に変換される。このことは、アナログ出
力電流がデータワードのディジタル値に依存して発生さ
れることを意味している。この場合の出力電流の値は、
データワードが変化するのに応じて変化する。
タルデータワードの値に依存し、且つ出力振幅の範囲が
それぞれのディジタルーアナログ電流変換器に供給され
るバイアス電流の値に依存するディジタルーアナログ電
流変換器を含む回路配置に関するものである。ディジタ
ルーアナログ電流変換器では、ディジタルデータワード
がアナログ形態に変換される。このことは、アナログ出
力電流がデータワードのディジタル値に依存して発生さ
れることを意味している。この場合の出力電流の値は、
データワードが変化するのに応じて変化する。
【0002】
【従来の技術】なお、ディジタルーアナログ電流変換器
に供給されるバイアス電流を制御データワードに依存し
て変えることは米国特許第5,570,090号から既
知である。データワードの値に依存して得ることができ
る出力振幅範囲は、斯かるバイアス電流の値を適当に選
定することにより設定することができ、さもなければ出
力振幅範囲は一定である。従って、一種の準スケーリン
グが可能である。
に供給されるバイアス電流を制御データワードに依存し
て変えることは米国特許第5,570,090号から既
知である。データワードの値に依存して得ることができ
る出力振幅範囲は、斯かるバイアス電流の値を適当に選
定することにより設定することができ、さもなければ出
力振幅範囲は一定である。従って、一種の準スケーリン
グが可能である。
【0003】
【発明が解決しようとする課題】本発明の目的は、複数
個のディジタル−アナログ電流変換器を具えており、こ
れらの変換器に対するバイアス電流を極めて簡単なやり
方で設定し得る回路配置を提供し、且つさらに、少なく
とも 1個のディジタル−アナログ電流変換器の出力振幅
範囲に対する制御手段を提供することにある。
個のディジタル−アナログ電流変換器を具えており、こ
れらの変換器に対するバイアス電流を極めて簡単なやり
方で設定し得る回路配置を提供し、且つさらに、少なく
とも 1個のディジタル−アナログ電流変換器の出力振幅
範囲に対する制御手段を提供することにある。
【課題を解決するための手段】本発明は、上記目的を達
成するために、被制御バイアス電流を発生するための少
なくとも1個の回路を該バイアス電流の値を少なくとも
第1データワードに依存して変えることができるように
用立てておき、前記ディジタル−アナログ電流変換器の
うちの少なくとも1個を出力振幅範囲設定用の回路に関
連付け、該出力振幅範囲設定用回路に前記被制御バイア
ス電流の1つが供給されて、前記出力振幅範囲設定用回
路がこれに関連するディジタル−アナログ電流変換器用
の加重バイアス電流を供給し、前記被制御バイアス電流
の1つが前記ディジタル−アナログ電流変換器のうち
の、前記出力振幅範囲設定用の回路に関連しないディジ
タル−アナログ電流変換器に供給され、前記出力振幅範
囲設定用の回路にて、これらの回路に供給される被制御
バイアス電流を関連する第2データワードに依存して変
えて該バイアス電流が関連するディジタル−アナログ電
流変換器に供給される加重バイアス電流となるようにし
たこと特徴とする。ディジタル−アナログ電流変換器の
出力振幅範囲を規定するバイアス電流は、原則として一
定にすべきである。しかし、このバイアス電流の値は、
例えばICの製造時における製造工程のバラツキによっ
て生じるような、回路部品の値に変動を来たす回路によ
ってしか取り出せない。例えば、バイアス電流は概して
比較的一定であるも、±3%の公差があるバンド・ギャ
ップ電圧から取り出すことができる。
成するために、被制御バイアス電流を発生するための少
なくとも1個の回路を該バイアス電流の値を少なくとも
第1データワードに依存して変えることができるように
用立てておき、前記ディジタル−アナログ電流変換器の
うちの少なくとも1個を出力振幅範囲設定用の回路に関
連付け、該出力振幅範囲設定用回路に前記被制御バイア
ス電流の1つが供給されて、前記出力振幅範囲設定用回
路がこれに関連するディジタル−アナログ電流変換器用
の加重バイアス電流を供給し、前記被制御バイアス電流
の1つが前記ディジタル−アナログ電流変換器のうち
の、前記出力振幅範囲設定用の回路に関連しないディジ
タル−アナログ電流変換器に供給され、前記出力振幅範
囲設定用の回路にて、これらの回路に供給される被制御
バイアス電流を関連する第2データワードに依存して変
えて該バイアス電流が関連するディジタル−アナログ電
流変換器に供給される加重バイアス電流となるようにし
たこと特徴とする。ディジタル−アナログ電流変換器の
出力振幅範囲を規定するバイアス電流は、原則として一
定にすべきである。しかし、このバイアス電流の値は、
例えばICの製造時における製造工程のバラツキによっ
て生じるような、回路部品の値に変動を来たす回路によ
ってしか取り出せない。例えば、バイアス電流は概して
比較的一定であるも、±3%の公差があるバンド・ギャ
ップ電圧から取り出すことができる。
【0004】斯かる公差を補償するために、本発明によ
る回路配置には、被制御バイアス電流発生用の回路を具
えている。この回路は通常、回路配置に設けられる全て
のディジタル−アナログ電流変換器に対して同じバイア
ス電流を発生する。前述したように、バイアス電流は常
に所望値を有するとは限らないから、このバイアス電流
の値を第1データワードに依存して変えるようにする。
このようにすれば、バイアス電流値を製造工程の変動及
び関連する回路部品の変動に無関係な或る公称値に正確
に設定することができる。このことは、ディジタル−ア
ナログ電流変換器に所望な動作をさせるのに不可欠なこ
とである。これが意味することは先ず第1に、データワ
ードの値に依存するディジタル−アナログ電流変換器の
出力振幅範囲が或る公称範囲内で変化し得るようにする
と云うことにある。この出力振幅範囲は全てのディジタ
ル−アナログ電流変換器に対しては同じとし、これらの
変換器には被制御バイアス電流発生用の回路によって発
生される被制御バイアス電流の1つを供給する。
る回路配置には、被制御バイアス電流発生用の回路を具
えている。この回路は通常、回路配置に設けられる全て
のディジタル−アナログ電流変換器に対して同じバイア
ス電流を発生する。前述したように、バイアス電流は常
に所望値を有するとは限らないから、このバイアス電流
の値を第1データワードに依存して変えるようにする。
このようにすれば、バイアス電流値を製造工程の変動及
び関連する回路部品の変動に無関係な或る公称値に正確
に設定することができる。このことは、ディジタル−ア
ナログ電流変換器に所望な動作をさせるのに不可欠なこ
とである。これが意味することは先ず第1に、データワ
ードの値に依存するディジタル−アナログ電流変換器の
出力振幅範囲が或る公称範囲内で変化し得るようにする
と云うことにある。この出力振幅範囲は全てのディジタ
ル−アナログ電流変換器に対しては同じとし、これらの
変換器には被制御バイアス電流発生用の回路によって発
生される被制御バイアス電流の1つを供給する。
【0005】これに加えて、本発明による回路配置は、
ディジタル−アナログ電流変換器に対する出力振幅範囲
を個々に設定することができる。これは出力振幅範囲設
定用回路によって行うことができ、斯種の回路を少なく
とも1個設けるようにする。こうした各個々の回路をデ
ィジタル−アナログ電流変換器に永久的に関連付けて、
この変換器の出力振幅範囲を設定し得るようにする。こ
れは、被制御バイアス電流発生用回路から受電され、且
つ出力振幅範囲設定用の回路に供給される被制御バイア
ス電流を変えるようにして行うことができる。このバイ
アス電流を加重バイアス電流に変換し、この加重バイア
ス電流を関連するディジタル−アナログ電流変換器へ供
給する。加重バイアス電流への被制御バイアス電流の変
換は、出力振幅範囲設定用の各回路に個々に割り当てら
れる第2データワードに依存して行うようにする。この
ように、被制御バイアス電流を第2データワードの値に
依存して変えて、加重バイアス電流とすることができ
る。従って、各ディジタル−アナログ電流変換器の出力
振幅範囲を、一定の公称値を有しているバイアス電流か
ら出発して、第2データワードに依存して個々に設定す
ることができる。
ディジタル−アナログ電流変換器に対する出力振幅範囲
を個々に設定することができる。これは出力振幅範囲設
定用回路によって行うことができ、斯種の回路を少なく
とも1個設けるようにする。こうした各個々の回路をデ
ィジタル−アナログ電流変換器に永久的に関連付けて、
この変換器の出力振幅範囲を設定し得るようにする。こ
れは、被制御バイアス電流発生用回路から受電され、且
つ出力振幅範囲設定用の回路に供給される被制御バイア
ス電流を変えるようにして行うことができる。このバイ
アス電流を加重バイアス電流に変換し、この加重バイア
ス電流を関連するディジタル−アナログ電流変換器へ供
給する。加重バイアス電流への被制御バイアス電流の変
換は、出力振幅範囲設定用の各回路に個々に割り当てら
れる第2データワードに依存して行うようにする。この
ように、被制御バイアス電流を第2データワードの値に
依存して変えて、加重バイアス電流とすることができ
る。従って、各ディジタル−アナログ電流変換器の出力
振幅範囲を、一定の公称値を有しているバイアス電流か
ら出発して、第2データワードに依存して個々に設定す
ることができる。
【0006】さらに、本発明による回路配置には、バイ
アス電流を複数の変換器に対して共通に制御し得ると言
う利点がある。このことは、被制御バイアス電流発生用
の回路が僅か1つで済むことを意味している。それにも
拘らず、それぞれのディジタル−アナログ電流変換器の
出力振幅範囲を個々に設定することができる。請求項2
に記載した例によれば、被制御バイアス電流発生用の回
路に演算増幅器を配置し、且つそれに帰還をかけるため
に、演算増幅器の出力信号が、一方では比較電圧に依存
し、他方では基準抵抗間の電圧降下に依存する或る一定
値をとるようになる。従って、比較電圧及び/又は基準
抵抗の値を適当に選定することによって、演算増幅器の
出力振幅を所望値に設定することができる。しかし、比
較電圧も、基準抵抗も常に所望値を有することはないか
ら、基準抵抗に流れる基準電流に加重電流を選択的に重
畳させることができ、これらの加重電流の値は第1制御
データワードの値に依存するようにする。このようにし
て、基準抵抗間に、それ相当に変化させた電圧降下を得
て、演算増幅器の出力振幅をそれ相当に適合させること
ができる。このような処置はそもそも、回路配置の全て
のディジタル−アナログ電流変換器用の被制御バイアス
電流を発生させるのに役立ち、これらのバイアス電流は
等しい大きさで、特に、或る一定の公称値を呈するよう
にするのが好適である。
アス電流を複数の変換器に対して共通に制御し得ると言
う利点がある。このことは、被制御バイアス電流発生用
の回路が僅か1つで済むことを意味している。それにも
拘らず、それぞれのディジタル−アナログ電流変換器の
出力振幅範囲を個々に設定することができる。請求項2
に記載した例によれば、被制御バイアス電流発生用の回
路に演算増幅器を配置し、且つそれに帰還をかけるため
に、演算増幅器の出力信号が、一方では比較電圧に依存
し、他方では基準抵抗間の電圧降下に依存する或る一定
値をとるようになる。従って、比較電圧及び/又は基準
抵抗の値を適当に選定することによって、演算増幅器の
出力振幅を所望値に設定することができる。しかし、比
較電圧も、基準抵抗も常に所望値を有することはないか
ら、基準抵抗に流れる基準電流に加重電流を選択的に重
畳させることができ、これらの加重電流の値は第1制御
データワードの値に依存するようにする。このようにし
て、基準抵抗間に、それ相当に変化させた電圧降下を得
て、演算増幅器の出力振幅をそれ相当に適合させること
ができる。このような処置はそもそも、回路配置の全て
のディジタル−アナログ電流変換器用の被制御バイアス
電流を発生させるのに役立ち、これらのバイアス電流は
等しい大きさで、特に、或る一定の公称値を呈するよう
にするのが好適である。
【0007】請求項3に記載した本発明の他の例におけ
る加重出力電流はMOS電流ミラーによって有利に発生
させることができる。請求項4に記載した例によれば特
に有利な制御法が得られ、これは基準抵抗に流れる基準
電流の異なる極性、即ち正又は負極性の変化に対処で
き、これにより被制御バイアス電流を第1制御データワ
ードの値に依存して正方向及び負方向の双方にて補正す
ることができるからである。
る加重出力電流はMOS電流ミラーによって有利に発生
させることができる。請求項4に記載した例によれば特
に有利な制御法が得られ、これは基準抵抗に流れる基準
電流の異なる極性、即ち正又は負極性の変化に対処で
き、これにより被制御バイアス電流を第1制御データワ
ードの値に依存して正方向及び負方向の双方にて補正す
ることができるからである。
【0008】斯様にして発生される被制御バイアス電流
は、もしあれば、出力振幅範囲設定用の回路に供給され
る。好ましくは、こうした回路は請求項5に記載したよ
うな構成のものとすることができる。MOS電流ミラー
は、入力電流と同一のバイアス電流を発生させるのにも
用いるようにする。このバイアス電流に別の選択的に加
重した電流を重畳して、被制御バイアス電流をそれ相当
に変えることができる。これにより得られる加重バイア
ス電流は各関連するディジタル−アナログ電流変換器に
供給される。このように、バイアス電流を第2制御デー
タワードに依存して変えて、関連するそれぞれのディジ
タル−アナログ電流変換器の出力振幅範囲を所望値に設
定し得るようにすることができる。
は、もしあれば、出力振幅範囲設定用の回路に供給され
る。好ましくは、こうした回路は請求項5に記載したよ
うな構成のものとすることができる。MOS電流ミラー
は、入力電流と同一のバイアス電流を発生させるのにも
用いるようにする。このバイアス電流に別の選択的に加
重した電流を重畳して、被制御バイアス電流をそれ相当
に変えることができる。これにより得られる加重バイア
ス電流は各関連するディジタル−アナログ電流変換器に
供給される。このように、バイアス電流を第2制御デー
タワードに依存して変えて、関連するそれぞれのディジ
タル−アナログ電流変換器の出力振幅範囲を所望値に設
定し得るようにすることができる。
【0009】請求項6に記載したような本発明の他の例
には、全てのディジタル−アナログ電流変換器の出力振
幅範囲を設定することができるという利点がある。被制
御バイアス電流発生用回路と、出力振幅範囲設定用の回
路とによってそれぞれ得られる制御及び設定法は、請求
項7及び8に記載した他の例に従って利用するのが好適
である。
には、全てのディジタル−アナログ電流変換器の出力振
幅範囲を設定することができるという利点がある。被制
御バイアス電流発生用回路と、出力振幅範囲設定用の回
路とによってそれぞれ得られる制御及び設定法は、請求
項7及び8に記載した他の例に従って利用するのが好適
である。
【0010】共通に制御されるバイアス電流を簡単に発
生させることができる以外に、本発明による回路配置に
は、各ディジタル−アナログ電流変換器の出力振幅範囲
を設定することができるという利点がある。このこと
は、振幅が異なる種々の出力信号をデータワードに依存
して発生すべき用途にとって特に有利である。これは特
に、画像信号の変換に有利に用いることができる。その
理由は、画像信号の変換には、振幅範囲が異なる種々の
カテゴリの画像信号を発生する必要がよくあるからであ
る。請求項9はこのような利用分野に対する好適例を規
定している。
生させることができる以外に、本発明による回路配置に
は、各ディジタル−アナログ電流変換器の出力振幅範囲
を設定することができるという利点がある。このこと
は、振幅が異なる種々の出力信号をデータワードに依存
して発生すべき用途にとって特に有利である。これは特
に、画像信号の変換に有利に用いることができる。その
理由は、画像信号の変換には、振幅範囲が異なる種々の
カテゴリの画像信号を発生する必要がよくあるからであ
る。請求項9はこのような利用分野に対する好適例を規
定している。
【0011】
【発明の実施の形態】図1のブロック図に示してある回
路1は被制御バイアス電流発生用の回路である。この回
路は、その入力側にて比較電圧VV 並びに第1制御デー
タワードSDW1 を受取る。回路1には外部基準抵抗2
も結合されている。後にもっと詳しく説明するように、
回路1は基準抵抗2に流れる基準電流を発生する。この
基準電流による基準抵抗2間の電圧降下と、比較電圧V
V の値とに依存して、被制御バイアス電流Idac1〜I
daczが発生し、これらのバイアス電流の数は回路配置内
に含まれるディジタル/アナログ電流変換器の数zに依
存する。
路1は被制御バイアス電流発生用の回路である。この回
路は、その入力側にて比較電圧VV 並びに第1制御デー
タワードSDW1 を受取る。回路1には外部基準抵抗2
も結合されている。後にもっと詳しく説明するように、
回路1は基準抵抗2に流れる基準電流を発生する。この
基準電流による基準抵抗2間の電圧降下と、比較電圧V
V の値とに依存して、被制御バイアス電流Idac1〜I
daczが発生し、これらのバイアス電流の数は回路配置内
に含まれるディジタル/アナログ電流変換器の数zに依
存する。
【0012】被制御バイアス電流Idac1〜Idaczの値
は、変動をこうむる基準抵抗2の値と、比較電圧VV の
値との双方に依存するから、バイアス電流を制御できる
ようにしてある。このために、第1制御データワードS
DW1 の値に依存して、 被制御バイアス電流Idac1〜I
daczを或る公称値に設定し得るように、 これらのバイア
ス電流が可変となるようにする。 従って、 第1制御デー
ターワードSDW1 の値は、基準抵抗2又は比較電圧V
V の値が所望値でない場合でも、被制御バイアス電流I
dac1〜Idaczが常に、得るべき公称値を有するように選
択する。このようにして発生される被制御バイアス電流
は、その後、ディジタル−アナログ電流変換器が、これ
ら変換器に供給されるデータワードを出力して所望な振
幅値に正確に変換し得るようにする。
は、変動をこうむる基準抵抗2の値と、比較電圧VV の
値との双方に依存するから、バイアス電流を制御できる
ようにしてある。このために、第1制御データワードS
DW1 の値に依存して、 被制御バイアス電流Idac1〜I
daczを或る公称値に設定し得るように、 これらのバイア
ス電流が可変となるようにする。 従って、 第1制御デー
ターワードSDW1 の値は、基準抵抗2又は比較電圧V
V の値が所望値でない場合でも、被制御バイアス電流I
dac1〜Idaczが常に、得るべき公称値を有するように選
択する。このようにして発生される被制御バイアス電流
は、その後、ディジタル−アナログ電流変換器が、これ
ら変換器に供給されるデータワードを出力して所望な振
幅値に正確に変換し得るようにする。
【0013】前記被制御バイアス電流は、ディジタルー
アナログ電流変換器のうちの少なくとも幾つかのものに
は直接供給することができるが、本発明によれば、出力
振幅範囲を設定するための少なくとも1個の回路11を
設けている。この回路11には関連する被制御バイアス
電流Idac1を供給する。このバイアス電流は回路11に
て、関連する第2制御データーワードSDWC1に依存す
る変数となる。こうして重みづけされた加重バイアス電
流が発生し、この加重バイアス電流は回路11に関連す
るディジタル−アナログ電流変換器12に供給される。
このように、回路11は、被制御バイアス電流Idac1を
第2制御データワードSDWC1に依存する加重バイアス
電流に変えることができるように、斯かる被制御バイア
ス電流を変えることができる。従って、ディジタル−ア
ナログ電流変化器12の出力振幅範囲を個々に設定する
ことができる。ディジタル−アナログ電流変換器12の
出力信号SC1の実際の振幅値は変換すべき実際のデータ
ワードDWC1にも依存する。この変換すべきデータワー
ドは、変換器12の瞬時出力振幅値を規定する。これら
のデータワードに依存してカバーされる全出力振幅範囲
は加重バイアス電流によって決定される。図1に示した
例では、各ディジタル−アナログ電流変換器の前に出力
振幅範囲を設定する回路を設けている。出力振幅範囲を
設定するためのこれらの回路は各ディジタル−アナログ
電流変換器に固定的に割り当てられる。従って、図1の
回路配置は、変換すべきデータワードDWczが供給され
る第2ディジタル−アナログ電流変換器22を具えてい
る。このディジタル−アナログ電流変換器22は、この
変換器の出力振幅範囲を設定するための回路21に固定
的に関連づけられている。この回路21は、固定的に関
連付けられる制御データワードSDWCzを受取る。
アナログ電流変換器のうちの少なくとも幾つかのものに
は直接供給することができるが、本発明によれば、出力
振幅範囲を設定するための少なくとも1個の回路11を
設けている。この回路11には関連する被制御バイアス
電流Idac1を供給する。このバイアス電流は回路11に
て、関連する第2制御データーワードSDWC1に依存す
る変数となる。こうして重みづけされた加重バイアス電
流が発生し、この加重バイアス電流は回路11に関連す
るディジタル−アナログ電流変換器12に供給される。
このように、回路11は、被制御バイアス電流Idac1を
第2制御データワードSDWC1に依存する加重バイアス
電流に変えることができるように、斯かる被制御バイア
ス電流を変えることができる。従って、ディジタル−ア
ナログ電流変化器12の出力振幅範囲を個々に設定する
ことができる。ディジタル−アナログ電流変換器12の
出力信号SC1の実際の振幅値は変換すべき実際のデータ
ワードDWC1にも依存する。この変換すべきデータワー
ドは、変換器12の瞬時出力振幅値を規定する。これら
のデータワードに依存してカバーされる全出力振幅範囲
は加重バイアス電流によって決定される。図1に示した
例では、各ディジタル−アナログ電流変換器の前に出力
振幅範囲を設定する回路を設けている。出力振幅範囲を
設定するためのこれらの回路は各ディジタル−アナログ
電流変換器に固定的に割り当てられる。従って、図1の
回路配置は、変換すべきデータワードDWczが供給され
る第2ディジタル−アナログ電流変換器22を具えてい
る。このディジタル−アナログ電流変換器22は、この
変換器の出力振幅範囲を設定するための回路21に固定
的に関連づけられている。この回路21は、固定的に関
連付けられる制御データワードSDWCzを受取る。
【0014】図1のブロック図には、2個のディジタル
−アナログ電流変換器12及び22しか示していない
が、もっと多くの変換器を設けることができる。公称値
を有する被制御バイアス電流は、関連する回路11及び
21(並びに別のディジタル−アナログ電流変換器に関
連する回路)によって加重バイアス電流を得るように変
えることができ、これはディジタル−アナログ電流変換
器12及び22の各々に対して個々に行われ、それぞれ
の回路11及び21は、出力振幅範囲を設定するための
個々に選択した制御データワードSDWC1及びSDWCz
を受け取る。
−アナログ電流変換器12及び22しか示していない
が、もっと多くの変換器を設けることができる。公称値
を有する被制御バイアス電流は、関連する回路11及び
21(並びに別のディジタル−アナログ電流変換器に関
連する回路)によって加重バイアス電流を得るように変
えることができ、これはディジタル−アナログ電流変換
器12及び22の各々に対して個々に行われ、それぞれ
の回路11及び21は、出力振幅範囲を設定するための
個々に選択した制御データワードSDWC1及びSDWCz
を受け取る。
【0015】図1に示した回路配置は、例えば、ディジ
タルビデオ信号をアナログビデオ信号に変換するのに用
立てることができる。アナログ領域では、種々のタイプ
のビデオ信号に対して種々の電圧スウィング(揺動)が
生じる。例えば、出力電流S C1及びSCZが通過する抵抗
間に現れる電圧スウィングは、出力振幅範囲を設定する
ための回路11及び21によって調整することができ
る。例えば、ビデオのRGB信号に対しては1Vの電圧
スウィングが所望され、ビデオのYC信号に対しては
1.16Vの電圧スウィングが所望され、ビデオのCV
BS信号に対しては1.23Vの電圧スウィングが所望
される。図1には図示してない外部抵抗間に発生するこ
うした電圧スウィングは制御データワードSDWC1〜S
DWCzによって制御することができる。従って、本発明
による回路配置では、バイアス電流を共通に制御し、し
かもこれらの被制御バイアス電流を共通に発生するにも
拘わらず、各ディジタル−アナログ電流変換器に対する
個々の出力振幅範囲を設定することができる。
タルビデオ信号をアナログビデオ信号に変換するのに用
立てることができる。アナログ領域では、種々のタイプ
のビデオ信号に対して種々の電圧スウィング(揺動)が
生じる。例えば、出力電流S C1及びSCZが通過する抵抗
間に現れる電圧スウィングは、出力振幅範囲を設定する
ための回路11及び21によって調整することができ
る。例えば、ビデオのRGB信号に対しては1Vの電圧
スウィングが所望され、ビデオのYC信号に対しては
1.16Vの電圧スウィングが所望され、ビデオのCV
BS信号に対しては1.23Vの電圧スウィングが所望
される。図1には図示してない外部抵抗間に発生するこ
うした電圧スウィングは制御データワードSDWC1〜S
DWCzによって制御することができる。従って、本発明
による回路配置では、バイアス電流を共通に制御し、し
かもこれらの被制御バイアス電流を共通に発生するにも
拘わらず、各ディジタル−アナログ電流変換器に対する
個々の出力振幅範囲を設定することができる。
【0016】図2は、例えば図1に示したブロック1に
使用し得るような被制御バイアス電流発生用の回路を示
す。図2に示した回路は演算増幅器31を具えており、
この増幅器の非反転入力端子32には比較電圧VV が供
給される。演算増幅器31の反転入力端子33は外部基
準抵抗2に結合され、この抵抗の他端は基準電位VSSに
接続されている。基準抵抗2には可変の基準電流Iref
が流れる。
使用し得るような被制御バイアス電流発生用の回路を示
す。図2に示した回路は演算増幅器31を具えており、
この増幅器の非反転入力端子32には比較電圧VV が供
給される。演算増幅器31の反転入力端子33は外部基
準抵抗2に結合され、この抵抗の他端は基準電位VSSに
接続されている。基準抵抗2には可変の基準電流Iref
が流れる。
【0017】演算増幅器31の出力端子34は、PMO
Sトランジスタ35及び36のゲート電極に供給される
出力電圧を供給する。これらのPMOSトランジスタ3
5及び36のソース電極は供給電圧Vddに接続される。
PMOSトランジスタ35及び36のドレイン電極は、
図1に示したような被制御バイアス電流Idac1〜Ida cz
を供給する。
Sトランジスタ35及び36のゲート電極に供給される
出力電圧を供給する。これらのPMOSトランジスタ3
5及び36のソース電極は供給電圧Vddに接続される。
PMOSトランジスタ35及び36のドレイン電極は、
図1に示したような被制御バイアス電流Idac1〜Ida cz
を供給する。
【0018】演算増幅器31の出力端子34は、別のP
MOSトランジスタ37のゲート電極にも結合され、こ
のトランジスタのソース電極も供給電圧Vddに接続さ
れ、ドレイン電極は、外部基準抵抗2に流れる電流I
ref に対する基本成分を表す電流Ix を供給する。
MOSトランジスタ37のゲート電極にも結合され、こ
のトランジスタのソース電極も供給電圧Vddに接続さ
れ、ドレイン電極は、外部基準抵抗2に流れる電流I
ref に対する基本成分を表す電流Ix を供給する。
【0019】演算増幅器31についてこれまでに述べた
回路は、被制御バイアス電流Idac1〜Idaczをまだ変え
るころはできない。このためには、さらに別の回路を用
いるようにする。演算増幅器31の出力端子34は、さ
らに別のPMOSトランジスタ38及び39のゲート電
極にも結合され、これらのトランジスタのソース電極は
供給電圧Vddに結合される共に、ドレイン電極は別のP
MOSトランジスタ40及び41のドレイン電極に結合
される。トランジスタ40及び41のゲート電極は、図
面では記号的に表してある第1制御データワード42に
依存して切り換えられる。従って、トランジスタ40及
び41のドレイン電極は、演算増幅器31の出力端子3
4に現われる出力の振幅値に依存する電流を供給し、こ
れはトランジスタ38及び39のドレイン電極が斯かる
出力振幅値に依存する信号を供給するからである。トラ
ンジスタ38及び39のドレイン信号はトランジスタ4
0及び41によって切り換えられる。この切り換えは、
第1制御データワード42の値に依存して行われれる。
この場合におけるトランジスタ38及び39の面積は、
特に、これらのトランジスタが加重電流を供給し得るよ
うな大きさとする。この電流の重みづけ(加重)は、例
えば、電流の大きさが第1制御データーワード42のそ
れぞれのビットの重みに応じて決められるようにするこ
とができる。例えば、トランジスタ41に結合される第
1制御データワード42のビットの重みが、トランジス
タ40に結合されるビットの重みの2倍である場合に
は、トランジタ39によって供給される電流もトランジ
スタ38によって供給される電流の大きさの2倍となる
ように選択するのが有利である。
回路は、被制御バイアス電流Idac1〜Idaczをまだ変え
るころはできない。このためには、さらに別の回路を用
いるようにする。演算増幅器31の出力端子34は、さ
らに別のPMOSトランジスタ38及び39のゲート電
極にも結合され、これらのトランジスタのソース電極は
供給電圧Vddに結合される共に、ドレイン電極は別のP
MOSトランジスタ40及び41のドレイン電極に結合
される。トランジスタ40及び41のゲート電極は、図
面では記号的に表してある第1制御データワード42に
依存して切り換えられる。従って、トランジスタ40及
び41のドレイン電極は、演算増幅器31の出力端子3
4に現われる出力の振幅値に依存する電流を供給し、こ
れはトランジスタ38及び39のドレイン電極が斯かる
出力振幅値に依存する信号を供給するからである。トラ
ンジスタ38及び39のドレイン信号はトランジスタ4
0及び41によって切り換えられる。この切り換えは、
第1制御データワード42の値に依存して行われれる。
この場合におけるトランジスタ38及び39の面積は、
特に、これらのトランジスタが加重電流を供給し得るよ
うな大きさとする。この電流の重みづけ(加重)は、例
えば、電流の大きさが第1制御データーワード42のそ
れぞれのビットの重みに応じて決められるようにするこ
とができる。例えば、トランジスタ41に結合される第
1制御データワード42のビットの重みが、トランジス
タ40に結合されるビットの重みの2倍である場合に
は、トランジタ39によって供給される電流もトランジ
スタ38によって供給される電流の大きさの2倍となる
ように選択するのが有利である。
【0020】スイッチとして用いるPMOSトランジス
タ40及び41によって供給される電流は、電流Ix に
同じ方向に重畳される。従って、電流Iref を第1制御
データワードの値に依存して変えることができる。PM
OSトランジスタ38及び39に対応して配置するトラ
ンジスタのスイッチ40及び41にならって、対応する
PMOSトランジスタ及びスイッチを、例えば第1制御
データワード42のビット長に依存する数だけ設けるこ
とができる。これまでに述べた回路は、電流Iref を一
方向にで変えることができ、即ち、電流Iref を正方向
に変えることができる。図2の回路について以後述べる
回路部分は電流Iref を負方向に変えることができ、即
ち、基準電流Iref を減らすことができる。
タ40及び41によって供給される電流は、電流Ix に
同じ方向に重畳される。従って、電流Iref を第1制御
データワードの値に依存して変えることができる。PM
OSトランジスタ38及び39に対応して配置するトラ
ンジスタのスイッチ40及び41にならって、対応する
PMOSトランジスタ及びスイッチを、例えば第1制御
データワード42のビット長に依存する数だけ設けるこ
とができる。これまでに述べた回路は、電流Iref を一
方向にで変えることができ、即ち、電流Iref を正方向
に変えることができる。図2の回路について以後述べる
回路部分は電流Iref を負方向に変えることができ、即
ち、基準電流Iref を減らすことができる。
【0021】電流Iref を負方向に変えるために、さら
に別のPMOSトランジスタ43を用いるのであって、
このトランジスタのソース電極は供給電位Vddに結合さ
れる。PMOSトランジスタ43のドレイン電極は、入
力段がNMOSトランジスタ44及び45を具え、且つ
出力段がNMOSトランジスタ46及び47を具えてい
る電流ミラー回路に結合される。
に別のPMOSトランジスタ43を用いるのであって、
このトランジスタのソース電極は供給電位Vddに結合さ
れる。PMOSトランジスタ43のドレイン電極は、入
力段がNMOSトランジスタ44及び45を具え、且つ
出力段がNMOSトランジスタ46及び47を具えてい
る電流ミラー回路に結合される。
【0022】PMOSトランジスタ43のドレイン電極
によって供給される信号は、ゲート電極が供給電位Vdd
に結合されるトランジスタ44のソース電極と、ドレイ
ン電極が基準電位に結合されるNMOSトランジスタ4
5のゲート電極とに結合される。NMOSトランジスタ
44のドレイン電極はNMOSトランジスタ45のソー
ス電極に結合される。トランジスタ45のゲート電極は
トランジスタ46及び47のゲート電極にも結合され、
これらのトランジスタ46及び47のドレイン電極は基
準電位に結合される。トランジスタ43と電流ミラー回
路とを有する回路は、トランジスタ46及び47がトラ
ンジスタ38及び39と同じ大きさの電流を供給し得る
ようにする。この場合にも、トランジスタ46及び47
が、第2制御データワード42′に関連するビットに依
存して選択するのが有利な加重電流を供給し得るように
するのが有利である。NMOSトランジスタ48及び4
9のソース電極は電流Ix に対して負の貢献をし、これ
とトランジスタ38、40、39及び41によって供給
される電流とが抵抗2に流れる総電流Iref を形成する
。
によって供給される信号は、ゲート電極が供給電位Vdd
に結合されるトランジスタ44のソース電極と、ドレイ
ン電極が基準電位に結合されるNMOSトランジスタ4
5のゲート電極とに結合される。NMOSトランジスタ
44のドレイン電極はNMOSトランジスタ45のソー
ス電極に結合される。トランジスタ45のゲート電極は
トランジスタ46及び47のゲート電極にも結合され、
これらのトランジスタ46及び47のドレイン電極は基
準電位に結合される。トランジスタ43と電流ミラー回
路とを有する回路は、トランジスタ46及び47がトラ
ンジスタ38及び39と同じ大きさの電流を供給し得る
ようにする。この場合にも、トランジスタ46及び47
が、第2制御データワード42′に関連するビットに依
存して選択するのが有利な加重電流を供給し得るように
するのが有利である。NMOSトランジスタ48及び4
9のソース電極は電流Ix に対して負の貢献をし、これ
とトランジスタ38、40、39及び41によって供給
される電流とが抵抗2に流れる総電流Iref を形成する
。
【0023】トランジスタ46、47及び48、49
は、トランジスタ38、39及び40、41と同じよう
に作動し、相異点は、最初に述べた方のトランジスタに
よって供給される電流が電流Iref を低減させるとう点
だけである。トランジスタ48及び49に対する第2制
御データワード42′は特殊なビットとすることができ
るが、これらのトランジスタには別個の制御データを与
えることもできる。このようにして、極性が異なる電流
を電流Ix に重畳させて、電流Iref を変えるようにす
る。比較電圧Vv が大き過ぎるか、又は抵抗2の値が小
さ過ぎる場合は、基準電流Iref が大きくなり過ぎ、従
って電流Idac も大きくなり過ぎる。これに反し、Vv
が小さ過ぎるか、又は抵抗2の値が高過ぎる場合には、
電流Iref 、Idacが共に小さくなり過ぎる。このよう
なことは、追加の電流を重畳させることにより、基準電
流Iref を上述したように変化させて、抵抗2間の電圧
降下を変えるようにして補正することができる。これに
より、被制御バイアス電流Idac1及びIdacZが所望値を
呈するように、ぞれぞれの公称値からずれている比較電
圧Vv の値又は抵抗2の抵抗値を補正することができ、
これは第2制御データワードに依存する補正がない場合
には、そのようにはならず、その理由は、比較電圧が公
称値からずれているか、又は外部抵抗2間の電圧降下の
値が公称値からずれていることになるため、演算増幅器
31が不正確な出力信号を供給することになり、従って
電流Idac1及びI dacZが等しい大きさで発生されなくな
るからである。しかし、切り換え加重電流によって、抵
抗2間の電圧降下を、被制御バイアス電流Idac1及びI
dacZが所望値を呈するように変えることができる。これ
らの値は等しくなるようにするのが好適である。図3
は、例えば図1に示したブロック11及び21に用いる
ことができるような、出力振幅範囲設定用の回路を示
す。それぞれの関連する電流Idac が回路の入力段に供
給される。この電流は図1に示した回路1にて発生され
る被制御バイアス電流であり、これは例えば図2に示し
た回路によって発生させることができる。
は、トランジスタ38、39及び40、41と同じよう
に作動し、相異点は、最初に述べた方のトランジスタに
よって供給される電流が電流Iref を低減させるとう点
だけである。トランジスタ48及び49に対する第2制
御データワード42′は特殊なビットとすることができ
るが、これらのトランジスタには別個の制御データを与
えることもできる。このようにして、極性が異なる電流
を電流Ix に重畳させて、電流Iref を変えるようにす
る。比較電圧Vv が大き過ぎるか、又は抵抗2の値が小
さ過ぎる場合は、基準電流Iref が大きくなり過ぎ、従
って電流Idac も大きくなり過ぎる。これに反し、Vv
が小さ過ぎるか、又は抵抗2の値が高過ぎる場合には、
電流Iref 、Idacが共に小さくなり過ぎる。このよう
なことは、追加の電流を重畳させることにより、基準電
流Iref を上述したように変化させて、抵抗2間の電圧
降下を変えるようにして補正することができる。これに
より、被制御バイアス電流Idac1及びIdacZが所望値を
呈するように、ぞれぞれの公称値からずれている比較電
圧Vv の値又は抵抗2の抵抗値を補正することができ、
これは第2制御データワードに依存する補正がない場合
には、そのようにはならず、その理由は、比較電圧が公
称値からずれているか、又は外部抵抗2間の電圧降下の
値が公称値からずれていることになるため、演算増幅器
31が不正確な出力信号を供給することになり、従って
電流Idac1及びI dacZが等しい大きさで発生されなくな
るからである。しかし、切り換え加重電流によって、抵
抗2間の電圧降下を、被制御バイアス電流Idac1及びI
dacZが所望値を呈するように変えることができる。これ
らの値は等しくなるようにするのが好適である。図3
は、例えば図1に示したブロック11及び21に用いる
ことができるような、出力振幅範囲設定用の回路を示
す。それぞれの関連する電流Idac が回路の入力段に供
給される。この電流は図1に示した回路1にて発生され
る被制御バイアス電流であり、これは例えば図2に示し
た回路によって発生させることができる。
【0024】出力振幅範囲設定用の図3に示した回路で
は、電流Idac が、入力段にNMOSトランジスタ5
2、53を含み、出力段にNMOSトランジスタ54、
55及び56を含む第1電流ミラーに供給される。この
電流ミラーの入力段のトランジスタ52及び53の配置
は、図2に示した回路における電流ミラーのトランジス
タ44及び45の配置に相当する。図3に示した回路で
は、電流ミラーの出力トランジスタ54が入力電流I
dacに対して一定の既知の比率を有する電流、本例の場
合には2・Idac の電流を供給する。この電流はPMO
S入力トランジスタ57とPMOS出力トランジスタ5
8とを含む第2電流ミラーに供給される。出力トランジ
スタ54のソース電極はトランジスタ57のドレイン電
極並びにゲート電極に結合される。トランジスタ57の
ソース電極は供給電位Vddに結合される。トランジスタ
57及び58の各ゲート電極は互いに結合される。トラ
ンジスタ58のソース電極は基準電位に結合される。ト
ランジスタ58のドレイン電極はディジタル−アナログ
電流変換器に結合され、且つこの変換器に供給されるデ
ータワードに依存する出力振幅範囲をカバーする値のバ
イアス電流をこの変換器に供給する。トランジスタ58
は原則として、個々のトランジスタをデータワードDW
に応じて加重態様で切り換えることができる複合トラン
ジスタとする。
は、電流Idac が、入力段にNMOSトランジスタ5
2、53を含み、出力段にNMOSトランジスタ54、
55及び56を含む第1電流ミラーに供給される。この
電流ミラーの入力段のトランジスタ52及び53の配置
は、図2に示した回路における電流ミラーのトランジス
タ44及び45の配置に相当する。図3に示した回路で
は、電流ミラーの出力トランジスタ54が入力電流I
dacに対して一定の既知の比率を有する電流、本例の場
合には2・Idac の電流を供給する。この電流はPMO
S入力トランジスタ57とPMOS出力トランジスタ5
8とを含む第2電流ミラーに供給される。出力トランジ
スタ54のソース電極はトランジスタ57のドレイン電
極並びにゲート電極に結合される。トランジスタ57の
ソース電極は供給電位Vddに結合される。トランジスタ
57及び58の各ゲート電極は互いに結合される。トラ
ンジスタ58のソース電極は基準電位に結合される。ト
ランジスタ58のドレイン電極はディジタル−アナログ
電流変換器に結合され、且つこの変換器に供給されるデ
ータワードに依存する出力振幅範囲をカバーする値のバ
イアス電流をこの変換器に供給する。トランジスタ58
は原則として、個々のトランジスタをデータワードDW
に応じて加重態様で切り換えることができる複合トラン
ジスタとする。
【0025】これまでに述べた図3における回路の部分
は、トランジスタ58のドレイン電極に、電流Idac に
対して所定の比例関係にあるバイアス電流、本例の場合
には2・Idac のバイアス電流を発生する。これまで
は、回路の入力端子に供給される斯かる被制御バイアス
電流が変化しないようにしていた。このために、次のよ
うな回路を設けてある。第1電流ミラーは加重電流を供
給するために出力トランジスタ55及び56を具えてお
り、このためにこれらのトランジスタ54と同じように
配置している。しかし、トランジスタ55及び56のソ
ース電極は別のトランジスタ60及び61のドレイン電
極に結合され、これらのトランジスタ60、61のゲー
ト電流は、関連する第2制御データーワード59の関連
ビットに結合される。このことは、トランジスタ60及
び61が、第2制御データーワード59の関連ビットの
重みに依存して切り換えられることを意味している。ト
ランジスタ60及び61のソース電極は、第2電流ミラ
ーの入力端子、従って、トランジスタ57のドレイン電
極とゲート電極とに結合される。トランジスタ55及び
56の面積は、それぞれ重みが関連トランジスタ60又
は61を切り換えるビットの重みに依存する加重電流を
これらのトランジスタ55及び56が供給するような大
きさとするのが有利である。このようにして、第2制御
データワード59に依存して第2電流ミラーの入力電流
に追加の電流を重畳させて、斯かる入力電流を変えるよ
うにすることができる。
は、トランジスタ58のドレイン電極に、電流Idac に
対して所定の比例関係にあるバイアス電流、本例の場合
には2・Idac のバイアス電流を発生する。これまで
は、回路の入力端子に供給される斯かる被制御バイアス
電流が変化しないようにしていた。このために、次のよ
うな回路を設けてある。第1電流ミラーは加重電流を供
給するために出力トランジスタ55及び56を具えてお
り、このためにこれらのトランジスタ54と同じように
配置している。しかし、トランジスタ55及び56のソ
ース電極は別のトランジスタ60及び61のドレイン電
極に結合され、これらのトランジスタ60、61のゲー
ト電流は、関連する第2制御データーワード59の関連
ビットに結合される。このことは、トランジスタ60及
び61が、第2制御データーワード59の関連ビットの
重みに依存して切り換えられることを意味している。ト
ランジスタ60及び61のソース電極は、第2電流ミラ
ーの入力端子、従って、トランジスタ57のドレイン電
極とゲート電極とに結合される。トランジスタ55及び
56の面積は、それぞれ重みが関連トランジスタ60又
は61を切り換えるビットの重みに依存する加重電流を
これらのトランジスタ55及び56が供給するような大
きさとするのが有利である。このようにして、第2制御
データワード59に依存して第2電流ミラーの入力電流
に追加の電流を重畳させて、斯かる入力電流を変えるよ
うにすることができる。
【0026】第2電流ミラーの入力電流を変えること
は、この電流ミラーの出力電流を変えることにもなり、
この出力電流が加重バイアス電流としてディジタル−ア
ナログ電流変換器に供給される。このようにして、被制
御バイアス電流Idac を第2制御データワード59の値
に依存して変えて加重バイアス電流を発生させるように
することができる。このバイアス電流の大きさも、関連
する個々のディジタル−アナログ電流変換器51の出力
信号に対して所望な振幅範囲を制定し得るような大きさ
とすることができる。
は、この電流ミラーの出力電流を変えることにもなり、
この出力電流が加重バイアス電流としてディジタル−ア
ナログ電流変換器に供給される。このようにして、被制
御バイアス電流Idac を第2制御データワード59の値
に依存して変えて加重バイアス電流を発生させるように
することができる。このバイアス電流の大きさも、関連
する個々のディジタル−アナログ電流変換器51の出力
信号に対して所望な振幅範囲を制定し得るような大きさ
とすることができる。
【0027】図1につき既に説明したように、バイアス
電流の重み付けは、例えば種々の電圧スウィングを用い
るビデオの場合に、発生すべき種々のタイプのアナログ
ビデオ信号に対して設定し得るように、個々に行うこと
ができる。本発明による回路配置は、変換器51の出力
電流が基準電位Vssに対しては流れずに、供給電位Vdd
に対して流れるように逆の方法で構成することもでき
る。なお、この場合には、トランジスタ57及び58を
例えばNMOSトランジスタとする。対称性のための、
トランジスタ40、41及びトランジスタ60、61に
相当するトランジスタをトランジスタ43と44との間
及びトランジスタ54と57との間にぞれぞれ介挿する
ことができ、こうしてもこれらの通路におけるレスポン
スは隣接通路におけるそれと同じである。
電流の重み付けは、例えば種々の電圧スウィングを用い
るビデオの場合に、発生すべき種々のタイプのアナログ
ビデオ信号に対して設定し得るように、個々に行うこと
ができる。本発明による回路配置は、変換器51の出力
電流が基準電位Vssに対しては流れずに、供給電位Vdd
に対して流れるように逆の方法で構成することもでき
る。なお、この場合には、トランジスタ57及び58を
例えばNMOSトランジスタとする。対称性のための、
トランジスタ40、41及びトランジスタ60、61に
相当するトランジスタをトランジスタ43と44との間
及びトランジスタ54と57との間にぞれぞれ介挿する
ことができ、こうしてもこれらの通路におけるレスポン
スは隣接通路におけるそれと同じである。
【図1】 各々が出力振幅範囲設定用回路に関連付けら
れる複数個のディジタル・アナログ電流変換器を含む本
発明による回路配置のブロック図である。
れる複数個のディジタル・アナログ電流変換器を含む本
発明による回路配置のブロック図である。
【図2】 例えば、図1に示した回路配置に使用し得る
ような、被制御バイアス電流発生用回路の回路図であ
る。
ような、被制御バイアス電流発生用回路の回路図であ
る。
【図3】 例えば、図1に示した回路配置に使用し得る
ような、出力振幅範囲設定用回路の回路図である。
ような、出力振幅範囲設定用回路の回路図である。
1 被制御バイアス電流発生用回路 2 基準抵抗 11、21 出力振幅範囲設定用回路 12、22 ディジタル−アナログ電流変換器 31 演算増幅器 35、36、37、38、39、40、41、43
PMOSトランジスタ 42 第1制御データワード 42′ 第2制御データワード 44、45、46、47、48、49 NMOSトラン
ジスタ 52、53、54、55、56 NMOSトラン
ジスタ(第1電流ミラー) 57、58 PMOSトランジスタ(第2電流ミラー) Vv 比較電圧 SDW1 第1制御データワード SDWc1,SDWCZ 第2制御データワード DWc1,DWCZ 変換すべき実際のデータワード Idac1, Idacz 被制御バイアス電流 SC1, SCZ ディジタル−アナログ電流変換器
の出力信号
PMOSトランジスタ 42 第1制御データワード 42′ 第2制御データワード 44、45、46、47、48、49 NMOSトラン
ジスタ 52、53、54、55、56 NMOSトラン
ジスタ(第1電流ミラー) 57、58 PMOSトランジスタ(第2電流ミラー) Vv 比較電圧 SDW1 第1制御データワード SDWc1,SDWCZ 第2制御データワード DWc1,DWCZ 変換すべき実際のデータワード Idac1, Idacz 被制御バイアス電流 SC1, SCZ ディジタル−アナログ電流変換器
の出力信号
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Groenewoudseweg 1, 5621 BA Eindhoven, Th e Netherlands (72)発明者 オスマル プファールキルヒェル ドイツ連邦共和国22399 ハンブルク ミ ュセンコッペル22
Claims (10)
- 【請求項1】 ディジタル−アナログ電流変換器(1
2、22、・・・・)の出力振幅がディジタルデータワード
の値に依存すると共に前記出力振幅の範囲が各変換器に
供給されるバイアス電流の値に依存する、ディジタル−
アナログ電流変換器を含む回路配置において、 被制御バイアス電流を発生するための少なくとも1個の
回路(1)を該バイアス電流の値を少なくとも第1デー
タワードに依存して変えることができるように用立てて
おき、 前記ディジタル−アナログ電流変換器(12、22、・・
・・)のうちの少なくとも1個を出力振幅範囲設定用の回
路(11、21、・・・・)に関連付け、該出力振幅範囲設
定用回路に前記被制御バイアス電流の1つが供給され
て、前記出力振幅範囲設定用回路がこれに関連するディ
ジタル−アナログ電流変換器(12、22、・・・ )用の
加重バイアス電流を供給し、 前記被制御バイアス電流の1つが前記ディジタル−アナ
ログ電流変換器(12、22、・・・ )のうちの、前記出
力振幅範囲設定用の回路(11、21、・・・ )に関連し
ないディジタル−アナログ電流変換器に供給され、 前記出力振幅範囲設定用の回路(11、21、・・・ )に
て、これらの回路に供給される被制御バイアス電流を関
連する第2データワードに依存して変えて該バイアス電
流が関連するディジタル−アナログ電流変換器(12、
22、・・・ )に供給される加重バイアス電流となるよう
にしたこと特徴とするディジタル−アナログ電流変換器
を含む回路配置。 - 【請求項2】 前記被制御バイアス電流発生用の回路
(1)が演算増幅器(31)を含み、該増幅器の非反転
入力端子(32)に比較電圧が供給され、且つ前記演算
増幅器が供給する出力信号に依存して前記被制御バイア
ス電流及び基準電流が発生され、該基準電流が基準抵抗
(2)を経て流れて、前記演算増幅器(31)の反転入
力端子(33)に結合される電圧降下を発生し、切り換
え自在の加重電流を前記基準電流に重畳可能にして、好
ましくは等しい被制御バイアス電流を第1制御データワ
ードに依存して制御し得るようにしたことを特徴とする
請求項1に記載の回路配置。 - 【請求項3】 MOS電流ミラー(37、38、39、
44、45、46、47)を設け、これらの電流ミラー
の加重出力電流を前記第1制御デターワードに依存して
MOSトランジスタ(40、41、48、49)により
切り換え可能としたことを特徴とする請求項2に記載の
回路配置。 - 【請求項4】 前記第1制御データワードに依存して切
り換え可能な加重電流を同じ極性及び/又は異なる極性
で基準電流に重畳し得るようにしたこと特徴とする請求
項2又は3に記載の回路配置。 - 【請求項5】 前記出力振幅範囲設定用の回路(11、
21、・・・ )にて、受信される被制御バイアス電流がM
OS電流ミラー(52、53、54、55、56)に供
給され、該電流ミラーにおける出力トランジスタ(5
4)が前記被制御バイアス電流を不変のままで供給し、
前記電流ミラーに含まれる他の出力トランジスタ(5
5、56)が関連する第2制御データーワード及び関連
するMOSトランジスタに依存して切り換え可能な加重
電流を供給し、これらの加重電流が前記被制御バイアス
電流に重畳されて、前記加重バイアス電流を形成し、該
加重バイアス電流が前記ぞれぞれの関連するディジタル
ーアナログ電流変換器(12、22、・・・ )に供給され
るようにしたことを特徴とする請求項1に記載の回路配
置。 - 【請求項6】 前記ディジタル−アナログ電流変換器
(12、22、・・・ )の各々に前記出力振幅範囲設定用
の回路(11、21、・・・ )を関連付け、且つ前記被制
御デバイス電流が等しい値を有するようにしたことを特
徴とする請求項1に記載の回路配置。 - 【請求項7】 前記被制御デバイス電流発生用回路
(1)に供給される前記第1制御データワードが、前記
基準電圧及び/又は基準抵抗(2)の値が公称値からず
れているために、前記被制御バイアス電流の値が公称値
からずれる場合に、これら被制御バイアス電流の値を補
正する働きをするようにしたことを特徴とする請求項1
に記載の回路配置。 - 【請求項8】 前記ディジタル−アナログ電流変換器
(12、22、・・・ )又はこれらの変換器に関連付けら
れる前記出力振幅範囲設定用の回路(11、21、・・・
)に関連付ける前記第2制御データーワードが前記デ
ィジタルーアナログ電流変換器(12、22、・・・ )に
よって変換されるデータ形式に関連する振幅範囲を設定
する働きをするようにしたことを特徴とする請求項1に
記載の回路配置。 - 【請求項9】 前記ディジタル−アナログ電流変換器
(12、22、・・・ )又はこれらの変換器に関連付けら
れる前記出力振幅範囲設定用の回路(11、21、・・・
)に関連付ける前記第2制御データーワードを、関連
するディジタルーアナログ電流変換器(12、22、・・
・ )が該変換器の後方に配置した抵抗間に、ビデオのR
GB信号を処理する場合には1Vの電圧スウィングを、
ビデオのY/C信号を処理する場合には1.16Vの電
圧スウィングを、ビデオのCVBS信号を処理する場合
には1.23Vの電圧スウィングを発生するように選択
したことを特徴とする請求項8に記載の回路配置。 - 【請求項10】 画像信号のアナログ−ディジタル変換
への請求項1〜9のいずれか一項に記載の回路配置の利
用法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19807856:0 | 1998-02-25 | ||
DE19807856A DE19807856A1 (de) | 1998-02-25 | 1998-02-25 | Schaltungsanordnung mit Strom-Digital-Analog-Konvertern |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11330966A true JPH11330966A (ja) | 1999-11-30 |
Family
ID=7858829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11044210A Abandoned JPH11330966A (ja) | 1998-02-25 | 1999-02-23 | ディジタル―アナログ電流変換器を含む回路配置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6154160A (ja) |
EP (1) | EP0939494B1 (ja) |
JP (1) | JPH11330966A (ja) |
DE (2) | DE19807856A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007079585A (ja) * | 2003-07-07 | 2007-03-29 | Seiko Epson Corp | 電気光学装置及び電子機器 |
US7453383B2 (en) | 2003-07-07 | 2008-11-18 | Seiko Epson Corporation | Digital-to-analog converting circuit, electrooptical device, and electronic apparatus |
JP2011045149A (ja) * | 2010-11-30 | 2011-03-03 | Sony Corp | Da変換装置 |
US8674865B2 (en) | 2005-08-22 | 2014-03-18 | Sony Corporation | DA converter, AD converter, and semiconductor device |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6747585B2 (en) * | 2002-10-29 | 2004-06-08 | Motorola, Inc. | Method and apparatus for increasing a dynamic range of a digital to analog converter |
TW594634B (en) * | 2003-02-21 | 2004-06-21 | Toppoly Optoelectronics Corp | Data driver |
CN1317688C (zh) * | 2003-03-13 | 2007-05-23 | 统宝光电股份有限公司 | 数据驱动装置 |
US6734815B1 (en) | 2003-03-25 | 2004-05-11 | T-Ram, Inc. | Geometric D/A converter for a delay-locked loop |
US6975260B1 (en) | 2003-03-25 | 2005-12-13 | T-Ram, Inc. | Geometric D/A converter for a delay-locked loop |
US7456885B2 (en) * | 2003-08-22 | 2008-11-25 | Micron Technology, Inc. | Per column one-bit ADC for image sensors |
EP1748565B1 (en) * | 2005-07-27 | 2009-10-21 | Verigy (Singapore) Pte. Ltd. | Digital to analog conversion using summation of multiple DACs |
US9887042B1 (en) * | 2013-03-26 | 2018-02-06 | Ehrenberg Industries Corporation | Dielectric material, capacitor and method |
US10516408B2 (en) | 2018-03-08 | 2019-12-24 | Analog Devices Global Unlimited Company | Analog to digital converter stage |
US10505561B2 (en) | 2018-03-08 | 2019-12-10 | Analog Devices Global Unlimited Company | Method of applying a dither, and analog to digital converter operating in accordance with the method |
US10511316B2 (en) * | 2018-03-08 | 2019-12-17 | Analog Devices Global Unlimited Company | Method of linearizing the transfer characteristic by dynamic element matching |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4092639A (en) * | 1976-01-06 | 1978-05-30 | Precision Monolithics, Inc. | Digital to analog converter with complementary true current outputs |
US4168528A (en) * | 1978-07-21 | 1979-09-18 | Precision Monolithics, Inc. | Voltage to current conversion circuit |
JPS56153832A (en) * | 1980-04-30 | 1981-11-28 | Nec Corp | Digital to analog converter |
JPH0646709B2 (ja) * | 1985-02-28 | 1994-06-15 | キヤノン株式会社 | デジタル・アナログ変換器 |
US4766328A (en) * | 1987-05-26 | 1988-08-23 | System-General Corporation | Programmable pulse generator |
US5517191A (en) * | 1994-04-12 | 1996-05-14 | Analog Devices, Inc. | Digitally controlled calibration circuit for a DAC |
US5570090A (en) * | 1994-05-23 | 1996-10-29 | Analog Devices, Incorporated | DAC with digitally-programmable gain and sync level generation |
TW331679B (en) * | 1995-12-22 | 1998-05-11 | Thomson Multimedia Sa | Analog-to-digital converter. |
-
1998
- 1998-02-25 DE DE19807856A patent/DE19807856A1/de not_active Withdrawn
-
1999
- 1999-02-16 EP EP99200453A patent/EP0939494B1/de not_active Expired - Lifetime
- 1999-02-16 DE DE59909275T patent/DE59909275D1/de not_active Expired - Fee Related
- 1999-02-19 US US09/253,085 patent/US6154160A/en not_active Expired - Fee Related
- 1999-02-23 JP JP11044210A patent/JPH11330966A/ja not_active Abandoned
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007079585A (ja) * | 2003-07-07 | 2007-03-29 | Seiko Epson Corp | 電気光学装置及び電子機器 |
US7453383B2 (en) | 2003-07-07 | 2008-11-18 | Seiko Epson Corporation | Digital-to-analog converting circuit, electrooptical device, and electronic apparatus |
US8674865B2 (en) | 2005-08-22 | 2014-03-18 | Sony Corporation | DA converter, AD converter, and semiconductor device |
US9264057B2 (en) | 2005-08-22 | 2016-02-16 | Sony Corporation | DA converter, AD converter, and semiconductor device |
US9882574B2 (en) | 2005-08-22 | 2018-01-30 | Sony Corporation | DA converter, AD converter, and semiconductor device |
US10547318B2 (en) | 2005-08-22 | 2020-01-28 | Sony Corporation | DA converter, AD converter, and semiconductor device |
JP2011045149A (ja) * | 2010-11-30 | 2011-03-03 | Sony Corp | Da変換装置 |
Also Published As
Publication number | Publication date |
---|---|
DE19807856A1 (de) | 1999-08-26 |
US6154160A (en) | 2000-11-28 |
EP0939494A2 (de) | 1999-09-01 |
EP0939494B1 (de) | 2004-04-28 |
DE59909275D1 (de) | 2004-06-03 |
EP0939494A3 (de) | 2002-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11330966A (ja) | ディジタル―アナログ電流変換器を含む回路配置 | |
US6741195B1 (en) | Low glitch current steering digital to analog converter and method | |
US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
JP2009005051A (ja) | Da変換回路 | |
JP2001160744A (ja) | 電流スイッチング回路 | |
US6486817B1 (en) | Digital-analog conversion circuit capable of functioning at a low power supply voltage | |
US5148164A (en) | Current generating device for complementarily generating two currents of different magnitudes in response to one-bit data | |
JPH11122048A (ja) | 定電流源回路とそれを用いたディジタル/アナログ変換回路 | |
JP5018570B2 (ja) | 線形補正回路及びセンサ装置 | |
JP2002247411A (ja) | ガンマ補正機能を有するアナログ/デジタル変換器 | |
US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
US6937099B2 (en) | Op-amp configurable in a non-inverting mode with a closed loop gain greater than one with output voltage correction for a time varying voltage reference of the op-amp, and a method for correcting the output voltage of such an op-amp for a time varying voltage reference | |
US6583746B2 (en) | A/D converter with high speed input circuit | |
JPH11251912A (ja) | ディジタル・アナログ変換器及び電流源回路 | |
US7205799B2 (en) | Input buffer having a stabilized operating point and an associated method | |
JP2753422B2 (ja) | 全波整流回路 | |
US7064699B2 (en) | Current cell matrix type digital-to-analog converter | |
JP2668172B2 (ja) | 電流発生装置およびd/a変換装置 | |
JP2710715B2 (ja) | コンパレータ | |
JP2008072234A (ja) | ドライバ回路 | |
JP4510987B2 (ja) | Da変換装置 | |
JP2006197052A (ja) | 電流セルマトリクス型da変換器 | |
JPH09232961A (ja) | D/a変換器 | |
JP2003060504A (ja) | A/d変換装置およびa/dコンバータ用誤差補正装置 | |
US11463100B1 (en) | Digital-to-analog converter and digital-to-analog conversion method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070529 |