JPH11328880A - 誤り訂正装置及び光ディスク読取装置 - Google Patents
誤り訂正装置及び光ディスク読取装置Info
- Publication number
- JPH11328880A JPH11328880A JP11067100A JP6710099A JPH11328880A JP H11328880 A JPH11328880 A JP H11328880A JP 11067100 A JP11067100 A JP 11067100A JP 6710099 A JP6710099 A JP 6710099A JP H11328880 A JPH11328880 A JP H11328880A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- type
- error correction
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B2020/1087—Digital recording or reproducing wherein a selection is made among at least two alternative ways of processing
- G11B2020/10879—Digital recording or reproducing wherein a selection is made among at least two alternative ways of processing the kind of record carrier being the selection criterion
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 本発明はＣＤとＤＶＤの両方のフォーマット
を訂正することができる誤り訂正装置の提供を目的とす
る。 【解決手段】 本発明の訂正手続を実施するリード・ソ
ロモン方式の誤り訂正手段（２，３，４）を含むリード
・ソロモン方式の誤り訂正装置は、ＤＶＤタイプのデー
タを収容し、第２の訂正手続の前にＣＤタイプのデータ
の逆インターリーブを行うため、第１の訂正手続の後に
ＣＤタイプのデータ（Ｃ２）を収容する第１のメモリ
（５）と、第１のメモリとは別個のキャッシュメモリタ
イプであり、訂正前にＣＤタイプのデータ（Ｃ１）を収
容し、逆インタリーブ処理されたＣＤタイプのデータ
（Ｃ２）を収容する第２のメモリ（６）とを有する。
を訂正することができる誤り訂正装置の提供を目的とす
る。 【解決手段】 本発明の訂正手続を実施するリード・ソ
ロモン方式の誤り訂正手段（２，３，４）を含むリード
・ソロモン方式の誤り訂正装置は、ＤＶＤタイプのデー
タを収容し、第２の訂正手続の前にＣＤタイプのデータ
の逆インターリーブを行うため、第１の訂正手続の後に
ＣＤタイプのデータ（Ｃ２）を収容する第１のメモリ
（５）と、第１のメモリとは別個のキャッシュメモリタ
イプであり、訂正前にＣＤタイプのデータ（Ｃ１）を収
容し、逆インタリーブ処理されたＣＤタイプのデータ
（Ｃ２）を収容する第２のメモリ（６）とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、リード・ソロモン
方式の誤り訂正装置と、このような誤り訂正装置を含む
光学式読取装置とに関する。本発明は、特に、光学式又
は光磁気式ディスクを読み取る装置における誤り訂正に
適用される。
方式の誤り訂正装置と、このような誤り訂正装置を含む
光学式読取装置とに関する。本発明は、特に、光学式又
は光磁気式ディスクを読み取る装置における誤り訂正に
適用される。
【０００２】
【従来の技術】一般的にＣＤのように略称されるコンパ
クトディスクは、１９８２年に市販されている。メディ
アの容量の増加は常に要求され続け、データの記録、符
号化及び読み出しの分野における開発状況を考慮するた
め、近年、新しい規格が現れている。この新しい標準
は、所謂ＤＶＤ規格である。ＤＶＤ規格は、読み出しに
付いては、ＣＤと同じ原理に基づいて動作するが、より
多量の情報密度を許容する。
クトディスクは、１９８２年に市販されている。メディ
アの容量の増加は常に要求され続け、データの記録、符
号化及び読み出しの分野における開発状況を考慮するた
め、近年、新しい規格が現れている。この新しい標準
は、所謂ＤＶＤ規格である。ＤＶＤ規格は、読み出しに
付いては、ＣＤと同じ原理に基づいて動作するが、より
多量の情報密度を許容する。
【０００３】ＣＤディスク読取装置とＤＶＤ読取装置と
の互換性がユーザにとって望ましいことは明らかであ
る。しかし、二つの規格におけるデータの符号化は非常
に相違し、例えば、データパケットの長さ、誤り訂正の
パラメータ等が異なる。典型的に、リード・ソロモン方
式の誤り訂正に関して、読取装置がＣＤフォーマットと
ＤＶＤフォーマットの両方を復号化できるために、ＣＤ
方式誤り訂正とＤＶＤ方式誤り訂正の夫々に専用の二つ
の回路が同一装置内で使用される。
の互換性がユーザにとって望ましいことは明らかであ
る。しかし、二つの規格におけるデータの符号化は非常
に相違し、例えば、データパケットの長さ、誤り訂正の
パラメータ等が異なる。典型的に、リード・ソロモン方
式の誤り訂正に関して、読取装置がＣＤフォーマットと
ＤＶＤフォーマットの両方を復号化できるために、ＣＤ
方式誤り訂正とＤＶＤ方式誤り訂正の夫々に専用の二つ
の回路が同一装置内で使用される。
【０００４】
【発明が解決しようとする課題】この解決策は、冗長な
素子が利用され、装置のコストが増加されるので、明ら
かに満足できる解決策ではない。また、処理されるべき
ＤＶＤ方式及びＣＤ方式のデータパケットのフォーマッ
トに相違がある場合、各処理毎に満足できる構成を見つ
けることは困難である。
素子が利用され、装置のコストが増加されるので、明ら
かに満足できる解決策ではない。また、処理されるべき
ＤＶＤ方式及びＣＤ方式のデータパケットのフォーマッ
トに相違がある場合、各処理毎に満足できる構成を見つ
けることは困難である。
【０００５】したがって、本発明は、ＣＤとＤＶＤの両
方のフォーマットを訂正することができる訂正装置の提
供を目的とする。
方のフォーマットを訂正することができる訂正装置の提
供を目的とする。
【０００６】
【課題を解決するための手段】本発明の課題は、訂正手
続を実施するリード・ソロモン方式誤り訂正手段を含む
リード・ソロモン方式誤り訂正装置である。本発明のリ
ード・ソロモン方式訂正装置は、ＤＶＤタイプのデータ
を収容し、並びに、第２の訂正手続の前にＣＤタイプの
データの逆インターリーブを行うため、第１の訂正手続
の後にＣＤタイプのデータを収容する第１のメモリと、
上記第１のメモリとは別個のキャッシュメモリタイプで
あり、訂正前にＣＤタイプのデータを収容し、逆インタ
リーブ処理されたＣＤタイプのデータを収容する第２の
メモリとを有する。
続を実施するリード・ソロモン方式誤り訂正手段を含む
リード・ソロモン方式誤り訂正装置である。本発明のリ
ード・ソロモン方式訂正装置は、ＤＶＤタイプのデータ
を収容し、並びに、第２の訂正手続の前にＣＤタイプの
データの逆インターリーブを行うため、第１の訂正手続
の後にＣＤタイプのデータを収容する第１のメモリと、
上記第１のメモリとは別個のキャッシュメモリタイプで
あり、訂正前にＣＤタイプのデータを収容し、逆インタ
リーブ処理されたＣＤタイプのデータを収容する第２の
メモリとを有する。
【０００７】このように二つのメモリが使用され、比較
的大きい方のサイズの第１のメモリは、第１の手続の後
にＤＶＤタイプのパケット及びＣＤタイプのパケットを
記憶することが可能であり、小さい方のサイズの第２の
メモリは、ＣＤモードの訂正中に限り使用される。この
ため、ＣＤモードの訂正中に、第１のメモリは必要に応
じて逆インターリーブ処理のためだけに要求される。し
たがって、第１のメモリへのアクセスの頻度は低減さ
れ、低性能、すなわち、安価なメモリを使用することが
できる。このことは、特に、第１のメモリが市販回路で
ある場合に利益が得られる。
的大きい方のサイズの第１のメモリは、第１の手続の後
にＤＶＤタイプのパケット及びＣＤタイプのパケットを
記憶することが可能であり、小さい方のサイズの第２の
メモリは、ＣＤモードの訂正中に限り使用される。この
ため、ＣＤモードの訂正中に、第１のメモリは必要に応
じて逆インターリーブ処理のためだけに要求される。し
たがって、第１のメモリへのアクセスの頻度は低減さ
れ、低性能、すなわち、安価なメモリを使用することが
できる。このことは、特に、第１のメモリが市販回路で
ある場合に利益が得られる。
【０００８】具体的な実施例によれば、ＤＶＤタイプの
データの対応するシンボルは、上記第１のメモリからリ
ード・ソロモン方式の訂正手段に伝達され、一方、ＣＤ
タイプのデータに対応するシンボルは、上記第２のメモ
リからリード・ソロモン方式の訂正手段に伝達される。
第２のメモリは、以下の二つの理由からオンザフライ(o
n the fly)訂正を実施するため使用される。すなわち、
第一に、第２のメモリはサイズが小さいので、アクセス
頻度の点に関して高性能のメモリを使用することが可能
である。第二に、ＣＤタイプの符号語は、量が非常に多
いＤＶＤタイプの符号語よりもこの種の訂正に適してい
る。
データの対応するシンボルは、上記第１のメモリからリ
ード・ソロモン方式の訂正手段に伝達され、一方、ＣＤ
タイプのデータに対応するシンボルは、上記第２のメモ
リからリード・ソロモン方式の訂正手段に伝達される。
第２のメモリは、以下の二つの理由からオンザフライ(o
n the fly)訂正を実施するため使用される。すなわち、
第一に、第２のメモリはサイズが小さいので、アクセス
頻度の点に関して高性能のメモリを使用することが可能
である。第二に、ＣＤタイプの符号語は、量が非常に多
いＤＶＤタイプの符号語よりもこの種の訂正に適してい
る。
【０００９】本発明の一実施例によれば、リード・ソロ
モン方式訂正装置は、上記リード・ソロモン訂正手段及
び上記第２のメモリを含む第１の集積回路を有し、上記
第１のメモリは上記第１の集積回路とは別個の第２の集
積回路に収容される。本発明の課題は、また、上記訂正
装置を含む光学式読取装置である。本発明の他の特徴及
び利点は、以下、添付図面を参照して非限定的な実施例
を説明することにより明らかにされる。
モン方式訂正装置は、上記リード・ソロモン訂正手段及
び上記第２のメモリを含む第１の集積回路を有し、上記
第１のメモリは上記第１の集積回路とは別個の第２の集
積回路に収容される。本発明の課題は、また、上記訂正
装置を含む光学式読取装置である。本発明の他の特徴及
び利点は、以下、添付図面を参照して非限定的な実施例
を説明することにより明らかにされる。
【００１０】
【発明の実施の形態】ＣＤ（コンパクトディスク）規格
は、クロス・インターリーブ形(cross interleaved) リ
ード・ソロモン誤り訂正符号（ＣＩＲＣ）の使用を提唱
する。この符号を実現するために、符号化されるべき１
６ビットの各ディジタルサンプルは２個の８ビットのシ
ンボルに分離される。
は、クロス・インターリーブ形(cross interleaved) リ
ード・ソロモン誤り訂正符号（ＣＩＲＣ）の使用を提唱
する。この符号を実現するために、符号化されるべき１
６ビットの各ディジタルサンプルは２個の８ビットのシ
ンボルに分離される。
【００１１】図１には、ＣＤ規格に準拠したデータブロ
ック（フレーム）の構造が詳細に記載されている。符号
化されるべきサンプルは、ランダムアクセスメモリに格
納され、（２チャンネル毎に１６ビットの６個のサンプ
ルに対応する）２４個のシンボルのブロックの形式で符
号器に供給される。第１段階において、これらのシンボ
ルは、奇数サンプルを遅延させ、符号器Ｃ２の第１の部
分への接続を交換することにより、インターリーブ処理
される。符号器Ｃ２は、８ビットからなる４個のパリテ
ィシンボル（所謂シンボルＱ）を決定し、４個のパリテ
ィシンボルを他のシンボルの間に挿入する。これによ
り、２８個のシンボルが得られる。したがって、符号器
Ｃ２は、（２８，２４）形の符号器である。
ック（フレーム）の構造が詳細に記載されている。符号
化されるべきサンプルは、ランダムアクセスメモリに格
納され、（２チャンネル毎に１６ビットの６個のサンプ
ルに対応する）２４個のシンボルのブロックの形式で符
号器に供給される。第１段階において、これらのシンボ
ルは、奇数サンプルを遅延させ、符号器Ｃ２の第１の部
分への接続を交換することにより、インターリーブ処理
される。符号器Ｃ２は、８ビットからなる４個のパリテ
ィシンボル（所謂シンボルＱ）を決定し、４個のパリテ
ィシンボルを他のシンボルの間に挿入する。これによ
り、２８個のシンボルが得られる。したがって、符号器
Ｃ２は、（２８，２４）形の符号器である。
【００１２】シンボルは、４ブロックの倍数である不均
一な長さの２８本の遅延ラインを介して第２の符号器Ｃ
２に伝達されるので、１語の中の２８個のシンボルが２
８個の異なるブロック全体に分布される。２８個のブロ
ックは、次に、３個の他のブロックに対し２８ブロック
の中から１ブロックのレートで、他のブロックとインタ
ーリーブ処理される。符号器Ｃ１は、８ビットの付加ビ
ットからなる４個のパリティシンボル（シンボルＰ）を
各ブロックに付加し、全部で３２個のシンボルが得られ
る。したがって、符号器Ｃ１は、（３２，２８）形の符
号器である。これらのシンボルは、パリティシンボルを
反転し、偶数シンボルを遅延させる付加的な処理の後、
データパケットを形成するため使用される。
一な長さの２８本の遅延ラインを介して第２の符号器Ｃ
２に伝達されるので、１語の中の２８個のシンボルが２
８個の異なるブロック全体に分布される。２８個のブロ
ックは、次に、３個の他のブロックに対し２８ブロック
の中から１ブロックのレートで、他のブロックとインタ
ーリーブ処理される。符号器Ｃ１は、８ビットの付加ビ
ットからなる４個のパリティシンボル（シンボルＰ）を
各ブロックに付加し、全部で３２個のシンボルが得られ
る。したがって、符号器Ｃ１は、（３２，２８）形の符
号器である。これらのシンボルは、パリティシンボルを
反転し、偶数シンボルを遅延させる付加的な処理の後、
データパケットを形成するため使用される。
【００１３】これらのデータは、ここでは詳細に説明し
ないある量の制御情報が補足される。データの符号化に
関する更なる情報については、特に、Sony Service Cen
terEuropeから発行された“Digital Audio and Compact
Disc Technology ”、第３版、１９９５年、或いは、W
icker/Bhagarve による“Reed-Solomon Coeds and thei
r applications ”, IEEE Press 1944 年発行の第４章
を参照のこと。
ないある量の制御情報が補足される。データの符号化に
関する更なる情報については、特に、Sony Service Cen
terEuropeから発行された“Digital Audio and Compact
Disc Technology ”、第３版、１９９５年、或いは、W
icker/Bhagarve による“Reed-Solomon Coeds and thei
r applications ”, IEEE Press 1944 年発行の第４章
を参照のこと。
【００１４】ＣＤタイプのパケットの訂正は、リード・
ソロモン復号器によるＣ１の復号化の手続とＣ２の復号
化の手続の２回の手続を必要とし、２回の手続の間に逆
インターリーブ処理が介在する。Ｃ１の訂正能力が削除
及び補正されるべき誤りの個数の関数として優れている
場合、２８個のシンボル（３２個−４個のパリティシン
ボルＰ）は消去フラグによってマークされ、訂正されな
い。逆インターリーブ処理中に、これらの２８個のシン
ボルは２８個のブロックに配分される。
ソロモン復号器によるＣ１の復号化の手続とＣ２の復号
化の手続の２回の手続を必要とし、２回の手続の間に逆
インターリーブ処理が介在する。Ｃ１の訂正能力が削除
及び補正されるべき誤りの個数の関数として優れている
場合、２８個のシンボル（３２個−４個のパリティシン
ボルＰ）は消去フラグによってマークされ、訂正されな
い。逆インターリーブ処理中に、これらの２８個のシン
ボルは２８個のブロックに配分される。
【００１５】Ｃ２の訂正能力が優れている場合、２４個
のシンボル（２８個−４個のパリティシンボルＱ）がフ
ラグによりマークされ、訂正されない。ＤＶＤ（ディジ
タルビデオ／多目的ディスク）の関する限りで使用され
る誤り訂正は次のように異なる。すなわち、１７２個の
シンボル（１シンボル＝１バイト）の１９２本のライン
からなるブロックは、１７２バイトの１６本のラインか
らなる所謂外側リード・ソロモン符号（ＰＯ）と垂直方
向に関連付けられ、次に、１０バイトの２０８本のライ
ンからなる所謂内側リード・ソロモン符号（ＰＩ）と水
平方向に関連付けられる。内側符号は、データブロック
及び外側符号から計算される。全体として、１８２バイ
トの２０８本のラインからなるブロックが得られる。外
側符号の１６本のラインは、１９２本の残りのラインの
間にインターリーブ式に挿入される。
のシンボル（２８個−４個のパリティシンボルＱ）がフ
ラグによりマークされ、訂正されない。ＤＶＤ（ディジ
タルビデオ／多目的ディスク）の関する限りで使用され
る誤り訂正は次のように異なる。すなわち、１７２個の
シンボル（１シンボル＝１バイト）の１９２本のライン
からなるブロックは、１７２バイトの１６本のラインか
らなる所謂外側リード・ソロモン符号（ＰＯ）と垂直方
向に関連付けられ、次に、１０バイトの２０８本のライ
ンからなる所謂内側リード・ソロモン符号（ＰＩ）と水
平方向に関連付けられる。内側符号は、データブロック
及び外側符号から計算される。全体として、１８２バイ
トの２０８本のラインからなるブロックが得られる。外
側符号の１６本のラインは、１９２本の残りのラインの
間にインターリーブ式に挿入される。
【００１６】ＤＶＤ規格に準拠するデータバケットの構
造は図２に示されている。図３は本発明の一実施例によ
る装置のブロック図である。同図に示される回路１は、
誤り訂正自体のために直列接続されたシンドローム生成
器２と、求根器(equation solver) ３と、訂正器４とを
含む。回路１に外付けされる、たとえば、ＳＲＡＭタイ
プのランダムアクセスメモリ５は、訂正されるべき生デ
ータ及び訂正されたデータのある種のパケットを記憶す
るため用いられる。ＣＤモードだけで使用される内部ラ
ンダムアクセスメモリ６は、中間的な復号化の結果を記
憶するため設けられる。これにより、外部メモリ５への
過度に頻繁なアクセスが回避される利点が得られる。
造は図２に示されている。図３は本発明の一実施例によ
る装置のブロック図である。同図に示される回路１は、
誤り訂正自体のために直列接続されたシンドローム生成
器２と、求根器(equation solver) ３と、訂正器４とを
含む。回路１に外付けされる、たとえば、ＳＲＡＭタイ
プのランダムアクセスメモリ５は、訂正されるべき生デ
ータ及び訂正されたデータのある種のパケットを記憶す
るため用いられる。ＣＤモードだけで使用される内部ラ
ンダムアクセスメモリ６は、中間的な復号化の結果を記
憶するため設けられる。これにより、外部メモリ５への
過度に頻繁なアクセスが回避される利点が得られる。
【００１７】また、回路１は、状態に応じてＣＤモード
動作若しくはＤＶＤモード動作と、各モードに関する範
囲の種々の段階を決める４個のマルチプレクサを含む。
第１のマルチプレクサ７は、シンドローム生成器２の入
力側に設けられ、ＳＲＡＭ５に由来するデータ、或い
は、メモリ６に由来するデータを選択する。第２のマル
チプレクサ８は、メモリ６の入力側に設けられ、ＳＲＡ
Ｍ５からのデータ、或いは、外部回路から到来する入力
データ（図３のラインＩ）を選択する。第３のマルチプ
レクサ９は、訂正器４の入力側に設けられ、ＳＲＡＭ５
からのデータ、メモリ６からのデータ、或いは、求根器
３からのデータのいずれかを選択する。第４のマルチプ
レクサ１０は、ＳＲＡＭ５に対し、訂正器４からの訂正
されたデータ、又は、入力データＩのいずれか一方を供
給する。
動作若しくはＤＶＤモード動作と、各モードに関する範
囲の種々の段階を決める４個のマルチプレクサを含む。
第１のマルチプレクサ７は、シンドローム生成器２の入
力側に設けられ、ＳＲＡＭ５に由来するデータ、或い
は、メモリ６に由来するデータを選択する。第２のマル
チプレクサ８は、メモリ６の入力側に設けられ、ＳＲＡ
Ｍ５からのデータ、或いは、外部回路から到来する入力
データ（図３のラインＩ）を選択する。第３のマルチプ
レクサ９は、訂正器４の入力側に設けられ、ＳＲＡＭ５
からのデータ、メモリ６からのデータ、或いは、求根器
３からのデータのいずれかを選択する。第４のマルチプ
レクサ１０は、ＳＲＡＭ５に対し、訂正器４からの訂正
されたデータ、又は、入力データＩのいずれか一方を供
給する。
【００１８】メモリ５は、ＤＶＤタイプのブロックと、
訂正手続の前後で上記ＤＶＤタイプのブロックに関連し
た誤りフラグ又は消去フラグと、訂正前にインターリー
ブ処理する目的のためのＣＤタイプのブロックＣ２と、
ＣＤタイプのブロックＣ２に関連した誤りフラグと、訂
正されたブロックＣ１と、種々の同期データとを格納す
るため使用される。
訂正手続の前後で上記ＤＶＤタイプのブロックに関連し
た誤りフラグ又は消去フラグと、訂正前にインターリー
ブ処理する目的のためのＣＤタイプのブロックＣ２と、
ＣＤタイプのブロックＣ２に関連した誤りフラグと、訂
正されたブロックＣ１と、種々の同期データとを格納す
るため使用される。
【００１９】回路１によって実行される夫々のリード・
ソロモン方式誤り訂正手続は、ＣＤモードであるか、Ｄ
ＶＤモードであるかに応じて以下の通り要約することが
できる。 ステップ１：消去多項式Ｅ（ｚ）のシンドロームＳ
j と、修正シンドロームＴ（ｚ）を計算する。
ソロモン方式誤り訂正手続は、ＣＤモードであるか、Ｄ
ＶＤモードであるかに応じて以下の通り要約することが
できる。 ステップ１：消去多項式Ｅ（ｚ）のシンドロームＳ
j と、修正シンドロームＴ（ｚ）を計算する。
【００２０】
【数１】
【００２１】式中、ｒは符号語中のパリティシンボルの
個数を表す。また、
個数を表す。また、
【００２２】
【数２】
【００２３】であり、式中、ｎは符号語中のシンボルの
個数を表し、係数ｒi は、 ｒ（ｘ）＝ｒn-1 ・ｚn-1 ＋ｒn-2 ・ｚn-2 ＋．．．＋
ｒ0 のように表され、ｒ（ｘ）は受信符号語であり、αi は
ｇ（ｚ）の根である。生成多項式は、
個数を表し、係数ｒi は、 ｒ（ｘ）＝ｒn-1 ・ｚn-1 ＋ｒn-2 ・ｚn-2 ＋．．．＋
ｒ0 のように表され、ｒ（ｘ）は受信符号語であり、αi は
ｇ（ｚ）の根である。生成多項式は、
【００２４】
【数３】
【００２５】のように表され、式中、αJkは消去ｋの位
置を表し、ｅは消去の個数を表す。また、 Ｔ（ｚ）＝Ｓ（Ｚ）Ｅ（Ｚ）ｍｏｄｚ2t （３） であり、式中、ｔはＲＳ符号のパラメータである。尚、
以下の点に注意する必要がある。パラメータｒは進行中
の訂正手続に依存する。このパラメータｒは、符号語毎
に計算されるべきシンドロームの個数を表す。この個数
は訂正されるべき符号語内のパリティシンボルの個数と
一致する。パラメータｒは、コンパクトディスクの二つ
の符号化Ｃ１とＣ２に対し４と４であり、ＤＶＤの内側
符号化と外側符号化に対し１０と１６である。
置を表し、ｅは消去の個数を表す。また、 Ｔ（ｚ）＝Ｓ（Ｚ）Ｅ（Ｚ）ｍｏｄｚ2t （３） であり、式中、ｔはＲＳ符号のパラメータである。尚、
以下の点に注意する必要がある。パラメータｒは進行中
の訂正手続に依存する。このパラメータｒは、符号語毎
に計算されるべきシンドロームの個数を表す。この個数
は訂正されるべき符号語内のパリティシンボルの個数と
一致する。パラメータｒは、コンパクトディスクの二つ
の符号化Ｃ１とＣ２に対し４と４であり、ＤＶＤの内側
符号化と外側符号化に対し１０と１６である。
【００２６】ステップ２：誤り位置多項式Λ（ｚ）及び
誤り評価多項式Ω（ｚ）を計算するため拡大ユークリッ
ドアルゴリズムを実施し、新しい誤り位置多項式Ψ
（ｚ）： Ψ（ｚ）＝Λ（ｚ）Ｅ（ｚ）ｍｏｄｚ2t （４） を計算する。 ステップ３：誤り位置多項式の根を判定するためチェイ
ンアルゴリズムを実施する。この多項式の根は、受信語
内の誤り及び消去の位置を示す。誤り位置多項式の根、
並びに、誤り位置多項式及び誤り評価多項式の導関数か
ら誤り及び消去の値を判定するため、フォニー(Forney)
アルゴリズムを実施する。
誤り評価多項式Ω（ｚ）を計算するため拡大ユークリッ
ドアルゴリズムを実施し、新しい誤り位置多項式Ψ
（ｚ）： Ψ（ｚ）＝Λ（ｚ）Ｅ（ｚ）ｍｏｄｚ2t （４） を計算する。 ステップ３：誤り位置多項式の根を判定するためチェイ
ンアルゴリズムを実施する。この多項式の根は、受信語
内の誤り及び消去の位置を示す。誤り位置多項式の根、
並びに、誤り位置多項式及び誤り評価多項式の導関数か
ら誤り及び消去の値を判定するため、フォニー(Forney)
アルゴリズムを実施する。
【００２７】ステップ４：復号化処理を照合し、受信語
を訂正する。 上記のアルゴリズムは、それ自体、公知である。特に、
S.B. Wicker とV.K. Bhagarva の編による“Reed-Solom
on Code and their Applications”, IEEE Press, 199
4 には、ユークリッドアルゴリズム、チェインアルゴリ
ズム及びフォニーアルゴリズムの実施と、一般的なリー
ド・ソロモン符号の数学的理論とに関して記載されてい
る。また、この引用文献には、各ステップを実施する他
のアルゴリズムも記載されている。
を訂正する。 上記のアルゴリズムは、それ自体、公知である。特に、
S.B. Wicker とV.K. Bhagarva の編による“Reed-Solom
on Code and their Applications”, IEEE Press, 199
4 には、ユークリッドアルゴリズム、チェインアルゴリ
ズム及びフォニーアルゴリズムの実施と、一般的なリー
ド・ソロモン符号の数学的理論とに関して記載されてい
る。また、この引用文献には、各ステップを実施する他
のアルゴリズムも記載されている。
【００２８】したがって、以下では、最初に、ＤＶＤモ
ード若しくはＣＤモードの各モードにおける装置の動作
態様を説明し、次に、リード・ソロモン復号器のある種
の面、特に、求根器３の実現を取り上げて詳細に説明す
る。 −ＤＶＤ復号化の場合 ＤＶＤモードの動作の態様は図４に示されている。図３
に示された一般的な配置と比べて、誤り訂正回路１の中
で、ＤＶＤモードの動作に関係のない部品は省かれてい
る。
ード若しくはＣＤモードの各モードにおける装置の動作
態様を説明し、次に、リード・ソロモン復号器のある種
の面、特に、求根器３の実現を取り上げて詳細に説明す
る。 −ＤＶＤ復号化の場合 ＤＶＤモードの動作の態様は図４に示されている。図３
に示された一般的な配置と比べて、誤り訂正回路１の中
で、ＤＶＤモードの動作に関係のない部品は省かれてい
る。
【００２９】（ａ）内側符号ＰＩ−第１の手続 マルチプレクサ１０を介して伝達される入力データは、
最初に、ＳＲＡＭ５に記憶される。図６には、ブロック
がＳＲＡＭ５に格納される様子が示されている。データ
は、２０８×１８２バイトからなる２個のブロックによ
り構成される。各ブロックには、２０８×２３バイトの
消去バイトが付随する。ブロックのシンボル毎に、各消
去ビットは、そのシンボルが確実であるとみなされるか
どうかを示す。この情報は、後でリード・ソロモン誤り
訂正の間に使用される。この消去ビットは、回路１の外
部の部品によって公知の方法で決定される。本発明の一
実施例によれば、この外部の部品はディジタル復調テー
ブルにデータが存在するかどうかを照合する。
最初に、ＳＲＡＭ５に記憶される。図６には、ブロック
がＳＲＡＭ５に格納される様子が示されている。データ
は、２０８×１８２バイトからなる２個のブロックによ
り構成される。各ブロックには、２０８×２３バイトの
消去バイトが付随する。ブロックのシンボル毎に、各消
去ビットは、そのシンボルが確実であるとみなされるか
どうかを示す。この情報は、後でリード・ソロモン誤り
訂正の間に使用される。この消去ビットは、回路１の外
部の部品によって公知の方法で決定される。本発明の一
実施例によれば、この外部の部品はディジタル復調テー
ブルにデータが存在するかどうかを照合する。
【００３０】最初に、誤り訂正回路１は、内側ＲＳ符号
ＰＩの復号化を実施する。データ又はシンボルのブロッ
ク、並びに、消去ビットは、ＳＲＡＭ５から１ラインず
つ読み出され、シンドローム生成器２に伝達される。シ
ンドローム生成器２は、既に説明したとおり、ライン毎
（符号語毎）に多項式Ｓ（ｚ）及び消去多項式Ｅ（ｚ）
を決定する。
ＰＩの復号化を実施する。データ又はシンボルのブロッ
ク、並びに、消去ビットは、ＳＲＡＭ５から１ラインず
つ読み出され、シンドローム生成器２に伝達される。シ
ンドローム生成器２は、既に説明したとおり、ライン毎
（符号語毎）に多項式Ｓ（ｚ）及び消去多項式Ｅ（ｚ）
を決定する。
【００３１】実際上、シンドロームＳｊは以下の式に従
って計算される。
って計算される。
【００３２】
【数４】
【００３３】式中、Ｔは生成多項式Ｇ（ｚ）に関連した
行列である。本例によれば、多項式Ｇ（ｚ）は、 Ｇ（ｚ）＝ｚ8 ＋ｚ4 ＋ｚ3 ＋ｚ2 ＋１ のように表される。この場合、行列Ｔは次の通りであ
る。
行列である。本例によれば、多項式Ｇ（ｚ）は、 Ｇ（ｚ）＝ｚ8 ＋ｚ4 ＋ｚ3 ＋ｚ2 ＋１ のように表される。この場合、行列Ｔは次の通りであ
る。
【００３４】
【数５】
【００３５】シンドロームＳｊの計算は、レジスタｊを
用いてシンドローム生成器２によって行われる。各レジ
スタｊは、Ｔn 倍の乗算器及び加算器を介して夫々の入
力にフィードバックされる。シンドロームＳｊは多項式
Ｓ（ｚ）の係数になる。ＤＶＤ復号化の場合、伝送され
た各ラインは、バイト毎にシンボルを表現する１８２バ
イトのデータと、１シンボル毎に１ビットの１８２ビッ
トの消去ビットとからなる。内側符号ＰＩは１０個の訂
正シンボルにより構成されるので、１０個のシンドロー
ムが計算される。シンドローム生成器２は、消去ビット
から消去多項式Ｅ（ｚ）の係数Ｅｊを決定し、適当なレ
ジスタに格納する。
用いてシンドローム生成器２によって行われる。各レジ
スタｊは、Ｔn 倍の乗算器及び加算器を介して夫々の入
力にフィードバックされる。シンドロームＳｊは多項式
Ｓ（ｚ）の係数になる。ＤＶＤ復号化の場合、伝送され
た各ラインは、バイト毎にシンボルを表現する１８２バ
イトのデータと、１シンボル毎に１ビットの１８２ビッ
トの消去ビットとからなる。内側符号ＰＩは１０個の訂
正シンボルにより構成されるので、１０個のシンドロー
ムが計算される。シンドローム生成器２は、消去ビット
から消去多項式Ｅ（ｚ）の係数Ｅｊを決定し、適当なレ
ジスタに格納する。
【００３６】１ラインに１１個以上の消去ビットが存在
する場合、訂正は不可能であり、符号語は誤りを含むこ
とがマークされる。誤りを含む符号語の状態は、図６に
示されるように、内側１エラービットと称されるビット
の形式でＳＲＡＭメモリに書き込まれる。多項式Ｓ
（ｚ）の係数と、関連するならば、多項式Ｅ（ｚ）の係
数は、求根器３に伝達される。
する場合、訂正は不可能であり、符号語は誤りを含むこ
とがマークされる。誤りを含む符号語の状態は、図６に
示されるように、内側１エラービットと称されるビット
の形式でＳＲＡＭメモリに書き込まれる。多項式Ｓ
（ｚ）の係数と、関連するならば、多項式Ｅ（ｚ）の係
数は、求根器３に伝達される。
【００３７】消去多項式Ｅ（ｚ）（少なくとも１個の消
去）が存在する場合、求根器３は、多項式Ｔ（ｚ）と、
多項式Ｅ（ｚ）とＳ（ｚ）の積とを計算し、誤り位置多
項式Λ（ｚ）及び誤り評価多項式Ω（ｚ）を同時に決定
するため拡大ユークリッドアルゴリズムを実現する。消
去が存在しない場合、多項式Ω（ｚ）及びΛ（ｚ）の決
定は多項式Ｓ（ｚ）から直接に行われ、この場合、Ｅ
（ｚ）＝１を選択する必要がある。
去）が存在する場合、求根器３は、多項式Ｔ（ｚ）と、
多項式Ｅ（ｚ）とＳ（ｚ）の積とを計算し、誤り位置多
項式Λ（ｚ）及び誤り評価多項式Ω（ｚ）を同時に決定
するため拡大ユークリッドアルゴリズムを実現する。消
去が存在しない場合、多項式Ω（ｚ）及びΛ（ｚ）の決
定は多項式Ｓ（ｚ）から直接に行われ、この場合、Ｅ
（ｚ）＝１を選択する必要がある。
【００３８】求根器３は、関連がある場合、Ψ（ｚ）を
決定する。以下、求根器３回路の構造及び動作態様につ
いて詳述する。この訂正器によって最終的に利用可能な
データを次に列挙する。 −処理される符号語内の誤りの位置 −上記誤りの値 −消去の数 符号語内の誤りはこれに従って訂正される。このため、
図４に示された訂正器４は、訂正されるべき符号語をＳ
ＲＡＭメモリ５から読み出し、誤りの位置及び値を求根
器３から読み出す。訂正器４は、訂正された符号語をＳ
ＲＡＭ５の中で最初に符号語が存在していた場所に書き
込む。マルチプレクサ９及び１０は、これに従って制御
される。ＲＳ符号の能力が優れている場合、訂正器は、
図６に内側１エラーフラグとして示される誤り表示フラ
グを書き込む。
決定する。以下、求根器３回路の構造及び動作態様につ
いて詳述する。この訂正器によって最終的に利用可能な
データを次に列挙する。 −処理される符号語内の誤りの位置 −上記誤りの値 −消去の数 符号語内の誤りはこれに従って訂正される。このため、
図４に示された訂正器４は、訂正されるべき符号語をＳ
ＲＡＭメモリ５から読み出し、誤りの位置及び値を求根
器３から読み出す。訂正器４は、訂正された符号語をＳ
ＲＡＭ５の中で最初に符号語が存在していた場所に書き
込む。マルチプレクサ９及び１０は、これに従って制御
される。ＲＳ符号の能力が優れている場合、訂正器は、
図６に内側１エラーフラグとして示される誤り表示フラ
グを書き込む。
【００３９】（ｂ）外側符号ＰＯ 本発明の一実施例の装置は、符号ＰＯに基づいて第２の
訂正を実施する。各垂直方向の符号語に対する結果に依
存して、誤りフラグは適切な値に設定される（図６の外
側誤りフラグを参照のこと）。 （ｃ）内側符号ＰＩ−第２の手続 外側符号ＰＯ訂正が行われた後、第２の水平方向の訂正
が内側符号ＰＩに基づいて行われる。第１の手続の間に
訂正不可能なある種の語は、外側符号ＰＯに基づく訂正
の間に上記訂正不可能なある種の語の中のあるシンボル
の訂正が行えるようになる。適切な場合に、図６におい
て内側２誤りフラグとして示される誤りフラグは適切な
値に設定される。
訂正を実施する。各垂直方向の符号語に対する結果に依
存して、誤りフラグは適切な値に設定される（図６の外
側誤りフラグを参照のこと）。 （ｃ）内側符号ＰＩ−第２の手続 外側符号ＰＯ訂正が行われた後、第２の水平方向の訂正
が内側符号ＰＩに基づいて行われる。第１の手続の間に
訂正不可能なある種の語は、外側符号ＰＯに基づく訂正
の間に上記訂正不可能なある種の語の中のあるシンボル
の訂正が行えるようになる。適切な場合に、図６におい
て内側２誤りフラグとして示される誤りフラグは適切な
値に設定される。
【００４０】この最後の手続は選択的に行うことが可能
である。 −ＣＤ復号化の場合 ＣＤモード中の動作は図５に示されている。図３の一般
的な配置と比較して、ＣＤモードの動作に関係がない回
路１の部品は省かれている。最初に、訂正されるべきデ
ータ、すなわち、３２個のシンボルからなるブロックＣ
１は、入力Ｅを介して内部ランダムアクセスメモリ６に
書き込まれる。図７には、このデータがメモリ６に書き
込まれる方式が示されている。メモリ６は、３２個のシ
ンボルからなる３個のブロックのための余裕を含む。ブ
ロックＣ１はメモリ６に格納されたとき、インターリー
ブ処理される。インターリーブ処理の性質が与えられる
場合、２個のブロックは符号語Ｃ１を獲得する必要があ
る。第３のブロックの場所は、次のブロックＣ１を書き
込むため使用され、この書き込みは前のブロックの訂正
中に行われる。メモリ６の中の２８個の場所は、２８個
のシンボルからなる符号語（符号Ｃ２）のため確保され
る。４個の場所が他の情報のため確保され、これによ
り、メモリの長さは１２８語長になる。メモリは、９ビ
ットの幅を有し、その中の８ビットはシンボルを記憶す
る使用され、９番目のビットは消去を示す。最初に、消
去ビットは記憶されたシンボルが有効であるか、無効で
あるかを示す。
である。 −ＣＤ復号化の場合 ＣＤモード中の動作は図５に示されている。図３の一般
的な配置と比較して、ＣＤモードの動作に関係がない回
路１の部品は省かれている。最初に、訂正されるべきデ
ータ、すなわち、３２個のシンボルからなるブロックＣ
１は、入力Ｅを介して内部ランダムアクセスメモリ６に
書き込まれる。図７には、このデータがメモリ６に書き
込まれる方式が示されている。メモリ６は、３２個のシ
ンボルからなる３個のブロックのための余裕を含む。ブ
ロックＣ１はメモリ６に格納されたとき、インターリー
ブ処理される。インターリーブ処理の性質が与えられる
場合、２個のブロックは符号語Ｃ１を獲得する必要があ
る。第３のブロックの場所は、次のブロックＣ１を書き
込むため使用され、この書き込みは前のブロックの訂正
中に行われる。メモリ６の中の２８個の場所は、２８個
のシンボルからなる符号語（符号Ｃ２）のため確保され
る。４個の場所が他の情報のため確保され、これによ
り、メモリの長さは１２８語長になる。メモリは、９ビ
ットの幅を有し、その中の８ビットはシンボルを記憶す
る使用され、９番目のビットは消去を示す。最初に、消
去ビットは記憶されたシンボルが有効であるか、無効で
あるかを示す。
【００４１】シンドローム生成器２は、メモリ６から第
１の逆インターリーブ処理された符号語と、対応した消
去ビットを読み出す。シンドローム生成器２において行
われる処理動作、並びに、次に求根器３によって行われ
る処理動作は、ＤＶＤモードの場合の処理動作と類似し
ているが、リード・ソロモン符号のパラメータが同一で
はないことに注意する必要がある。しかし、訂正の原理
は同一である。
１の逆インターリーブ処理された符号語と、対応した消
去ビットを読み出す。シンドローム生成器２において行
われる処理動作、並びに、次に求根器３によって行われ
る処理動作は、ＤＶＤモードの場合の処理動作と類似し
ているが、リード・ソロモン符号のパラメータが同一で
はないことに注意する必要がある。しかし、訂正の原理
は同一である。
【００４２】誤りの位置及び値は、求根器３によって訂
正器４に通知される。訂正器４は、ＲＡＭ６から、パリ
ティシンボルＣ１以外の符号語の全てのシンボルを受信
する。訂正が必要である場合、誤りを含むシンボルは訂
正されたシンボルによって置換される。シンボルは、次
に、メモリ５に記憶される。オンザフライ訂正の場合
に、全てのシンボルがＲＡＭメモリ６から訂正器４を介
してメモリ５に伝達され、一方、ＤＶＤモードの場合
に、訂正されるべきシンボルだけがメモリ５から訂正器
４を介して再度メモリ５に伝達される。
正器４に通知される。訂正器４は、ＲＡＭ６から、パリ
ティシンボルＣ１以外の符号語の全てのシンボルを受信
する。訂正が必要である場合、誤りを含むシンボルは訂
正されたシンボルによって置換される。シンボルは、次
に、メモリ５に記憶される。オンザフライ訂正の場合
に、全てのシンボルがＲＡＭメモリ６から訂正器４を介
してメモリ５に伝達され、一方、ＤＶＤモードの場合
に、訂正されるべきシンボルだけがメモリ５から訂正器
４を介して再度メモリ５に伝達される。
【００４３】このアーキテクチャは、ＣＤモードの符号
語（２８乃至３２個のシンボル）がＤＶＤモードの符号
語（１８２乃至２０８個のシンボル）よりも遙かに短い
という事実の認識に基づいている。オンザフライ訂正は
短い符号語だけに対して行われる。符号語の全てのシン
ボルは訂正器４を通過する必要があるので、高速メモリ
６から始められる。長い符号語に対しオンザフライ訂正
を行うためには、訂正器４の部品上でより多くのサイク
ルを要すると共に、訂正されるべき符号語がメモリ５に
記憶される場合に、非常に高速であり、そのため非常に
高価なメモリ５の実装が要求される。
語（２８乃至３２個のシンボル）がＤＶＤモードの符号
語（１８２乃至２０８個のシンボル）よりも遙かに短い
という事実の認識に基づいている。オンザフライ訂正は
短い符号語だけに対して行われる。符号語の全てのシン
ボルは訂正器４を通過する必要があるので、高速メモリ
６から始められる。長い符号語に対しオンザフライ訂正
を行うためには、訂正器４の部品上でより多くのサイク
ルを要すると共に、訂正されるべき符号語がメモリ５に
記憶される場合に、非常に高速であり、そのため非常に
高価なメモリ５の実装が要求される。
【００４４】したがって、本アークテクチャによれば、
上記の装置を含む構成部品に外付けされた市販メモリ５
を使用し、構成部品自体に小さいサイズの安価な内部メ
モリを設けることが可能である。これは、メモリ５がメ
モリ６以外の構成部品で実現される場合に相当する。明
らかに、外部メモリ又は内部メモリという表現がメモリ
５とメモリ６を共に有する集積回路に上記の機構を適用
することを排除するものではない。メモリ５は大容量メ
モリであると考えられ、メモリ６はキャッシュメモリで
あると考えるべきである。
上記の装置を含む構成部品に外付けされた市販メモリ５
を使用し、構成部品自体に小さいサイズの安価な内部メ
モリを設けることが可能である。これは、メモリ５がメ
モリ６以外の構成部品で実現される場合に相当する。明
らかに、外部メモリ又は内部メモリという表現がメモリ
５とメモリ６を共に有する集積回路に上記の機構を適用
することを排除するものではない。メモリ５は大容量メ
モリであると考えられ、メモリ６はキャッシュメモリで
あると考えるべきである。
【００４５】符号語Ｃ２のシンボルのインターリーブ処
理は、全く同一の符号語の２８個のシンボルが３２個の
シンボルからなる１１２個のブロックの間に配分される
ように行われる。各符号Ｃ１の訂正毎に、符号Ｃ２の訂
正が対応する。そのため、システムは１１２フレーム後
に限り正確に初期化される。また、符号Ｃ２の逆インタ
ーリーブ処理が実行できるように、シンボルは、メモリ
６よりも大容量のメモリ５に記憶され、一方でメモリ６
に書き込まれ、他方でシンドローム生成器２に直接供給
される得るように、再度読み出される。
理は、全く同一の符号語の２８個のシンボルが３２個の
シンボルからなる１１２個のブロックの間に配分される
ように行われる。各符号Ｃ１の訂正毎に、符号Ｃ２の訂
正が対応する。そのため、システムは１１２フレーム後
に限り正確に初期化される。また、符号Ｃ２の逆インタ
ーリーブ処理が実行できるように、シンボルは、メモリ
６よりも大容量のメモリ５に記憶され、一方でメモリ６
に書き込まれ、他方でシンドローム生成器２に直接供給
される得るように、再度読み出される。
【００４６】メモリ６への書き込みは訂正器４のオンザ
フライ式の符号語の訂正のために必要である。その理由
は、符号Ｃ１に対する訂正に関して説明したように、Ｃ
Ｄモードの場合、訂正器４は、ＳＲＡＭメモリ５からで
はなく、ランダムアクセスメモリ６から訂正されるべき
符号語を読むからである。符号Ｃ２の訂正処理は、符号
Ｃ１の訂正に関して既に説明した訂正処理と同様であ
る。オンザフライ式の訂正に続いて、訂正されたシンボ
ルはメモリ５に格納される。但し、符号Ｃ２のパリティ
シンボルは格納されない。
フライ式の符号語の訂正のために必要である。その理由
は、符号Ｃ１に対する訂正に関して説明したように、Ｃ
Ｄモードの場合、訂正器４は、ＳＲＡＭメモリ５からで
はなく、ランダムアクセスメモリ６から訂正されるべき
符号語を読むからである。符号Ｃ２の訂正処理は、符号
Ｃ１の訂正に関して既に説明した訂正処理と同様であ
る。オンザフライ式の訂正に続いて、訂正されたシンボ
ルはメモリ５に格納される。但し、符号Ｃ２のパリティ
シンボルは格納されない。
【００４７】−求根器 Ω（ｚ）及びΛ（ｚ）の決定に
ついて 以下、求根器の実装に関して説明する。求根器（キー求
根器とも称される）の主要な役割は、誤り位置多項式Λ
（ｚ）及び誤り評価多項式Ｑ（ｚ）を夫々決定すること
である。誤り位置多項式Λ（ｚ）及び誤り評価多項式Ｑ
（ｚ）の決定は、拡大ユークリッドアルゴリズムを実施
することにより実現される。このため、図８に示される
ように多項式の２個のレジスタＲＴＯＰ及びＲＢＯＴが
実装される。
ついて 以下、求根器の実装に関して説明する。求根器（キー求
根器とも称される）の主要な役割は、誤り位置多項式Λ
（ｚ）及び誤り評価多項式Ｑ（ｚ）を夫々決定すること
である。誤り位置多項式Λ（ｚ）及び誤り評価多項式Ｑ
（ｚ）の決定は、拡大ユークリッドアルゴリズムを実施
することにより実現される。このため、図８に示される
ように多項式の２個のレジスタＲＴＯＰ及びＲＢＯＴが
実装される。
【００４８】拡大ユークリッドアルゴリズムとは以下の
アルゴリズムである。 Λ（ｚ）・Ｓ（ｚ）＝Ω（ｚ）ｍｏｄｚr ｄｅｇ ｒｅΩ（ｚ）＜ｄｅｇ ｒｅΛ（ｚ） 式中、変数ｒは、符号の訂正能力を表す符号語のパリテ
ィシンボルの個数、すなわち、２ｔと一致する。
アルゴリズムである。 Λ（ｚ）・Ｓ（ｚ）＝Ω（ｚ）ｍｏｄｚr ｄｅｇ ｒｅΩ（ｚ）＜ｄｅｇ ｒｅΛ（ｚ） 式中、変数ｒは、符号の訂正能力を表す符号語のパリテ
ィシンボルの個数、すなわち、２ｔと一致する。
【００４９】以下の初期値が選択される。 Λn-1 （ｚ）＝０ Λ0 （ｚ）＝１ Ω-1（ｚ）＝ｚr Ω0 （ｚ）＝Ｔ（ｚ） ここで、消去が未知である場合、 Ω0 （ｚ）＝Ｓ（ｚ） が選択される。
【００５０】次の条件 ｄｅｇ ｒｅΩn （ｚ）＜ｄｅｇ ｒｅΛn （ｚ） が満たされるまで、以下の反復式が実行される。 Ωn （ｚ）＝Ωn-2 （ｚ） ｍｏｄ Ωn-1 （ｚ） （Ａ） Λn （ｚ）＝Λn-1 （ｚ）＊Ｑn （ｚ）＋Λn-2 （ｚ） （Ｂ） Ｑn （ｚ）＝Ωn-2 （ｚ） ｄｉｖ Ωn-1 （ｚ） （Ｃ） 多項式レジスタＲＴＯＰ及びＲＢＯＴは、夫々、シンボ
ルレジスタと称される８ビットからなるｒ＋１個のレジ
スタＲＴＯＰ（ｋ）及びＲＢＯＴ（ｋ）により構成され
る。上記の各シンボルレジスタは、多項式Λ（ｚ）又は
Ω（ｚ）の一方の係数を格納する。各レジスタＲＴＯＰ
及びＲＢＯＴは、左から右に、所謂Λ部と、Ω部とに分
離される。
ルレジスタと称される８ビットからなるｒ＋１個のレジ
スタＲＴＯＰ（ｋ）及びＲＢＯＴ（ｋ）により構成され
る。上記の各シンボルレジスタは、多項式Λ（ｚ）又は
Ω（ｚ）の一方の係数を格納する。各レジスタＲＴＯＰ
及びＲＢＯＴは、左から右に、所謂Λ部と、Ω部とに分
離される。
【００５１】初期時に、Ω（ｚ）の次数ｄｅｇは最大で
あり、Λ（ｚ）の次数ｄｅｇは最小である。レジスタＲ
ＴＯＰ及びＲＢＯＴにおいて、Ω（ｚ）の次数はΛ部と
Ω部の境界点から左に向かって増加し、一方、Λ（ｚ）
の次数はΛ部とΩ部の境界点から右に向かって増加す
る。表１は、反復の初期段階におけるレジスタの内容を
示す表である。
あり、Λ（ｚ）の次数ｄｅｇは最小である。レジスタＲ
ＴＯＰ及びＲＢＯＴにおいて、Ω（ｚ）の次数はΛ部と
Ω部の境界点から左に向かって増加し、一方、Λ（ｚ）
の次数はΛ部とΩ部の境界点から右に向かって増加す
る。表１は、反復の初期段階におけるレジスタの内容を
示す表である。
【００５２】
【表１】
【００５３】各シンボルレジスタ毎に、フラグＰｔｏｐ
及びＰｂｏｔは、そのレジスタがΩ（ｚ）の係数（Ｐｔ
ｏｐ／Ｐｂｏｔ＝０）により構成されるか、或いは、Λ
（ｚ）の係数（Ｐｔｏｐ／Ｐｂｏｔ＝１）により構成さ
れるかを示す。また、ＲＴＯＰ及びＲＢＯＴのΩ部の次
数は、夫々、ＤｅｇＴｏｐ及びＤｅｇＢｏｔとして定義
され、変数ｒａｔｉｏは、比ＲＴＯＰ（ｒ＋１）／ＲＢ
ＯＴ（ｒ＋１）を表す。
及びＰｂｏｔは、そのレジスタがΩ（ｚ）の係数（Ｐｔ
ｏｐ／Ｐｂｏｔ＝０）により構成されるか、或いは、Λ
（ｚ）の係数（Ｐｔｏｐ／Ｐｂｏｔ＝１）により構成さ
れるかを示す。また、ＲＴＯＰ及びＲＢＯＴのΩ部の次
数は、夫々、ＤｅｇＴｏｐ及びＤｅｇＢｏｔとして定義
され、変数ｒａｔｉｏは、比ＲＴＯＰ（ｒ＋１）／ＲＢ
ＯＴ（ｒ＋１）を表す。
【００５４】本例において、拡大ユークリッドアルゴリ
ズムは以下の通り表される。 DegBot=r, DegTop=r-1 WHILE (DegTop>=t) DO IF ratio <> 0 AND (DegTop<DegBot) EXCHANGE RTOP, RBOT EXCHANGE DegTop, DegBot EXCHANGE Ptop, Pbot END IF FOR k=r TO 0 IF (Pbot(k)=Ptop(k)=1) THEN RBOT(k)=RBOT(k)+ratio*RTOP(k) RTOP(k+1)=RTOP(k) ELSE IF (Pbot(k)=Ptop(k)=0) THEN RTOP(k+1)=RTOP(k)+ratio*RBOT(k) ELSE RTOP(k+1)=RTOP(k) END IF Ptop(k+1)=Ptop(k) END FOR DegTop=DegTop-1 END WHILE 消去を考慮すべき場合、WHILE 文の条件は、 DegTop>=m になり、ここで、 m=t+(degree E(z)/2) である。添え字ｋは次数ｋのセルと、そのセルに含まれ
るレジスタを示す。
ズムは以下の通り表される。 DegBot=r, DegTop=r-1 WHILE (DegTop>=t) DO IF ratio <> 0 AND (DegTop<DegBot) EXCHANGE RTOP, RBOT EXCHANGE DegTop, DegBot EXCHANGE Ptop, Pbot END IF FOR k=r TO 0 IF (Pbot(k)=Ptop(k)=1) THEN RBOT(k)=RBOT(k)+ratio*RTOP(k) RTOP(k+1)=RTOP(k) ELSE IF (Pbot(k)=Ptop(k)=0) THEN RTOP(k+1)=RTOP(k)+ratio*RBOT(k) ELSE RTOP(k+1)=RTOP(k) END IF Ptop(k+1)=Ptop(k) END FOR DegTop=DegTop-1 END WHILE 消去を考慮すべき場合、WHILE 文の条件は、 DegTop>=m になり、ここで、 m=t+(degree E(z)/2) である。添え字ｋは次数ｋのセルと、そのセルに含まれ
るレジスタを示す。
【００５５】ｒ＋１個のセルを定義し、各セルは同じラ
ンクを有する２個のシンボルレジスタＲＴＯＰ及びＲＢ
ＯＴを含む場合を考える。各セルは上記の演算を同様に
実行する必要がある。図９には、レジスタＲＴＯＰ及び
ＲＢＯＴを形成するためのｒ＋１個のセルの接続を表す
配置が示されている。破線の矩形は、種々のレジスタ
と、マルチプレクサと、加算器と、乗算器とを含む基本
セルを表し、この基本セルはアルゴリズムを実現するた
めに必要とされる。
ンクを有する２個のシンボルレジスタＲＴＯＰ及びＲＢ
ＯＴを含む場合を考える。各セルは上記の演算を同様に
実行する必要がある。図９には、レジスタＲＴＯＰ及び
ＲＢＯＴを形成するためのｒ＋１個のセルの接続を表す
配置が示されている。破線の矩形は、種々のレジスタ
と、マルチプレクサと、加算器と、乗算器とを含む基本
セルを表し、この基本セルはアルゴリズムを実現するた
めに必要とされる。
【００５６】図１０は、このセルの機能的な構成図であ
る。セルは、フラグＰｔｏｐを記憶する１ビットのレジ
スタ１０１と、フラグＰｂｏｔを記憶する１ビットのレ
ジスタ１０２とを含む。これらのレジスタは、夫々、適
切に制御されるＤフリップフロップを有する。インバー
タ回路１０３は、レジスタ１０１及び１０２の非反転入
力Ｑ（信号ＰＴＯＰ及びＰＢＯＴ）に夫々接続された２
個の入力を有する。インバータ回路１０３は２個の出力
を有し、その中の第１の出力ＰＴＯＰ＿ＮＥＸＴは、次
のセルの中のレジスタ１０１と等価なレジスタの入力に
接続され、第２の出力はレジスタ１０２のＤ入力に戻さ
れる。制御信号ＳＷＡＰの値に依存して、信号ＰＢＯＴ
は第１の出力に伝達され、信号ＰＴＯＰが第２の出力に
伝達され、或いは、その逆に伝達される。
る。セルは、フラグＰｔｏｐを記憶する１ビットのレジ
スタ１０１と、フラグＰｂｏｔを記憶する１ビットのレ
ジスタ１０２とを含む。これらのレジスタは、夫々、適
切に制御されるＤフリップフロップを有する。インバー
タ回路１０３は、レジスタ１０１及び１０２の非反転入
力Ｑ（信号ＰＴＯＰ及びＰＢＯＴ）に夫々接続された２
個の入力を有する。インバータ回路１０３は２個の出力
を有し、その中の第１の出力ＰＴＯＰ＿ＮＥＸＴは、次
のセルの中のレジスタ１０１と等価なレジスタの入力に
接続され、第２の出力はレジスタ１０２のＤ入力に戻さ
れる。制御信号ＳＷＡＰの値に依存して、信号ＰＢＯＴ
は第１の出力に伝達され、信号ＰＴＯＰが第２の出力に
伝達され、或いは、その逆に伝達される。
【００５７】セルは、レジスタＲＢＯＴ及びＲＴＯＰの
一部を形成する８ビットのレジスタ１０４及び１０５を
更に有する。これらの８ビットのレジスタは、例えば、
並列接続された８個の１ビットレジスタにより形成され
る。レジスタ１０４及び１０５の夫々の出力は、信号Ｓ
ＥＬＥＣＴによって制御されるインバータ回路１０６の
各入力に接続される。
一部を形成する８ビットのレジスタ１０４及び１０５を
更に有する。これらの８ビットのレジスタは、例えば、
並列接続された８個の１ビットレジスタにより形成され
る。レジスタ１０４及び１０５の夫々の出力は、信号Ｓ
ＥＬＥＣＴによって制御されるインバータ回路１０６の
各入力に接続される。
【００５８】インバータ回路１０３を鏡映するインバー
タ回路１０６は、信号ＳＥＬＥＣＴの状態に依存して、
各入力を二つの入力の中の一方又は他方に連結する。イ
ンバータ回路１０６の第１の出力１０７は加算器１０８
の入力に接続される。インバータ回路１０６の第２の出
力１０９は乗算器１１０に接続され、乗算器１１０は出
力１０９に現れた値を変数ｒａｔｉｏで乗算する。乗算
器１１０の出力は加算器１０８の入力に接続される。
タ回路１０６は、信号ＳＥＬＥＣＴの状態に依存して、
各入力を二つの入力の中の一方又は他方に連結する。イ
ンバータ回路１０６の第１の出力１０７は加算器１０８
の入力に接続される。インバータ回路１０６の第２の出
力１０９は乗算器１１０に接続され、乗算器１１０は出
力１０９に現れた値を変数ｒａｔｉｏで乗算する。乗算
器１１０の出力は加算器１０８の入力に接続される。
【００５９】Ｄ入力側で、レジスタ１０５は、前段のセ
ルのＲＴＯＰの一部を形成する８ビットレジスタからの
出力に対応する信号ＲＴＯＰ＿ＩＮを受信する。セルか
ら次のセルへの出力信号は、図１０においてＲＴＯＰ＿
ＮＥＸＴとして示されている。この出力は、制御信号Ｏ
ＭＥＧＡ＿Ｃの値に依存して、加算器１０８の出力若し
くはインバータ回路１０６の第２の出力のいずれか一方
を選択するマルチプレクサ１１１の出力により構成され
る。
ルのＲＴＯＰの一部を形成する８ビットレジスタからの
出力に対応する信号ＲＴＯＰ＿ＩＮを受信する。セルか
ら次のセルへの出力信号は、図１０においてＲＴＯＰ＿
ＮＥＸＴとして示されている。この出力は、制御信号Ｏ
ＭＥＧＡ＿Ｃの値に依存して、加算器１０８の出力若し
くはインバータ回路１０６の第２の出力のいずれか一方
を選択するマルチプレクサ１１１の出力により構成され
る。
【００６０】最後に、レジスタＲＢＯＴ１０４の入力
は、制御信号ＬＡＭＢＤＡ＿Ｃの値に依存して第２のマ
ルチプレクサ１１２を介して、加算器１０８の出力若し
くは第３のマルチプレクサ１１３の出力のいずれか一方
に連結される。この第３のマルチプレクサは、制御信号
ＳＷＡＰの値に依存して、レジスタ１０４（ＲＢＯＴ）
の内容又はレジスタ１０５（ＲＴＯＰ）の内容のいずれ
か一方を選択する。
は、制御信号ＬＡＭＢＤＡ＿Ｃの値に依存して第２のマ
ルチプレクサ１１２を介して、加算器１０８の出力若し
くは第３のマルチプレクサ１１３の出力のいずれか一方
に連結される。この第３のマルチプレクサは、制御信号
ＳＷＡＰの値に依存して、レジスタ１０４（ＲＢＯＴ）
の内容又はレジスタ１０５（ＲＴＯＰ）の内容のいずれ
か一方を選択する。
【００６１】制御信号は以下の通り計算される。 ＬＡＭＢＤＡ＿Ｃ ＝ Ｐｂｏｔ ＡＮＤ Ｐｔｏｐ ＯＭＥＧＡ＿Ｃ ＝ ＮＯＴ （Ｐｂｏｔ ＯＲ Ｐｔ
ｏｐ） ＳＥＬＥＣＴ ＝ ＮＯＴ （ＳＷＡＰ ＸＯＲ ＯＭ
ＥＧＡ＿Ｃ） ＥＮ＿ＭＵＬ ＝ （ＬＡＭＢＤＡ＿Ｃ ＯＲ ＯＭＥ
ＧＡ＿Ｃ） 尚、Ｐｂｏｔ及びＰｔｏｐは、夫々、信号ＰＢＯＴ及び
ＰＴＯＰの値を表す。
ｏｐ） ＳＥＬＥＣＴ ＝ ＮＯＴ （ＳＷＡＰ ＸＯＲ ＯＭ
ＥＧＡ＿Ｃ） ＥＮ＿ＭＵＬ ＝ （ＬＡＭＢＤＡ＿Ｃ ＯＲ ＯＭＥ
ＧＡ＿Ｃ） 尚、Ｐｂｏｔ及びＰｔｏｐは、夫々、信号ＰＢＯＴ及び
ＰＴＯＰの値を表す。
【００６２】図１１には、Ｐｔｏｐ及びＰｂｏｔが０に
一致する場合のセルが示されている。このとき、セルの
中の２個のレジスタ１０４及び１０５は、多項式Ω
（ｚ）の係数を収容する。このセルの構成は、オメガ構
成と称される。同様に、図１２はＰｔｏｐ＝Ｐｂｏｔ＝
１の場合のラムダ構成のセルを表し、図１３はＰｔｏｐ
とＰｂｏｔが異なる場合の混合構成のセルを示す図であ
る。
一致する場合のセルが示されている。このとき、セルの
中の２個のレジスタ１０４及び１０５は、多項式Ω
（ｚ）の係数を収容する。このセルの構成は、オメガ構
成と称される。同様に、図１２はＰｔｏｐ＝Ｐｂｏｔ＝
１の場合のラムダ構成のセルを表し、図１３はＰｔｏｐ
とＰｂｏｔが異なる場合の混合構成のセルを示す図であ
る。
【００６３】
【表２】
【００６４】ラムダ部は前述の式（Ｂ）の乗算を実行
し、一方、オメガ部は式（Ｃ）の除算を実行する。例え
ば、以下のような多項式Ｓ（ｚ）を想定する。 Ｓ（ｚ）＝α14ｚ5 ＋α10ｚ4 ＋α3 ｚ3 ＋α7 ｚ2 ＋
α9 ｚ＋α12 このとき、初期条件は次の通り表される。 Λn-1 （ｚ）＝０ Λ0 （ｚ）＝１ Ω-1（ｚ）＝ｚ6 Ω0 （ｚ）＝Ｓ（ｚ） 以下の表３乃至表１０は、アルゴリズムの各反復の最後
におけるセルの内容を示す表である。
し、一方、オメガ部は式（Ｃ）の除算を実行する。例え
ば、以下のような多項式Ｓ（ｚ）を想定する。 Ｓ（ｚ）＝α14ｚ5 ＋α10ｚ4 ＋α3 ｚ3 ＋α7 ｚ2 ＋
α9 ｚ＋α12 このとき、初期条件は次の通り表される。 Λn-1 （ｚ）＝０ Λ0 （ｚ）＝１ Ω-1（ｚ）＝ｚ6 Ω0 （ｚ）＝Ｓ（ｚ） 以下の表３乃至表１０は、アルゴリズムの各反復の最後
におけるセルの内容を示す表である。
【００６５】
【表３】
【００６６】
【表４】
【００６７】
【表５】
【００６８】
【表６】
【００６９】
【表７】
【００７０】
【表８】
【００７１】
【表９】
【００７２】
【表１０】
【００７３】最終的に得られる多項式は次の通りであ
る。 Λ（ｚ）＝α12ｚ2 ＋α11ｚ＋α14 Ω（ｚ）＝α11 Λ（ｚ）の係数はＲＢＯＴのΛ部に格納され、Ω（ｚ）
の係数はＲＴＯＰのオメガ部に格納される。
る。 Λ（ｚ）＝α12ｚ2 ＋α11ｚ＋α14 Ω（ｚ）＝α11 Λ（ｚ）の係数はＲＢＯＴのΛ部に格納され、Ω（ｚ）
の係数はＲＴＯＰのオメガ部に格納される。
【００７４】多項式Λ（ｚ）及びΩ（ｚ）の計算後、Ω
（ｚ）の係数はＲＴＯＰ（ｒ＋１）をＲＴＯＰ（２）に
フィードバックし、 ｍ＝ｔ＋（ｄｅｇｒｅｅ Ｅ（ｚ）／２） 回のローテーションを行うことにより調整する必要があ
る。 Ｔ（ｚ）の決定−修正シンドロームについて 求根器は、修正シンドロームＴ（ｚ）の計算のため、多
項式Ｅ（ｚ）とＳ（ｚ）を乗算する際にも使用される点
が有利である。この計算に必要な乗算器は既に求根器が
利用することができる。その理由は、多項式Λ（ｚ）を
決定するために多項式の乗算が必要とされたためであ
る。これらのリソースは、乗算Ｅ（ｚ）＊Ｓ（ｚ）に関
して利用されるので、シンドローム生成器２の構成が簡
単化される。
（ｚ）の係数はＲＴＯＰ（ｒ＋１）をＲＴＯＰ（２）に
フィードバックし、 ｍ＝ｔ＋（ｄｅｇｒｅｅ Ｅ（ｚ）／２） 回のローテーションを行うことにより調整する必要があ
る。 Ｔ（ｚ）の決定−修正シンドロームについて 求根器は、修正シンドロームＴ（ｚ）の計算のため、多
項式Ｅ（ｚ）とＳ（ｚ）を乗算する際にも使用される点
が有利である。この計算に必要な乗算器は既に求根器が
利用することができる。その理由は、多項式Λ（ｚ）を
決定するために多項式の乗算が必要とされたためであ
る。これらのリソースは、乗算Ｅ（ｚ）＊Ｓ（ｚ）に関
して利用されるので、シンドローム生成器２の構成が簡
単化される。
【００７５】多項式Ｓ（ｚ）の最大次数は２ｔ−１＝ｒ
−１であり、一方、多項式Ｅ（ｚ）の最大次数は２ｔ＝
ｒであると考えられる。Ｅ（ｚ）の次数が２ｔ以上であ
るならば、符号語は訂正不能としてマークされる。Ｔ
（ｚ）の最大次数はｒ＋１であり、この次数は求根器の
セルの個数に厳密に対応する。図１４は、乗算の実施用
のセルの構成を示す図である。レジスタＰｔｏｐ及びＰ
ｂｏｔは、レジスタＲＴＯＰ（ｋ）及びＲＢＯＴ（ｋ）
の内容を決定するため利用される。セルの構成は、（Ｐ
ｔｏｐ＝Ｐｂｏｔ＝１の場合の）図１２の構成図におけ
るセルの構成、すなわち、ラムダ構成とかなり類似す
る。各レジスタＲＢＯＴの出力は、関連した加算器１０
８を介して入力にフィードバックし、各レジスタＲＴＯ
Ｐの入力は前段のセルのレジスタＲＴＯＰの出力に接続
される。最後に、セルの全ての乗算器は、乗算されるべ
き２個の多項式の一方の係数を直列に入力するため、同
じ入力Ｅに接続される。本例の枠組みの中で、この入力
Ｅを介して入力される係数は、多項式え（ｚ）の係数で
あるが、多項式Ｓ（ｚ）の係数を入力しても構わない。
入力Ｅは、各セルに変数ｒａｔｉｏの値を与えるべく、
多項式Λ（ｚ）及びΩ（ｚ）を決定するため使用される
構成で利用される。
−１であり、一方、多項式Ｅ（ｚ）の最大次数は２ｔ＝
ｒであると考えられる。Ｅ（ｚ）の次数が２ｔ以上であ
るならば、符号語は訂正不能としてマークされる。Ｔ
（ｚ）の最大次数はｒ＋１であり、この次数は求根器の
セルの個数に厳密に対応する。図１４は、乗算の実施用
のセルの構成を示す図である。レジスタＰｔｏｐ及びＰ
ｂｏｔは、レジスタＲＴＯＰ（ｋ）及びＲＢＯＴ（ｋ）
の内容を決定するため利用される。セルの構成は、（Ｐ
ｔｏｐ＝Ｐｂｏｔ＝１の場合の）図１２の構成図におけ
るセルの構成、すなわち、ラムダ構成とかなり類似す
る。各レジスタＲＢＯＴの出力は、関連した加算器１０
８を介して入力にフィードバックし、各レジスタＲＴＯ
Ｐの入力は前段のセルのレジスタＲＴＯＰの出力に接続
される。最後に、セルの全ての乗算器は、乗算されるべ
き２個の多項式の一方の係数を直列に入力するため、同
じ入力Ｅに接続される。本例の枠組みの中で、この入力
Ｅを介して入力される係数は、多項式え（ｚ）の係数で
あるが、多項式Ｓ（ｚ）の係数を入力しても構わない。
入力Ｅは、各セルに変数ｒａｔｉｏの値を与えるべく、
多項式Λ（ｚ）及びΩ（ｚ）を決定するため使用される
構成で利用される。
【００７６】図１２に示されたラムダ構成と図１４に示
された構成との別の相違点は、インバータ回路１０６の
状態が乗算の間、同一のまま維持されることである。動
作原理を以下に説明する。最初に、多項式Ｓ（ｚ）の係
数がレジスタＲＴＯＰに記憶される。第１のレジスタＲ
ＴＯＰ（０）の入力には“０”が与えられる。
された構成との別の相違点は、インバータ回路１０６の
状態が乗算の間、同一のまま維持されることである。動
作原理を以下に説明する。最初に、多項式Ｓ（ｚ）の係
数がレジスタＲＴＯＰに記憶される。第１のレジスタＲ
ＴＯＰ（０）の入力には“０”が与えられる。
【００７７】次に、多項式Ｅ（ｚ）の係数Ｅi は、１ク
ロックサイクル当たりに１個の係数のレートで入力Ｅの
添え字を増加させるため与えられる。乗算を実行するた
め必要なクロックサイクル数は、Ｅ（ｚ）の次数と一致
する。一例として、以下の表１１には、次数３の多項式
Ｓ（ｚ）と、次数３の多項式Ｅ（ｚ）の乗算を行う場合
に得られる各レジスタの内容が示されている。
ロックサイクル当たりに１個の係数のレートで入力Ｅの
添え字を増加させるため与えられる。乗算を実行するた
め必要なクロックサイクル数は、Ｅ（ｚ）の次数と一致
する。一例として、以下の表１１には、次数３の多項式
Ｓ（ｚ）と、次数３の多項式Ｅ（ｚ）の乗算を行う場合
に得られる各レジスタの内容が示されている。
【００７８】
【表１１】
【００７９】レジスタＲＴＯＰ（ｋ）は、多項式Ｓ
（ｚ）の係数を記憶するためだけに利用されるシフトレ
ジスタを形成することが分かる。シフトレジスタは、イ
ンバータ１０６の状態を正確に選択することにより影響
される。レジスタＲＢＯＴ（ｋ）は、多項式Ｔ（ｚ）の
各係数毎の累算器として利用される。各レジスタＲＢＯ
Ｔ（ｋ）は、最終的に、係数Ｔk を収容する。ここで、
（ｚ）の係数を記憶するためだけに利用されるシフトレ
ジスタを形成することが分かる。シフトレジスタは、イ
ンバータ１０６の状態を正確に選択することにより影響
される。レジスタＲＢＯＴ（ｋ）は、多項式Ｔ（ｚ）の
各係数毎の累算器として利用される。各レジスタＲＢＯ
Ｔ（ｋ）は、最終的に、係数Ｔk を収容する。ここで、
【００８０】
【数６】
【００８１】と表される。 新しい誤り位置多項式Ψ（ｚ）の決定について 求根器は、多項式Ψ（ｚ）の計算のため多項式Ｅ（ｚ）
とΛ（ｚ）を乗算するためにも使用される。多項式Ψ
（ｚ）は、多項式Λ（ｚ）が求根器によって決定された
後に計算される。拡大ユークリッドアルゴリズムが実行
された後、多項式Λ（ｚ）の係数は、レジスタＲＢＯＴ
のラムダぶに格納される。他のレジスタＲＴＯＰ（ｋ）
及びＲＢＯＴ（ｋ）は零に設定される。
とΛ（ｚ）を乗算するためにも使用される。多項式Ψ
（ｚ）は、多項式Λ（ｚ）が求根器によって決定された
後に計算される。拡大ユークリッドアルゴリズムが実行
された後、多項式Λ（ｚ）の係数は、レジスタＲＢＯＴ
のラムダぶに格納される。他のレジスタＲＴＯＰ（ｋ）
及びＲＢＯＴ（ｋ）は零に設定される。
【００８２】乗算を実行するセルの構成は、図１５に示
されている。レジスタＲＴＯＰ（ｋ）は、セルの加算器
を介して直列接続されている。値“０”は第１のレジス
タＲＴＯＰ（０）の入力に与えられる。各レジスタＲＢ
ＯＴ（ｋ）の出力はセルｋの乗算器に接続される。レジ
スタＲＢＯＴ（ｋ）に記憶された値は、現在の乗算中に
変化しない。図１４に示された構成と同様に、レジスタ
ＲＢＯＴ（ｋ）の出力に接続された入力以外の乗算器の
入力は、図１５にラインＥで示されるように相互接続さ
れる。
されている。レジスタＲＴＯＰ（ｋ）は、セルの加算器
を介して直列接続されている。値“０”は第１のレジス
タＲＴＯＰ（０）の入力に与えられる。各レジスタＲＢ
ＯＴ（ｋ）の出力はセルｋの乗算器に接続される。レジ
スタＲＢＯＴ（ｋ）に記憶された値は、現在の乗算中に
変化しない。図１４に示された構成と同様に、レジスタ
ＲＢＯＴ（ｋ）の出力に接続された入力以外の乗算器の
入力は、図１５にラインＥで示されるように相互接続さ
れる。
【００８３】多項式Λ（ｚ）の次数は誤りの個数と一致
する。多項式Ｅ（ｚ）の次数は消失の個数と一致する。
以下の表１２には、各クロックサイクル後のセルの内容
が示されている。
する。多項式Ｅ（ｚ）の次数は消失の個数と一致する。
以下の表１２には、各クロックサイクル後のセルの内容
が示されている。
【００８４】
【表１２】
【００８５】新しい誤り位置多項式Ψ（ｚ）の計算中
に、アクティブ状態を維持している乗算器は、ＰＢＯＴ
（ｋ）＝１で表されるセル内の乗算器である。本実施例
は、リード・ソロモン方式の訂正に関係するが、上記の
２個のメモリの構成は、実質的に異なる長さのデータパ
ケットが訂正されるべき全ての場合に適用される。
に、アクティブ状態を維持している乗算器は、ＰＢＯＴ
（ｋ）＝１で表されるセル内の乗算器である。本実施例
は、リード・ソロモン方式の訂正に関係するが、上記の
２個のメモリの構成は、実質的に異なる長さのデータパ
ケットが訂正されるべき全ての場合に適用される。
【００８６】最後に、図１６には、本発明による復号化
装置を含む光学式ディスク２０１の読取装置２００が示
されている。この読取装置２００は、レーザと、集光手
段と、光電子検出器とによって従来通りに構成された光
学式ブロック２０２を含む。読取装置２００は、従属ユ
ニット２０４により制御されるモータ２０３を更に有す
る。光学式ブロックによって読まれたデータはデマルチ
プレクサ２０５に伝達される。駆動データは、ディスプ
レイ２０７、集光の従属ユニット２０８及びトラッキン
グユニット２０９を制御するマイクロプロセッサ２０６
に送られる。キーボード２１０はユーザによる読取装置
の制御を可能にさせる。
装置を含む光学式ディスク２０１の読取装置２００が示
されている。この読取装置２００は、レーザと、集光手
段と、光電子検出器とによって従来通りに構成された光
学式ブロック２０２を含む。読取装置２００は、従属ユ
ニット２０４により制御されるモータ２０３を更に有す
る。光学式ブロックによって読まれたデータはデマルチ
プレクサ２０５に伝達される。駆動データは、ディスプ
レイ２０７、集光の従属ユニット２０８及びトラッキン
グユニット２０９を制御するマイクロプロセッサ２０６
に送られる。キーボード２１０はユーザによる読取装置
の制御を可能にさせる。
【００８７】ＣＤ／ＣＶＤデータパケット自体は、デマ
ルチプレクサ２０５によって、メモリ５に接続された復
号化装置１と、ディジタル・アナログ変換器（図示しな
い）とのインタフェースとして機能する補間ユニット２
１１とに送られる。
ルチプレクサ２０５によって、メモリ５に接続された復
号化装置１と、ディジタル・アナログ変換器（図示しな
い）とのインタフェースとして機能する補間ユニット２
１１とに送られる。
【図面の簡単な説明】
【図１】ＣＤタイプのデータブロックのＲＳ符号化の説
明図である。
明図である。
【図２】ＤＶＤタイプのデータブロックのＲＳ符号化の
説明図である。
説明図である。
【図３】本発明の実施例による装置のブロック図であ
る。
る。
【図４】ＤＶＤモードにおけるデータ交換を説明するブ
ロック図である。
ロック図である。
【図５】ＣＤモードにおけるデータ交換を説明するブロ
ック図である。
ック図である。
【図６】本発明による装置のメモリ内のＤＶＤタイプの
データパケットの格納を説明する図である。
データパケットの格納を説明する図である。
【図７】本発明による装置のメモリ内のデータ構造の説
明図である。
明図である。
【図８】図３乃至５に示された求根器によって使用され
る多項式の係数の２個のレジスタのレイアウトを示す図
である。
る多項式の係数の２個のレジスタのレイアウトを示す図
である。
【図９】リード・ソロモン復号化に使用される求根器回
路におけるセルのレジスタへの接続を示す図である。
路におけるセルのレジスタへの接続を示す図である。
【図１０】図９のセルのブロック図である。
【図１１】第１の構成における図１０のセルのブロック
図である。
図である。
【図１２】第２の構成における第１０のセルのブロック
図である。
図である。
【図１３】第３の構成における第１０のセルのブロック
図である。
図である。
【図１４】第１の構成に従って直列に配置された図１０
の中の数個のセルのブロック図である。
の中の数個のセルのブロック図である。
【図１５】第２の構成に従って直列に配置された図１０
の中の数個のセルのブロック図である。
の中の数個のセルのブロック図である。
【図１６】本発明による装置を含む光学式ディスク読取
装置のブロック図である。
装置のブロック図である。
１ 誤り訂正回路 ２ シンドローム生成器 ３ 求根器 ４ 訂正器 ５ ランダムアクセスメモリ ６ 内部ランダムアクセスメモリ ７，８，９，１０ マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フィリップ イゾラ フランス国，38100 グルノーブル，クー ル・ド・ラ・リベラション 64 (72)発明者 フィリップ ポール フランス国，38320 ビヴィエール，シュ マン・デュ・ブーフ 473 (72)発明者 クリストフ ヴィルロー フランス国，38100 グルノーブル，クー ル・ド・ラ・リベラション 198
Claims (8)
- 【請求項１】 訂正手続を実施するリード・ソロモン方
式の誤り訂正手段を含むリード・ソロモン方式の誤り訂
正装置において、 ＤＶＤタイプのデータを収容し、並びに、第２の訂正手
続の前にＣＤタイプのデータの逆インターリーブを行う
ため、第１の訂正手続の後にＣＤタイプのデータを収容
する第１のメモリと、 上記第１のメモリとは別個のキャッシュメモリタイプで
あり、訂正前にＣＤタイプのデータを収容し、逆インタ
リーブ処理されたＣＤタイプのデータを収容する第２の
メモリとを有することを特徴とする誤り訂正装置。 - 【請求項２】 上記ＤＶＤタイプのデータの対応するシ
ンボルは、上記第１のメモリから上記リード・ソロモン
方式の訂正手段に伝達され、 上記ＣＤタイプのデータに対応するシンボルは、上記第
２のメモリから上記リード・ソロモン方式の訂正手段に
伝達されることを特徴とする請求項１記載の誤り訂正装
置。 - 【請求項３】 上記第２のメモリは、上記ＣＤタイプの
データの少なくとも２個のインターリーブ処理されたパ
ケットの逆インターリーブ処理が行われるように、第１
の訂正手続の前に上記少なくとも２個のインターリーブ
処理されたパケットを格納するため使用されることを特
徴とする請求項１又は２記載の誤り訂正装置。 - 【請求項４】 上記リード・ソロモン方式の訂正手段
は、上記第２のメモリからの上記ＣＤタイプのデータに
対応するオンザフライ訂正を実施する訂正器を有するこ
とを特徴とする請求項１乃至３のうちいずれか一項記載
の誤り訂正装置。 - 【請求項５】 上記ＤＶＤタイプのデータを訂正する場
合に、上記訂正器は上記第１のメモリから訂正されるべ
きシンボルだけを読み出し、訂正されたシンボルを上記
第１のメモリに書き込むことを特徴とする請求項４記載
の誤り訂正装置。 - 【請求項６】 上記第１のメモリ及び上記第２のメモリ
は、上記第１のメモリ及び上記第２のメモリに記憶され
たデータの誤りフラグを記憶する場所を有することを特
徴とする請求項１乃至５のうちいずれか一項記載の誤り
訂正装置。 - 【請求項７】 上記リード・ソロモン方式の訂正手段及
び上記第２のメモリを含む第１の集積回路を有し、 上記第１のメモリは上記第１の集積回路とは別個の第２
の集積回路に収容されることを特徴とする請求項１乃至
６のうちいずれか一項記載の誤り訂正装置。 - 【請求項８】 請求項１乃至７のうちいずれか一項記載
の誤り訂正装置を含むことを特徴とする光ディスク読取
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9803102 | 1998-03-13 | ||
| FR9803102A FR2776115B1 (fr) | 1998-03-13 | 1998-03-13 | Dispositif de correction d'erreurs et lecteur de disque optique comportant un tel dispositif |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11328880A true JPH11328880A (ja) | 1999-11-30 |
Family
ID=9524013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11067100A Pending JPH11328880A (ja) | 1998-03-13 | 1999-03-12 | 誤り訂正装置及び光ディスク読取装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6292921B1 (ja) |
| EP (1) | EP0942421B1 (ja) |
| JP (1) | JPH11328880A (ja) |
| CN (1) | CN1160726C (ja) |
| DE (1) | DE69911488T2 (ja) |
| FR (1) | FR2776115B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514126A (ja) * | 2003-07-09 | 2009-04-02 | トムソン ライセンシング | リードソロモンプロダクトコードのためのエラー訂正方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6571368B1 (en) * | 2000-02-02 | 2003-05-27 | Macronix International Co., Ltd. | Systolic Reed-Solomon decoder |
| JP3459609B2 (ja) * | 2000-03-17 | 2003-10-20 | 三洋電機株式会社 | ライトキャッシュ回路、ライトキャッシュ回路を備えた記録装置、およびライトキャッシュ方法 |
| KR100378181B1 (ko) * | 2000-06-09 | 2003-03-29 | 삼성전자주식회사 | Ｅｆｍ/ｅｆｍ+ 디코딩에 의해 검출된 에러위치를 이용한ｃ1/ｐｉ 워드의 에러정정 방법 및 장치 |
| US6718506B1 (en) * | 2000-10-02 | 2004-04-06 | Zoran Corporation | High speed DVD error correction engine |
| GB0031436D0 (en) | 2000-12-22 | 2001-02-07 | Koninkl Philips Electronics Nv | Method and apparatus for data reproduction |
| EP1502356B1 (en) | 2002-05-08 | 2006-11-22 | Thomson Licensing | A method of soft-decision decoding of reed-solomon codes |
| TWI254283B (en) * | 2003-06-03 | 2006-05-01 | Sunplus Technology Co Ltd | Error correction device of block code and method thereof |
| KR100698620B1 (ko) * | 2003-06-16 | 2007-03-21 | 삼성전자주식회사 | 강건한 에러 정정 부호화 장치를 가지는 디지털 송/수신시스템 및 그의 에러정정부호화/정정방법 |
| TWI240167B (en) * | 2004-02-11 | 2005-09-21 | Mediatek Inc | Method of accessing memory |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4633471A (en) * | 1983-09-19 | 1986-12-30 | Storage Technology Partners Ii | Error detection and correction in an optical storage system |
| US5504759A (en) * | 1991-07-11 | 1996-04-02 | Sony Corporation | Digital signal recording and/or reproducing apparatus using a common processing device for digital signals having different data configurations |
| US5574570A (en) * | 1992-05-12 | 1996-11-12 | Mitsubishi Denki Kabushiki Kaisha | Video signal recording/reproduction apparatus and method for recording/reproducing two kinds of video signals carrying different amounts of information |
| JP3570791B2 (ja) * | 1995-03-28 | 2004-09-29 | パイオニア株式会社 | デジタルデータ記録異種媒体情報再生装置 |
| JPH08315515A (ja) * | 1995-05-18 | 1996-11-29 | Sony Corp | データ記録／再生装置および方法、並びにデータ記録媒体 |
| FR2751810B1 (fr) * | 1996-07-23 | 1998-10-23 | Sgs Thomson Microelectronics | Systeme de correction d'erreurs dans des trames de donnees ayant des codes de parite horizontaux et verticaux |
| JPH1064195A (ja) * | 1996-08-15 | 1998-03-06 | Toshiba Corp | ディスク再生装置 |
| US6052815A (en) * | 1997-11-14 | 2000-04-18 | Cirrus Logic, Inc. | ECC system for generating a CRC syndrome over randomized data in a computer storage device |
| US5996105A (en) * | 1997-11-14 | 1999-11-30 | Cirrus Logic, Inc. | ECC system employing a data buffer for storing codeword data and a syndrome buffer for storing error syndromes |
| US5991911A (en) * | 1997-11-14 | 1999-11-23 | Cirrus Logic, Inc. | Concurrent generation of ECC error syndromes and CRC validation syndromes in a DVD storage device |
| JP3972456B2 (ja) * | 1998-04-09 | 2007-09-05 | ソニー株式会社 | マルチレイヤーディスク再生装置、及びマルチレイヤーディスク再生方法 |
-
1998
- 1998-03-13 FR FR9803102A patent/FR2776115B1/fr not_active Expired - Fee Related
-
1999
- 1999-03-05 US US09/264,380 patent/US6292921B1/en not_active Expired - Fee Related
- 1999-03-12 EP EP99400606A patent/EP0942421B1/en not_active Expired - Lifetime
- 1999-03-12 JP JP11067100A patent/JPH11328880A/ja active Pending
- 1999-03-12 DE DE69911488T patent/DE69911488T2/de not_active Expired - Fee Related
- 1999-03-15 CN CNB991033094A patent/CN1160726C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514126A (ja) * | 2003-07-09 | 2009-04-02 | トムソン ライセンシング | リードソロモンプロダクトコードのためのエラー訂正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2776115B1 (fr) | 2000-07-21 |
| CN1160726C (zh) | 2004-08-04 |
| EP0942421A1 (en) | 1999-09-15 |
| DE69911488T2 (de) | 2004-05-06 |
| EP0942421B1 (en) | 2003-09-24 |
| DE69911488D1 (de) | 2003-10-30 |
| CN1229232A (zh) | 1999-09-22 |
| FR2776115A1 (fr) | 1999-09-17 |
| US6292921B1 (en) | 2001-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498175A (en) | Error correcting system | |
| US8171373B2 (en) | Coding circuit for recording data on DVD disk | |
| US6041431A (en) | Method and apparatus for performing error correction code operations | |
| JPH05290527A (ja) | デ・インターリーブ回路 | |
| US6378103B1 (en) | Apparatus and method for error correction in optical disk system | |
| JP2004348824A (ja) | Ｅｃｃエンコード方法、ｅｃｃエンコード装置 | |
| JPH0267825A (ja) | 誤り訂正回路 | |
| US7607074B2 (en) | Error detecting code addition circuit, error detection circuit and method, and disc apparatus | |
| US20060115087A1 (en) | Scrambler, descrambler and method, and disc apparatus | |
| JPS6037833A (ja) | 符号語の複号装置及び読み取り装置 | |
| US6832042B1 (en) | Encoding and decoding system in an optical disk storage device | |
| JPH11328880A (ja) | 誤り訂正装置及び光ディスク読取装置 | |
| JP4022293B2 (ja) | エラー訂正方法及び装置 | |
| US6453441B1 (en) | Error correcting device and optical disk reader comprising same | |
| WO1985003371A1 (en) | Circuit for calculating finite fields | |
| KR960016509B1 (ko) | 데이타 오류 검출 방법 및 검출 회로 | |
| US6128760A (en) | Method and apparatus for calculating a CRC remainder | |
| KR100361947B1 (ko) | 디스크 재생 장치에 적용되는 에러 검출 회로 | |
| WO1999016175A1 (fr) | Circuit integre a semi-conducteurs et systeme de traitement de donnees | |
| JP2001044853A (ja) | チェンサーチ回路、誤り訂正装置及びディスクドライブ装置 | |
| JPS58219848A (ja) | ガロア体における乗算装置 | |
| JP3992443B2 (ja) | 符号化方法、復号方法、符号化回路、復号回路、記憶装置、記憶媒体、通信装置 | |
| KR920010184B1 (ko) | 유한체(有限體)의 연산회로 | |
| JPH05225717A (ja) | Ｄａｔの誤謬訂正のためのアドレス発生回路 | |
| JP3135552B2 (ja) | リードソロモン符号の誤り検出及び訂正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081104 |