JPH11317380A - コバルト付着の方法及び装置 - Google Patents

コバルト付着の方法及び装置

Info

Publication number
JPH11317380A
JPH11317380A JP11043840A JP4384099A JPH11317380A JP H11317380 A JPH11317380 A JP H11317380A JP 11043840 A JP11043840 A JP 11043840A JP 4384099 A JP4384099 A JP 4384099A JP H11317380 A JPH11317380 A JP H11317380A
Authority
JP
Japan
Prior art keywords
cobalt
substrate
silicon substrate
silicon
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11043840A
Other languages
English (en)
Other versions
JP3273503B2 (ja
Inventor
William J Murphy
ウィリアム・ジェイ・マーフィー
Tiwari Prabhatto
プラブハット・ティワリィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH11317380A publication Critical patent/JPH11317380A/ja
Application granted granted Critical
Publication of JP3273503B2 publication Critical patent/JP3273503B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3435Applying energy to the substrate during sputtering
    • C23C14/345Applying energy to the substrate during sputtering using substrate bias
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/16Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】固有の酸化物を表面上に含むシリコン基板上に
コバルトを形成する方法及び装置を提供する。 【解決手段】本発明は、改良されたスパッタリング装置
10を用いる。スパッタリング装置10は、グランドに
接続する電気的回路18を与えるように改良されてい
る。装置内に配置されたウエハ17は、電気的に接地回
路18に接続されている。接地回路18は、好ましくは
内部に抵抗19を含み、ウエハ電位とウエハからグラン
ドへの電流とを制御する。ウエハからグランド(好まし
くは抵抗を含む接地回路)へ電流を供給することによ
り、シリコン表面上の固有の酸化物の洗浄と、洗浄され
たシリコン上へのコバルト付着とをそのまま同時に行う
ことが可能となる。表面を有する付着コバルトを有する
基板は、その後直ちにアニールされ、ウエハ表面の所定
の領域にわたって平坦かつ一様にコバルト・シリサイド
を形成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体デバイスの製造
方法及び装置に関する。特に、スパッタリング装置のよ
うな付着装置を利用してコバルトシリサイドを形成する
ためにシリコン基板上にコバルトを付着することに関す
る。コバルトは、シリコン基板を洗浄しシリコン表面上
の固有の酸化物を除去している間に同時にシリコン基板
上に付着される。固有の酸化物は、付着されたコバルト
層がアニールされるときに、シリサイドの形成を妨げ
る。
【0002】
【従来の技術】コバルトシリサイドは、シリコン基板上
にコバルト層を付着することにより半導体デバイス上に
形成され、その後、付着されたコバルトを有する基板を
アニールしてコバルトシリサイドを形成する。コバルト
シリサイドの形成は、フィーチャー(集積回路パター
ン)サイズが、ミクロン以下に縮小する高密度デバイス
にとっては重要である。シリサイドは良好なオーミック
・コンタクトを与え、ソース/ドレイン領域とポリシリ
コンとの相互接続のシート抵抗を減少させ、有効なコン
タクト領域を増加させ、かつエッチ・ストップを与え
る。
【0003】IC製造におけるシリサイド領域を形成す
る場合の好ましい材料の1つは、コバルトである。チタ
ンとその合金、プラチナ又はパラジウムのような代替材
料よりも、コバルトが好ましい。なぜなら、コバルトシ
リサイドは低い抵抗率を与え浅い接合を可能とし、低温
処理を可能とするなど他の有利な点を与えるからであ
る。
【0004】不幸にも、シリコン基板上のコバルトシリ
サイド形成は、シリコン表面上の固有のシリコン酸化物
の存在のためにウエハを横切る抵抗及びリークに対して
一様とならない。ウエハ上の固有の酸化物の存在は、コ
バルトシリサイドの形成を妨げる。なぜなら、コバルト
はチタンほど反応的ではなく、付着の間ウエハの表面の
酸化物を消費させることができないからである。例えば
チタンのような金属は、この問題を有さない。なぜなら
チタンは直ちに酸化物と反応して、クリーンなシリコン
を露出させるからである。コバルト付着の前に、固有の
酸化物は、事前洗浄により除去されるが、低圧環境下へ
の露出でさえ、数秒で酸化物の成長をもたらす。加え
て、この固有の酸化物の除去は、ウエハを横切って一様
ではなく、またウエハとウエハの間で一貫していない。
別のスパッタリング装置で行うウエハの事前洗浄は、解
決とはならない。なぜならスパッタリングの間装置内で
使用されるアルゴン・ガスがシリコン内の損傷した位置
を占有し、シリサイドの形成を妨げ、酸化物が容易に再
形成するからである。
【0005】コバルトシリサイド及び他のシリサイド
は、通常シリサイド基板表面上に形成される。シリコン
上にコバルトを付着させるための様々な技術には、周知
のCVD、スパッタリング、蒸着法が含まれる。便宜の
ために、次の説明は、真空スパッタリング装置を使用し
たスパッタリング処理に関が、他の装置を使用してシリ
コン表面上にコバルトを付着させることもできることは
技術分野の当業者には容易に理解できよう。
【0006】従来コバルト付着のためのシリコン基板を
用意するために、所定の時間脱イオン水とHFのような
溶液を用いて固有の酸化物を除去した後に脱イオン水で
すすぎ洗浄(リンス)することが行われている。洗浄さ
れたウエハは、その後スパッタリング装置の中に装填さ
れる。その装置は、続けて排気されて低圧となり、コバ
ルト付着の前に、残存している固有の酸化物を、同じ場
所でRFスパッタ洗浄により除去する。この場合、電荷
損傷が問題にならないが、このプロセスは有効ではな
い。なぜならウエハは、10−7トルにおいて1秒で再
酸化されるからである。
【0007】スパッタリング処理では、コバルトのコー
ティングはウエハ面に付着され、そのコバルト・コーテ
ィングの厚さは、典型的には約300Åまでである。コ
ーティングは、ウエハ面のすべての露出した表面に延び
る。典型的にはコバルトは、コバルト・ターゲット上に
エネルギー場を与えてアルゴン雰囲気中にアルゴン原子
を生じさせ、加熱したウエハ上にスパッタされる。コバ
ルト付着後、ウエハは熱処理され、付着したコバルトを
アニールしてコバルトシリサイドを形成する。その後、
無反応コバルト層は、過酸化水素と硫酸とを混合したエ
ッチング液を使用して、エッチ処理により除去される。
【0008】基板上に金属層を形成する多数の特許、例
えば米国特許第4,964,962号、第5,023,
201号、第5,151,385号、第5,418,1
88号、第5,419,822号、第5,482,60
2号、第5,567,651号、第5,635,426
号は、番号の参照によって本明細書に組込まれる。
【0009】
【発明が解決しようとする課題】本発明の目的は、基板
上にコバルトを形成する方法を提供するものである。基
板は、典型的にはシリコン基板であって固有のシリコン
酸化物を含み、酸化物は、付着の間に同時に除去され、
付着されたコバルトをアニーリングして、平らでかつ一
様なコバルトシリサイドをシリコン表面に形成する。本
発明の別の目的は、基板上コバルトを形成する装置を提
供することである。基板は典型的にはシリコン基板であ
って、固有のシリコン酸化物を含み、酸化物は付着の間
に同時に除去され、付着されたコバルトをアニールをし
て、アニーリングしながら、平らでかつ一様なコバルト
シリサイドをシリコン表面に形成する。本発明の別の目
的は、コバルトでコーティングされた基板を提供するこ
とである。基板は典型的にはシリコン基板であって、本
発明の方法及び装置を使用して作られる。本発明の別の
目的は、コバルトシリサイドでコーティングされたシリ
コン基板を提供することであり、本発明の方法及び装置
を使用して作られる。本発明の別の目的は、本発明の方
法または装置を使用して作られた電子部品を提供するこ
とである。
【0010】
【課題を解決するための手段】本発明の第1の態様は、
表面上に固有のシリコン酸化物を含むシリコン基板上
に、前記固有の酸化物を洗浄(除去)しながら同時にコ
バルトを付着する方法である。本発明は、内部にコバル
ト基板ターゲットを含み、該ターゲットに電流(エネル
ギー)を適用してコバルト原子を形成する、金属付着装
置、特に真空スパッタリング装置を与えるステップと、
前記真空スパッタリング装置内に、その表面上に固有の
酸化物を含むシリコン基板を与えるステップと、電気接
地回路を前記装置に与えて前記シリコン基板を電気的に
前記接地回路と接続するステップであって、好ましくは
該接地回路を基板表面上に所定の基板電位を与えるよう
に調節して前記基板表面上に衝突したコバルト原子によ
って基板表面が形成されることを特徴とするステップ
と、前記真空スパッタリング装置を排気して真空(例え
ば約10−8から10−10トルの圧力)にするステッ
プと、不活性ガス例えばアルゴンを前記排気された装置
に与えて不活性ガス(アルゴン)圧(例えば約1から6
mトル)を前記装置内に与えるステップと、前記シリコ
ン基板を熱して温度を上昇させ、好ましくは約300℃
にするステップと、電流(エネルギー)を前記コバルト
基板に供給してコバルト原子を生成するステップと、好
ましくは前記シリコン基板上の前記電位を調節して、前
記接地回路を介して前記基板から電流を生成するステッ
プと、コバルトを前記シリコン基板上に付着するステッ
プとを備えるシリコン基板上にコバルトを付着する方法
である。
【0011】本発明の別の態様は、その表面上に固有の
シリコン酸化物を有するシリコン基板上にコバルトを形
成するための装置である。本発明は、コバルト基板ター
ゲットとシリコン基板とを保持するための真空スパッタ
リング装置であって、該ターゲットにエネルギーを供給
してコバルト原子を形成し前記シリコン基板上にコバル
ト原子を付着する真空スパッタリング装置と、前記真空
スパッタリング装置を排気して該装置の中に真空(例え
ば約10−8から10−10トルの圧力)を与える手段
と、前記真空スパッタリング装置に前記不活性ガス(例
えばアルゴン)を供給して好ましくは例えば約1から6
mトルの圧力にするための手段と、前記基板を加熱して
高温例えば約300℃にするための手段と、前記コバル
ト基板ターゲットにエネルギー(例えば電流)を供給し
てコバルト原子を形成するための手段と、前記シリコン
基板を電気的に接地回路に接続し、電流は前記接地回路
を介して前記基板から電流を流す手段とを備えるシリコ
ン基板上にコバルトを形成するための装置である。
【0012】本発明の別の態様は、本発明の方法及び装
置を使用して、コバルトをコーティングしたシリコン基
板を提供することである。コバルトでコーティングされ
たシリコン基板は電子部品を作製するために利用され
る。
【0013】本発明の更に別の態様は、本発明の方法及
び装置を使用して作製されたコバルトをコーティングし
たシリコン基板をアニールして、コバルトシリサイドで
コーティングされたシリコン基板を形成することであ
る。該シリコン基板は、半導体デバイスを製造するため
に利用される。
【0014】
【発明の実施の形態】本発明の好ましい具体例を説明す
るため、図1と2を参照する。図面の中の同じ番号は同
じ構成要素を示す。本発明の構成は、図面中では必ずし
も正確な寸法比で示されているわけではない。
【0015】本発明では、表面上に固有のシリコン酸化
物を含むシリコン基板に対して、固有の酸化物の洗浄除
去と、その洗浄されたシリコン基板上へのコバルト付着
とを同時に行うことができることが判明した。コバルト
のシリコン基板上への付着は、電気的に付着装置と基板
を基板接地回路に接続することにより行われ、電流がシ
リコン基板と基板接地回路との間に生ずる。
【0016】図1は、本発明のスパッタリング装置の概
略図を示す。その装置は、一般に10として表され、以
下で説明されるウエハのために接地回路を与えるための
装置の改良を除けば、図2及び先の引用文献の従来技術
においてに示される従来の装置である。
【0017】図1において、10として一般に表されて
いるスパッタリング装置は、内部にウエハを配置するチ
ャンバーを形成する反応室11を含む。コバルトターゲ
ット12は、反応室11の上端に位置づけられ、ターゲ
ット12は電気的にエネルギー・ソース13に接続され
る。反応室11は、公知の接地回路14によって接地さ
れる。
【0018】台15(代表的なものはステンレス・スチ
ールで形成されている)は垂直シャフト16(代表的な
ものはステンレス・スチールで形成されている)上に配
置されている。コバルトを付着すべきシリコンウエハ1
7は、台15上に位置づけられ固定される。垂直シャフ
ト16は、電気的に回路18によってグランドに接続さ
れるように示されている。抵抗19は、好ましくは回路
18に存在し、ウエハ17からグランドへの電流量を制
御するために用いられる。そして付着処理の間に同時に
シリコン表面から固有の酸化物を除去することによっ
て、制御された電流が、シリコン上にコバルトを一様か
つ平滑に分配することを可能とする。
【0019】操作において、スパッタリング処理は、上
で引用した米国特許に述べられているような従来公知の
広範な変動条件のもとで実行される。例えば、蒸着スパ
ッタリング装置を形成する反応室11は、線21を介し
て排気され10−8から10 −10トルの圧力となる。
アルゴンまたは他の不活性ガスは、装置へのインプット
20として示される。アルゴン・ガスを装置へ流入さ
せ、アルゴン圧をスパッタリング・チャンバー内に与
え、コバルト付着処理の間約1から6ミリトルとしてお
く。約435mW/cm2のDC電力をコバルト・ター
ゲット12に供給する。付着処理の間ウエハ温度は、約
20℃から300℃に維持される。
【0020】付着後、ウエハは典型的にはスパッタリン
グ装置から除去され、市販で確保可能なオーブンで熱処
理にかけられる。一般的に、オーブン内のウエハ温度
は、窒素フローの中で約10℃/秒で上昇して約575
℃まで上げられ、約80秒間575℃に保持される。次
に、オーブンからウエハを除去する前にこの熱処理によ
り、コバルトによって覆われたウエハ上のシリコン領域
を覆うようにコバルトシリサイド領域を形成する。絶縁
体を含む他の領域では、コバルトシリサイドは形成され
ず、無反応のコバルトは、既に述べた様々なエッチャン
トを用いて、除去される。
【0021】図2の従来技術のスパッタリング装置10
は、実質的に図1と同じ装置である。装置の相違は、装
置上にウエハを接地するために電気回路を用いているか
の違いである。代表的例では図2に示す従来の装置にお
いて、スパッタリング装置11はグランド14で接地さ
れるが、ウエハが接地されるわけではない。幾つかの装
置においては、ウエハは装置内の台または他のリークを
介して接地されてもよいが、そのグランドは典型的な装
置の特性によるものである。例えば、幾つかのスパッタ
リング・チャンバーには、ヒーター/クランプのリング
をセットアップして、ウエハを保持すると共に、冷却
水、水流管または他の付随する経路を介してグランドへ
のパスを与えている。これらのグランドへの水のパス
は、基本的には意図したものではなく、いずれにせよ、
固有の酸化物を含むシリコン表面上にコバルトを効果的
に付着するために必要とされる、グランド回路を介して
制御された電流をグランドに与えるものではない。
【0022】図1に対して既に説明されたように、本発
明のスパッタリング装置10は、電気回路18を用いて
ウエハ17を接地するが、電気回路18は抵抗19を含
むのが好ましく、ウエハからグランドへの電流を制御す
る。このグランドへの電気的パスは必要不可欠であるこ
とが分かったものであり、強化された付着結果とシリサ
イド形成が上述した接地回路を制御する(例えばその回
路の抵抗を変化させる)ことにより、確保できるもので
ある。好ましい実施態様では、抵抗19を約5から15
Ωとして、回路を制御して20Vのウエハ電圧において
約2Aの電流または約100mW/cmの電力密度を
供給する。
【0023】本発明の別の実施態様においては、所望の
電流またはウエハ電位を与えるフィードバック機能を有
する電源で抵抗を置き換えることができる。電源は、ス
パッタリング装置に応じてDC、AC、またはRFであ
ってもよい。
【図面の簡単な説明】
【図1】本発明のスパッタリング装置を図示する。
【図2】従来のスパッタリング装置を図示する。
【符号の説明】
10:スパッタリング装置 11:反応室 12:ターゲット 13:エネルギー・ソース 14:接地回路 15:台 16:垂直シャフト 17:シリコン・ウエハ 18:回路 19:抵抗 20:アルゴンの入力 21:排気
フロントページの続き (72)発明者 プラブハット・ティワリィ アメリカ合衆国バーモント州サウス・バー リントン、オーク・クリーク・ドライブ27

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】表面上に固有のシリコン酸化物を含むシリ
    コン基板上に、同時に前記固有の酸化物を除去しながら
    同時にコバルトを付着する方法であって、 内部にコバルト基板ターゲットを含み、該ターゲットに
    エネルギーを印加してコバルト原子を生成する真空スパ
    ッタリング装置を与えるステップと、 前記真空スパッタリング装置内に、その表面上に固有の
    酸化物を含むシリコン基板を与えるステップと、 電気接地回路を前記装置に与えて、前記シリコン基板を
    電気的に前記接地回路と接続するステップと、 前記真空スパッタリング装置を排気して真空にするステ
    ップと、 不活性ガスを前記排気された装置に与えるステップと、 前記シリコン基板を熱して温度を上昇させるステップ
    と、 エネルギーを前記コバルト基板ターゲットに供給してコ
    バルト原子を生成するステップと、 コバルトを前記シリコン基板上に付着するステップとを
    備えるシリコン基板上にコバルトを付着する方法。
  2. 【請求項2】前記接地回路を、前記基板表面上に衝突す
    るコバルト原子で形成された前記基板の表面上に、所定
    の電位を与えるように、制御することを特徴とする請求
    項1に記載の方法。
  3. 【請求項3】前記不活性ガスは、アルゴンである請求項
    2に記載の方法。
  4. 【請求項4】前記アルゴンの圧力は、約1〜6ミリトル
    である請求項3に記載の方法。
  5. 【請求項5】前記電流が、約20Vの基板電位において
    約2Aである請求項4に記載の方法。
  6. 【請求項6】前記接地回路は、内部に抵抗を有する請求
    項1に記載の方法。
  7. 【請求項7】前記接地回路は、所定の電流または基板電
    位を与えるフィードバック機能を有することを特徴とす
    る請求項1に記載の方法。
  8. 【請求項8】前記エネルギーのソースは、DC、AC、
    又はRFである請求項1に記載の方法。
  9. 【請求項9】その表面上に固有のシリコン酸化物を有す
    るシリコン基板上にコバルトを形成する装置であって、 コバルト基板ターゲットとシリコン基板とを保持し、前
    記ターゲットにエネルギーを供給してコバルト原子を生
    成し前記シリコン基板上にコバルト原子を付着させる真
    空スパッタリング装置と、 前記真空スパッタリング装置を排気して該装置の中に真
    空を与える手段と、 前記真空スパッタリング装置に不活性ガスを供給するた
    めの手段と、 前記基板を加熱して高温にするための手段と、 前記コバルト基板ターゲットにエネルギーを供給してコ
    バルト原子を形成する、エネルギー供給手段と、 前記シリコン基板を電気的に接地回路に接続し、前記接
    地回路を介して前記基板から電流を流す手段とを備える
    シリコン基板上にコバルトを形成するための装置。
  10. 【請求項10】前記真空スパッタリング装置を排気して
    約10−8から10−10の真空を与える請求項9に記
    載の装置。
  11. 【請求項11】前記不活性ガスは、アルゴンである請求
    項10に記載の装置。
  12. 【請求項12】前記アルゴンの圧力は、約1から6ミリ
    トルである請求項11に記載の装置。
  13. 【請求項13】前記温度は、約20から300℃である
    請求項12に記載の装置。
  14. 【請求項14】前記電流が、約20Vの基板電位におい
    て約2Aである請求項13に記載の装置。
  15. 【請求項15】前記接地回路は、その内部に抵抗を有す
    ることを特徴とする請求項9に記載の装置。
  16. 【請求項16】前記接地回路は、所定の電流または基板
    電位を与えるフィードバック機能を有することを特徴す
    る請求項9に記載の装置。
  17. 【請求項17】前記エネルギー手段は、DC、AC、又
    はRFである請求項1に記載の装置。
  18. 【請求項18】請求項1に記載の方法により、付着され
    た前記コバルトを有するシリコン基板を使用して作製さ
    れた 電子部品。
  19. 【請求項19】請求項5に記載の方法により、付着され
    た前記コバルトを有するシリコン基板を使用して作製さ
    れた電子部品。
JP04384099A 1998-02-27 1999-02-22 コバルト付着の方法及び装置 Expired - Fee Related JP3273503B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/032,194 US6117771A (en) 1998-02-27 1998-02-27 Method for depositing cobalt
US09/032194 1998-02-27

Publications (2)

Publication Number Publication Date
JPH11317380A true JPH11317380A (ja) 1999-11-16
JP3273503B2 JP3273503B2 (ja) 2002-04-08

Family

ID=21863610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04384099A Expired - Fee Related JP3273503B2 (ja) 1998-02-27 1999-02-22 コバルト付着の方法及び装置

Country Status (3)

Country Link
US (1) US6117771A (ja)
JP (1) JP3273503B2 (ja)
TW (1) TW508369B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627543B1 (en) * 2000-05-03 2003-09-30 Integrated Device Technology, Inc. Low-temperature sputtering system and method for salicide process
JP3878545B2 (ja) * 2002-12-13 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4221012B2 (ja) * 2006-06-12 2009-02-12 トヨタ自動車株式会社 半導体装置とその製造方法
WO2009051902A1 (en) 2007-10-17 2009-04-23 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating selectively coupled optical waveguides on a substrate
US8192638B2 (en) 2007-10-18 2012-06-05 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing multiple layers of waveguides
US7736934B2 (en) 2007-10-19 2010-06-15 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing vertical germanium detectors
US20100092682A1 (en) * 2007-10-24 2010-04-15 Bae Systems Information And Electronic Systems Int Method for Fabricating a Heater Capable of Adjusting Refractive Index of an Optical Waveguide
US8343792B2 (en) 2007-10-25 2013-01-01 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing lateral germanium detectors
US7811844B2 (en) 2007-10-26 2010-10-12 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating electronic and photonic devices on a semiconductor substrate
US8031343B2 (en) * 2007-10-29 2011-10-04 Bae Systems Information And Electronic Systems Integration Inc. High-index contrast waveguide optical gyroscope having segmented paths
WO2009058470A1 (en) * 2007-10-30 2009-05-07 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating butt-coupled electro-absorptive modulators
US20100140587A1 (en) * 2007-10-31 2010-06-10 Carothers Daniel N High-Injection Heterojunction Bipolar Transistor
US7715663B2 (en) * 2008-08-29 2010-05-11 Bae Systems Information And Electronic Systems Integration Inc. Integrated optical latch
US8148265B2 (en) * 2008-08-29 2012-04-03 Bae Systems Information And Electronic Systems Integration Inc. Two-step hardmask fabrication methodology for silicon waveguides
US7853101B2 (en) * 2008-08-29 2010-12-14 Bae Systems Information And Electronic Systems Integration Inc. Bi-rate adaptive optical transfer engine
US7987066B2 (en) * 2008-08-29 2011-07-26 Bae Systems Information And Electronic Systems Integration Inc. Components and configurations for test and valuation of integrated optical busses
US7693354B2 (en) * 2008-08-29 2010-04-06 Bae Systems Information And Electronic Systems Integration Inc. Salicide structures for heat-influenced semiconductor applications
US8288290B2 (en) * 2008-08-29 2012-10-16 Bae Systems Information And Electronic Systems Integration Inc. Integration CMOS compatible of micro/nano optical gain materials
US7847353B2 (en) * 2008-12-05 2010-12-07 Bae Systems Information And Electronic Systems Integration Inc. Multi-thickness semiconductor with fully depleted devices and photonic integration
JPWO2010109572A1 (ja) 2009-03-23 2012-09-20 トヨタ自動車株式会社 半導体装置
US9305779B2 (en) * 2009-08-11 2016-04-05 Bae Systems Information And Electronic Systems Integration Inc. Method for growing germanium epitaxial films

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110179A (ja) * 1982-12-16 1984-06-26 Hitachi Ltd 半導体装置およびその製造法
US4964962A (en) * 1988-10-08 1990-10-23 Matsushita Electric Works, Ltd. Method for forming conducting metal layer on inorganic substrate
US5419822A (en) * 1989-02-28 1995-05-30 Raytheon Company Method for applying a thin adherent layer
US5023201A (en) * 1990-08-30 1991-06-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
US5779802A (en) * 1990-12-10 1998-07-14 Imec V.Z.W. Thin film deposition chamber with ECR-plasma source
US5418188A (en) * 1991-09-05 1995-05-23 International Business Machines Corporation Method for controlled positioning of a compound layer in a multilayer device
TW209308B (en) * 1992-03-02 1993-07-11 Digital Equipment Corp Self-aligned cobalt silicide on MOS integrated circuits
US5322809A (en) * 1993-05-11 1994-06-21 Texas Instruments Incorporated Self-aligned silicide process
US5635426A (en) * 1993-08-26 1997-06-03 Fujitsu Limited Method of making a semiconductor device having a silicide local interconnect
US5482602A (en) * 1993-11-04 1996-01-09 United Technologies Corporation Broad-beam ion deposition coating methods for depositing diamond-like-carbon coatings on dynamic surfaces

Also Published As

Publication number Publication date
JP3273503B2 (ja) 2002-04-08
US6117771A (en) 2000-09-12
TW508369B (en) 2002-11-01

Similar Documents

Publication Publication Date Title
JP3273503B2 (ja) コバルト付着の方法及び装置
EP1099776A1 (en) Plasma cleaning step in a salicide process
KR101276694B1 (ko) 수소-함유 라디칼을 이용한 자연 산화물 세정
JP2687966B2 (ja) 半導体装置の製造方法
US6734102B2 (en) Plasma treatment for copper oxide reduction
KR100236500B1 (ko) 전기 전도성 장벽층과 전도성 비아를 형성하는 방법 및 장치
US4985372A (en) Method of forming conductive layer including removal of native oxide
US6946401B2 (en) Plasma treatment for copper oxide reduction
KR100469127B1 (ko) 반도체 장치의 장벽층 형성방법
KR20010050283A (ko) 유전상수 k가 낮은 유전체의 손상을 최소화하는, 금속플러그를 위한 예비세정 방법
JPH113878A (ja) セラミック基体の表面状態を調節する方法及び装置
JPH033240A (ja) 半導体ウエファの背面を処理する方法
US6793735B2 (en) Integrated cobalt silicide process for semiconductor devices
JP4656364B2 (ja) プラズマ処理方法
US6743485B2 (en) Pre-treatment for salicide process
JPH11168090A (ja) 半導体製造方法
WO1993017453A2 (en) Ammonia plasma treatment of silicide contact surfaces in semiconductor devices
TW394979B (en) Manufacturing method of semiconductor device
JPH0629235A (ja) 半導体装置の製造方法
US20050189075A1 (en) Pre-clean chamber with wafer heating apparatus and method of use
JP3362093B2 (ja) エッチングダメージの除去方法
JP3273827B2 (ja) 半導体装置およびその製造方法
JP3545744B2 (ja) 半導体素子の製造方法
JPH0492423A (ja) 半導体集積回路装置の製造方法
JPH08213322A (ja) イオン衝撃増強リフロー

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100201

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees