JPH11314399A

JPH11314399A - 印字回路

Info

Publication number: JPH11314399A
Application number: JP12475298A
Authority: JP
Inventors: Satoru Yamada; 識山田; Hiroshi Toyama; 広遠山; Toshimitsu Yamashita; 俊光山下; Yukio Nakamura; 幸夫中村; Susumu Ozawa; 進小澤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1998-05-07
Filing date: 1998-05-07
Publication date: 1999-11-16

Abstract

(57)【要約】【課題】高速な印字が可能な印字回路を提供すること
を課題とする。【解決手段】ＳＴＢ信号が所定の時間間隔パターン
（１、２、４、８ｍｓ）で繰り返し入力されている。４
ビット構成のリングカウンタ１２ａおよび１２ｂは、Ｓ
ＴＢ信号に応じて１６カウントずつ交互にカウントを行
う。比較回路１３ａは、リングカウンタ１２ａの出力値
と、印字データを保持したシフトレジスタ１１の下位４
ビットとをビット毎に比較する。比較の結果、一致して
いた場合には、ドライバ回路１４はｉ₁でＬＥＤに通電
する。比較回路１３ｂも同様に、リングカウンタ１２ａ
の出力値と、印字データを保持したシフトレジスタ１１
の上位４ビットとをビット毎に比較する。比較の結果、
一致していた場合には、ドライバ回路１４はｉ₂（＝１
６・ｉ₁）でＬＥＤに通電する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＥＤアレイ等を
用いた光書き込みプリンタヘッドの制御に使用されて階
調印字を行う、印字回路に関するものである。

【０００２】

【従来の技術】従来のＬＥＤアレイ等を光源とし、光に
よって画像を書き込むプリンタにおける印字回路の概要
を図１７、図１８を用いて説明する。

【０００３】図１７に示した従来の印字回路は、８ビッ
トの入力データ（Ｉｎｐｕｔｄａｔａ）を１ビットず
つに分けるセレクタ５０と、ＬＥＤの発光時間（ｅｘｐ
ｏｓｕｒｅｔｉｍｅ）を制御する回路５１と、セレク
タ５２と、ＬＥＤ（発光部）５３およびＬＥＤを点灯さ
せるドライバ回路（Ｄｒｉｖｉｎｇｃｉｒｃｕｉｔ）
５４からなるＬＥＤアレイ（ＬＥＤＡｒｒａｙ）５５
等とで構成されている。

【０００４】このような構成の印字回路での発光制御を
図１８のタイミングチャートを用いて説明する。

【０００５】ライン同期信号（Ｌｉｎｅｓｙｎｃ）と
ライン同期信号との間の期間を８つの区間Ｔ０〜Ｔ７に
分け、各区間を入力データ８ビット中のビット位置ｂ０
〜ｂ７と対応させている。

【０００６】区間Ｔ０では、まず、セレクタ５０が入力
データの最下位ビットｂ０をドライバ回路５４に転送す
る。ｂ０が１ならば、セレクタ５２が発光時間（Ｆｉｒ
ｓｔｅｘｐｏｓｕｒｅｔｉｍｅ）ｔ０を選択し、ドラ
イバ回路５４を介して対応するＬＥＤ５３を一定時間ｔ
０だけ点灯する。

【０００７】次に、区間Ｔ１では、セレクタ５０が入力
データの２位のビットｂ１をドライバ回路５４に転送す
る。ｂ１が１ならば、セレクタ５２が発光時間（Ｓｅｃ
ｏｎｄｅｘｐｏｓｕｒｅｔｉｍｅ）ｔ１を選択し、
ドライバ回路５４を介して対応するＬＥＤ５３を一定時
間ｔ１だけ点灯する。以下同様に、区間Ｔ２〜区間Ｔ７
についても入力データのビットｂ２〜ｂ７をドライバ回
路５４に転送し、ビットが立っているＬＥＤドットのみ
を一定時間ｔ２〜ｔ７発光させる。

【０００８】各区間Ｔ０〜Ｔ７における発光時間ｔ０〜
ｔ７は、互いに異なる時間が設定されている。そして、
区間Ｔ０〜Ｔ７それぞれでの発光光量が積分されること
で、多値化された光量が得られる。すなわち、発光時間
ｔ０〜ｔ７の組み合わせによって、１画素分の発光量を
多段階で調節することができる。このようにして、ＬＥ
Ｄの発光量（点灯時間）を変えることにより、階調印字
を行うことが可能となる。

【０００９】ここで、ＬＥＤ発光時間と光量との間に直
線性があれば、発光時間ｔ０〜ｔ７を、１ｔ，２ｔ，４
ｔ，８ｔ，１６ｔ、３２ｔ，６４ｔ，１２８ｔ（１：
２：４：８：１６：３２：６４：１２８）と等比に設定
しておけば、区間Ｔ０〜Ｔ７それぞれでの光量も等比に
なるはずである。ここでは、この８種類の光量を組み合
わせることで１ドットの光量を作っているため、入力デ
ータ（０〜２５５）と１ドットの光量との間にも直線性
が得られ、０ｔ〜２５５ｔまで２５６段階を連続的に表
現できるはずである（図１９）。その結果、１画素の階
調を０〜２５５のデータ（８ビットデータ）で表してい
る場合には、これに対応した２５６階調での印字が可能
となる。

【００１０】このようなＬＥＤアレイを用いた光書き込
みプリンタ等の装置については、例えば、「ＬＥＤアレ
イ書き込み方式のカラー写真プリンタ」（電子写真学会
誌、ＶＯＬ．３４、Ｎｏ．３、Ｐ．２００―２０７、１
９９５年９月）特に、２０５頁２３行〜２０６頁２２行
に記載されている。

【００１１】

【発明が解決しようとする課題】しかしながら、上記構
成の装置では下記の問題点があった。

【００１２】問題１．階調処理には０ｔから２５５ｔま
で時間を変化させなければならず、印字データが無い時
でも２５５ｔの間待つ必要があり、処理に時間がかか
る。

【００１３】例えば図２０（ａ）において、黒の印字を
得るため２５５ｔの間ＬＥＤを発光させるには、１ｔと
２ｔと４ｔと８ｔと１６ｔと３２ｔと６４ｔと１２８ｔ
の間（ｔ０＋ｔ１＋ｔ２＋ｔ３＋ｔ４＋ｔ５＋ｔ６＋ｔ
７）ＬＥＤを発光する必要がある。また、１ｔ（ｔ０）
の間だけＬＥＤを発光させる場合（図２０（ｂ））、発
光後同じ時間だけ待つ必要がある。すなわち、階調印字
の内容（発光時間）にかかわらず、常に、２５５ｔ以上
の時間が必要であるため、階調処理に時間がかかってし
まう。

【００１４】問題２．印字制御に伴ってノイズが発生す
る。ＬＥＤ１ドット当たり数ｍＡ以上の電流が流れてお
り、これを高速でｏｎ／ｏｆｆを繰り返すと回路にノイ
ズが生じる。これもＬＥＤ駆動波形を歪ませる原因の一
つとなっていた。この結果、きれいな階調印字ができな
い。

【００１５】問題３．実際のＬＥＤアレイを構成する個
々のＬＥＤには光強度にばらつきがある。そのため、き
れいな階調印字を得るためには階調処理の他に、各ＬＥ
Ｄの光強度のばらつき分を補正するための光量補正が必
要となる。例えば、２５６階調印字（８ビット階調処
理）を行う場合、通常のＬＥＤアレイの発光バラツキは
±３０％程度もあるため、光量補正を行い発光ばらつき
を低減させなければ濃度むらを生じ、きれいな階調印字
を得ることが不可能である。

【００１６】しかし、光量補正を行った後に階調処理を
行ったのでは、２つの処理を継続して行うことになるた
め、処理時間および処理手順が多くかかるという問題が
あった。また、回路規模が増大するという問題があっ
た。さらには、光量補正による誤差と階調処理による誤
差とが加算されるため、誤差が増大しきれいな階調印字
ができないという問題があった。

【００１７】問題４．ＬＥＤの発光時間と光量とに関し
て直線性が得られないため、きれいな階調印字ができな
い。ＬＥＤの発光時間と光量とに関して図２１（ａ）の
ごとく直線性があれば、きれいな階調印字が可能であ
る。しかし、実際には、図２１（ｂ）〜図２１（ｄ）の
ようになってしまうことが多い。つまり、ＬＥＤ駆動波
形の立ち上がりが大きい場合には、常に一定の光量が不
足した状態となり、ＬＥＤ発光時間と光量の関係は、図
２１（ｂ）のごとくなってしまう。また、ＬＥＤ発光時
間と光量との関係にγ特性（非直線性）がある場合、図
２１（ｃ）のごとくなってしまう。８ビット中のあるビ
ットに誤差があると、そのビットを含むすべてのＬＥＤ
発光時間に誤差を生じ、図２１（ｄ）のごとく繰り返し
波形になってしまう。いずれの場合もＬＥＤ発光時間と
光量との関係に直線性がないためきれいな階調印字がで
きない。

【００１８】本発明は、回路規模が小さく且つ印字品質
の高い印字回路を提供することを目的とする。

【００１９】本発明は、より高速な印字が可能な印字回
路を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明は上記目的を達成
するためになされたものでありその第１の態様として
は、印字データに応じて光源の発光時間を制御する印字
回路において、２進数で表現された印字データを記憶
し、これを出力するシフトレジスタと、所定の時間間隔
パターンで繰り返されるタイミング規定信号に従ってカ
ウントを行いそのカウント値を示す２進数を逐次出力す
る、印字データのビット数と等しいビット数分のリング
カウンタと、上記リングカウンタの出力値と上記シフト
レジスタの値とをビットごとに比較する比較手段と、上
記比較手段による比較の結果、いずれかのビットについ
て値が一致している間は、当該一致していたビットのビ
ット位置に応じてあらかじめ定められた大きさの駆動電
流で、前記光源を点灯する駆動手段とを有することを特
徴とする印字回路が提供される。

【００２１】前記印字データは８ビット構成であり、前
記タイミング規定信号の時間間隔パターンは、１：２：
４：８であり、前記印字データの上位４ビットについて
の駆動電流の大きさは、前記印字データの下位４ビット
についての駆動電流の１６倍であってもよい。

【００２２】前記印字データは８ビット構成であり、前
記タイミング規定信号の時間間隔パターンは、１：２で
あり、前記印字データの下位側から２ビットごとの駆動
電流の大きさの比率は、１：４：１６：６４であっても
よい。

【００２３】本発明の第２の態様としては、入力された
データに応じて光源の発光時間を制御する印字回路にお
いて、２進数で表現された印字データを記憶し、これを
パラレル信号として出力するシフトレジスタと、所定の
タイミングでカウントを開始すると共にそのカウント値
を示す２進数をパラレル信号として逐次出力する、前記
シフトレジスタの出力信号のうちビット毎にあるいはそ
のビット位置が互いに隣接した複数のビットに対応して
設けられ且つ所定のカウント回数づつ順番にカウントを
行う複数個のカウンタと、前記カウンタそれぞれの出力
値と、当該カウンタに対応づけられているシフトレジス
タの出力信号の値とを比較し、両値が一致していた場合
にはその旨を出力する比較手段と、前記カウンタのそれ
ぞれについて、当該カウンタに対応づけられているビッ
トに応じてあらかじめ定められた大きさの通電電流で、
当該カウンタがカウントを開始するのと同じタイミング
で前記光源を点灯させると共に以後この光源を発光させ
たままの状態を保ち、上記比較手段による比較の結果、
当該カウンタの出力値と当該カウンタに対応づけられて
いるシフトレジスタの出力信号の値とが一致していた場
合には前記光源を消灯する点灯状態制御手段とを有する
ことを特徴とする印字回路が提供される。

【００２４】階調データのレベルと、当該レベルごとに
設定された光源の発光時間を規定した変換値とを互いに
対応づけた変換情報を記憶した変換情報記憶手段と、ド
ットごとに設けられた光源それぞれについて設定され
た、光源ごとの光出力のバラツキを反映した光量補正デ
ータを記憶する光量補正データ記憶手段と、入力された
階調データを前記変換情報に基づいて変換値に変換する
とともに、得られた変換値をさらに前記光量補正データ
に基づいて補正し、この補正によって得られた２進数の
印字データを前記シフトレジスタへ出力する補正手段と
を有してもよい。

【００２５】

【発明の実施の形態】本発明の実施の形態を図面を用い
て説明する。

【００２６】実施の形態１．この印字回路は、電子写真
方式の画像形成装置等において、感光体（不図示）表面
に静電潜像を形成する光源（ここでは、ＬＥＤ）の制御
等に用いられるのものである。特に本実施の形態１は、
電流値が異なる２種類のＬＥＤ駆動電流を使い分けるこ
とで、印字の高速化を図ったことを主な特徴とする。以
下、詳細に説明する。

【００２７】本実施の形態１の印字回路は、図１に示す
とおり、シフトレジスタ１１と、リングカウンタ１２
ａ，１２ｂと、比較回路１３ａ，１３ｂと、ドライバ回
路１４と、定電流回路１５とを備えて構成されている。

【００２８】シフトレジスタ１１は、１ライン分の印字
データを記憶しておくためのものである。このシフトレ
ジスタ１１は、ＣＬＫ信号により、１ライン分（ＬＥＤ
２４９６ドット分）の印字データを順次記憶保持すると
ともに、記憶した印字データを出力するように構成され
ている。この場合、各印字データを構成するすべてのビ
ットをパラレルで一斉に出力するようになっている。本
実施形態では、１つの印字データが８ビット（０〜２５
５）構成となっているため、このシフトレジスタ１１は
８ビット×２４９６（ＬＥＤ全ドット分）で構成されて
いる。以下、シフトレジスタ１１に保持されている印字
データを、「階調印字データ」と呼ぶ。

【００２９】リングカウンタ１２ａ，１２ｂは、ＬＥＤ
の発光時間制御の基になるタイミングを発生するもので
ある。本実施の形態のリングカウンタ１２ａ，１２ｂ
は、それぞれが４ビット構成となっている。このリング
カウンタ１２ａ，１２ｂにはＳＴＢ信号が入力されてお
り、これによって４ビット値（０〜１５）をカウントす
るようになっている。また、リングカウンタ１２ａは逐
次そのときのカウント値を示す４ビットのパラレル信号
（ｃ０〜ｃ３）を比較回路１３へ出力するようになって
いる。同様に、リングカウンタ１２ｂは逐次そのときの
カウント値を示す４ビットのパラレル信号（ｃ４〜ｃ
７）を出力するようになっている。また、リングカウン
タ１２ａとリングカウンタ１２ｂとは、図３に示すよう
に、カウントを４回ずつ交互に行うようになっている。
なお、リングカウンタ１２ａおよびリングカウンタ１２
ｂは、カウントを行っていないときには、すべてのビッ
トについて０を出力するようになっている。本実施の形
態では特に、画像形成装置本体から入力されるＳＴＢ信
号の時間間隔パターンが、１：２：４：８（ここでは、
１ｍｓ、２ｍｓ、４ｍｓ、８ｍｓ）になっている。従っ
て、リングカウンタ１２ａおよびリングカウンタ１２ｂ
の出力は、印字動作中、常に、図３に示したパターンを
繰り返している。

【００３０】なお、ＣＬＫ信号、ＳＴＢ信号は、画像形
成装置本体から入力されるものである。

【００３１】比較回路１３ａ，１３ｂは、シフトレジス
タ１１の値（階調印字データ）とリングカウンタ１２
ａ，１２ｂの出力値を較べ、値（１あるいは０）が一致
しているビットについては、当該ビットに対応する期間
の間、ドライバ回路１４を通じてＬＥＤを点灯させるも
のである。なお、それぞれのビットに対応する期間は、
先に述べたＳＴＢ信号に基づいて規定されている。本実
施の形態における比較回路１３ａ，１３ｂの内部構成を
図２に示した。比較回路１３ａは、シフトレジスタ１１
に記憶された階調印字データの下位４ビットの値（ｂ０
〜ｂ３）と、リングカウンタ１２ａの出力値ｃ０〜ｃ３
とを較べるためのものであり、各ビット毎に設けられた
ＡＮＤ回路２１ａ〜２１ｄと、ＡＮＤ回路２１ａ〜２１
ｄの出力が入力されたＯＲ回路２２ａと、ＯＲ回路２２
ａの出力およびＳＴＢ信号が入力されたＡＮＤ回路２３
ａとを備えて構成されている。一方、比較回路１３ｂ
は、シフトレジスタ１１に記憶された階調印字データの
上位４ビットの値（ｂ４〜ｂ７）と、リングカウンタ１
２ｂの出力値（ｃ４〜ｃ７）とを較べるものであり、比
較回路１３ａと同様の内部構成を備えている。これらの
ＡＮＤ回路２１ａ〜２１ｈ、ＯＲ回路２２ａ，２２ｂ、
ＡＮＤ回路２３ａ，２３ｂは、ＬＥＤそれぞれについて
設けられている。

【００３２】ドライバ回路１４は、ＬＥＤアレイ１６を
駆動制御するためのものである。本実施の形態における
ドライバ回路１４は、ＬＥＤへの通電電流（ＬＥＤ駆動
電流）の大きさ、すなわち、発光強度を階調印字データ
のビットに応じて変更している。階調印字データの下位
４ビットについては、ｉ₁ｍＡの電流を流している。こ
れに対し階調印字データの上位４ビットについては、ｉ
₂ｍＡの電流を流している。そして、ｉ₂ｍＡは、ｉ₁ｍ
Ａの１６倍の大きさに設定されている。このように上位
ビットに対応する期間中の通電電流を大きくすること
で、特に上位ビットについての通電時間を短縮し印字処
理の高速化を図っている。

【００３３】本実施の形態におけるドライバ回路１４
は、具体的には、図２に示すとおり、トランジスタ１４
１ａ，１４１ｂを備えて構成されている。トランジスタ
１４１ａは、ＬＥＤへのｉ₁ｍＡでの通電をｏｎ／ｏｆ
ｆするスイッチであり、ＡＮＤ回路２３ａの出力によっ
て作動するようになっている。トランジスタ１４１ｂ
は、ＬＥＤへのｉ₂ｍＡでの通電をｏｎ／ｏｆｆするス
イッチであり、ＡＮＤ回路２３ｂの出力によって作動す
るようになっている。これらの構成は、各ＬＥＤごとに
設けられれている。

【００３４】定電流回路１５は、ドライバ回路１４に安
定して電力を供給するためのものである。この定電流回
路１５は、ドライバ回路１４に電圧Ｖｈを供給してい
る。

【００３５】ＬＥＤアレイ１６は、画像形成装置の感光
体表面に静電潜像を形成するための光源となるものであ
る。このＬＥＤアレイ１６は、１ライン分（２４９６
個）のＬＥＤを直線的に配列して構成されている。個々
のＬＥＤはドライバ回路１４によって互いに独立的にそ
の点灯／消灯が制御可能になっている。

【００３６】特許請求の範囲の請求項１において言う
「リングカウンタ」は、本実施の形態においては、リン
グカウンタ１２ａ，１２ｂに相当する。「タイミング規
定信号」はＳＴＢ信号に相当する。「比較手段」は、比
較回路１３ａ，１３ｂに相当する。「駆動手段」は、ド
ライバ回路１４、さらには、リングカウンタおよび比較
回路を２分割にした構成（リングカウンタ１２ａ／リン
グカウンタ１２ｂ、比較回路１３ａ／比較回路１３ｂ）
によって実現されている。但し、上記各部は互いに密接
に連携して作動するものであり、ここで述べた対応関係
は厳密なものではない。

【００３７】次に印字動作を図１，図２および図３を用
いて説明する。

【００３８】画像形成装置の制御部から印字データが１
ライン分（２４９６ドット）入力される（図１）。する
と、シフトレジスタ１１は、ＣＬＫ信号により１ライン
分（ＬＥＤ２４９６ドット分）の印字データを順次記憶
保持する。そして、これをパラレルで比較回路１３へ出
力する。

【００３９】ところで、この印字回路には、あらかじめ
設定されたタイミングごとにＳＴＢ信号が入力されてい
る。既に述べたとおり、本実施の形態におけるＳＴＢ信
号の時間間隔パターンは、１ｍｓ、２ｍｓ、４ｍｓ、８
ｍｓとなっている。図３に示すとおり、最初のＳＴＢ信
号が入力されると、まず、リングカウンタ１２ａがカウ
ントを開始し、そのカウント値を示す４ビットのパラレ
ル信号（ｃ０〜ｃ３）で、逐次、比較回路１３ａへ出力
する。この時にはリングカウンタ１２ｂはカウントを行
っておらず、その出力はすべてのビット（ｃ４〜ｃ７）
について０を出力している。リングカウンタ１２ａは４
回カウントを行うと、その後、４回はカウントを行わな
い。一方、リングカウンタ１２ｂは、リングカウンタ１
２ａがカウントを行っていない間、ＳＴＢ信号が入力さ
れるごとにカウントを行い、そのカウント値を示す４ビ
ットのパラレル信号（ｃ４〜ｃ７）を、逐次、比較回路
１３ｂへ出力する。この時にはリングカウンタ１２ａは
カウントを行っておらず、その出力はすべてのビット
（ｃ０〜ｃ３）について０を出力している。リングカウ
ンタ１２ａとリングカウンタ１２ｂとは、印字動作中、
以上の動作を互いに交互に繰り返している。

【００４０】比較回路１３ａ，１３ｂは、シフトレジス
タ１１の値（階調印字データ）とリングカウンタ１２
ａ，１２ｂの出力値を較べ、両者が−致しているビット
に対応している期間中は、ドライバ回路１４を介してＬ
ＥＤを点灯させる。より詳細には、以下の通りである。

【００４１】比較回路１３ａのＡＮＤ回路２１ａ〜２１
ｄは、シフトレジスタ１１に保持されている階調印字デ
ータの下位４ビット（ｂ０〜ｂ３）の値とリングカウン
タ１２ａの出力値（ｃ０〜ｃ３）とを較べる。この比較
の結果、両値が等しいときには、ドライバ回路１４のト
ランジスタ１４１ａがｏｎとなり、ＬＥＤにｉ₁ｍＡの
電流を通電しＬＥＤを点灯させる。同様に、比較回路１
３ｂのＡＮＤ回路２１ｅ〜２１ｈは、シフトレジスタ１
１に保持されている階調印字データの上位４ビット（ｂ
４〜ｂ７）とリングカウンタ１２ｂの出力値ｃ４〜ｃ７
とを較べる。この比較の結果、両値が等しいときには、
ドライバ回路１４のトランジスタ１４１ｂがｏｎとな
り、ＬＥＤにｉ₂ｍＡの電流を通電しＬＥＤを点灯させ
る。

【００４２】例えば、階調印字データが［０００１０１
０１］であった場合には、ＬＥＤは図３の最下段ごと
く、最初の１ｍｓと４ｍｓと期間中、ｉ₁ｍＡが流さ
れ、さらに次の１ｍｓの期間には、ｉ₂ｍＡが流される
ことになる。このようにして印字データに応じたＬＥＤ
の発光量が得られる。

【００４３】以上の動作は、ＬＥＤアレイを構成する全
てのＬＥＤ（ドット）について、互いに並列的（同時）
且つ独立的に行われる。

【００４４】以上説明したとおり本実施の形態１では、
ＬＥＤの点灯時間のみならず駆動電流を変えることでＬ
ＥＤの発光量を変化させている。そのため、２５６階調
（８ビット）での印字を行いつつ、印字の高速化を図る
ことができる。

【００４５】例えば、従来技術において発光期間が１４
９ｍｓに相当する発光量を得るために、ＬＥＤのドライ
バ回路に転送される信号は、図４のようになる。従来技
術では、図４（ｂ）に示すとおり、１ｍｓと４ｍｓと１
６ｍｓと１２８ｍｓの期間だけＬＥＤを点灯しなければ
ならず、処理が終わるまでに合計２５５ｍｓ以上の時間
が必要である。これに対し本実施の形態では、図４
（ａ）に示すとおり、最初の１ｍｓと４ｍｓの期間には
ｉ₁ｍＡで通電しつつＬＥＤを点灯し、次の１ｍｓと８
ｍｓの期間にはｉ₂ｍＡで通電すればよく、合計３２ｍ
ｓの時間で処理が終了する。このように本実施の形態で
は、従来例に較べて大幅に（ここに挙げた例では、１／
８の時間）で階調処理が可能となる。

【００４６】実施の形態２．本実施の形態２は、実施の
形態１と同様の手法で、すなわち、電流値が異なる複数
種類のＬＥＤ駆動電流を使い分けることで、印字の高速
化を図ったことを主な特徴とする。但し、本実施の形態
２では４種類のＬＥＤ駆動電流を使い分けることで、さ
らなる印字の高速化を図っている。以下、詳細に説明す
る。なお、実施の形態１と同様の構成部分には同じ符号
を付して説明を省略する。

【００４７】本実施の形態２の印字回路は、図５に示す
とおり、シフトレジスタ１１と、リングカウンタ１２
ａ，１２ｂ，１２ｃ，１２ｄと、比較回路１３ａ，１３
ｂ，１３ｃ，１３ｄと、ドライバ回路１４と、定電流回
路１５とを備えて構成されている。

【００４８】シフトレジスタ１１は、実施の形態１と同
様である。

【００４９】リングカウンタ１２ａ，１２ｂ，１２ｃ，
１２ｄは、ＬＥＤの発光時間制御の基になるタイミング
を発生するものである。本実施の形態のリングカウンタ
１２ａ，１２ｂ，１２ｃ，１２ｄは、それぞれ２ビット
構成となっている。このリングカウンタ１２ａ，１２
ｂ，１２ｃ，１２ｄにはＳＴＢ信号が入力されており、
これによってそれぞれが２ビット値（０〜１５）をカウ
ントするようになっている。また、リングカウンタ１２
ａは逐次そのときのカウント値を示す２ビットのパラレ
ル信号（ｃ０，ｃ１）を比較回路１３へ出力するように
なっている。同様に、リングカウンタ１２ｂは２ビット
（ｃ２，ｃ３）の値を、リングカウンタ１２ｃは２ビッ
ト（ｃ４，ｃ５）の値を、リングカウンタ１２ｄは２ビ
ット（ｃ６，ｃ７）の値を、逐次、パラレルに一斉に出
力するようになっている。また、リングカウンタ１２
ａ，１２ｂ，１２ｃ，１２ｄは、図７に示すように、カ
ウントを２回ずつ順番に行うようになっている。なお、
リングカウンタ１２ａ，１２ｂ，１２ｃ，１２ｄは、カ
ウントを行っていないときには、すべてのビットについ
て０を出力するようになっている。本実施の形態では特
に、画像形成装置本体から入力されるＳＴＢ信号の時間
間隔パターンが、１：２（ここでは、１ｍｓ、２ｍｓ）
になっている。従って、リングカウンタ１２ａ，１２
ｂ，１２ｃ，１２ｄの出力は、印字動作中、常に、図７
に示したパターンを繰り返している。

【００５０】なお、ＣＬＫ信号、ＳＴＢ信号は、画像形
成装置本体から入力されるものである。

【００５１】比較回路１３ａ，１３ｂ，１３ｃ，１３ｄ
は、シフトレジスタ１１の値（階調印字データ）とリン
グカウンタ１２ａ，１２ｂ，１２ｃ，１２ｄの出力値と
を較べ、値（１あるいは０）が一致しているビットにつ
いては、当該ビットに対応する期間の間、ドライバ回路
１４を通じてＬＥＤを点灯させるものである。なお、そ
れぞれのビットに対応する期間は、先に述べたＳＴＢ信
号に基づいて規定されている。本実施の形態における比
較回路１３ａ，１３ｂ，１３ｃ，１３ｄの内部構成を図
６に示した。比較回路１３ａは、シフトレジスタ１１に
記憶された階調印字データの下位２ビット（ｂ０，ｂ
１）の値と、リングカウンタ１２ａの出力値（ｃ０，ｃ
１）とを較べるためのものであり、各ビットに対応して
設けられたＡＮＤ回路２１ａ，２１ｂと、ＡＮＤ回路２
１ａ，２１ｂの出力が入力されたＯＲ回路２２ａと、Ｏ
Ｒ回路２２ａの出力およびＳＴＢ信号が入力されたＡＮ
Ｄ回路２３ａとを備えて構成されている。同様に、比較
回路１３ｂは階調印字データの２ビット（ｂ２，ｂ３）
の値とリングカウンタ１２ｂの出力値（ｃ２，ｃ３）と
を、比較回路１３ｃは階調印字データの２ビットの値
（ｂ４，ｂ５）とリングカウンタ１２ｃの出力値（ｃ
４，ｃ５）とを、また、比較回路１３ｄは階調印字デー
タの２ビットの値（ｂ６，ｂ７）とリングカウンタ１２
ｂの出力値（ｃ６，ｃ７）とを較べるためのものであ
る。これら比較回路１３ｂ，１３ｃ，１３ｄは比較回路
１３ａと同様の内部構成を備えている。これらの構成
は、ＬＥＤごとに設けられている。

【００５２】ドライバ回路１４は、ＬＥＤアレイ１６を
駆動制御するためのものである。本実施の形態における
ドライバ回路１４は、ＬＥＤへの通電電流（ＬＥＤ駆動
電流）の大きさ、すなわち、発光強度を階調印字データ
のビットに応じて変更している。階調印字データのビッ
トｂ０，ｂ１については、ｉ₁ｍＡの電流を流してい
る。階調印字データのビットｂ２，ｂ３についてはｉ₂
ｍＡの電流を、階調印字データのビットｂ４，ｂ５につ
いてはｉ₃ｍＡの電流を、階調印字データのビットｂ
６，ｂ７についてはｉ₄ｍＡの電流を流している。各電
流の比率ｉ₁：ｉ₂：ｉ₃：ｉ₄は、１：４：１６：６４に
設定されている。このように上位側のビットに対応する
期間ほど通電電流を大きくすることで、通電時間を短縮
し印字処理の高速化を図っている。

【００５３】本実施の形態におけるドライバ回路１４
は、具体的には、図６に示すとおり、トランジスタ１４
１ａ，１４１ｂ，１４１ｃ，１４１ｄを備えて構成され
ている。トランジスタ１４１ａは、ＬＥＤへのｉ₁ｍＡ
での通電をｏｎ／ｏｆｆするスイッチであり、ＡＮＤ回
路２３ａの出力によって作動するようになっている。同
様に、トランジスタ１４１ｂは、ＬＥＤへのｉ₂ｍＡで
の通電をｏｎ／ｏｆｆするスイッチであり、ＡＮＤ回路
２３ｂの出力によって作動するようになっている。トラ
ンジスタ１４１ｃは、ＬＥＤへのｉ₃ｍＡでの通電をｏ
ｎ／ｏｆｆするスイッチであり、ＡＮＤ回路２３ｃの出
力によって作動するようになっている。トランジスタ１
４１ｄは、ＬＥＤへのｉ4ｍＡでの通電をｏｎ／ｏｆｆ
するスイッチであり、ＡＮＤ回路２３ｄの出力によって
作動するようになっている。これらの構成は、各ＬＥＤ
ごとに設けられている。特許請求の範囲の請求項１に
おいて言う「リングカウンタ」は、本実施の形態におい
ては、リングカウンタ１２ａ，１２ｂ，１２ｃ，１２ｄ
に相当する。「タイミング規定信号」はＳＴＢ信号に相
当する。「比較手段」は、比較回路１３ａ，１３ｂ，１
３ｃ，１３ｄに相当する。「駆動手段」は、ドライバ回
路１４、さらには、リングカウンタおよび比較回路を４
分割にした構成（リングカウンタ１２ａ／リングカウン
タ１２ｂ／リングカウンタ１２ｃ／リングカウンタ１２
ｄ、比較回路１３ａ／比較回路１３ｂ／比較回路１３ｃ
／比較回路１３ｄ）によって実現されている。但し、上
記各部は互いに密接に連携して作動するものであり、こ
こで述べた対応関係は厳密なものではない。

【００５４】次に印字動作を図５，図６および図７を用
いて説明する。

【００５５】画像形成装置の制御部から１ドットにつき
８ビットで構成される印字データが、１ライン分（２４
９６ドット）入力される（図５）。すると、シフトレジ
スタ１１は、ＣＬＫ信号により１ライン分（ＬＥＤ２４
９６ドット分）の印字データを順次記憶保持する。そし
て、これをパラレルで比較回路１３へ出力する。

【００５６】ところで、この印字回路には、あらかじめ
設定されたタイミングごとにＳＴＢ信号が入力されてい
る。既に述べたとおり、本実施の形態におけるＳＴＢ信
号の時間間隔パターンは、１ｍｓ、２ｍｓとなってい
る。最初のＳＴＢ信号が入力されると、まず、リングカ
ウンタ１２ａがカウントを開始し、そのときのカウント
値を示す２ビットのパラレル信号（ｃ０，ｃ１）を、逐
次、比較回路１３ａへ出力する。この時にはリングカウ
ンタ１２ｂ，１２ｃ，１２ｄはカウントを行っておら
ず、その出力はすべてのビット（ｃ２〜ｃ７）について
０を出力している。リングカウンタ１２ａは２回カウン
トを行うと、その後、６回はカウントを行わない。リン
グカウンタ１２ｂは、リングカウンタ１２ａが２回カウ
ントを行った後ＳＴＢ信号が入力されるごとにカウント
を行い、そのカウント値を示す２ビットのパラレル信号
（ｃ２，ｃ３）を、逐次、比較回路１３ｂへ出力する。
この時にはリングカウンタ１２ａ，１２ｃ，１２ｄはカ
ウントを行っておらず、その出力はすべてのビット（ｃ
０，ｃ１，ｃ４〜ｃ７）について０を出力している。リ
ングカウンタ１２ｂによる２回のカウント終了後は、リ
ングカウンタ１２ｃ、リングカウンタ１２ｄが順番に２
回ずつカウントを行ってゆく。リングカウンタ１２ａ，
１２ｂ，１２ｃ，１２ｄは、印字動作中、以上の動作を
互いに順番に繰り返している。

【００５７】比較回路１３ａ，１３ｂ，１３ｃ，１３ｄ
は、シフトレジスタ１１の値（階調印字データ）とカウ
ンタ１２ａ，１２ｂ，１２ｃ，１２ｄの出力値とを較
べ、両者が−致しているビットに対応している期間中
は、ドライバ回路１４を介してＬＥＤを点灯させる。よ
り詳細には、以下の通りである。

【００５８】比較回路１３ａのＡＮＤ回路２１ａ，２１
ｂは、シフトレジスタ１１に保持されている階調印字デ
ータの下位２ビット（ｂ０，ｂ１）の値とリングカウン
タ１２ａの出力値（ｃ０，ｃ１）とを較べる。この比較
の結果、両値が等しいときには、ドライバ回路１４のト
ランジスタ１４１ａがｏｎとなり、ＬＥＤにｉ₁ｍＡの
電流を通電しＬＥＤを点灯させる。同様に、比較回路１
３ｂのＡＮＤ回路２１ｃ，２１ｄは、シフトレジスタ１
１に保持されている階調印字データの２ビット（ｂ２，
ｂ３）とリングカウンタ１２ｂの出力値ｃ２，ｃ３とを
較べる。この比較の結果、両値が等しいときには、ドラ
イバ回路１４のトランジスタ１４１ｂがｏｎとなり、Ｌ
ＥＤにｉ₂ｍＡの電流を通電しＬＥＤを点灯させる。比
較回路１３ｃ，１３ｄも同様に動作することで、ＬＥＤ
にｉ₂ｍＡ、ｉ₃ｍＡの電流を通電しＬＥＤを点灯させ
る。このようにして印字データに応じたＬＥＤの発光量
が得られる。

【００５９】例えば、階調印字データが［１０１１０１
０１］であった場合には、ＬＥＤは図７の最下段ごと
く、最初の１ｍｓの期間中はｉ₁ｍＡがＬＥＤに流さ
れ、次の１ｍｓの期間中はｉ₂ｍＡが流される。さら
に、次の１ｍｓと２ｍｓとの期間中はｉ₃ｍＡが流さ
れ、さらに次の２ｍｓの期間中はｉ₄ｍＡが流されるこ
とになる。

【００６０】以上の動作は、ＬＥＤアレイを構成する全
てのＬＥＤ（ドット）について、互いに並列的（同時）
且つ独立的に行われる。

【００６１】以上説明したとおり本実施の形態２では、
ＬＥＤの点灯時間のみならず駆動電流を変えることでＬ
ＥＤの発光量を調整している。そのため、２５６階調
（８ビット）での印字を行いつつ、印字の高速化を図る
ことができる。

【００６２】例えば、従来技術における発光期間が１８
１ｍｓに相当する発光量を得るために、ＬＥＤのドライ
バ回路に転送される信号は、図８のようになる。従来技
術では、図８（ｂ）に示すとおり、１ｍｓと４ｍｓと１
６ｍｓと３２ｍｓと１２８ｍｓの期間だけＬＥＤを点灯
しなければならず、処理が終わるまでに合計２５５ｍｓ
以上の時間が必要である。

【００６３】これに対し本実施の形態では、図８（ａ）
に示すとおり、最初の１ｍｓの期間にはｉ₁ｍＡで通電
しつつＬＥＤを点灯し、次の１ｍｓの期間にはｉ₂ｍＡ
で通電し、次の１ｍｓと２ｍｓの期間にはｉ₃ｍＡで通
電し、最後の２ｍｓの期間にはｉ₄ｍＡで通電すればよ
く、合計１６ｍｓ程度の時間で処理が終了する。このよ
うに本実施の形態では、従来例に較べて大幅に（ここに
挙げた例では、１／１６の時間）で階調処理が可能とな
る。

【００６４】実施の形態３．本実施の形態３は、電流値
が異なる２種類のＬＥＤ駆動電流を使い分けるととも
に、通電を２回に集約して行うことを主な特徴とするも
のである。以下、詳細に説明する。なお、実施の形態１
と同様の構成部分には同じ符号を付して説明を省略す
る。

【００６５】本実施の形態３の印字回路は、図９に示す
とおり、シフトレジスタ１１と、バイナリカウンタ３２
ａ，３２ｂと、比較／ラッチ回路３３ａ，３３ｂと、ド
ライバ回路１４と、定電流回路１５とを備えて構成され
ている。

【００６６】シフトレジスタ１１は、実施の形態１と同
様である。

【００６７】バイナリカウンタ３２ａ，３２ｂは、ＬＥ
Ｄの発光時間制御の基になるタイミングを発生するもの
である。本実施の形態のバイナリカウンタ３２ａ，３２
ｂはそれぞれ４ビットのカウンタで構成されており、Ｃ
ＬＫ信号により０〜１５を２進数でカウントするように
なっている。このバイナリカウンタ３２ａ，３２ｂには
画像形成装置の主制御装置（不図示）等からＳＥＴ信号
が入力されて、これによってカウントを開始するように
構成されている。本実施の形態では特に、このバイナリ
カウンタ３２ａ，３２ｂによるカウントの間隔、つま
り、カウント値が１つ増大するまでの時間が、ＬＥＤの
単位発光時間（各階調間での発光時間の差）と一致する
ように設定されている。また、バイナリカウンタ３２ａ
は逐次そのときのカウント値を示す４ビットのパラレル
信号（ｃ０〜ｃ３）を出力するようになっている。同様
に、バイナリカウンタ３２ｂも逐次そのときのカウント
値を示す４ビットのパラレル信号（ｃ４〜ｃ７）を出力
するようになっている。この出力値ｃ０〜ｃ７は、階調
印字データの各レベル（階調）での値と一致している。
例えば、カウント値０のときの出力値は、階調印字デー
タ０と一致している。また、カウント値２５５の時の出
力値は、階調印字データ２５５と一致している。

【００６８】この場合、バイナリカウンタ３２ａとバイ
ナリカウンタ３２ｂとは、図１１に示すように、１６ク
ロック毎に交互にカウントを行うようになっている。バ
イナリカウンタ３２ａおよびバイナリカウンタ３２ｂ
は、カウントを行っていないときには、すべてのビット
について０を出力するようになっている。従って、バイ
ナリカウンタ３２ａおよびバイナリカウンタ３２ｂの出
力は、印字動作中、図１１に示したパターンを繰り返し
ている。なお、ＣＬＫ信号、ＳＥＴ信号は、画像形成装
置本体から入力されるものである。

【００６９】比較／ラッチ回路３３ａ，３３ｂは、シフ
トレジスタ１１の値（階調印字データ）とバイナリカウ
ンタ３２ａ，３２ｂの出力値を較べ、両者が一致するま
でドライバ回路１４を通じてＬＥＤを点灯状態に保つも
のである。

【００７０】図１０に、バイナリカウンタ３２ａ，３２
ｂと比較／ラッチ回路３３ａ，３３ｂのブロック図を示
す。

【００７１】この比較／ラッチ回路３３ａは、比較回路
４０ａとラッチ回路４３ａとを備えて構成されている。

【００７２】比較回路４０ａは、階調印字データの下位
４ビット（ｂ０〜ｂ３）とバイナリカウンタ３２ａの出
力値（ｃ０〜ｃ３）とを一括して比較する、つまり、階
調印字データを構成する４ビットとバイナリカウンタ３
２ａの出力値を構成する４ビットとをビット毎に同時に
比較する構成となっている。そして、４ビットのすべて
が一致したときには、ラッチ回路４３ａをｏｆｆにする
ようになっている。本実施の形態における比較回路４０
ａは、具体的には、シフトレジスタ１１に保持されてい
る階調印字データの下位４ビット（ｂ０〜ｂ３）の値と
バイナリカウンタ３２ａの出力値（ｃ０〜ｃ３）とを比
較するためにこれらの各ビットごとに設けられたＡＮＤ
回路４１ａ〜４１ｄと、ＡＮＤ回路４１ａ〜４１ｄの出
力が入力されたＡＮＤ回路４２ａとで構成されている。

【００７３】ラッチ回路４３ａは、ドライバ回路１４
を、直接的に制御するものである。このラッチ回路４３
ａは、ＳＥＴ信号によってセットされた状態（ｏｎの状
態）では、ドライバ回路１４を介してＬＥＤを点灯させ
るように構成されている。一方、ｏｎからｏｆｆへの移
行は、比較回路４０ａのＡＮＤ回路４２ａからの出力に
よってなされる構成となっている。

【００７４】比較／ラッチ回路３３ｂは、比較回路４０
ｂとラッチ回路４３ｂとを備え、比較／ラッチ回路３３
ａと同様の内部構成となっている。

【００７５】これらの構成、すなわち、ＡＮＤ回路４１
ａ〜４１ｄ、ＡＮＤ回路４２ａ，４２ｂおよびラッチ回
路４３ａ，４３ｂは、ＬＥＤごとに設けられている。

【００７６】ドライバ回路１４は、ＬＥＤアレイ１６を
駆動制御するためのものであり、実施の形態１と同様
に、すなわち、ＬＥＤ駆動電流としてｉ₁ｍＡとｉ₂ｍＡ
とを使い分ける構成となっている。但し、本実施の形態
４では、このドライバ回路１４は、ラッチ回路４３ａ，
４３ｂの出力信号によって作動するようになっている。

【００７７】定電流回路１５、ＬＥＤアレイ１６は、実
施の形態１と同様である。

【００７８】特許請求の範囲の請求項３において言う
「カウンタ」は、本実施の形態においては、バイナリカ
ウンタ３２ａ，３２ｂに相当する。「比較手段」は、比
較／ラッチ回路３３ａ，３３ｂ、特に、比較回路４０
ａ，４０ｂに相当する。「点灯状態制御手段」は、比較
／ラッチ回路３３ａ，３３ｂ（特に、ラッチ回路４３
ａ，４３ｂ）、ドライバ回路１４によって実現されてい
る。但し、上記各部は互いに密接に連携して作動するも
のであり、ここで述べた対応関係は厳密なものではな
い。

【００７９】次に動作を図９，図１０および図１１を用
いて説明する。

【００８０】画像形成装置の主制御部等から印字データ
が８ビットのパラレル信号でシフトレジスタ１１に入力
される。すると、シフトレジスタ１１は、ＣＬＫ信号に
より１ライン分（ＬＥＤ２４９６ドット分）の印字デー
タを順次記憶保持する。そして、これをパラレルで一斉
に出力する。

【００８１】このとき、画像形成装置の主制御部等から
ＳＥＴ信号が入力される。すると、ラッチ回路４３ａが
セットされて、ドライバ回路１４を介して対応するＬＥ
Ｄが点灯される。このときには、トランジスタ１４１ａ
によってｉ₁ｍＡでの通電が開始される。これと同時
に、バイナリカウンタ３２ａは、ＣＬＫ信号によるカウ
ントを開始する。バイナリカウンタ３２ａは、カウント
値を示す４ビットのパラレル信号（ｃ０〜ｃ３）を、逐
次、比較／ラッチ回路３３ａに出力している（図１
１）。なお、このときバイナリカウンタ３２ｂはカウン
トを行っておらずその出力ｃ４〜ｃ７は、すべて０にな
っている。

【００８２】比較／ラッチ回路３３ａは、シフトレジス
タ１１の値（階調印字データｂ０〜ｂ３）とバイナリカ
ウンタ３２ａの出力値ｃ０〜ｃ３とを一斉に較べ、両者
が完全に一致するまでラッチ回路４３ａを保持すること
によって、そのドットに対応するＬＥＤを点灯状態に保
つ。すなわち、比較回路４０ａのＡＮＤ回路４１ａ〜４
１ｄは、それぞれシフトレジスタ１１に記憶された階調
印字データの下位４ビット（ｂ０〜ｂ３）の値と、バイ
ナリカウンタ３２ａの出力値ｃ０〜ｃ３とを較べる。Ａ
ＮＤ回路４２ａは、ＡＮＤ回路４１ａ〜４１ｄの出力値
に基づいてすべてのビットにおいて値が一致していたこ
とが確認されると、ラッチ回路４３ａをリセットする。
すると、ドライバ回路１４のトランジスタ１４１ａは、
当該ラッチ回路４３ａに対応するＬＥＤを消灯する。

【００８３】バイナリカウンタ３２ａによる１６クロッ
ク分のカウントが終了すると、続いて、バイナリカウン
タ３２ｂがカウントを開始する。すると、ラッチ回路４
３ｂがセットされて、ドライバ回路１４を介して対応す
るＬＥＤが点灯される。このときには、トランジスタ１
４１ｂによってｉ₂ｍＡでの通電が開始される。バイナ
リカウンタ３２ｂは、カウント値を示す４ビットのパラ
レル信号（ｃ４〜ｃ７）を、逐次、比較／ラッチ回路３
３ｂに出力している（図１１）。なお、このときバイナ
リカウンタ３２ａはカウントを行っておらずその出力ｃ
０〜ｃ３は、すべて０になっている。

【００８４】比較／ラッチ回路３３ｂは、シフトレジス
タ１１に記憶された階調印字データの上位４ビット（ｂ
４〜ｂ７）の値とバイナリカウンタ３２ｂの出力値ｃ４
〜ｃ７とを一斉に較べ、両者が完全に一致するまでラッ
チ回路４３ｂを保持することにより、そのドットに対応
するＬＥＤを点灯状態に保つ。すなわち、比較回路４０
ｂのＡＮＤ回路４１ｅ〜４１ｈは、それぞれ階調印字デ
ータの上位４ビット（ｂ４〜ｂ７）の値と、バイナリカ
ウンタ３２ｂの出力値ｃ４〜ｃ７とを較べる。ＡＮＤ回
路４２ｂは、ＡＮＤ回路４１ｅ〜４１ｈの出力値に基づ
いてすべてのビットにおいて値が一致していたことが確
認されると、ラッチ回路４３ｂをリセットする。する
と、ドライバ回路１４のトランジスタ１４１ｂは、当該
ラッチ回路４３ｂに対応するＬＥＤを消灯する。

【００８５】以上の動作は、ＬＥＤアレイを構成する全
てのＬＥＤ（ドット）について、互いに並列的（同時）
且つ独立的に行われる。

【００８６】以上の一連の動作の結果、各ＬＥＤは、印
字データに応じて２回に分けて発光することになる。例
えば、図１１におけるＬＥＤ駆動例では、最初の５ｍｓ
の間ｉ₁ｍＡがＬＥＤに印加され、次の１ｍｓの間ｉ₂ｍ
ＡがＬＥＤに印加されている。この結果、印字データの
値に対応したＬＥＤの発光量が得られる。このようにＬ
ＥＤの点灯時間と駆動電流の組み合わせを変えることに
よりＬＥＤの発光量を変化させ、２５６階調（８ビッ
ト）の印字を行うことが可能となる。

【００８７】以上説明したとおり本実施の形態３の印字
回路では、従来に較べて、階調処理が高速化できる。例
えば、従来技術における１４９ｍｓの発光期間に相当す
る発光量を得るためにＬＥＤドライバ回路に転送される
信号は、図１２のようになる。従来技術では、図１２
（ｂ）に示したとおり、１ｍｓと４ｍｓと１６ｍｓと１
２８ｍｓの期間だけ、ｉ₁ｍＡでＬＥＤを点灯しなけれ
ばならず、合計２５５ｍｓ以上の時間がかかる。これに
対し本実施の形態では、図１２（ａ）に示すとおり、最
初の５ｍｓの期間にはｉ₁ｍＡの通電電流でＬＥＤを点
灯し、次の９ｍｓの期間にはｉ₂ｍＡの通電電流でＬＥ
Ｄを点灯するため、合計３２ｍｓ以下の時間で印字処理
が終了する。従って、従来例に較べて大幅に（ここでの
例では１／８以下の時間）で階調処理が可能となる。
また、１つのＬＥＤドットについてｏｎ／ｏｆｆする回
数が従来例より少なくて済むため、回路にノイズを生じ
にくい。例えば図１２に示した例では、従来例（図１２
（ｂ））はＬＥＤのｏｎ／ｏｆｆを４回繰り返してい
る。これに対して本実施の形態３の例（図１２（ａ））
ではｏｎ／ｏｆｆが２回だけで済んでいる。

【００８８】実施の形態４．本実施の形態４における印
字回路は、入力された階調データに対して、光量補正お
よび階調補正を施すことで、より自然且つ高品質な印字
を可能にしたことを主な特徴としている。

【００８９】本実施の形態４の印字回路は、図１３に示
すとおり、補正回路１７を備えている。これ以外の構成
は、実施の形態３と同様である。従って、ここでの説明
は補正回路１７を中心に行う。

【００９０】補正回路１７は、入力された階調データに
光量補正及び階調補正を行うものである。本実施の形態
における補正回路１７は、下記式（１）で表現される光
量補正および階調補正を行ったうえで補正後のデータを
印字データＨ_iとしてシフトレジスタ１１へ出力する構
成となっている。

【００９１】Ｈ_i＝Ａ_(Di)×Ｋ／Ｐ_i ・・・（１）式（１）において、Ａ_(Di)は仮印字データである。Ｋは
定数である。ｉはＬＥＤ（ドット）を指定する変数であ
り、本例では１〜２４９６の値をとる。Ｈ_iは階調デー
タに光量補正および階調補正を施すことで得られた印字
データである。この印字データは、ＬＥＤの発光時間を
示す８ビットのデータとして表現されている。

【００９２】階調補正は、入力された階調データＤ_iを
仮印字データＡ_(Di)へ変換する処理である。本実施の形
態では、後述する変換テーブル１９（図１４参照）を参
照することで、入力された階調データＤ_iの具体的な値
に応じた仮印字データＡ_(Di)を求めるようになってい
る。

【００９３】この変換テーブル１９は、図１４に示すと
おり、階調データの値（０〜２５５）と、仮印字データ
の値（０〜２５５）との対応関係を定義したものであ
る。仮印字データとは、階調補正後における印字データ
であり、ＬＥＤ発光時間（０ｍｓ〜２５５ｍｓ）として
表現されている。本実施の形態では、階調データ（０〜
２５５）と実際の光量（印字濃度）との対応関係が図１
５のごとく直線的なものとなるように、仮印字データと
階調データとの対応関係を定義している。例えば、図１
４に示した例では、階調データ０、１、２が入力された
場合には、印字濃度が０、１、２となるようにするため
に、仮印字データを０，２，４ｍｓと、２ｍｓずつ時間
を増大させている。しかし、階調データ３が入力された
場合には、印字濃度を３とするために、仮印字データを
６ｍｓではなく５ｍｓにとどめている。

【００９４】この変換テーブル１９の内容は、実際に
は、以下のような（１）（２）（３）の手順であらかじ
め得ておく。（１）仮印字データ（ＬＥＤの発光時間）
と、実際の光量（印字濃度）との関係を測定する。測定
は、ＬＥＤそれぞれの発光光量のバラツキを考慮して行
う。つまり、光量が通常よりも低いＬＥＤについては、
仮印字データ（ＬＥＤの発光時間）の値よりも実際の発
光時間を長くする。この発光時間の調整は、光量補正デ
ータＰ_iを使用して可能である。（２）光量を２５６段
階（０（白）〜２５５（黒））に分割し、各段階の光量
に対応した仮印字データ（ＬＥＤの発光時間）を決定す
る。（３）仮印字データ（ＬＥＤの発光時間）と階調デ
ータとを対応づける。つまり、光量（印字濃度）が０と
なる仮印字データ（ＬＥＤ発光時間）を階調データの
０、光量（印字濃度）が１となる仮印字データ（ＬＥＤ
の発光時間）を階調データの１、光量（印字濃度）が２
となる仮印字データ（ＬＥＤの発光時間）を階調データ
の２と定義し、以下同様に繰り返して、光量（印字濃
度）２５５となる仮印字データ（ＬＥＤの発光時間）を
階調データの２５５と定義する。このように、階調デー
タと実際に得られる光量（印字濃度）との対応関係が直
線的なものとなるように、階調データに対応づける仮印
字データ（ＬＥＤの発光時間）を調整することで変換テ
ーブル１９を作成する。

【００９５】光量補正は、個々のＬＥＤの発光強度のバ
ラツキを補正するための処理である。この光量補正は、
式（１）からもわかるとおり、仮印字データＡ_(Di)に光
量補正データＰ_iを積算することで行う。光量補正デー
タＰ_iは、あらかじめ各ＬＥＤそれぞれの発光光量を測
定した結果に基づいて、各ＬＥＤそれぞれについて設定
しておく。光量が標準よりも低いＬＥＤについての光量
補正データは、１よりも小さくなる。標準よりも高いＬ
ＥＤについての光量補正データは１よりも大きくなる。

【００９６】本実施の形態における補正回路１７は、具
体的には、図１６に示すように、書き換え可能なメモリ
１３１、アドレスカウンタ１３２、演算部１３３等で構
成されている。

【００９７】メモリ１３１は、階調補正データを定義し
た変換テーブル１９、ＬＥＤ（ドット）それぞれについ
ての光量補正データＰ_i等が格納されている。この場
合、光量補正データＰ_iは、メモリ１３１上において、
階調データＤ_iが転送されてくる順に格納されている。
なお、ＬＥＤの発光光量は、時間の経過に伴って変化す
る。そのため、光量補正データは必要に応じて更新可能
になっている。発光光量変動の原因としては、経年変化
によるＬＥＤ自身の特性低下、ゴミ、汚れ、周辺温度の
影響等が挙げられる。

【００９８】アドレスカウンタ１３２は、そのとき読み
出す光量補正データＰ_iが格納されているアドレスを指
定するものである。既に述べたとおり、メモリ１３１に
おける光量補正データＰ_iは、転送されてくる階調デー
タＤ_iの順つまりドットの順に格納されている。従っ
て、本実施の形態におけるアドレスカウンタ１３２はア
ップカウンタで構成されている。

【００９９】演算部１３３は、変換テーブル１９、式
（１）等に基づいて、そのとき入力された階調データＤ
_iに対して前述した階調補正及び光量補正を施すことで
印字データＨ_iを求める演算機能を備えている。演算部
１３３は、このようにして求めた印字データＨiをシフ
トレジスタ１１に出力する構成となっている。

【０１００】特許請求の範囲の請求項３および請求項４
において言う「カウンタ」は、本実施の形態において
は、バイナリカウンタ３２ａ，３２ｂに相当する。「比
較手段」は、比較／ラッチ回路３３ａ，３３ｂ、特に、
比較回路４０ａ，４０ｂに相当する。「点灯状態制御手
段」は、比較／ラッチ回路３３ａ，３３ｂ（特に、ラッ
チ回路４３ａ，４３，ｂ）、ドライバ回路１４によって
実現されている。「変換値」とは、仮印字データに相当
する。「変換情報」とは、変換テーブル１９に相当す
る。「光量補正データ」とは、光量補正データＰ_iに相
当する。「変換情報記憶手段」および「光量補正データ
記憶手段」とは、メモリ１３１に相当する。「補正手
段」とは、アドレスカウンタ１３２、演算部１３３等に
よって実現されている。但し、上記各部は互いに密接に
連携して作動するものであり、ここで述べた対応関係は
厳密なものではない。

【０１０１】次に動作を図１３、図１４および図１６を
用いて説明する。

【０１０２】画像形成装置の制御部から１ドットにつき
８ビットで構成される階調データＤ_iが、１ライン分
（２４９６ドット）補正回路１７に入力される（図１
３）。

【０１０３】すると、補正回路１７は先ず変換テーブル
１９を参照することで、各ドットの階調データＤ_iを仮
印字データＡ_(Di)に変換する。つづいて、式（１）に基
づく演算処理を行い、得られた印字データＨ_i（＝Ａ
_(Di)×Ｋ／Ｐ_i）を、シフトレジスタ１１に送る。補正
回路１７のこの処理動作はより詳細には以下の通りであ
る。

【０１０４】演算部１３３は、１ドット目の階調データ
Ｄ₁が入力されると、変換テーブル１９を参照して仮印
字データＡ_(D1)を求める。また、メモリ１３１内のある
アドレスａ₁に記憶されている１ドット目の光量補正デ
ータＰ₁を読み出す。演算部１３３は、仮印字データＡ
_(D1)と、光量補正データＰ₁を式（１）に代入演算する
ことで印字データＨ₁を求め、これをシフトレジスタ１
１ヘ送る。

【０１０５】続いて、２ドット目の階調データＤ₂が送
られてくる。この時も同様に、演算部１３３は、変換テ
ーブル１９を参照して仮印字データＡ_(D2)を求める。こ
の時、ＣＬＫによってアドレスカウンタ１３２のカウン
ト値が前回よりも１だけ増加している。従って、メモリ
１３１からは、次のアドレスａ₂に記憶されている２ド
ット目の光量補正データＰ₂が読み出される。演算部１
３３は、この時も同様に、仮印字データＡ_(D2)および光
量補正データＰ₂を式（１）に代入演算することで印字
データＨ₂を求め、これをシフトレジスタ１１ヘ送る。

【０１０６】演算部１３３は、この処理を、階調データ
が送られてくる毎に、順次、２４９６ドット目まで（１
ライン分）繰り返し行う。これにより、印字データＨ₁
〜Ｈ₂ ₄₉₆をシフトレジスタ１１ヘ格納することができ
る。

【０１０７】これ以降の印字動作、例えば、シフトレジ
スタ１１、比較／ラッチ回路３３ａ，３３ｂ等の動作に
ついては実施の形態３と同様であるため説明を省略す
る。

【０１０８】以上説明したとおり本実施の形態４の印字
回路によれば、以下のような効果が得られる。

【０１０９】（１）階調補正処理と光量補正処理とを
行うことで、きれいな階調印字が可能である。

【０１１０】（２）光量補正と階調処理を同時に行う
ため、処理時間および処理手順がかからない。なお、階
調処理とは、入力されたデータに基づいて、ＬＥＤの発
光量を制御する一連の処理である。

【０１１１】（３）光量補正と階調処理を同時に行う
ため、処理のための回路が兼用でき、回路規模が小さく
てすむ。

【０１１２】（４）光量補正と階調処理を同時に行う
ため、それぞれの誤差が加算されることが無く、きれい
な階調印字が得られる。

【０１１３】（５）光量補正と階調補正を同時に行う
ため、これらを別々に行う場合に比べて補正可能な範囲
が広くなる。

【０１１４】（６）階調データと光量（印字濃度）と
の直線性が高まり、きれいな階調印字が可能である。

【０１１５】（７）本実施の形態４でも、上述した実
施の形態３の印字回路と同様に、従来に較べて、階調処
理が高速化できる（図１２参照）。

【０１１６】

【発明の効果】以上説明したとおり本発明の印字回路で
は、高速な印字が可能である。また、高品質な印字が可
能である。回路規模も小さくて済む。さらには、光量補
正と階調補正を一括して行うため、補正可能な範囲も広
い。

【図面の簡単な説明】

【図１】本発明の実施の形態１における印字回路の構成
を示すブロック図である。

【図２】比較回路およびドライバ回路の内部構成を示す
図である。

【図３】実施の形態１におけるＬＥＤ駆動波形の一例を
示すタイミングチャートである。

【図４】ある光量を得るために必要な時間を比較して示
した図であり、（ａ）は実施の形態１における駆動波形
を示すタイミングチャートであり、（ｂ）は従来技術に
おける駆動波形を示すタイミングチャートである。

【図５】本発明の実施の形態２における印字回路の構成
を示すブロック図である。

【図６】比較回路およびドライバ回路の内部構成を示す
図である。

【図７】実施の形態２におけるＬＥＤ駆動波形の一例を
示すタイミングチャートである。

【図８】ある光量を得るために必要な時間を比較して示
した図であり、（ａ）は実施の形態２における駆動波形
を示すタイミングチャートであり、（ｂ）は従来技術に
おける駆動波形を示すタイミングチャートである。

【図９】本発明の実施の形態３における印字回路の構成
を示すブロック図である。

【図１０】比較／ラッチ回路およびドライバ回路の内部
構成を示す図である。

【図１１】実施の形態３におけるＬＥＤ駆動波形の一例
を示すタイミングチャートである。

【図１２】ある光量を得るために必要な時間を比較して
示した図であり、（ａ）は実施の形態３における駆動波
形を示すタイミングチャートであり、（ｂ）は従来技術
における駆動波形を示すタイミングチャートである。

【図１３】本発明の実施の形態４における印字回路の構
成を示すブロック図である。

【図１４】変換テーブルの内容を示す図である。

【図１５】印字濃度と印字データとの関係を示す図であ
る。

【図１６】補正回路の構成を示す図である。

【図１７】従来の印字回路を示すブロック図である。

【図１８】従来の印字回路による印字制御を示すタイミ
ングチャートである。

【図１９】入力データと、各区間の点灯状態との関係を
示す図である。

【図２０】従来の印字回路による印字制御を示すタイミ
ングチャートであり、（ａ）は合計２５５ｔの期間だけ
発光させる場合、（ｂ）は合計１ｔの期間だけ発光させ
る場合である。

【図２１】ＬＥＤ発光時間と光量との関係を示す図であ
り、（ａ）は直線性がある場合、（ｂ）はＬＥＤ駆動波
形の立ち上がりが大きい場合、（ｃ）はγ特性がある場
合、（ｄ）は特定ビットの誤差が大きい場合についての
図である。

【符号の説明】

１１シフトレジスタ、１２リングカウンタ、１
３比較回路、１４ドライバ回路、１５定電流回
路、１６ＬＥＤアレイ、１７補正回路、１９
変換テーブル、２１ＡＮＤ回路、２２ＯＲ回
路、２３ＡＮＤ回路、３１シフトレジスタ、３
２バイナリカウンタ、３３比較／ラッチ回路、
３４ドライバ回路、３５定電流回路、３６Ｌ
ＥＤアレイ、４０比較回路、４１ＡＮＤ回路、
４２ＡＮＤ回路、４３ラッチ回路、１３１メ
モリ、１３２アドレスカウンタ、１３３演算
部、１４１トランジスタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中村幸夫東京都港区虎ノ門１丁目７番12号沖電気工業株式会社内 (72)発明者小澤進東京都港区虎ノ門１丁目７番12号沖電気工業株式会社内

Claims

【特許請求の範囲】

【請求項１】印字データに応じて光源の発光時間を制
御する印字回路において、２進数で表現された印字データを記憶し、これを出力す
るシフトレジスタと、所定の時間間隔パターンで繰り返されるタイミング規定
信号に従ってカウントを行いそのカウント値を示す２進
数を逐次出力する、印字データのビット数と等しいビッ
ト数分のリングカウンタと、上記リングカウンタの出力値と上記シフトレジスタの値
とをビットごとに比較する比較手段と、上記比較手段による比較の結果、いずれかのビットにつ
いて値が一致している間は、当該一致していたビットの
ビット位置に応じてあらかじめ定められた大きさの駆動
電流で、前記光源を点灯する駆動手段とを有することを
特徴とする印字回路。
【請求項２】前記印字データは８ビット構成であり、前記タイミング規定信号の時間間隔パターンは、１：
２：４：８であり、前記印字データの上位４ビットについての駆動電流の大
きさは、前記印字データの下位４ビットについての駆動
電流の１６倍であることを特徴とする請求項１記載の印
字回路。
【請求項３】前記印字データは８ビット構成であり、前記タイミング規定信号の時間間隔パターンは、１：２
であり、前記印字データの下位側から２ビットごとの駆動電流の
大きさの比率は、１：４：１６：６４であることを特徴
とする請求項１記載の印字回路。
【請求項４】入力されたデータに応じて光源の発光時
間を制御する印字回路において、２進数で表現された印字データを記憶し、これをパラレ
ル信号として出力するシフトレジスタと、所定のタイミングでカウントを開始すると共にそのカウ
ント値を示す２進数をパラレル信号として逐次出力す
る、前記シフトレジスタの出力信号のうちビット毎にあ
るいはそのビット位置が互いに隣接した複数のビットに
対応して設けられ且つ所定のカウント回数づつ順番にカ
ウントを行う複数個のカウンタと、前記カウンタそれぞれの出力値と、当該カウンタに対応
づけられているシフトレジスタの出力信号の値とを比較
し、両値が一致していた場合にはその旨を出力する比較
手段と、前記カウンタのそれぞれについて、当該カウンタに対応
づけられているビットに応じてあらかじめ定められた大
きさの通電電流で、当該カウンタがカウントを開始する
のと同じタイミングで前記光源を点灯させると共に以後
この光源を発光させたままの状態を保ち、上記比較手段
による比較の結果、当該カウンタの出力値と当該カウン
タに対応づけられているシフトレジスタの出力信号の値
とが一致していた場合には前記光源を消灯する点灯状態
制御手段とを有することを特徴とする印字回路。
【請求項５】階調データのレベルと、当該レベルごと
に設定された光源の発光時間を規定した変換値とを互い
に対応づけた変換情報を記憶した変換情報記憶手段と、ドットごとに設けられた光源それぞれについて設定され
た、光源ごとの光出力のバラツキを反映した光量補正デ
ータを記憶する光量補正データ記憶手段と、入力された階調データを前記変換情報に基づいて変換値
に変換するとともに、得られた変換値をさらに前記光量
補正データに基づいて補正し、この補正によって得られ
た２進数の印字データを前記シフトレジスタへ出力する
補正手段とを有することを特徴とする請求項４記載の印
字回路。