JP2004106206A - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP2004106206A JP2004106206A JP2002268320A JP2002268320A JP2004106206A JP 2004106206 A JP2004106206 A JP 2004106206A JP 2002268320 A JP2002268320 A JP 2002268320A JP 2002268320 A JP2002268320 A JP 2002268320A JP 2004106206 A JP2004106206 A JP 2004106206A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- resolution
- pixel
- led
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
【課題】補正分解能を高めずとも高精度に出力むらを補正することができる画像形成装置を提供する。
【解決手段】補正演算部２００において、各画素（ＬＥＤ）について、ＡＮＤ回路２１０で画像データＶ（１ビット）と出力むら補正データＣＲ（８ビット）とをＡＮＤ演算し、加算器２１４でこの演算結果に、量子化誤差繰越用メモリ２１２から該画素に対して近傍の画素から繰り越された量子化誤差を読み出して加算し、加算結果の上位４ビットに画像データＶを最上位ビットとして加え、点灯時間を表す５ビットの点灯信号Ｙを生成する。この点灯信号Ｙの値に応じたパルス幅の制御信号ＣＫＩを生成して、ＳＬＥＤチップに供給する。また、加算器２１４での加算結果の下位４ビットは、近傍の画素へ繰り越す量子化誤差として量子化誤差繰越用メモリ２１２に書込む。
【選択図】 図８
【解決手段】補正演算部２００において、各画素（ＬＥＤ）について、ＡＮＤ回路２１０で画像データＶ（１ビット）と出力むら補正データＣＲ（８ビット）とをＡＮＤ演算し、加算器２１４でこの演算結果に、量子化誤差繰越用メモリ２１２から該画素に対して近傍の画素から繰り越された量子化誤差を読み出して加算し、加算結果の上位４ビットに画像データＶを最上位ビットとして加え、点灯時間を表す５ビットの点灯信号Ｙを生成する。この点灯信号Ｙの値に応じたパルス幅の制御信号ＣＫＩを生成して、ＳＬＥＤチップに供給する。また、加算器２１４での加算結果の下位４ビットは、近傍の画素へ繰り越す量子化誤差として量子化誤差繰越用メモリ２１２に書込む。
【選択図】 図８
Description
【０００１】
【発明の属する技術分野】
本発明は、画像形成装置に係わり、特に、所定方向に配列された複数の画素各々に対応するように画像データに基づく光ビームを感光体に照射する光源装置と、前記光源装置の出力むらを補正するために前記複数の画素各々に対して予め定められた補正データを記憶するための記憶手段と、前記補正データに基づいて前記複数の画素各々に対応する前記光源装置の出力光量を補正する補正手段と、を備えた画像形成装置に関する。
【０００２】
【従来の技術】
近年、プリンタや複写機やファクシミリ等の画像形成装置の印字ヘッドとして、自己走査型ＬＥＤ（ＳＬＥＤ：Ｓｅｌｆ−ｓｃａｎｎｉｎｇ ＬＥＤ）アレイを適用したＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ Ｈｅａｄ）が提案されている。ＳＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用し、このサイリスタ構造の適用により、前記スイッチ部を発光点と同一のチップ上に配置することが可能な発光光源アレイである。
【０００３】
このＳＬＥＤは、スイッチのオン・オフタイミングを二本の信号線によって、選択的に発光させることができるため、データ線を共通化することができ、配線が簡素化できる。
【０００４】
ここで、スイッチのオン・オフの動作原理を、図２９に示すサイリスタ９０の等価回路を用いて説明すると、サイリスタ９０がオフのとき、トリガをハイレベルとすると、電流Ｉｔｒが点Ｐへ流れ、同時に点ＰからトランジスタＱ２のベースへ電流Ｉｂ２が流れる（Ｉｔｒ≒Ｉｂ２）。これにより、トランジスタＱ２がオンし、このトラジスタＱ２のコレクタ電流が流れる。すなわち、トランジスタＱ１のベース電流Ｉｂ１が流れることになり、トランジスタＱ１もオンとなる。
【０００５】
トランジスタＱ１がオンとなると、トランジスタＱ１のコレクタ電流ＩＣ１が流れ、点Ｐの電圧が上昇し、電流Ｉｔｒが流れなくなる。しかし、トランジスタＱ１のコレクタ電流Ｉｃ１がトランジスタＱ２のベースへ流れるため（電流Ｉｂ２）、トランジスタＱ２はオン状態が維持される。
【０００６】
これにより、トリガがローレベルとなっても、トランジスタＱ１及びトランジスタＱ２はオン状態を維持する。この状態で電圧ＶＥＥが保持され、ＬＥＤは点灯可能であり、パルス幅変調を行うことで、所定の光量を得ることができる。
【０００７】
なお、サイリスタ９０をオフするには、トランジスタＱ１がオンでも、トランジスタＱ２にベース電流が流れないようにする。すなわち、サイリスタ９０の自己保持状態のとき、電圧ＶＥＥを０Ｖにすると、点Ｐの電圧がハイインピーダンスとなり、寄生容量に貯まった電荷が高抵抗Ｒを通じて放電され、この結果トランジスタＱ１及びトランジスタＱ２はオフとなる。
【０００８】
なお、実際の動作速度は、各サイリスタのＴｕｒｎ Ｏｎ Ｔｉｍｅ（立ちあがり時間） とＴｕｒｎ Ｏｆｆ Ｔｉｍｅ（立下り時間）とにより決定される。すなわち、転送制御クロック（前記２つの制御信号）Ｖ１、Ｖ２の変化に対して実際にサイリスタがオンするまでの時間（Ｔｕｒｎ Ｏｎ Ｔｉｍｅ）は、データ信号（画像信号）を送ることができない。また、サイリスタは、ＰＮＰ接続の飽和状態を使用するため、Ｔｕｒｎ Ｏｆｆ Ｔｉｍｅは、Ｔｕｒｎ Ｏｎ Ｔｉｍｅよりも非常に長い時間となる。このため、例えば、Ｎ（Ｎは正の整数）番目の点ＰのＴｕｒｎ Ｏｆｆから、Ｎ＋２番目のＴｕｒｎ Ｏｎまでには、Ｎ番目のＬＥＤが点灯しない電位まで、Ｎ番目の点Ｐが下がっている必要がある。
【０００９】
このような動作原理のＬＰＨに用いられる上記アレイ状の光源では、発光点の光量ばらつきが、画像にすじ（出力むら）を発生させる原因となる。また、発光素子や駆動回路、光学系として使用されるセルフォックレンズアレイ（ＳＬＡ：Ｓｅｌｆ−ｆｏｃｕｓ Ｌｅｎｓ Ａｒｒａｙ）のバラツキによっても主走査方向に光量がばらつき、出力むらが生じる。一般に、ＬＰＨでは、これらの出力むらを低減するために補正を行っているが、高精度に補正を行うために、補正分解能を高めると、回路構成が複雑になる。
【００１０】
このため、特許文献１には、補正分解能を高精度にすることなく出力むらを低減するための技術が開示されている。詳しくは、各ＬＥＤの露光エネルギーを測定し、この露光エネルギーの値に、隣接するＬＥＤの補正後の露光エネルギーと理想露光エネルギーとの誤差と、前回算出した誤差との和を加算し、加算後の値が理想露光エネルギーを中心として補正分解能の範囲となるように補正データを決定し、補正の量子化誤差を次々と繰越し、主走査方向に誤差を拡散して補正するようになっている。
【００１１】
【特許文献１】
特開２００１−１１３７４９号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載の技術では、予め各ＬＥＤの補正データに量子化誤差を分散しており、隣接するＬＥＤが点灯されなかった場合には、量子化誤差を分担させることができない、すなわち点灯しないドットにも量子化誤差が分配されるため、スクリーンによっては補正誤差が生じてしまうという問題があった。また、主走査方向にのみ誤差分配を行うため、木目細やかな補正を行うことができず、画像にすじが残ってしまうことがあった。
【００１３】
本発明は上記問題点を解消するためになされたもので、補正分解能を高めずとも高精度に出力むらを補正することができる画像形成装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、所定方向に配列された複数の画素各々に対応するように画像データに基づいて変調した光ビームを感光体に照射する光源装置と、前記光源装置の出力むらを補正するために前記複数の画素各々に対して予め定められた補正データを記憶するための記憶手段と、前記複数の画素各々に対応する前記光源装置の光出力を対応する前記補正データに基づいて補正する補正手段と、を備えた画像形成装置において、前記補正データの分解能が、前記補正手段において補正可能な補正分解能よりも高く設定され、前記補正手段が、各画素について前記補正分解能よりも高い分解能の補正分を該画素の近傍画素の補正データとして繰り越していく、ことを特徴としている。
【００１５】
請求項１に記載の発明によれば、補正手段では、各画素の光出力を補正した際に、補正手段で補正できる補正分解能が補正データの分解能よりも低くいために、補正しきれずに残った補正分解能よりも高い分解能の補正分（量子化誤差）を、当該画素の近傍画素の補正データとして繰越し、繰越先の画素の補正データに足し合わされるので、補正分解能が低くても、木目細やかな補正が可能である。また、点灯されない画素に対して繰り越された補正分は、繰越順序に従って該点灯されない画素から次の画素へと該繰り越された補正分が繰り越されるので、補正誤差の発生を防止することができる。したがって、補正分解能を高めずとも高精度に出力むらを補正することができる。
【００１６】
なお、ここでいう隣接画素とは、補正分の繰越元の画素から予め定められた範囲内（視覚により出力むらを判別できるピッチ以下など）の画素であればよい。
【００１７】
例えば、請求項２に記載されているように、前記補正手段は、前記所定方向に隣接する２画素間で、前記補正分解能よりも高い分解能の補正分を互いに繰り越す、ようにしてもよい。
【００１８】
また、例えば、請求項３に記載されているように、前記補正手段は、各画素の当前記補正分解能よりも高い分解能の補正分を、前記所定方向、前記所定方向と直交する方向、及び、前記所定方向及び前記所定方向と直交する方向と交差する方向の少なくとも１方向の当該画素と隣接する画素へ繰り越す、ようにしてもよい。
【００１９】
また、例えば、請求項４に記載されているように、前記補正手段は、前記所定方向に配列された複数の画素を所定画素数ごとに分割した各ブロック内で、前記所定方向を繰越方向として、各画素の当前記補正分解能よりも高い分解能の補正分を当該画素と前記繰越方向に隣接する画像へ繰越し、且つ繰越方向最後部の画素で繰り越された前記補正分については、前記所定方向と直交する方向の近傍画素へ繰り越す、ようにしてもよい。この場合、補正により画像にブロック毎の筋が生じる恐れがあるため、請求項５に記載されているように、視覚によりむらが判別可能なピッチ以下の単位で前記ブロックに分割し、たとえブロック毎の筋が生じたとしても人間には視認できないようにするとよい。
【００２０】
ところで、画像データが多値データ（複数ビット）の場合、各画素の画像データの値と補正データの値とを乗算し、その結果に基づいて光ビームを変調するのが一般的であるが、画像データの分解能及び補正データの分解能の乗算結果に相当するだけの光ビームの変調分解能が要求されるため、光源装置の駆動回路が複雑になってしまう。
【００２１】
このため、請求項６に記載されているように、前記画像データの分解能及び前記補正データの分解能の乗算結果が、前記光ビームの変調可能な変調分解能よりも高い場合は、前記補正分解能を前記変調分解能とし、画像データの値と補正データの値と乗算結果のうち、変調分解能を超える分を近傍画素の補正データとして繰り越すようにすれば、変調分解能を高めずとも補正を行うことができる。
【００２２】
なお、上記の画像形成装置においては、前記光源装置として、複数の発光素子を所定方向に配列した発光素子アレイを用いることができる。この場合、自己走査型ＬＥＤを用いた前記発光素子アレイとすれば、１チップで駆動でき、装置の小型化に有利である。
【００２３】
【発明の実施の形態】
次に、図面を参照して本発明の実施形態を詳細に説明する。
【００２４】
（全体構成）
図１には本発明が適用された画像形成装置の全体構成概略図が示されている。図１に示すように、画像形成装置１０は、矢印Ａ方向に定速回転する感光体ドラム１２を備えている。
【００２５】
この感光体ドラム１２の周囲には、感光体ドラム１２の回転方向に沿って、帯電器１４、光源装置としてのＬＥＤプリンタヘッド（ＬＰＨ）１６、現像器１８、転写ローラ２０、クリーナ２２、イレーズランプ２４が順に配設されている。
【００２６】
すなわち、感光体ドラム１２は、帯電器１４によって表面が一様に帯電された後、ＬＰＨ１６によって光ビームが照射されて、感光体ドラム１２の回転により副走査がなされて、感光体ドラム１２上に潜像が形成される。なお、ＬＰＨ１６はＬＰＨ駆動部２６と接続されており、ＬＰＨ駆動部２６によって点灯制御されて、画像データに基づいて光ビームを出射するようになっている。
【００２７】
形成された潜像には、現像器１８によってトナーが供給されて、感光体ドラム１２上にトナー像が形成される。感光体ドラム１２上のトナー像は、転写ローラ２０によって、図示しない用紙トレイから搬送されてきた用紙２８に転写される。転写後に感光体ドラム１２に残留しているトナーはクリーナ２２によって除去され、イレーズランプ２４によって除電された後、再び帯電器１４によって帯電されて、同様の処理を繰り返す。
【００２８】
一方、トナー像が転写された用紙２８は、加圧ローラ３０Ａと加熱ローラ３０Ｂからなる定着器３０に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙２８上に所望の画像が形成される。画像が形成された用紙２８は装置外へ排出される。
【００２９】
また、感光体ドラム１２の周囲で、且つ現像器１８と転写ローラ２０の間には、感光体ドラム１２に対向して濃度検出回路３２が備えられている。濃度検出回路３２は、例えばテスト用パッチ（濃度見本）を形成した際に、感光体ドラム１２上のトナー像の濃度を検出するようになっている。この濃度検出回路３２の出力は、制御部１２６に接続され、制御部１２６は、ＬＰＨ１６を駆動するためのＬＰＨ駆動部２６と接続され、ＬＰＨ駆動部２６はＬＰＨ１６と接続されている。
【００３０】
（ＬＰＨの詳細構成）
次に、ＬＰＨ１６の構成を詳細に説明する。ＬＰＨ１６は、図２に示すように、ＬＥＤアレイ５０と、ＬＥＤアレイ５０を支持するとともに、ＬＥＤアレイ５０の駆動を制御する各種信号を供給するための回路７０（詳細後述）とが形成されたプリント基板５２と、セルフォックスレンズアレイ（ＳＬＡ）５４を備えている。
【００３１】
プリント基板５２は、ＬＥＤアレイ５０の取り付け面を感光体ドラム１２に対向させて、ハウジング５６内に配設され、板バネ５８によって支持されている。
【００３２】
ＬＥＤアレイ５０は、図３に示すように、感光体ドラム１２の軸線方向（主走査方向）に沿って複数のＬＥＤ６０が配列されて構成されたＳＬＥＤチップ６２が、さらに複数個直列に配列して構成されており、感光体ドラム１２の軸線方向に、所定の解像度で光ビームを照射することができるようになっている。なお、本実施の形態では、ＳＬＥＤチップ６２が５８個直列に整列されてＬＥＤアレイ５０が構成されており、各ＳＬＥＤチップ６２には、１２８個のＬＥＤ６０が６００ＳＰＩ（ｓｐｏｔｓ ｐｅｒ ｉｎｃｈ）間隔で配列されている。
【００３３】
ＳＬＡ５４は、図２に示すように、ＳＬＡホルダー６４によって支持されており、各ＬＥＤ６０から出射された光ビームを感光体ドラム１２上に結像させる。
【００３４】
次に、プリント基板５２上の回路構成について説明する。図４には、プリント基板５２上に形成されている回路７０が示されている。
【００３５】
図４に示されるように、回路７０には、５８個のＳＬＥＤチップ６２が備えられている。なお、以下では、各ＳＬＥＤチップ６２を区別する場合は、それぞれのＳＬＥＤチップ６２に対して１〜５８のチップ番号を付与して説明する。また各ＳＬＥＤチップ６２毎に設けられた部材、及び信号についても、各々の符号末尾に対応するＳＬＥＤチップ６２を表す「＿ｎ」（ｎは１〜５８のチップ番号）を付与しており、対応するＳＬＥＤチップ６２を区別せずに総称して説明する場合には、符号末尾の「＿ｎ」は省略する。
【００３６】
回路７０には、ＳＵＶライン７４及びＶＧＡライン７６が設けられている。また、回路７０には、ＬＰＨ駆動部２６から、各ＳＬＥＤチップ６２に対する点灯制御信号ΦＩ＿ｎ（ｎは１〜５８のチップ番号）、転送信号ＣＫ１、ＣＫ２、及びスタート信号ＣＫＳが入力されるようになっている。
【００３７】
各ＳＬＥＤチップ６２は、ＶＧＡ端子７８、ＳＵＢ端子８０、ΦＩ入力端子８２、ＣＫ１入力端子８４、ＣＫ２入力端子８６、及びΦＳ入力端子８８を備えている。
【００３８】
ＶＧＡ端子７８はＶＧＡライン７６、ＳＵＢ端子８０はＳＵＢライン７４と接続されており、各ＳＬＥＤチップ６２に所定電圧が供給される。
【００３９】
各ＳＬＥＤチップ６２には、ΦＩ入力端子８２を介して、当該ＳＬＥＤチップ６２に対する点灯制御信号ΦＩが入力される。また、ＣＫ１入力端子８４、ＣＫ２入力端子８６、ΦＳ入力端子８８を介して、転送信号ＣＫ１、ＣＫ２、及びスタート信号ＣＫＳがそれぞれ入力される。
【００４０】
次に、図５を参照して、ＳＬＥＤチップ６２の各ＬＥＤ６０を駆動するために設けられたＳＬＥＤチップ６２内部の回路構成について説明する。なお、各ＬＥＤ６０を駆動するための回路構成は、基本的には図２９に示した単体の駆動回路の組み合わせであるため、サイリスタ９０等の詳細についての説明はここでは省略する。
【００４１】
ＳＬＥＤチップ６２では、当該ＳＬＥＤ６２内に配列されている複数（１２８個）のＬＥＤ６０の各々に対して、サイリスタ９０が設けられており、各サイリスタ９０のアノード側はＳＵＢ端子８０と接続されている。
【００４２】
初段のサイリスタ９０のゲート側と接続する点Ｐ１（点Ｐに続く数字は、複数配列されたＬＥＤ６０の順番を示す）は、ΦＳ入力端子８８と接続されており、ＳＬＥＤチップ６２のＬＥＤ６０を点灯させるトリガとして、スタート信号ΦＳ（電圧）が点Ｐ１に印加されるようになっている。なお、図５では、ＬＰＨ１６における主走査方向に配列されたＬＥＤ６０を順にＬＥＤ（１）、（２）、（３）、（４）、…、として、配列順序を示す数値を括弧内に示している。以降、ＬＥＤ６０を区別する場合はこれに従う。
【００４３】
また、各段のサイリスタ９０のゲート側と接続する点Ｐ（１〜１２８）は、ダイオード９２を介して直列接続されている。また、各段の点Ｐ（１〜１２８）は、それぞれ抵抗９４を介して、ＶＧＡ端子７８と接続するベース線９６に接続されている。ベース線９６は、初段で所定の電圧を維持し、各段に行くに従い、所定電位（Ｖｆ）ずつ低下するようになっている。
【００４４】
また、点Ｐ（１〜１２８）は、ＬＥＤ６０のアノード側に接続されており、ＬＥＤ６０のカソード側は、ΦＩ入力端子８２と接続され、各段の点灯制御信号となるパルス波を出力する点灯制御信号線９８に接続されている。この点灯制御信号がローレベル（Ｌ）のときに、点Ｐ（１〜１２８）をゲートとするサイリスタ９０がＯＮしていれば、ＬＥＤ６０は点灯する。
【００４５】
また、奇数段のサイリスタ９０のカソード側は第１の転送線１００に接続され、偶数段のサイリスタ９０のカソード側は第２の転送線１０２に接続されており、各々転送信号ＣＫ１、ＣＫ２が供給される。この転送信号ＣＫ１、ＣＫ２に従って、前記点Ｐ（１〜１２８）の電位が所定電位（Ｖｆ）ずつ上昇されるようになっている。すなわち、点Ｐの電位が、初段の点Ｐ１から後段へと順に、ＬＥＤ６０を点灯可能な所定電位に到達し、ＳＬＥＤチップ６２の自己走査が可能となる。
【００４６】
（ＬＰＨ駆動部の詳細構成）
次に、図６を参照して、ＬＰＨ駆動部２６の構成を詳細に説明する。
【００４７】
ＬＰＨ駆動部２６は、画像データ展開部１１０、本発明の記憶手段としての出力むら補正データ部１１２、タイミング信号発生部１１４、基準クロック発生部１１６を備えている。また、ＬＰＨ駆動部２６には、各ＳＬＥＤチップ６２毎にＬＥＤ駆動部１１８＿ｎ（ｎは１〜５８のチップ番号）が設けられている。
【００４８】
画像データ展開部１１０は、画像メモリ（図示省略）から画像データがシリアルに送信されて入力されるようになっている。また、画像データ展開部１１０は、各ＬＥＤ駆動部１１８と接続されている。画像データ展開部１１０は、画像メモリから送られてきた画像データを１〜１２８ドット目、１２９〜２５６ドット目、…、７２９７〜７４２４ドット目と各ＳＬＥＤチップ６２毎の画像データに分割するとともに、分割した画像データを各々対応するＬＥＤ駆動部１１８へ出力する。なお、以下では、説明の簡便化のために、画像データを１ビットのデータとして説明する。
【００４９】
出力むら補正データ部１１２には、ＬＰＨ１６の出力むらを補正するための各ＬＥＤ６０毎に予め定められた出力むら補正データが格納されている。出力むら補正データとしては、例えば露光量のバラツキに応じた基準パルス数が記憶されている。この出力むら補正データは、予め、ＬＰＨ１６による各ドライバ（すなわちＬＥＤ）毎の光出力を計測し、各出力が略均一になるように求められて、ＥＥＰＲＯＭなどの不揮発性メモリ１２０に記憶されており、電源投入時に、不揮発性メモリ１２０から読み出されて出力むら補正データ部１１２に格納されるようになっている。なお、本実施の形態では、出力むら補正データを８ビットデータとした場合を例に説明する。
【００５０】
この出力むら補正データ部１１２は、各ＬＥＤ駆動部１１８と接続されており、各画素の出力むら補正データを各々対応するＬＥＤ駆動部１１８へ出力する。
【００５１】
基準クロック発生部１１６は、制御部１２６、タイミング信号発生部１１４、及び各ＬＥＤ駆動部１１８＿ｎ（ｎはチップ番号）と接続されている。制御部１２６から光量調節データが入力されるようになっており、入力された光量調節データに応じた周波数のクロックを発生し、基準クロックとして、タイミング信号発生部１１４、及び各ＬＥＤ駆動部１１８＿ｎ（ｎはチップ番号）へ供給する。すなわち、制御部１２６からの光量調節データにより基準クロックの周波数が可変（調整）される。
【００５２】
タイミング信号発生部１１４は、制御部１２６と接続されており、水平同期信号（ＨＳＹＮＣ）が入力されるようになっている。タイミング信号発生部１１４は、基準クロック発生部１１６からの基準クロックを基に、制御部１２６からの水平同期信号（ＨＳＹＮＣ）と同期して、転送信号ＣＫ１、ＣＫ２、スタート信号電圧ＣＫＳを生成して、ＬＰＨ１６の回路７０へ供給する。なお、スタート信号電圧ＣＫＳは、抵抗１２８（図５参照）を介することによりスタート信号ΦＳとなってＬＰＨ１６の各ＳＬＥＤチップ６２に供給される。
【００５３】
なお、前述のように、基準クロックの周波数は光量調節データに応じて変化するため、タイミング信号発生部１１４には、制御部１２６からの光量調節データも入力され、光量調節データから基準クロックの周波数を把握し、転送信号ＣＫ１、ＣＫ２の周波数や位相差などを調整する（後述の重なり時間Ｔａ、待機時間Ｔｂの長さ）ようになっている。
【００５４】
また、タイミング信号発生部１１４は、出力むら補正データ部１１２及び画像データ展開部１１０とも接続されており、基準クロック発生部１１６からの基準クロックを基に、制御部１２６からのＨＳＹＮＣ信号と同期して、画像データ展開部１１０から各画素に対応した画像データを読み出すためのデータ読出し信号及び、出力むら補正データ部１１２から各画素に対応した出力むら補正データを読み出すためのデータ読出し信号を各々に対して出力している。
【００５５】
さらに、タイミング信号発生部１１４は、ＬＥＤ駆動部１１８とも接続されており、基準クロック発生部１１６からの発振信号を基に、制御部１２６からのＨＳＹＮＣ信号と同期して、ＳＬＥＤの点灯開始のトリガ信号ＴＲＧを出力している。
【００５６】
ＬＥＤ駆動部１１８は、前述したように、画像データ、出力むら補正データ、基準クロック、及びトリガ信号ＴＲＧが入力され、トリガ信号ＴＲＧに同期して、各画素の点灯時間を出力むら補正データに基づいて補正し、画像データに基づいて各画素のＬＥＤ６０を点灯するための制御信号ＣＫＩ＿ｎ（ｎは１〜５８のチップ番号）を生成する。この制御信号ＣＫＩ＿ｎは、それぞれ抵抗１５０＿ｎ（ｎは１〜５８のチップ番号）を介することにより点灯制御信号ΦＩ＿ｎ（ｎは１〜５８のチップ番号）となってＬＰＨ１６の各々対応するＳＬＥＤチップ６２に供給される。
【００５７】
詳しくは、ＬＥＤ駆動部１１８は、図７に示すように補正演算部２００、ＰＤＯＭＶ（プリセッタブルデジタルワンショットマルチバイブレータ）２０２、及び直線性補正部２０４を含んで構成されている。
【００５８】
補正演算部２００は、本発明の補正手段に対応し、出力むら補正データ及び画像データが入力され、出力むら補正データに応じて補正した点灯時間を表す点灯信号Ｙを生成するものである。本実施の形態では、この補正演算部２００の補正精度は４ビット（１６段階で補正可能）であり、各画素について８ビットの出力むら補正データのうち上位４ビット分に相当する補正量だけ補正を行い、補正分解能よりも高い分解能の補正分、すなわち残りの下位４ビット分の補正量（量子化誤差）については、近傍の画素の補正データとして繰り越すようになっている（詳細後述）。なお、出力むら補正データは、後述の加算器２１４でのオーバーフローを防止するために、００〜Ｆ０（ｈｅｘ：１６進数）までの値を取るように予め定められている。
【００５９】
補正演算部２００の出力は、ＰＤＯＭＶ２０２（より詳しくはＳＥＴＤＡＴＡ端子）と接続されており、ＰＤＯＭＶ２０２には点灯信号ＹがＳＥＴＤＡＴＡ信号として入力される。また、ＰＤＯＭＶ２０２には、トリガ信号ＴＲＧ及び基準クロックも入力されるようになっている。ＰＤＯＭＶ２０２は、トリガ信号ＴＲＧに同期して、ＳＥＴＤＡＴＡに応じた基準クロック数の点灯パルスを発生するものであり、点灯信号Ｙの値に応じたパルス幅の点灯パルスが出力されることになる。
【００６０】
ＰＤＯＭＶ２０２の出力（ＯＵＴ端子）は、直線性補正部２０４に接続されている。直線性補正部２０４では、各ドライバ（すなわち各ＬＥＤ６０）の発光開始時間のばらつきを補正するために各ドライバ毎に予め定められた遅延時間を表す遅延データを格納しており、この遅延データに応じた時間だけ、入力点灯パルスを遅延させて出力する。直線性補正部２０４から遅延されて出力された点灯パルスは、ＭＯＳＦＥＴ１７２を介してＬＰＨ１６の当該ＬＥＤ駆動部１１８と対応するＳＬＥＤチップ６２へ、制御信号ＣＫＩ＿ｎ（ｎは１〜５８のチップ番号）として出力される。
【００６１】
なお、遅延データは、予め、ＬＰＨ１６による各画素毎の光出力を計測し、例えば、（基準クロックの１０クロック分の点灯パルスでの露光量）／（基準クロックの２０クロック分のパルス分点灯パルスでの露光量）＝０．５に最も近い値をとるように定められて、予め異なる所定時間点灯パルスを遅延させるためのデータを設定しておいてその中から上記式を満たすデータを選択すればよい。この遅延データは、ＥＥＰＲＯＭなどの不揮発性メモリ１２０に記憶されており、電源投入時に、不揮発性メモリ１２０から読み出されて出力むら補正データ部１１２に格納されるようになっている。
【００６２】
次に、補正演算部の構成について説明する。図８に示すように、補正演算部２００は、ＡＮＤ回路２１０、量子化誤差繰越用メモリ２１２、加算器２１４、及びバッファ２１６を備えて構成されている。なお、以下では、各部に入力される信号のビットを［ｎ：ｍ］で示して説明し、例えば［７：０］であれば、０ビット目から７ビット目までの信号を示す。
【００６３】
補正演算部２００では、入力された出力むら補正データＣＲはＡＮＤ回路２１０に、画像データＶはＡＮＤ回路２１０及びバッファ２１６に入力されるようになっている。
【００６４】
ＡＮＤ回路２１０は、入力された出力むら補正データＣＲ（８ビット）と画像データＶ（１ビット）とをＡＮＤ演算して、８ビットの演算結果Ａ［７：０］を出力する。すなわち、画像データＶが１（ＯＮ）のときは出力むら補正データＣＲの値、画像データＶが０（ＯＦＦ）のときは０が演算結果Ａとして出力される。この演算結果Ａは、後段の加算器２１４に入力されるようになっている。
【００６５】
加算器２１４には、量子化誤差繰越用メモリ２１２から当該画素に繰り越された量子化誤差を表す４ビットの量子化誤差データＢ［３：０］が入力されるようになっている。加算器２１４は、ＡＮＤ回路２１０及び量子化誤差繰越用メモリ２１２からの入力データを加算し、８ビットの演算結果Ｙ［７：０］を出力する。
【００６６】
加算器２１４の出力は、この演算結果Ｙ［７：０］の上位４ビットと下位４ビット、すなわちＹ［７：４］分の信号線と、Ｙ［３：０］分の信号線とに分割される。Ｙ［７：４］分の信号線は、バッファ２１６によりタイミングを合わせて出力された画像データＶ（１ビット）を表す信号Ｙ８の信号線と合流され、画像データＶを最上位の５ビット目とした信号Ｙ［８：４］が生成され、この信号が点灯信号Ｙとして補正演算部２００から出力される。すなわち、５ビットの点灯信号Ｙのうちの上位１ビットは、画像データＶを表し、下位４ビットは、出力むら補正データ及び近傍画素から繰り越された量子化誤差による補正量を表している。
【００６７】
したがって、例えば画像データＶが１（ＯＮ）の場合は、補正しない場合の点灯信号Ｙの値は１６で、制御信号ＣＫＩのパルス幅は基準クロックの１６クロック分となるが、補正演算部２００の補正により点灯信号Ｙの値は、１６〜３１の何れかの値を取り、出力むら補正データ及び量子化誤差に応じて、制御信号ＣＫＩのパルス幅が基準クロックの１６〜３１クロック分の間で調整されることになる。
【００６８】
一方、下位４ビットＹ［３：０］分の信号線は、量子化誤差繰越用メモリ２１２と接続されており、加算器２１４の加算結果の下位４ビットについては、近傍の画素への繰越分として量子化誤差繰越用メモリ２１２に格納されるようになっている。近傍の画素への繰越パターン（詳細後述、図１３〜図２２）は、量子化誤差繰越用メモリ２１２にデータを読書きする際のアドレス制御により定めることができる。
【００６９】
（作用）
次に、本実施の形態の作用について説明する。まず、図９及び図１０のタイミングチャートを参照して、ＳＬＥＤチップ６２の動作について説明する。
【００７０】
図９及び図１０に示されるように、スタート信号ΦＳ（ＣＫＳ）をハイレベル（Ｈ）とすることで、点Ｐ１電位がＨとなり、点Ｐ１からダイオード９２を通じて接続されている点Ｐ２の電位は、Ｐ２＝Φｓ−Ｖｆ（ＬＥＤの電圧降下による）となる。同様に、点Ｐ３の電位は、Ｐ３＝Ｐ２−Ｖｆ、点Ｐ４の電位は、Ｐ４＝Ｐ３−Ｖｆ、…、点ＰＮの電位は、ＰＮ＝Ｐ（Ｎ−１）−Ｖｆとなる。但し、Φｇａ電位で飽和するため、Φｇａ以下には下がらない。
【００７１】
ここで、ＣＫ１がＬになると、Ｐ１のサイリスタ９０がオンし、このとき、点Ｐ１の電位はΦＳ→０Ｖ、ＣＫ１の電位はΦ１→−Ｖｆとなる。ここで、点Ｐ１と同等、すなわち奇数段目の点Ｐは、２Ｖｆ単位で電位が下がっているため、オンしない。
【００７２】
この状態でΦＩをＨ→Ｌとすることで、１段目のＬＥＤ６０を点灯することができる。また、ΦＩをＬ→Ｈとすることで、１段目のＬＥＤ６０は消灯し、このとき、ΦＩの電位は−Ｖｆとなる。
【００７３】
次に、ＣＫ２をＬにすることで、Ｐ２のサイリスタ９０がオンし、Ｐ２＝０Ｖ、Ｐ３＝−Ｖｆ、Ｐ４＝−２Ｖｆとなる。このとき、ＣＫ２の電位Φ２が−Ｖｆとなるため、Ｐ４以降の偶数段目のサイリスタ９０はオンしない。
【００７４】
Ｐ２のサイリスタ９０がオンしたところで、ＣＫ１→Ｈとすることで、次のデータ信号で１段目のＬＥＤ６０が点灯しないように、Ｐ１のサイリスタ９０をオフする。
【００７５】
この状態で、ΦＩをＨ→Ｌとすることで、２段目のＬＥＤ６０が点灯する。このとき、ΦＩの電位は−Ｖｆとなる。その後、ΦＩをＬ→Ｈとすることで、２段目のＬＥＤ６０が消灯する（ΦＩの電位が０Ｖ）。
【００７６】
以下、ＣＫ１は奇数段目のサイリスタ９０（及びＬＥＤ６０）のオン（点灯）を制御し、ＣＫ２は偶数段目のサイリスタ９０（ＬＥＤ６０）のオン（点灯）を制御するとともに、点灯制御信号ΦＩによって各ＬＥＤ６０による露光量を制御することができる。
【００７７】
ＬＰＨ１６では、ＬＰＨ駆動部２６により、５８個のＳＬＥＤチップ６２の各々に対して同時に上記の制御が行われて、ＬＥＤ６０が点灯される。これにより、図１１のように、同時に全てのＳＬＥＤチップ６２において自己走査が行われて、感光体ドラム１２に画像が書込まれる。
【００７８】
このとき、各ＬＥＤ６０の点灯可能期間をＴ１とし、ＣＫ１又はＣＫ２の立下りタイミングから、ＣＫ２又はＣＫ１の立下りタイミングまでの１サイクル周期をＴ、現段のサイリスタ９０がオンするための時間をＴａ、前段のサイリスタ９０がオフするための時間をＴｂとすると、
Ｔ１＝Ｔ−Ｔａ−Ｔｂ
となる。この点灯可能期間（Ｔ１）内で、各ＳＬＥＤチップ６２に対する点灯制御信号ΦＩ（１〜５８）をＬレベルとする時間を各々制御することで、点灯時間、すなわち各ＬＥＤ６０による露光量を制御することができる。
【００７９】
次に、ＬＰＨ駆動部２６の動作について、図１２のタイミングチャートを参照して説明する。
【００８０】
なお、ＬＰＨ駆動部２６では、基準クロック発生部１１６において、制御部１２６からの光量調整データに基づいた周波数の基準クロックを生成している。すなわち、制御部１２６では、濃度検出回路３２による実際の露光により形成されたテスト用パッチの濃度の検出結果に基づいて、テスト用パッチの濃度が薄いときは、光量調整データにより基準クロックの周波数を低くすることで露光時間を長し、テスト用パッチの濃度が濃いときは、光量調整データにより基準クロックの周波数を高くして、露光時間を短くする。
【００８１】
この基準クロック発生部１１６で生成された基準クロックは、タイミング信号発生部１１４及びＬＥＤ駆動部１１８に供給されている。
【００８２】
ＬＰＨ駆動部２６では、水平同期信号ＨＳＹＮＣが入力されると、タイミング信号発生部１１４により、スタート信号電圧ＣＫＳが生成されて、各ＳＬＥＤチップ６２に自己走査を開始するためのスタート信号ΦＳが供給される。また、これと同時に、サイリスタ９０のオン状態を転送するための二相の転送信号ＣＫ１、ＣＫ２が生成される。転送信号ＣＫ１、ＣＫ２は、図１３に示したように、現段のサイリスタ９０がオンするための重なり時間Ｔａと、前段のサイリスタ９０がオフするための待機時間Ｔｂと、を含んで各ＳＬＥＤチップ６２の１画素の点灯周期を構成している。
【００８３】
また、ＬＰＨ駆動部２６では、タイミング信号発生部１１４では、水平同期信号ＨＳＹＮＣと同期して、データ読出し信号及びトリガ信号ＴＲＧを生成する。このデータ読出し信号により、画像データ展開部１１０及び出力むら補正データ部１１２から画像データＶ及び出力むら補正データＣＲの読み出しが開始され、読み出された画像データＶ及び出力むら補正データＣＲは順次各ＬＥＤ駆動部１１８へ供給される。
【００８４】
各ＬＥＤ駆動部１１８では、トリガ信号ＴＲＧに同期して、画像データに基づいて各ＬＥＤ６０を点灯するための制御信号ＣＫＩを生成するが、このとき補正演算部２００により、量子化誤差繰越用メモリ２１２のアクセスアドレスを定め（アドレス制御）、量子化誤差繰越用メモリ２１２から点灯対象の画素（ＬＥＤ）に対して繰り越された量子化誤差を読出して、出力むら補正データと量子化誤差に基づいて制御信号ＣＫＩのパルス幅を補正して点灯時間を補正する。また、補正演算部２００の補正分解能（４ビット）よりも出力むら補正データ（８ビット）の分解能の方が高いため、この補正後に、補正演算部２００で補正しきれずに残った量子化誤差については、近傍の画素へ繰り越す量子化誤差として量子化誤差繰越用メモリ２１２に書込む。なお、図１２は、図１３に示すように隣接する２画素間で量子化誤差を繰り越すようにアドレス制御する場合を例に示している。
【００８５】
詳しくは、補正演算部２００では、各画素について、ＡＮＤ回路２１０で画像データＶと出力むら補正データＣＲとをＡＮＤ演算し、加算器２１４でこの演算結果に、量子化誤差繰越用メモリ２１２から該画素に対して近傍の画素から繰り越された量子化誤差を読み出して加算し、加算結果の上位４ビットに画像データＶを最上位ビットとして加えて５ビットの点灯信号Ｙを生成し、ＰＤＯＭＶ２０２により、この点灯信号Ｙだけトリガ信号ＴＲＧから基準クロックのクロック数をカウントし、該点灯信号Ｙの値に応じたパルス幅の制御信号ＣＫＩを生成する。この制御信号ＣＫＩが該画素に対応するＬＥＤの点灯パルス幅となる。
【００８６】
また、加算器２１４での加算結果の下位４ビットは、量子化誤差として量子化誤差繰越用メモリ２１２へ書込まれる。これにより、出力むら補正データと量子化誤差を加算し、その結果上位４ビットを用いて点灯時間を補正し、下位４ビットについては、量子化誤差として近傍の画素へ繰り越されるようになっている。これにより、補正演算部２００の補正分解能（４ビット）が、出力むら補正データの分解能（８ビット）よりも小さくても、補正しきれない分は量子化誤差として近傍の画素へ繰り越して補正が行われるので、出力むら補正データの分解能並みの高精度な補正を行うことができる。
【００８７】
具体的に、例えば、図１３に示すように、ＬＰＨ１６における主走査方向に配列されたＬＥＤ６０を順にＬＥＤ（１）、（２）、（３）、（４）、…とし、出力むら補正データで定められている各ＬＥＤ（１）、（２）、（３）、（４）、…に対する補正値をＡ１、Ａ２、Ａ３、Ａ４…、とすると、隣接する２つのＬＥＤ６０間、すなわちＬＥＤ（１）、（２）間、ＬＥＤ（３）、（４）間、…で量子化誤差を繰り越すようにアドレス制御した場合は、まず、ＬＥＤ（１）が点灯（すなわち画像データＶが１）されるが、このときＬＥＤ（１）では、補正値Ａ１の整数部ｍ１（Ａ１の上位４ビットに相当）に基づいて点灯時間を補正し、小数部ｎ１（Ａ１の下位４ビットに相当）については量子化誤差として隣のＬＥＤ（２）へ繰越す。ＬＥＤ（１）の点灯が終わると、ＬＥＤ（２）が点灯され、ＬＥＤ（２）では、補正値Ａ２とＬＥＤ（１）から繰り越されたｎ１とを加算し、該加算結果の整数部ｍ２に基づいて点灯時間を補正し、該加算結果の小数部ｎ２については、量子化誤差として隣のＬＥＤ（１）の次の点灯時へと繰り越される。
【００８８】
同様に、次のＬＥＤ（３）では、補正値Ａ３の整数部ｍ３（Ａ３の上位４ビットに相当）に基づいて点灯時間を補正し、小数部ｎ３（Ａ３の下位４ビットに相当）については量子化誤差として隣のＬＥＤ（４）へ繰越す。ＬＥＤ（３）の点灯が終わると、次のＬＥＤ（４）では、補正値Ａ４とＬＥＤ（３）から繰り越されたｎ３とを加算し、該加算結果の整数部ｍ４に基づいて点灯時間を補正し、該加算結果の小数部ｎ４については、量子化誤差として隣のＬＥＤ（１）の次の点灯時へと繰り越される。
【００８９】
このように、主走査方向に隣接する２画素間で互いに量子誤差を繰越ながら点灯時間を補正して、ＳＬＥＤチップ６２において１ライン分の各ＬＥＤの点灯が終了し、１ライン分の画像を形成したら、次のラインの画像を形成するための各ＬＥＤの点灯が開始される。次のラインでは、まず、ＬＥＤ（１）が点灯されるが、ＬＥＤ（１）では補正値Ａ１とＬＥＤ（２）から前ライン点灯時に繰り越されたｎ２とを加算し、該加算結果の整数部ｍ５に基づいて点灯時間を補正し、該加算結果の小数部ｎ５については、量子化誤差として隣のＬＥＤ（２）に繰り越す。ＬＥＤ（１）の点灯が終わると、ＬＥＤ（２）が点灯され、ＬＥＤ（２）では、補正値Ａ２とＬＥＤ（１）から繰り越されたｎ５とを加算し、該加算結果の整数部ｍ６に基づいて点灯時間を補正し、該加算結果の小数部ｎ６については、量子化誤差として隣のＬＥＤ（１）の次の点灯時へと繰り越される。
【００９０】
次のＬＥＤ（３）では、画像データＶが０（ＯＦＦ）のため、補正値Ａ３の入力がなく、ＬＥＤ（４）から前ライン点灯時に繰り越された小数部ｎ４だけでは整数部が表れないので、ＬＥＤ（３）は点灯されず、この小数部ｎ４はそのまま隣のＬＥＤ（４）へ繰越される。すなわち、ＬＥＤ６０が点灯されない場合には、該時点で該ＬＥＤ６０に対して繰り越されていた量子化誤差は、隣のＬＥＤ６０に繰り越されるようになっているため、補正誤差の発生を防止することができる。そして、次のＬＥＤ（４）は画像データＶが１（ＯＮ）であり、点灯が行われる。このとき、ＬＥＤ（４）では、補正値Ａ４とＬＥＤ（３）からそのまま繰り越されたｎ４とを加算し、該加算結果の整数部ｍ７に基づいて点灯時間を補正し、該加算結果の小数部ｎ７については、量子化誤差として隣のＬＥＤ（３）の次の点灯時へと繰り越す。
【００９１】
なお、図１３では、主走査方向に隣接する２画素間で量子化誤差を繰り越す場合を例に示したが、量子化誤差を繰り越す近傍画素は、繰越元の画素から所定の範囲内（例えば、視覚により出力むらを判別できるピッチ以下）にある画素であればよく、量子化誤差繰越用メモリ２１２のアドレス制御によって、このほかにも図１４〜図２２に示すような各種の繰越パターンで繰り越すことが可能である。なお、図１４〜図２２では、ある画素から近傍画素に繰り越す量子化誤差を「ｎ」又は複数方向に分配する場合は分配方向を区別するために「ｎ」の後に数値を付加して示している。
【００９２】
すなわち、図１４に示すように、同一ＬＥＤ６０の次の点灯時に量子化誤差ｎを繰り越す、すなわち各画素で発生した量子化誤差ｎを当該画素と副走査方向に隣接する画素へ順に繰り越していくようにすることもできるし、図１５に示すように、主走査方向に並んだＬＥＤ６０を所定数ごとにグループ分けし、各グループ毎に、次に点灯されるＬＥＤ６０へ量子化誤差ｎを繰越す、すなわち、主走査方向に所定画素数ごとに分割した各ブロック内で、各画素で発生した量子化誤差ｎを当該画素と主走査方向に隣接する画素へ順に繰り越していくようにすることもできる。
【００９３】
ここで、図１５では、各ブロックの繰越方向最下流の画素で発生した量子化誤差ｎについては、該ブロックの次のラインの繰越方向先頭の画素に繰り越されるようになっている。画像の連続性の観点からは、図１６に示すように、各ブロック内で、各画素で発生した量子化誤差ｎを当該画素と主走査方向に隣接する画素へ順に繰り越していくと共に、該繰越方向最下流の画素で発生した量子化誤差ｎについては、副走査方向に隣接する画素（すなわち当該ＬＥＤの次の点灯時）に繰り越すようにするとよい。また、図１７に示すように、ブロック分割せず（ＬＥＤ６０をグループ分けせず）に、量子化誤差ｎを主走査方向に順に繰越していくようにしてもよい。なお、図１７では、量子化誤差は同一ライン内での繰越だけとし（ラインを渡る繰越禁止）、繰越方向最下流の画素で発生した量子化誤差ｎについては切り捨てるようになっている。
【００９４】
また、量子化誤差ｎの分配は１方向のみに限らず、２方向以上に分配して繰り越すようにしてもよい。例えば、図１８〜図２０に示すように、量子化誤差を主走査方向及び副走査方向の２方向に分配して繰り越すようにしてもよい。すなわち、図１８〜図２０では、各画素で発生した量子化誤差ｎを主走査方向に繰り越すｎ１と副走査方向に繰り越すｎ２に分割し、分割したそれぞれを当該画素とそれぞれ対応する繰越方向に隣接する画素へ繰り越すことで、量子化誤差ｎを２方向に分配する。
【００９５】
なお、図１８は、ブロック分割せず（ＬＥＤ６０をグループ分けせず）に、主走査方向に分配した量子化誤差ｎ１を順に繰り越していく場合を示している。また、図１９は、ブロック分割を行って（ＬＥＤ６０をグループ分けし）、各ブロック内で、主走査方向に分配した量子化誤差ｎ１の繰越方向最下流の画素で発生した分を、副走査方向に隣接する画素に繰り越すようにした場合を示している。また、図２０は、ブロック分割を行って（ＬＥＤ６０をグループ分けし）、各グループ内で、主走査方向に分配した量子化誤差ｎ１の繰越方向最下流の画素で発生した分を、次のラインの繰越方向先頭の画素に繰越すようにした場合を示している。
【００９６】
また、図２１に示すように、主走査方向、副走査方向、及び主走査方向及び副走査方向と交差する斜め方向の３方向に分配して繰り越すこともできる。すなわち、各画素で発生した量子化誤差ｎを主走査方向に繰り越すｎ１、副走査方向に繰り越すｎ２、及び斜め方向に繰り越すｎ３に分割し、分割したそれぞれを当該画素とそれぞれ対応する繰越方向に隣接する画素へ繰り越すことで、量子化誤差ｎを３方向に分配する。
【００９７】
また、図２２に示すように、副走査方向、及び斜め方向の２方向に分配して繰り越すこともできる。すなわち、各画素で発生した量子化誤差ｎを副走査方向に繰り越すｎ１、及び斜め方向に繰り越すｎ２に分割し、分割したそれぞれを当該画素とそれぞれ対応する繰越方向に隣接する画素へ繰り越すことで、量子化誤差ｎを２方向に分配する。
【００９８】
なお、２方向以上に分配する場合は、例えば図１８の繰越パターンであれば、ｎ１は量子化誤差ｎの４０％、ｎ２は量子化誤差ｎの６０％というように、予め分配比率を定めておくとよい。
【００９９】
このように、本実施の形態では、補正演算部の補正分解能が出力むら補正データの分解能よりも低いために発生する各画素を補正した際の量子化誤差を、主走査方向、副走査方向、斜め方向に隣接する近傍画素の何れかに繰り越して補正することができるので、補正演算部２００の補正分解能が低くても、木目細やかな補正が可能である。また、点灯されない画素（ＬＥＤ）に対して量子化誤差が繰り越されても、繰越パターンの繰越順序に従って、該点灯されない画素から次の画素へと該量子化誤差が繰り越されるため、補正誤差の発生を防止することができる。したがって、補正分解能を高めずとも高精度に出力むらを補正することができる。
【０１００】
特に、図１８〜図２２に示した如く、２方向以上に量子化誤差を分配すれば、出力むらの空間周波数を高周波にすることができ、より画像筋が目立たないように補正することができる。
【０１０１】
なお、図１５、図１６、図１９、図２０のように、ブロック分割を行って、各ブロック内の画素間で量子化誤差を繰り越していく場合は、視覚によりむらが判別可能なピッチ以下となるようにブロック分割することが好ましい。これは、ブロック内の画素間で量子化誤差を繰り越してブロック単位で補正を行うと、ブロック単位の筋が画像に生じる恐れがあるためである。
【０１０２】
ここで、図２４（Ａ）、（Ｂ）に、ＳＬＡ５４のロッドレンズ周期が異なる場合のＬＰＨ１６の出力プロファイルを示す。図２４から分かるように、出力むらの周期は、ＳＬＡ５４のロッドレンズ周期により異なる。また、図２５に空間周波数と出力むらの比視感度曲線を示す。図２５から画像筋の視認性は、空間周波数が１ｍｍピッチの場合に視認性が高く、１ｍｍよりも高周波となると人間の目には目立たなくなることが分かる。
【０１０３】
これらの関係から、特に、図１５、図２０のように、量子化誤差が隣接画素以外（不連続の画素）に分配されることがある場合に、画像筋が目立たないようにするためには、ブロック周波数が以下の３つの条件を全て満たすことが重要である。
【０１０４】
１つ目の条件としては、量子化誤差の最大値を図２５の空間周波数に換算し、ブロック周波数が該換算した周期の１／２以下になることが求められる。具体的には、本実施の形態のＬＥＤ駆動部１１８では、出力むら補正データを８ビット、補正演算部２００の補正分解能を４ビットとし、加算器２１４での加算結果の下位４ビット分を量子化誤差としたため、量子化誤差は最大で、２４／２８×１００＝６．２５％となる。この値は、図２５の空間周波数に換算すると、５ＣＹＣＬＥ／ｍｍ（周期０．２ｍｍ）となるので、本実施の形態では、ブロック周波数を０．１ｍｍ以下とし、主走査方向に０．１ｍｍ以上はなれた画素に量子化誤差を分配しないようにすることが要求される。
【０１０５】
２つ目の条件は、ブロック周波数がＳＬＡ５４のロッドレンズ周期の１／２以下であり、３つ目の条件は、主走査方向のグループは同一のチップにより形成されるものであることである。
【０１０６】
また、図１６、図１９のように、量子化誤差を隣接画素以外（不連続の画素）に分配しない場合でも、より画像筋を目立たなくするためには、上記の３つの条件を満たすように、所定数ごとに画素をグループ分けすることが好ましい。
【０１０７】
なお、上記では、出力むら補正データと画素とが１対１対応の場合を例に説明したが、例えば図２３に示すように、ＬＥＤ（１）、（２）は補正値Ａ１、ＬＥＤ（３）、（４）は補正値Ａ２というように、隣接する２画素に対して１つの出力むら補正データが対応するなど、出力むら補正データと画素との対応関係は１対複数であってもよい。
【０１０８】
また、上記では、制御信号ＣＫＩのパルス幅を補正して点灯時間を変更する所謂パルス幅変調により出力むらを補正する場合を例に示したが、本発明はこれに限定されるものではなく、強度変調により出力むらを補正するようにしてもよい。
【０１０９】
強度変調による補正は、例えば図２６に示すようなＬＥＤ駆動部１１８を用いることで実現可能である。なお、図２６では、図７、図８と同一の部材については同一の部材番号を付与して示している。
【０１１０】
すなわち、図２６に示すように、ＬＥＤ駆動部１１８は、ＡＮＤ回路２５０、パルス発生器２５２、ＦＥＴ２５４、補正演算部２００、４ｂｉｔＤＡＣ（デジタル・アナログ・コンバータ）２５６、トランジスタ２５８を備えている。
【０１１１】
ＡＮＤ回路２５０にはトリガ信号ＴＲＧと画像データＶとが入力され、ＡＮＤ回路２５０の出力は、パルス発生器２５２のトリガ端子に接続されている。パルス発生器２５２には、クロック端子から基準クロックも入力されるようになっており、トリガ端子に信号入力があった場合に、基準クロックの所定クロック数分のパルス幅のパルス信号を発生する。すなわち、トリガ信号ＴＲＧと画像データＶの両方が１になった場合に、パルス信号が発生される。パルス発生器２５２の出力は、ＦＥＴ２５４のゲートに接続されており、パルス発生器２５２からのパルス信号の出力により、ＦＥＴ２５４がＯＮされるようになっている。
【０１１２】
補正演算部２００は、図８からバッファ２１６が省略されており、ＡＮＤ回路２１０により画像データＶと出力むら補正データＣＲをＡＮＤ演算し、その結果に対して加算器２１４で量子化誤差を加算し、該加算結果の上位４ビットＹ［７：４］を演算結果として出力し、下位４ビットＹ［３：０］を量子化誤差として量子化誤差繰越用メモリ２１２へ格納するようになっている。この補正演算部２００の出力は、入力されたＤＡＴＡ信号に応じた電圧値の信号を出力する４ｂｉｔＤＡＣ２５６と接続されており、加算器２１４による加算結果の上位４ビットＹ［７：４］がＤＡＴＡ信号として４ｂｉｔＤＡＣ２５６に入力されるようになっている。また、４ｂｉｔＤＡＣ２５６には、トリガ信号ＴＲＧも入力されるようになっており、４ｂｉｔＤＡＣ２５６は、トリガ信号ＴＲＧの入力毎に、ＤＡＴＡ信号に応じた電圧値を切換える。
【０１１３】
４ｂｉｔＤＡＣ２５６の出力は、トランジスタ２５８のベースと接続されている。このトランジスタ２５８のコレクトはＳＬＥＤチップ６２のＣＫＩ端子と接続され、エミッタは抵抗２６０を介してＦＥＴ２５４のドレインと接続されている。したがって、ＦＥＴ２５４がＯＮされている期間、補正演算部２００の出力に応じて、トランジスタ２５８のベース電圧を可変し、サイリスタ９０がＯＮ状態のＬＥＤ６０に流れる駆動電流を変化させるようになっている。ＬＥＤ６０は、駆動電流に応じてその発光強度が制御されるため、上記のようにＬＥＤ駆動部１１８を構成することにより、強度変調により出力むらを補正することができる。
【０１１４】
また、上記では、画像データＶが１ビットデータの場合を例に説明したが、本発明はこれに限定されるものではなく、画像データＶを複数ビットの多値データとしてもよい。画像データＶを多値データとすることにより、中間階調を滑らかに再現することが可能となる。
【０１１５】
ここで、画像データＶを４ビットデータ、出力むら補正データを８ビットデータとした場合、１２ビット（４０９５段階）でパルス幅変調又は強度変調を行うことが要求される。一方、一般に、人間の目の感度は２００線の場合で６４〜２５６ステップであるとされており、６００ＳＰＩの１ドット（画素）を１２ビットで変調する必要はない。そこで、画像データＶを４ビットデータ、出力むら補正データを８ビットデータとした場合の補正は、例えば図２７に示すようなＬＥＤ駆動部１１８を用いることで実現可能である。なお、図２７では、図７、図８と同一の部材については同一の部材番号を付与して示している。
【０１１６】
図２７に示すＬＥＤ駆動部１１８では、補正演算部２００に、ＡＮＤ回路２１０の代わりに乗算器２７０が設けられており、乗算器２７０により出力むら補正データ及び画像データを乗算し、１２ビットの演算結果Ａ［１１：０］を出力する。この演算結果Ａ［１１：０］は、加算器２１４に入力され、量子化誤差繰越用メモリ２１２から読み出された当該画素に対して繰り越された量子化誤差を表す６ビットの量子化誤差データＢ［５：０］と加算され、加算器２１４から１２ビットの演算結果Ｙ［１１：０］が出力される。
【０１１７】
ここで、本例では、後段のＰＤＯＭＶ２０２は、６ビットデータに対応可能であり、６ビットでパルス幅変調を行うことができるようになっている（すなわちＬＥＤ駆動部１１８の変調分解能が６ビット）。このため、補正演算部２００では、演算結果Ｙ［１１：０］のうち上位６ビットＹ［１１：６］を点灯信号ＹとしてＰＤＯＭＶ２０２へと出力され、下位６ビットＹ［５：０］は、量子化誤差として量子化誤差繰越用メモリ２１２に記憶する。
【０１１８】
すなわち、補正演算部２００の補正分解能が変調分解能と等しくなるように設計されており、補正演算部２００では、出力むら補正データ及び画像データを乗算した乗算結果に近傍画素から繰り越された量子化誤差を加えた演算結果のうち、変調分解能よりも高い分解能分に相当する下位６ビット分の補正量については、量子化誤差として近傍画素へ繰り越されるようになっている。この場合、出力むら補正データの値を８０〜ＦＦ（ｈｅｘ）とすれば、５０％から１００％の範囲でＬＥＤの光量、すなわち各画素の濃度を補正することができる。
【０１１９】
このように、補正演算部２００の補正分解能をＬＥＤ駆動部１１８の変調分解能とし、補正演算部２００において、変調分解能よりも高い分解能分に相当する（下位６ビット）補正量を量子化誤差として繰り越すようにすることで、変調分解能を画像データの分解能及び出力むら補正データの分解能の乗算結果（１２ビット）よりも低くすることができる。
【０１２０】
なお、図２７では、パルス幅変調の場合を例に示したが、強度変調の場合も同様にＬＥＤ駆動部１１８の変調分解能よりも高い分解能分に相当する（下位６ビット）補正量を量子化誤差として繰り越すようにすればよい。
【０１２１】
なお、上記では、光源装置として、ＳＬＥＤチップ６２を用いたＬＰＨ１６を例に説明したが、本発明はこれに限定されるものではない。例えば、図２８に示すように、１ライン分の画像データを格納するシフトレジスタ３００、ラッチ回路３０２、複数のＬＥＤ３０４、及び各ＬＥＤ３０４を駆動するための複数のドライバ３０６からなる駆動部３０８を備え、ラッチ回路３０２によりシフトレジスタ３００に格納された１ライン分の画像データをラッチし、各ドライバ３０６により対応する画像データに応じた電流値を補正データに基づいて補正した駆動電流をＬＥＤ３０４に供給して、各々のＬＥＤ３０４を画像データに応じた発光強度で発光させるスタティック駆動のＬＰＨ３１０にも適用可能である。また、図示は省略するが、ダイナミック駆動のＬＰＨや、ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）から画像データに基づいて変調した光ビームを出力し、この光ビームをポリゴンミラーなどで偏向することで主走査露光する光走査装置にも適用可能である。
【０１２２】
【発明の効果】
上記に示したように、本発明では、補正分解能を高めずとも高精度に出力むらを補正することができるという優れた効果を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる画像形成装置の概略構成図である。
【図２】ＬＥＤプリントヘッド（ＬＰＨ）の内部構成を示す断面図である。
【図３】ＬＥＤアレイの外観を示す斜視図である。
【図４】ＬＰＨのプリント基板上の回路構成図である。
【図５】ＳＬＥＤの構成を示す回路図である。
【図６】ＬＰＨ駆動部の詳細構成を示すブロック図である。
【図７】ＬＥＤ駆動部の一例（パルス幅変調を行う場合）を示すブロック図である。
【図８】図７のＬＥＤ駆動部に用いられる補正演算部の詳細構成を示すブロック図である。
【図９】図５に示したＳＬＥＤの動作タイミングチャートである。
【図１０】図５に示したＳＬＥＤのＬＥＤ発光状態を示す特性図である。
【図１１】ＬＥＤアレイ全体の動作を示すタイミングチャートである。
【図１２】図６で示したＬＰＨ駆動部の動作タイミングチャートである。
【図１３】量子化誤差の繰越パターンの一例を示す概念図である。
【図１４】量子化誤差の繰越パターンの一例を示す概念図である。
【図１５】量子化誤差の繰越パターンの一例を示す概念図である。
【図１６】量子化誤差の繰越パターンの一例を示す概念図である。
【図１７】量子化誤差の繰越パターンの一例を示す概念図である。
【図１８】量子化誤差の繰越パターンの一例を示す概念図である。
【図１９】量子化誤差の繰越パターンの一例を示す概念図である。
【図２０】量子化誤差の繰越パターンの一例を示す概念図である。
【図２１】量子化誤差の繰越パターンの一例を示す概念図である。
【図２２】量子化誤差の繰越パターンの一例を示す概念図である。
【図２３】量子化誤差の繰越パターンの一例を示す概念図である。
【図２４】（Ａ）、（Ｂ）は、互いにＳＬＡのロッドレンズ周期が異なるＬＰＨの出力プロファイルを示す図である。
【図２５】空間周波数と出力むらの比視感度曲線を示すグラフである。
【図２６】ＬＥＤ駆動部の別の一例（強度変調を行う場合）を示すブロック図である。
【図２７】ＬＥＤ駆動部の別の一例（画像データが多値データの場合）を示すブロック図である。
【図２８】ＬＰＨの別の一例を示すブロック図である。
【図２９】ＳＬＥＤ内のＬＥＤ単体の駆動回路図である。
【符号の説明】
１０ 画像形成装置
１２ 感光体ドラム
１６ ＬＰＨ
２６ ＬＰＨ駆動部
３２ 濃度検出回路
５０ ＬＥＤアレイ
５２ プリント基板
５４ ＳＬＡ
６２ ＳＬＥＤチップ
１１０ 画像データ展開部
１１２ 出力むら補正データ部
１１４ タイミング信号発生部
１１６ 基準クロック発生部
１１８ ＬＥＤ駆動部
１２６ 制御部
２００ 補正演算部
２０２ ＰＤＯＭＶ
２０４ 直線性補正部
２１０ ＡＮＤ回路
２１２ 量子化誤差繰越用メモリ
２１４ 加算器
２５０ ＡＮＤ回路
２５２ パルス発生器
２５４ ＦＥＴ
２５６ ４ｂｉｔＤＡＣ
２５８ トランジスタ
２７０ 乗算器
３００ シフトレジスタ
３０２ ラッチ回路
３０６ ドライバ
３０８ 駆動部
３１０ ＬＰＨ
【発明の属する技術分野】
本発明は、画像形成装置に係わり、特に、所定方向に配列された複数の画素各々に対応するように画像データに基づく光ビームを感光体に照射する光源装置と、前記光源装置の出力むらを補正するために前記複数の画素各々に対して予め定められた補正データを記憶するための記憶手段と、前記補正データに基づいて前記複数の画素各々に対応する前記光源装置の出力光量を補正する補正手段と、を備えた画像形成装置に関する。
【０００２】
【従来の技術】
近年、プリンタや複写機やファクシミリ等の画像形成装置の印字ヘッドとして、自己走査型ＬＥＤ（ＳＬＥＤ：Ｓｅｌｆ−ｓｃａｎｎｉｎｇ ＬＥＤ）アレイを適用したＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ Ｈｅａｄ）が提案されている。ＳＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用し、このサイリスタ構造の適用により、前記スイッチ部を発光点と同一のチップ上に配置することが可能な発光光源アレイである。
【０００３】
このＳＬＥＤは、スイッチのオン・オフタイミングを二本の信号線によって、選択的に発光させることができるため、データ線を共通化することができ、配線が簡素化できる。
【０００４】
ここで、スイッチのオン・オフの動作原理を、図２９に示すサイリスタ９０の等価回路を用いて説明すると、サイリスタ９０がオフのとき、トリガをハイレベルとすると、電流Ｉｔｒが点Ｐへ流れ、同時に点ＰからトランジスタＱ２のベースへ電流Ｉｂ２が流れる（Ｉｔｒ≒Ｉｂ２）。これにより、トランジスタＱ２がオンし、このトラジスタＱ２のコレクタ電流が流れる。すなわち、トランジスタＱ１のベース電流Ｉｂ１が流れることになり、トランジスタＱ１もオンとなる。
【０００５】
トランジスタＱ１がオンとなると、トランジスタＱ１のコレクタ電流ＩＣ１が流れ、点Ｐの電圧が上昇し、電流Ｉｔｒが流れなくなる。しかし、トランジスタＱ１のコレクタ電流Ｉｃ１がトランジスタＱ２のベースへ流れるため（電流Ｉｂ２）、トランジスタＱ２はオン状態が維持される。
【０００６】
これにより、トリガがローレベルとなっても、トランジスタＱ１及びトランジスタＱ２はオン状態を維持する。この状態で電圧ＶＥＥが保持され、ＬＥＤは点灯可能であり、パルス幅変調を行うことで、所定の光量を得ることができる。
【０００７】
なお、サイリスタ９０をオフするには、トランジスタＱ１がオンでも、トランジスタＱ２にベース電流が流れないようにする。すなわち、サイリスタ９０の自己保持状態のとき、電圧ＶＥＥを０Ｖにすると、点Ｐの電圧がハイインピーダンスとなり、寄生容量に貯まった電荷が高抵抗Ｒを通じて放電され、この結果トランジスタＱ１及びトランジスタＱ２はオフとなる。
【０００８】
なお、実際の動作速度は、各サイリスタのＴｕｒｎ Ｏｎ Ｔｉｍｅ（立ちあがり時間） とＴｕｒｎ Ｏｆｆ Ｔｉｍｅ（立下り時間）とにより決定される。すなわち、転送制御クロック（前記２つの制御信号）Ｖ１、Ｖ２の変化に対して実際にサイリスタがオンするまでの時間（Ｔｕｒｎ Ｏｎ Ｔｉｍｅ）は、データ信号（画像信号）を送ることができない。また、サイリスタは、ＰＮＰ接続の飽和状態を使用するため、Ｔｕｒｎ Ｏｆｆ Ｔｉｍｅは、Ｔｕｒｎ Ｏｎ Ｔｉｍｅよりも非常に長い時間となる。このため、例えば、Ｎ（Ｎは正の整数）番目の点ＰのＴｕｒｎ Ｏｆｆから、Ｎ＋２番目のＴｕｒｎ Ｏｎまでには、Ｎ番目のＬＥＤが点灯しない電位まで、Ｎ番目の点Ｐが下がっている必要がある。
【０００９】
このような動作原理のＬＰＨに用いられる上記アレイ状の光源では、発光点の光量ばらつきが、画像にすじ（出力むら）を発生させる原因となる。また、発光素子や駆動回路、光学系として使用されるセルフォックレンズアレイ（ＳＬＡ：Ｓｅｌｆ−ｆｏｃｕｓ Ｌｅｎｓ Ａｒｒａｙ）のバラツキによっても主走査方向に光量がばらつき、出力むらが生じる。一般に、ＬＰＨでは、これらの出力むらを低減するために補正を行っているが、高精度に補正を行うために、補正分解能を高めると、回路構成が複雑になる。
【００１０】
このため、特許文献１には、補正分解能を高精度にすることなく出力むらを低減するための技術が開示されている。詳しくは、各ＬＥＤの露光エネルギーを測定し、この露光エネルギーの値に、隣接するＬＥＤの補正後の露光エネルギーと理想露光エネルギーとの誤差と、前回算出した誤差との和を加算し、加算後の値が理想露光エネルギーを中心として補正分解能の範囲となるように補正データを決定し、補正の量子化誤差を次々と繰越し、主走査方向に誤差を拡散して補正するようになっている。
【００１１】
【特許文献１】
特開２００１−１１３７４９号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載の技術では、予め各ＬＥＤの補正データに量子化誤差を分散しており、隣接するＬＥＤが点灯されなかった場合には、量子化誤差を分担させることができない、すなわち点灯しないドットにも量子化誤差が分配されるため、スクリーンによっては補正誤差が生じてしまうという問題があった。また、主走査方向にのみ誤差分配を行うため、木目細やかな補正を行うことができず、画像にすじが残ってしまうことがあった。
【００１３】
本発明は上記問題点を解消するためになされたもので、補正分解能を高めずとも高精度に出力むらを補正することができる画像形成装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、所定方向に配列された複数の画素各々に対応するように画像データに基づいて変調した光ビームを感光体に照射する光源装置と、前記光源装置の出力むらを補正するために前記複数の画素各々に対して予め定められた補正データを記憶するための記憶手段と、前記複数の画素各々に対応する前記光源装置の光出力を対応する前記補正データに基づいて補正する補正手段と、を備えた画像形成装置において、前記補正データの分解能が、前記補正手段において補正可能な補正分解能よりも高く設定され、前記補正手段が、各画素について前記補正分解能よりも高い分解能の補正分を該画素の近傍画素の補正データとして繰り越していく、ことを特徴としている。
【００１５】
請求項１に記載の発明によれば、補正手段では、各画素の光出力を補正した際に、補正手段で補正できる補正分解能が補正データの分解能よりも低くいために、補正しきれずに残った補正分解能よりも高い分解能の補正分（量子化誤差）を、当該画素の近傍画素の補正データとして繰越し、繰越先の画素の補正データに足し合わされるので、補正分解能が低くても、木目細やかな補正が可能である。また、点灯されない画素に対して繰り越された補正分は、繰越順序に従って該点灯されない画素から次の画素へと該繰り越された補正分が繰り越されるので、補正誤差の発生を防止することができる。したがって、補正分解能を高めずとも高精度に出力むらを補正することができる。
【００１６】
なお、ここでいう隣接画素とは、補正分の繰越元の画素から予め定められた範囲内（視覚により出力むらを判別できるピッチ以下など）の画素であればよい。
【００１７】
例えば、請求項２に記載されているように、前記補正手段は、前記所定方向に隣接する２画素間で、前記補正分解能よりも高い分解能の補正分を互いに繰り越す、ようにしてもよい。
【００１８】
また、例えば、請求項３に記載されているように、前記補正手段は、各画素の当前記補正分解能よりも高い分解能の補正分を、前記所定方向、前記所定方向と直交する方向、及び、前記所定方向及び前記所定方向と直交する方向と交差する方向の少なくとも１方向の当該画素と隣接する画素へ繰り越す、ようにしてもよい。
【００１９】
また、例えば、請求項４に記載されているように、前記補正手段は、前記所定方向に配列された複数の画素を所定画素数ごとに分割した各ブロック内で、前記所定方向を繰越方向として、各画素の当前記補正分解能よりも高い分解能の補正分を当該画素と前記繰越方向に隣接する画像へ繰越し、且つ繰越方向最後部の画素で繰り越された前記補正分については、前記所定方向と直交する方向の近傍画素へ繰り越す、ようにしてもよい。この場合、補正により画像にブロック毎の筋が生じる恐れがあるため、請求項５に記載されているように、視覚によりむらが判別可能なピッチ以下の単位で前記ブロックに分割し、たとえブロック毎の筋が生じたとしても人間には視認できないようにするとよい。
【００２０】
ところで、画像データが多値データ（複数ビット）の場合、各画素の画像データの値と補正データの値とを乗算し、その結果に基づいて光ビームを変調するのが一般的であるが、画像データの分解能及び補正データの分解能の乗算結果に相当するだけの光ビームの変調分解能が要求されるため、光源装置の駆動回路が複雑になってしまう。
【００２１】
このため、請求項６に記載されているように、前記画像データの分解能及び前記補正データの分解能の乗算結果が、前記光ビームの変調可能な変調分解能よりも高い場合は、前記補正分解能を前記変調分解能とし、画像データの値と補正データの値と乗算結果のうち、変調分解能を超える分を近傍画素の補正データとして繰り越すようにすれば、変調分解能を高めずとも補正を行うことができる。
【００２２】
なお、上記の画像形成装置においては、前記光源装置として、複数の発光素子を所定方向に配列した発光素子アレイを用いることができる。この場合、自己走査型ＬＥＤを用いた前記発光素子アレイとすれば、１チップで駆動でき、装置の小型化に有利である。
【００２３】
【発明の実施の形態】
次に、図面を参照して本発明の実施形態を詳細に説明する。
【００２４】
（全体構成）
図１には本発明が適用された画像形成装置の全体構成概略図が示されている。図１に示すように、画像形成装置１０は、矢印Ａ方向に定速回転する感光体ドラム１２を備えている。
【００２５】
この感光体ドラム１２の周囲には、感光体ドラム１２の回転方向に沿って、帯電器１４、光源装置としてのＬＥＤプリンタヘッド（ＬＰＨ）１６、現像器１８、転写ローラ２０、クリーナ２２、イレーズランプ２４が順に配設されている。
【００２６】
すなわち、感光体ドラム１２は、帯電器１４によって表面が一様に帯電された後、ＬＰＨ１６によって光ビームが照射されて、感光体ドラム１２の回転により副走査がなされて、感光体ドラム１２上に潜像が形成される。なお、ＬＰＨ１６はＬＰＨ駆動部２６と接続されており、ＬＰＨ駆動部２６によって点灯制御されて、画像データに基づいて光ビームを出射するようになっている。
【００２７】
形成された潜像には、現像器１８によってトナーが供給されて、感光体ドラム１２上にトナー像が形成される。感光体ドラム１２上のトナー像は、転写ローラ２０によって、図示しない用紙トレイから搬送されてきた用紙２８に転写される。転写後に感光体ドラム１２に残留しているトナーはクリーナ２２によって除去され、イレーズランプ２４によって除電された後、再び帯電器１４によって帯電されて、同様の処理を繰り返す。
【００２８】
一方、トナー像が転写された用紙２８は、加圧ローラ３０Ａと加熱ローラ３０Ｂからなる定着器３０に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙２８上に所望の画像が形成される。画像が形成された用紙２８は装置外へ排出される。
【００２９】
また、感光体ドラム１２の周囲で、且つ現像器１８と転写ローラ２０の間には、感光体ドラム１２に対向して濃度検出回路３２が備えられている。濃度検出回路３２は、例えばテスト用パッチ（濃度見本）を形成した際に、感光体ドラム１２上のトナー像の濃度を検出するようになっている。この濃度検出回路３２の出力は、制御部１２６に接続され、制御部１２６は、ＬＰＨ１６を駆動するためのＬＰＨ駆動部２６と接続され、ＬＰＨ駆動部２６はＬＰＨ１６と接続されている。
【００３０】
（ＬＰＨの詳細構成）
次に、ＬＰＨ１６の構成を詳細に説明する。ＬＰＨ１６は、図２に示すように、ＬＥＤアレイ５０と、ＬＥＤアレイ５０を支持するとともに、ＬＥＤアレイ５０の駆動を制御する各種信号を供給するための回路７０（詳細後述）とが形成されたプリント基板５２と、セルフォックスレンズアレイ（ＳＬＡ）５４を備えている。
【００３１】
プリント基板５２は、ＬＥＤアレイ５０の取り付け面を感光体ドラム１２に対向させて、ハウジング５６内に配設され、板バネ５８によって支持されている。
【００３２】
ＬＥＤアレイ５０は、図３に示すように、感光体ドラム１２の軸線方向（主走査方向）に沿って複数のＬＥＤ６０が配列されて構成されたＳＬＥＤチップ６２が、さらに複数個直列に配列して構成されており、感光体ドラム１２の軸線方向に、所定の解像度で光ビームを照射することができるようになっている。なお、本実施の形態では、ＳＬＥＤチップ６２が５８個直列に整列されてＬＥＤアレイ５０が構成されており、各ＳＬＥＤチップ６２には、１２８個のＬＥＤ６０が６００ＳＰＩ（ｓｐｏｔｓ ｐｅｒ ｉｎｃｈ）間隔で配列されている。
【００３３】
ＳＬＡ５４は、図２に示すように、ＳＬＡホルダー６４によって支持されており、各ＬＥＤ６０から出射された光ビームを感光体ドラム１２上に結像させる。
【００３４】
次に、プリント基板５２上の回路構成について説明する。図４には、プリント基板５２上に形成されている回路７０が示されている。
【００３５】
図４に示されるように、回路７０には、５８個のＳＬＥＤチップ６２が備えられている。なお、以下では、各ＳＬＥＤチップ６２を区別する場合は、それぞれのＳＬＥＤチップ６２に対して１〜５８のチップ番号を付与して説明する。また各ＳＬＥＤチップ６２毎に設けられた部材、及び信号についても、各々の符号末尾に対応するＳＬＥＤチップ６２を表す「＿ｎ」（ｎは１〜５８のチップ番号）を付与しており、対応するＳＬＥＤチップ６２を区別せずに総称して説明する場合には、符号末尾の「＿ｎ」は省略する。
【００３６】
回路７０には、ＳＵＶライン７４及びＶＧＡライン７６が設けられている。また、回路７０には、ＬＰＨ駆動部２６から、各ＳＬＥＤチップ６２に対する点灯制御信号ΦＩ＿ｎ（ｎは１〜５８のチップ番号）、転送信号ＣＫ１、ＣＫ２、及びスタート信号ＣＫＳが入力されるようになっている。
【００３７】
各ＳＬＥＤチップ６２は、ＶＧＡ端子７８、ＳＵＢ端子８０、ΦＩ入力端子８２、ＣＫ１入力端子８４、ＣＫ２入力端子８６、及びΦＳ入力端子８８を備えている。
【００３８】
ＶＧＡ端子７８はＶＧＡライン７６、ＳＵＢ端子８０はＳＵＢライン７４と接続されており、各ＳＬＥＤチップ６２に所定電圧が供給される。
【００３９】
各ＳＬＥＤチップ６２には、ΦＩ入力端子８２を介して、当該ＳＬＥＤチップ６２に対する点灯制御信号ΦＩが入力される。また、ＣＫ１入力端子８４、ＣＫ２入力端子８６、ΦＳ入力端子８８を介して、転送信号ＣＫ１、ＣＫ２、及びスタート信号ＣＫＳがそれぞれ入力される。
【００４０】
次に、図５を参照して、ＳＬＥＤチップ６２の各ＬＥＤ６０を駆動するために設けられたＳＬＥＤチップ６２内部の回路構成について説明する。なお、各ＬＥＤ６０を駆動するための回路構成は、基本的には図２９に示した単体の駆動回路の組み合わせであるため、サイリスタ９０等の詳細についての説明はここでは省略する。
【００４１】
ＳＬＥＤチップ６２では、当該ＳＬＥＤ６２内に配列されている複数（１２８個）のＬＥＤ６０の各々に対して、サイリスタ９０が設けられており、各サイリスタ９０のアノード側はＳＵＢ端子８０と接続されている。
【００４２】
初段のサイリスタ９０のゲート側と接続する点Ｐ１（点Ｐに続く数字は、複数配列されたＬＥＤ６０の順番を示す）は、ΦＳ入力端子８８と接続されており、ＳＬＥＤチップ６２のＬＥＤ６０を点灯させるトリガとして、スタート信号ΦＳ（電圧）が点Ｐ１に印加されるようになっている。なお、図５では、ＬＰＨ１６における主走査方向に配列されたＬＥＤ６０を順にＬＥＤ（１）、（２）、（３）、（４）、…、として、配列順序を示す数値を括弧内に示している。以降、ＬＥＤ６０を区別する場合はこれに従う。
【００４３】
また、各段のサイリスタ９０のゲート側と接続する点Ｐ（１〜１２８）は、ダイオード９２を介して直列接続されている。また、各段の点Ｐ（１〜１２８）は、それぞれ抵抗９４を介して、ＶＧＡ端子７８と接続するベース線９６に接続されている。ベース線９６は、初段で所定の電圧を維持し、各段に行くに従い、所定電位（Ｖｆ）ずつ低下するようになっている。
【００４４】
また、点Ｐ（１〜１２８）は、ＬＥＤ６０のアノード側に接続されており、ＬＥＤ６０のカソード側は、ΦＩ入力端子８２と接続され、各段の点灯制御信号となるパルス波を出力する点灯制御信号線９８に接続されている。この点灯制御信号がローレベル（Ｌ）のときに、点Ｐ（１〜１２８）をゲートとするサイリスタ９０がＯＮしていれば、ＬＥＤ６０は点灯する。
【００４５】
また、奇数段のサイリスタ９０のカソード側は第１の転送線１００に接続され、偶数段のサイリスタ９０のカソード側は第２の転送線１０２に接続されており、各々転送信号ＣＫ１、ＣＫ２が供給される。この転送信号ＣＫ１、ＣＫ２に従って、前記点Ｐ（１〜１２８）の電位が所定電位（Ｖｆ）ずつ上昇されるようになっている。すなわち、点Ｐの電位が、初段の点Ｐ１から後段へと順に、ＬＥＤ６０を点灯可能な所定電位に到達し、ＳＬＥＤチップ６２の自己走査が可能となる。
【００４６】
（ＬＰＨ駆動部の詳細構成）
次に、図６を参照して、ＬＰＨ駆動部２６の構成を詳細に説明する。
【００４７】
ＬＰＨ駆動部２６は、画像データ展開部１１０、本発明の記憶手段としての出力むら補正データ部１１２、タイミング信号発生部１１４、基準クロック発生部１１６を備えている。また、ＬＰＨ駆動部２６には、各ＳＬＥＤチップ６２毎にＬＥＤ駆動部１１８＿ｎ（ｎは１〜５８のチップ番号）が設けられている。
【００４８】
画像データ展開部１１０は、画像メモリ（図示省略）から画像データがシリアルに送信されて入力されるようになっている。また、画像データ展開部１１０は、各ＬＥＤ駆動部１１８と接続されている。画像データ展開部１１０は、画像メモリから送られてきた画像データを１〜１２８ドット目、１２９〜２５６ドット目、…、７２９７〜７４２４ドット目と各ＳＬＥＤチップ６２毎の画像データに分割するとともに、分割した画像データを各々対応するＬＥＤ駆動部１１８へ出力する。なお、以下では、説明の簡便化のために、画像データを１ビットのデータとして説明する。
【００４９】
出力むら補正データ部１１２には、ＬＰＨ１６の出力むらを補正するための各ＬＥＤ６０毎に予め定められた出力むら補正データが格納されている。出力むら補正データとしては、例えば露光量のバラツキに応じた基準パルス数が記憶されている。この出力むら補正データは、予め、ＬＰＨ１６による各ドライバ（すなわちＬＥＤ）毎の光出力を計測し、各出力が略均一になるように求められて、ＥＥＰＲＯＭなどの不揮発性メモリ１２０に記憶されており、電源投入時に、不揮発性メモリ１２０から読み出されて出力むら補正データ部１１２に格納されるようになっている。なお、本実施の形態では、出力むら補正データを８ビットデータとした場合を例に説明する。
【００５０】
この出力むら補正データ部１１２は、各ＬＥＤ駆動部１１８と接続されており、各画素の出力むら補正データを各々対応するＬＥＤ駆動部１１８へ出力する。
【００５１】
基準クロック発生部１１６は、制御部１２６、タイミング信号発生部１１４、及び各ＬＥＤ駆動部１１８＿ｎ（ｎはチップ番号）と接続されている。制御部１２６から光量調節データが入力されるようになっており、入力された光量調節データに応じた周波数のクロックを発生し、基準クロックとして、タイミング信号発生部１１４、及び各ＬＥＤ駆動部１１８＿ｎ（ｎはチップ番号）へ供給する。すなわち、制御部１２６からの光量調節データにより基準クロックの周波数が可変（調整）される。
【００５２】
タイミング信号発生部１１４は、制御部１２６と接続されており、水平同期信号（ＨＳＹＮＣ）が入力されるようになっている。タイミング信号発生部１１４は、基準クロック発生部１１６からの基準クロックを基に、制御部１２６からの水平同期信号（ＨＳＹＮＣ）と同期して、転送信号ＣＫ１、ＣＫ２、スタート信号電圧ＣＫＳを生成して、ＬＰＨ１６の回路７０へ供給する。なお、スタート信号電圧ＣＫＳは、抵抗１２８（図５参照）を介することによりスタート信号ΦＳとなってＬＰＨ１６の各ＳＬＥＤチップ６２に供給される。
【００５３】
なお、前述のように、基準クロックの周波数は光量調節データに応じて変化するため、タイミング信号発生部１１４には、制御部１２６からの光量調節データも入力され、光量調節データから基準クロックの周波数を把握し、転送信号ＣＫ１、ＣＫ２の周波数や位相差などを調整する（後述の重なり時間Ｔａ、待機時間Ｔｂの長さ）ようになっている。
【００５４】
また、タイミング信号発生部１１４は、出力むら補正データ部１１２及び画像データ展開部１１０とも接続されており、基準クロック発生部１１６からの基準クロックを基に、制御部１２６からのＨＳＹＮＣ信号と同期して、画像データ展開部１１０から各画素に対応した画像データを読み出すためのデータ読出し信号及び、出力むら補正データ部１１２から各画素に対応した出力むら補正データを読み出すためのデータ読出し信号を各々に対して出力している。
【００５５】
さらに、タイミング信号発生部１１４は、ＬＥＤ駆動部１１８とも接続されており、基準クロック発生部１１６からの発振信号を基に、制御部１２６からのＨＳＹＮＣ信号と同期して、ＳＬＥＤの点灯開始のトリガ信号ＴＲＧを出力している。
【００５６】
ＬＥＤ駆動部１１８は、前述したように、画像データ、出力むら補正データ、基準クロック、及びトリガ信号ＴＲＧが入力され、トリガ信号ＴＲＧに同期して、各画素の点灯時間を出力むら補正データに基づいて補正し、画像データに基づいて各画素のＬＥＤ６０を点灯するための制御信号ＣＫＩ＿ｎ（ｎは１〜５８のチップ番号）を生成する。この制御信号ＣＫＩ＿ｎは、それぞれ抵抗１５０＿ｎ（ｎは１〜５８のチップ番号）を介することにより点灯制御信号ΦＩ＿ｎ（ｎは１〜５８のチップ番号）となってＬＰＨ１６の各々対応するＳＬＥＤチップ６２に供給される。
【００５７】
詳しくは、ＬＥＤ駆動部１１８は、図７に示すように補正演算部２００、ＰＤＯＭＶ（プリセッタブルデジタルワンショットマルチバイブレータ）２０２、及び直線性補正部２０４を含んで構成されている。
【００５８】
補正演算部２００は、本発明の補正手段に対応し、出力むら補正データ及び画像データが入力され、出力むら補正データに応じて補正した点灯時間を表す点灯信号Ｙを生成するものである。本実施の形態では、この補正演算部２００の補正精度は４ビット（１６段階で補正可能）であり、各画素について８ビットの出力むら補正データのうち上位４ビット分に相当する補正量だけ補正を行い、補正分解能よりも高い分解能の補正分、すなわち残りの下位４ビット分の補正量（量子化誤差）については、近傍の画素の補正データとして繰り越すようになっている（詳細後述）。なお、出力むら補正データは、後述の加算器２１４でのオーバーフローを防止するために、００〜Ｆ０（ｈｅｘ：１６進数）までの値を取るように予め定められている。
【００５９】
補正演算部２００の出力は、ＰＤＯＭＶ２０２（より詳しくはＳＥＴＤＡＴＡ端子）と接続されており、ＰＤＯＭＶ２０２には点灯信号ＹがＳＥＴＤＡＴＡ信号として入力される。また、ＰＤＯＭＶ２０２には、トリガ信号ＴＲＧ及び基準クロックも入力されるようになっている。ＰＤＯＭＶ２０２は、トリガ信号ＴＲＧに同期して、ＳＥＴＤＡＴＡに応じた基準クロック数の点灯パルスを発生するものであり、点灯信号Ｙの値に応じたパルス幅の点灯パルスが出力されることになる。
【００６０】
ＰＤＯＭＶ２０２の出力（ＯＵＴ端子）は、直線性補正部２０４に接続されている。直線性補正部２０４では、各ドライバ（すなわち各ＬＥＤ６０）の発光開始時間のばらつきを補正するために各ドライバ毎に予め定められた遅延時間を表す遅延データを格納しており、この遅延データに応じた時間だけ、入力点灯パルスを遅延させて出力する。直線性補正部２０４から遅延されて出力された点灯パルスは、ＭＯＳＦＥＴ１７２を介してＬＰＨ１６の当該ＬＥＤ駆動部１１８と対応するＳＬＥＤチップ６２へ、制御信号ＣＫＩ＿ｎ（ｎは１〜５８のチップ番号）として出力される。
【００６１】
なお、遅延データは、予め、ＬＰＨ１６による各画素毎の光出力を計測し、例えば、（基準クロックの１０クロック分の点灯パルスでの露光量）／（基準クロックの２０クロック分のパルス分点灯パルスでの露光量）＝０．５に最も近い値をとるように定められて、予め異なる所定時間点灯パルスを遅延させるためのデータを設定しておいてその中から上記式を満たすデータを選択すればよい。この遅延データは、ＥＥＰＲＯＭなどの不揮発性メモリ１２０に記憶されており、電源投入時に、不揮発性メモリ１２０から読み出されて出力むら補正データ部１１２に格納されるようになっている。
【００６２】
次に、補正演算部の構成について説明する。図８に示すように、補正演算部２００は、ＡＮＤ回路２１０、量子化誤差繰越用メモリ２１２、加算器２１４、及びバッファ２１６を備えて構成されている。なお、以下では、各部に入力される信号のビットを［ｎ：ｍ］で示して説明し、例えば［７：０］であれば、０ビット目から７ビット目までの信号を示す。
【００６３】
補正演算部２００では、入力された出力むら補正データＣＲはＡＮＤ回路２１０に、画像データＶはＡＮＤ回路２１０及びバッファ２１６に入力されるようになっている。
【００６４】
ＡＮＤ回路２１０は、入力された出力むら補正データＣＲ（８ビット）と画像データＶ（１ビット）とをＡＮＤ演算して、８ビットの演算結果Ａ［７：０］を出力する。すなわち、画像データＶが１（ＯＮ）のときは出力むら補正データＣＲの値、画像データＶが０（ＯＦＦ）のときは０が演算結果Ａとして出力される。この演算結果Ａは、後段の加算器２１４に入力されるようになっている。
【００６５】
加算器２１４には、量子化誤差繰越用メモリ２１２から当該画素に繰り越された量子化誤差を表す４ビットの量子化誤差データＢ［３：０］が入力されるようになっている。加算器２１４は、ＡＮＤ回路２１０及び量子化誤差繰越用メモリ２１２からの入力データを加算し、８ビットの演算結果Ｙ［７：０］を出力する。
【００６６】
加算器２１４の出力は、この演算結果Ｙ［７：０］の上位４ビットと下位４ビット、すなわちＹ［７：４］分の信号線と、Ｙ［３：０］分の信号線とに分割される。Ｙ［７：４］分の信号線は、バッファ２１６によりタイミングを合わせて出力された画像データＶ（１ビット）を表す信号Ｙ８の信号線と合流され、画像データＶを最上位の５ビット目とした信号Ｙ［８：４］が生成され、この信号が点灯信号Ｙとして補正演算部２００から出力される。すなわち、５ビットの点灯信号Ｙのうちの上位１ビットは、画像データＶを表し、下位４ビットは、出力むら補正データ及び近傍画素から繰り越された量子化誤差による補正量を表している。
【００６７】
したがって、例えば画像データＶが１（ＯＮ）の場合は、補正しない場合の点灯信号Ｙの値は１６で、制御信号ＣＫＩのパルス幅は基準クロックの１６クロック分となるが、補正演算部２００の補正により点灯信号Ｙの値は、１６〜３１の何れかの値を取り、出力むら補正データ及び量子化誤差に応じて、制御信号ＣＫＩのパルス幅が基準クロックの１６〜３１クロック分の間で調整されることになる。
【００６８】
一方、下位４ビットＹ［３：０］分の信号線は、量子化誤差繰越用メモリ２１２と接続されており、加算器２１４の加算結果の下位４ビットについては、近傍の画素への繰越分として量子化誤差繰越用メモリ２１２に格納されるようになっている。近傍の画素への繰越パターン（詳細後述、図１３〜図２２）は、量子化誤差繰越用メモリ２１２にデータを読書きする際のアドレス制御により定めることができる。
【００６９】
（作用）
次に、本実施の形態の作用について説明する。まず、図９及び図１０のタイミングチャートを参照して、ＳＬＥＤチップ６２の動作について説明する。
【００７０】
図９及び図１０に示されるように、スタート信号ΦＳ（ＣＫＳ）をハイレベル（Ｈ）とすることで、点Ｐ１電位がＨとなり、点Ｐ１からダイオード９２を通じて接続されている点Ｐ２の電位は、Ｐ２＝Φｓ−Ｖｆ（ＬＥＤの電圧降下による）となる。同様に、点Ｐ３の電位は、Ｐ３＝Ｐ２−Ｖｆ、点Ｐ４の電位は、Ｐ４＝Ｐ３−Ｖｆ、…、点ＰＮの電位は、ＰＮ＝Ｐ（Ｎ−１）−Ｖｆとなる。但し、Φｇａ電位で飽和するため、Φｇａ以下には下がらない。
【００７１】
ここで、ＣＫ１がＬになると、Ｐ１のサイリスタ９０がオンし、このとき、点Ｐ１の電位はΦＳ→０Ｖ、ＣＫ１の電位はΦ１→−Ｖｆとなる。ここで、点Ｐ１と同等、すなわち奇数段目の点Ｐは、２Ｖｆ単位で電位が下がっているため、オンしない。
【００７２】
この状態でΦＩをＨ→Ｌとすることで、１段目のＬＥＤ６０を点灯することができる。また、ΦＩをＬ→Ｈとすることで、１段目のＬＥＤ６０は消灯し、このとき、ΦＩの電位は−Ｖｆとなる。
【００７３】
次に、ＣＫ２をＬにすることで、Ｐ２のサイリスタ９０がオンし、Ｐ２＝０Ｖ、Ｐ３＝−Ｖｆ、Ｐ４＝−２Ｖｆとなる。このとき、ＣＫ２の電位Φ２が−Ｖｆとなるため、Ｐ４以降の偶数段目のサイリスタ９０はオンしない。
【００７４】
Ｐ２のサイリスタ９０がオンしたところで、ＣＫ１→Ｈとすることで、次のデータ信号で１段目のＬＥＤ６０が点灯しないように、Ｐ１のサイリスタ９０をオフする。
【００７５】
この状態で、ΦＩをＨ→Ｌとすることで、２段目のＬＥＤ６０が点灯する。このとき、ΦＩの電位は−Ｖｆとなる。その後、ΦＩをＬ→Ｈとすることで、２段目のＬＥＤ６０が消灯する（ΦＩの電位が０Ｖ）。
【００７６】
以下、ＣＫ１は奇数段目のサイリスタ９０（及びＬＥＤ６０）のオン（点灯）を制御し、ＣＫ２は偶数段目のサイリスタ９０（ＬＥＤ６０）のオン（点灯）を制御するとともに、点灯制御信号ΦＩによって各ＬＥＤ６０による露光量を制御することができる。
【００７７】
ＬＰＨ１６では、ＬＰＨ駆動部２６により、５８個のＳＬＥＤチップ６２の各々に対して同時に上記の制御が行われて、ＬＥＤ６０が点灯される。これにより、図１１のように、同時に全てのＳＬＥＤチップ６２において自己走査が行われて、感光体ドラム１２に画像が書込まれる。
【００７８】
このとき、各ＬＥＤ６０の点灯可能期間をＴ１とし、ＣＫ１又はＣＫ２の立下りタイミングから、ＣＫ２又はＣＫ１の立下りタイミングまでの１サイクル周期をＴ、現段のサイリスタ９０がオンするための時間をＴａ、前段のサイリスタ９０がオフするための時間をＴｂとすると、
Ｔ１＝Ｔ−Ｔａ−Ｔｂ
となる。この点灯可能期間（Ｔ１）内で、各ＳＬＥＤチップ６２に対する点灯制御信号ΦＩ（１〜５８）をＬレベルとする時間を各々制御することで、点灯時間、すなわち各ＬＥＤ６０による露光量を制御することができる。
【００７９】
次に、ＬＰＨ駆動部２６の動作について、図１２のタイミングチャートを参照して説明する。
【００８０】
なお、ＬＰＨ駆動部２６では、基準クロック発生部１１６において、制御部１２６からの光量調整データに基づいた周波数の基準クロックを生成している。すなわち、制御部１２６では、濃度検出回路３２による実際の露光により形成されたテスト用パッチの濃度の検出結果に基づいて、テスト用パッチの濃度が薄いときは、光量調整データにより基準クロックの周波数を低くすることで露光時間を長し、テスト用パッチの濃度が濃いときは、光量調整データにより基準クロックの周波数を高くして、露光時間を短くする。
【００８１】
この基準クロック発生部１１６で生成された基準クロックは、タイミング信号発生部１１４及びＬＥＤ駆動部１１８に供給されている。
【００８２】
ＬＰＨ駆動部２６では、水平同期信号ＨＳＹＮＣが入力されると、タイミング信号発生部１１４により、スタート信号電圧ＣＫＳが生成されて、各ＳＬＥＤチップ６２に自己走査を開始するためのスタート信号ΦＳが供給される。また、これと同時に、サイリスタ９０のオン状態を転送するための二相の転送信号ＣＫ１、ＣＫ２が生成される。転送信号ＣＫ１、ＣＫ２は、図１３に示したように、現段のサイリスタ９０がオンするための重なり時間Ｔａと、前段のサイリスタ９０がオフするための待機時間Ｔｂと、を含んで各ＳＬＥＤチップ６２の１画素の点灯周期を構成している。
【００８３】
また、ＬＰＨ駆動部２６では、タイミング信号発生部１１４では、水平同期信号ＨＳＹＮＣと同期して、データ読出し信号及びトリガ信号ＴＲＧを生成する。このデータ読出し信号により、画像データ展開部１１０及び出力むら補正データ部１１２から画像データＶ及び出力むら補正データＣＲの読み出しが開始され、読み出された画像データＶ及び出力むら補正データＣＲは順次各ＬＥＤ駆動部１１８へ供給される。
【００８４】
各ＬＥＤ駆動部１１８では、トリガ信号ＴＲＧに同期して、画像データに基づいて各ＬＥＤ６０を点灯するための制御信号ＣＫＩを生成するが、このとき補正演算部２００により、量子化誤差繰越用メモリ２１２のアクセスアドレスを定め（アドレス制御）、量子化誤差繰越用メモリ２１２から点灯対象の画素（ＬＥＤ）に対して繰り越された量子化誤差を読出して、出力むら補正データと量子化誤差に基づいて制御信号ＣＫＩのパルス幅を補正して点灯時間を補正する。また、補正演算部２００の補正分解能（４ビット）よりも出力むら補正データ（８ビット）の分解能の方が高いため、この補正後に、補正演算部２００で補正しきれずに残った量子化誤差については、近傍の画素へ繰り越す量子化誤差として量子化誤差繰越用メモリ２１２に書込む。なお、図１２は、図１３に示すように隣接する２画素間で量子化誤差を繰り越すようにアドレス制御する場合を例に示している。
【００８５】
詳しくは、補正演算部２００では、各画素について、ＡＮＤ回路２１０で画像データＶと出力むら補正データＣＲとをＡＮＤ演算し、加算器２１４でこの演算結果に、量子化誤差繰越用メモリ２１２から該画素に対して近傍の画素から繰り越された量子化誤差を読み出して加算し、加算結果の上位４ビットに画像データＶを最上位ビットとして加えて５ビットの点灯信号Ｙを生成し、ＰＤＯＭＶ２０２により、この点灯信号Ｙだけトリガ信号ＴＲＧから基準クロックのクロック数をカウントし、該点灯信号Ｙの値に応じたパルス幅の制御信号ＣＫＩを生成する。この制御信号ＣＫＩが該画素に対応するＬＥＤの点灯パルス幅となる。
【００８６】
また、加算器２１４での加算結果の下位４ビットは、量子化誤差として量子化誤差繰越用メモリ２１２へ書込まれる。これにより、出力むら補正データと量子化誤差を加算し、その結果上位４ビットを用いて点灯時間を補正し、下位４ビットについては、量子化誤差として近傍の画素へ繰り越されるようになっている。これにより、補正演算部２００の補正分解能（４ビット）が、出力むら補正データの分解能（８ビット）よりも小さくても、補正しきれない分は量子化誤差として近傍の画素へ繰り越して補正が行われるので、出力むら補正データの分解能並みの高精度な補正を行うことができる。
【００８７】
具体的に、例えば、図１３に示すように、ＬＰＨ１６における主走査方向に配列されたＬＥＤ６０を順にＬＥＤ（１）、（２）、（３）、（４）、…とし、出力むら補正データで定められている各ＬＥＤ（１）、（２）、（３）、（４）、…に対する補正値をＡ１、Ａ２、Ａ３、Ａ４…、とすると、隣接する２つのＬＥＤ６０間、すなわちＬＥＤ（１）、（２）間、ＬＥＤ（３）、（４）間、…で量子化誤差を繰り越すようにアドレス制御した場合は、まず、ＬＥＤ（１）が点灯（すなわち画像データＶが１）されるが、このときＬＥＤ（１）では、補正値Ａ１の整数部ｍ１（Ａ１の上位４ビットに相当）に基づいて点灯時間を補正し、小数部ｎ１（Ａ１の下位４ビットに相当）については量子化誤差として隣のＬＥＤ（２）へ繰越す。ＬＥＤ（１）の点灯が終わると、ＬＥＤ（２）が点灯され、ＬＥＤ（２）では、補正値Ａ２とＬＥＤ（１）から繰り越されたｎ１とを加算し、該加算結果の整数部ｍ２に基づいて点灯時間を補正し、該加算結果の小数部ｎ２については、量子化誤差として隣のＬＥＤ（１）の次の点灯時へと繰り越される。
【００８８】
同様に、次のＬＥＤ（３）では、補正値Ａ３の整数部ｍ３（Ａ３の上位４ビットに相当）に基づいて点灯時間を補正し、小数部ｎ３（Ａ３の下位４ビットに相当）については量子化誤差として隣のＬＥＤ（４）へ繰越す。ＬＥＤ（３）の点灯が終わると、次のＬＥＤ（４）では、補正値Ａ４とＬＥＤ（３）から繰り越されたｎ３とを加算し、該加算結果の整数部ｍ４に基づいて点灯時間を補正し、該加算結果の小数部ｎ４については、量子化誤差として隣のＬＥＤ（１）の次の点灯時へと繰り越される。
【００８９】
このように、主走査方向に隣接する２画素間で互いに量子誤差を繰越ながら点灯時間を補正して、ＳＬＥＤチップ６２において１ライン分の各ＬＥＤの点灯が終了し、１ライン分の画像を形成したら、次のラインの画像を形成するための各ＬＥＤの点灯が開始される。次のラインでは、まず、ＬＥＤ（１）が点灯されるが、ＬＥＤ（１）では補正値Ａ１とＬＥＤ（２）から前ライン点灯時に繰り越されたｎ２とを加算し、該加算結果の整数部ｍ５に基づいて点灯時間を補正し、該加算結果の小数部ｎ５については、量子化誤差として隣のＬＥＤ（２）に繰り越す。ＬＥＤ（１）の点灯が終わると、ＬＥＤ（２）が点灯され、ＬＥＤ（２）では、補正値Ａ２とＬＥＤ（１）から繰り越されたｎ５とを加算し、該加算結果の整数部ｍ６に基づいて点灯時間を補正し、該加算結果の小数部ｎ６については、量子化誤差として隣のＬＥＤ（１）の次の点灯時へと繰り越される。
【００９０】
次のＬＥＤ（３）では、画像データＶが０（ＯＦＦ）のため、補正値Ａ３の入力がなく、ＬＥＤ（４）から前ライン点灯時に繰り越された小数部ｎ４だけでは整数部が表れないので、ＬＥＤ（３）は点灯されず、この小数部ｎ４はそのまま隣のＬＥＤ（４）へ繰越される。すなわち、ＬＥＤ６０が点灯されない場合には、該時点で該ＬＥＤ６０に対して繰り越されていた量子化誤差は、隣のＬＥＤ６０に繰り越されるようになっているため、補正誤差の発生を防止することができる。そして、次のＬＥＤ（４）は画像データＶが１（ＯＮ）であり、点灯が行われる。このとき、ＬＥＤ（４）では、補正値Ａ４とＬＥＤ（３）からそのまま繰り越されたｎ４とを加算し、該加算結果の整数部ｍ７に基づいて点灯時間を補正し、該加算結果の小数部ｎ７については、量子化誤差として隣のＬＥＤ（３）の次の点灯時へと繰り越す。
【００９１】
なお、図１３では、主走査方向に隣接する２画素間で量子化誤差を繰り越す場合を例に示したが、量子化誤差を繰り越す近傍画素は、繰越元の画素から所定の範囲内（例えば、視覚により出力むらを判別できるピッチ以下）にある画素であればよく、量子化誤差繰越用メモリ２１２のアドレス制御によって、このほかにも図１４〜図２２に示すような各種の繰越パターンで繰り越すことが可能である。なお、図１４〜図２２では、ある画素から近傍画素に繰り越す量子化誤差を「ｎ」又は複数方向に分配する場合は分配方向を区別するために「ｎ」の後に数値を付加して示している。
【００９２】
すなわち、図１４に示すように、同一ＬＥＤ６０の次の点灯時に量子化誤差ｎを繰り越す、すなわち各画素で発生した量子化誤差ｎを当該画素と副走査方向に隣接する画素へ順に繰り越していくようにすることもできるし、図１５に示すように、主走査方向に並んだＬＥＤ６０を所定数ごとにグループ分けし、各グループ毎に、次に点灯されるＬＥＤ６０へ量子化誤差ｎを繰越す、すなわち、主走査方向に所定画素数ごとに分割した各ブロック内で、各画素で発生した量子化誤差ｎを当該画素と主走査方向に隣接する画素へ順に繰り越していくようにすることもできる。
【００９３】
ここで、図１５では、各ブロックの繰越方向最下流の画素で発生した量子化誤差ｎについては、該ブロックの次のラインの繰越方向先頭の画素に繰り越されるようになっている。画像の連続性の観点からは、図１６に示すように、各ブロック内で、各画素で発生した量子化誤差ｎを当該画素と主走査方向に隣接する画素へ順に繰り越していくと共に、該繰越方向最下流の画素で発生した量子化誤差ｎについては、副走査方向に隣接する画素（すなわち当該ＬＥＤの次の点灯時）に繰り越すようにするとよい。また、図１７に示すように、ブロック分割せず（ＬＥＤ６０をグループ分けせず）に、量子化誤差ｎを主走査方向に順に繰越していくようにしてもよい。なお、図１７では、量子化誤差は同一ライン内での繰越だけとし（ラインを渡る繰越禁止）、繰越方向最下流の画素で発生した量子化誤差ｎについては切り捨てるようになっている。
【００９４】
また、量子化誤差ｎの分配は１方向のみに限らず、２方向以上に分配して繰り越すようにしてもよい。例えば、図１８〜図２０に示すように、量子化誤差を主走査方向及び副走査方向の２方向に分配して繰り越すようにしてもよい。すなわち、図１８〜図２０では、各画素で発生した量子化誤差ｎを主走査方向に繰り越すｎ１と副走査方向に繰り越すｎ２に分割し、分割したそれぞれを当該画素とそれぞれ対応する繰越方向に隣接する画素へ繰り越すことで、量子化誤差ｎを２方向に分配する。
【００９５】
なお、図１８は、ブロック分割せず（ＬＥＤ６０をグループ分けせず）に、主走査方向に分配した量子化誤差ｎ１を順に繰り越していく場合を示している。また、図１９は、ブロック分割を行って（ＬＥＤ６０をグループ分けし）、各ブロック内で、主走査方向に分配した量子化誤差ｎ１の繰越方向最下流の画素で発生した分を、副走査方向に隣接する画素に繰り越すようにした場合を示している。また、図２０は、ブロック分割を行って（ＬＥＤ６０をグループ分けし）、各グループ内で、主走査方向に分配した量子化誤差ｎ１の繰越方向最下流の画素で発生した分を、次のラインの繰越方向先頭の画素に繰越すようにした場合を示している。
【００９６】
また、図２１に示すように、主走査方向、副走査方向、及び主走査方向及び副走査方向と交差する斜め方向の３方向に分配して繰り越すこともできる。すなわち、各画素で発生した量子化誤差ｎを主走査方向に繰り越すｎ１、副走査方向に繰り越すｎ２、及び斜め方向に繰り越すｎ３に分割し、分割したそれぞれを当該画素とそれぞれ対応する繰越方向に隣接する画素へ繰り越すことで、量子化誤差ｎを３方向に分配する。
【００９７】
また、図２２に示すように、副走査方向、及び斜め方向の２方向に分配して繰り越すこともできる。すなわち、各画素で発生した量子化誤差ｎを副走査方向に繰り越すｎ１、及び斜め方向に繰り越すｎ２に分割し、分割したそれぞれを当該画素とそれぞれ対応する繰越方向に隣接する画素へ繰り越すことで、量子化誤差ｎを２方向に分配する。
【００９８】
なお、２方向以上に分配する場合は、例えば図１８の繰越パターンであれば、ｎ１は量子化誤差ｎの４０％、ｎ２は量子化誤差ｎの６０％というように、予め分配比率を定めておくとよい。
【００９９】
このように、本実施の形態では、補正演算部の補正分解能が出力むら補正データの分解能よりも低いために発生する各画素を補正した際の量子化誤差を、主走査方向、副走査方向、斜め方向に隣接する近傍画素の何れかに繰り越して補正することができるので、補正演算部２００の補正分解能が低くても、木目細やかな補正が可能である。また、点灯されない画素（ＬＥＤ）に対して量子化誤差が繰り越されても、繰越パターンの繰越順序に従って、該点灯されない画素から次の画素へと該量子化誤差が繰り越されるため、補正誤差の発生を防止することができる。したがって、補正分解能を高めずとも高精度に出力むらを補正することができる。
【０１００】
特に、図１８〜図２２に示した如く、２方向以上に量子化誤差を分配すれば、出力むらの空間周波数を高周波にすることができ、より画像筋が目立たないように補正することができる。
【０１０１】
なお、図１５、図１６、図１９、図２０のように、ブロック分割を行って、各ブロック内の画素間で量子化誤差を繰り越していく場合は、視覚によりむらが判別可能なピッチ以下となるようにブロック分割することが好ましい。これは、ブロック内の画素間で量子化誤差を繰り越してブロック単位で補正を行うと、ブロック単位の筋が画像に生じる恐れがあるためである。
【０１０２】
ここで、図２４（Ａ）、（Ｂ）に、ＳＬＡ５４のロッドレンズ周期が異なる場合のＬＰＨ１６の出力プロファイルを示す。図２４から分かるように、出力むらの周期は、ＳＬＡ５４のロッドレンズ周期により異なる。また、図２５に空間周波数と出力むらの比視感度曲線を示す。図２５から画像筋の視認性は、空間周波数が１ｍｍピッチの場合に視認性が高く、１ｍｍよりも高周波となると人間の目には目立たなくなることが分かる。
【０１０３】
これらの関係から、特に、図１５、図２０のように、量子化誤差が隣接画素以外（不連続の画素）に分配されることがある場合に、画像筋が目立たないようにするためには、ブロック周波数が以下の３つの条件を全て満たすことが重要である。
【０１０４】
１つ目の条件としては、量子化誤差の最大値を図２５の空間周波数に換算し、ブロック周波数が該換算した周期の１／２以下になることが求められる。具体的には、本実施の形態のＬＥＤ駆動部１１８では、出力むら補正データを８ビット、補正演算部２００の補正分解能を４ビットとし、加算器２１４での加算結果の下位４ビット分を量子化誤差としたため、量子化誤差は最大で、２４／２８×１００＝６．２５％となる。この値は、図２５の空間周波数に換算すると、５ＣＹＣＬＥ／ｍｍ（周期０．２ｍｍ）となるので、本実施の形態では、ブロック周波数を０．１ｍｍ以下とし、主走査方向に０．１ｍｍ以上はなれた画素に量子化誤差を分配しないようにすることが要求される。
【０１０５】
２つ目の条件は、ブロック周波数がＳＬＡ５４のロッドレンズ周期の１／２以下であり、３つ目の条件は、主走査方向のグループは同一のチップにより形成されるものであることである。
【０１０６】
また、図１６、図１９のように、量子化誤差を隣接画素以外（不連続の画素）に分配しない場合でも、より画像筋を目立たなくするためには、上記の３つの条件を満たすように、所定数ごとに画素をグループ分けすることが好ましい。
【０１０７】
なお、上記では、出力むら補正データと画素とが１対１対応の場合を例に説明したが、例えば図２３に示すように、ＬＥＤ（１）、（２）は補正値Ａ１、ＬＥＤ（３）、（４）は補正値Ａ２というように、隣接する２画素に対して１つの出力むら補正データが対応するなど、出力むら補正データと画素との対応関係は１対複数であってもよい。
【０１０８】
また、上記では、制御信号ＣＫＩのパルス幅を補正して点灯時間を変更する所謂パルス幅変調により出力むらを補正する場合を例に示したが、本発明はこれに限定されるものではなく、強度変調により出力むらを補正するようにしてもよい。
【０１０９】
強度変調による補正は、例えば図２６に示すようなＬＥＤ駆動部１１８を用いることで実現可能である。なお、図２６では、図７、図８と同一の部材については同一の部材番号を付与して示している。
【０１１０】
すなわち、図２６に示すように、ＬＥＤ駆動部１１８は、ＡＮＤ回路２５０、パルス発生器２５２、ＦＥＴ２５４、補正演算部２００、４ｂｉｔＤＡＣ（デジタル・アナログ・コンバータ）２５６、トランジスタ２５８を備えている。
【０１１１】
ＡＮＤ回路２５０にはトリガ信号ＴＲＧと画像データＶとが入力され、ＡＮＤ回路２５０の出力は、パルス発生器２５２のトリガ端子に接続されている。パルス発生器２５２には、クロック端子から基準クロックも入力されるようになっており、トリガ端子に信号入力があった場合に、基準クロックの所定クロック数分のパルス幅のパルス信号を発生する。すなわち、トリガ信号ＴＲＧと画像データＶの両方が１になった場合に、パルス信号が発生される。パルス発生器２５２の出力は、ＦＥＴ２５４のゲートに接続されており、パルス発生器２５２からのパルス信号の出力により、ＦＥＴ２５４がＯＮされるようになっている。
【０１１２】
補正演算部２００は、図８からバッファ２１６が省略されており、ＡＮＤ回路２１０により画像データＶと出力むら補正データＣＲをＡＮＤ演算し、その結果に対して加算器２１４で量子化誤差を加算し、該加算結果の上位４ビットＹ［７：４］を演算結果として出力し、下位４ビットＹ［３：０］を量子化誤差として量子化誤差繰越用メモリ２１２へ格納するようになっている。この補正演算部２００の出力は、入力されたＤＡＴＡ信号に応じた電圧値の信号を出力する４ｂｉｔＤＡＣ２５６と接続されており、加算器２１４による加算結果の上位４ビットＹ［７：４］がＤＡＴＡ信号として４ｂｉｔＤＡＣ２５６に入力されるようになっている。また、４ｂｉｔＤＡＣ２５６には、トリガ信号ＴＲＧも入力されるようになっており、４ｂｉｔＤＡＣ２５６は、トリガ信号ＴＲＧの入力毎に、ＤＡＴＡ信号に応じた電圧値を切換える。
【０１１３】
４ｂｉｔＤＡＣ２５６の出力は、トランジスタ２５８のベースと接続されている。このトランジスタ２５８のコレクトはＳＬＥＤチップ６２のＣＫＩ端子と接続され、エミッタは抵抗２６０を介してＦＥＴ２５４のドレインと接続されている。したがって、ＦＥＴ２５４がＯＮされている期間、補正演算部２００の出力に応じて、トランジスタ２５８のベース電圧を可変し、サイリスタ９０がＯＮ状態のＬＥＤ６０に流れる駆動電流を変化させるようになっている。ＬＥＤ６０は、駆動電流に応じてその発光強度が制御されるため、上記のようにＬＥＤ駆動部１１８を構成することにより、強度変調により出力むらを補正することができる。
【０１１４】
また、上記では、画像データＶが１ビットデータの場合を例に説明したが、本発明はこれに限定されるものではなく、画像データＶを複数ビットの多値データとしてもよい。画像データＶを多値データとすることにより、中間階調を滑らかに再現することが可能となる。
【０１１５】
ここで、画像データＶを４ビットデータ、出力むら補正データを８ビットデータとした場合、１２ビット（４０９５段階）でパルス幅変調又は強度変調を行うことが要求される。一方、一般に、人間の目の感度は２００線の場合で６４〜２５６ステップであるとされており、６００ＳＰＩの１ドット（画素）を１２ビットで変調する必要はない。そこで、画像データＶを４ビットデータ、出力むら補正データを８ビットデータとした場合の補正は、例えば図２７に示すようなＬＥＤ駆動部１１８を用いることで実現可能である。なお、図２７では、図７、図８と同一の部材については同一の部材番号を付与して示している。
【０１１６】
図２７に示すＬＥＤ駆動部１１８では、補正演算部２００に、ＡＮＤ回路２１０の代わりに乗算器２７０が設けられており、乗算器２７０により出力むら補正データ及び画像データを乗算し、１２ビットの演算結果Ａ［１１：０］を出力する。この演算結果Ａ［１１：０］は、加算器２１４に入力され、量子化誤差繰越用メモリ２１２から読み出された当該画素に対して繰り越された量子化誤差を表す６ビットの量子化誤差データＢ［５：０］と加算され、加算器２１４から１２ビットの演算結果Ｙ［１１：０］が出力される。
【０１１７】
ここで、本例では、後段のＰＤＯＭＶ２０２は、６ビットデータに対応可能であり、６ビットでパルス幅変調を行うことができるようになっている（すなわちＬＥＤ駆動部１１８の変調分解能が６ビット）。このため、補正演算部２００では、演算結果Ｙ［１１：０］のうち上位６ビットＹ［１１：６］を点灯信号ＹとしてＰＤＯＭＶ２０２へと出力され、下位６ビットＹ［５：０］は、量子化誤差として量子化誤差繰越用メモリ２１２に記憶する。
【０１１８】
すなわち、補正演算部２００の補正分解能が変調分解能と等しくなるように設計されており、補正演算部２００では、出力むら補正データ及び画像データを乗算した乗算結果に近傍画素から繰り越された量子化誤差を加えた演算結果のうち、変調分解能よりも高い分解能分に相当する下位６ビット分の補正量については、量子化誤差として近傍画素へ繰り越されるようになっている。この場合、出力むら補正データの値を８０〜ＦＦ（ｈｅｘ）とすれば、５０％から１００％の範囲でＬＥＤの光量、すなわち各画素の濃度を補正することができる。
【０１１９】
このように、補正演算部２００の補正分解能をＬＥＤ駆動部１１８の変調分解能とし、補正演算部２００において、変調分解能よりも高い分解能分に相当する（下位６ビット）補正量を量子化誤差として繰り越すようにすることで、変調分解能を画像データの分解能及び出力むら補正データの分解能の乗算結果（１２ビット）よりも低くすることができる。
【０１２０】
なお、図２７では、パルス幅変調の場合を例に示したが、強度変調の場合も同様にＬＥＤ駆動部１１８の変調分解能よりも高い分解能分に相当する（下位６ビット）補正量を量子化誤差として繰り越すようにすればよい。
【０１２１】
なお、上記では、光源装置として、ＳＬＥＤチップ６２を用いたＬＰＨ１６を例に説明したが、本発明はこれに限定されるものではない。例えば、図２８に示すように、１ライン分の画像データを格納するシフトレジスタ３００、ラッチ回路３０２、複数のＬＥＤ３０４、及び各ＬＥＤ３０４を駆動するための複数のドライバ３０６からなる駆動部３０８を備え、ラッチ回路３０２によりシフトレジスタ３００に格納された１ライン分の画像データをラッチし、各ドライバ３０６により対応する画像データに応じた電流値を補正データに基づいて補正した駆動電流をＬＥＤ３０４に供給して、各々のＬＥＤ３０４を画像データに応じた発光強度で発光させるスタティック駆動のＬＰＨ３１０にも適用可能である。また、図示は省略するが、ダイナミック駆動のＬＰＨや、ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）から画像データに基づいて変調した光ビームを出力し、この光ビームをポリゴンミラーなどで偏向することで主走査露光する光走査装置にも適用可能である。
【０１２２】
【発明の効果】
上記に示したように、本発明では、補正分解能を高めずとも高精度に出力むらを補正することができるという優れた効果を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる画像形成装置の概略構成図である。
【図２】ＬＥＤプリントヘッド（ＬＰＨ）の内部構成を示す断面図である。
【図３】ＬＥＤアレイの外観を示す斜視図である。
【図４】ＬＰＨのプリント基板上の回路構成図である。
【図５】ＳＬＥＤの構成を示す回路図である。
【図６】ＬＰＨ駆動部の詳細構成を示すブロック図である。
【図７】ＬＥＤ駆動部の一例（パルス幅変調を行う場合）を示すブロック図である。
【図８】図７のＬＥＤ駆動部に用いられる補正演算部の詳細構成を示すブロック図である。
【図９】図５に示したＳＬＥＤの動作タイミングチャートである。
【図１０】図５に示したＳＬＥＤのＬＥＤ発光状態を示す特性図である。
【図１１】ＬＥＤアレイ全体の動作を示すタイミングチャートである。
【図１２】図６で示したＬＰＨ駆動部の動作タイミングチャートである。
【図１３】量子化誤差の繰越パターンの一例を示す概念図である。
【図１４】量子化誤差の繰越パターンの一例を示す概念図である。
【図１５】量子化誤差の繰越パターンの一例を示す概念図である。
【図１６】量子化誤差の繰越パターンの一例を示す概念図である。
【図１７】量子化誤差の繰越パターンの一例を示す概念図である。
【図１８】量子化誤差の繰越パターンの一例を示す概念図である。
【図１９】量子化誤差の繰越パターンの一例を示す概念図である。
【図２０】量子化誤差の繰越パターンの一例を示す概念図である。
【図２１】量子化誤差の繰越パターンの一例を示す概念図である。
【図２２】量子化誤差の繰越パターンの一例を示す概念図である。
【図２３】量子化誤差の繰越パターンの一例を示す概念図である。
【図２４】（Ａ）、（Ｂ）は、互いにＳＬＡのロッドレンズ周期が異なるＬＰＨの出力プロファイルを示す図である。
【図２５】空間周波数と出力むらの比視感度曲線を示すグラフである。
【図２６】ＬＥＤ駆動部の別の一例（強度変調を行う場合）を示すブロック図である。
【図２７】ＬＥＤ駆動部の別の一例（画像データが多値データの場合）を示すブロック図である。
【図２８】ＬＰＨの別の一例を示すブロック図である。
【図２９】ＳＬＥＤ内のＬＥＤ単体の駆動回路図である。
【符号の説明】
１０ 画像形成装置
１２ 感光体ドラム
１６ ＬＰＨ
２６ ＬＰＨ駆動部
３２ 濃度検出回路
５０ ＬＥＤアレイ
５２ プリント基板
５４ ＳＬＡ
６２ ＳＬＥＤチップ
１１０ 画像データ展開部
１１２ 出力むら補正データ部
１１４ タイミング信号発生部
１１６ 基準クロック発生部
１１８ ＬＥＤ駆動部
１２６ 制御部
２００ 補正演算部
２０２ ＰＤＯＭＶ
２０４ 直線性補正部
２１０ ＡＮＤ回路
２１２ 量子化誤差繰越用メモリ
２１４ 加算器
２５０ ＡＮＤ回路
２５２ パルス発生器
２５４ ＦＥＴ
２５６ ４ｂｉｔＤＡＣ
２５８ トランジスタ
２７０ 乗算器
３００ シフトレジスタ
３０２ ラッチ回路
３０６ ドライバ
３０８ 駆動部
３１０ ＬＰＨ
Claims (8)
- 所定方向に配列された複数の画素各々に対応するように画像データに基づいて変調した光ビームを感光体に照射する光源装置と、前記光源装置の出力むらを補正するために前記複数の画素各々に対して予め定められた補正データを記憶するための記憶手段と、前記複数の画素各々に対応する前記光源装置の光出力を対応する前記補正データに基づいて補正する補正手段と、を備えた画像形成装置において、
前記補正データの分解能が、前記補正手段において補正可能な補正分解能よりも高く設定され、
前記補正手段が、各画素について前記補正分解能よりも高い分解能の補正分を該画素の近傍画素の補正データとして繰り越していく、
ことを特徴とする画像形成装置。 - 前記補正手段は、前記所定方向に隣接する２画素間で、前記補正分解能よりも高い分解能の補正分を互いに繰り越す、
ことを特徴とする請求項１に記載の画像形成装置。 - 前記補正手段は、各画素の当前記補正分解能よりも高い分解能の補正分を、前記所定方向、前記所定方向と直交する方向、及び、前記所定方向及び前記所定方向と直交する方向と交差する方向の少なくとも１方向の当該画素と隣接する画素へ繰り越す、
ことを特徴とする請求項１に記載の画像形成装置。 - 前記補正手段は、前記所定方向に配列された複数の画素を所定画素数ごとに分割した各ブロック内で、前記所定方向を繰越方向として、各画素の当前記補正分解能よりも高い分解能の補正分を当該画素と前記繰越方向に隣接する画像へ繰越し、且つ繰越方向最後部の画素で繰り越された前記補正分については、前記所定方向と直交する方向の近傍画素へ繰り越す、
ことを特徴とする請求項１に記載の画像形成装置。 - 視覚によりむらが判別可能なピッチ以下の単位で前記ブロックに分割した、
ことを特徴とする請求項４に記載の画像形成装置。 - 前記画像データの分解能及び前記補正データの分解能の乗算結果が、前記光ビームの変調可能な変調分解能よりも高い場合は、前記補正分解能を前記変調分解能とする、
ことを特徴とする請求項１乃至請求項５の何れか１項に記載の画像形成装置。 - 前記光源装置が、複数の発光素子を前記所定方向に配列した発光素子アレイである、
ことを特徴とする請求項１乃至請求項６の何れか１項に記載の画像形成装置。 - 前記発光素子アレイが、自己走査型ＬＥＤを用いている、
ことを特徴とする請求項７に記載の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002268320A JP2004106206A (ja) | 2002-09-13 | 2002-09-13 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002268320A JP2004106206A (ja) | 2002-09-13 | 2002-09-13 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004106206A true JP2004106206A (ja) | 2004-04-08 |
Family
ID=32266563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002268320A Pending JP2004106206A (ja) | 2002-09-13 | 2002-09-13 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004106206A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006240214A (ja) * | 2005-03-07 | 2006-09-14 | Fuji Photo Film Co Ltd | 露光ヘッドの光量補正方法並びに露光装置 |
| JP2008175756A (ja) * | 2007-01-22 | 2008-07-31 | Fuji Xerox Co Ltd | 露光装置の光量計測装置および露光装置 |
| JP2008284819A (ja) * | 2007-05-18 | 2008-11-27 | Fuji Xerox Co Ltd | 画像形成装置および露光装置 |
| NL2001464C2 (nl) * | 2008-04-10 | 2009-10-13 | Amc Amsterdam | Werkwijze voor het vormen van een afbeelding van een object. |
| JP2010179555A (ja) * | 2009-02-05 | 2010-08-19 | Konica Minolta Business Technologies Inc | 画像形成装置 |
| JP2012210751A (ja) * | 2011-03-31 | 2012-11-01 | Kyocera Document Solutions Inc | 画像形成装置 |
| JP2013071367A (ja) * | 2011-09-28 | 2013-04-22 | Brother Industries Ltd | 光量補正方法、露光用発光装置および画像形成装置 |
-
2002
- 2002-09-13 JP JP2002268320A patent/JP2004106206A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006240214A (ja) * | 2005-03-07 | 2006-09-14 | Fuji Photo Film Co Ltd | 露光ヘッドの光量補正方法並びに露光装置 |
| JP4662796B2 (ja) * | 2005-03-07 | 2011-03-30 | 富士フイルム株式会社 | 露光ヘッドの光量補正方法並びに露光装置 |
| JP2008175756A (ja) * | 2007-01-22 | 2008-07-31 | Fuji Xerox Co Ltd | 露光装置の光量計測装置および露光装置 |
| JP2008284819A (ja) * | 2007-05-18 | 2008-11-27 | Fuji Xerox Co Ltd | 画像形成装置および露光装置 |
| NL2001464C2 (nl) * | 2008-04-10 | 2009-10-13 | Amc Amsterdam | Werkwijze voor het vormen van een afbeelding van een object. |
| WO2009126033A1 (en) * | 2008-04-10 | 2009-10-15 | Academisch Medisch Centrum Bij De Universiteit Van Amsterdam | Method for imaging an object |
| JP2010179555A (ja) * | 2009-02-05 | 2010-08-19 | Konica Minolta Business Technologies Inc | 画像形成装置 |
| JP2012210751A (ja) * | 2011-03-31 | 2012-11-01 | Kyocera Document Solutions Inc | 画像形成装置 |
| JP2013071367A (ja) * | 2011-09-28 | 2013-04-22 | Brother Industries Ltd | 光量補正方法、露光用発光装置および画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5586055A (en) | Non-uniformity correction of an LED printhead | |
| US5025322A (en) | Method and apparatus for grey level recording using multiple addressability | |
| US5914744A (en) | Apparatus and method of printing with non-uniformity correction of exposure parameters to reduce low spatial frequency printed artifacts | |
| US5739841A (en) | Apparatus and method for grey level printing with uniformity correction | |
| US5818501A (en) | Apparatus and method for grey level printing with improved correction of exposure parameters | |
| JP3620310B2 (ja) | パルス発生装置および画像記録装置 | |
| JPH09123518A (ja) | Ｉ−ｖスロープ特性を用いたｌｅｄプリント棒のエージング補償 | |
| JP2003182143A (ja) | 画像形成装置 | |
| JPH01262155A (ja) | 固体走査型記録ヘッドの駆動方法及びその装置 | |
| JP2004106206A (ja) | 画像形成装置 | |
| US5666150A (en) | Non-uniformity correction for LED printhead in electrophotographic gray scale printing | |
| JP2004284077A (ja) | Ｌｅｄプリンタ及び画像形成装置 | |
| EP1460578A1 (en) | Led writer with improved uniform light output | |
| US5493322A (en) | Electrophotographic image forming apparatus with non-uniformity correction of recording elements | |
| JP2002356007A (ja) | プリントヘッド及び露光量補正方法 | |
| JP2002036628A (ja) | 画像形成装置 | |
| JP2006255976A (ja) | 画像形成装置及びプリントヘッドの制御方法 | |
| US6061078A (en) | Non-impact printer apparatus and method of printing with improved control of emitter pulsewidth modulation duration | |
| JP5168202B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
| JP5315618B2 (ja) | 記録装置の発光量調整装置、記録装置の発光量調整方法 | |
| JP5109325B2 (ja) | 露光装置および画像形成装置 | |
| US5657069A (en) | Method and apparatus for grey level printing | |
| JP2001315379A (ja) | 画像形成装置 | |
| JP3251448B2 (ja) | 画像形成装置のｌｅｄ書込み装置 | |
| JP2003127462A (ja) | 光書込みヘッドの光量補正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081111 |