JPH11313255A - 固体撮像素子およびその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 デバイス外部にフレームメモリを用いたノイ
ズ除去回路を設け、このノイズ除去回路でノイズ除去を
行ったのでは、カメラシステムの規模が大きなものとな
る。 【解決手段】 フォトダイオード１２、画素選択用ＭＯ
Ｓトランジスタ１３および読み出し用ＭＯＳトランジス
タ１４からなる単位画素１１が行列状に２次元配置さ
れ、かつ水平信号線１５の各々にロウアンプ１９が接続
されてなる固体撮像素子において、先ず水平信号線１５
をリセット用ＭＯＳトランジスタ２２でリセットしてそ
のリセットレベルを、次いでフォトダイオード１２から
水平信号線１５に画素信号を読み出してその信号レベル
を同一経路（ロウアンプ１９や垂直選択用ＭＯＳトラン
ジスタ２０など）経由して垂直信号線１８に順次出力
し、しかる後ＣＳＤ回路３４でリセットレベルと信号レ
ベルの差分をとる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子およ
びその駆動方法に関し、特に画素信号が読み出される信
号線の各々に増幅手段が接続されてなる固体撮像素子お
よびそのノイズを除去するための駆動方法に関する。

【０００２】

【従来の技術】従来、この種の固体撮像素子として、図
７に示すように、単位画素１０１が行列状に２次元配置
され、垂直走査回路１０２によって垂直選択線１０３を
介して行選択がなされる構成のものにおいて、垂直信号
線１０４の各々にカラムアンプ１０５が接続され、単位
画素１０１の各々の画素信号がカラムアンプ１０５に行
単位で蓄えられるとともに、水平走査回路１０６によっ
て列選択がなされ、水平信号線１０７およびセンスアン
プ１０８を介して出力される構成のものが知られている
（例えば、米国特許第５，３４５，２６６号参照）。

【０００３】

【発明が解決しようとする課題】上記構成の従来の固体
撮像素子では、１Ｈ（１水平走査期間）分の信号電荷を
カラムアンプ１０５に一度に送り、このカラムアンプ１
０５内のキャパシタに一度蓄えた後に読み出す構成とな
っているため、カラムアンプ１０５のリセットレベルの
バラツキを含んだ信号量がキャパシタ部に取り込まれ
る。その結果、各カラムアンプ１０５に使われているト
ランジスタの特性のバラツキが信号に重畳され、画面上
に縦筋状の固定パターンノイズ（ＦＰＮ;Fixed Patern
Noise)として現れることになる。

【０００４】この縦筋状の固定パターンノイズを抑圧す
るためには、デバイスの外部にフレームメモリを用いた
ノイズ除去回路を設け、暗時の出力信号（ノイズ成分）
および明時の出力信号（映像成分）の一方を各画素ごと
にフレームメモリにあらかじめ記憶しておき、もう一方
の画素の信号との間で引き算を行うことにより、トラン
ジスタの特性のバラツキに起因するノイズ成分を除去す
る必要があった。したがって、固体撮像素子を撮像デバ
イスとして用いるカメラシステムにあっては、フレーム
メモリを用いたノイズ除去回路を外付けとする分だけ規
模の大きなものとなってしまう。

【０００５】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、固定パターンノイズ
をデバイス内部で抑圧可能な固体撮像素子およびそのノ
イズを除去するための駆動方法を提供することにある。

【０００６】

【課題を解決するための手段】本発明による固体撮像素
子は、入射光を光電変換しかつ光電変換によって得られ
た信号電荷を蓄積する光電変換素子、画素を選択する画
素選択用スイッチおよび光電変換素子から水平信号線へ
信号電荷を読み出す読み出し用スイッチを有する単位画
素が行列状に配置されてなる画素部と、画素選択用スイ
ッチに対して垂直選択線を介して垂直走査パルスを与え
る垂直走査回路と、読み出し用スイッチに対して水平選
択線を介して水平走査パルスを与える水平走査回路と、
水平信号線の各々に接続され、これら水平信号線に読み
出された信号電荷を電気信号に変換する複数の増幅手段
と、水平信号線の各々をリセットする複数のリセット手
段とを具備する構成となっている。

【０００７】また、本発明による駆動方法は、上記構成
の固体撮像素子において、先ず水平信号線をリセットし
てそのリセットレベルを、次いで光電変換素子から水平
信号線に画素信号を読み出してその信号レベルを同一経
路を経由して順次出力し、しかる後リセットレベルと信
号レベルの差分をとるようにする。

【０００８】上記構成の固体撮像素子において、単位画
素の各々が画素選択用スイッチと読み出し用スイッチを
有することで、画素単位での画素信号の読み出しが可能
となる。そこで、先ず水平信号線をリセットし、しかる
後各画素信号を水平信号線に読み出すことで、リセット
レベルおよび信号レベルがその順番で１画素ごとに得ら
れる。そして、リセットレベルと信号レベルの差分をと
ることで、画素の特性のバラツキに起因するノイズ成分
をキャンセルできる。しかも、リセットレベルおよび信
号レベルが同一の経路を通して出力されることで、増幅
手段を構成する回路素子の特性バラツキに起因するノイ
ズ成分も原理的に発生しない。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態を示す概略構成図である。

【００１０】図１において、破線で囲まれた領域が単位
画素１１を表している。この単位画素１１は、光電変換
素子であるフォトダイオード（ＰＤ）１２、単位画素１
１を選択するスイッチとしてのＮｃｈＭＯＳトランジス
タ（以下、画素選択用ＭＯＳトランジスタ１３と称す）
およびフォトダイオード１２から信号電荷を読み出すス
イッチとしてのＮｃｈＭＯＳトランジスタ（以下、読み
出し用ＭＯＳトランジスタ１４と称す）の最小限の構成
素子からなり、行列状に２次元配置されて画素部１０を
構成している。

【００１１】この単位画素１１において、フォトダイオ
ード１２は、光電変換と電荷蓄積の各機能を兼ね備えて
いる。すなわち、入射光をその光量に応じた電荷量の信
号電荷に光電変換しかつその信号電荷を蓄積する機能を
持っている。このフォトダイオード１２は、埋め込みダ
イオードのセンサ構造、例えばｎｐダイオードの基板表
面側にｐ⁺ 層からなる正孔蓄積層を付加したＨＡＤ(Hol
l Accumulated Diode；正孔蓄積ダイオード）センサ構
造となっている。フォトダイオード１２のカソード電極
には、読み出し用ＭＯＳトランジスタ１４のソース電極
が接続されている。

【００１２】読み出し用ＭＯＳトランジスタ１４のドレ
イン電極は、水平信号線１５に接続されている。読み出
し用ＭＯＳトランジスタ１４のゲート電極には、画素選
択用ＭＯＳトランジスタ１３のソース電極が接続されて
いる。画素選択用ＭＯＳトランジスタ１３のゲート電極
は垂直選択線１６に接続され、そのドレイン電極は水平
選択線１７に接続されている。

【００１３】水平信号線１５の端部と垂直信号線１８と
の間には、単位画素１１から水平信号線１５に読み出さ
れた信号電荷を電圧信号に変換する増幅手段であるロウ
アンプ１９と、このロウアンプ１９の出力電圧を行単位
で選択的に垂直信号線１８に対して出力する垂直選択用
スイッチとしてのＮｃｈＭＯＳトランジスタ（以下、垂
直選択用ＭＯＳトランジスタと称す）２０が直列に接続
されている。なお、ロウアンプ１９としては、信号電荷
を信号電流に変換する回路構成のものであっても良い。

【００１４】ロウアンプ１９には、キャパシタ２１と、
水平信号線１５をリセットするスイッチとしてのＮｃｈ
ＭＯＳトランジスタ（以下、リセット用ＭＯＳトランジ
スタと称す）２２が並列に接続されている。また、ロウ
アンプ１９と電源（ＶＤＤ）ライン２３の間には、パワ
ーセーブのためにロウアンプ１９に対して選択的に電源
を供給する手段として、ＰｃｈＭＯＳトランジスタ（以
下、パワーセーブ用ＭＯＳトランジスタと称す）２４が
接続されている。さらに、水平信号線１５と電源ライン
２３の間には、選択されていない水平信号線１５に対し
てバイアスを与える手段として、ＰｃｈＭＯＳトランジ
スタ（以下、バイアス用ＭＯＳトランジスタと称す）２
５が接続されている。

【００１５】また、列選択をするための水平走査回路２
６、行選択をするための垂直走査回路２７およびシャッ
ター行を選択するためのシャッター走査回路２８が設け
られている。これらの走査回路２６，２７，２８は、例
えばシフトレジスタによって構成される。水平走査回路
２６からは水平走査パルス（……，φＨｍ−１，φＨ
ｍ，……）が順次出力される。これら水平走査パルス
（……，φＨｍ−１，φＨｍ，……）は、水平選択線１
７を介して列単位で単位画素１１の選択用ＭＯＳトラン
ジスタ１３のドレイン電極に印加される。

【００１６】垂直走査回路２７からは垂直走査パルス
（……，φＶｎ，φＶｎ＋１，……）が、シャッター走
査回路２８からはシャッターパルス（……，φＳｎ，φ
Ｓｎ＋１，……）がそれぞれ順次出力される。垂直走査
パルス（……，φＶｎ，φＶｎ＋１，……）は、列ごと
にＮＯＲゲート２９の一方の入力になるとともに、垂直
選択用ＭＯＳトランジスタ２０のゲート電極に、さらに
インバータ３０で極性反転されてパワーセーブ用ＭＯＳ
トランジスタ２４のゲート電極にそれそれ印加され、さ
らにＮＡＮＤゲート３１の一方の入力になるとともに、
バイアス用ＭＯＳトランジスタ２５のゲート電極に印加
される。

【００１７】一方、シャッターパルス（……，φＳｎ，
φＳｎ＋１，……）は、列ごとにＮＯＲゲート２９の他
方の入力となる。ＮＯＲゲート２９の出力は、インバー
タ３２で極性反転された後、垂直選択線１６を介して単
位画素１１の選択用ＭＯＳトランジスタ１３のゲート電
極に印加される。また、ＮＡＮＤゲート３１の他方の入
力としては、リセットパルスφＲＳＴが与えられる。Ｎ
ＡＮＤゲート３１の出力は、インバータ３３で極性反転
されてリセット用ＭＯＳトランジスタ２２のゲート電極
に印加される。

【００１８】垂直信号線１８の出力端側には、差分回路
として例えば相関二重サンプリング回路（以下、ＣＤＳ
(Correlated Double Sampling)回路と称す）３４が設け
られている。このＣＤＳ回路３４は、垂直信号線１８を
経由して順次供給されるリセット直後のノイズレベルと
信号レベルとの差分をとるために設けられたものであ
り、差分をとる回路としては回路構成が簡単であるとい
う利点を持つ。ＣＤＳ回路３４の具体的な回路構成につ
いては、後で詳細に説明する。

【００１９】次に、上記構成の一実施形態に係る固体撮
像素子の動作について、図２のタイミングチャートを用
いて説明する。

【００２０】時刻ｔ１１では、垂直選択動作が行われ
る。すなわち、垂直走査回路２７から出力されるｎ行目
の垂直走査パルスφＶｎが“Ｈ”レベルに遷移し、この
垂直走査パルスφＶｎがＮＯＲゲート２９およびインバ
ータ３２を経て垂直選択線１６に印加される。すると、
ｎ行目の１ライン（行）分の単位画素１１の画素選択用
ＭＯＳトランジスタ１３がオン状態となる。

【００２１】垂直走査パルスφＶｎは同時に、バイアス
用ＭＯＳトランジスタ２５および垂直選択用トランジス
タ２０の各ゲート電極にも印加される。これにより、バ
イアス用ＭＯＳトランジスタ２５がオフ状態となるた
め、水平信号線１５が電源ライン２３から切り離される
と同時に、垂直選択用トランジスタ２０がオン状態とな
るため、ｎ行目のロウアンプ１９の出力端が垂直信号線
１８につながる。

【００２２】同時に、垂直走査パルスφＶｎはＮＡＮＤ
ゲート３１の一方の入力になるとともに、インバータ３
０で極性反転されてパワーセーブ用ＭＯＳトランジスタ
２４のゲート電極に印加される。これにより、パワーセ
ーブ用ＭＯＳトランジスタ２４がオン状態となるため、
ロウアンプ１９に対して電源ライン２３を介して電源電
圧ＶＤＤが与えられる。以上の動作により、ｎ行目の１
ライン分の単位画素１１が選択され、読み出し動作が始
まる。

【００２３】時刻ｔ１２では、水平信号線１５のリセッ
ト動作が行われる。すなわち、垂直走査パルスφＶｎが
“Ｈ”レベルの状態において、リセットパルスφＲＳＰ
が発生する（“Ｈ”レベルに遷移する）と、このリセッ
トパルスφＲＳＴがＮＡＮＤゲート３１およびインバー
タ３３を介してリセット用ＭＯＳトランジスタ２２のゲ
ート電極に印加される。すると、リセット用ＭＯＳトラ
ンジスタ２２がオン状態となるため、水平信号線１５が
動作点レベルにリセットされる。

【００２４】時刻ｔ１３では、ノイズレベルの読み出し
動作が行われる。すなわち、リセットパルスφＲＳＴが
消滅する（“Ｌ”レベルに遷移する）と、リセット用Ｍ
ＯＳトランジスタ２２がオフ状態となり、水平信号線１
５のリセットされたレベルがロウアンプ１９から垂直選
択用ＭＯＳトランジスタ２０を通って垂直信号線１８に
読み出され、さらに垂直信号線１８を経てＣＤＳ回路３
４へ出力される。

【００２５】時刻ｔ１４では、フォトダイオード１２か
らの信号電荷の読み出し動作が行われる。すなわち、水
平走査回路２６から出力されるｍ行目の水平走査パルス
φＨｍが“Ｈ”レベルに遷移し、この水平走査パルスφ
Ｈｍが水平選択線１７を介してｍ列目の単位画素１１の
画素選択用ＭＯＳトランジスタ１３のドレイン電極に印
加される。

【００２６】今、ｎ行目の１ライン分の画素選択用ＭＯ
Ｓトランジスタ１３は、そのゲート電極に垂直走査パル
スφＶｎが印加されてオン状態にあることから、ｎ行−
ｍ列目の単位画素１１においては、水平走査パルスφＨ
ｍが画素選択用ＭＯＳトランジスタ１３を通して読み出
し用ＭＯＳトランジスタ１４のゲート電極に印加され
る。これにより、光電変換によってフォトダイオード１
２に蓄積されていた信号電荷が、読み出し用ＭＯＳトラ
ンジスタ１４を通して水平信号線１５に読み出される。

【００２７】この信号電荷の読み出しの際には、フォト
ダイオード１２がＨＡＤセンサ構造となっており、この
ＨＡＤセンサからゲート（読み出し用ＭＯＳトランジス
タ１４）１つで水平信号線１５に読み出され、間に拡散
領域を挟まないので、拡散領域でのｋＴＣノイズの発生
を防止できる。ここに、ｋＴＣノイズはリセットノイズ
であり、ｋはボルツマン定数、Ｔは絶対温度、Ｃは拡散
領域の容量である。

【００２８】時刻ｔ１５では、信号レベルの読み出し動
作が行われる。すなわち、水平信号線１５に読み出され
た信号電荷は、ロウアンプ１９にて増幅されて信号電圧
として出力され、その信号レベルが垂直選択用ＭＯＳト
ランジスタ２０を通して垂直信号線１８に読み出され、
さらに垂直信号線１８を経てＣＤＳ回路３４へ出力され
る。

【００２９】上述した時刻ｔ１２〜ｔ１５の動作の繰り
返しにより、ｎ行目の１ライン分の単位画素１１のノイ
ズレベル（ノイズ成分）と信号レベル（信号成分）が順
次、同一の経路（ロウアンプ１９や垂直選択用ＭＯＳト
ランジスタ２０など）を経由して垂直信号線１８上に読
み出される。これらはさらに、垂直信号線１８を通して
ＣＤＳ回路３４に送られて、相関二重サンプリングによ
るノイズキャンセルが行われる。このノイズキャンセル
動作については後で説明する。

【００３０】その後、ｎ行目の垂直走査パルスφＶｎが
“Ｌ”レベルに遷移し、ｎ行目の単位画素１１の画素選
択用ＭＯＳトランジスタ１３がオフ状態となる。同時に
バイアス用ＭＯＳトランジスタ２５がオン状態となるた
め、水平信号線１５はバイアス用ＭＯＳトランジスタ２
５を通して電源ライン２３につながる。これにより、非
選択期間において、各単位画素１１のフォトダイオード
１２でオーバーフローした電荷が、読み出し用トランジ
スタ１４、水平信号線１５およびバイアス用ＭＯＳトラ
ンジスタ２５を通して電源ライン２３に捨てられること
になるため、スミアの発生を防ぐことができる。

【００３１】また同時に、垂直選択用ＭＯＳトランジス
タ２０がオフ状態となり、ロウアンプ１９の出力端と垂
直信号線１８が切り離されるとともに、ＮＡＮＤゲート
３１がゲート閉状態となり、さらにパワーセーブ用ＭＯ
Ｓトランジスタ２４がオフ状態となることによってロウ
アンプ１９への電源電圧ＶＤＤの印加が中断される。こ
れにより、ロウアンプ１９における非選択期間での電力
の消費をなくすことができ、よって低消費電力化が図れ
る。

【００３２】図３に、ＣＤＳ回路３４の具体的な回路構
成の一例を示す。このＣＤＳ回路３４は、入力端子４１
に一端が接続されたクランプ用キャパシタ４２と、この
クランプ用キャパシタ４２の他端に一方の主電極が接続
されたクランプ用ＭＯＳトランジスタ４３と、クランプ
用キャパシタ４２の他端に入力端が接続されたバッファ
アンプ４４と、このバッファアンプ４４の出力端に一方
の主電極が接続されたサンプルホールド用ＭＯＳトラン
ジスタ４５と、このサンプルホールド用ＭＯＳトランジ
スタ４５の他方の主電極とグランドとの間に接続された
サンプルホールド用キャパシタ４６とからなり、サンプ
ルホールド用ＭＯＳトランジスタ４５の他方の主電極に
出力端子４７が接続された構成となっている。

【００３３】このＣＤＳ回路３４において、クランプ用
ＭＯＳトランジスタ４３の他方の主電極にはクランプレ
ベルが与えられており、そのゲート電極にはクランプパ
ルスφＳＨＮが印加される。また、サンプルホールド用
ＭＯＳトランジスタ４５のゲート電極には、サンプルホ
ールドパルスφＳＨＳが印加される。

【００３４】次に、上記構成のＣＤＳ回路３４を使った
ノイズキャンセル動作について、図４のタイミングチャ
ートを用いて説明する。

【００３５】図１の単位画素１１から行単位で垂直信号
線１８に読み出された信号は、１ビット期間、即ちリセ
ットパルスφＲＳＴの１周期の期間に“リセット→ノイ
ズレベル→電荷読み出し→信号レベル”と変化する。こ
のリセットレベルがロウアンプ１９を構成するトランジ
スタのＶｔｈ（閾値電圧）バラツキおよびリセットノイ
ズの影響を受けて個々にバラツキを持つ（図４中のＦＰ
Ｎ）。

【００３６】そこで、ＣＤＳ回路３４を差分回路として
用い、垂直信号線１８から順次供給されるノイズレベル
と信号レベルを使って相関二重サンプリングを行うこと
によってＦＰＮ（固定パターンノイズ）成分をキャンセ
ルする。すなわち、クランプパルスφＳＨＮに応答して
クランプ用ＭＯＳトランジスタ４３がオンすることによ
り、先に入力されるノイズレベルをクランプレベルにク
ランプし、その後サンプルホールドパルスφＳＨＳに応
答してサンプルホールド用ＭＯＳトランジスタ４５がオ
ンすることにより、後に入力される信号レベルを読み出
す。

【００３７】この動作により、ノイズレベルと信号レベ
ルの差分がとられる。このように、同一の経路（ロウア
ンプ１９や垂直選択用ＭＯＳトランジスタ２０など）を
通して垂直信号線１８上に順に読み出されるノイズレベ
ルと信号レベルの差分をとることにより、ＦＰＮ成分を
キャンセルすることができる。また、リセットした後に
信号レベルを読み出しているので、ノイズレベルと信号
レベルの差分をとることにより、リセット時に発生する
リセットノイズ（いわゆるｋＴＣノイズ）をも同時にキ
ャンセルすることができる。

【００３８】また、従来技術のように、複数の垂直信号
線の各々に対して増幅手段（カラムアンプ）を接続する
のではなく、複数の水平信号線１５の各々に対して増幅
手段（ロウアンプ１９）を接続する構成を採ったことに
より、電子シャッター動作を容易に実現できる。

【００３９】以下に、図１におけるシャッター走査回路
２８によるシャッター走査に基づく電子シャッターの動
作タイミングについて、図５のタイミングチャートを用
いて説明する。

【００４０】ここでは、通常の電荷蓄積時間を１／４に
するシャッターを切る場合を例に採って考えるものとす
る。本発明に係る固体撮像素子はＸ‐Ｙアドレス型撮像
素子であり、このＸ‐Ｙアドレス型撮像素子の場合の電
子シャッターは、ＣＣＤ(Charge Coupled Device) 型撮
像素子の場合と違い、１行ごとにシャッタを切る動作と
なる。

【００４１】先ず、時刻ｔ２１のタイミングでｎ行目の
単位画素１１が選択され、これら１ライン分の単位画素
１１の信号が読み出される。そして、時刻ｔ２１から３
Ｖ／４（Ｖは垂直走査期間）が経過した時刻ｔ２２に、
シャッター走査回路２８からｎ行目のシャッターパルス
φＳｎが出力され、このシャッターパルスφＳｎがＮＯ
Ｒゲート２９およびインバータ３２を介して垂直選択線
１６に印加される。

【００４２】すると、ｎ行目の単位画素１１の画素選択
用ＭＯＳトランジスタ１３がオン状態となるため、３Ｖ
／４の期間中にフォトダイオード１２で光電変換され、
かつ蓄積されたｎ行目の単位画素１１の電荷が、図６の
信号の流れ図から明らかなように、水平信号線１５およ
びバイアス用ＭＯＳトランジスタ２５を通して電源ライ
ン２３に捨てられる。その後また新たにフォトダイオー
ド１２において光電変換が行われ、信号電荷の蓄積が始
まる。

【００４３】さらにＶ／４の期間が経過した時刻ｔ２３
に、ｎ行目の垂直走査パルスφＶｎが垂直走査回路２７
から出力され、ＮＡＮＤゲート２９およびインバータ３
２を介して垂直選択線１６に印加されることにより、ｎ
行目の１ライン分の単位画素１１が選択される。これに
より、Ｖ／４の期間中に蓄積された信号電荷が、図６の
信号の流れ図から明らかなように、単位画素１１のフォ
トダイオード１２から水平信号線１５、ロウアンプ１９
および垂直選択用ＭＯＳトランジスタ２０を介して垂直
信号線１８に読み出される。

【００４４】

【発明の効果】以上説明したように、本発明によれば、
水平信号線の各々にロウアンプが接続されてなる固体撮
像素子において、各画素の信号を画素単位で読み出し可
能な構成とし、先ず水平信号線をリセットしてそのリセ
ットレベルを、次いで光電変換素子から水平信号線に画
素信号を読み出してその信号レベルを同一経路を経由し
て順次出力し、しかる後リセットレベルと信号レベルの
差分をとるようにしたことにより、単位画素ごとの特性
バラツキに起因する固定パターンノイズおよびリセット
時に発生するリセットノイズを、デバイス外部にノイズ
除去回路を設けなくても内部で抑圧できる。これによ
り、当該固体撮像素子を撮像デバイスとして用いるカメ
ラシステムの規模の縮小化に寄与できることになる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す概略構成図である。

【図２】一実施形態に係る動作説明のためのタイミング
チャートである。

【図３】ＣＤＳ回路の構成の一例を示す回路図である。

【図４】ノイズキャンセル動作を説明するためのタイミ
ングチャートである。

【図５】電子シャッターの動作を説明するためのタイミ
ングチャートである。

【図６】電子シャッター動作時の信号の流れ図である。

【図７】従来例を示す概略構成図である。

【符号の説明】

１１…単位画素、１２…フォトダイオード、１３…画素
選択用ＭＯＳトランジスタ、１４…読み出し用ＭＯＳト
ランジスタ、１５…水平信号線、１６…垂直選択線、１
７…水平選択線、１８…垂直信号線、１９…ロウアン
プ、２０…垂直選択用ＭＯＳトランジスタ、２２…リセ
ット用ＭＯＳトランジスタ、２３…電源ライン、２４…
パワーセーブ用ＭＯＳトランジスタ、２５…バイアス用
ＭＯＳトランジスタ、２６…水平走査回路、２７…垂直
走査回路、２８…シャッター走査回路、３４…ＣＤＳ
（相関二重サンプリング）回路

Claims (11)

【特許請求の範囲】
1. 【請求項１】 入射光を光電変換しかつ光電変換によっ
   て得られた信号電荷を蓄積する光電変換素子、画素を選
   択する画素選択用スイッチおよび前記光電変換素子から
   水平信号線へ信号電荷を読み出す読み出し用スイッチを
   有する単位画素が行列状に２次元配置されてなる画素部
   と、 前記画素選択用スイッチに対して垂直選択線を介して垂
   直走査パルスを与える垂直走査回路と、 前記読み出し用スイッチに対して水平選択線を介して水
   平走査パルスを与える水平走査回路と、 前記水平信号線の各々に接続され、これら水平信号線に
   読み出された信号電荷を電気信号に変換する複数の増幅
   手段と、 前記水平信号線の各々をリセットする複数のリセット手
   段とを具備することを特徴とする固体撮像素子。
2. 【請求項２】 前記光電変換素子は、埋め込み構造のフ
   ォトダイオードであることを特徴とする請求項１記載の
   固体撮像素子。
3. 【請求項３】 前記リセット手段は、前記光電変換素子
   からの信号電荷の読み出し直前で前記水平信号線をリセ
   ットすることを特徴とする請求項１記載の固体撮像素
   子。
4. 【請求項４】 前記画素選択用スイッチおよび前記読み
   出し用スイッチはＭＯＳトランジスタからなり、読み出
   し用ＭＯＳトランジスタのゲート電極に画素選択用ＭＯ
   Ｓトランジスタのソース電極が接続されてなることを特
   徴とする請求項１記載の固体撮像素子。
5. 【請求項５】 前記垂直選択線に対して前記垂直走査パ
   ルスとは別タイミングでシャッターパルスを与えるシャ
   ッター走査回路を備えたことを特徴とする請求項１記載
   の固体撮像素子。
6. 【請求項６】 前記垂直走査パルスと同期したタイミン
   グで動作し、前記増幅手段に対して選択的に電源を供給
   する手段を備えたことを特徴とする請求項１記載の固体
   撮像素子。
7. 【請求項７】 選択されていない行の前記水平信号線に
   対してバイアスを与える手段を備えたことを特徴とする
   請求項１記載の固体撮像素子。
8. 【請求項８】 前記水平信号線の各々と垂直信号線との
   間に、前記リセット手段によるリセット時の前記水平信
   号線上のリセットレベルとリセット後に前記水平信号線
   上に読み出される信号レベルとを共通に前記垂直信号線
   に出力する垂直選択用スイッチを備えたことを特徴とす
   る請求項１記載の固体撮像素子。
9. 【請求項９】 前記垂直選択用スイッチによって前記垂
   直信号線に順次出力される前記リセットレベルと前記信
   号レベルとの差分をとる差分回路を備えたことを特徴と
   する請求項８記載の固体撮像素子。
10. 【請求項１０】 前記差分回路は相関二重サンプリング
    回路であることを特徴とする請求項９記載の固体撮像素
    子。
11. 【請求項１１】 入射光を光電変換しかつ光電変換によ
    って得られた信号電荷を蓄積する光電変換素子、画素を
    選択する画素選択用スイッチおよび前記光電変換素子か
    ら水平信号線へ信号電荷を読み出す読み出し用スイッチ
    を有する単位画素が行列状に配置されてなる画素部と、
    前記水平信号線の各々に接続され、これら水平信号線に
    読み出された信号電荷を電気信号に変換する複数の増幅
    手段とを具備する固体撮像素子の駆動方法であって、 先ず前記水平信号線をリセットしてそのリセットレベル
    を、次いで前記光電変換素子から前記水平信号線に画素
    信号を読み出してその信号レベルを同一経路を経由して
    順次出力し、 しかる後前記リセットレベルと前記信号レベルの差分を
    とることを特徴とする固体撮像素子の駆動方法。