JPH11312759A - Face-down bonding substrate or printed wiring board or flexible wiring board or forming method of the substrate - Google Patents
Face-down bonding substrate or printed wiring board or flexible wiring board or forming method of the substrateInfo
- Publication number
- JPH11312759A JPH11312759A JP30282098A JP30282098A JPH11312759A JP H11312759 A JPH11312759 A JP H11312759A JP 30282098 A JP30282098 A JP 30282098A JP 30282098 A JP30282098 A JP 30282098A JP H11312759 A JPH11312759 A JP H11312759A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- face
- mounting
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体素子を電極
形成面が基板側に向けられた状態で実装するフェイスダ
ウンボンディング用基板またはプリント配線板もしくは
フレキシブル配線板またはその基板の形設方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a board for face-down bonding, a printed wiring board, a flexible wiring board, and a method of forming the board, on which a semiconductor element is mounted with an electrode formation surface facing the substrate.
【０００２】[0002]
【従来の技術】半導体素子をベアチップ状態のままで、
基板に実装するための技術としてフェイスダウンボンデ
ィングがある。これはフリップチップボンディングとも
呼ばれるもので、半導体素子の電極を形成した面（能動
面）を基板側に向けて接続することにより実装するもの
である。2. Description of the Related Art A semiconductor device is kept in a bare chip state.
There is face-down bonding as a technique for mounting on a substrate. This is also called flip-chip bonding, and is implemented by connecting the surface on which the electrodes of the semiconductor element are formed (active surface) to the substrate side.
【０００３】半導体素子と基板とを接続するための具体
的な手段としては、金とすずの合金を利用したものや、
はんだバンブを利用したもの、異方性導電膜を利用した
もの等様々な手段があるが、基本的な工程が画像処理を
利用して、基板上のどの位置に半導体素子を実装するか
を決める（以下、画像処理によるアラインメントと呼
ぶ）工程と、半導体チップを基板に熱圧着する工程の２
つよりなる点において共通しており、通常これらを専用
のフェイスダウンボンダー（フリップチップボンダーと
も呼ばれる）を用いて行なっている。[0003] Specific means for connecting a semiconductor element and a substrate include a method using an alloy of gold and tin,
There are various means such as those using solder bumps and those using anisotropic conductive films, but the basic process uses image processing to determine where to mount the semiconductor element on the substrate (Hereinafter referred to as alignment by image processing) and a step of thermocompression bonding a semiconductor chip to a substrate.
They are common in that they consist of two parts, and are usually performed using a dedicated face-down bonder (also called a flip chip bonder).
【０００４】ここで、従来の画像処理によるアラインメ
ントの概略を図８に示す。まず、実装対象となる半導体
素子としてのベアチップＩＣ１は、フェイスダウンボン
ダーのチップ加圧ツール９１に吸着された状態で保持さ
れ、同ボンダーの基板ステージ９２にセットされた基板
２とともに、それぞれのパターンが同ボンダーの画像認
識用プリズムユニット９３を介して同ボンダーの画像認
識用ビデオカメラ９４に取り込まれて認識される。これ
らのパターンから演算したデータに基づき、ベアチップ
ＩＣ１を所定の位置に実装するために、基板ステージ９
２の位置が補正された後、チップ加圧ツール９１が基板
２に向かって降下し、ベアチップＩＣ１を基板２に正し
い位置で加圧、加熱して、ベアチップＩＣ１と基板２と
が接続される。FIG. 8 shows an outline of alignment by conventional image processing. First, a bare chip IC 1 as a semiconductor element to be mounted is held in a state of being attracted to a chip pressing tool 91 of a face-down bonder, and each pattern is formed together with the substrate 2 set on a substrate stage 92 of the bonder. The image is captured by the bonder image recognition video camera 94 via the bonder image recognition prism unit 93 and recognized. In order to mount the bare chip IC 1 at a predetermined position based on data calculated from these patterns, the substrate stage 9
After the position 2 is corrected, the chip pressing tool 91 descends toward the substrate 2, presses and heats the bare chip IC 1 on the substrate 2 at a correct position, and connects the bare chip IC 1 and the substrate 2.
【０００５】[0005]
【発明が解決しようとする課題】ところが、前述のフェ
イスダウンボンダーは、それ自体高価なものであり、さ
らに、フェイスダウンボンダーによるアラインメントの
時間が長いため、前述の工程による実装コストが高いも
のになるという欠点があった。However, the above-mentioned face-down bonder is expensive in itself, and the alignment time by the face-down bonder is long, so that the mounting cost by the above-mentioned process becomes high. There was a disadvantage.
【０００６】そこで、本発明は、前述の従来技術の欠点
を解消するために、比較的低コストで、フェイスダウン
ボンディングにより半導体素子を実装できるフェイスダ
ウンボンディング用基板を提供することを目的としてい
る。また、そのフェイスダウンボンディング用基板を有
するプリント配線板およびフレキシブル配線板を提供す
ることを目的としている。さらに、そのフェイスダウン
ボンディング用基板の形設方法を提供することを目的と
している。Accordingly, an object of the present invention is to provide a face-down bonding substrate on which a semiconductor element can be mounted by face-down bonding at a relatively low cost in order to solve the above-mentioned disadvantages of the prior art. It is another object of the present invention to provide a printed wiring board and a flexible wiring board having the face-down bonding substrate. It is another object of the present invention to provide a method of forming the face-down bonding substrate.
【０００７】[0007]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、 （１）まず、一方の面に電極が形成された半導体素子を
前記一方の面を基板に相対向させた状態で実装するフェ
イスダウンボンディング用基板において、前記半導体素
子の前記基板への実装位置の設定を可能とした位置設定
手段を前記基板の前記半導体素子を実装する側の面に設
けることを特徴とするフェイスダウンボンディング用基
板としたものである。Means for Solving the Problems In order to achieve the above object, the present invention provides: (1) First, a semiconductor element having an electrode formed on one surface is made to face the one surface to a substrate. In a face-down bonding substrate mounted in a state, a position setting unit that enables setting of a mounting position of the semiconductor element on the substrate is provided on a surface of the substrate on which the semiconductor element is mounted. This is a substrate for face-down bonding.
【０００８】このようなフェイスダウンボンディング用
基板にすることで、半導体素子が熱圧着する上で適正な
位置、つまり当該半導体素子の各電極が基板の各ランド
パターンに確実に接触する位置に載置された場合にの
み、位置設定手段と半導体素子の周側面とが当接するな
ど一定の位置関係になるような構成にすることにより、
実装される半導体素子を当該位置設定手段に当接させる
など簡単な操作を行うだけで、当該半導体素子を適正な
位置に載置することができる。その結果、従来のフェイ
スダウンボンダーによるアラインメントのように、高価
な装置を必要とせず、また、この工程の時間短縮も可能
となり、この工程に要するコストを低減できる （２）また、（１）において、前記位置設定手段は、前
記実装する側の面上に少なくとも１つの突出部を形成し
たものであることを特徴とするフェイスダウンボンディ
ング用基板としたものである。By using such a face-down bonding substrate, the semiconductor element is placed at an appropriate position for thermocompression bonding, that is, at a position where each electrode of the semiconductor element surely contacts each land pattern of the substrate. Only in the case where the position setting means and the peripheral side surface of the semiconductor element are in a fixed positional relationship such as contact with each other,
The semiconductor element can be mounted at an appropriate position only by performing a simple operation such as bringing the mounted semiconductor element into contact with the position setting means. As a result, unlike the conventional alignment using a face-down bonder, expensive equipment is not required, and the time required for this step can be reduced, so that the cost required for this step can be reduced. The position setting means is a substrate for face-down bonding, wherein at least one projection is formed on the surface on the mounting side.
【０００９】このようなフェイスダウンボンディング用
基板にすることで、簡単な構造で半導体素子の実装位置
の設定を行うことができ、位置設定手段と半導体素子の
周側面とを当接するなど一定の位置関係にすることが容
易にできる。By using such a face-down bonding substrate, the mounting position of the semiconductor element can be set with a simple structure, and a fixed position such as contact between the position setting means and the peripheral side surface of the semiconductor element can be achieved. Relationships can be easily made.
【００１０】（３）また、（２）において、前記突出部
は、前記半導体素子を前記実装する側の面に載置した状
態において、前記一方の面の高さよりも高く、前記一方
の面の裏面の高さよりも低いことを特徴とするフェイス
ダウンボンディング用基板としたものである。(3) In addition, in (2), the protrusion is higher than the height of the one surface when the semiconductor device is mounted on the surface on the side where the semiconductor element is mounted. This is a face-down bonding substrate characterized by being lower than the height of the back surface.
【００１１】このようなフェイスダウンボンディング用
基板にすることで、半導体素子の電極を形成した面より
も突出部の高さを高くすることにより、当該半導体素子
の周側面と突出部を確実に当接させることができる。く
わえて、当該電極を形成した面の裏面よりも突出部の高
さを低くすることにより、当該半導体素子を熱圧着する
際に、加圧ツールが当該裏面を押圧することを阻害せ
ず、確実に熱圧着を行うことができる。With such a face-down bonding substrate, the height of the protruding portion is made higher than the surface on which the electrodes of the semiconductor device are formed, so that the peripheral side surface of the semiconductor device and the protruding portion are securely contacted. Can be in contact. In addition, by making the height of the protruding portion lower than the back surface of the surface on which the electrode is formed, when the semiconductor element is thermocompression-bonded, it does not hinder that the pressing tool presses the back surface without fail. Thermocompression bonding.
【００１２】（４）また、（２）または（３）におい
て、前記突出部は、前記半導体素子をいずれかの前記突
出部に当接した状態において、前記実装する側の面に形
成されたランドパターンを挟んで相対向する前記突出部
の間の距離をＮとし、前記相対向する前記突出部のいず
れかの突出部に前記周側面を当接する状態とした前記半
導体チップにおいて、前記いずれかの突出部と直交する
方向の前記周側面の幅をＣとし、前記一方の面に形成さ
れた電極の外形において、前記いずれかの突出部と直交
する方向の辺の長さをＰとし、前記ランドパターンの外
形において、前記いずれかの突出部と直交する方向の辺
の長さをＬとした時に、 Ｃ＜Ｎ＜Ｃ＋Ｌ−Ｐ の関係となるＮを有することを特徴とする請求項２また
は請求項３に記載のフェイスダウンボンディング用基板
としたものである。(4) In (2) or (3), the protrusion is a land formed on the surface on which the semiconductor element is mounted in a state where the semiconductor element is in contact with one of the protrusions. In the semiconductor chip, a distance between the projecting portions opposed to each other with a pattern interposed therebetween is N, and the peripheral side surface is brought into contact with any of the projecting portions of the opposed projecting portions. The width of the peripheral side surface in a direction orthogonal to the protrusion is C, the length of a side in the direction orthogonal to any one of the protrusions in the outer shape of the electrode formed on the one surface is P, 3. The outer shape of the pattern, wherein when the length of a side in a direction orthogonal to any one of the protrusions is L, N has a relationship of C <N <C + LP. Face according to item 3 In which it was down for bonding substrates.
【００１３】このようなフェイスダウンボンディング用
基板にすることで、相対向する突出部間の距離Ｎを、実
装される半導体素子の長さＣよりも大きいものとするこ
とにより、当該突出部の間に当該半導体素子を嵌入する
ことが可能となる。くわえて、距離Ｎを、長さＣに基板
上のランドパターンの長さＬと当該半導体素子の電極の
長さＰとの差を加えた長さよりも小さいものとしたこと
により、ＬとＰとの差の範囲内、つまり当該電極が当該
ランドパターン上に必ず位置する範囲内のクリアランス
を設定することができる。よって、当該半導体素子と当
該基板との導通を確実に確保できるとともに、半導体素
子の嵌入が容易になる。With such a face-down bonding substrate, the distance N between the opposing protrusions is set to be larger than the length C of the semiconductor element to be mounted. The semiconductor element can be fitted into the semiconductor device. In addition, by making the distance N smaller than the length C plus the difference between the length L of the land pattern on the substrate and the length P of the electrode of the semiconductor element, L and P Can be set within the range of the difference, that is, the range where the electrode is always located on the land pattern. Therefore, conduction between the semiconductor element and the substrate can be reliably ensured, and the semiconductor element can be easily fitted.
【００１４】（５）また、（２）乃至（４）のいずれか
において、前記突出部は、前記半導体素子を熱圧着時に
加えられる熱によって変形し、前記半導体素子の周側面
にフィレットを形成するものであることを特徴とするフ
ェイスダウンボンディング用基板としたものである。(5) In any one of the constitutions (2) to (4), the projecting portion is deformed by heat applied at the time of thermocompression bonding of the semiconductor element to form a fillet on a peripheral side surface of the semiconductor element. And a substrate for face-down bonding.
【００１５】半導体素子の熱圧着時に、突出部が半導体
素子の周側面にフィレットを形成することにより、当該
半導体素子と基板との機械的接続がより強固なものとな
る。When the semiconductor element is thermocompression-bonded, the projecting portion forms a fillet on the peripheral side surface of the semiconductor element, so that the mechanical connection between the semiconductor element and the substrate becomes stronger.
【００１６】（６）また、（１）において、前記位置設
定手段は、前記実装する側の面上に前記半導体素子を嵌
入可能な凹部を形成するとともに、前記凹部に前記半導
体素子を嵌入することにより前記半導体素子の前記基板
への実装位置の設定を可能とするものであることを特徴
とするフェイスダウンボンディング用基板としたもので
ある。(6) In addition, in (1), the position setting means forms a recess in which the semiconductor element can be fitted on the surface on the mounting side, and fits the semiconductor element in the recess. Thus, it is possible to set the mounting position of the semiconductor element on the substrate, thereby providing a face-down bonding substrate.
【００１７】このようなフェイスダウンボンディング用
基板にすることで、半導体素子を凹部に嵌入した場合
に、半導体素子が熱圧着する上で適正な位置、つまり当
該半導体素子の各電極が基板の各ランドパターンに確実
に当接する位置に設定可能な構成にすることにより、実
装される半導体素子を当該凹部に当接させるという簡単
な操作を行うだけで、当該半導体素子を適正な位置に載
置することができる。その結果、従来のフェイスダウン
ボンダーによるアラインメントのように、高価な装置を
必要とせず、また、この工程の時間短縮も可能となり、
この工程に要するコストを低減できる。With such a face-down bonding substrate, when the semiconductor element is fitted into the concave portion, the semiconductor element is appropriately positioned for thermocompression bonding, that is, each electrode of the semiconductor element is connected to each land of the substrate. With a configuration that can be set to a position that reliably contacts the pattern, the semiconductor device can be mounted at an appropriate position by simply performing a simple operation of bringing the mounted semiconductor element into contact with the concave portion. Can be. As a result, unlike the conventional alignment using a face-down bonder, expensive equipment is not required, and the time for this process can be reduced.
The cost required for this step can be reduced.
【００１８】（７）また、（６）において、前記位置設
定手段は、前記実装する側の面上に突出する枠体を設け
るとともに、前記凹部を前記枠体の内側の領域とするも
のであることを特徴とするフェイスダウンボンディング
用基板としたものである。(7) In addition, in (6), the position setting means provides a frame projecting on the surface on the mounting side, and sets the concave portion as a region inside the frame. This is a substrate for face-down bonding.
【００１９】このようなフェイスダウンボンディング用
基板にすることで、簡単な構造で半導体素子の実装位置
の設定を行うことができる。With such a face-down bonding substrate, the mounting position of the semiconductor element can be set with a simple structure.
【００２０】（８）また、（７）において、前記枠体
は、前記一方の面の高さよりも高く、前記一方の面の裏
面の高さよりも低いことを特徴とするフェイスダウンボ
ンディング用基板としたものである。(8) Further, in (7), the frame body is higher than the height of the one surface and lower than the height of the back surface of the one surface. It was done.
【００２１】このようなフェイスダウンボンディング用
基板にすることで、半導体素子の電極を形成した面より
も突出部の高さを高くすることにより、当該半導体素子
の周側面と突出部とを確実に当接させることができる。
くわえて、当該電極を形成した面の裏面よりも突出部の
高さを低くすることにより、当該半導体素子を熱圧着す
る際に、加圧ツールにより当該裏面を押圧することを阻
害せず、確実に熱圧着を行うことができる。With such a face-down bonding substrate, the height of the protruding portion is made higher than the surface on which the electrodes of the semiconductor device are formed, so that the peripheral side surface of the semiconductor device and the protruding portion can be reliably formed. Can be abutted.
In addition, by making the height of the protruding portion lower than the back surface of the surface on which the electrode is formed, when the semiconductor element is thermocompression-bonded, the pressing of the back surface by the pressing tool is not hindered, and Thermocompression bonding.
【００２２】（９）また、前記枠体は、前記半導体素子
を嵌入した状態において、前記一方の面の外形におい
て、一方の相対向する辺の長さをＣ１とし、、他方の相
対向する辺の長さをＣ２とし、前記一方の面に形成され
た電極の外形において、前記一方の相対向する辺に平行
な辺の長さをＰ１とし、前記他方の相対向する辺に平行
な辺の長さをＰ２とし、前記実装する側の面に形成され
たランドパターンの外形において、前記一方の相対向す
る辺に平行な辺の長さをＬ１とし、前記他方の相対向す
る辺に平行な辺の長さをＬ２とし、前記枠体の内側の領
域の外形において、前記一方の相対向する辺に平行な辺
の長さをＮ１とし、前記他方の相対向する辺に平行な辺
の長さをＮ２とした時に、 Ｃ１＜Ｎ１＜Ｃ１＋Ｌ１−Ｐ１ Ｃ２＜Ｎ２＜Ｃ２＋Ｌ２−Ｐ２ の関係となるＮ１およびＮ２を有することを特徴とする
請求項７または請求項８に記載のフェイスダウンボンデ
ィング用基板としたものである。(9) When the semiconductor element is fitted in the frame, the length of one of the opposite sides is C1, and the other of the opposite sides of the outer shape of the one surface is the frame. The length of a side parallel to the one opposite side is defined as P1 and the length of a side parallel to the other opposite side is defined as P1 in the outer shape of the electrode formed on the one side. The length is P2, and in the outer shape of the land pattern formed on the surface on the mounting side, the length of a side parallel to the one opposite side is L1, and the length of a side parallel to the other opposite side is L1. The length of a side is L2, the length of a side parallel to the one opposing side is N1, and the length of a side parallel to the other opposing side in the outer shape of the area inside the frame body. Where N2 is C1, C1 <N1 <C1 + L1-P1 C2 <N2 <C + Is obtained by a face-down bonding substrate according to claim 7 or claim 8 characterized in that it has a L2-P2 the relationship between N1 and N2.
【００２３】このようなフェイスダウンボンディング用
基板にすることで、枠体の内側の領域の外形において、
一方の相対向する辺の長さＮ１が、実装される半導体素
子の外形において、Ｎ１の長さを有する辺に直交する辺
の長さＣ１よりも大きいものとし、同様に、当該領域の
外形において、他方の相対向する辺の長さＮ２が、実装
される半導体素子の外形において、Ｎ２の長さを有する
辺に直交する辺の長さＣ２よりも大きいものとすること
により、当該領域に当該半導体素子を嵌入することが可
能となる。くわえて、距離Ｎ１を、Ｎ１の長さを有する
辺にそれぞれ直交する基板上のランドパターンの長さＬ
１と当該半導体素子の電極の長さＰ１との差を加えた長
さよりも小さいものとし、同様に、距離Ｎ２を、Ｎ２の
長さを有する辺にそれぞれ直交する基板上のランドパタ
ーンの長さＬ２と当該半導体素子の電極の長さＰ２との
差を加えた長さよりも小さいものとすることにより、Ｌ
１とＰ１との差、およびＬ２とＰ２との差の範囲、つま
り当該電極が当該ランドパターン上に必ず位置する範囲
内のクリアランスを設定することができる。よって、当
該半導体素子と当該基板との導通を確実に確保できると
ともに、半導体素子の嵌入が容易になる。With such a face-down bonding substrate, the outer shape of the area inside the frame is
The length N1 of one of the opposing sides is larger than the length C1 of the side orthogonal to the side having the length N1 in the outer shape of the semiconductor element to be mounted. The length N2 of the other opposing side is larger than the length C2 of the side orthogonal to the side having the length of N2 in the outer shape of the semiconductor element to be mounted. It becomes possible to insert a semiconductor element. In addition, the distance N1 is equal to the length L of the land pattern on the substrate orthogonal to the side having the length of N1.
1 and the length P1 of the electrode of the semiconductor element, and the distance N2 is similarly set to the length of the land pattern on the substrate orthogonal to the side having the length of N2. By making the length smaller than the sum of the difference between L2 and the length P2 of the electrode of the semiconductor element, L2
It is possible to set the clearance within the range of the difference between 1 and P1, and the difference between L2 and P2, that is, the range where the electrode is always located on the land pattern. Therefore, conduction between the semiconductor element and the substrate can be reliably ensured, and the semiconductor element can be easily fitted.
【００２４】（１０）また、前記枠体は、前記半導体素
子を熱圧着時に加えられる熱によって変形し、前記半導
体素子の周側面にフィレットを形成するものであること
を特徴とする請求項７乃至請求項９に記載のフェイスダ
ウンボンディング用基板としたものである。(10) The frame is formed by deforming the semiconductor element by heat applied during thermocompression bonding to form a fillet on a peripheral side surface of the semiconductor element. A face-down bonding substrate according to claim 9.
【００２５】半導体素子の熱圧着時に、突出部が半導体
素子の周側面にフィレットを形成することにより、当該
半導体素子と基板との機械的接続がより強固なものとな
る。When the semiconductor element is thermocompressed, the protrusion forms a fillet on the peripheral side surface of the semiconductor element, so that the mechanical connection between the semiconductor element and the substrate becomes stronger.
【００２６】（１１）また、（６）において、前記位置
設定手段は、前記凹部を前記実装する側の面に設られた
凹陥部とするものであることを特徴とするフェイスダウ
ンボンディング用基板としたものである。(11) In the item (6), the position setting means is a concave portion provided on the surface on the mounting side, wherein the concave portion is a concave portion provided on the surface on which the mounting is performed. It was done.
【００２７】このようなフェイスダウンボンディング用
基板にすることで、簡単な構造で半導体素子の実装位置
の設定を行うことができる。With such a face-down bonding substrate, the mounting position of the semiconductor element can be set with a simple structure.
【００２８】（１２）また、（１１）において、前記凹
陥部は、前記半導体素子を嵌入した状態において、前記
一方の面が前記実装する側の面よりも下に位置し、か
つ、前記裏面が前記実装する側の面よりも上に位置する
深さとすることを特徴とするフェイスダウンボンディン
グ用基板としたものである。(12) In addition, in (11), when the semiconductor element is fitted in the recess, the one surface is located below the surface on which the mounting is performed, and the back surface is A substrate for face-down bonding, characterized in that the substrate has a depth that is higher than the surface on which the component is mounted.
【００２９】このようなフェイスダウンボンディング用
基板にすることで、半導体素子の電極を形成した面より
も突出部の高さを高くすることにより、当該半導体素子
の周側面と凹陥部の内周面とを確実に当接させて位置設
定することができる。くわえて、当該電極を形成した面
の裏面よりも当該内周面の高さを低くすることにより、
当該半導体素子を熱圧着する際に、加圧ツールにより当
該裏面を押圧することを阻害せず、確実に熱圧着を行う
ことができる。By making such a face-down bonding substrate, the height of the protruding portion is made higher than the surface on which the electrodes of the semiconductor element are formed, so that the peripheral side surface of the semiconductor element and the inner peripheral surface of the recessed portion are formed. Can be surely brought into contact with each other to set the position. In addition, by making the height of the inner peripheral surface lower than the back surface of the surface on which the electrode is formed,
When thermocompression bonding of the semiconductor element is performed, thermocompression bonding can be reliably performed without hindering pressing of the back surface by a pressing tool.
【００３０】（１３）また、（１１）または（１２）に
おいて、前記凹陥部は、前記半導体素子を嵌入した状態
において、前記一方の面の外形において、一方の相対向
する辺の長さをＣ１とし、、他方の相対向する辺の長さ
をＣ２とし、前記一方の面に形成された電極の外形にお
いて、前記一方の相対向する辺に平行な辺の長さをＰ１
とし、前記他方の相対向する辺に平行な辺の長さをＰ２
とし、前記実装する側の面に形成されたランドパターン
の外形において、前記一方の相対向する辺に平行な辺の
長さをＬ１とし、前記他方の相対向する辺に平行な辺の
長さをＬ２とし、前記凹陥部の内側の領域の外形におい
て、前記一方の相対向する辺に平行な辺の長さをＮ１と
し、前記他方の相対向する辺に平行な辺の長さをＮ２と
した時に、 Ｃ１＜Ｎ１＜Ｃ１＋Ｌ１−Ｐ１ Ｃ２＜Ｎ２＜Ｃ２＋Ｌ２−Ｐ２ の関係となるＮ１およびＮ２を有することを特徴とする
フェイスダウンボンディング用基板としたものである。(13) In (11) or (12), when the semiconductor element is fitted in the recess, the recessed portion may have a length of one of the opposite sides C1 in the outer shape of the one surface. The length of the other opposite side is C2, and the length of the side parallel to the one opposite side is P1 in the outer shape of the electrode formed on the one surface.
And the length of a side parallel to the other opposite side is P2
In the outer shape of the land pattern formed on the surface on the mounting side, the length of a side parallel to the one opposite side is L1, and the length of a side parallel to the other opposite side is L1. L2, the length of a side parallel to the one opposing side is N1, and the length of a side parallel to the other opposing side is N2 in the outer shape of the area inside the concave portion. Then, N1 and N2 satisfying a relationship of C1 <N1 <C1 + L1-P1 C2 <N2 <C2 + L2-P2 are obtained.
【００３１】このようなフェイスダウンボンディング用
基板にすることで、凹陥部の内側の領域の外形におい
て、一方の相対向する辺の長さＮ１が、実装される半導
体素子の外形において、Ｎ１の長さを有する辺に直交す
る辺の長さＣ１よりも大きいものとし、同様に、当該領
域の外形において、他方の相対向する辺の長さＮ２が、
実装される半導体素子の外形において、Ｎ２の長さを有
する辺に直交する辺の長さＣ２よりも大きいものとする
ことにより、当該領域に当該半導体素子を嵌入すること
が可能となる。くわえて、距離Ｎ１を、Ｎ１の長さを有
する辺にそれぞれ直交する基板上のランドパターンの長
さＬ１と当該半導体素子の電極の長さＰ１との差を加え
た長さよりも小さいものとし、同様に、距離Ｎ２を、Ｎ
２の長さを有する辺にそれぞれ直交する基板上のランド
パターンの長さＬ２と当該半導体素子の電極の長さＰ２
との差を加えた長さよりも小さいものとすることによ
り、Ｌ１とＰ１との差、およびＬ２とＰ２との差の範
囲、つまり当該電極が当該ランドパターン上に必ず位置
する範囲内のクリアランスを設定することができる。よ
って、当該半導体素子と当該基板との導通を確実に確保
できるとともに、当該半導体素子の嵌入が容易になる。With such a face-down bonding substrate, the length N1 of one of the opposite sides in the outer shape of the region inside the recessed portion is equal to the length N1 in the outer shape of the semiconductor element to be mounted. Is larger than the length C1 of the side orthogonal to the side having the height, and similarly, in the outer shape of the region, the length N2 of the other opposite side is
By setting the outer shape of the semiconductor element to be mounted to be larger than the length C2 of the side orthogonal to the side having the length of N2, the semiconductor element can be fitted into the area. In addition, the distance N1 is smaller than the length obtained by adding the difference between the length L1 of the land pattern on the substrate and the length P1 of the electrode of the semiconductor element orthogonal to the side having the length of N1. Similarly, the distance N2 is set to N
The length L2 of the land pattern on the substrate and the length P2 of the electrode of the semiconductor element orthogonal to the sides each having the length of 2
The distance between L1 and P1 and the difference between L2 and P2, that is, the clearance within the range where the electrode is always located on the land pattern, is set to be smaller than the length obtained by adding the difference between Can be set. Therefore, conduction between the semiconductor element and the substrate can be reliably ensured, and the semiconductor element can be easily fitted.
【００３２】（１４）また、請求項１乃至請求項１３の
いずれかに記載のフェイスダウンボンディング用基板の
構成を有することを特徴としたプリント配線板としたも
のである。(14) A printed wiring board having the structure of the face-down bonding substrate according to any one of claims 1 to 13.
【００３３】このようなプリント配線板にすることで、
半導体素子の実装が容易にできる。By making such a printed wiring board,
The mounting of the semiconductor element can be facilitated.
【００３４】（１５）また、請求項１乃至請求項１３の
いずれかに記載のフェイスダウンボンディング用基板の
構成を有することを特徴としたフレキシブル配線板とし
たものである。(15) A flexible wiring board having the structure of the face-down bonding substrate according to any one of claims 1 to 13.
【００３５】このようなフレキシブル配線板にすること
で、半導体素子の実装が容易にできる。By using such a flexible wiring board, mounting of a semiconductor element can be facilitated.
【００３６】（１６）また、一方の面に電極が形成され
た半導体素子を前記一方の面を基板に相対向させた状態
で実装するフェイスダウンボンディング用基板の形設方
法において、接着治具の表面に形成されるとともに、前
記半導体素子の周側面を当接することにより前記半導体
素子の前記基板への実装位置の設定を可能とした突出部
を嵌入可能とした凹陥部に、前記突出部を前記基板に接
着される側の面と反対側の面を凹陥部側に向けた状態で
嵌入し、前記接着される側の面に接着剤を塗布し、前記
表面に立設されるとともに、前記基板を装着することに
より、前記突出部の前記基板上への接着位置を設定可能
とした位置決め体に、前記基板を前記実装する側の面を
前記突出部に相対向させた状態で装着し、前記基板を前
記実装する側の面と反対側の面から押圧して前記突出部
を前記基板に接着することを特徴とするフェイスダウン
ボンディング用基板の形設方法としたものである。(16) In a method of forming a face-down bonding substrate for mounting a semiconductor element having an electrode formed on one surface with the one surface facing the substrate, The protrusion is formed on the surface, and the protrusion is inserted into a recess in which a protrusion that enables the mounting position of the semiconductor element to be mounted on the substrate can be fitted by abutting a peripheral side surface of the semiconductor element. The surface opposite to the surface to be bonded to the substrate is fitted with the surface facing the concave portion side, an adhesive is applied to the surface to be bonded, and the substrate is erected on the surface and the substrate is mounted. By mounting the mounting portion, the mounting portion of the projecting portion can be set on the substrate, the mounting body can be set, the surface of the side on which the substrate is mounted on the mounting portion in a state facing the projecting portion, The surface on which the board is mounted Is obtained by the form 設方 method of a substrate for a face-down bonding, characterized in that adhering the protruding portion by pressing from the surface opposite to the substrate.
【００３７】このようなフェイスダウンボンディング用
基板の形設方法にすることで、位置決め体に基板を装着
して押圧するだけで、突出部を当該基板に形設すること
ができる。By adopting such a method of forming a face-down bonding substrate, it is possible to form a protruding portion on the substrate simply by mounting and pressing the substrate on the positioning body.
【００３８】（１７）また、一方の面に電極が形成され
た半導体素子を前記一方の面を基板に相対向させた状態
で実装するフェイスダウンボンディング用基板の形設方
法において、接着治具の表面に形成されるとともに、前
記半導体素子を嵌入することにより前記半導体素子の前
記基板への実装位置の設定を可能とした枠体を嵌入可能
とした凹陥部に、前記突出部を前記基板に接着される側
の面と反対側の面を前記凹陥部側に向けた状態で嵌入
し、前記接着される側の面に接着剤を塗布し、前記表面
に立設されるとともに、前記基板を装着することによ
り、前記突出部の前記基板上への接着位置を設定可能と
した位置決め体に、前記基板を前記実装する側の面を前
記突出部に相対向させた状態で装着し、前記基板を前記
実装する側の面と反対側の面から押圧して前記突出部を
前記基板に接着することを特徴とするフェイスダウンボ
ンディング用基板の形設方法としたものである。(17) In a method for forming a face-down bonding substrate for mounting a semiconductor element having an electrode formed on one surface thereof with the one surface facing the substrate, The protrusion is adhered to the substrate in a recess formed on the surface and in which a frame that allows setting of a mounting position of the semiconductor element on the substrate by inserting the semiconductor element can be inserted. The surface opposite to the surface to be bonded is fitted with the surface facing the concave portion side, an adhesive is applied to the surface to be bonded, and the substrate is mounted upright on the surface and the substrate is mounted. By doing so, mounted on a positioning body capable of setting the bonding position of the protruding portion on the substrate, with the surface on which the substrate is mounted on the mounting surface facing the protruding portion, and mounting the substrate Opposite to the mounting side Is obtained by the form 設方 method of a substrate for a face-down bonding, characterized in that by pressing the surface bonding said projecting portions to said substrate.
【００３９】このようなフェイスダウンボンディング用
基板の形設方法にすることで、位置決め体に基板を装着
して押圧するだけで突出部を当該基板に形設することが
できる。By adopting such a method of forming a substrate for face-down bonding, a protrusion can be formed on the substrate by simply mounting the substrate on the positioning body and pressing the substrate.
【００４０】（１８）また、（１６）または（１７）に
おいて、前記位置決め体は、前記基板に形成された孔に
挿入することにより、前記基板を装着可能とするピンで
あることを特徴とするフェイスダウンボンディング用基
板の形設方法としたものである。(18) In the item (16) or (17), the positioning member is a pin which can be mounted on the substrate by being inserted into a hole formed in the substrate. This is a method for forming a face-down bonding substrate.
【００４１】このようなフェイスダウンボンディング用
基板の形設方法にすることで、ピンを基板に形成された
孔に挿入するだけで基板の装着位置の設定ができる。By adopting such a method of forming the face-down bonding substrate, the mounting position of the substrate can be set only by inserting the pins into the holes formed in the substrate.
【００４２】（１９）また、一方の面に電極が形成され
た半導体素子を前記一方の面を基板に相対向させた状態
で実装するフェイスダウンボンディング用基板の形設方
法において、前記基板を積層して構成する複数の構成板
のうち、前記半導体素子を実装する側の表面となる構成
板に前記半導体素子を挿入可能な孔を穿設し、前記表面
に立設されるとともに、前記構成板を装着することによ
り、前記構成板の積層位置の設定を可能とした位置決め
体に、前記複数の構成板を積層させた状態で装着し、前
記構成板を加熱加圧体と前記接着治具とにより挟圧しな
がら加熱することにより、前記半導体素子を嵌入するこ
とにより前記半導体素子の前記基板への実装位置の設定
を可能とした凹陥部を形成することを特徴とするフェイ
スダウンボンディング用基板の形設方法としたものであ
る。(19) In a method of forming a face-down bonding substrate for mounting a semiconductor element having an electrode formed on one surface thereof with the one surface facing the substrate, the substrates are laminated. A hole through which the semiconductor element can be inserted is formed in a component plate which is a surface on a side on which the semiconductor element is mounted, among a plurality of component plates configured as above, and the component plate is erected on the surface and By mounting, the positioning body that can set the lamination position of the component plates, mounted in a state where the plurality of component plates are stacked, the component plate heating and pressing body and the bonding jig A face-down bonder characterized by forming a concave portion that allows setting of a mounting position of the semiconductor element on the substrate by fitting the semiconductor element by heating while being pressed by Is obtained by the form 設方 method of grayed board.
【００４３】このようなフェイスダウンボンディング用
基板の形設方法にすることで、構成板を位置決め体に装
着して押圧するだけで、突出部を当該基板に形設するこ
とができる。By adopting such a method of forming the face-down bonding substrate, the projecting portion can be formed on the substrate only by mounting the component plate on the positioning body and pressing the same.
【００４４】（２０）また、（１９）において、前記位
置決め体は、前記構成板に形成された孔に挿入すること
により、前記構成板を装着可能とするピンであることを
特徴とするフェイスダウンボンディング用基板の形設方
法としたものである。(20) Further, in (19), the positioning body is a pin which can be mounted on the component plate by being inserted into a hole formed in the component plate. This is a method for forming a bonding substrate.
【００４５】このようなフェイスダウンボンディング用
基板の形設方法にすることで、ピンを構成板に形成され
た孔に挿入するだけで基板の装着位置の設定ができる。By adopting such a method of forming the board for face-down bonding, the mounting position of the board can be set only by inserting the pins into the holes formed in the component plate.
【００４６】[0046]
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００４７】まず、図１は、本発明の実施形態によるフ
ェイスダウンボンディング用基板を示すものであって、
（１）は当該構造部分の平面図であり、（２）は当該構
造部分のＡ−Ａ線断面図である。また、図２は、本発明
の別の実施形態によるにフェイスダウンボンディング用
基板の平面図である。図３は、本発明のさらに別の実施
形態によるにフェイスダウンボンディング用基板を示す
ものであって、（１）は当該構造部分の平面図であり、
（２）は当該構造部分のＢ−Ｂ線断面図である。図４
は、本発明の実施形態におけるベアチップＩＣの実装方
法を示すものであって、（１）は枠体内にベアチップＩ
Ｃを嵌入する状態を示す断面図であり、（２）はベアチ
ップＩＣを熱圧着する状態を示す断面図である。また、
図５は、枠体の内側の領域の最大許容面積を示す平面図
である。また、図６は、本発明の実施形態によるフェイ
スダウンボンディング用基板の形設方法を示す断面図で
ある。さらに、図７は、本発明の別の実施形態によるフ
ェイスダウンボンディング用基板の形設方法を示す断面
図である。First, FIG. 1 shows a face-down bonding substrate according to an embodiment of the present invention.
(1) is a plan view of the structure portion, and (2) is a cross-sectional view of the structure portion taken along line AA. FIG. 2 is a plan view of a face-down bonding substrate according to another embodiment of the present invention. FIG. 3 shows a face-down bonding substrate according to still another embodiment of the present invention, wherein (1) is a plan view of the structural portion,
(2) is a sectional view taken along line BB of the structure portion. FIG.
1 shows a method of mounting a bare chip IC according to an embodiment of the present invention.
It is sectional drawing which shows the state which fits C, and (2) is sectional drawing which shows the state which carries out thermocompression bonding of a bare chip IC. Also,
FIG. 5 is a plan view showing the maximum allowable area of the region inside the frame. FIG. 6 is a cross-sectional view illustrating a method of forming a face-down bonding substrate according to an embodiment of the present invention. FIG. 7 is a cross-sectional view illustrating a method for forming a face-down bonding substrate according to another embodiment of the present invention.
【００４８】なお、本発明のフェイスダウンボンディン
グ用基板は、その応用範囲において特定の種類の基板に
限定されるものではないが、プリント配線板およびフレ
キシブル配線板に好適なものである。The substrate for face-down bonding of the present invention is not limited to a specific type of substrate in its application range, but is suitable for a printed wiring board and a flexible wiring board.
【００４９】図１は、基板２に実装される半導体素子と
してのベアチップＩＣ１の位置設定手段としての枠体３
を基板２上に設けたものである。図１（１）に示すよう
に、枠体３は、基板２のベアチップＩＣ１を実装する面
上に設けられたランドパターン２１を取り囲むように設
けられている。枠体３の内部領域は、ベアチップＩＣ１
を嵌入可能な大きさの凹陥部として形成されており、ま
た、後述するように、枠体３は、この内側領域にベアチ
ップＩＣ１を嵌入すれば、ベアチップＩＣ１の電極上に
形成されたバンプ１１がランドパターン２１上に載った
状態で当接して、ベアチップＩＣ１と基板２との電気的
接続が確実に確保できるクリアランスを持つ大きさに設
定されている。FIG. 1 shows a frame 3 as a position setting means for a bare chip IC 1 as a semiconductor element mounted on a substrate 2.
Is provided on the substrate 2. As shown in FIG. 1A, the frame 3 is provided so as to surround a land pattern 21 provided on the surface of the substrate 2 on which the bare chip IC 1 is mounted. The inner area of the frame 3 is a bare chip IC 1
Is formed as a concave portion having a size capable of fitting the bare chip IC1 into the inner region of the frame 3, as described later, the bumps 11 formed on the electrodes of the bare chip IC1 are formed. It is set to have a clearance with which it can be in contact with the land pattern 21 while being in contact with the land pattern 21 so that electrical connection between the bare chip IC 1 and the substrate 2 can be reliably ensured.
【００５０】なお、枠体３の材質は、基板の材料として
用いられているものならどのようなものでも構わない
が、例えば、フレキシブル基板の場合などは、基板装着
時において変形した状態で設けられることが想定される
ので、基板２と同等の可撓性を持つように、基板２と同
材質とするのが好ましい。The material of the frame 3 may be any material as long as it is used as the material of the substrate. For example, in the case of a flexible substrate, the frame 3 is provided in a deformed state when the substrate is mounted. Therefore, it is preferable to use the same material as the substrate 2 so as to have the same flexibility as the substrate 2.
【００５１】さらに、枠体３の内側領域の大きさとベア
チップＩＣ１の大きさの関係について以下に述べる。図
５に示すように、ベアチップＩＣ１を基板２上に載置し
たときに、枠体の内側領域の外形長（１）Ｎ１とベアチ
ップＩＣ１の外形長（１）Ｃ１との差、および枠体の内
側領域の外形長（２）Ｎ１とベアチップＩＣの外形長
（２）Ｃ１との差、つまりベアチップＩＣ１を嵌入した
状態におけるクリアランス（遊び）の大きさは、例え
ば、ベアチップＩＣ１が枠体３のある左上隅に当接して
おり、ベアチップＩＣ１のバンプ１１がランドパターン
２１上の左上隅に当接している状態を想定した場合にお
いて、ベアチップＩＣ１が枠体３の左上隅から最大限に
離隔した状態、つまり枠体３の右下隅にベアチップＩＣ
１が当接する位置がその最大値となる。The relationship between the size of the inner region of the frame 3 and the size of the bare chip IC 1 will be described below. As shown in FIG. 5, when the bare chip IC1 is placed on the substrate 2, the difference between the outer length (1) N1 of the inner region of the frame and the outer length (1) C1 of the bare chip IC1, and the The difference between the outer length (2) N1 of the inner region and the outer length (2) C1 of the bare chip IC, that is, the size of the clearance (play) in a state where the bare chip IC 1 is inserted, is, for example, that the bare chip IC 1 has the frame 3. A state in which the bare chip IC1 is in contact with the upper left corner and the bump 11 of the bare chip IC1 is in contact with the upper left corner on the land pattern 21; That is, a bare chip IC is provided at the lower right corner of the frame 3.
The position where 1 contacts is the maximum value.
【００５２】ところで、ベアチップＩＣ１と基板２との
電気的接続を確実にするためには、バンプ１１がランド
パターン２１上にはみ出すことなく、完全に載っている
ことが条件となる。したがって、この条件を満たすため
には、枠体３の右下隅にベアチップＩＣ１が当接する位
置にあっても、ランドパターン２１上にバンプ１１が載
っている必要があり、上述のクリアランスの大きさは、
ランドパターンの外形長（１）Ｌ１とバンプの外形長
（１）Ｐ１との差、およびランドパターンの外形長
（２）Ｌ２とバンプの外形長（２）Ｐ２との差よりも小
さいことが条件となる。Incidentally, in order to ensure the electrical connection between the bare chip IC 1 and the substrate 2, it is necessary that the bumps 11 are completely mounted without protruding above the land patterns 21. Therefore, in order to satisfy this condition, the bump 11 needs to be placed on the land pattern 21 even at a position where the bare chip IC 1 is in contact with the lower right corner of the frame 3. ,
The condition is that it is smaller than the difference between the outer length (1) L1 of the land pattern and the outer length (1) P1 of the bump, and the difference between the outer length (2) L2 of the land pattern and the outer length (2) P2 of the bump. Becomes
【００５３】よって、クリアランスの大きさであるＮ１
−Ｃ１およびＮ２−Ｃ２は、 Ｎ１−Ｃ１＜Ｌ１−Ｐ１ Ｎ２−Ｃ２＜Ｌ２−Ｐ２ の式で表される条件を満たす必要がある。Therefore, the clearance size N1
-C1 and N2-C2 need to satisfy the condition represented by the following equation: N1-C1 <L1-P1 N2-C2 <L2-P2.
【００５４】また、当然のことながら、ベアチップＩＣ
１を枠体３に嵌入するためには、ベアチップＩＣの外形
長（１）Ｃ１よりも枠体の内側領域の外形長（１）Ｎ１
が大きく、かつベアチップＩＣの外形長（２）Ｃ２より
枠体の内側領域の外形長（２）Ｎ２が大きく、つまり、 Ｎ１−Ｃ１＞０ Ｎ２−Ｃ２＞０ を満たすものでなければならない。よって、これらの条
件を上述の式に付加すると、 ０＜Ｎ１−Ｃ１＜Ｌ１−Ｐ１ ０＜Ｎ２−Ｃ２＜Ｌ２−Ｐ２ となる。Also, needless to say, bare chip IC
In order to fit 1 into the frame 3, the outer length (1) N1 of the inner region of the frame than the outer length (1) C1 of the bare chip IC
And the outer length (2) N2 of the inner region of the frame body is larger than the outer length (2) C2 of the bare chip IC, that is, N1−C1> 0 and N2−C2> 0. Therefore, when these conditions are added to the above equation, 0 <N1-C1 <L1-P1 0 <N2-C2 <L2-P2.
【００５５】したがって、この式を変形すると、枠体３
の内側領域は、 Ｃ１＜Ｎ１＜Ｃ１＋Ｌ１−Ｐ１ Ｃ２＜Ｎ２＜Ｃ２＋Ｌ２−Ｐ２ の式で表される条件を満たす枠体の内側領域の外形長
（１）Ｎ１、枠体の内側領域の外形長（２）Ｎ２を持つ
ものとしなければならない。Therefore, when this equation is modified, the frame 3
Are the outer length (1) N1 of the inner area of the frame body and the outer length of the inner area of the frame body satisfying the condition represented by the following equation: C1 <N1 <C1 + L1-P1 C2 <N2 <C2 + L2-P2 2) It must have N2.
【００５６】また、ベアチップＩＣ１を基板２に実装す
るには、図４（１）に示すように、作業者のハンドワー
クによりベアチップＩＣ１を枠体３内に矢印Ｄに示す方
向に嵌入する。次に、チップ加圧ツール９１により、ベ
アチップＩＣ１をバンプ１１の形成面と反対側の面か
ら、押圧しながら加熱することにより熱圧着を行なう。
これにより、従来のフェイスダウンボンダーに相当する
ベアチップＩＣ１の実装工程が完了する。To mount the bare chip IC 1 on the substrate 2, the bare chip IC 1 is fitted into the frame 3 in the direction shown by the arrow D by the handwork of the worker, as shown in FIG. Next, thermocompression bonding is performed by pressing and heating the bare chip IC 1 from the surface opposite to the surface on which the bumps 11 are formed by the chip pressing tool 91.
Thereby, the mounting process of the bare chip IC 1 corresponding to the conventional face-down bonder is completed.
【００５７】なお、枠体３の高さは、ベアチップＩＣ１
を嵌入した場合において、ベアチップＩＣ１の周側面と
枠体３の内面が当接した状態で位置設定が可能となるよ
うに、ベアチップＩＣ１を基板２上に載置した状態にお
いて、バンプ１１の形成面よりも高いものとする必要が
ある。同時に、チップ加圧ツール９１がベアチップＩＣ
１を押圧することを阻害しないために、ベアチップＩＣ
１を基板２上に載置した状態において、バンプ１１の形
成面と反対側の面の高さよりも低いものとする必要があ
る。The height of the frame 3 is determined by the bare chip IC1.
When the bare chip IC 1 is placed on the substrate 2, the surface on which the bumps 11 are formed can be set so that the position can be set while the peripheral side surface of the bare chip IC 1 is in contact with the inner surface of the frame 3. Need to be higher. At the same time, the chip pressing tool 91
In order not to hinder pressing 1, bare chip IC
In a state where 1 is placed on the substrate 2, it is necessary to make the height of the surface opposite to the surface on which the bumps 11 are formed lower.
【００５８】さらに、チップ加圧ツール９１がベアチッ
プＩＣ１を押圧した状態に至れば、ベアチップＩＣ１
は、チップ加圧ツール９１によってその位置に固定され
るので、枠体３は、ベアチップＩＣ１の熱圧着後に変形
して、ベアチップＩＣ１の周側面に付着してフィレット
を形成するものとしてもよい。このようにすれば、ベア
チップＩＣ１と基板２との機械的接続がより強固なもの
になり、フェイスダウンボンディングによるベアチップ
ＩＣの実装の信頼性の向上に寄与する。Further, when the chip pressing tool 91 reaches the state where the bare chip IC 1 is pressed, the bare chip IC 1
Is fixed at that position by the chip pressing tool 91, the frame 3 may be deformed after thermocompression bonding of the bare chip IC1 and may be attached to the peripheral side surface of the bare chip IC1 to form a fillet. By doing so, the mechanical connection between the bare chip IC 1 and the substrate 2 becomes stronger, which contributes to improving the reliability of mounting the bare chip IC by face-down bonding.
【００５９】また、図２は、本発明の別の実施形態を示
すものである。図面左側のものにおいては、ベアチップ
ＩＣ１の４隅にＬ字状の隅型リブ４１を設けたものであ
る。また、図面右側のものにおいては、ベアチップＩＣ
１の周側面のうち２面に当接するリブ４１を設けたもの
である。FIG. 2 shows another embodiment of the present invention. On the left side of the drawing, an L-shaped corner-shaped rib 41 is provided at four corners of the bare chip IC1. In the right side of the drawing, a bare chip IC
A rib 41 is provided to contact two surfaces of one peripheral side surface.
【００６０】図面左側のものは、図１の枠体３に相当す
るものをベアチップＩＣ１の４隅にのみ設けたものであ
る。また、図面右側の例においては、２つのリブ４１の
設定面４３にベアチップＩＣ１を当接した場合におい
て、ランドパターン２１上にベアチップＩＣ１のバンプ
１１が載って電気的接続が確保される構成となってい
る。なお、隅型リブ４１は、位置設定の精度は落ちるこ
とが一定程度許容できるならば、ベアチップＩＣ１対角
線上に位置するに２つ、もしくは、任意の位置に１つの
みに設けるものとしても良い。また、同様に、リブ４１
はこの構成に限らず、ベアチップＩＣ１の周側面の相対
向する２面に当接する位置に２つもしくは任意の位置に
１つの設けるものとしても良い。On the left side of the drawing, the one corresponding to the frame 3 of FIG. 1 is provided only at the four corners of the bare chip IC1. Further, in the example on the right side of the drawing, when the bare chip IC1 is brought into contact with the setting surface 43 of the two ribs 41, the bumps 11 of the bare chip IC1 are mounted on the land patterns 21 so that electrical connection is ensured. ing. The corner ribs 41 may be provided at two positions on the diagonal line of the bare chip IC 1 or at only one position at an arbitrary position if the accuracy of the position setting can be permitted to a certain extent. Similarly, the rib 41
Not limited to this configuration, two may be provided at positions abutting on two opposing surfaces of the peripheral side surface of the bare chip IC1, or one may be provided at an arbitrary position.
【００６１】なお、ベアチップＩＣ１の周側面の相対向
する２面に当接する位置に２つ設ける場合においては、
図５の場合と同様に、２つのリブ４１の設定面４３間の
距離をＮとした場合、これらの設定面３１にと直交する
方向の前記周側面の幅をＣとし、バンプ１１の外形の同
方向の１辺の長さをＰとし、ランドパターン２１の外形
の同方向の長さをＬとした場合に、 Ｃ＜Ｎ＜Ｃ＋Ｌ−Ｐ の式で表される条件を満たす必要がある。また、これら
の高さについては、図１に示す実施形態の説明で述べた
範囲とする必要がある。In the case where two are provided at positions in contact with two opposing surfaces on the peripheral side surface of the bare chip IC 1,
As in the case of FIG. 5, when the distance between the setting surfaces 43 of the two ribs 41 is N, the width of the peripheral side surface in a direction orthogonal to the setting surfaces 31 is C, and the outer shape of the bump 11 is When the length of one side in the same direction is P and the length of the outer shape of the land pattern 21 in the same direction is L, it is necessary to satisfy a condition represented by the following expression: C <N <C + LP. Further, these heights need to be within the ranges described in the description of the embodiment shown in FIG.
【００６２】また、図３は、本発明の別の実施形態であ
り、基板２に凹陥部５を設けることにより、ベアチップ
ＩＣ１の実装位置の設定を可能としたものである。な
お、この実施形態においても、凹陥部の大きさについて
は、図１の実施形態において説明したように、凹陥部の
２つの外形長をＮ１、Ｎ２とすると、 Ｃ１＜Ｎ１＜Ｃ１＋Ｌ１−Ｐ１ Ｃ２＜Ｎ２＜Ｃ２＋Ｌ２−Ｐ２ の式で表される条件を満たす必要がある。また、凹陥部
の深さについては、図１の実施形態の枠体３の高さと同
様に、バンプ１１を形成した面が基板２の表面よりも下
に位置し、かつ、前記バンプ１１を形成した面の裏面が
この表面よりも上に位置する深さとする必要がある。FIG. 3 shows another embodiment of the present invention in which the mounting position of the bare chip IC 1 can be set by providing a recess 5 in the substrate 2. Also in this embodiment, as described in the embodiment of FIG. 1, assuming that the two outer lengths of the recess are N1 and N2, the size of the recess is C1 <N1 <C1 + L1-P1 C2 < It is necessary to satisfy the condition represented by the formula of N2 <C2 + L2-P2. As for the depth of the recessed portion, similarly to the height of the frame 3 in the embodiment of FIG. 1, the surface on which the bumps 11 are formed is located below the surface of the substrate 2 and the bumps 11 are formed. It is necessary to set the depth so that the back surface of the set surface is located above the front surface.
【００６３】なお、図１に示す枠体２、ならびに図２に
示す隅型リブ４１およびリブ４２を基板２上に形設する
にあたっては、図６に示すように、まず、圧着用ステー
ジ６１に設けた凹陥部に枠体３等を勘合しておき、この
上から基板２を、位置決め体としてのピン６２を基板２
に設けた孔に挿通した上で枠体３等を熱圧着すると、枠
体３等を基板２の表面に形設するための位置合わせと熱
圧着を同時に行うことができる。In forming the frame 2 shown in FIG. 1 and the corner-shaped ribs 41 and 42 shown in FIG. 2 on the substrate 2, first, as shown in FIG. The frame 3 and the like are fitted into the recessed portions provided, and the substrate 2 is placed from above onto the pins 62 as positioning members.
When the frame 3 and the like are thermocompressed after being inserted into the holes provided in the holes 2, the positioning and the thermocompression for forming the frame 3 and the like on the surface of the substrate 2 can be performed simultaneously.
【００６４】また、図３に示す実施形態については、図
７に示すように、基板２を構成する構成板２９を、構成
板２９に設けた孔をピン６２に挿通させて圧着用ステー
ジ６１上に積層させ、さらに、この上に図３に示す凹陥
部５となる孔を形成した孔付き構成板２８を積層させ
て、圧着用ツール６３で熱圧着すると、孔付き構成板２
８および構成板２９の張り合わせ位置の位置合わせと熱
圧着を同時に行うことができる。In the embodiment shown in FIG. 3, as shown in FIG. 7, the component plate 29 constituting the substrate 2 is inserted into the pin 62 through the hole provided in the component plate 29 so as to be placed on the crimping stage 61. Then, a component plate with holes 28 in which holes serving as the recesses 5 shown in FIG. 3 are formed is laminated thereon, and thermocompression-bonded with a crimping tool 63 to obtain a component plate 2 with holes.
8 and the component plate 29 can be simultaneously positioned and bonded by thermocompression.
【００６５】なお、基板２または孔付き構成板２８およ
び構成板２９を圧着用ステージ６１上の一定の位置に保
持できるものであれば、ピン６２の代わりに、枠体やリ
ブなどを用いても良い。Note that a frame or rib may be used instead of the pin 62 as long as the substrate 2 or the component plate 28 with holes and the component plate 29 can be held at a fixed position on the crimping stage 61. good.
【００６６】このように、本発明のフェイスダウンボン
ディング用基板によれば、フェイスダウンボンダーの位
置決めの工程を必要とせずに、半導体素子の実装ができ
る。また、この構造が比較的簡便な工程によって形設で
きる。As described above, according to the face-down bonding substrate of the present invention, the semiconductor element can be mounted without the need for the step of positioning the face-down bonder. Also, this structure can be formed by a relatively simple process.
【００６７】[0067]
【発明の効果】以上に述べたように、本発明は、一方の
面に電極が形成された半導体素子を前記一方の面を基板
に相対向させた状態で実装するフェイスダウンボンディ
ング用基板において、前記半導体素子の前記基板への実
装位置の設定を可能とした位置設定手段を前記基板の前
記半導体素子を実装する側の面に設けることを特徴とす
るフェイスダウンボンディング用基板としたので、低コ
ストで、かつ迅速に半導体素子をフェイスダウンボンデ
ィングにより実装できる。As described above, the present invention relates to a face-down bonding substrate for mounting a semiconductor element having an electrode formed on one surface with the one surface facing the substrate. The face-down bonding substrate is characterized in that a position setting means for setting the mounting position of the semiconductor element on the substrate is provided on the surface of the substrate on which the semiconductor element is mounted, so that the cost is reduced. In addition, the semiconductor element can be quickly and quickly mounted by face-down bonding.
【００６８】また、一方の面に電極が形成された半導体
素子を前記一方の面を基板に相対向させた状態で実装す
るフェイスダウンボンディング用基板の形設方法におい
て、接着治具の表面に形成されるとともに、前記半導体
素子の周側面を当接することにより前記半導体素子の前
記基板への実装位置の設定を可能とした突出部を嵌入可
能とした凹陥部に、前記突出部を前記基板に接着される
側の面と反対側の面を凹陥部側に向けた状態で嵌入し、
前記接着される側の面に接着剤を塗布し、前記表面に立
設されるとともに、前記基板を装着することにより、前
記突出部の前記基板上への接着位置を設定可能とした位
置決め体に、前記基板を前記実装する側の面を前記突出
部に相対向させた状態で装着し、前記基板を前記実装す
る側の面と反対側の面から押圧して前記突出部を前記基
板に接着することを特徴とするフェイスダウンボンディ
ング用基板の形設方法としたので、前述の構造を持つ基
板を工程管理が容易な方法で製造できる。Also, in a method of forming a face-down bonding substrate for mounting a semiconductor element having an electrode formed on one surface thereof with the one surface facing the substrate, the semiconductor device may be formed on the surface of the bonding jig. The protrusion is bonded to the substrate in a recess in which a protrusion that allows setting of a mounting position of the semiconductor element on the substrate can be fitted by abutting a peripheral side surface of the semiconductor element. The side opposite to the side to be inserted is fitted with the side facing the recess,
An adhesive is applied to the surface on the side to be bonded, and is erected on the surface, and by mounting the substrate, a positioning body capable of setting a bonding position of the protrusion on the substrate is provided. The substrate is mounted with the surface on which the substrate is mounted facing the projection, and the substrate is pressed from the surface opposite to the surface on which the substrate is mounted, and the projection is bonded to the substrate. Since the method for forming a face-down bonding substrate is characterized in that it is performed, a substrate having the above-described structure can be manufactured by a method that facilitates process control.
【００６９】また、一方の面に電極が形成された半導体
素子を前記一方の面を基板に相対向させた状態で実装す
るフェイスダウンボンディング用基板の形設方法におい
て、接着治具の表面に形成されるとともに、前記半導体
素子を嵌入することにより前記半導体素子の前記基板へ
の実装位置の設定を可能とした枠体を嵌入可能とした凹
陥部に、前記突出部を前記基板に接着される側の面と反
対側の面を凹陥部側に向けた状態で嵌入し、前記接着さ
れる側の面に接着剤を塗布し、前記表面に立設されると
ともに、前記基板を装着することにより、前記突出部の
前記基板上への接着位置を設定可能とした位置決め体
に、前記基板を前記実装する側の面を前記突出部に相対
向させた状態で装着し、前記基板を前記実装する側の面
と反対側の面から押圧して前記突出部を前記基板に接着
することを特徴とするフェイスダウンボンディング用基
板の形設方法としたので、前述の構造を持つ基板を工程
管理が容易な方法で製造できる。Also, in a method of forming a face-down bonding substrate for mounting a semiconductor element having an electrode formed on one surface with the one surface facing the substrate, the semiconductor device may be formed on the surface of the bonding jig. The protrusion is bonded to the substrate by inserting the semiconductor element into a recessed part into which a frame that allows setting of a mounting position of the semiconductor element on the substrate can be inserted. The surface opposite to the surface is fitted with the surface facing the concave portion side, an adhesive is applied to the surface on the side to be bonded, and is erected on the surface, and by mounting the substrate, On the positioning body that allows setting the bonding position of the protruding portion on the substrate, the mounting side of the substrate is mounted with the surface on the mounting side facing the protruding portion, and the mounting side of the substrate is From the side opposite to the The so protrusions and the form 設方 method of a substrate for a face-down bonding, characterized in that to adhere to the substrate and can be manufactured in a easy process control substrate having the structure described above methods.
【００７０】さらに、一方の面に電極が形成された半導
体素子を前記一方の面を基板に相対向させた状態で実装
するフェイスダウンボンディング用基板の形設方法にお
いて、前記基板を積層して構成する複数の構成板のう
ち、前記半導体素子を実装する側の表面となる構成板に
前記半導体素子を挿入可能な孔を穿設し、前記表面に立
設されるとともに、前記構成板を装着することにより、
前記構成板の積層位置の設定を可能とした位置決め体
に、前記複数の構成板を積層させた状態で装着し、前記
構成板を加熱加圧体と前記接着治具とにより挟圧しなが
ら加熱することにより、前記半導体素子を嵌入すること
により前記半導体素子の前記基板への実装位置の設定を
可能とした凹陥部を形成することを特徴とするフェイス
ダウンボンディング用基板の形設方法としたので、前述
の構造を持つ基板を工程管理が容易な方法で製造でき
る。Further, in a method of forming a face-down bonding substrate for mounting a semiconductor element having an electrode formed on one surface thereof with the one surface facing the substrate, the substrate is laminated. A hole through which the semiconductor element can be inserted is drilled in a component plate which is a surface on a side on which the semiconductor element is mounted, among the plurality of component plates to be mounted, and the component plate is mounted upright on the surface. By doing
The plurality of component plates are mounted in a stacked state on a positioning member capable of setting a stacking position of the component plates, and the component plates are heated while being pressed between the heating / pressing member and the bonding jig. Thereby, the method for forming a face-down bonding substrate is characterized in that a recess is formed which allows setting of a mounting position of the semiconductor element on the substrate by fitting the semiconductor element. The substrate having the above-described structure can be manufactured by a method in which process control is easy.
【図１】 本発明の実施形態によるフェイスダウンボン
ディング用基板を示すものであり、（１）は当該構造部
分の平面図であり、（２）は当該構造部分のＡ−Ａ線断
面図である。FIG. 1 shows a face-down bonding substrate according to an embodiment of the present invention, wherein (1) is a plan view of the structural portion, and (2) is a cross-sectional view of the structural portion taken along line AA. .
【図２】 本発明の別の実施形態によるにフェイスダウ
ンボンディング用基板の平面図である。FIG. 2 is a plan view of a face-down bonding substrate according to another embodiment of the present invention.
【図３】 本発明のさらに別の実施形態によるにフェイ
スダウンボンディング用基板を示すものであり、（１）
は当該構造部分の平面図であり、（２）は当該構造部分
のＢ−Ｂ線断面図である。FIG. 3 shows a face-down bonding substrate according to still another embodiment of the present invention, and (1).
Is a plan view of the structural portion, and (2) is a cross-sectional view of the structural portion taken along line BB.
【図４】 本発明の実施形態におけるベアチップＩＣの
実装方法を示すものであり、（１）は枠体内にベアチッ
プＩＣを嵌入する状態を示す断面図であり、（２）はベ
アチップＩＣを熱圧着する状態を示す断面図である。4A and 4B show a method of mounting a bare chip IC according to an embodiment of the present invention, in which (1) is a cross-sectional view showing a state in which the bare chip IC is fitted into a frame, and (2) is a thermocompression bonding of the bare chip IC. It is sectional drawing which shows the state which performs.
【図５】 枠体の内側の領域の最大許容面積を示す平面
図である。FIG. 5 is a plan view showing a maximum allowable area of a region inside the frame.
【図６】 本発明の実施形態によるフェイスダウンボン
ディング用基板の形設方法を示す断面図である。FIG. 6 is a cross-sectional view illustrating a method for forming a face-down bonding substrate according to an embodiment of the present invention.
【図７】 本発明の別の実施形態によるフェイスダウン
ボンディング用基板の形設方法を示す断面図である。FIG. 7 is a cross-sectional view illustrating a method for forming a face-down bonding substrate according to another embodiment of the present invention.
【図８】 従来の画像処理によるアラインメントの概略
図である。FIG. 8 is a schematic diagram of alignment by conventional image processing.
１ ベアチップＩＣ １１ バンプ ２ 基板 ２１ ランドパターン ２２ 配線パターン ２８ 孔付き構成板 ２９ 構成板 ３ 枠体 ３１ 設定面 ４１ 隅型リブ ４２ リブ ５ 凹陥部 ５１ 設定面 ６１ 圧着用ステージ ６２ ピン ６３ 圧着用ツール ９１ チップ加圧ツール ９２ 基板ステージ ９３ 画像取り込み用プリズムユニット ９４ 画像認識用ビデオカメラ Ａ 切断部 Ｂ 切断部 Ｃ１ ベアチップＩＣの外形長（１） Ｃ２ ベアチップＩＣの外形長（２） Ｄ 嵌入 Ｅ 押圧 Ｌ１ ランドパターンの外形長（１） Ｌ２ ランドパターンの外形長（２） Ｎ１ 枠体の内側領域の外形長（１） Ｎ２ 枠体の内側領域の外形長（２） Ｐ１ バンプの外形長（１） Ｐ２ バンプの外形長（２） Reference Signs List 1 bare chip IC 11 bump 2 substrate 21 land pattern 22 wiring pattern 28 component plate with holes 29 component plate 3 frame 31 setting surface 41 corner type rib 42 rib 5 concave portion 51 setting surface 61 crimping stage 62 pin 63 crimping tool 91 Chip pressing tool 92 Substrate stage 93 Image capturing prism unit 94 Image recognition video camera A Cutting section B Cutting section C1 Bare chip IC outer length (1) C2 Bare chip IC outer length (2) D Insertion E Press L1 Land pattern Outer length of (1) L2 Outer length of land pattern (2) N1 Outer length of inner area of frame (1) N2 Outer length of inner area of frame (2) P1 Outer length of bump (1) P2 External length (2)
Claims (20)
を前記一方の面を基板に相対向させた状態で実装するフ
ェイスダウンボンディング用基板において、 前記半導体素子の前記基板への実装位置の設定を可能と
した位置設定手段を前記基板の前記半導体素子を実装す
る側の面に設けることを特徴とするフェイスダウンボン
ディング用基板。1. A face-down bonding substrate for mounting a semiconductor element having an electrode formed on one surface thereof in a state where the one surface is opposed to the substrate, wherein a mounting position of the semiconductor element on the substrate is determined. A substrate for face-down bonding, wherein a position setting means enabling setting is provided on a surface of the substrate on which the semiconductor element is mounted.
面上に少なくとも１つの突出部を形成したものであるこ
とを特徴とする請求項１に記載のフェイスダウンボンデ
ィング用基板。2. The face-down bonding substrate according to claim 1, wherein the position setting means has at least one protrusion formed on the surface on the mounting side.
装する側の面に載置した状態において、前記一方の面の
高さよりも高く、前記一方の面の裏面の高さよりも低い
ことを特徴とする請求項２に記載のフェイスダウンボン
ディング用基板。3. The semiconductor device according to claim 1, wherein the protrusion is higher than a height of the one surface and lower than a height of a back surface of the one surface when the semiconductor element is mounted on the surface on which the semiconductor element is mounted. The face-down bonding substrate according to claim 2, wherein:
かの前記突出部に当接した状態において、 前記実装する側の面に形成されたランドパターンを挟ん
で相対向する前記突出部の間の距離をＮとし、 前記相対向する前記突出部のいずれかの突出部に前記周
側面を当接する状態とした前記半導体チップにおいて、
前記いずれかの突出部と直交する方向の前記周側面の幅
をＣとし、 前記一方の面に形成された電極の外形において、前記い
ずれかの突出部と直交する方向の辺の長さをＰとし、 前記ランドパターンの外形において、前記いずれかの突
出部と直交する方向の辺の長さをＬとした時に、 Ｃ＜Ｎ＜Ｃ＋Ｌ−Ｐ の関係となるＮを有することを特徴とする請求項２また
は請求項３に記載のフェイスダウンボンディング用基
板。4. The protruding portion is located between the protruding portions facing each other across a land pattern formed on the surface on which the semiconductor element is mounted, when the semiconductor element is in contact with one of the protruding portions. In the semiconductor chip, the peripheral side surface is brought into contact with one of the projecting portions facing each other.
The width of the peripheral side surface in a direction orthogonal to any one of the protrusions is C, and the length of a side in the direction orthogonal to any one of the protrusions in the outer shape of the electrode formed on the one surface is P In the outer shape of the land pattern, when the length of a side in a direction orthogonal to any one of the protrusions is L, N has a relationship of C <N <C + LP. The face-down bonding substrate according to claim 2 or 3.
時に加えられる熱によって変形し、前記半導体素子の周
側面にフィレットを形成するものであることを特徴とす
る請求項２乃至請求項４のいずれかに記載のフェイスダ
ウンボンディング用基板。5. The semiconductor device according to claim 2, wherein the projection is deformed by heat applied to the semiconductor element during thermocompression bonding to form a fillet on a peripheral side surface of the semiconductor element. A substrate for face-down bonding according to any one of the above.
面上に前記半導体素子を嵌入可能な凹部を形成するとと
もに、前記凹部に前記半導体素子を嵌入することにより
前記半導体素子の前記基板への実装位置の設定を可能と
するものであることを特徴とする請求項１に記載のフェ
イスダウンボンディング用基板。6. The position setting means forms a recess in which the semiconductor element can be fitted on the surface on which the semiconductor element is mounted, and fits the semiconductor element in the recess, thereby allowing the semiconductor element to be mounted on the substrate. 2. The face-down bonding substrate according to claim 1, wherein the mounting position can be set.
面上に突出する枠体を設けるとともに、前記凹部を前記
枠体の内側の領域とするものであることを特徴とする請
求項６に記載のフェイスダウンボンディング用基板。7. The apparatus according to claim 6, wherein said position setting means provides a frame protruding on the surface on which said mounting is performed, and sets said concave portion as a region inside said frame. A substrate for face-down bonding according to item 1.
高く、前記一方の面の裏面の高さよりも低いことを特徴
とする請求項７に記載のフェイスダウンボンディング用
基板。8. The face-down bonding substrate according to claim 7, wherein the frame is higher than the height of the one surface and lower than the height of the back surface of the one surface.
状態において、 前記一方の面の外形において、一方の相対向する辺の長
さをＣ１とし、他方の相対向する辺の長さをＣ２とし、 前記一方の面に形成された電極の外形において、前記一
方の相対向する辺に平行な辺の長さをＰ１とし、前記他
方の相対向する辺に平行な辺の長さをＰ２とし、 前記実装する側の面に形成されたランドパターンの外形
において、前記一方の相対向する辺に平行な辺の長さを
Ｌ１とし、前記他方の相対向する辺に平行な辺の長さを
Ｌ２とし、 前記枠体の内側の領域の外形において、前記一方の相対
向する辺に平行な辺の長さをＮ１とし、前記他方の相対
向する辺に平行な辺の長さをＮ２とした時に、 Ｃ１＜Ｎ１＜Ｃ１＋Ｌ１−Ｐ１ Ｃ２＜Ｎ２＜Ｃ２＋Ｌ２−Ｐ２ の関係となるＮ１およびＮ２を有することを特徴とする
請求項７または請求項８に記載のフェイスダウンボンデ
ィング用基板。9. The frame body, in a state where the semiconductor element is fitted, in the outer shape of the one surface, the length of one opposite side is C1, and the length of the other opposite side is C1. In the outer shape of the electrode formed on the one surface, the length of a side parallel to the one opposite side is P1, and the length of a side parallel to the other opposite side is P2. In the outer shape of the land pattern formed on the surface on the mounting side, the length of a side parallel to the one opposite side is L1, and the length of a side parallel to the other opposite side is L1. L2, and in the outer shape of the area inside the frame, the length of a side parallel to the one opposite side is N1, and the length of a side parallel to the other opposite side is N2. C1 <N1 <C1 + L1-P1 C2 <N2 <C2 + L2-P 9. The substrate for face-down bonding according to claim 7, wherein the substrate has N1 and N2 satisfying the following relationship: 2.
時に加えられる熱によって変形し、前記半導体素子の周
側面にフィレットを形成するものであることを特徴とす
る請求項７乃至請求項９に記載のフェイスダウンボンデ
ィング用基板。10. The semiconductor device according to claim 7, wherein the frame is deformed by heat applied during thermocompression bonding of the semiconductor element to form a fillet on a peripheral side surface of the semiconductor element. A substrate for face-down bonding according to item 1.
実装する側の面に設られた凹陥部とするものであること
を特徴とする請求項６に記載のフェイスダウンボンディ
ング用基板。11. The substrate for face-down bonding according to claim 6, wherein said position setting means is configured such that the concave portion is a concave portion provided on the surface on the mounting side.
した状態において、前記一方の面が前記実装する側の面
よりも下に位置し、かつ、前記裏面が前記実装する側の
面よりも上に位置する深さとすることを特徴とする請求
項１１に記載のフェイスダウンボンディング用基板。12. The concave portion, in a state where the semiconductor element is fitted, the one surface is located below a surface on the mounting side, and the back surface is lower than a surface on the mounting side. 12. The face-down bonding substrate according to claim 11, wherein the substrate has a depth located above.
した状態において、 前記一方の面の外形において、一方の相対向する辺の長
さをＣ１とし、、他方の相対向する辺の長さをＣ２と
し、 前記一方の面に形成された電極の外形において、前記一
方の相対向する辺に平行な辺の長さをＰ１とし、前記他
方の相対向する辺に平行な辺の長さをＰ２とし、 前記実装する側の面に形成されたランドパターンの外形
において、前記一方の相対向する辺に平行な辺の長さを
Ｌ１とし、前記他方の相対向する辺に平行な辺の長さを
Ｌ２とし、 前記凹陥部の内側の領域の外形において、前記一方の相
対向する辺に平行な辺の長さをＮ１とし、前記他方の相
対向する辺に平行な辺の長さをＮ２とした時に、 Ｃ１＜Ｎ１＜Ｃ１＋Ｌ１−Ｐ１ Ｃ２＜Ｎ２＜Ｃ２＋Ｌ２−Ｐ２ の関係となるＮ１およびＮ２を有することを特徴とする
請求項１１または請求項１２に記載のフェイスダウンボ
ンディング用基板。13. The concave portion, in a state where the semiconductor element is fitted, in the outer shape of the one surface, the length of one opposite side is C1, and the length of the other opposite side is C1. In the outer shape of the electrode formed on the one surface, the length of a side parallel to the one opposite side is P1, and the length of a side parallel to the other opposite side is P1. In the outer shape of the land pattern formed on the surface on the mounting side, the length of a side parallel to the one opposite side is L1, and the length of a side parallel to the other opposite side is P1. L2, the length of a side parallel to the one opposing side is N1 and the length of a side parallel to the other opposing side is N2 in the outer shape of the area inside the concave portion. C1 <N1 <C1 + L1-P1 C2 <N2 <C2 + 13. The substrate for face-down bonding according to claim 11, wherein the substrate has N1 and N2 satisfying L2-P2.
記載のフェイスダウンボンディング用基板の構成を有す
ることを特徴としたプリント配線板。14. A printed wiring board having the configuration of the face-down bonding substrate according to claim 1. Description:
記載のフェイスダウンボンディング用基板の構成を有す
ることを特徴としたフレキシブル配線板。15. A flexible wiring board having the configuration of the face-down bonding substrate according to any one of claims 1 to 13.
子を前記一方の面を基板に相対向させた状態で実装する
フェイスダウンボンディング用基板の形設方法におい
て、 接着治具の表面に形成されるとともに、前記半導体素子
の周側面を当接することにより前記半導体素子の前記基
板への実装位置の設定を可能とした突出部を嵌入可能と
した凹陥部に、前記突出部を前記基板に接着される側の
面と反対側の面を凹陥部側に向けた状態で嵌入し、 前記接着される側の面に接着剤を塗布し、 前記表面に立設されるとともに、前記基板を装着するこ
とにより、前記突出部の前記基板上への接着位置を設定
可能とした位置決め体に、前記基板を前記実装する側の
面を前記突出部に相対向させた状態で装着し、 前記基板を前記実装する側の面と反対側の面から押圧し
て前記突出部を前記基板に接着することを特徴とするフ
ェイスダウンボンディング用基板の形設方法。16. A method of forming a face-down bonding substrate for mounting a semiconductor element having an electrode formed on one surface thereof with the one surface facing the substrate, wherein the semiconductor device is formed on a surface of an adhesive jig. The protrusion is bonded to the substrate in a recess in which a protrusion that allows setting of a mounting position of the semiconductor element on the substrate can be fitted by abutting a peripheral side surface of the semiconductor element. The surface opposite to the surface to be bonded is fitted with the surface facing the recessed portion, an adhesive is applied to the surface to be bonded, and the substrate is mounted on the surface while being erected on the surface. By mounting the projecting portion on a positioning body capable of setting an adhesion position on the substrate, the mounting side of the substrate is mounted with the surface on the mounting side facing the projecting portion. Opposite side to mounting side Shape 設方 method of a substrate for a face-down bonding, characterized in that by pressing from the surface to bond the protruding portion to the substrate.
子を前記一方の面を基板に相対向させた状態で実装する
フェイスダウンボンディング用基板の形設方法におい
て、 接着治具の表面に形成されるとともに、前記半導体素子
を嵌入することにより前記半導体素子の前記基板への実
装位置の設定を可能とした枠体を嵌入可能とした凹陥部
に、前記突出部を前記基板に接着される側の面と反対側
の面を前記凹陥部側に向けた状態で嵌入し、 前記接着される側の面に接着剤を塗布し、 前記表面に立設されるとともに、前記基板を装着するこ
とにより、前記突出部の前記基板上への接着位置を設定
可能とした位置決め体に、前記基板を前記実装する側の
面を前記突出部に相対向させた状態で装着し、 前記基板を前記実装する側の面と反対側の面から押圧し
て前記突出部を前記基板に接着することを特徴とするフ
ェイスダウンボンディング用基板の形設方法。17. A method for forming a face-down bonding substrate for mounting a semiconductor element having an electrode formed on one surface thereof with the one surface facing the substrate, wherein the semiconductor device is formed on a surface of an adhesive jig. The protrusion is bonded to the substrate by inserting the semiconductor element into a recessed part into which a frame that allows setting of a mounting position of the semiconductor element on the substrate can be inserted. The surface opposite to the surface is fitted with the surface facing the recessed portion, an adhesive is applied to the surface to be bonded, and the substrate is mounted on the surface while mounting the substrate. And mounting the substrate on the positioning body that allows setting the bonding position of the protrusion on the substrate, with the surface on which the substrate is mounted facing the protrusion. The side opposite to the side Shape 設方 method of a substrate for a face-down bonding, characterized in that pressing to adhere the protruding portions on the substrate.
れた孔に挿入することにより、前記基板を装着可能とす
るピンであることを特徴とする請求項１６または請求項
１７に記載のフェイスダウンボンディング用基板の形設
方法。18. The face-down device according to claim 16, wherein the positioning member is a pin that can be mounted on the substrate by being inserted into a hole formed in the substrate. Forming method of bonding substrate.
子を前記一方の面を基板に相対向させた状態で実装する
フェイスダウンボンディング用基板の形設方法におい
て、 前記基板を積層して構成する複数の構成板のうち、前記
半導体素子を実装する側の表面となる構成板に前記半導
体素子を挿入可能な孔を穿設し、 前記表面に立設されるとともに、前記構成板を装着する
ことにより、前記構成板の積層位置の設定を可能とした
位置決め体に、前記複数の構成板を積層させた状態で装
着し、 前記構成板を加熱加圧体と前記接着治具とにより挟圧し
ながら加熱することにより、前記半導体素子を嵌入する
ことにより前記半導体素子の前記基板への実装位置の設
定を可能とした凹陥部を形成することを特徴とするフェ
イスダウンボンディング用基板の形設方法。19. A method for forming a face-down bonding substrate for mounting a semiconductor element having an electrode formed on one surface thereof with the one surface facing the substrate, wherein the substrates are laminated. A hole through which the semiconductor element can be inserted is drilled in a component plate that is a surface on the side on which the semiconductor element is mounted, among the plurality of component plates to be mounted, and the component plate is mounted on the surface while being erected on the surface. Thereby, the plurality of component plates are mounted in a stacked state on a positioning member capable of setting the stacking position of the component plates, and the component plate is sandwiched by a heating / pressing member and the bonding jig. Wherein the semiconductor element is fitted into the substrate by heating while forming a recessed portion that allows setting of a mounting position of the semiconductor element on the substrate. Forming method.
された孔に挿入することにより、前記構成板を装着可能
とするピンであることを特徴とする請求項１９に記載の
フェイスダウンボンディング用基板の形設方法。20. The face-down bonding method according to claim 19, wherein the positioning member is a pin that can be mounted on the component plate by being inserted into a hole formed in the component plate. How to shape the board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30282098A JPH11312759A (en) | 1997-10-24 | 1998-10-23 | Face-down bonding substrate or printed wiring board or flexible wiring board or forming method of the substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29285297 | 1997-10-24 | ||
| JP9-292852 | 1997-10-24 | ||
| JP30282098A JPH11312759A (en) | 1997-10-24 | 1998-10-23 | Face-down bonding substrate or printed wiring board or flexible wiring board or forming method of the substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11312759A true JPH11312759A (en) | 1999-11-09 |
Family
ID=26559155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30282098A Withdrawn JPH11312759A (en) | 1997-10-24 | 1998-10-23 | Face-down bonding substrate or printed wiring board or flexible wiring board or forming method of the substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11312759A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1137329A3 (en) * | 2000-03-24 | 2004-05-06 | Matsushita Electric Industrial Co., Ltd. | Fixture, circuit board with fixture, and electronic-component mounted body and method of manufacturing the same |
| JP2006093420A (en) * | 2004-09-24 | 2006-04-06 | Oki Electric Ind Co Ltd | Mounting method of semiconductor device |
| JP2006222353A (en) * | 2005-02-14 | 2006-08-24 | Fujitsu Ten Ltd | Method for mounting electronic component, electronic apparatus, and apparatus of forming protrusion for positioning electronic component |
| JP2007235284A (en) * | 2006-02-28 | 2007-09-13 | Kyocera Kinseki Corp | Piezoelectric oscillator and its manufacturing process |
| JP2013051432A (en) * | 2012-10-25 | 2013-03-14 | Toshiba Corp | Electronic apparatus, electronic component, and manufacturing method of substrate assembly |
| JP2017092092A (en) * | 2015-11-04 | 2017-05-25 | 豊田合成株式会社 | Method of manufacturing light-emitting device |
| JP2021027059A (en) * | 2019-07-31 | 2021-02-22 | 株式会社東芝 | Electronic component module |
| WO2023223915A1 (en) * | 2022-05-18 | 2023-11-23 | Tdk株式会社 | Circuit board and method for manufacturing mounting board |
-
1998
- 1998-10-23 JP JP30282098A patent/JPH11312759A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1137329A3 (en) * | 2000-03-24 | 2004-05-06 | Matsushita Electric Industrial Co., Ltd. | Fixture, circuit board with fixture, and electronic-component mounted body and method of manufacturing the same |
| JP2006093420A (en) * | 2004-09-24 | 2006-04-06 | Oki Electric Ind Co Ltd | Mounting method of semiconductor device |
| JP2006222353A (en) * | 2005-02-14 | 2006-08-24 | Fujitsu Ten Ltd | Method for mounting electronic component, electronic apparatus, and apparatus of forming protrusion for positioning electronic component |
| JP4610363B2 (en) * | 2005-02-14 | 2011-01-12 | 富士通テン株式会社 | Electronic component mounting method, electronic device, and electronic component positioning projection forming apparatus |
| JP2007235284A (en) * | 2006-02-28 | 2007-09-13 | Kyocera Kinseki Corp | Piezoelectric oscillator and its manufacturing process |
| JP2013051432A (en) * | 2012-10-25 | 2013-03-14 | Toshiba Corp | Electronic apparatus, electronic component, and manufacturing method of substrate assembly |
| JP2017092092A (en) * | 2015-11-04 | 2017-05-25 | 豊田合成株式会社 | Method of manufacturing light-emitting device |
| JP2021027059A (en) * | 2019-07-31 | 2021-02-22 | 株式会社東芝 | Electronic component module |
| WO2023223915A1 (en) * | 2022-05-18 | 2023-11-23 | Tdk株式会社 | Circuit board and method for manufacturing mounting board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4716038B2 (en) | Electronic component and manufacturing method thereof | |
| WO2007088757A1 (en) | Memory card and memory card manufacturing method | |
| JPH11312759A (en) | Face-down bonding substrate or printed wiring board or flexible wiring board or forming method of the substrate | |
| JPH06151506A (en) | Electrode structure of base for mounting flip chip | |
| US6717244B1 (en) | Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips | |
| JP4075323B2 (en) | Circuit board bonding method | |
| US20050003153A1 (en) | Flexible substrate and a connection method thereof that can achieve reliable connection | |
| JPH0362935A (en) | Mounting method for film carrier type semiconductor device | |
| JPH10189655A (en) | Wiring board, semiconductor device and mounting of electronic component | |
| JP3746719B2 (en) | Flip chip mounting method | |
| JP3759703B2 (en) | Semiconductor device using COF film and manufacturing method thereof | |
| JPH10270500A (en) | Manufacture of semiconductor device and film carrier tape | |
| JP2003007765A (en) | Tab tape and bonding method | |
| JPH10261851A (en) | Flexible substrate | |
| JPH0236556A (en) | Pin grid array and mounting of semiconductor element | |
| JPH08340164A (en) | Surface mounting structure of bga type package | |
| JP2008311347A (en) | Semiconductor module and its manufacturing method | |
| JPH10256421A (en) | Semiconductor device and mounting method thereof | |
| JPH09153562A (en) | Method of mounting solder ball on pad area array package | |
| JP2005019625A (en) | Printed-circuit substrate and liquid crystal panel | |
| JP2003007773A (en) | Bonding tool and bonding method | |
| JP2003258035A (en) | Circuit board, electronic device and its manufacturing method and electronic equipment | |
| JPH04302445A (en) | Mounting structure of semiconductor element | |
| JP2005121757A (en) | Substrate connecting structure, electronic component, liquid crystal display device, and method for manufacturing electronic component | |
| JPH0714966A (en) | Multi-terminal composite lead frame and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041208 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041221 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050214 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050920 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051110 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060822 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060929 |