JPH11312711A - 電子部品の接続方法 - Google Patents

電子部品の接続方法

Info

Publication number
JPH11312711A
JPH11312711A JP10120170A JP12017098A JPH11312711A JP H11312711 A JPH11312711 A JP H11312711A JP 10120170 A JP10120170 A JP 10120170A JP 12017098 A JP12017098 A JP 12017098A JP H11312711 A JPH11312711 A JP H11312711A
Authority
JP
Japan
Prior art keywords
electronic component
electrode
connection
conductive adhesive
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10120170A
Other languages
English (en)
Inventor
Ryoichi Morimoto
亮一 森本
Koichi Nitta
晃一 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP10120170A priority Critical patent/JPH11312711A/ja
Priority to US09/299,481 priority patent/US6277222B2/en
Publication of JPH11312711A publication Critical patent/JPH11312711A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 ＩＣチップのような第１の電子部品を第２の
電子部品としてのたとえば配線基板上に、バンプ電極態
様の接続構造をもって接続するための量産性に優れた接
続方法を提供する。 【解決手段】 第１の電子部品としてのＩＣチップ２１
の接続用電極２５上に、熱硬化性の導電性接着剤をたと
えば印刷により付与し、これを硬化させることによっ
て、たとえば円錐形のように先細状に突出したバンプ電
極態様の突起電極２６を形成する。突起電極２６上に、
接続用の導電性接着剤２７を付与した後、この導電性接
着剤２７が未硬化の段階で、突起電極２６の先端と第２
の電子部品としての配線基板２２上の接続用電極２９と
を接触させるように、ＩＣチップ２１と配線基板２２と
を位置合わせし、この状態で、接続用の導電性接着剤２
７を硬化させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、電子部品の接続
方法に関するもので、特に、たとえばＩＣチップのよう
なチップ状電子部品を配線基板上に搭載する際に有利に
適用される、電子部品の接続方法に関するものである。
【０００２】
【従来の技術】図２には、特開平５−１９０５９９号公
報に記載された、この発明にとって興味ある従来の電子
部品の接続方法が示されている。この接続方法は、図２
（６）に示すように、第１の電子部品としてのＩＣチッ
プ１を、第２の電子部品としての配線基板２上に搭載し
た状態を得るために実施されるものである。
【０００３】まず、図２（１）に示すように、複数個の
ＩＣチップ１を取り出すことができるマザー部品として
のＩＣウエハ３が用意される。このＩＣウエハ３は、後
でカットされることが予定されており、このカットによ
り、ここから複数個のＩＣチップ１が取り出される。Ｉ
Ｃウエハ３の一方の主面４上には、接続用電極５が、Ｉ
Ｃチップ１となるべき各領域内の所定の位置に形成され
ている。
【０００４】図２（１）において、３つの接続用電極５
が図示され、その右端の接続用電極５上には、バンプ電
極態様の突起電極６が形成されているが、この突起電極
６の形成手順が、図２（１）に示した左端の接続用電極
５、中央の接続用電極５および右端の接続用電極５にそ
れぞれ関連して順次図示されている。突起電極６は、基
本的にボールボンディング法によって形成されるもの
で、まず、図２（１）の左端の接続用電極５に関連して
図示されるように、キャピラリー７の中を通る金線８の
先端にボール９を形成し、次いで、中央の接続用電極５
に関連して図示されるように、ボール９を接続用電極５
上にもたらし、キャピラリー７によってこれを接続用電
極５に向かって押圧する。次いで、図２（１）の右端の
接続用電極５に関連して図示するように、金線８をボー
ル９の部分から切り離す。このようにして、突起電極６
はボール９の部分と金線８の一部とによって与えられた
２段構造となる。
【０００５】上述したような工程を繰り返して、図２
（２）に示すように、ＩＣウエハ３の主面４上に形成さ
れたすべての接続用電極５上に、バンプ電極態様の突起
電極６が形成される。次いで、図２（３）に示すよう
に、ＩＣウエハ３がたとえばダイシングによりカットさ
れ、それによって、複数個のＩＣチップ１が取り出され
る。
【０００６】次いで、図２（４）に示すように、ＩＣチ
ップ１の接続用電極５上に形成された突起電極６上に導
電性接着剤１０がたとえば浸漬法などによって付与され
る。他方、同じく図２（４）に示すように、配線基板２
が用意される。配線基板２の一方の主面１１上には、Ｉ
Ｃチップ１の接続用電極５に対応して、接続用電極１２
が形成されている。
【０００７】次いで、図２（４）に示すように、ＩＣチ
ップ１の主面４と配線基板２の主面１１とを対向させな
がら、図２（５）に示すように、ＩＣチップ１が配線基
板２に向かって押し付けられる。このとき、導電性接着
剤１０は、未硬化の段階にあるので、配線基板２側の接
続用電極１２の表面に沿うように変形しながら、突起電
極６および接続用電極１２に密着する状態となる。ま
た、突起電極６が２段構造を有しているので、突起電極
６と接続用電極１２との間には、導電性接着剤１０を受
け入れることが可能なスペースが形成されることにな
り、導電性接着剤１０は横方向に押し広げられることが
ほとんどない。
【０００８】次いで、図２（５）に示したように、ＩＣ
チップ１と配線基板２とを位置合わせした状態で、導電
性接着剤１０が硬化される。次いで、図２（６）に示す
ように、ＩＣチップ１と配線基板２との間に、アンダー
フィル材１３が付与され、硬化される。アンダーフィル
材１３は、ＩＣチップ１と配線基板２との接続部分の補
強、熱応力の緩和、ＩＣチップ１の耐湿性の向上などの
機能を果たすもので、ＩＣチップ１と配線基板２との隙
間に充填される。
【０００９】このように、図２に示した従来の電子部品
の接続方法によれば、前述したように、突起電極６が２
段構造を有しているので、突起電極６と接続用電極１２
との間に導電性接着剤１０を受け入れることが可能なス
ペースが形成され、したがって、ＩＣチップ１を配線基
板２に押し付けたとしても、導電性接着剤１０が横方向
に押し広げられる現象を抑制することができる。そのた
め、複数の接続用電極５および複数の接続用電極１２の
各間のピッチをより小さく設計することが可能となり、
ＩＣチップ１の小型化を図ることができるとともに、実
装密度を高めることができる。
【００１０】
【発明が解決しようとする課題】しかしながら、図２に
示した電子部品の接続方法には、以下のような解決され
るべき課題がある。まず、２段構造の突起電極６を形成
するためには、図２（１）に示した複数の工程を実施し
なければならないばかりでなく、各接続用電極５ごとに
これら工程を繰り返さなければならないので、接続用電
極５の数に比例して、突起電極６をすべての接続用電極
５上に形成するには長い時間が必要である。特に、複数
の接続用電極５の配置密度が高くなるほど、より長い時
間を費やし、その結果、コストの上昇を招く。
【００１１】また、上述したような突起電極６の形成の
ためのボールボンディング法においては、荷重および超
音波エネルギーを付与することによって、金属間の固相
接続を行なわなければならないため、ＩＣウエハ３ない
しはＩＣチップ１にダメージが加わることがある。この
ようなダメージをできるだけ低減するためには、たとえ
ばコンデンサやトランジスタのような素子を配置するた
めのアクティブエリアを接続用電極５の真下に配置しな
いようにしなければならないが、このような対処方法を
採用すると、アクティブエリアから外れた位置に接続用
電極５を形成できるようにするため、ＩＣチップ１の寸
法を大きくしなければならない、という別の問題に遭遇
することになる。
【００１２】そこで、この発明の目的は、上述したよう
な問題を解決し得る、電子部品の接続方法を提供しよう
とすることである。
【００１３】
【課題を解決するための手段】この発明は、第１の接続
用電極が形成された第１の電子部品と第２の接続用電極
が形成された第２の電子部品とを、第１の接続用電極と
第２の接続用電極とを介して、互いに電気的に接続する
ための方法に向けられるものであって、上述した技術的
課題を解決するため、次のような工程を備えることを特
徴としている。
【００１４】すなわち、この発明に係る電子部品の接続
方法は、第１の接続用電極上に熱硬化性の導電性接着剤
を付与し、これを硬化させることによって、先細状に突
出したバンプ電極態様の突起電極を形成する工程と、突
起電極と第２の接続用電極との少なくとも一方上に、接
続用の導電性接着剤を付与する工程と、接続用の導電性
接着剤が未硬化の段階で、突起電極の先端と第２の接続
用電極とを接触させるように、第１の電子部品と第２の
電子部品とを位置合わせする工程と、第１の電子部品と
第２の電子部品とを位置合わせした状態で、接続用の導
電性接着剤を硬化させる工程とを備えることを特徴とし
ている。
【００１５】上述した突起電極は、好ましくは、円錐状
または角錐状のような錘状に突出した形状をなしてい
る。また、この発明において、別の局面に従えば、上述
した突起電極を形成する工程に対応して、第１の接続用
電極上に、熱硬化性の導電性接着剤を印刷により付与
し、これを硬化させることによって、突起電極を形成す
る工程が実施される。
【００１６】この発明において、第１の電子部品は、後
でカットされることが予定され、カットされることによ
り、その複数個のものを取り出すことができるマザー部
品の状態で用意されることもある。この場合には、少な
くとも突起電極を形成する工程は、このマザー部品の状
態で実施されることが好ましい。また、この実施態様で
は、マザー部品をカットして複数個の第１の電子部品を
取り出す工程がさらに実施される。
【００１７】また、この発明において、接続用の導電性
接着剤を付与するとき、好ましくは、突起電極上に浸漬
法により接続用の導電性接着剤を付与することが行なわ
れる。また、この発明において、接続用の導電性接着剤
を硬化させる工程の後に、第１の電子部品と第２の電子
部品との間にアンダーフィル材を付与するようにしても
よい。
【００１８】また、この発明は、たとえば、第１の電子
部品がＩＣチップのようなチップ状電子部品であり、第
２の電子部品が配線基板である場合において、有利に適
用される。
【００１９】
【発明の実施の形態】図１は、この発明の一実施形態に
よる電子部品の接続方法を示している。この実施形態に
よれば、図１（５）に示すように、第１の電子部品とし
てのＩＣチップ２１が第２の電子部品としての配線基板
２２上に搭載された状態が得られる。まず、図１（１）
に示すように、複数個のＩＣチップ２１を取り出すこと
ができるマザー部品としてのＩＣウエハ２３が用意され
る。ＩＣウエハ２３は、後でカットされることが予定さ
れているものであり、このＩＣウエハ２３をカットする
ことにより、複数個のＩＣチップ２１を取り出すことが
できる。ＩＣウエハ２３の一方の主面２４上には、ここ
から取り出されるＩＣチップ２１のための各領域に対応
して、接続用電極２５が複数箇所に分布して形成されて
いる。なお、ＩＣウエハ２３は、たとえば、直径６イン
チの円板状をなしている。
【００２０】次いで、同じく図１（１）に示すように、
各接続用電極２５上に、熱硬化性の導電性接着剤を付与
し、これを硬化させることによって、先細状に突出した
突起電極２６が形成される。突起電極２６は、バンプ電
極として機能するもので、たとえば、底面の直径が１０
０μｍ、高さが４０〜５０μｍ程度の円錐形をなしてい
る。
【００２１】このような円錐形の突起電極２６は、たと
えば、メタルマスクを使う印刷法によって能率的に形成
することができる。すなわち、印刷条件や導電性接着剤
の動的粘度（レオロジー特性）を最適化することによ
り、特に後加工をすることなく、印刷を終えた段階で、
導電性接着剤に円錐形の形状を容易にかつ自然に与える
ことができる。また、導電性接着剤の印刷後の高さおよ
び直径、すなわちこれを硬化して得られた突起電極２６
の高さおよび直径は、印刷において用いるメタルマスク
の設計を変えることにより、任意に変更することができ
る。
【００２２】また、突起電極２６のための導電性接着剤
を付与するにあたり、上述のように、印刷法を適用すれ
ば、ＩＣウエハ２３上に形成されているすべての接続用
電極２５上に１回の工程で導電性接着剤を付与し、ま
た、１回の工程でこれを硬化させることができるので、
複数の突起電極２６を能率的に形成することができる。
突起電極２６は、円錐状に限らず、角錐状であってもよ
い。また、このように錘状に突出した形状のほか、たと
えば半球状に突出することによって、先細状に突出した
形状が与えられてもよい。なお、印刷法により導電性接
着剤を付与することによって、たとえば円錐形の突起電
極２６を形成したとき、突起電極２６の頂点では、導電
性接着剤の表面張力等により、必ずしも尖った形状が得
られず、丸みを帯びているのが通常である。
【００２３】次いで、図１（２）に示すように、ＩＣウ
エハ２３はカットされ、それによって、複数個のＩＣチ
ップ２１が取り出される。次いで、図１（３）に示すよ
うに、突起電極２６上に、接続用の導電性接着剤２７が
付与される。この導電性接着剤２７としては、熱硬化性
のものでも熱可塑性のものでもよい。突起電極２６上に
導電性接着剤２７を付与するため、浸漬法が有利に用い
られる。すなわち、ＩＣチップ２１の主面２４を導電性
接着剤２７を貯留する浴の表面と平行に配置しながら、
突起電極２６を導電性接着剤２７の浴中に浸漬すれば、
すべての突起電極２６上に所望の量の導電性接着剤２７
を容易にかつ能率的に付与することができる。
【００２４】なお、突起電極２６上に導電性接着剤２７
を付与するため、浸漬法以外の、たとえば、印刷法、転
写法等が適用されてもよい。他方、同じく図１（３）に
示すように、配線基板２２が用意される。配線基板２２
の一方の主面２８上には、ＩＣチップ２１の突起電極２
６に対応して、接続用電極２９が形成されている。
【００２５】次いで、図１（４）に示すように、ＩＣチ
ップ２１の主面２４と配線基板２２の主面２８とを互い
に対向させた状態で、ＩＣチップ２１が配線基板２２に
向かって押し付けられる。これによって、突起電極２６
の先端と接続用電極２９とが接触するとともに、接続用
の導電性接着剤２７は接続用電極２９の表面に沿うよう
に変形する。この変形の結果、接続用の導電性接着剤２
７は、突起電極２６および接続用電極２９の双方に密着
した状態となる。
【００２６】図示した実施形態では、図１（３）に示す
ように、接続用の導電性接着剤２７は、ＩＣチップ２１
を得た段階で付与されたが、ＩＣウエハ２３の段階で付
与されてもよい。また、図示した実施形態では、接続用
の導電性接着剤２７が、ＩＣチップ２１側の突起電極２
６上に付与されたが、これに代えて、配線基板２２側の
接続用電極２９上に付与されても、あるいは、これら突
起電極２６および接続用電極２９の双方上に付与されて
もよい。また、接続用の導電性接着剤２７は、図１
（４）に示すように、突起電極２６の先端と接続用電極
２９とを接触させた状態にしてから付与するようにして
もよい。
【００２７】次いで、同じく図１（４）に示すように、
ＩＣチップ２１と配線基板２２とを位置合わせした状態
で、接続用の導電性接着剤２７が硬化される。次いで、
図１（５）に示すように、ＩＣチップ２１と配線基板２
２との間にアンダーフィル材３０が付与され、硬化され
る。アンダーフィル材３０は、ＩＣチップ２１と配線基
板２２との接続部分の補強、熱応力の緩和、およびＩＣ
チップ２１の耐湿性の向上のために付与されるもので、
好ましくは、ＩＣチップ２１と配線基板２２との間隔を
埋めるように充填される。
【００２８】以上、この発明を図１に示した実施形態に
関連して説明したが、この発明の範囲内において、その
他、いくつかの変形例が可能である。たとえば、突起電
極２６のための熱硬化性の導電性接着剤は、印刷により
付与されたが、先細状に突出した形状が与えられる限
り、たとえば転写法等の他の方法によって付与されても
よい。
【００２９】また、図１に示した実施形態では、ＩＣチ
ップ２１側に突起電極２６が形成されたが、配線基板２
２側に突起電極が形成されてもよい。また、この発明に
係る電子部品の接続方法が適用されるのは、図１に示す
ようなＩＣチップ２１と配線基板２２との接続に限らな
い。ＩＣチップ２１に代えて、他のチップ状電子部品を
配線基板上に搭載する場合にも、チップ状電子部品相互
を接続する場合にも、配線基板相互を接続する場合に
も、この発明を適用することができる。
【００３０】
【発明の効果】以上のように、この発明によれば、接続
されるべき第１の接続用電極上に、熱硬化性の導電性接
着剤をたとえば印刷により付与し、これを硬化させるこ
とによって、先細状に突出したバンプ電極態様の突起電
極が形成されるので、第１の接続用電極に接続されるべ
き第２の接続用電極と突起電極の先端とを接触させた状
態において、これらの間に接続用の導電性接着剤を受け
入れるためのスペースを形成することができる。したが
って、接続用の導電性接着剤が横方向に押し広げられに
くくなり、そのため、接続用電極の配置ピッチをより小
さくすることが可能となり、電子部品の小型化が可能に
なるとともに、実装密度を高めることができる。
【００３１】また、この発明によれば、突起電極の先端
と第２の接続用電極とを接触させながら、第１の電子部
品と第２の電子部品とを位置合わせする工程では、突起
電極が既に硬化されているので、第１の電子部品と第２
の電子部品との間隔を安定して維持することができ、し
たがって、安定した接続が可能となる。また、この発明
によれば、従来の超音波エネルギーおよび荷重の付与に
よる固相接続工程のように、第１または第２の電子部品
に不所望なストレスを与える工程がないので、接続用電
極の真下にアクティブエリアを問題なく配置することが
できる。したがって、電子部品の小型化を図ることがで
きる。
【００３２】この発明において、突起電極のための熱硬
化性の導電性接着剤を付与するにあたり、印刷を用いる
と、複数の接続用電極の各々上に１回の工程で導電性接
着剤を付与することができるので、能率的でありかつ量
産性に優れ、しかもコスト的にも有利である。また、印
刷により導電性接着剤を付与するようにすれば、印刷条
件や導電性接着剤の動的粘度（レオロジー特性）を最適
化することにより、容易にかつ自然にたとえば円錐状の
ように錘状に突出した形状を導電性ペーストに与えるこ
とができるようになり、そのため、これを硬化して得ら
れた突起電極を先細状に突出した形状にすることが容易
である。
【００３３】また、この発明において、突起電極を錘状
に突出した形状とすれば、たとえば半球状とする場合に
比べて、突起電極と第２の接続用電極との間に比較的大
きなスペースが形成されるので、接続用の導電性接着剤
を横方向により押し広げにくくすることができる。ま
た、この発明において、第１の電子部品が、後でカット
されることが予定され、カットされることにより、その
複数個のものを取り出すことができるマザー部品の状態
で用意され、突起電極を形成する工程が、このマザー部
品の状態で実施されると、複数個の第１の電子部品のた
めの複数の接続用電極のすべてに対して１回の工程で突
起電極を形成することが可能となり、突起電極の形成を
より能率的に進めることができる。
【００３４】また、この発明において、接続用の導電性
接着剤を付与するとき、突起電極上に浸漬法により、こ
の接続用の導電性接着剤を付与するようにすれば、複数
の接続用電極に対して導電性接着剤を所望の量をもって
付与することを容易かつ能率的に行なうことができる。
また、この発明において、接続用の導電性接着剤を硬化
させた後に、第１の電子部品と第２の電子部品との間に
アンダーフィル材を付与する工程が実施される場合、前
述したように、突起電極が第１および第２の電子部品間
の間隔を安定に維持するとともに、接続用の導電性接着
剤の横方向への広がりが抑制されているため、このよう
なアンダーフィル材を第１および第２の電子部品間に充
填させることが容易である。
【図面の簡単な説明】
【図１】この発明の一実施形態による電子部品の接続方
法に含まれる各工程を図解的に順次示す断面図である。
【図２】この発明にとって興味ある従来の電子部品の接
続方法に含まれる各工程を図解的に順次示す断面図であ
る。
【符号の説明】
２１ ＩＣチップ（第１の電子部品） ２２ 配線基板（第２の電子部品） ２３ ＩＣウエハ（マザー部品） ２５ 接続用電極（第１の接続用電極） ２６ 突起電極 ２７ 接続用の導電性接着剤 ２９ 接続用電極（第２の接続用電極） ３０ アンダーフィル材

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 第１の接続用電極が形成された第１の電
    子部品と第２の接続用電極が形成された第２の電子部品
    とを、前記第１の接続用電極と前記第２の接続用電極と
    を介して、互いに電気的に接続するための方法であっ
    て、 前記第１の接続用電極上に、熱硬化性の導電性接着剤を
    付与し、これを硬化させることによって、先細状に突出
    した突起電極を形成する工程と、 前記突起電極と前記第２の接続用電極との少なくとも一
    方上に、接続用の導電性接着剤を付与する工程と、 前記接続用の導電性接着剤が未硬化の段階で、前記突起
    電極の先端と前記第２の接続用電極とを接触させるよう
    に、前記第１の電子部品と前記第２の電子部品とを位置
    合わせする工程と、 前記第１の電子部品と前記第２の電子部品とを位置合わ
    せした状態で、前記接続用の導電性接着剤を硬化させる
    工程とを備える、電子部品の接続方法。
  2. 【請求項２】 前記突起電極は、錘状に突出した形状を
    なしている、請求項１に記載の電子部品の接続方法。
  3. 【請求項３】 前記突起電極を形成する工程は、前記熱
    硬化性の導電性接着剤を印刷により付与する工程を含
    む、請求項１または２に記載の電子部品の接続方法。
  4. 【請求項４】 第１の接続用電極が形成された第１の電
    子部品と第２の接続用電極が形成された第２の電子部品
    とを、前記第１の接続用電極と前記第２の接続用電極と
    を介して、互いに電気的に接続するための方法であっ
    て、 前記第１の接続用電極上に、熱硬化性の導電性接着剤を
    印刷により付与し、これを硬化させることによって、突
    起電極を形成する工程と、 前記突起電極と前記第２の接続用電極との少なくとも一
    方上に、接続用の導電性接着剤を付与する工程と、 前記接続用の導電性接着剤が未硬化の段階で、前記突起
    電極の先端と前記第２の接続用電極とを接触させるよう
    に、前記第１の電子部品と前記第２の電子部品とを位置
    合わせする工程と、 前記第１の電子部品と前記第２の電子部品とを位置合わ
    せした状態で、前記接続用の導電性接着剤を硬化させる
    工程とを備える、電子部品の接続方法。
  5. 【請求項５】 前記突起電極は、先細状に突出した形状
    をなしている、請求項４に記載の電子部品の接続方法。
  6. 【請求項６】 前記第１の電子部品は、後でカットされ
    ることが予定され、カットされることにより、その複数
    個のものを取り出すことができるマザー部品の状態で用
    意され、少なくとも前記突起電極を形成する工程は、前
    記マザー部品の状態で実施され、前記マザー部品をカッ
    トして複数個の前記第１の電子部品を取り出す工程をさ
    らに備える、請求項１ないし５のいずれかに記載の電子
    部品の接続方法。
  7. 【請求項７】 前記接続用の導電性接着剤を付与する工
    程は、前記突起電極上に浸漬法により前記接続用の導電
    性接着剤を付与する工程を含む、請求項１ないし６のい
    ずれかに記載の電子部品の接続方法。
  8. 【請求項８】 前記接続用の導電性接着剤を硬化させる
    工程の後に、前記第１の電子部品と前記第２の電子部品
    との間にアンダーフィル材を付与する工程をさらに備え
    る、請求項１ないし７のいずれかに記載の電子部品の接
    続方法。
  9. 【請求項９】 前記第１の電子部品はチップ状電子部品
    であり、前記第２の電子部品は配線基板である、請求項
    １ないし８のいずれかに記載の電子部品の接続方法。
JP10120170A 1998-04-30 1998-04-30 電子部品の接続方法 Pending JPH11312711A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10120170A JPH11312711A (ja) 1998-04-30 1998-04-30 電子部品の接続方法
US09/299,481 US6277222B2 (en) 1998-04-30 1999-04-26 Electronic component connecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10120170A JPH11312711A (ja) 1998-04-30 1998-04-30 電子部品の接続方法

Publications (1)

Publication Number Publication Date
JPH11312711A true JPH11312711A (ja) 1999-11-09

Family

ID=14779670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10120170A Pending JPH11312711A (ja) 1998-04-30 1998-04-30 電子部品の接続方法

Country Status (2)

Country Link
US (1) US6277222B2 (ja)
JP (1) JPH11312711A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457029B1 (ko) * 2001-04-19 2004-11-16 미쓰비시덴키 가부시키가이샤 랜드 그리드 어레이형 반도체장치 및 그의 실장방법
US6940175B2 (en) 2001-06-14 2005-09-06 Sharp Kabushiki Kaisha Semiconductor device in which a plurality of electronic components are combined with each other
JP2006526892A (ja) * 2003-06-04 2006-11-24 ユーピーエム ラフセック オサケ ユキチュア 接合部の形成方法
KR100802487B1 (ko) 2005-11-07 2008-02-12 세이코 엡슨 가부시키가이샤 반도체 장치
US7390733B2 (en) 2003-06-02 2008-06-24 Seiko Epson Corporation Method of manufacturing a semiconductor device including a protruding electrode bonded to a lead electrode
JP2011258794A (ja) * 2010-06-10 2011-12-22 Denso Corp 電子装置およびその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US20070045840A1 (en) * 2005-09-01 2007-03-01 Delphi Technologies, Inc. Method of solder bumping a circuit component and circuit component formed thereby
US7767574B2 (en) * 2006-03-30 2010-08-03 Kabushiki Kaisha Mikuni Kogyo Method of forming micro metal bump
US7749887B2 (en) 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
JP2009238969A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の実装構造および電子部品実装体の製造方法
US8766439B2 (en) * 2009-12-10 2014-07-01 International Business Machines Corporation Integrated circuit chip with pyramid or cone-shaped conductive pads for flexible C4 connections and a method of forming the integrated circuit chip
US20120049079A1 (en) * 2010-08-24 2012-03-01 General Electric Company Electronic assembly
US10468363B2 (en) * 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040069A (en) * 1989-06-16 1991-08-13 Fuji Photo Optical Co., Ltd. Electronic endoscope with a mask bump bonded to an image pick-up device
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
DE4424831C2 (de) * 1994-07-14 1999-04-22 Bosch Gmbh Robert Verfahren zur Herstellung einer elektrisch leitenden Verbindung
TW340296B (en) * 1997-02-21 1998-09-11 Ricoh Microelectronics Kk Method and apparatus of concave plate printing, method and apparatus for formation of wiring diagram, the contact electrode and the printed wiring nickel substrate
US6107122A (en) * 1997-08-04 2000-08-22 Micron Technology, Inc. Direct die contact (DDC) semiconductor package
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457029B1 (ko) * 2001-04-19 2004-11-16 미쓰비시덴키 가부시키가이샤 랜드 그리드 어레이형 반도체장치 및 그의 실장방법
US6940175B2 (en) 2001-06-14 2005-09-06 Sharp Kabushiki Kaisha Semiconductor device in which a plurality of electronic components are combined with each other
US7390733B2 (en) 2003-06-02 2008-06-24 Seiko Epson Corporation Method of manufacturing a semiconductor device including a protruding electrode bonded to a lead electrode
JP2006526892A (ja) * 2003-06-04 2006-11-24 ユーピーエム ラフセック オサケ ユキチュア 接合部の形成方法
KR100802487B1 (ko) 2005-11-07 2008-02-12 세이코 엡슨 가부시키가이샤 반도체 장치
US7777332B2 (en) 2005-11-07 2010-08-17 Seiko Epson Corporation Semiconductor device
US8115309B2 (en) 2005-11-07 2012-02-14 Seiko Epson Corporation Semiconductor device
JP2011258794A (ja) * 2010-06-10 2011-12-22 Denso Corp 電子装置およびその製造方法

Also Published As

Publication number Publication date
US6277222B2 (en) 2001-08-21
US20010003296A1 (en) 2001-06-14

Similar Documents

Publication Publication Date Title
JP4439090B2 (ja) 半導体装置及びその製造方法
US5900676A (en) Semiconductor device package structure having column leads and a method for production thereof
JPH11312711A (ja) 電子部品の接続方法
KR20150041029A (ko) Bva 인터포저
JP2009506572A (ja) 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法
JP5181261B2 (ja) 集積回路のためのコンタクトパッドおよびコンタクトパッドの形成方法
US6396155B1 (en) Semiconductor device and method of producing the same
JP2004165283A (ja) 半導体装置
US6881612B2 (en) Method of bonding a semiconductor element to a substrate
JP4129837B2 (ja) 実装構造体の製造方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
US7901997B2 (en) Method of manufacturing semiconductor device
JP2007220740A (ja) 半導体装置及びその製造方法
JP2007035863A (ja) 半導体装置
JP3855532B2 (ja) Ｉｃチップと回路基板との接続方法
US20230230907A1 (en) Substrate structure, module, method for manufacturing the substrate structure, and method for manufacturing the module
JP2000100875A (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JP4696712B2 (ja) 半導体装置
JP2023179100A (ja) 半導体装置
JP2010287852A (ja) 半導体装置及びその製造方法
JP2006041224A (ja) 電子装置および電子装置の実装構造
JPH11260950A (ja) 半導体装置及びその製造方法
JPH10340906A (ja) 表面実装型電子部品及びその製造方法並びにその実装方法
JP2002270629A (ja) 電子部品およびその製造方法