JPH11311980A - Liquid crystal display control equipment and liquid crystal display device - Google Patents
Liquid crystal display control equipment and liquid crystal display deviceInfo
- Publication number
- JPH11311980A JPH11311980A JP11887998A JP11887998A JPH11311980A JP H11311980 A JPH11311980 A JP H11311980A JP 11887998 A JP11887998 A JP 11887998A JP 11887998 A JP11887998 A JP 11887998A JP H11311980 A JPH11311980 A JP H11311980A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- drive
- circuit
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、表示制御技術さらには
液晶駆動制御に適用して特に有効な技術に関し、例え
ば、ドットマトリクス型キャラクタ表示用液晶パネル又
はドットマトリクス型キャラクタ表示と独立してセグメ
ント型の絵・マーク・アイコン乃至文字（数字）等の表
示機能を有する液晶パネルの表示制御回路に利用して有
効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display control technique and a technique particularly effective when applied to a liquid crystal drive control. For example, the present invention relates to a liquid crystal panel for dot matrix type character display or a segment independent of dot matrix type character display. The present invention relates to a technique effective for use in a display control circuit of a liquid crystal panel having a display function of a picture, a mark, an icon, a character (number), and the like.
【０００２】[0002]
【従来の技術】一般に、液晶表示装置は、液晶表示パネ
ルと、該液晶表示パネルを駆動する為の半導体基板上に
集積回路化された液晶表示制御装置と、表示データの書
き込みや前記液晶表示制御装置の表示動作の制御を行な
うマイクロ・プロセッシング・ユニット（ＣＰＵ）を含
むマイクロプロセッサ（ＭＰＵ）又はマイクロコントロ
ーラ等から構成されている。2. Description of the Related Art In general, a liquid crystal display device includes a liquid crystal display panel, a liquid crystal display control device integrated on a semiconductor substrate for driving the liquid crystal display panel, writing of display data and control of the liquid crystal display. It is composed of a microprocessor (MPU) including a micro processing unit (CPU) for controlling the display operation of the device, a micro controller, or the like.
【０００３】ドットマトリクス方式の表示パターンを生
成するためのキャラクタジェネレータを内蔵した液晶表
示制御装置は、キャラクタコ−ドを格納する表示デ−タ
メモリ（以下、表示データ用ランダムアクセスメモリ：
表示データＲＡＭとも言う）と、文字フォントなどのキ
ャラクタパタ−ンを格納するキャラクタジェネレータメ
モリ（キャラクタジェネレータ用リードオンリメモリ：
キャラクタジェネレータＲＯＭとも言う）と、上記表示
データＲＡＭから表示データを液晶表示パネルの駆動位
置に合わせて読み出すアドレスカウンタと、液晶表示パ
ネルのコモン電極及びセグメント電極に対するそれぞれ
の駆動信号を形成して液晶の駆動を行なう液晶駆動回路
と、表示タイミングを与えるクロック信号を形成するタ
イミング発生回路等から構成されている。A liquid crystal display control device incorporating a character generator for generating a display pattern of a dot matrix system has a display data memory (hereinafter referred to as a random access memory for display data) for storing character codes.
A display data RAM) and a character generator memory (a read only memory for a character generator) for storing character patterns such as character fonts.
A character generator ROM), an address counter for reading display data from the display data RAM in accordance with the drive position of the liquid crystal display panel, and forming respective drive signals for the common electrode and the segment electrode of the liquid crystal display panel to form a liquid crystal display. It comprises a liquid crystal drive circuit for driving, a timing generation circuit for forming a clock signal for giving display timing, and the like.
【０００４】マイクロプロセッサは、液晶表示パネル上
に表示したいキャラクタに対応するキャラクタコ−ドを
表示データＲＡＭに書き込む。アドレスカウンタは、液
晶表示パネルの駆動位置に合わせて順次表示データＲＡ
Ｍからキャラクタコードを読み出し、読み出されたキャ
ラクタコ−ドをアドレスの一部としてキャラクタジェネ
レータＲＯＭをアクセスしてキャラクタパタ−ンを順次
読み出す。読み出されたキャラクタパタ−ンは、液晶の
点灯／非点灯デ−タとして液晶駆動回路内のセグメント
シフトレジスタに順次送られ、１ライン分のデ−タが蓄
積された時点で全セグメントドライバ回路が一斉に点灯
／非点灯レベルの駆動電圧を出力し、液晶表示パネルを
駆動する。The microprocessor writes a character code corresponding to a character to be displayed on the liquid crystal display panel into the display data RAM. The address counter sequentially displays the display data RA in accordance with the driving position of the liquid crystal display panel.
The character code is read from M, and the character pattern is sequentially read by accessing the character generator ROM using the read character code as a part of the address. The read character pattern is sequentially sent to the segment shift register in the liquid crystal drive circuit as liquid crystal lighting / non-lighting data, and when one line of data is accumulated, all the segment driver circuits are turned on. Simultaneously output a drive voltage of a lighting / non-lighting level to drive the liquid crystal display panel.
【０００５】なお、各キャラクタは垂直方向に複数のラ
インで構成されているため、上記の制御を各表示行毎に
キャラクタのライン数（キャラクタが縦横５×８ドット
構成の場合は８ライン）分だけ繰り返して行なわれる。
上記の表示の点灯／非点灯制御は１ラインずつ時分割方
式で行われる。そのため、タイミング制御回路から発生
された１ラインの選択信号をコモンシフトレジスタに送
り、このシフトレジスタが１ライン毎にシフトすること
で、コモンドライバは各ラインの選択レベルの駆動電圧
を順次出力する。Since each character is composed of a plurality of lines in the vertical direction, the above control is performed for each display line by the number of character lines (eight lines when the character is composed of 5 × 8 dots vertically and horizontally). It is only repeated.
The lighting / non-lighting control of the display is performed in a time-division manner line by line. Therefore, the selection signal of one line generated from the timing control circuit is sent to the common shift register, and the shift register shifts line by line, so that the common driver sequentially outputs the drive voltage of the selection level of each line.
【０００６】[0006]
【本発明が解決しようとする課題】上記のような液晶表
示装置を搭載した携帯電話機やページャ等の携帯用電子
機器においては、待ち受け時には液晶表示パネル全面に
表示を行なう必要はなくカレンダー表示や時計表示、さ
らにピクトグラムと呼ばれるマークやアイコン等の最小
限の表示がなされていれば良い。ところが、携帯電話機
等の液晶表示装置では、待ち受け時に表示は減らすもの
の液晶駆動デューティを変更していなかった。つまり、
表示しない行のコモン電極についても走査を行なってい
たため、待ち受け時の消費電力を充分に減らすことがで
きないという問題点があることが分かった。In a portable electronic device such as a portable telephone or a pager equipped with the above-mentioned liquid crystal display device, it is not necessary to display on the entire liquid crystal display panel at the time of standby, and a calendar display and a clock are required. It suffices if a minimum display such as a mark and an icon called a pictogram is displayed. However, in a liquid crystal display device such as a mobile phone, the display is reduced during standby, but the liquid crystal drive duty is not changed. That is,
It has been found that there is a problem that the power consumption during standby cannot be sufficiently reduced because the scanning is also performed on the common electrodes in the rows that are not displayed.
【０００７】例えば、３２本のコモンドライバを有する
液晶表示制御装置において、ＣＯＭ１信号に対するコモ
ンドライバからＣＯＭ３２信号に対応するコモンドライ
バまで順次選択されて３２ラインが順次選択的に駆動さ
れる。この様な３２ラインのコモン信号線を順次駆動す
る駆動方法は、１／３２デューティ駆動と呼ばれてい
る。この場合、キャラクタフォントのサイズが５×８ド
ットであれば、液晶パネル上において、その垂直方向
に、４行分の文字列を表示することができる。この液晶
表示制御装置において、４行分の全面表示を必要としな
い場合においても、４行分の時分割駆動を行うと、液晶
駆動電圧及び液晶表示制御装置の消費電流は４行分の全
面表示を行う場合と同等である。For example, in a liquid crystal display control device having 32 common drivers, from the common driver corresponding to the COM1 signal to the common driver corresponding to the COM32 signal, 32 lines are sequentially and selectively driven. Such a driving method for sequentially driving the 32 common signal lines is called 1/32 duty driving. In this case, if the character font size is 5 × 8 dots, four lines of character strings can be displayed on the liquid crystal panel in the vertical direction. In this liquid crystal display control device, even when four rows of full-screen display are not required, if the time-division driving for four rows is performed, the liquid crystal driving voltage and the current consumption of the liquid crystal display control device become four rows of full-screen display. Is equivalent to performing
【０００８】ここで、システムの待機状態においては４
行分の全面表示を行わず、一部の表示行のみを選択的に
駆動し、液晶駆動デューティを下げ、液晶駆動電圧を低
減することができれば、液晶駆動制御装置の消費電力を
抑えることができる事が分かった。しかしながら、液晶
駆動電圧を変えると最適な駆動バイアス比も変化するた
め、そのままの駆動条件では良好な表示コントラストが
得られなくなる。また、単に液晶駆動デューティだけを
低くすると、キャラクタフォントの表示位置が最上行に
固定され、表示としての見た目のバランスが悪くなると
いう問題点があることが明らかになった。Here, in the standby state of the system, 4
If it is possible to selectively drive only a part of the display rows without lowering the entire display of the rows, reduce the liquid crystal drive duty, and reduce the liquid crystal drive voltage, the power consumption of the liquid crystal drive control device can be reduced. I understood that. However, when the liquid crystal driving voltage is changed, the optimum driving bias ratio also changes, so that good display contrast cannot be obtained under the same driving conditions. Further, it has been clarified that if only the liquid crystal drive duty is reduced, the display position of the character font is fixed to the uppermost line, and the appearance of the display becomes poorly balanced.
【０００９】なお、実開平２−１３１７８６号は、４倍
昇圧回路と６倍昇圧回路とを有し、液晶の駆動デューテ
ィに応じてどちらか１方の昇圧回路を選択する液晶マト
リックス表示装置を開示している。特開平３−１１９３
８５は、ＡＣ電源と電池などの複数の電源を切り替え可
能にした液晶表示回路において、停電時に電池駆動に変
更すると共に、時計などの必要最小限の情報を駆動デュ
ーティ及びバイアスを低下させて表示することを開示し
ている。Japanese Utility Model Laid-Open No. 2-131786 discloses a liquid crystal matrix display device having a quadruple booster circuit and a sixfold booster circuit, and selecting one of the booster circuits according to the driving duty of the liquid crystal. doing. JP-A-3-1933
Reference numeral 85 denotes a liquid crystal display circuit which is capable of switching between a plurality of power supplies such as an AC power supply and a battery. The liquid crystal display circuit 85 switches to a battery drive at the time of a power failure, and displays necessary information such as a clock by lowering a drive duty and a bias. It is disclosed that.
【００１０】本発明の目的は、液晶表示制御装置を搭載
した電子機器において、システムの動作状態に応じて液
晶駆動デューティを動的に変化させることで、システム
トータルの消費電力を低減できるとともに、そのような
可変デューティ表示を行なう場合に液晶駆動デューティ
に応じて、最適な液晶駆動電圧と最適な液晶駆動バイア
ス条件を容易に設定して駆動を行なえる液晶表示制御装
置を提供することにある。An object of the present invention is to reduce the total power consumption of the system by dynamically changing the liquid crystal drive duty in accordance with the operating state of the system in an electronic device equipped with a liquid crystal display control device. It is an object of the present invention to provide a liquid crystal display control device capable of easily setting and driving an optimum liquid crystal driving voltage and an optimum liquid crystal driving bias condition in accordance with the liquid crystal driving duty when performing such a variable duty display.
【００１１】本発明の他の目的は、昇圧電圧の倍率、液
晶駆動デューティ、液晶駆動バイアス及び液晶表示位置
を動的に設定変更可能な液晶表示制御装置及びそれを用
いたシステムを提供することにある。Another object of the present invention is to provide a liquid crystal display control apparatus capable of dynamically changing the magnification of the boosted voltage, the liquid crystal driving duty, the liquid crystal driving bias, and the liquid crystal display position, and a system using the same. is there.
【００１２】本発明の他の目的は、システムの動作状態
に応じて、最も見やすい表示が行なえる液晶表示制御装
置及びそれを用いたシステムを提供することにある。Another object of the present invention is to provide a liquid crystal display control device capable of performing the most legible display according to the operation state of the system and a system using the same.
【００１３】[0013]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。The outline of a typical invention among the inventions disclosed in the present application is as follows.
【００１４】すなわち、マイクロプロセッサから書き替
え可能な駆動デューティ選択レジスタ（表示行制御レジ
スタとも言う）と駆動バイアス選択レジスタとが液晶表
示制御装置内に設けられる。４行表示が可能な液晶表示
パネルにおいて、全面表示（例えば、４行表示）から一
部の行のみの表示（例えば、１行表示）に切り替える場
合、上記駆動デューティ選択レジスタと駆動バイアス選
択レジスタの設定値がマイクロプロセッサによって動的
に変更される。それによって、低電圧、低デューティ駆
動で液晶表示パネルの一部に選択的に表示が行なわれる
ようにする。駆動デューティ選択レジスタに設定される
値は、液晶パネルにおける表示されるべき行数の指定デ
ータ乃至は制御データと見なすことが出来る。この指定
データによって、使用されるべきコモンシフトレジスタ
の数若しくは種類が選択される。That is, a drive duty selection register (also referred to as a display row control register) and a drive bias selection register that can be rewritten by the microprocessor are provided in the liquid crystal display control device. In a liquid crystal display panel capable of displaying four rows, when switching from full-screen display (eg, four-row display) to display of only some of the rows (eg, one-row display), the drive duty selection register and the drive bias selection register are used. The settings are dynamically changed by the microprocessor. As a result, display is selectively performed on a part of the liquid crystal display panel with low voltage and low duty driving. The value set in the drive duty selection register can be regarded as designation data or control data of the number of rows to be displayed on the liquid crystal panel. The number or type of the common shift register to be used is selected according to the designation data.
【００１５】具体的には、１ライン毎に時分割して選択
レベルを出力するコモンドライバに接続されたコモンシ
フトレジスタ（図９参照）において、シフトレジスタ選
択情報が液晶パネルの画面の表示を行う部分（たとえ
ば、１行表示の部分）に対応するシフトレジスタ（Ｆ／
Ｆ１からＦ／Ｆ９）にのみ順次シフトされるようにす
る。一方、液晶パネルの画面の非表示部分に対応する部
分のシフトレジスタは、シフト動作を行なわせないよう
にする。More specifically, in a common shift register (see FIG. 9) connected to a common driver that outputs a selection level in a time-division manner for each line, the shift register selection information displays a screen of a liquid crystal panel. Shift register (F /
Only F1 to F / F9) are sequentially shifted. On the other hand, the shift register in the portion corresponding to the non-display portion of the screen of the liquid crystal panel does not perform the shift operation.
【００１６】駆動デューティ選択レジスタの設定値は、
また、上記コモンシフトレジスタのシフトクロックの周
期設定にも利用される。すなわち、４行表示が可能な液
晶表示パネルにおいて、全面表示（４行表示）における
１フレームの表示周期が、例えば、８０Ｈｚとされる場
合、表示行が１行にあるいは２行にされて、低ディーデ
ィ駆動された場合であっても、図１０に示されるよう
に、１行及び２行の表示周期は８０Ｈｚとされる。それ
によって、クロストークが防止される。The set value of the drive duty selection register is
It is also used for setting the cycle of the shift clock of the common shift register. That is, in a liquid crystal display panel capable of displaying four lines, when the display cycle of one frame in full-screen display (four-line display) is, for example, 80 Hz, the number of display lines is reduced to one or two. Even in the case of the deedy driving, as shown in FIG. 10, the display cycle of one row and two rows is set to 80 Hz. Thereby, crosstalk is prevented.
【００１７】また、液晶表示制御装置内には、昇圧倍率
を所望に変更することが可能な１つの昇圧回路が設けら
れる。この昇圧回路の昇圧出力倍率は、液晶表示制御装
置内に設けられた昇圧倍率選択レジスタによって制御さ
れる。液晶表示パネルの全面表示から一部の行のみの表
示に切り替える場合、昇圧倍率選択レジスタの設定値が
マイクロプロセッサによって動的に変更されることで、
昇圧回路から出力される昇圧電圧が低くされる。上記昇
圧回路の出力端子は１つとされ、液晶表示制御装置の端
子数が低減されるので、液晶表示制御装置のコストが低
減される。Further, one booster circuit capable of changing the boosting ratio as desired is provided in the liquid crystal display control device. The boost output magnification of this booster circuit is controlled by a boost multiplier selection register provided in the liquid crystal display control device. When switching from the full-screen display of the liquid crystal display panel to the display of only some rows, the setting value of the boost ratio selection register is dynamically changed by the microprocessor,
The boosted voltage output from the booster circuit is reduced. Since the number of output terminals of the booster circuit is one and the number of terminals of the liquid crystal display control device is reduced, the cost of the liquid crystal display control device is reduced.
【００１８】上記した手段によると、マイクロプロセッ
サからの指示により液晶表示パネルの一部の行のみを選
択的に駆動（低デューティ駆動）できるため、内部コモ
ンシフトレジスタの動作周波数及び液晶駆動電圧を下げ
ることができる。それによって、液晶表示制御装置のト
ータル消費電流を抑えることができる。また、駆動バイ
アス選択レジスタを設けることによって、駆動デューテ
ィの変更に伴い、最適駆動バイアスも変更することがで
きるので、コントラストの低下を防止することができ
る。さらに、低デューティ駆動化された場合、昇圧倍率
選択レジスタの設定値によって、昇圧回路の昇圧出力倍
率を低く設定することで、昇圧出力電圧を必要最小限度
に下げることができる。これにより、液晶駆動電源回路
の動作電圧を下げることができるとともに、昇圧回路の
効率を向上させることができ、液晶表示制御装置の消費
電流をさらに抑えることができる。According to the above-described means, only a part of the rows of the liquid crystal display panel can be selectively driven (low duty driving) according to an instruction from the microprocessor, so that the operating frequency of the internal common shift register and the liquid crystal driving voltage are reduced. be able to. Thereby, the total current consumption of the liquid crystal display control device can be suppressed. Further, by providing the drive bias selection register, it is possible to change the optimum drive bias in accordance with the change in the drive duty, so that it is possible to prevent a decrease in contrast. Furthermore, in the case of low duty driving, the boost output voltage of the boost circuit is set low by the setting value of the boost ratio selection register, so that the boost output voltage can be reduced to a necessary minimum. Thus, the operating voltage of the liquid crystal drive power supply circuit can be reduced, the efficiency of the booster circuit can be improved, and the current consumption of the liquid crystal display control device can be further reduced.
【００１９】また、望ましくは、液晶表示制御装置内に
センタリング表示指定レジスタが設けられる。センタリ
ング表示指定レジスタの設定値は、マイクロプロセッサ
によって選択的に設定される。これによって、携帯電話
機などのシステムの待機時に最も表示の見易い位置、例
えば、液晶表示パネルの中央部分にドットマトリックス
型キャラクタの表示を行なうことができる。例えば、ド
ットマトリックス型キャラクタを４行表示可能な液晶パ
ネルの場合、上から２行目のみの表示、上から２行目と
３行目の表示などように表示制御を行うことが出来る。
上から２行目のみの表示及び上から２行目と３行目の表
示の場合、それに対応するコモン信号線が選択レベルで
駆動される。一方、表示行として選ばれない行（非表示
行）については、そのコモン信号線が非選択レベルで駆
動される。この場合、センタリング表示指定レジスタの
設定値と駆動デューティ選択レジスタの設定値とがコモ
ンシフトレジスタのシフト制御回路（図９参照）へ供給
され、コモンシフトレジスタ内の指定された複数のフリ
ップフロップが選択される。Preferably, a centering display designation register is provided in the liquid crystal display control device. The set value of the centering display designation register is selectively set by the microprocessor. As a result, it is possible to display a dot matrix type character at a position where the display is most visible when the system such as a mobile phone stands by, for example, at the center of the liquid crystal display panel. For example, in the case of a liquid crystal panel capable of displaying four rows of dot matrix type characters, display control can be performed such that only the second row from the top is displayed, and the second and third rows from the top are displayed.
In the case of displaying only the second row from the top and displaying the second and third rows from the top, the corresponding common signal line is driven at the selected level. On the other hand, for a row not selected as a display row (non-display row), the common signal line is driven at a non-selection level. In this case, the set value of the centering display designation register and the set value of the drive duty selection register are supplied to the shift control circuit (see FIG. 9) of the common shift register, and a plurality of designated flip-flops in the common shift register are selected. Is done.
【００２０】[0020]
【発明の実施の形態】図１は、本発明の実施例である液
晶表示システム（液晶表示装置）１００を示す。この表
示システム１００は、ドットマトリクス方式の液晶表示
パネル１と、該液晶表示パネル（liquid crystal displ
ay:ＬＣＤ）１のコモン電極およびセグメント電極を駆
動する信号を出力して表示を行なわせる液晶表示制御装
置２と、該液晶表示制御装置２の制御情報を設定したり
表示データの書き込みを行なうマイクロプロセッサ（Ｍ
ＰＵ）３と、バッテリなどのシステム電源４０とを含
む。マイクロプロセッサ３と液晶表示制御装置２との間
には、上記装置２のチップを有効化させるイネーブル信
号Ｅ、リセットを指示するためのリセット信号ＲＳ、及
びリード・ライト制御信号Ｒ／ＷをＭＰＵ３から装置２
へ送信するための制御信号線と、ＭＰＵ３と装置２との
間の８ビットのデータ信号ＤＢ０〜ＤＢ７を送受信する
ためのデータバスとが設けられている。また、液晶表示
パネル１と液晶表示制御装置２とは、コモン信号線ＣＯ
Ｍ１〜ＣＯＭ３２とセグメント信号線ＳＥＧ１〜ＳＥＧ
８０とによって接続されている。FIG. 1 shows a liquid crystal display system (liquid crystal display device) 100 according to an embodiment of the present invention. The display system 100 includes a dot matrix type liquid crystal display panel 1 and the liquid crystal display panel (liquid crystal display panel).
ay: LCD) 1. A liquid crystal display control device 2 for outputting a signal for driving the common electrode and the segment electrode of the liquid crystal display 1 to perform display, and a microcontroller for setting control information of the liquid crystal display control device 2 and writing display data. Processor (M
PU) 3 and a system power supply 40 such as a battery. Between the microprocessor 3 and the liquid crystal display control device 2, an enable signal E for enabling the chip of the device 2, a reset signal RS for instructing reset, and a read / write control signal R / W are transmitted from the MPU 3. Device 2
And a data bus for transmitting and receiving 8-bit data signals DB0 to DB7 between the MPU 3 and the device 2. The liquid crystal display panel 1 and the liquid crystal display control device 2 are connected to a common signal line CO.
M1 to COM32 and segment signal lines SEG1 to SEG
80.
【００２１】液晶表示制御装置２は、中央処理装置（Ｃ
ＰＵ）を含むマイクロプロセッサ３との間の信号の送受
信を行なうシステムインタフェース回路４と、内部の制
御情報等を設定するためのインストラクションレジスタ
５と、液晶表示パネル１の画面上に表示する文字のキャ
ラクタコードを記憶する表示データＲＡＭ７（表示メモ
リ）と、該表示データＲＡＭ７から表示データを液晶表
示パネル１の駆動位置に合わせて読み出すアドレスカウ
ンタ６と、表示データＲＡＭ７から読み出されたキャラ
クタコードからドットマトリクス状の文字フォントパタ
ーンを展開するキャラクタジェネレータメモリ８と、該
キャラクタジェネレータメモリ８から読み出された複数
ビットの表示データをシリアルデータに変換する並直変
換回路９と、変換された表示データをシフトして１ライ
ン分保持するセグメントシフトレジスタ１２と、シフト
された１ライン分の表示データを保持するラッチ回路１
３と、保持された表示データに基づいて液晶表示パネル
１のセグメント電極に印加される駆動電圧波形を形成し
出力するセグメントドライバ１４と、液晶表示パネル１
のコモン電極を順次選択する信号を形成するコモンシフ
トレジスタ１５と、コモン電極に印加される駆動電圧波
形を形成し出力するコモンドライバ１６と、上記表示デ
ータメモリ７に対する表示位置を示すタイミング信号や
上記シフトレジスタ１２，１５に対して表示タイミング
を与えるクロック信号を形成するタイミング発生回路１
０と、システム電源４０からの電源電圧Ｖｃｉに基づい
て液晶駆動電圧を発生する昇圧回路１１と、昇圧された
電圧に基づいて液晶駆動バイアス電圧を発生する液晶駆
動バイアス回路１８と、液晶駆動バイアス回路１８から
発生されたバイアス電圧をインピーダンス変換して出力
するボルテージホロワ（オペアンプ）からなる電源回路
１７と、電源回路１７から出力されたバイアス電圧の中
から所望のものを選択して上記セグメントドライバ回路
１４およびコモンドライバ回路１６に供給する液晶駆動
電圧選択回路１９とを含む。さらに、クロックパルス発
生回路ＣＧＰは、外部から供給されるクロックＣＬＫを
受けて、内部クロックΦをタイミング信号発生回路１０
へ出力する。The liquid crystal display control device 2 has a central processing unit (C
PU), a system interface circuit 4 for transmitting and receiving signals to and from a microprocessor 3, an instruction register 5 for setting internal control information and the like, and characters of characters to be displayed on the screen of the liquid crystal display panel 1. A display data RAM 7 (display memory) for storing codes, an address counter 6 for reading display data from the display data RAM 7 in accordance with the driving position of the liquid crystal display panel 1, and a dot matrix from a character code read from the display data RAM 7. A character generator memory 8 for developing a character font pattern, a parallel conversion circuit 9 for converting display data of a plurality of bits read from the character generator memory 8 into serial data, and shifting the converted display data. To hold one line A cement shift register 12, a latch circuit 1 which holds the shifted display data for one line has been
3, a segment driver 14 for forming and outputting a drive voltage waveform applied to the segment electrodes of the liquid crystal display panel 1 based on the held display data, and a liquid crystal display panel 1.
A common shift register 15 for forming a signal for sequentially selecting the common electrode, a common driver 16 for forming and outputting a drive voltage waveform applied to the common electrode, a timing signal indicating a display position with respect to the display data memory 7, Timing generation circuit 1 for forming a clock signal for giving display timing to shift registers 12 and 15
0, a booster circuit 11 that generates a liquid crystal drive voltage based on the power supply voltage Vci from the system power supply 40, a liquid crystal drive bias circuit 18 that generates a liquid crystal drive bias voltage based on the boosted voltage, and a liquid crystal drive bias circuit A power supply circuit 17 composed of a voltage follower (op-amp) for converting the bias voltage generated from 18 into an impedance and outputting the converted voltage, and selecting the desired one from the bias voltages output from the power supply circuit 17 and selecting the segment driver circuit 14 and a liquid crystal drive voltage selection circuit 19 to be supplied to the common driver circuit 16. Further, the clock pulse generation circuit CGP receives the clock CLK supplied from the outside, and changes the internal clock Φ to the timing signal generation circuit 10.
Output to
【００２２】なお、上記液晶表示制御装置２は、公知の
半導体集積回路製造技術によって相補型金属・絶縁膜・
半導体電界効果トランジスタ（ＣＭＯＳ）の半導体集積
回路（ＬＳＩ）として１つの半導体チップ上に形成され
る。また、図１において、Ｃ１，Ｃ２はそれぞれ、昇圧
回路を構成する容量素子であり、Ｃ３は電源安定化のた
めの容量素子である。これらの容量素子は半導体チップ
上に形成可能な容量素子の容量では充分な大きさでない
ため、外付けの容量素子（コンデンサ）が用いられる。
これらの容量は、例えば、１マイクロファラッド（μ
Ｆ）とされる。キャラクタジェネレータメモリ８は、一
般にＲＯＭ（リード・オンリ・メモリ）で構成される
が、ユーザーの作成したパターンを表示可能にするた
め、ＲＡＭ（ランダム・アクセス・メモリ）が上記ＲＯ
Ｍに付加されることもある。特に制限されないが、上記
セグメントシフトレジスタ１２およびコモンシフトレジ
スタ１５は、双方向シフトレジスタによって構成されて
いる。The above-mentioned liquid crystal display control device 2 is constructed by a well-known semiconductor integrated circuit manufacturing technique using a complementary metal
A semiconductor field effect transistor (CMOS) is formed on one semiconductor chip as a semiconductor integrated circuit (LSI). Further, in FIG. 1, C1 and C2 are capacitive elements constituting a booster circuit, respectively, and C3 is a capacitive element for stabilizing a power supply. Since these capacitors are not large enough in capacity of the capacitors that can be formed on the semiconductor chip, external capacitors (capacitors) are used.
These capacitances are, for example, 1 microfarad (μ
F). The character generator memory 8 is generally composed of a ROM (Read Only Memory), but in order to be able to display a pattern created by a user, a RAM (Random Access Memory) is used for the RO.
It may be added to M. Although not particularly limited, the segment shift register 12 and the common shift register 15 are constituted by bidirectional shift registers.
【００２３】この実施例の液晶表示制御装置２は、マイ
クロプロセッサ３がシステムインタフェース４を介して
表示したいキャラクタのコードを表示位置に対応して表
示データＲＡＭ７に書き込むことで、キャラクタジェネ
レータメモリ８内に格納されている任意のキャラクタを
表示することができる。また、マイクロプロセッサ３が
システムインタフェース４を介して液晶表示を行う各種
の制御情報をインストラクションレジスタ５にセットす
ると、装置２は設定された制御情報に従った表示制御を
行なう。表示データＲＡＭ７へのデータの書き込みは、
マイクロプロセッサ３が表示文字列の先頭アドレスをア
ドレスカウンタ６に設定することで開始される。その後
アドレスカウンタ６が自動的にアドレスを更新し、マイ
クロプロセッサ３から入力される文字コードが次々と表
示データＲＡＭ７に書き込まれる。In the liquid crystal display control device 2 of this embodiment, the microprocessor 3 writes the code of the character to be displayed to the display data RAM 7 via the system interface 4 in the display data RAM 7 in correspondence with the display position. Any stored character can be displayed. When the microprocessor 3 sets various control information for performing liquid crystal display via the system interface 4 in the instruction register 5, the device 2 performs display control according to the set control information. Writing data to the display data RAM 7
The process is started when the microprocessor 3 sets the head address of the display character string in the address counter 6. Thereafter, the address counter 6 automatically updates the address, and the character codes input from the microprocessor 3 are sequentially written into the display data RAM 7.
【００２４】表示データ（キャラクタコード）は、タイ
ミング発生回路１０により生成された表示アドレス信号
が表示データＲＡＭ７へ送られることで順次読み出さ
れ、このキャラクタコードをアドレスとしてキャラクタ
ジェネレータメモリ８に格納されたキャラクタパタ−ン
が読み出される。さらにこのキャラクタパターンは、並
直変換回路９でシリアルデータに変換され、セグメント
駆動回路（１２，１３，１４）内のセグメントシフトレ
ジスタ１２に順次送られる。１ライン分のデータがセグ
メントシフトレジスタ１２に蓄積されたところで同時に
ラッチ回路１３にラッチされ、セグメントドライバ１４
はこのラッチされたデータから点灯／非点灯電圧を選択
して液晶表示パネル１へ出力する。この点灯／非点灯駆
動の電圧レベルは液晶駆動電圧選択回路１９で発生され
る。The display data (character code) is sequentially read out by the display address signal generated by the timing generation circuit 10 being sent to the display data RAM 7, and stored in the character generator memory 8 using the character code as an address. The character pattern is read. Further, the character pattern is converted into serial data by the parallel / parallel conversion circuit 9, and is sequentially sent to the segment shift register 12 in the segment drive circuits (12, 13, 14). When one line of data is accumulated in the segment shift register 12, it is simultaneously latched by the latch circuit 13,
Selects a lighting / non-lighting voltage from the latched data and outputs it to the liquid crystal display panel 1. The lighting / non-lighting drive voltage level is generated by the liquid crystal drive voltage selection circuit 19.
【００２５】例えば、５×８ドットで構成されるキャラ
クタフォントパタ−ンを垂直方向に４行表示する場合、
各表示行は８ラインになるので、コモンドライバ１６は
計３２個の出力回路を必要とする。図２に示すように、
このコモンドライバ１６は液晶表示パネル１のコモン駆
動信号（ＣＯＭ１〜ＣＯＭ３２）を、ＣＯＭ１からＣＯ
Ｍ３２まで時分割に順次選択電圧レベルにして出力す
る。この場合、ＣＯＭ１〜ＣＯＭ８が第１行目、ＣＯＭ
９〜ＣＯＭ１６が第２行目、ＣＯＭ１７〜ＣＯＭ２４が
第３行目、ＣＯＭ２５〜ＣＯＭ３２が第４行目となる。For example, when a character font pattern composed of 5 × 8 dots is displayed in four lines in the vertical direction,
Since each display row has eight lines, the common driver 16 requires a total of 32 output circuits. As shown in FIG.
The common driver 16 transmits common drive signals (COM1 to COM32) of the liquid crystal display panel 1 from COM1 to CO2.
Selective voltage levels are sequentially output in a time-sharing manner up to M32 and output. In this case, COM1 to COM8 are on the first line, COM
9 to COM16 are in the second row, COM17 to COM24 are in the third row, and COM25 to COM32 are in the fourth row.
【００２６】このような４行まで表示可能な液晶表示パ
ネル１において、システムの待機時など４行分を全て使
用する全面表示を必要としないことが多い。例えば待機
期間中は、２行あるいは１行を使用して、時刻や日時な
どの情報のみを表示させる場合などである。このような
場合、従来の液晶表示制御装置では、表示されない行に
対してもコモン駆動信号を出力してセグメント電極には
非点灯のレベルの電圧を印加していた。そのため、表示
行が少ないにもかかわらず消費電力は減らないという不
具合があった。本発明では、表示を行なわない行につい
てはコモン駆動信号も印加しないようにコモンシフトレ
ジスタ１５を動作させるようにしたものである。これに
よって、待機時の液晶表示制御装置１の消費電力を低減
することができる。In such a liquid crystal display panel 1 capable of displaying up to four lines, it is often not necessary to provide a full display that uses all four lines, such as when the system is on standby. For example, during the standby period, two lines or one line is used to display only information such as time and date and time. In such a case, in the conventional liquid crystal display control device, a common drive signal is output even to a row that is not displayed, and a non-lighting level voltage is applied to the segment electrode. Therefore, there is a problem that power consumption does not decrease even though the number of display rows is small. In the present invention, the common shift register 15 is operated so that the common drive signal is not applied to the row where the display is not performed. Thereby, the power consumption of the liquid crystal display control device 1 during standby can be reduced.
【００２７】ただし、この場合にもコモン駆動信号をＣ
ＯＭ１から順次選択レベルにして出力して２行表示や１
行表示を行なうようにした場合には、図３と図４にそれ
ぞれ示すように、それぞれＣＯＭ１〜ＣＯＭ１６（１／
１６デューティ駆動）及びＣＯＭ１〜ＣＯＭ８（１／８
デューティ駆動）の範囲で選択レベルが出力されること
となる。このような駆動を行なうと、図５（ｂ）及び図
５（ｃ）に示すように、４行表示の液晶表示パネル１の
画面上部の２行または１行に偏って表示され、見た目が
悪くなる。図５（ａ）は、１／３２デューティ駆動の場
合の４行表示例を示す。However, also in this case, the common drive signal is C
OM1 is sequentially set to the selection level and output to display two lines or 1
When the line display is performed, as shown in FIGS. 3 and 4, COM1 to COM16 (1 /
16 duty drive) and COM1 to COM8 (1/8
The selection level is output within the range of (duty drive). When such driving is performed, as shown in FIG. 5B and FIG. 5C, the display is biased to two rows or one row at the upper part of the screen of the liquid crystal display panel 1 of four rows, and the appearance is poor. Become. FIG. 5A shows a four-row display example in the case of 1/32 duty drive.
【００２８】そこで、この実施例では、２行表示や１行
表示を行なう場合には、図６と図７にそれぞれ示すよう
に、コモン駆動信号ＣＯＭ１〜ＣＯＭ８までの選択駆動
をスキップし、ＣＯＭ９からＣＯＭ２４（１／１６デュ
ーティ駆動）又はＣＯＭ９からＣＯＭ１６（１／８デュ
ーティ駆動）までの範囲で選択レベルを出力すること
で、図８（ｂ）及び図８（ｃ）に示すように液晶表示パ
ネル１の画面中央部に選択的に表示を行なうように、コ
モンシフトレジスタ１５を動作させている。しかもこの
場合、画面中央部の表示エリア以外の非表示行は常時非
選択レベルで交流駆動を行なうことで、液晶に直流バイ
アスが印加されて液晶が劣化し表示が黒ずんでしまうの
を回避することができるようにしている。尚、図８
（ａ）は１／３２デューティ駆動の場合の４行表示例を
示す。Therefore, in this embodiment, when performing two-line display or one-line display, as shown in FIGS. 6 and 7, the selection drive of the common drive signals COM1 to COM8 is skipped, and the common drive signals COM1 to COM8 are skipped. By outputting the selection level in the range from COM24 (1/16 duty drive) or COM9 to COM16 (1/8 duty drive), the liquid crystal display panel 1 is output as shown in FIGS. 8B and 8C. The common shift register 15 is operated so as to selectively display the image at the center of the screen. In addition, in this case, the non-display rows other than the display area at the center of the screen are always driven by the AC at the non-selection level, thereby avoiding the DC bias being applied to the liquid crystal and the liquid crystal being deteriorated and the display being darkened. I can do it. FIG.
(A) shows a 4-row display example in the case of 1/32 duty drive.
【００２９】図９は、低デューティ駆動時の画面中央部
に表示を行う為の詳細な実現方法を示す。図１のインス
トラクションレジスタ５は、駆動デューティ値が設定さ
れる駆動デューティ選択レジスタ（表示行制御レジス
タ）３４と、表示画面中央部に選択的に表示を行うこと
を指示するセンタリング指定レジスタ３１とを含む。FIG. 9 shows a detailed method for realizing display at the center of the screen during low duty driving. The instruction register 5 of FIG. 1 includes a drive duty selection register (display row control register) 34 in which a drive duty value is set, and a centering designation register 31 for instructing selective display at the center of the display screen. .
【００３０】駆動デューティ選択レジスタ３４は、例え
ば、２ビットの制御ビットＮＬ１−ＮＬ０を有し、ＮＬ
１−ＮＬ０の値が、“００”の場合４行表示（１／３２
デューティ駆動）を示し、“０１”の場合２行表示（１
／１６デューティ駆動）を示し、“１０”の場合１行表
示（１／８デューティ駆動）を示すようにされる。一
方、センタリング指定レジスタ３１は、１ビットの制御
ビットＣＥＮを有し、ＣＥＮの値が、“０”の場合中央
表示をしない事を示すようにされ、“１”の場合中央表
示する事を示すようにされる。The drive duty selection register 34 has, for example, two-bit control bits NL1 to NL0.
When the value of 1-NL0 is "00", four lines are displayed (1/32
Duty drive), and if "01", two lines are displayed (1
/ 16 duty drive), and "10" indicates one-line display (1/8 duty drive). On the other hand, the centering designation register 31 has a 1-bit control bit CEN. When the value of CEN is “0”, it indicates that the center display is not performed, and when the value of “1”, the center display is performed. To be.
【００３１】マイクロプロセッサ３は、上記駆動デュー
ティ選択レジスタ３４とセンタリング指定レジスタ３１
とに所定の値を設定する。液晶表示制御装置２は、駆動
デューティ選択レジスタ３４に設定された駆動デューテ
ィ値に基づいて、タイミング発生回路１０で形成される
コモンシフトレジスタ１５のシフトクロック信号ＳＣＬ
Ｋの周期を調整する。例えば、４行表示から２行表示に
駆動デューティが変更された場合、たとえば８０Ｈｚと
されるフレーム周期を一定に制御するため、上記シフト
クロックの周期は２倍とされる。さらに１行表示に駆動
デューティが変更された場合、上記シフトクロックの周
期は４倍とされる。すなわち、タイミング発生回路１０
は、分周比が可変にされるクロック分周回路を含む。こ
のクロック分周回路の分周比は、駆動デューティ選択レ
ジスタ３４に設定された駆動デューティ値に基づいて制
御される。The microprocessor 3 comprises a drive duty selection register 34 and a centering designation register 31.
And a predetermined value. The liquid crystal display control device 2 controls the shift clock signal SCL of the common shift register 15 formed by the timing generation circuit 10 based on the drive duty value set in the drive duty selection register 34.
Adjust the period of K. For example, when the drive duty is changed from four-row display to two-row display, the cycle of the shift clock is doubled in order to keep the frame cycle, for example, 80 Hz constant. Further, when the drive duty is changed to one-line display, the cycle of the shift clock is quadrupled. That is, the timing generation circuit 10
Includes a clock frequency dividing circuit whose frequency dividing ratio is variable. The frequency division ratio of this clock frequency dividing circuit is controlled based on the drive duty value set in the drive duty selection register 34.
【００３２】駆動デューティ選択レジスタ３４に設定さ
れた駆動デューティ値はシフト制御回路３５にも供給さ
れており、設定された駆動デューティ値に従って、フリ
ップフロップＦ／Ｆ１−Ｆ／Ｆ３２内の複数のフリップ
フロップを選択する。フリップフロップＦ／Ｆ１−Ｆ／
Ｆ８は液晶パネル１の１行目の表示に利用され、フリッ
プフロップＦ／Ｆ９−Ｆ／Ｆ１６は液晶パネル１の２行
目の表示に利用され、フリップフロップＦ／Ｆ１７−Ｆ
／Ｆ２４は液晶パネル１の３行目の表示に利用され、フ
リップフロップＦ／Ｆ２５−Ｆ／Ｆ３２は液晶パネル１
の４行目の表示に利用される。従って、センタリング指
定レジスタ３１の制御ビットＣＥＮの値が“０”の場
合、４行表示（１／３２デューティ駆動）においては、
フリップフロップＦ／Ｆ１−Ｆ／Ｆ３２がシフト制御回
路３５によって選択され、２行表示（１／１６デューテ
ィ駆動）においてはシフト制御回路３５によってフリッ
プフロップＦ／Ｆ１−Ｆ／Ｆ１６が選択され、１行表示
（１／８デューティ駆動）においてはフリップフロップ
Ｆ／Ｆ１−Ｆ／Ｆ９がシフト制御回路３５によって選択
されるようになっている。The drive duty value set in the drive duty selection register 34 is also supplied to the shift control circuit 35, and a plurality of flip-flops in the flip-flops F / F1-F / F32 are set according to the set drive duty value. Select Flip-flop F / F1-F /
F8 is used for displaying the first line of the liquid crystal panel 1, the flip-flops F / F9-F / F16 are used for displaying the second line of the liquid crystal panel 1, and the flip-flops F / F17-F are used.
/ F24 is used to display the third line of the liquid crystal panel 1, and the flip-flops F / F25-F / F32 are
Is used to display the fourth line. Therefore, when the value of the control bit CEN of the centering designation register 31 is “0”, in the four-line display (1/32 duty drive),
The flip-flops F / F1-F / F32 are selected by the shift control circuit 35, and the flip-flops F / F1-F / F16 are selected by the shift control circuit 35 in two-row display (1/16 duty drive), and one row is displayed. In the display (１ ／ duty driving), the flip-flops F / F1 to F / F9 are selected by the shift control circuit 35.
【００３３】センタリング指定レジスタ３１の設定値は
シフト制御回路３５に供給されており、シフト制御回路
３５は、通常の全面表示（４行表示）の際にはフリップ
フロップＦ／Ｆ１からＦ／Ｆ３２まで順番にシフトレジ
スタ選択情報とされる値「１」をシフトさせて行くこと
でコモンドライバ１６から時分割に選択レベルのコモン
信号を出力させる。フリップフロップＦ／Ｆ１−Ｆ／Ｆ
３２は、その内部にシフトレジスタ選択情報「１」が入
力されている期間、選択レベルの出力信号ＣＳＦ１乃至
ＣＳＦ３２をコモンドライバ１６へ選択的に出力する。
それによって、コモンドライバ１６は、選択レベルとさ
れるべきコモン信号線を判別し、対応するコモン信号Ｃ
ＯＭ１乃至ＣＯＭ３２を選択レベルとする。携帯電話機
などのシステムの待機時には、センタリング指定レジス
タ３１の設定値（ＣＥＮ＝“１”）及び駆動デューティ
選択レジスタ３４に設定された駆動デューティ値（ＮＬ
１−ＮＬ０＝“０１”：２行表示（１／１６デューティ
駆動））に基づいて、例えばフリップフロップＦ／Ｆ９
からＦ／Ｆ２４まで順番にシフトレジスタ選択情報
「１」をシフトさせて行くことでコモンドライバ１６か
ら中央の２行分のコモンラインへ選択レベルのコモン信
号を時分割的に出力させる。The set value of the centering designation register 31 is supplied to a shift control circuit 35. The shift control circuit 35 controls the flip-flops F / F1 to F / F32 during normal full-screen display (four rows). By shifting the value “1” as the shift register selection information in order, the common driver 16 outputs the common signal of the selected level in a time sharing manner. Flip-flop F / F1-F / F
Reference numeral 32 selectively outputs the output signals CSF1 to CSF32 of the selected level to the common driver 16 while the shift register selection information “1” is input therein.
Thereby, the common driver 16 determines the common signal line to be set to the selected level, and
OM1 to COM32 are selected levels. During standby of a system such as a mobile phone, the set value of the centering designation register 31 (CEN = "1") and the drive duty value (NL) set in the drive duty selection register 34
1-NL0 = "01": Based on two-line display (1/16 duty drive), for example, flip-flop F / F9
To the F / F 24 in order, the common driver 16 outputs the common signal of the selected level to the central two common lines in a time-division manner from the common driver 16.
【００３４】図１０には、設定された駆動デューティ値
に基づいてコモンシフトレジスタ１５のシフトクロック
信号の周期を、フレーム周期を一定にするように調整し
たときの詳細なタイミング図が示されている。この実施
例の液晶表示制御装置２においては、センタリング表示
指定レジスタ３１で指示された情報とタイミング発生回
路１０で生成されたシフトクロックを、コモンシフトレ
ジスタ１５内のシフト制御回路３５（図９）に入力し、
３２ヶのフリップフロップ（Ｆ／Ｆ１〜Ｆ／Ｆ３２）で
構成されるシフトレジスタを制御する。例えば４行表示
の場合には、Ｆ／Ｆ１からＦ／Ｆ３２まで選択情報を順
次シフトすることで、全面表示を行う。一方、画面中央
部の２行に表示を行う場合は、Ｆ／Ｆ９からシフトを開
始してＦ／Ｆ２４でシフトを終了する。この際、Ｆ／Ｆ
１〜Ｆ／Ｆ８及びＦ／Ｆ２５〜Ｆ／Ｆ３２のフリップフ
ロップは常時リセットされ、シフトは行わない。また画
面中央部の１行に表示を行う場合は、Ｆ／Ｆ９からシフ
トを開始してＦ／Ｆ１６でシフトを終了する。この際、
Ｆ／Ｆ１〜Ｆ／Ｆ８及びＦ／Ｆ１７〜Ｆ／Ｆ３２のフリ
ップフロップは常時リセットされ、シフトを行わない。
異なる駆動デューティにおいてもフレーム周期を一定に
することは、クロストークや表示のチラツキの防止の意
味を有する。FIG. 10 is a detailed timing chart when the cycle of the shift clock signal of the common shift register 15 is adjusted based on the set drive duty value so that the frame cycle is constant. . In the liquid crystal display control device 2 of this embodiment, the information designated by the centering display designation register 31 and the shift clock generated by the timing generation circuit 10 are transmitted to the shift control circuit 35 (FIG. 9) in the common shift register 15. Input,
It controls a shift register composed of 32 flip-flops (F / F1 to F / F32). For example, in the case of a four-line display, the whole information is displayed by sequentially shifting the selection information from F / F1 to F / F32. On the other hand, when display is to be performed on the two lines at the center of the screen, the shift is started from the F / F 9 and is ended by the F / F 24. At this time, F / F
The flip-flops 1 to F / F8 and F / F25 to F / F32 are always reset and do not shift. When the display is to be performed on one line at the center of the screen, the shift is started from the F / F 9 and the shift is ended at the F / F 16. On this occasion,
The flip-flops F / F1 to F / F8 and F / F17 to F / F32 are always reset and do not shift.
Making the frame period constant even at different drive duties has the meaning of preventing crosstalk and display flicker.
【００３５】一般的に駆動デューティを低くすると、各
ラインの選択時間が長くなり、パネル全体の表示が点灯
しやすくなる。従って、低デューティ駆動に変更した後
も、変更前と同じ見た目（コントラスト）を維持するた
めには、液晶駆動電圧と駆動バイアスを下げる必要があ
る。また、この低デューティ駆動化により、液晶駆動電
圧を下げることができると、消費電力を低減できるメリ
ットも生じる。特に、システム電源４０の電源電圧より
高い液晶駆動電圧を必要とする液晶表示制御装置では、
システム電源電圧を昇圧して液晶駆動電圧を発生させる
必要がある。この場合、液晶駆動系の回路（１１〜１
８）に流れる電流が、昇圧回路１１を介して供給される
場合、システム電源側から見た消費電流は、昇圧倍率に
応じて、例えば、２倍、３倍となる。しかも、昇圧回路
１１での昇圧効率は、高倍率になるほど悪くなる。従っ
て、昇圧回路１１を介して液晶駆動系の回路（１１〜１
８）に電流を供給する場合、必要最小限度に昇圧倍率を
下げた方が消費電流を抑えることができ有利である。In general, when the drive duty is reduced, the selection time of each line is lengthened, and the display on the entire panel is easily lit. Therefore, in order to maintain the same appearance (contrast) as before the change even after the change to the low duty drive, it is necessary to lower the liquid crystal drive voltage and the drive bias. In addition, if the liquid crystal driving voltage can be reduced by this low duty driving, there is an advantage that power consumption can be reduced. In particular, in a liquid crystal display control device requiring a liquid crystal drive voltage higher than the power supply voltage of the system power supply 40,
It is necessary to raise the system power supply voltage to generate a liquid crystal drive voltage. In this case, the liquid crystal drive system circuits (11 to 1)
When the current flowing through 8) is supplied via the booster circuit 11, the current consumption viewed from the system power supply side becomes, for example, two or three times in accordance with the boost factor. In addition, the boosting efficiency of the boosting circuit 11 decreases as the magnification increases. Therefore, the circuits (11 to 1) of the liquid crystal driving system via the booster circuit 11
In the case of supplying the current in 8), it is advantageous to reduce the boosting magnification to the minimum necessary because the current consumption can be suppressed.
【００３６】さらに、この実施例においては、２行表示
あるいは１行表示のため駆動デューティを１／２，１／
４に下げたときに、各コモン信号の選択レベルの期間を
それぞれ２倍，４倍となるようにしている。これによっ
て、１フレームの周波数を変えることなく駆動デューテ
ィを下げることができる。つまり単に駆動デューティの
みを下げるとフレーム周波数が増大して画質の低下を招
くおそれがあるが、この実施例においては、フレーム周
波数を変えることなく駆動デューティを下げているの
で、画質の低下を回避できる。Further, in this embodiment, the driving duty is set to 1/2, 1 /
When it is lowered to 4, the period of the selection level of each common signal is doubled and quadrupled, respectively. As a result, the drive duty can be reduced without changing the frequency of one frame. In other words, simply lowering the drive duty alone may increase the frame frequency and cause a decrease in image quality. However, in this embodiment, since the drive duty is reduced without changing the frame frequency, a decrease in image quality can be avoided. .
【００３７】なお、駆動デューティを１／２，１／４に
下げたときに各コモン信号の選択レベルの期間をそれぞ
れ２倍，４倍にする制御は、タイミング発生回路１０か
らコモンシフトレジスタ１５に供給されるクロックの周
波数をそれぞれ１／２，１／４に下げることで簡単に実
現することができる。このように、駆動デューティを１
／２，１／４に下げたときに、クロックの周波数を下げ
るようにしているため、ＣＭＯＳ回路で構成されている
内部回路の動作周波数が下がり、消費電力も下がるとい
う利点もある。When the drive duty is reduced to ２ ，, １ ／, the selection level period of each common signal is controlled to double and quadruple, respectively. This can be easily realized by reducing the frequency of the supplied clock to 1/2 and 1/4, respectively. Thus, when the drive duty is 1
Since the clock frequency is reduced when the frequency is reduced to / 2, 1/4, there is an advantage that the operating frequency of the internal circuit composed of the CMOS circuit is reduced, and the power consumption is also reduced.
【００３８】図１１は、液晶駆動系の回路（１１〜１
８）を示している。昇圧回路１１は、入力電圧端子Ｖｃ
ｉから供給された基本電圧を最大３倍まで昇圧して１つ
のＶＬＯＵＴ端子に出力する。Ｃ１、Ｃ２はチャージポ
ンプ方式で昇圧を行うためのコンデンサ、Ｃ３は電源安
定化用のコンデンサである。昇圧電圧を１つの端子（Ｖ
ＬＯＵＴ）から出力することによって、液晶駆動制御装
置２の外部端子数を少なくできるので、液晶駆動制御装
置２のコスト及び液晶駆動制御装置２の実装面積を低減
できる。携帯電話機などの場合、本発明の液晶駆動制御
装置２を用いれば、軽量かつ小型の外形とすることが出
来る。しかも、出力倍率を変化させた昇圧電圧を１本の
出力ピンに出力して、この出力電圧をさらにＬＳＩの電
源入力端子に供給することで、液晶駆動電圧の変更が容
易になる。FIG. 11 is a circuit diagram of the liquid crystal driving system (11 to 1).
8). The booster circuit 11 has an input voltage terminal Vc
It boosts the basic voltage supplied from i to a maximum of three times and outputs it to one VLOUT terminal. C1 and C2 are capacitors for boosting voltage by the charge pump method, and C3 is a capacitor for stabilizing the power supply. The boosted voltage is applied to one terminal (V
LOUT), the number of external terminals of the liquid crystal drive control device 2 can be reduced, so that the cost of the liquid crystal drive control device 2 and the mounting area of the liquid crystal drive control device 2 can be reduced. In the case of a mobile phone or the like, if the liquid crystal drive control device 2 of the present invention is used, a lightweight and small external shape can be achieved. Moreover, the boosted voltage with the output magnification changed is output to one output pin, and this output voltage is further supplied to the power supply input terminal of the LSI, so that the liquid crystal driving voltage can be easily changed.
【００３９】この実施例では、図示されるように、昇圧
回路１１に対応して昇圧倍率選択レジスタ３３が設けら
れており、マイクロプロセッサ３がインストラクション
レジスタ５内の昇圧倍率選択レジスタ３３に所望の昇圧
倍率を設定することで、昇圧回路１１のＶＬＯＵＴ出力
の昇圧倍率を１倍から３倍まで任意に変更することがで
きるように構成されている。In this embodiment, as shown, a boost ratio selection register 33 is provided corresponding to the boost circuit 11, and the microprocessor 3 stores the desired boost ratio in the boost ratio selection register 33 in the instruction register 5. By setting the scaling factor, the boosting factor of the VLOUT output of the booster circuit 11 can be arbitrarily changed from 1 to 3 times.
【００４０】特に、制限されないが、上記昇圧倍率選択
レジスタ３３は、インストラクションレジスタ５内に設
けられている。基本電圧Ｖｃｉは電源電圧Ｖｃｃ（例え
ば３Ｖ）を抵抗分割して得られるＶｃｃよりも低い電圧
（例えば２．８Ｖ）でも良い。電源電圧Ｖｃｃよりも低
い電圧を昇圧回路１１の基本電圧Ｖｃｉとしているの
は、この実施例の液晶表示パネル１を駆動する場合、液
晶駆動電圧は最も高いデューティで駆動する場合にも８
Ｖ程度で良いからである。また、前述したように、昇圧
電圧が高いほど消費電力が多くなるので、昇圧倍率を最
大の３倍したときに得られる電圧が高くなりすぎないよ
うにするためである。Although not particularly limited, the boost ratio selection register 33 is provided in the instruction register 5. The basic voltage Vci may be a voltage (for example, 2.8 V) lower than Vcc obtained by dividing the power supply voltage Vcc (for example, 3 V) by resistance. The voltage lower than the power supply voltage Vcc is set as the basic voltage Vci of the booster circuit 11. The reason why the liquid crystal display panel 1 of this embodiment is driven is that the liquid crystal drive voltage is 8 even when driven at the highest duty.
This is because V may be sufficient. In addition, as described above, the higher the boosted voltage, the higher the power consumption, so that the voltage obtained when the boosting factor is three times the maximum is not to be too high.
【００４１】図１２は昇圧回路１１の具体的な回路構成
例を示し、表１は昇圧倍率選択レジスタ３３の設定値と
昇圧回路１１のＶＬＯＵＴ出力状態との関係を示す。ま
た、図１３に各昇圧電圧発生の動作原理を示す。FIG. 12 shows a specific example of the circuit configuration of the booster circuit 11, and Table 1 shows the relationship between the set value of the boost ratio selection register 33 and the VLOUT output state of the booster circuit 11. FIG. 13 shows the operation principle of generating each boosted voltage.
【００４２】[0042]
【表１】 表１に示されるように、昇圧倍率選択レジスタ３３は、
制御ビットＢＴ１，ＢＴ０を有する。[Table 1] As shown in Table 1, the boost ratio selection register 33
It has control bits BT1 and BT0.
【００４３】上記制御ビットＢＴ１，ＢＴ０が“００”
とされると、昇圧回路１１の動作が停止され，ＶＬＯＵ
Ｔ端子は接地電位ＧＮＤを出力する。制御ビットＢＴ
１，ＢＴ０が“０１”とされると、昇圧回路１１の昇圧
倍率が１倍にされ，ＶＬＯＵＴ端子は基本電圧Ｖｃｉを
出力する。制御ビットＢＴ１，ＢＴ０が“１０”とされ
ると、昇圧回路１１の昇圧倍率が２倍にされ，ＶＬＯＵ
Ｔ端子は基本電圧Ｖｃｉの２倍の電圧を出力する。制御
ビットＢＴ１，ＢＴ０が“１１”とされると、昇圧回路
１１の昇圧倍率が３倍にされ，ＶＬＯＵＴ端子は基本電
圧Ｖｃｉの３倍の電圧を出力する。When the control bits BT1 and BT0 are "00"
, The operation of the booster circuit 11 is stopped and the VLOU
The T terminal outputs the ground potential GND. Control bit BT
When BT0 and BT0 are set to "01", the boosting factor of the boosting circuit 11 is increased by one, and the VLOUT terminal outputs the basic voltage Vci. When the control bits BT1 and BT0 are set to "10", the boosting factor of the boosting circuit 11 is doubled, and the VLOU
The T terminal outputs a voltage twice the basic voltage Vci. When the control bits BT1 and BT0 are set to "11", the boosting factor of the boosting circuit 11 is tripled, and the VLOUT terminal outputs a voltage three times the basic voltage Vci.
【００４４】図１２（Ａ）〜（Ｄ）に示すように、昇圧
回路１１は、外部端子Ｔ１，Ｔ２間に接続されたコンデ
ンサＣ１と、外部端子Ｔ３，Ｔ４間に接続されたコンデ
ンサＣ２と、電圧入力端子Ｔｖｃｉと昇圧電圧出力端子
Ｔｏｕｔと上記外部端子Ｔ１〜Ｔ４との間に接続された
スイッチＳ０〜Ｓ９とにより構成されている。この昇圧
回路１１は、１倍昇圧出力時には図１２（Ｂ）のよう
に、スイッチＳ０のみがオンされて入力電圧Ｖｃｉがそ
のまま出力電圧ＶＬＯＵＴとして端子Ｔｏｕｔより出力
される。As shown in FIGS. 12A to 12D, the booster circuit 11 includes a capacitor C1 connected between the external terminals T1 and T2, a capacitor C2 connected between the external terminals T3 and T4, It comprises a voltage input terminal Tvci, a boosted voltage output terminal Tout, and switches S0 to S9 connected between the external terminals T1 to T4. In the booster circuit 11, only the switch S0 is turned on and the input voltage Vci is directly output from the terminal Tout as the output voltage VLOUT as shown in FIG.
【００４５】一方、２倍昇圧や３倍昇圧出力時には、先
ず図１２（Ａ）のようにスイッチＳ２，Ｓ４，Ｓ７，Ｓ
９がオンされてコンデンサＣ１，Ｃ２がそれぞれＶｃｉ
に充電される。次に、２倍昇圧のときは図１２（Ｃ）の
ように、スイッチＳ１，Ｓ３，Ｓ６，Ｓ８がオンされる
ことによって、図１３（Ａ）のように２つのコンデンサ
Ｃ１，Ｃ２が並列形態に接続されるとともに、充電時に
接地電位が印加されていた端子が電圧入力端子に接続さ
れてＶｃｉが印加されることで２×Ｖｃｉの電圧を出力
する。また、３倍昇圧のときは図１２（Ｄ）のように、
スイッチＳ１，Ｓ５，Ｓ８がオンされることによって、
図１３（Ｂ）のように２つのコンデンサＣ１，Ｃ２が直
列形態に接続されるとともに、充電時に接地電位が印加
されていた端子が電圧入力端子に接続されてＶｃｉが印
加されることで３×Ｖｃｉの電圧を出力する。On the other hand, at the time of double boosting or triple boosting output, first, the switches S2, S4, S7, S7 as shown in FIG.
9 is turned on and the capacitors C1 and C2
Is charged. Next, at the time of double boosting, the switches S1, S3, S6, and S8 are turned on as shown in FIG. 12C, so that the two capacitors C1 and C2 are connected in parallel as shown in FIG. And the terminal to which the ground potential has been applied at the time of charging is connected to the voltage input terminal and Vci is applied to output a voltage of 2 × Vci. Also, at the time of triple boosting, as shown in FIG.
When the switches S1, S5 and S8 are turned on,
As shown in FIG. 13B, the two capacitors C1 and C2 are connected in series, and the terminal to which the ground potential is applied at the time of charging is connected to the voltage input terminal and Vci is applied, so that 3 × The voltage of Vci is output.
【００４６】上記のように、昇圧回路１１の昇圧出力倍
率を任意に設定できるようにすることで、液晶を駆動す
るのに低い電圧で良い場合には昇圧出力を必要最小限度
に下げることにより、液晶駆動電源回路としての駆動バ
イアス回路１８や電源回路１７の動作電圧を下げること
ができるとともに、昇圧回路１１の効率を向上させるこ
とができる。その結果、装置２の消費電流を大幅に抑え
ることができる。As described above, the boosting output magnification of the boosting circuit 11 can be arbitrarily set, so that if a low voltage is sufficient for driving the liquid crystal, the boosting output is reduced to the minimum necessary. The operating voltage of the drive bias circuit 18 and the power supply circuit 17 as the liquid crystal drive power supply circuit can be reduced, and the efficiency of the booster circuit 11 can be improved. As a result, the current consumption of the device 2 can be significantly reduced.
【００４７】次に、上記昇圧回路１１の昇圧倍率の具体
的な設定方法を説明する。例えば、１／３２デューティ
駆動で４行表示を行う場合の液晶駆動電圧を８Ｖとする
と、システム電源電圧が３Ｖの場合には昇圧回路１１は
３倍の昇圧を行う必要がある。そのため、３倍の昇圧倍
率を指示するためのデータがマイクロプロセッサ３から
昇圧倍率選択レジスタ３３に設定される。一方、システ
ムの待機時、例えば、１行のみを表示すれば十分である
場合にも、１／３２デューティ駆動のままでは、液晶駆
動電圧も３倍昇圧で８Ｖのままであり、装置２の消費電
流は低減できない。そこで、１／８デューティ駆動を指
示するデータがマイクロプロセッサ３によって駆動デュ
ーティ選択レジスタ３４に設定されてデューティ比が変
更される。さらに、レジスタ３３には、例えば、２倍の
昇圧倍率を指示するデータがマイクロプロセッサ３によ
って設定され、液晶駆動電圧が５Ｖ程度に設定される。
これにより、昇圧倍率選択レジスタ３３で昇圧回路１１
を２倍昇圧に変更させても十分な液晶駆動電圧が得られ
ることになり、３Ｖのシステム電源４０から見た消費電
流を約２／３に低減することが可能となる。Next, a specific setting method of the boosting factor of the boosting circuit 11 will be described. For example, assuming that the liquid crystal drive voltage for performing 4-row display with 1/32 duty drive is 8 V, when the system power supply voltage is 3 V, the booster circuit 11 needs to boost three times. Therefore, data for designating a triple boosting factor is set in the boosting factor selection register 33 from the microprocessor 3. On the other hand, when the system is on standby, for example, when it is sufficient to display only one row, if the 1/32 duty driving is maintained, the liquid crystal driving voltage is also increased by 3 times to 8 V, and the consumption of the device 2 is reduced. The current cannot be reduced. Therefore, data instructing 1/8 duty driving is set in the driving duty selection register 34 by the microprocessor 3 and the duty ratio is changed. Further, in the register 33, for example, data designating a double boosting factor is set by the microprocessor 3, and the liquid crystal driving voltage is set to about 5V.
Thereby, the booster circuit 11 is stored in the booster ratio selection register 33.
Is changed to double boosting, a sufficient liquid crystal driving voltage can be obtained, and the current consumption viewed from the 3 V system power supply 40 can be reduced to about 2/3.
【００４８】また、液晶駆動デューティを変更した場合
に良好なコントラストを得るためには、駆動バイアス比
を最適化するのが望ましい。一般的に、駆動デューティ
を１／Ｎとすると、最良のコントラストを得るための最
適駆動バイアス比Ｂは、 Ｂ＝１／（√Ｎ＋１） となる。例えば、１／８デューティと、１／１６デュー
ティと、１／３２デューティでの最適駆動バイアスは、
それぞれ１／４バイアス、１／５バイアス、１／６．７
バイアスとなる。In order to obtain good contrast when the liquid crystal driving duty is changed, it is desirable to optimize the driving bias ratio. Generally, when the drive duty is 1 / N, the optimum drive bias ratio B for obtaining the best contrast is B = 1 / (√N + 1). For example, the optimal driving bias at 1/8 duty, 1/16 duty, and 1/32 duty is
1/4 bias, 1/5 bias, 1 / 6.7 respectively
It becomes a bias.
【００４９】図１４（Ａ）に液晶駆動バイアス回路１８
の実施例を示し、表２は各バイアスモードにおける液晶
バイアス選択レジスタ３２の設定状態と、液晶駆動バイ
アス回路１８内のスイッチＳＷ１〜ＳＷ９、Ｓ１〜Ｓ３
のオン／オフ状態との関係を示す。特に制限されない
が、液晶バイアス選択レジスタ３２はインストラクショ
ンレジスタ５内に設けられている。なお、表２において
「−」はオフ状態を表している。この実施例の液晶表示
制御装置２は、マイクロプロセッサ３がインストラクシ
ョンレジスタ５内の液晶バイアス選択レジスタ３２に駆
動バイアスを設定することで、液晶駆動バイアス回路１
８内の駆動バイアス比を任意に変更することができる。FIG. 14A shows a liquid crystal driving bias circuit 18.
Table 2 shows the setting state of the liquid crystal bias selection register 32 in each bias mode and the switches SW1 to SW9 and S1 to S3 in the liquid crystal driving bias circuit 18.
And the on / off state of the device. Although not particularly limited, the liquid crystal bias selection register 32 is provided in the instruction register 5. In Table 2, "-" indicates an off state. In the liquid crystal display control device 2 of this embodiment, the microprocessor 3 sets the driving bias in the liquid crystal bias selection register 32 in the instruction register 5 so that the liquid crystal driving bias circuit 1
8 can be arbitrarily changed.
【００５０】[0050]
【表２】 表２に示されるように、駆動バイアス選択レジスタ３２
は、制御ビットＢＳ２，ＢＳ１及びＢＳ０を含む。[Table 2] As shown in Table 2, the driving bias selection register 32
Include control bits BS2, BS1 and BS0.
【００５１】制御ビットＢＳ２，ＢＳ１及びＢＳ０が
“０００”に設定されると、液晶駆動バイアスは１／
６．５バイアスとされ、スイッチＳＷ１，ＳＷ４，Ｓ１
がオン状態にされ、図１５（Ｂ）に示される等価回路と
される。制御ビットＢＳ２，ＢＳ１及びＢＳ０が“００
１”に設定されると、液晶駆動バイアスは１／６バイア
スとされ、スイッチＳＷ１，ＳＷ４，Ｓ２がオン状態に
され、図１５（Ｃ）に示される等価回路とされる。制御
ビットＢＳ２，ＢＳ１及びＢＳ０が“０１０”に設定さ
れると、液晶駆動バイアスは１／５．５バイアスとさ
れ、スイッチＳＷ１，ＳＷ２，ＳＷ４、Ｓ１がオン状態
にされ、図１５（Ｄ）に示される等価回路とされる。When the control bits BS2, BS1 and BS0 are set to "000", the liquid crystal driving bias becomes 1 /
6.5 bias, switches SW1, SW4, S1
Are turned on, and the equivalent circuit shown in FIG. 15B is obtained. When the control bits BS2, BS1 and BS0 are "00"
When "1" is set, the liquid crystal drive bias is set to 1/6 bias, the switches SW1, SW4, and S2 are turned on, and the equivalent circuit shown in FIG. And BS0 are set to "010", the liquid crystal drive bias is set to 1 / 5.5 bias, and the switches SW1, SW2, SW4, and S1 are turned on, and the equivalent circuit shown in FIG. Is done.
【００５２】また、制御ビットＢＳ２，ＢＳ１及びＢＳ
０が“０１１”に設定されると、液晶駆動バイアスは１
／５バイアスとされ、スイッチＳＷ１，ＳＷ２，ＳＷ
４、Ｓ２がオン状態にされ、図１５（Ｅ）に示される等
価回路とされる。制御ビットＢＳ２，ＢＳ１及びＢＳ０
が“１００”に設定されると、液晶駆動バイアスは１／
４．５バイアスとされ、スイッチＳＷ４、Ｓ１、Ｓ３が
オン状態にされ、図１５（Ｆ）に示される等価回路とさ
れる。制御ビットＢＳ２，ＢＳ１及びＢＳ０が“１０
１”に設定されると、液晶駆動バイアスは１／４バイア
スとされ、スイッチＳＷ３，ＳＷ４がオン状態にされ、
図１５（Ｇ）に示される等価回路とされる。制御ビット
ＢＳ２，ＢＳ１及びＢＳ０が“１１０”に設定される
と、液晶駆動バイアスは１／３バイアスとされ、スイッ
チＳＷ４、ＳＷ５，ＳＷ６がオン状態にされ、図１５
（Ｈ）に示される等価回路とされる。制御ビットＢＳ
２，ＢＳ１及びＢＳ０が“１１１”に設定されると、液
晶駆動バイアスは１／２バイアスとされ、スイッチＳＷ
７、ＳＷ８，ＳＷ９がオン状態にされ、図１５（Ｈ）に
示される等価回路とされる。なお、Ｒは、基準抵抗を示
す。The control bits BS2, BS1 and BS
When 0 is set to “011”, the liquid crystal drive bias becomes 1
/ 5 bias and switches SW1, SW2, SW
4. S2 is turned on, and the equivalent circuit shown in FIG. Control bits BS2, BS1 and BS0
Is set to “100”, the liquid crystal driving bias becomes 1 /
The bias is set to 4.5, and the switches SW4, S1, and S3 are turned on, and the equivalent circuit shown in FIG. When the control bits BS2, BS1 and BS0 are "10
When set to 1 ", the liquid crystal drive bias is set to 1/4 bias, switches SW3 and SW4 are turned on,
The equivalent circuit shown in FIG. When the control bits BS2, BS1, and BS0 are set to "110", the liquid crystal driving bias is set to 1/3 bias, and the switches SW4, SW5, and SW6 are turned on, and FIG.
The equivalent circuit shown in FIG. Control bit BS
2, BS1 and BS0 are set to "111", the liquid crystal drive bias is set to 1/2 bias, and the switch SW
7, SW8 and SW9 are turned on, and the equivalent circuit shown in FIG. Note that R indicates a reference resistance.
【００５３】図１４（Ａ）において、第１電圧Ｖ１と接
地電位ＧＮＤがセグメント電極（ＳＥＧ１−８０）およ
びコモン電極（ＣＯＭ１−３２）の選択レベル、第２電
圧Ｖ２と第５電圧Ｖ５がコモン電極（ＣＯＭ１−３２）
の非選択レベル、第３電圧Ｖ３と第４電圧Ｖ４がセグメ
ント電極（ＳＥＧ１−８０）の非選択レベルである。上
記のように、非選択レベルが２組あるのは非点灯（白）
のドットに対応したコモン電極（ＣＯＭ１−３２）とセ
グメント電極（ＳＥＧ１−８０）にＶ２とＶ３またはＶ
５とＶ４をフレーム毎に交互に印加して交流駆動（交流
バイアス）することで液晶の劣化を防止するためであ
る。交流駆動については、後に図１６（Ａ）及び（Ｂ）
を用いて説明される。In FIG. 14A, the first voltage V1 and the ground potential GND are at the selection level of the segment electrode (SEG1-80) and the common electrode (COM1-32), and the second voltage V2 and the fifth voltage V5 are the common electrode. (COM1-32)
, The third voltage V3 and the fourth voltage V4 are the non-selection levels of the segment electrodes (SEG1-80). As described above, two sets of non-selection levels are not lit (white)
V2 and V3 or V3 are applied to the common electrode (COM1-32) and the segment electrode (SEG1-80) corresponding to
This is for preventing the deterioration of the liquid crystal by alternately applying 5 and V4 for each frame and performing AC driving (AC bias). The AC drive will be described later with reference to FIGS.
This will be described with reference to FIG.
【００５４】なお、図１４（Ａ）において、ＶＲはコン
トラスト調整用の可変抵抗である。図示されるように、
この可変抵抗ＶＲの抵抗調整量を設定するコントラスト
調整レジスタ３９がインストラクションレジスタ５内に
設けられている。そのレジスタ値によって可変抵抗ＶＲ
の抵抗値を変化させて液晶表示パネルのコントラストを
調整する。In FIG. 14A, VR is a variable resistor for adjusting contrast. As shown,
A contrast adjustment register 39 for setting the resistance adjustment amount of the variable resistor VR is provided in the instruction register 5. The variable resistor VR depends on the register value.
To adjust the contrast of the liquid crystal display panel.
【００５５】表３は、コントラスト調整レジスタ３９の
５ビットで構成された制御ビットＣＴ４−ＣＴ０の設定
値と可変抵抗ＶＲの値とを示している。なお、Ｒは基準
抵抗を示す。図から分かるように、制御ビットＣＴ４−
ＣＴ０が“０００００”から順に“１１１１１”まで変
わると、可変抵抗ＶＲの値は３．２ ｘＲから０．１ｘ
Ｒまで０．１単位で定数が下がっていくようになってい
る。このようにして、きめ細かにＶ１−ＧＮＤ間の電位
差すなわち液晶駆動電圧を調整し、コントラストが調整
される。Table 3 shows the set values of the control bits CT4 to CT0 composed of 5 bits of the contrast adjustment register 39 and the value of the variable resistor VR. Note that R indicates a reference resistance. As can be seen, the control bit CT4-
When CT0 changes sequentially from “00000” to “11111”, the value of the variable resistor VR changes from 3.2 × R to 0.1 × R.
The constant is reduced in 0.1 units to R. In this way, the contrast is adjusted by finely adjusting the potential difference between V1 and GND, that is, the liquid crystal drive voltage.
【００５６】[0056]
【表３】 次に、交流駆動について、図１６（Ａ）及び（Ｂ）を用
いて説明される。まずはじめに、図１６（Ｂ）について
説明する。図１６（Ｂ）は、ドットマトリックス型液晶
パネル１の一部分を模式的に示す拡大平面図である。同
図には、コモン信号ＣＯＭ１−ＣＯＭ３がそれぞれ印加
される行方向に配置されたコモン用透明電極ＥＣＯＭ１
−ＥＣＯＭ３と、上記透明電極ＥＣＯＭ１−ＥＣＯＭ３
に直交する方向（列方向）に配置されたセグメント用透
明電極ＥＳＥＧ１−ＥＳＥＧ３が描かれている。セグメ
ント用透明電極ＥＳＥＧ１−ＥＳＥＧ３には、セグメン
ト信号ＳＥＧ１−ＳＥＧ３が供給される。セグメント用
透明電極ＥＳＥＧ１−ＥＳＥＧ３とコモン用透明電極Ｅ
ＣＯＭ１−ＥＣＯＭ３との間には液晶層（後述される）
が設けられており、それらの交点部分がドットマトリッ
クスの１ドットに対応している。図５（ａ）−（ｃ）乃
至図８（ａ）−（ｃ）において、四角形の枠（非点灯）
及び黒の四角形（点灯）に１つ１つが１ドットとされ
る。図１６（Ｂ）においては、透明電極ＥＣＯＭ１と透
明電極ＥＳＥＧ１との交点のドット及び透明電極ＥＣＯ
Ｍ２と透明電極ＥＳＥＧ２との交点のドットが、点灯
（ＯＮ）とされ、その他は非点灯（ＯＦＦ）とされてい
る状態を示している。[Table 3] Next, AC driving will be described with reference to FIGS. First, FIG. 16B will be described. FIG. 16B is an enlarged plan view schematically showing a part of the dot matrix type liquid crystal panel 1. In the figure, the common transparent electrodes ECOM1 arranged in the row direction to which the common signals COM1 to COM3 are applied respectively.
-ECOM3 and the transparent electrodes ECOM1-ECOM3
The transparent electrodes ESEG1-ESEG3 for segments arranged in a direction (column direction) orthogonal to FIG. The segment signals SEG1-SEG3 are supplied to the segment transparent electrodes ESEG1-ESEG3. Transparent electrode for segment ESEG1-ESEG3 and transparent electrode E for common
A liquid crystal layer (to be described later) is provided between COM1 and ECOM3.
Are provided, and their intersection points correspond to one dot of the dot matrix. 5 (a)-(c) through 8 (a)-(c), a rectangular frame (not lit)
Each of the black squares (lighting) is one dot. In FIG. 16B, the dot at the intersection of the transparent electrode ECOM1 and the transparent electrode ESEG1 and the transparent electrode ECO1
The dot at the intersection of M2 and the transparent electrode ESEG2 is turned on (ON), and the other dots are turned off (OFF).
【００５７】図１６（Ａ）は、（Ｂ）の透明電極ＥＣＯ
Ｍ２と透明電極ＥＳＥＧ２との交点のドット、すなわ
ち、点灯（ＯＮ）しているドットのコモン信号ＣＯＭ
２、セグメント信号ＳＥＧ２及び画素信号Ｄを第１フレ
ーム（フレームＩ）と第２フレーム（フレームＩＩ）と
で示している。FIG. 16A shows the transparent electrode ECO of FIG.
The dot at the intersection of M2 and the transparent electrode ESEG2, that is, the common signal COM of the lit (ON) dot
2. The segment signal SEG2 and the pixel signal D are shown in a first frame (frame I) and a second frame (frame II).
【００５８】第１フレーム（フレームＩ）において、コ
モン信号ＣＯＭ２の選択レベルはＶ１とされ、非選択レ
ベルはＶ５とされる。一方、第１フレーム（フレーム
Ｉ）において、セグメント信号ＳＥＧ２の選択レベルは
ＧＮＤとされ、非選択レベルはＶ４とされる。ドットが
点灯するのは、コモン信号の電位からセグメント信号の
電位を引いた電圧が液晶のしきい値を越えている場合で
ある。その電位差が画素信号Ｄとされる。従って、透明
電極ＥＣＯＭ２と透明電極ＥＳＥＧ２との交点のドット
が、点灯することになる。In the first frame (frame I), the selection level of the common signal COM2 is set to V1, and the non-selection level is set to V5. On the other hand, in the first frame (frame I), the selection level of the segment signal SEG2 is set to GND, and the non-selection level is set to V4. The dots light up when the voltage obtained by subtracting the potential of the segment signal from the potential of the common signal exceeds the threshold value of the liquid crystal. The potential difference is used as a pixel signal D. Therefore, the dot at the intersection of the transparent electrode ECOM2 and the transparent electrode ESEG2 is turned on.
【００５９】第２フレーム（フレームＩＩ）において、
コモン信号ＣＯＭ２の選択レベルはＧＮＤとされ、非選
択レベルはＶ２とされる。一方、第１フレーム（フレー
ムＩ）において、セグメント信号ＳＥＧ２の選択レベル
はＶ１とされ、非選択レベルはＶ３とされる。従って、
透明電極ＥＣＯＭ２と透明電極ＥＳＥＧ２との交点のド
ットが、点灯することになる。このように、第１フレー
ム（フレームＩ）と第２フレーム（フレームＩＩ）とで
は、選択レベル・非選択レベルの極性が反転させられて
いる事になる。このような駆動方法が交流駆動（交流バ
イアス）と呼ばれ、液晶の劣化が効果的に防止される。In the second frame (frame II),
The selection level of the common signal COM2 is set to GND, and the non-selection level is set to V2. On the other hand, in the first frame (frame I), the selection level of the segment signal SEG2 is set to V1, and the non-selection level is set to V3. Therefore,
The dot at the intersection of the transparent electrode ECOM2 and the transparent electrode ESEG2 is lit. As described above, in the first frame (frame I) and the second frame (frame II), the polarities of the selection level and the non-selection level are reversed. Such a driving method is called AC driving (AC bias), and the deterioration of the liquid crystal is effectively prevented.
【００６０】図１７（Ａ）〜（Ｄ）は、上記実施例の液
晶表示制御装置２を液晶表示パネルと共に携帯電話機に
搭載する場合の実装例を示す。このうち図１７（Ａ）
は、液晶表示パネル１を構成するガラス基板の裏面に半
導体集積回路として構成された上記実施例の液晶表示制
御装置チップ２および外付けのコンデンサＣや抵抗Ｒを
搭載したボード５０を接合し、このボード５０にヒート
シールと呼ばれる配線５１を介して操作パネルを構成す
るキーマトリックス基板５２を接続するようにしたもの
である。なお、５３はマイクロプロセッサチップ３を搭
載したＭＰＵボードで、ＭＰＵボード５３とキーマトリ
ックス基板５２とは特に制限されないがシリアル通信線
５４で接続されている。FIGS. 17A to 17D show mounting examples in which the liquid crystal display control device 2 of the above embodiment is mounted on a portable telephone together with a liquid crystal display panel. FIG. 17 (A)
Is bonded to the back surface of a glass substrate constituting the liquid crystal display panel 1 by bonding the liquid crystal display control device chip 2 of the above embodiment configured as a semiconductor integrated circuit and a board 50 on which an external capacitor C and a resistor R are mounted. A key matrix substrate 52 constituting an operation panel is connected to a board 50 via a wiring 51 called a heat seal. Reference numeral 53 denotes an MPU board on which the microprocessor chip 3 is mounted. The MPU board 53 and the key matrix substrate 52 are connected by a serial communication line 54, although not particularly limited.
【００６１】また、図１７（Ｂ）は、携帯電話機の操作
パネルを構成するキーマトリックス基板５２上に液晶表
示制御装置チップ２および外付けのコンデンサＣや抵抗
Ｒを搭載し、ヒートシール５１を介して液晶表示パネル
１をキーマトリックス基板５２に接続するようにしたも
のである。FIG. 17B shows a liquid crystal display control device chip 2 and an external capacitor C and a resistor R mounted on a key matrix substrate 52 constituting an operation panel of a portable telephone. Thus, the liquid crystal display panel 1 is connected to the key matrix substrate 52.
【００６２】図１７（Ｃ）は、操作パネルを構成するキ
ーマトリックス基板５２上に外付けのコンデンサＣや抵
抗Ｒを搭載し、キーマトリックス基板５２と液晶表示パ
ネル１との間を液晶表示制御装置チップ２を搭載したＴ
ＣＰ（Tape Carrier Package）５１’によって接続する
ようにしたものである。FIG. 17C shows a liquid crystal display control device in which an external capacitor C and a resistor R are mounted on a key matrix substrate 52 constituting an operation panel, and the space between the key matrix substrate 52 and the liquid crystal display panel 1 is provided. T with chip 2
The connection is made by a CP (Tape Carrier Package) 51 '.
【００６３】図１７（Ｄ）は、操作パネルを構成するキ
ーマトリックス基板５２上に外付けのコンデンサＣや抵
抗Ｒを搭載し、液晶表示制御装置チップ２は液晶表示パ
ネル１を構成するガラス基板上に実装して液晶表示パネ
ル１とキーマトリックス基板５２とをヒートシール５１
で接続するようにしたものである。FIG. 17D shows a state in which an external capacitor C and a resistor R are mounted on a key matrix substrate 52 constituting an operation panel, and the liquid crystal display control device chip 2 is mounted on a glass substrate constituting the liquid crystal display panel 1. And the liquid crystal display panel 1 and the key matrix substrate 52 are heat-sealed 51
It is intended to be connected by.
【００６４】図１８には、液晶表示制御装置２の端子配
置例および液晶表示パネル１と液晶表示制御装置２との
接続例を示す。図１８に示すように、この実施例の液晶
表示制御装置２は、コモン信号ＣＯＭ１〜ＣＯＭ３２を
出力する端子がチップの左右（短い方の辺）に半分ずつ
分けて配置され、長い方の一辺にセグメント信号を出力
する端子が配置されている。また、長い方の辺の他方に
は、電源端子や外付け端子、マイクロプロセッサとの間
で信号のやりとりを行なう入出力端子が設けられてい
る。このような端子配列をとるとともに、前述したよう
に、セグメントシフトレジスタ１２およびコモンシフト
レジスタ１５が双方向シフトレジスタによって構成され
ていることにより、液晶表示制御装置チップ２を液晶表
示パネル１の上下のいずれの位置にも、さらにチップを
裏返した状態で配置しても、コモン信号線とセグメント
信号線を交差させることなく互いに接続することができ
る。FIG. 18 shows an example of terminal arrangement of the liquid crystal display control device 2 and an example of connection between the liquid crystal display panel 1 and the liquid crystal display control device 2. As shown in FIG. 18, in the liquid crystal display control device 2 of this embodiment, terminals for outputting the common signals COM1 to COM32 are arranged in half on the left and right sides (shorter side) of the chip. A terminal for outputting a segment signal is arranged. The other of the longer sides is provided with a power supply terminal, an external terminal, and an input / output terminal for exchanging signals with the microprocessor. With such a terminal arrangement, and as described above, the segment shift register 12 and the common shift register 15 are constituted by bidirectional shift registers, so that the liquid crystal display control device chip 2 can be positioned above and below the liquid crystal display panel 1. In any position, even if the chip is further turned upside down, the common signal line and the segment signal line can be connected to each other without intersecting.
【００６５】図１９は、本発明の液晶表示制御装置２が
利用される携帯型電話システムの概略構成のブロック図
を示す。FIG. 19 is a block diagram showing a schematic configuration of a portable telephone system using the liquid crystal display control device 2 of the present invention.
【００６６】同図に示すシステムは、携帯型電話システ
ムは、音声データの圧縮伸長を行うＡＤＰＣコーデック
回路２０１，スピーカ２０２，マイク２０３，液晶パネ
ル１、キーボード２０５，ディジタルデータを時分割多
重化するＴＤＭＡ回路２０６，登録されたＩＤ番号を格
納するＥＥＰＲＯＭ２０９、プログラムを格納するＲＯ
Ｍ２０８、データの一時格納やマイコンの作業エリアと
なるＳＲＡＭ２０７などのメモリ、無線信号のキャリア
周波数を設定するＰＬＬ回路２１０、無線信号を送受信
するためのＲＦ回路２１１及びそれらを制御するシステ
ム制御マイコン２１２で構成される。The system shown in the figure is a portable telephone system, which is an ADPC codec circuit 201 for compressing and expanding audio data, a speaker 202, a microphone 203, a liquid crystal panel 1, a keyboard 205, and a TDMA for time-division multiplexing digital data. Circuit 206, EEPROM 209 for storing registered ID numbers, RO for storing programs
M208, a memory such as an SRAM 207 serving as a temporary storage area of data and a work area of the microcomputer, a PLL circuit 210 for setting a carrier frequency of a radio signal, an RF circuit 211 for transmitting / receiving a radio signal, and a system control microcomputer 212 for controlling them. Be composed.
【００６７】図２０は、本発明の液晶表示制御装置２が
利用される携帯型電話を説明するための図である。本発
明の液晶表示制御装置２は、図１７（Ｄ）に示されるよ
うな形態で、液晶パネル１と一体化されてキーマトリッ
クス基板５２とともに携帯電話機９１に実装される。FIG. 20 is a diagram for explaining a portable telephone using the liquid crystal display control device 2 of the present invention. The liquid crystal display control device 2 of the present invention is integrated with the liquid crystal panel 1 and mounted on the mobile phone 91 together with the key matrix substrate 52 in a form as shown in FIG.
【００６８】図２１は、図１の液晶表示パネル１の一例
の概略構成を示す分解斜視図、図２２は、図１の液晶表
示パネル１の一例の概略構成を示す要部断面図である。FIG. 21 is an exploded perspective view showing a schematic configuration of an example of the liquid crystal display panel 1 of FIG. 1, and FIG. 22 is a cross-sectional view of a main part showing a schematic configuration of an example of the liquid crystal display panel 1 of FIG.
【００６９】図２１、図２２に示す液晶表示パネル１
は、例えば、ＳＴＮ（Super TwistedNematinc)液晶を用
いた液晶表示パネルである。液晶表示パネル１は、シー
ル材１１３を介して、互いに接着されたガラス基板１０
１，１０２と、ガラス基板１０１，１０２及びシール材
１１３との間に注入封止された液晶層１１０を有する。
液晶は開口部１３０から注入される。The liquid crystal display panel 1 shown in FIGS. 21 and 22
Is a liquid crystal display panel using, for example, STN (Super Twisted Nematinc) liquid crystal. The liquid crystal display panel 1 includes a glass substrate 10 bonded to each other via a sealing material 113.
1 and 102 and a liquid crystal layer 110 injected and sealed between the glass substrates 101 and 102 and the sealing material 113.
Liquid crystal is injected from the opening 130.
【００７０】図２１、図２２に示すように、液晶層１１
０を基準にして、 ガラス基板１０１側には帯状の透明
導電膜（Indium-Thin-Oxide：ＩＴＯ）からなる複数の
セグメント電極（ＥＳＥＧ）１１１が形成され、ガラス
基板１０２側には帯状の透明導電膜（ＩＴＯ）からなる
複数のコモン電極（ＥＣＯＭ）１１２が形成される。ガ
ラス基板１０１の内側(液晶層側)には、複数のセグメン
ト電極１１１、配向膜１１３とが順次積層され、ガラス
基板１０２の内側(液晶層側)には、複数のコモン電極１
１２、配向膜１１４とが順次積層される。また、ガラス
基板１０１の外側には、偏光板１１５および位相差板１
１７が形成され、 ガラス基板１０２の外側には、偏光
板１１６が接合される。セグメント電極１１１とコモン
電極１１２とは互いに直交し、セグメント電極１１１と
コモン電極１１２との交差部が画素領域（ドット）を構
成する。なお、液晶層１１０の中に、液晶層１１０のギ
ャップ長を一定にするスペーサを配置することも可能で
ある。As shown in FIGS. 21 and 22, the liquid crystal layer 11
On the glass substrate 101 side, a plurality of segment electrodes (ESEG) 111 made of a strip-shaped transparent conductive film (Indium-Thin-Oxide: ITO) are formed on the glass substrate 101 side, and the band-shaped transparent conductive film is formed on the glass substrate 102 side. A plurality of common electrodes (ECOM) 112 made of a film (ITO) are formed. A plurality of segment electrodes 111 and an alignment film 113 are sequentially laminated inside the glass substrate 101 (the liquid crystal layer side), and a plurality of common electrodes 1 are disposed inside the glass substrate 102 (the liquid crystal layer side).
12, the alignment film 114 is sequentially laminated. The polarizing plate 115 and the retardation plate 1 are provided outside the glass substrate 101.
17 is formed, and a polarizing plate 116 is bonded to the outside of the glass substrate 102. The segment electrode 111 and the common electrode 112 are orthogonal to each other, and the intersection of the segment electrode 111 and the common electrode 112 forms a pixel area (dot). Note that a spacer for keeping the gap length of the liquid crystal layer 110 constant can be provided in the liquid crystal layer 110.
【００７１】図２３は、本発明の他の実施例である液晶
表示システム１５０を示す。同図に示される液晶表示シ
ステム１５０と、図１に示される液晶表示システム１０
０とは以下の点が異なる。以下において特に説明されな
い部分は、前記実施例と同等であるので、改めて説明さ
れない。FIG. 23 shows a liquid crystal display system 150 according to another embodiment of the present invention. The liquid crystal display system 150 shown in FIG. 1 and the liquid crystal display system 10 shown in FIG.
The following points are different from 0. Parts that are not particularly described below are the same as those in the above-described embodiment, and will not be described again.
【００７２】この実施例の液晶表示制御装置２は、図２
５に示されるようなマーク・アイコン・絵柄・数字など
のセグメント表示及び文字・数字などのドットマトリッ
クス表示の両方を表示可能な液晶パネル１４０を駆動す
るのに適する。そのため、液晶表示制御装置２は、セグ
メントメモリ１５１を含む。セグメントメモリ１５１
は、システムインターフェイス４を介して、マイクロプ
ロセッサ３から供給されるセグメント表示データを記憶
する。例えば、セグメントメモリは、２４バイトの記憶
容量とされ、最大１４４個のセグメント表示が可能とさ
れる。セグメントメモリ１５１の出力は、並直変換回路
９に結合され、キャラクタジェネレショーンメモリ８の
出力と共に、パラレル−シリアル変換され、セグメント
シフトレジスタ１２へ供給される。The liquid crystal display control device 2 of this embodiment is different from that of FIG.
5 is suitable for driving a liquid crystal panel 140 capable of displaying both a segment display such as a mark, an icon, a picture, and a number, and a dot matrix display such as a character and a number. Therefore, the liquid crystal display control device 2 includes a segment memory 151. Segment memory 151
Stores the segment display data supplied from the microprocessor 3 via the system interface 4. For example, the segment memory has a storage capacity of 24 bytes, and can display a maximum of 144 segments. The output of the segment memory 151 is coupled to the parallel / parallel conversion circuit 9, and is subjected to parallel-serial conversion together with the output of the character generation memory 8, and is supplied to the segment shift register 12.
【００７３】一方、コモンドライバ１６も図１に示す液
晶表示制御装置２に対して変更されている。この実施例
のコモンドライバ１６は、５×８ドットで構成されるキ
ャラクタフォントパタ−ンを垂直方向に３行分表示可能
であり、また、同時に、２ラインのセグメント表示が可
能である。そのため、コモンドライバ１６は計２４個の
ドットマトリックス表示用出力回路と、２個のセグメン
ト表示用出力回路とを有する。すなわち、図２３に示す
ように、このコモンドライバ１６は液晶表示パネル１の
ドットマトリックス表示用コモン駆動信号（ＣＯＭ１〜
ＣＯＭ２４）と、セグメント表示用コモン駆動信号（Ｃ
ＯＭＳ１，ＣＯＭＳ２）を有する。On the other hand, the common driver 16 is also different from the liquid crystal display control device 2 shown in FIG. The common driver 16 of this embodiment can display a character font pattern composed of 5 × 8 dots for three lines in the vertical direction, and can simultaneously display two lines of segments. Therefore, the common driver 16 has a total of 24 dot matrix display output circuits and two segment display output circuits. That is, as shown in FIG. 23, the common driver 16 is a common driving signal (COM1 to COM1) for dot matrix display of the liquid crystal display panel 1.
COM24) and the segment display common drive signal (C
OMS1, COMS2).
【００７４】液晶パネル１４０を全面表示する場合、Ｃ
ＯＭＳ１、ＣＯＭ１−ＣＯＭ２４、ＣＯＭＳ２が時分割
に順次選択電圧レベルにされる。この場合、ＣＯＭ１〜
ＣＯＭ８が第１行目、ＣＯＭ９〜ＣＯＭ１６が第２行
目、ＣＯＭ１７〜ＣＯＭ２４が第３行目となる。セグメ
ントコモン駆動信号（ＣＯＭＳ１，ＣＯＭＳ２）は、液
晶パネル１４０の上側乃至下側にそれぞれ１本ずつ有る
ものとされる。ただし、液晶パネルによっては、上側又
は下側に１本しかないものもある。この場合、２本のセ
グメントコモン駆動信号ＣＯＭＳ１、ＣＯＭＳ２のう
ち、１本は使用されないことになる。When the entire liquid crystal panel 140 is displayed, C
OMS1, COM1-COM24 and COMS2 are sequentially set to the selected voltage level in a time-division manner. In this case, COM1
COM8 is the first row, COM9 to COM16 is the second row, and COM17 to COM24 are the third row. The segment common drive signals (COMS1, COMS2) are provided one each from the upper side to the lower side of the liquid crystal panel 140. However, some liquid crystal panels have only one upper or lower liquid crystal panel. In this case, one of the two segment common drive signals COMS1 and COMS2 is not used.
【００７５】図２４及び表４は、図２３の液晶表示制御
装置２内のコモンシフトレジスタ１５と駆動デューティ
選択レジスタ３４を示す。駆動デューティ選択レジスタ
３４は、内部の制御ビットが３ビットＮＬ２−ＮＬ０に
変更される。FIG. 24 and Table 4 show the common shift register 15 and the drive duty selection register 34 in the liquid crystal display control device 2 of FIG. The internal control bits of the drive duty selection register 34 are changed to 3 bits NL2 to NL0.
【００７６】[0076]
【表４】 表４に示されるように、ＮＬ２−ＮＬ０の値が、“００
０”にされると、セグメント（絵・マーク・アイコン
等）のみの表示とされ、使用されるコモンドライは、セ
グメントコモン駆動信号（ＣＯＭＳ１，ＣＯＭＳ２）を
出力するドライバのみとされる。この場合、駆動デュー
ティは、１／２とされる。 ＮＬ２−ＮＬ０の値が、
“００１”にされると、セグメント表示と第１行目のド
ットマトリックス型のキャラクタ表示とされ、使用され
るコモンドライは、セグメントコモン駆動信号（ＣＯＭ
Ｓ１，ＣＯＭＳ２）を出力するドライバとドットマトリ
ックス表示用コモン駆動信号（ＣＯＭ１〜ＣＯＭ８）を
出力するドライバとされる。この場合、駆動デューティ
は、１／１０とされる。[Table 4] As shown in Table 4, the value of NL2-NL0 is "00".
When set to "0", only the segments (pictures, marks, icons, etc.) are displayed, and the common driver used is only the driver that outputs the segment common drive signals (COMS1, COMS2). In this case, The drive duty is set to 。.
When "001" is set, segment display and dot matrix type character display on the first line are performed, and the common dry used is the segment common drive signal (COM).
S1 and COM2) and a driver that outputs dot matrix display common drive signals (COM1 to COM8). In this case, the drive duty is 1/10.
【００７７】ＮＬ２−ＮＬ０の値が、“０１０”にされ
ると、セグメント表示と第１行目及び第２行目のドット
マトリックス型のキャラクタ表示とされ、使用されるコ
モンドライは、セグメントコモン駆動信号（ＣＯＭＳ
１，ＣＯＭＳ２）を出力するドライバとドットマトリッ
クス表示用コモン駆動信号（ＣＯＭ１〜ＣＯＭ１６）を
出力するドライバとされる。この場合、駆動デューティ
は、１／１８とされる。ＮＬ２−ＮＬ０の値が、“０１
１”にされると、セグメント表示と第１行−第３行目ま
でドットマトリックス型のキャラクタ表示とされ、使用
されるコモンドライは、セグメントコモン駆動信号（Ｃ
ＯＭＳ１，ＣＯＭＳ２）を出力するドライバとドットマ
トリックス表示用コモン駆動信号（ＣＯＭ１〜ＣＯＭ２
４）を出力するドライバとされる。この場合、駆動デュ
ーティは、１／２６とされる。なお、ビットＮＬ２−Ｎ
Ｌ０への上記以外の値へ設定は禁止される。When the value of NL2-NL0 is set to "010", segment display and dot matrix type character display on the first and second lines are performed, and the common dry used is segment common drive. Signal (COMS
1, COMS2) and a driver for outputting dot matrix display common drive signals (COM1 to COM16). In this case, the drive duty is 1/18. When the value of NL2-NL0 is “01”
1 ", segment display and dot matrix type character display from the first row to the third row are performed, and the common dry used is the segment common drive signal (C
OMS1, COMS2) and a dot matrix display common drive signal (COM1 to COM2)
4). In this case, the drive duty is 1/26. Note that bits NL2-N
Setting L0 to a value other than the above is prohibited.
【００７８】図２４のコモンシフトレジスタ１５の変更
点は、以下のようにされる。The common shift register 15 shown in FIG. 24 is changed as follows.
【００７９】フリップフロップ２５乃至２６がセグメン
トコモン駆動信号（ＣＯＭＳ１，ＣＯＭＳ２）発生用と
される点である。センタリング表示指定レジスタ３１の
制御ビットＣＥＮが“０”とされる場合は以下のように
される。駆動デューティが１／２とされた場合、フリッ
プフロップ２５乃至２６のみに、シフトレジスタ選択情
報「１」をシフトさせて、ドライバ選択信号ＣＳＳＦ１
乃至２を出力させる。駆動デューティが１／１０とされ
た場合、フリップフロップ１−９及び２５、２６に、シ
フトレジスタ選択情報「１」をシフトさせて、ドライバ
選択信号ＣＳＦ１−９，ＣＳＳＦ１乃至２を出力させ
る。駆動デューティが１／１８とされた場合、フリップ
フロップ１−１６及び２５、２６に、シフトレジスタ選
択情報「１」をシフトさせて、ドライバ選択信号ＣＳＦ
１−１６，ＣＳＳＦ１乃至２を出力させる。駆動デュー
ティが１／２６とされた場合、フリップフロップ１−２
４及び２５、２６に、シフトレジスタ選択情報「１」を
シフトさせて、ドライバ選択信号ＣＳＦ１−２４，ＣＳ
ＳＦ１−２を出力させる。The flip-flops 25 to 26 are used for generating segment common drive signals (COMS1, COMS2). When the control bit CEN of the centering display designation register 31 is set to "0", the following is performed. When the drive duty is set to １ ／, the shift register selection information “1” is shifted only to the flip-flops 25 to 26 and the driver selection signal CSSF1
To 2 are output. When the drive duty is set to 1/10, the flip-flops 1-9, 25, and 26 shift the shift register selection information "1" and output the driver selection signals CSF1-9 and CSSF1 and CSSF2. When the drive duty is 1/18, the shift register selection information “1” is shifted to the flip-flops 1-16, 25, and 26, and the driver selection signal CSF
1-16, CSSF1 and 2 are output. When the drive duty is 1/26, the flip-flop 1-2
4, 25, and 26, the shift register selection information “1” is shifted, and the driver selection signals CSF 1-24, CS
SF1-2 is output.
【００８０】センタリング表示指定レジスタ３１の制御
ビットＣＥＮがマイクロプロセッサ３によって、“１”
とする場合、マイクロプロセッサ３は、駆動デューティ
選択レジスタ３４のビットＮＬ２−ＮＬ０を“００１”
に設定し、駆動バイアス選択レジスタ３２のビットＢＳ
２−０を“１０１”にする。The control bit CEN of the centering display designation register 31 is set to "1" by the microprocessor 3.
In this case, the microprocessor 3 sets the bits NL2-NL0 of the drive duty selection register 34 to "001".
And the bit BS of the drive bias selection register 32
2-0 is changed to “101”.
【００８１】図２５には、１／２６デューティ駆動から
デューティ駆動１／１０に変更した場合の液晶パネル１
の表示状態が示される。本発明の液晶表示システム１５
０の図２０のような携帯電話９１の場合、特の本発明の
効果が顕在化する。FIG. 25 shows a liquid crystal panel 1 when the duty drive is changed from 1/26 duty drive to 1/10 duty drive.
Is displayed. Liquid crystal display system 15 of the present invention
In the case of the mobile phone 91 as shown in FIG. 20, the effect of the present invention becomes apparent.
【００８２】図２６は、液晶パネル１４０の一例が示さ
れる。この液晶パネル１４０においては、セグメント表
示用コモン信号ＣＯＭＳ１が供給される透明電極ＥＣＯ
ＭＳ１がパネル１上部に配置される。各マーク・文字・
図形等のセグメント（ピクトグラムとも言う）は、左か
ら、セグメント信号ＳＥＧ２，ＳＥＧ７，ＳＥＧ２３，
ＳＥＧ２８、ＳＥＧ４２が供給される透明電極（ＥＳＥ
Ｇ）の選択レベルと透明電極ＥＣＯＭＳ１の選択レベル
によって、点灯するようになっている。それぞれセグメ
ントは、図中に例示的に示されるように、表示されるべ
き図形同型の透明電極１対を有しており、一方の透明電
極はセグメント表示用コモン信号ＣＯＭＳ１が供給され
る透明電極ＥＣＯＭＳ１が結合され、他方の透明電極は
セグメント信号ＳＥＧ２が供給される透明電極ＥＳＥＧ
２が結合される。FIG. 26 shows an example of the liquid crystal panel 140. In the liquid crystal panel 140, the transparent electrode ECO to which the segment display common signal COMS1 is supplied is provided.
MS1 is arranged on panel 1 upper part. Each mark / character /
Segments (also called pictograms) of figures and the like are segment signals SEG2, SEG7, SEG23,
Transparent electrodes (ESE) to which SEG28 and SEG42 are supplied
Lighting is performed according to the selection level G) and the selection level of the transparent electrode ECOMS1. Each of the segments has a pair of transparent electrodes having the same shape as the graphic to be displayed, and one of the transparent electrodes is provided with a transparent electrode ECOMS1 to which a segment display common signal COMS1 is supplied, as exemplarily shown in the drawing. And the other transparent electrode is a transparent electrode ESEG to which the segment signal SEG2 is supplied.
2 are combined.
【００８３】以上説明したように、上記実施例は、液晶
表示制御装置内にマイクロプロセッサから書き替え可能
な駆動デューティ選択レジスタと駆動バイアス選択レジ
スタとを設け、液晶表示パネルの全面表示から一部の行
のみの表示に切り替える場合、上記駆動デューティ選択
レジスタと駆動バイアス選択レジスタの設定値を変更す
ることで、液晶表示パネルの一部に選択的に低電圧、低
デューティ駆動で表示を行なうようにしたので、マイク
ロプロセッサより液晶表示パネルの一部のみを選択的に
低デューティで駆動できるため、内部シフトレジスタの
動作周波数及び液晶駆動電圧を下げることができ、液晶
表示制御装置全体のトータル消費電流を抑えることがで
きる。また、駆動デューティの変更に伴い、最適駆動バ
イアスも変更することができ、コントラストの低下を防
止することができるという効果がある。As described above, in the above embodiment, the drive duty selection register and the drive bias selection register which can be rewritten by the microprocessor are provided in the liquid crystal display control device, and a part of the liquid crystal display panel is displayed from the entire display. When switching to row-only display, by changing the setting values of the drive duty selection register and the drive bias selection register, display is selectively performed at a low voltage and low duty on a part of the liquid crystal display panel. Therefore, since only a part of the liquid crystal display panel can be selectively driven by the microprocessor at a low duty, the operating frequency of the internal shift register and the liquid crystal driving voltage can be reduced, and the total current consumption of the entire liquid crystal display control device is suppressed. be able to. Also, with the change in the drive duty, the optimum drive bias can be changed, and there is an effect that a decrease in contrast can be prevented.
【００８４】さらに、昇圧回路における昇圧出力倍率を
設定可能な昇圧倍率選択レジスタを設け、低デューティ
化に伴って昇圧回路の昇圧出力倍率を低く設定可能にし
たので、昇圧出力電圧を必要最小限度に下げることがで
き、これにより、液晶駆動電源回路の動作電圧を下げる
ことができるとともに、昇圧回路の効率を向上させるこ
とができ、半導体集積回路装置２の消費電流を抑えるこ
とができるという効果がある。Further, a boost ratio selection register capable of setting the boost output ratio in the boost circuit is provided, and the boost output ratio of the boost circuit can be set low with a reduction in duty, so that the boost output voltage can be minimized. As a result, the operating voltage of the liquid crystal drive power supply circuit can be reduced, the efficiency of the booster circuit can be improved, and the current consumption of the semiconductor integrated circuit device 2 can be reduced. .
【００８５】また、液晶表示制御装置内にセンタリング
表示指定レジスタを設けるようにしたので、待機時の一
部行表示を最も見易い位置、例えば、液晶表示パネル中
央部分に指定することができるという効果がある。Further, since the centering display designation register is provided in the liquid crystal display control device, it is possible to designate a part of the line display in the stand-by state at the most visible position, for example, at the center of the liquid crystal display panel. is there.
【００８６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例では、１ラインずつ順次時分割で駆動する方式
の液晶表示制御装置について説明しているが、複数ライ
ンを同時に順次選択する駆動方式の液晶表示制御装置に
適用することも可能である。また、上記実施例では待機
時の一部行の表示位置を画面の中央に設定するようにし
た場合について説明したが、待機時の表示位置を設定す
るためのレジスタを設けて、任意の位置に表示できるよ
うに構成することも可能である。The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the gist of the invention. Needless to say. For example, in the above-described embodiment, the liquid crystal display control device of a method of sequentially driving one line at a time in a time-division manner is described. is there. Further, in the above-described embodiment, the case where the display position of a part of the line at the time of standby is set at the center of the screen has been described, but a register for setting the display position at the time of standby is provided, and the position is set at an arbitrary position. It is also possible to configure so that it can be displayed.
【００８７】さらに、上記実施例では、液晶表示パネル
の表示部が４文字行表示可能なドットマトリックスで構
成されている場合について説明したが、コモンドライバ
の本数を変えることで３文字行あるいは５文字行以上表
示可能な液晶表示パネルを駆動する液晶表示制御装置に
も適用することができる。また、携帯電話機等において
は、アンテナマークや受信レベルを示すマーク等が表示
されるピットグラムが画面上部あるいは下部に設けられ
ることがあり、これらは一般にマークに対応した形状の
電極で構成されるが、ピットグラムに対応してコモン信
号を１つあるいは２つ余計に出力できるように液晶表示
制御装置のコモンドライバを構成すればよい。この場
合、ピクトグラムに対応するコモン信号のみを選択的に
駆動し、文字表示部分を常時非選択駆動することで、１
／１デューティ（スタティック）駆動、又は、１／２デ
ューティなど、さらに低デューティ駆動も可能となる。Further, in the above embodiment, the case where the display portion of the liquid crystal display panel is constituted by a dot matrix capable of displaying four character lines has been described. However, by changing the number of common drivers, three character lines or five character lines can be obtained. The present invention can also be applied to a liquid crystal display control device that drives a liquid crystal display panel capable of displaying rows or more. Further, in a mobile phone or the like, a pitgram displaying an antenna mark, a mark indicating a reception level, or the like may be provided at an upper portion or a lower portion of the screen, and these are generally configured by electrodes having a shape corresponding to the mark. The common driver of the liquid crystal display control device may be configured to output one or two additional common signals corresponding to the pitgram. In this case, only the common signal corresponding to the pictogram is selectively driven, and the character display portion is always non-selected to be driven.
Even lower duty driving such as / 1 duty (static) driving or 1/2 duty can be performed.
【００８８】また、以上の説明では主として、本発明の
利用分野である液晶表示制御装置に適用して述べたが、
本発明はこれに限定されるものではなく、蛍光表示管表
示、プラズマディスプレイ表示などの各種表示装置の駆
動制御に利用することができる。In the above description, the present invention is mainly applied to a liquid crystal display control device which is a field of application of the present invention.
The present invention is not limited to this, and can be used for drive control of various display devices such as a fluorescent display tube display and a plasma display display.
【００８９】[0089]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.
【００９０】即ち、複数の表示行を制御する液晶表示制
御装置において、システムの待機時などに全ての表示行
に表示させる必要がない場合に、消費電流を低減するこ
とができる。また、これらの制御を全てマイクロプロセ
ッサがソフトウェアで制御することができるため、シス
テムの動作状態に応じ、必要最小限度の消費電流で液晶
駆動を行うことができる。That is, in a liquid crystal display control device for controlling a plurality of display rows, current consumption can be reduced when it is not necessary to display all the display rows during standby of the system or the like. Further, since all of these controls can be controlled by software by the microprocessor, the liquid crystal can be driven with the minimum necessary current consumption according to the operation state of the system.
【図１】図１は、本発明の一実施例に係る液晶表示シス
テムのブロック図である。FIG. 1 is a block diagram of a liquid crystal display system according to one embodiment of the present invention.
【図２】図２は、１／３２デューティ駆動（４行表示）
時のコモンドライバ出力波形である。FIG. 2 is a 1/32 duty drive (4-line display)
5 is a common driver output waveform at the time.
【図３】図３は、ＣＯＭ１から１／１６デューティ駆動
（２行表示）時のコモンドライバ出力波形である。FIG. 3 is a common driver output waveform at the time of 1/16 duty driving (two-line display) from COM1.
【図４】図４は、ＣＯＭ１から１／８デューティ駆動
（１行表示）時のコモンドライバ出力波形である。FIG. 4 is a common driver output waveform at the time of 1/8 duty drive (one-line display) from COM1.
【図５】図５（ａ）、（ｂ）、（ｃ）は、ＣＯＭ１から
１／３２、１／１６、１／８デューティ駆動したときの
液晶表示パネル上での表示例である。FIGS. 5A, 5B, and 5C are display examples on a liquid crystal display panel when 1/32, 1/16, and 1/8 duty driving is performed from COM1.
【図６】図６は、ＣＯＭ９から１／１６デューティ駆動
（２行表示）時のコモンドライバ出力波形である。FIG. 6 is a common driver output waveform at the time of 1/16 duty drive (two-line display) from COM9.
【図７】図７は、ＣＯＭ９から１／８デューティ駆動
（１行表示）時のコモンドライバ出力波形である。FIG. 7 is a common driver output waveform during 1/8 duty driving (displaying one row) from COM9.
【図８】図８（ａ）、（ｂ）、（ｃ）は、ＣＯＭ９から
１／３２、１／１６、１／８デューティ駆動したときの
液晶表示パネル上での表示例である。FIGS. 8A, 8B, and 8C are display examples on a liquid crystal display panel when 1/32, 1/16, and 1/8 duty driving is performed from COM9.
【図９】図９は、表示パネル中央部に表示するためのコ
モンシフトレジスタの詳細な回路図である。FIG. 9 is a detailed circuit diagram of a common shift register for displaying an image in the center of the display panel.
【図１０】図１０は、表示パネル中央部に表示するため
のコモンシフトレジスタの出力波形タイミングである。FIG. 10 is an output waveform timing of a common shift register for displaying in the center of the display panel.
【図１１】図１１は、液晶駆動電圧発生用昇圧回路１１
と液晶駆動系の回路構成図である。FIG. 11 is a booster circuit 11 for generating a liquid crystal drive voltage.
FIG. 2 is a circuit configuration diagram of a liquid crystal driving system.
【図１２】図１２（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）
は、液晶駆動電圧発生用昇圧回路１１の具体例を示す回
路図である。FIG. 12 (A), (B), (C) and (D)
FIG. 2 is a circuit diagram showing a specific example of a liquid crystal drive voltage generation booster circuit 11.
【図１３】図１３（Ａ）及び（Ｂ）は、液晶駆動電圧発
生用昇圧回路１１の１倍から３倍までの昇圧動作原理で
ある。FIGS. 13A and 13B show the principle of boosting operation from 1 to 3 times that of the liquid crystal drive voltage generating boosting circuit 11. FIGS.
【図１４】図１４（Ａ）は液晶駆動バイアス設定回路１
８の具体的な回路構成図である。FIG. 14A is a liquid crystal drive bias setting circuit 1;
8 is a specific circuit configuration diagram of FIG.
【図１５】図１５（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、
（Ｆ）、（Ｇ）、（Ｈ）及び（Ｉ）は、各バイアスの等
価回路を示している。FIG. 15 (B), (C), (D), (E),
(F), (G), (H) and (I) show equivalent circuits of each bias.
【図１６】図１６（Ａ）は、交流駆動方式におけるフレ
ームＩとフレームＩＩのコモン信号・セグメント信号の
信号波形を示す波形図、また図１６（Ｂ）は、ドットマ
トリックス型液晶パネル１の一部分を模式的に示す拡大
平面図である。FIG. 16A is a waveform diagram showing signal waveforms of a common signal and a segment signal of frame I and frame II in the AC driving method, and FIG. 16B is a part of the dot matrix type liquid crystal panel 1. It is an enlarged plan view which shows typically.
【図１７】図１７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、
実施例の液晶表示制御装置を液晶表示パネルと共に携帯
電話機に搭載する場合の実装例を示す概略構成図であ
る。FIGS. 17 (A), (B), (C) and (D)
FIG. 3 is a schematic configuration diagram illustrating an example of mounting the liquid crystal display control device of the embodiment together with a liquid crystal display panel in a mobile phone.
【図１８】図１８（Ａ）、（Ｂ）は、実施例の液晶表示
制御装置の端子配置例および液晶表示パネルと液晶表示
制御装置との接続例を示す概略構成図である。18A and 18B are schematic configuration diagrams illustrating an example of a terminal arrangement of a liquid crystal display control device according to an embodiment and a connection example between a liquid crystal display panel and a liquid crystal display control device.
【図１９】図１９は、本発明の液晶表示システム１００
が適用される携帯電話システムの概略的なブロック図を
示す。FIG. 19 is a liquid crystal display system 100 according to the present invention.
1 is a schematic block diagram of a mobile phone system to which is applied.
【図２０】図２０は本発明の液晶表示システム１００が
適用される携帯電話９１を示す。FIG. 20 shows a mobile phone 91 to which the liquid crystal display system 100 of the present invention is applied.
【図２１】図２１は、液晶パネル１の構造を示す斜視図
である。FIG. 21 is a perspective view showing the structure of the liquid crystal panel 1.
【図２２】図２２は、液晶パネル１の構造を示す断面図
である。FIG. 22 is a sectional view showing the structure of the liquid crystal panel 1.
【図２３】図２３は、本発明の他の実施例に関する液晶
表示システム１５０のブロック図を示す。FIG. 23 shows a block diagram of a liquid crystal display system 150 according to another embodiment of the present invention.
【図２４】図２４は、図２３の実施例におけるコモンシ
フトレジスタの詳細な回路図である。FIG. 24 is a detailed circuit diagram of the common shift register in the embodiment of FIG. 23;
【図２５】図２５は、図２３の実施例において、中央表
示状態へ移行した場合の液晶パネル１４０の表示例を示
す。FIG. 25 shows a display example of the liquid crystal panel 140 when the display is shifted to the center display state in the embodiment of FIG. 23;
【図２６】図２６は、図２３の実施例における液晶パネ
ル１４０の構成例を示す。FIG. 26 shows a configuration example of a liquid crystal panel 140 in the embodiment of FIG.
１ マイクロプロセッサ（ＭＰＵ：マイクロ・プロセッ
サ・ユニット） ２ 液晶表示制御装置 ３ 液晶表示パネル ４ システムインタフェ−ス ５ インストラクションレジスタ ６ アドレスカウンタ ７ 表示メモリ（表示データＲＡＭ） ８ キャラクタジェネレータメモリ（ＣＧＲＯＭ） ９ 並直変換回路 １０ タイミング発生回路 １１ 昇圧回路 １２ セグメントシフトレジスタ １３ ラッチ回路 １４ セグメントドライバ １５ コモンシフトレジスタ １６ コモンドライバ １７ 液晶駆動電源回路 １８ 液晶駆動バイアス回路 ３１ センタリング表示指定レジスタ ３２ 駆動バイアス選択レジスタ ３３ 昇圧倍率選択レジスタ ３４ 駆動デューティ選択レジスタ ４０ システム電源 ＤＢ０〜ＤＢ７ デ−タバス信号 Ｅ リード／ライトイネーブル信号 Ｒ／Ｗリ−ド／ライト選択信号 ＲＳ レジスタ選択信号 ＣＯＭ１〜ＣＯＭ３２ コモン駆動信号端子 ＳＥＧ１〜ＳＥＧ８０ セグメント駆動信号端子 ＣＳＦ１〜ＣＳＦ３２ コモンシフトレジスタのシフト
出力信号 Ｖｃｃ 電源電圧 ＧＮＤ グランド（接地） Ｖｃｉ 昇圧回路への昇圧基本電圧 ＶＬＯＵＴ 昇圧電圧出力端子DESCRIPTION OF SYMBOLS 1 Microprocessor (MPU: Microprocessor unit) 2 Liquid crystal display control device 3 Liquid crystal display panel 4 System interface 5 Instruction register 6 Address counter 7 Display memory (display data RAM) 8 Character generator memory (CGROM) 9 Normal Conversion circuit 10 Timing generation circuit 11 Boost circuit 12 Segment shift register 13 Latch circuit 14 Segment driver 15 Common shift register 16 Common driver 17 Liquid crystal drive power supply circuit 18 Liquid crystal drive bias circuit 31 Centering display designation register 32 Drive bias selection register 33 Boost ratio selection Register 34 Drive duty selection register 40 System power supply DB0 to DB7 Data bus signal E Read / write enable signal R / Read / write select signal RS Register select signal COM1 to COM32 Common drive signal terminal SEG1 to SEG80 Segment drive signal terminal CSF1 to CSF32 Common shift register shift output signal Vcc Power supply voltage GND Ground (ground) Vci Boost to boost circuit Voltage VLOUT Boost voltage output terminal
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂巻 五郎 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 山本 勝彦 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 米岡 卓 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 樋口 和久 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 杉山 公彦 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Goro Sakamaki 5-2-1, Josuihoncho, Kodaira-shi, Tokyo Inside Semiconductor Division, Hitachi, Ltd. (72) Inventor Katsuhiko Yamamoto 3681 Hayano, Mobara-shi, Chiba Hitachi Inside Device Engineering Co., Ltd. (72) Inventor Taku Yoneoka 3681 Hayano, Mobara City, Chiba Prefecture Inside Hitachi Device Engineering Co., Ltd. (72) Inventor Kazuhisa Higuchi 3681 Hayano, Mobara City, Chiba Prefecture Inside Hitachi Device Engineering Co., Ltd. (72) Inventor Kimihiko Sugiyama 3681 Hayano Mobara-shi, Chiba Hitachi Device Engineering Co., Ltd.
Claims (17)
るコ−ドデ−タを記憶する表示メモリと、複数のキャラ
クタパタ−ンを格納するキャラクタジェネレータメモリ
と、読み出されたパターンデータに応じて画素の点灯・
非点灯を制御するセグメント信号を形成し出力するセグ
メントドライバと、時分割にライン選択駆動するコモン
信号を形成し出力するコモンドライバと、該コモンドラ
イバによる時分割駆動における駆動デューティを変更可
能なタイミング発生回路と、液晶駆動バイアス比を変更
可能な駆動バイアス回路と、システムの動作電源電圧よ
りも高い液晶駆動電圧を発生させる昇圧回路とを有し、
複数のコモン電極とセグメント電極を備えドットマトリ
クス状に配置された画素を有する液晶表示パネルを上記
セグメントドライバおよびコモンドライバの出力信号に
よって駆動してキャラクタパタ−ン表示を行う液晶表示
制御装置であって、 上記タイミング発生回路による駆動デューティを設定可
能な駆動デューティ設定手段と上記駆動バイアス回路に
おける駆動バイアス比を設定可能な駆動バイアス設定手
段とを設け、上記駆動デューティ設定手段と駆動バイア
ス設定手段の設定値を変更することで、上記液晶表示パ
ネルの一部の行に選択的に低デューティかつ低電圧駆動
で表示可能に構成したことを特徴とする液晶表示制御装
置。A display memory for storing code data corresponding to a character pattern to be displayed; a character generator memory for storing a plurality of character patterns; Pixel lighting
A segment driver for forming and outputting a segment signal for controlling non-lighting, a common driver for forming and outputting a common signal for line-selective driving in a time-sharing manner, and timing generation capable of changing a drive duty in the time-sharing drive by the common driver Circuit, a drive bias circuit that can change the liquid crystal drive bias ratio, and a booster circuit that generates a liquid crystal drive voltage higher than the operating power supply voltage of the system,
A liquid crystal display control device for displaying a character pattern by driving a liquid crystal display panel having a plurality of common electrodes and segment electrodes and having pixels arranged in a dot matrix in accordance with output signals of the segment driver and the common driver. A drive duty setting means capable of setting a drive duty by the timing generation circuit; and a drive bias setting means capable of setting a drive bias ratio in the drive bias circuit, wherein setting values of the drive duty setting means and the drive bias setting means are provided. A liquid crystal display control device characterized in that the display device can be selectively displayed at a low duty and a low voltage on a part of the rows of the liquid crystal display panel.
意に変更できる昇圧倍率設定手段を備え、液晶の駆動デ
ューティに応じて昇圧回路の出力倍率を変化させるよう
にしたことを特徴とする請求項１記載の液晶表示制御装
置。2. A boosting factor setting means for arbitrarily changing a boosting output factor in the boosting circuit, wherein the output factor of the boosting circuit is changed according to a driving duty of the liquid crystal. The liquid crystal display control device as described in the above.
表示画面部のラインに対しては、非選択レベルで液晶を
交流駆動する信号を出力することを特徴とする請求項１
または２記載の液晶表示制御装置。3. The liquid crystal display according to claim 1, wherein the common driver outputs a signal for alternating current driving of the liquid crystal at a non-selection level to a line of the display screen portion on which no display is performed.
Or the liquid crystal display control device according to 2.
御装置が有するコモンドライバの出力信号総数以下の低
デューティ駆動において、ライン毎に選択レベルを出力
するコモンドライバの出力位置を表示画面中央部に設定
して表示させるタイミング信号を形成して出力すること
を特徴とする請求項１、２または３記載の液晶表示制御
装置。4. The timing generating circuit sets an output position of a common driver that outputs a selected level for each line in a central portion of a display screen in a low-duty drive of less than the total number of output signals of a common driver included in a liquid crystal display control device. 4. The liquid crystal display control device according to claim 1, wherein a timing signal to be displayed is formed and output.
え可能に構成されていることを特徴とする請求項１、
２、３または４記載の液晶表示制御装置。5. The apparatus according to claim 1, wherein the information of each of the setting means is rewritable from outside.
5. The liquid crystal display control device according to 2, 3, or 4.
晶表示制御装置と、該液晶表示制御装置と接続されて上
記表示メモリに対する表示データの書き込みおよび上記
設定手段に対する情報の設定を行なうマイクロプロセッ
シング・ユニットと、上記液晶表示制御装置によって駆
動される液晶表示パネルとを備えてなることを特徴とす
る液晶表示装置。6. A liquid crystal display control device according to claim 1, connected to said liquid crystal display control device, for writing display data to said display memory and setting information for said setting means. A liquid crystal display device comprising: a microprocessing unit for performing the operation; and a liquid crystal display panel driven by the liquid crystal display control device.
−タを記憶する表示メモリと、 複数のパタ−ンを格納するキャラクタジェネレータメモ
リと、 読み出されたパターンデータに応じて画素の点灯・非点
灯を制御するセグメント信号を形成し出力するセグメン
トドライバと、 時分割にライン選択駆動するコモン信号を形成し出力す
るコモンドライバと、該コモンドライバによる時分割駆
動における駆動デューティを変更可能なタイミング発生
回路と、 液晶駆動バイアス比を変更可能な駆動バイアス回路と、 システムの動作電源電圧よりも高い液晶駆動電圧を発生
させる事が可能な昇圧回路と、 複数のコモン電極とセグメント電極を備えドットマトリ
クス状に配置された画素を有する液晶表示パネルを上記
セグメントドライバおよびコモンドライバの出力信号に
よって駆動してパタ−ン表示を行う液晶表示制御装置で
あって、 上記タイミング発生回路による駆動デューティを設定可
能な駆動デューティ設定手段と上記駆動バイアス回路に
おける駆動バイアス比を設定可能な駆動バイアス設定手
段とを設け、 上記駆動デューティ設定手段と駆動バイアス設定手段の
設定値を変更することで、上記液晶表示パネルの中央部
分の行に選択的に低デューティかつ低電圧駆動でキャラ
クタパタ−ンを表示可能に構成したことを特徴とする液
晶表示制御装置。7. A display memory for storing code data corresponding to a pattern to be displayed, a character generator memory for storing a plurality of patterns, and a pixel according to the read pattern data. A segment driver that forms and outputs a segment signal that controls the lighting and non-lighting of the LED, a common driver that forms and outputs a common signal for line-selective drive in a time-sharing manner, and the drive duty in time-sharing drive by the common driver can be changed A timing generator circuit, a drive bias circuit that can change the liquid crystal drive bias ratio, a booster circuit that can generate a liquid crystal drive voltage higher than the operating power supply voltage of the system, and multiple common electrodes and segment electrodes A liquid crystal display panel having pixels arranged in a dot matrix is provided with the segment driver and the common What is claimed is: 1. A liquid crystal display control device which performs pattern display by driving with an output signal of a driver, comprising: a drive duty setting means capable of setting a drive duty by said timing generation circuit; and a drive bias ratio in said drive bias circuit. A drive bias setting means is provided, and by changing the set values of the drive duty setting means and the drive bias setting means, a character pattern can be selectively driven at a low duty and a low voltage in a row at a central portion of the liquid crystal display panel. A liquid crystal display control device, characterized in that the liquid crystal display control device is configured to be able to display an image.
型液晶表示パネルを駆動する液晶表示制御回路であっ
て、 駆動デューティを設定するための第１レジスタと、 駆動バイアスを設定するための第２レジスタと、 上記液晶表示パネルの中央部分の１乃至複数の行に選択
的にドットパターンを表示するか否かを設定する第３レ
ジスタとを含む液晶表示制御回路。8. A liquid crystal display control circuit for driving a dot matrix type liquid crystal display panel capable of displaying a plurality of rows, comprising: a first register for setting a drive duty; and a second register for setting a drive bias. And a third register for setting whether or not to selectively display a dot pattern on one or more rows in a central portion of the liquid crystal display panel.
と、上記昇圧回路の昇圧倍率を設定する第４のレジスタ
を含む請求項８記載の液晶表示制御回路。9. The liquid crystal display control circuit according to claim 8, further comprising: a booster circuit capable of changing a boosting factor; and a fourth register for setting the boosting factor of the booster circuit.
合、上記第１レジスタ及び第２レジスタの値を変更する
請求項８記載の液晶表示制御回路。10. The liquid crystal display control circuit according to claim 8, wherein when changing the value of the third register, the values of the first register and the second register are changed.
ス型液晶表示パネルを駆動する液晶表示制御回路であっ
て、 駆動デューティを設定するための第１レジスタと、 駆動バイアスを設定するための第２レジスタと、 １つの電圧出力端子を有し、その昇圧倍率を変更可能な
１つの昇圧回路と、 上記昇圧回路の昇圧倍率を設定する第３のレジスタを含
む液晶表示制御回路。11. A liquid crystal display control circuit for driving a dot matrix type liquid crystal display panel capable of displaying a plurality of rows, comprising: a first register for setting a drive duty; and a second register for setting a drive bias. A liquid crystal display control circuit comprising: one booster circuit having one voltage output terminal and capable of changing the boosting factor; and a third register for setting the boosting factor of the booster circuit.
のコモン線駆動信号と複数のセグメント線駆動信号とを
時分割に順次出力する液晶表示制御回路であって、 出力するコモン線駆動信号の本数を設定するための第１
設定回路と、 駆動バイアスを設定するための第２設定回路と、 上記液晶表示パネルの中央付近に選択的にパターンを表
示するか否かを設定する第３設定回路とを含む液晶表示
制御回路。12. A liquid crystal display control circuit for sequentially outputting a plurality of common line drive signals and a plurality of segment line drive signals in a time division manner to drive a liquid crystal display panel, wherein the number of output common line drive signals is First for setting
A liquid crystal display control circuit comprising: a setting circuit; a second setting circuit for setting a driving bias; and a third setting circuit for setting whether to selectively display a pattern near the center of the liquid crystal display panel.
ルの中央付近に選択的にパターンを表示する事を指示す
る情報が設定された場合、上記第１設定回路によって出
力されるコモン線駆動信号の出力数を少なくし、かつ、
上記第２設定回路によって上記駆動バイアスを低下させ
るように設定することが可能とされる請求項１２記載の
液晶表示制御回路。13. A common line drive signal output by the first setting circuit when information indicating an instruction to selectively display a pattern near the center of the liquid crystal display panel is set in the third setting means. The number of outputs of the
13. The liquid crystal display control circuit according to claim 12, wherein the drive bias can be set to be reduced by the second setting circuit.
期間毎に複数のコモン線駆動信号を時分割に順次出力す
るように制御するタイミング制御回路を有し、上記タイ
ミング制御回路は、上記第１設定回路の設定が変更され
ても、上記１フレームの期間を一定に設定する機能を含
む液晶表示制御回路。14. The liquid crystal display control circuit includes a timing control circuit that controls a plurality of common line drive signals to be sequentially output in a time-division manner for each frame period. A liquid crystal display control circuit including a function of setting the period of one frame constant even when the setting of the setting circuit is changed.
装置と、 上記表示制御回路の動作を制御するマイクロプロセッサ
とを含む液晶表示システムであって、 上記液晶表示システムが待機モードとされるとき、上記
マイクロプロセッサは、上記液晶パネルの中央部分に選
択的にパターンを表示させるように、上記液晶表示制御
装置を制御する液晶表示システム。15. A liquid crystal display system comprising: a liquid crystal display panel; a liquid crystal display control device that displays a pattern on the liquid crystal display panel; and a microprocessor that controls an operation of the display control circuit. A liquid crystal display system that controls the liquid crystal display control device to selectively display a pattern in a central portion of the liquid crystal panel when the device is in a standby mode.
ムである請求項１５記載の液晶表示システム。16. The liquid crystal display system according to claim 15, wherein said liquid crystal display system is a telephone system.
ス表示部とセグメント表示部とを有し、 上記待機モードにされたとき、セグメント表示部分の一
部とトッドマトリックス表示の中央部分の複数の画素が
選択的に点灯される請求項１６記載の液晶表示システ
ム。17. The liquid crystal panel has a tod matrix display section and a segment display section, and when in the standby mode, a part of a segment display section and a plurality of pixels in a central section of the tod matrix display are selected. 17. The liquid crystal display system according to claim 16, which is turned on selectively.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11887998A JPH11311980A (en) | 1998-04-28 | 1998-04-28 | Liquid crystal display control equipment and liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11887998A JPH11311980A (en) | 1998-04-28 | 1998-04-28 | Liquid crystal display control equipment and liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11311980A true JPH11311980A (en) | 1999-11-09 |
Family
ID=14747399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11887998A Pending JPH11311980A (en) | 1998-04-28 | 1998-04-28 | Liquid crystal display control equipment and liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11311980A (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001290467A (en) * | 2000-04-05 | 2001-10-19 | Matsushita Electric Ind Co Ltd | Liquid crystal display device and information portable equipment |
| JP2003098992A (en) | 2001-09-19 | 2003-04-04 | Nec Corp | Method and circuit for driving display, and electronic equipment for portable use |
| US6624801B2 (en) | 2000-02-28 | 2003-09-23 | Nec Lcd Technologies, Ltd. | Display apparatus and portable electronic apparatus that can reduce consumptive power, and method of driving display apparatus |
| JP2005043914A (en) * | 2000-07-26 | 2005-02-17 | Hitachi Ltd | Display controller |
| US7068253B2 (en) | 2000-07-26 | 2006-06-27 | Renesas Technology Corporation | Liquid crystal display controller |
| WO2006134706A1 (en) * | 2005-06-15 | 2006-12-21 | Sharp Kabushiki Kaisha | Active matrix display apparatus |
| WO2006134853A1 (en) * | 2005-06-13 | 2006-12-21 | Sharp Kabushiki Kaisha | Display device, drive control device thereof, scan signal drive method, and drive circuit |
| JP2007183377A (en) * | 2006-01-06 | 2007-07-19 | Hitachi Kokusai Electric Inc | Display control device |
| US7483020B2 (en) | 2003-03-25 | 2009-01-27 | Seiko Epson Corporation | Display drive device, electro-optical device, electronic apparatus, and drive setup method of the display drive device |
| JP2009025677A (en) * | 2007-07-23 | 2009-02-05 | Renesas Technology Corp | Drive control circuit of liquid crystal panel and semiconductor device |
| JP2010170144A (en) * | 2000-07-26 | 2010-08-05 | Renesas Electronics Corp | Display control method and device |
| JP2014142556A (en) * | 2013-01-25 | 2014-08-07 | Mitsubishi Electric Corp | Display control device, display control method and program |
| WO2015008447A1 (en) * | 2013-07-18 | 2015-01-22 | パナソニック株式会社 | Gate driver circuit and image display device employing same |
-
1998
- 1998-04-28 JP JP11887998A patent/JPH11311980A/en active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624801B2 (en) | 2000-02-28 | 2003-09-23 | Nec Lcd Technologies, Ltd. | Display apparatus and portable electronic apparatus that can reduce consumptive power, and method of driving display apparatus |
| JP2001290467A (en) * | 2000-04-05 | 2001-10-19 | Matsushita Electric Ind Co Ltd | Liquid crystal display device and information portable equipment |
| JP2005043914A (en) * | 2000-07-26 | 2005-02-17 | Hitachi Ltd | Display controller |
| US7068253B2 (en) | 2000-07-26 | 2006-06-27 | Renesas Technology Corporation | Liquid crystal display controller |
| US8421829B2 (en) | 2000-07-26 | 2013-04-16 | Renesas Electronics Corporation | Liquid crystal display controller |
| US8130190B2 (en) | 2000-07-26 | 2012-03-06 | Renesas Electronics Corporation | Liquid crystal display controller |
| JP2010170144A (en) * | 2000-07-26 | 2010-08-05 | Renesas Electronics Corp | Display control method and device |
| US7453433B2 (en) | 2000-07-26 | 2008-11-18 | Renesas Technology Corp. | Liquid crystal display controller |
| US8823627B2 (en) | 2000-07-26 | 2014-09-02 | Renesas Electronics Corporation | Liquid crystal display controller |
| JP2003098992A (en) | 2001-09-19 | 2003-04-04 | Nec Corp | Method and circuit for driving display, and electronic equipment for portable use |
| US7483020B2 (en) | 2003-03-25 | 2009-01-27 | Seiko Epson Corporation | Display drive device, electro-optical device, electronic apparatus, and drive setup method of the display drive device |
| WO2006134853A1 (en) * | 2005-06-13 | 2006-12-21 | Sharp Kabushiki Kaisha | Display device, drive control device thereof, scan signal drive method, and drive circuit |
| US8519988B2 (en) | 2005-06-13 | 2013-08-27 | Sharp Kabushiki Kaisha | Display device and drive control device thereof, scan signal line driving method, and drive circuit |
| WO2006134706A1 (en) * | 2005-06-15 | 2006-12-21 | Sharp Kabushiki Kaisha | Active matrix display apparatus |
| JP2007183377A (en) * | 2006-01-06 | 2007-07-19 | Hitachi Kokusai Electric Inc | Display control device |
| JP2009025677A (en) * | 2007-07-23 | 2009-02-05 | Renesas Technology Corp | Drive control circuit of liquid crystal panel and semiconductor device |
| JP2014142556A (en) * | 2013-01-25 | 2014-08-07 | Mitsubishi Electric Corp | Display control device, display control method and program |
| WO2015008447A1 (en) * | 2013-07-18 | 2015-01-22 | パナソニック株式会社 | Gate driver circuit and image display device employing same |
| JPWO2015008447A1 (en) * | 2013-07-18 | 2017-03-02 | 株式会社Ｊｏｌｅｄ | Gate driver circuit and image display device using the same |
| US10235938B2 (en) | 2013-07-18 | 2019-03-19 | Joled Inc. | Gate driver circuit including variable clock cycle control, and image display apparatus including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100573640B1 (en) | Liquid crystal display controller | |
| US6262704B1 (en) | Method of driving display device, display device and electronic apparatus | |
| JP3588802B2 (en) | Electro-optical device and driving method thereof, liquid crystal display device and driving method thereof, driving circuit of electro-optical device, and electronic apparatus | |
| US9454793B2 (en) | Display control device and mobile electronic apparatus | |
| JP3750734B2 (en) | Scan line driving circuit, electro-optical device, electronic apparatus, and semiconductor device | |
| JPH11311980A (en) | Liquid crystal display control equipment and liquid crystal display device | |
| JP2007057554A (en) | Electro-optical device and electronic apparatus | |
| JP2003195828A (en) | Display device, information processor, display method, program, and recording medium | |
| US6667732B1 (en) | Method of driving liquid crystal device, liquid crystal device, and electronic instrument | |
| US7084866B2 (en) | Display driver apparatus, and electro-optical device and electronic equipment using the same | |
| JP3744827B2 (en) | Semiconductor device, display device, display panel, and electronic device | |
| JP2000122619A (en) | Driving method of liquid crystal display element | |
| JP2006317971A (en) | Mobile phone system and liquid crystal module | |
| JP2010044294A (en) | Electrooptical apparatus, its driving method, and electronic device | |
| JP2008097016A (en) | Mobile telephone system | |
| JP2004004816A (en) | Liquid crystal display controller | |
| JP2006133804A (en) | Liquid crystal display apparatus | |
| JP2003228346A (en) | Liquid crystal display device, and portable telephone and portable information terminal equipment provided therewith | |
| JPH10274964A (en) | Liquid crystal display device driving circuit | |
| JP2002169516A (en) | Liquid crystal display and drive control method therefor | |
| JPH11161234A (en) | Display microcomputer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040311 |