JPH11307591A - Semiconductor device and manufacture thereof and tab tape thereof - Google Patents

Semiconductor device and manufacture thereof and tab tape thereof

Info

Publication number
JPH11307591A
JPH11307591A JP10109348A JP10934898A JPH11307591A JP H11307591 A JPH11307591 A JP H11307591A JP 10109348 A JP10109348 A JP 10109348A JP 10934898 A JP10934898 A JP 10934898A JP H11307591 A JPH11307591 A JP H11307591A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
opening
tab tape
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10109348A
Other languages
Japanese (ja)
Inventor
Kenichiro Tsuji
賢一郎 辻
Akito Yoshida
田 章 人 吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10109348A priority Critical patent/JPH11307591A/en
Publication of JPH11307591A publication Critical patent/JPH11307591A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a TAB tape, which is superior in improved characteristics of a device and miniaturization, and connecting and sealing properties for the TAB tape and a semiconductor chip, the semiconductor device using this TAB tape, and a manufacturing method thereof. SOLUTION: An opening part 43 is formed on a resin base body 41 so that the opening part is larger than a semiconductor-chip mounting region 2. In the opening part 43, a grounding plane 42 is connected to a plurality of grounding leads 5 and supported. As a result, the potential of each connecting lead 45 is stabilized by the grounding plane 42. Furthermore, the grounding plane 42 has a ring-shaped pattern, and since the resin base body 41 is not present at the back-surface side in the resin encapsulating process after the semiconductor chip is mounted on the TAB tape, the sneaking around the resin into the surrounding part of the ground plane 42 is satisfactory and the filling property is superior.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、ＴＡＢテープ、こ
のＴＡＢテープに半導体チップが搭載された半導体装置
及びその製造方法に関する。The present invention relates to a TAB tape, a semiconductor device having a semiconductor chip mounted on the TAB tape, and a method of manufacturing the same.

【０００２】[0002]

【従来の技術】従来のＴＡＢテープを用いた半導体装置
は、ＴＡＢテープの複数の接地リード（又は電源リー
ド）が相互に接続されずに分離して形成されていた。こ
のため、それぞれの接地リード（又は電源リード）間に
おいて電位が同一でなく、装置としての電気的特性が良
好ではなかった。このため、多くの接地リード（又は電
源リード）を設けて接地（又は電源を供給）する必要が
生じ、全リードの本数に対する接地リード（又は電源リ
ード）の本数の占める割合が増加していく傾向があっ
た。2. Description of the Related Art In a conventional semiconductor device using a TAB tape, a plurality of ground leads (or power leads) of the TAB tape are formed separately without being connected to each other. For this reason, the potential is not the same between the ground leads (or the power supply leads), and the electrical characteristics of the device are not good. For this reason, it is necessary to provide a large number of ground leads (or power supply leads) to ground (or supply power), and the ratio of the number of ground leads (or power supply leads) to the total number of leads tends to increase. was there.

【０００３】また、特開平４−３２００５７号公報に開
示された装置では、ＴＡＢテープにおいて、接地ピンが
共通に接続されたアイランド状の接地プレーンが設けら
れている。しかし、接地プレーンの裏面側には接地プレ
ーンを支持するフィルムが存在する。このため、ＴＡＢ
テープのリードと半導体チップのパッドとの接続が困難
であると共に、接続後に半導体チップを樹脂で封止する
際の充填性に問題があった。Further, in the device disclosed in Japanese Patent Application Laid-Open No. 4-320057, an island-like ground plane to which ground pins are commonly connected is provided on a TAB tape. However, a film supporting the ground plane exists on the back side of the ground plane. For this reason, TAB
The connection between the leads of the tape and the pads of the semiconductor chip is difficult, and there is a problem in the filling property when the semiconductor chip is sealed with a resin after the connection.

【０００４】[0004]

【発明が解決しようとする課題】上述のように、従来の
半導体装置は複数の接地リード（又は電源リード）が相
互に接続されておらず、電位が同一ではないため特性の
劣化を招くという問題、あるいはこれを防止しようとす
ると接地リード（又は電源リード）の本数が増加して装
置の小型化の妨げになるという問題があった。さらに、
接地ピンを共通接続するアイランド状の接地プレーンを
有する装置では、ＴＡＢテープのリードと半導体チップ
のパッドとの接続が困難であり、また接続箇所を樹脂で
封止する際の充填性が悪いという問題があった。As described above, in the conventional semiconductor device, a plurality of ground leads (or power supply leads) are not connected to each other, and the potentials are not the same. In order to prevent this, there is a problem that the number of ground leads (or power leads) increases, which hinders miniaturization of the device. further,
In an apparatus having an island-shaped ground plane for commonly connecting ground pins, it is difficult to connect the TAB tape leads to the pads of the semiconductor chip, and the filling property when sealing the connection portion with resin is poor. was there.

【０００５】本発明は上記事情に鑑みてなされたもの
で、装置の特性の向上と小型化とを両立させ、またＴＡ
Ｂテープと半導体チップとの接続性及び樹脂による封止
性に優れたＴＡＢテープ、このＴＡＢテープを用いた半
導体装置及びその製造方法を提供することを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and achieves both improvement of the characteristics of the device and miniaturization.
It is an object of the present invention to provide a TAB tape having excellent connectivity between a B tape and a semiconductor chip and sealing property with a resin, a semiconductor device using the TAB tape, and a method of manufacturing the same.

【０００６】[0006]

【課題を解決するための手段】本発明の半導体装置は、
表面にパッドを有する半導体チップと、半導体チップの
パッドに接続されるリードを有するＴＡＢテープであっ
て、半導体チップよりも大きく開口部が形成された樹脂
基体と、前記樹脂基体の表面上から前記開口部内に向か
って延長するように設けられた前記リードと、前記リー
ドのうち共通電位用のリードに接続されて前記開口部内
で支持された共通電位用の配線体とを有し、前記リード
に前記パッドが接続された状態で前記配線体及び前記リ
ード上に半導体チップを実装する、前記ＴＡＢテープ
と、少なくとも前記ＴＡＢテープに実装された半導体チ
ップの表面と前記ＴＡＢテープの開口部とを覆うように
充填された樹脂とを備えたことを特徴とする。According to the present invention, there is provided a semiconductor device comprising:
What is claimed is: 1. A TAB tape having a semiconductor chip having pads on its surface, and a lead connected to pads of the semiconductor chip, wherein the resin base has an opening formed larger than the semiconductor chip; The lead provided so as to extend toward the inside of the unit, and a common-potential wiring body connected to the common-potential lead among the leads and supported in the opening, and the lead A semiconductor chip is mounted on the wiring body and the lead in a state where the pads are connected, so that the TAB tape covers at least a surface of the semiconductor chip mounted on the TAB tape and an opening of the TAB tape. And a filled resin.

【０００７】ここで、前記半導体チップは、前記パッド
として前記半導体チップ表面の周辺領域を囲むように外
周側パッドと、共通電位用の内周側パッドとが少なくと
も２列配置されており、前記配線体は前記内周側パッド
に接続され、前記リードは前記外周側パッドに接続され
るものであってもよい。In the semiconductor chip, at least two rows of outer peripheral pads and inner peripheral pads for a common potential are arranged as the pads so as to surround a peripheral area of the surface of the semiconductor chip. The body may be connected to the inner peripheral side pad, and the lead may be connected to the outer peripheral side pad.

【０００８】本発明のＴＡＢテープは、半導体チップの
実装領域に半導体チップよりも大きく開口部が形成され
た樹脂基体と、前記樹脂基体の表面上から前記開口部内
に向かって延長するように設けられたリードと、前記リ
ードのうち、共通電位用のリードに接続されて前記開口
部内で支持された共通電位用の配線体とを備えたことを
特徴とする。The TAB tape of the present invention is provided with a resin base having an opening formed in a semiconductor chip mounting area larger than the semiconductor chip, and extending from the surface of the resin base toward the inside of the opening. And a common potential wiring body connected to the common potential lead among the leads and supported in the opening.

【０００９】ここで、前記ＴＡＢテープは、前記配線体
が少なくとも１箇所開口されており、前記共通電位用の
リードと、前記開口部の少なくとも２箇所において前記
樹脂基体の表面上から前記開口部に向かって延長するよ
うに設けられた吊りピン状のリードとが接続されて前記
開口部において支持されたものであってもよい。Here, the TAB tape has at least one opening in the wiring body, and the lead for the common potential and the opening from at least two positions of the opening from the surface of the resin base to the opening. A suspension pin-shaped lead provided so as to extend toward the front may be connected to and supported by the opening.

【００１０】また、前記ＴＡＢテープは、前記配線体が
少なくとも１箇所開口されており、前記共通電位用のリ
ードと、信号の入出力に用いられないダミーリードとが
接続されて前記開口部において支持されていてもよい。In the TAB tape, the wiring body has at least one opening, and the common potential lead and a dummy lead not used for signal input / output are connected and supported in the opening. It may be.

【００１１】あるいは、前記ＴＡＢテープは、前記配線
体は少なくとも２つに分離されており、それぞれ複数の
共通電位用のリードに接続されて前記開口部において支
持されていてもよい。Alternatively, in the TAB tape, the wiring body may be separated into at least two, and each of the wiring bodies may be connected to a plurality of leads for a common potential and supported in the opening.

【００１２】本発明の半導体装置の製造方法は、半導体
チップの実装領域に半導体チップよりも大きく開口部が
形成された樹脂基体と、前記樹脂基体の表面上から前記
開口部内に向かって延長するように設けられたリード
と、前記リードのうち共通電位用のリードに接続されて
前記開口部内で支持された共通電位用の配線体とを有す
るＴＡＢテープの前記リードと半導体チップのパッドと
の位置決めを行う工程と、前記ＴＡＢテープの前記リー
ドと前記半導体チップの前記パッドとの接続を行う工程
と、少なくとも前記リードと前記パッドとの接続箇所
と、前記ＴＡＢテープの開口部とを封止するように、樹
脂を充填する工程とを備えたことを特徴とする。According to the method of manufacturing a semiconductor device of the present invention, a resin base having an opening formed in a semiconductor chip mounting area larger than the semiconductor chip is provided, and the resin base extends from the surface of the resin base toward the inside of the opening. A lead provided on the TAB tape and a pad of a semiconductor chip having a lead connected to the common potential lead among the leads and supported in the opening. Performing the step of connecting the leads of the TAB tape and the pads of the semiconductor chip, and sealing at least a connection portion between the leads and the pads and an opening of the TAB tape. And a step of filling a resin.

【００１３】[0013]

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【００１４】図１に、本発明の第１の実施の形態による
ＴＡＢテープの構造と、このＴＡＢテープに実装される
半導体チップの実装領域２を示す。FIG. 1 shows a structure of a TAB tape according to a first embodiment of the present invention and a mounting area 2 of a semiconductor chip mounted on the TAB tape.

【００１５】ポリイミドフィルム等から成る樹脂基体４
１において、半導体チップの実装領域２に、半導体チッ
プよりも面積が大きい開口部４３が形成されている。樹
脂基体４１の表面上には、開口部４３の周囲を囲むよう
に接地リード４５、電源又は信号リード４６が放射状に
設けられており、リード４５及び４６の先端は開口部４
３内に延長され、その表面及び裏面にはボンディング部
４４が形成されている。このボンディング部４４は、半
導体チップを表面側又は裏面側から実装するときに半導
体チップ上のパッドに接続される。また、リード４５及
び４６の樹脂基体４１上の先端にはハンダ等から成るボ
ール４７が設けられている。ＴＡＢテープに半導体チッ
プを実装し樹脂で封入して得られた半導体装置を、図示
されていない例えばプリント配線基板上に実装する際
に、プリント配線の端子にこのボール４７が接続され
る。A resin substrate 4 made of a polyimide film or the like
1, an opening 43 having an area larger than that of the semiconductor chip is formed in the mounting region 2 of the semiconductor chip. A ground lead 45 and a power supply or signal lead 46 are radially provided on the surface of the resin base 41 so as to surround the periphery of the opening 43.
3, a bonding portion 44 is formed on the front surface and the back surface. The bonding portion 44 is connected to a pad on the semiconductor chip when the semiconductor chip is mounted from the front side or the back side. Balls 47 made of solder or the like are provided at the tips of the leads 45 and 46 on the resin base 41. When a semiconductor device obtained by mounting a semiconductor chip on a TAB tape and encapsulating with a resin is mounted on, for example, a printed wiring board (not shown), the balls 47 are connected to terminals of the printed wiring.

【００１６】開口部４３の内部に、リング状の接地プレ
ーン４２が位置している。複数の接地リード４５の先端
が延長されてこの接地プレーン４２に接続されているこ
とで、開口部４３内において接地プレーン４２が支持さ
れている。他の電源又は信号リード４６の先端は、接地
プレーン４２に接続されていない。A ring-shaped ground plane 42 is located inside the opening 43. The ground plane 42 is supported in the opening 43 by extending the ends of the plurality of ground leads 45 and connecting them to the ground plane 42. The tips of the other power or signal leads 46 are not connected to the ground plane 42.

【００１７】このように、接地リード４５が全て接地プ
レーン４２に共通接続されることで、全ての接地リード
４５の接地電位が等しくなる。従って、接地リード４５
の本数を増加させなくとも装置の電気的特性を向上させ
ることができるので、装置の小型化に寄与する。As described above, since all the ground leads 45 are commonly connected to the ground plane 42, the ground potentials of all the ground leads 45 become equal. Therefore, the ground lead 45
Since the electrical characteristics of the device can be improved without increasing the number of devices, the size of the device can be reduced.

【００１８】また、本実施の形態によるＴＡＢテープに
半導体チップを実装する場合、後述するように、接地プ
レーン４２の裏面側には樹脂基体４１が存在せず開口部
４３内において接地リード４５により支持されている。
よって、樹脂で封止する際の樹脂の回り込みが良好で封
止性に優れている。When the semiconductor chip is mounted on the TAB tape according to the present embodiment, the resin base 41 does not exist on the back side of the ground plane 42 and is supported by the ground leads 45 in the opening 43 as described later. Have been.
Therefore, when the resin is sealed, the wraparound of the resin is good and the sealing property is excellent.

【００１９】図２に、本発明の第２の実施の形態による
ＴＡＢテープの構造と、このＴＡＢテープに実装される
半導体チップの実装領域１を示す。FIG. 2 shows a structure of a TAB tape according to a second embodiment of the present invention and a mounting area 1 of a semiconductor chip mounted on the TAB tape.

【００２０】上記第１の実施の形態と同様に、樹脂基体
１１に半導体チップよりも大きく開口部１４が形成され
ている。樹脂基体１１の表面上には、開口部１４を囲む
ように接地リード１６、電源又は信号リード１７が放射
状に設けられ、リード１６及び１７の先端は開口部１４
内に延長され、その表面及び裏面にはボンディング部１
５が形成されている。このボンディング部１５は、半導
体チップのパッドに接続される。また、リード１６及び
１７の樹脂基体１１上の先端にはボール１８が設けられ
ている。As in the first embodiment, the opening 14 is formed in the resin base 11 larger than the semiconductor chip. On the surface of the resin base 11, a ground lead 16 and a power supply or signal lead 17 are provided radially so as to surround the opening 14.
And a bonding part 1 on its front and back surfaces.
5 are formed. This bonding portion 15 is connected to a pad of the semiconductor chip. Balls 18 are provided at the tips of the leads 16 and 17 on the resin base 11.

【００２１】開口部１４の内部に、リング状の接地プレ
ーン１２が位置している。複数の接地リード１６の先端
が延長されてこの接地プレーン１２に接続されているこ
とで、開口部１４内において接地プレーン１２が支持さ
れている。他の電源又は信号リード１７の先端は、接地
プレーン１２に接続されていない。The ring-shaped ground plane 12 is located inside the opening 14. The ground planes 12 are supported in the openings 14 because the ends of the plurality of ground leads 16 are extended and connected to the ground plane 12. The tip of another power or signal lead 17 is not connected to the ground plane 12.

【００２２】このように、接地リード１６が全て接地プ
レーン１２に共通接続されることで、全ての接地リード
１６の電位が等しくなる。従って、接地リード１６の本
数を増加させなくとも、装置の電気的特性を向上させる
ことができる。As described above, since all the ground leads 16 are commonly connected to the ground plane 12, the potentials of all the ground leads 16 become equal. Therefore, the electrical characteristics of the device can be improved without increasing the number of ground leads 16.

【００２３】さらに、上記ＴＡＢテープに実装される本
実施の形態による半導体チップは、接地プレーン１２の
ボンディング部１３とリード１６及び１７のボンディン
グ部１５とにそれぞれ接続されるように、半導体チップ
の周辺領域を囲むようにパッドが複数列配置されてい
る。内周側のパッドが接地プレーン１２のボンディング
部１３に直接ボンディング接続され、外周側のパッドが
接地リード１６、又は電源又は信号リード１７のボンデ
ィング部１５にボンディング接続される。Further, the semiconductor chip according to the present embodiment mounted on the TAB tape is connected to the bonding portion 13 of the ground plane 12 and the bonding portion 15 of the leads 16 and 17 so as to be connected to the periphery of the semiconductor chip. Pads are arranged in a plurality of rows so as to surround the region. The pad on the inner peripheral side is directly bonded to the bonding portion 13 of the ground plane 12, and the pad on the outer peripheral side is connected to the bonding portion 15 of the ground lead 16 or the power supply or signal lead 17.

【００２４】このように、半導体チップにパッドが複数
列配置されているので、このうちの１列のパッドを接地
用に用いて接地プレーン１２に接続し、他のパッドを電
源又は信号用に用いることができる。従って、半導体チ
ップの接地用のパッドと接地プレーン１２とが直接接続
されることにより、配線に寄生する抵抗や容量等の影響
を殆ど受けないので電気的特性が向上する。また、電気
的特性を低下させずに半導体チップの接地用パッドの数
を削減することも可能で、多くのパッドを信号用に用い
ることができる。よって、半導体チップの面積の縮小に
寄与することができる。As described above, since a plurality of rows of pads are arranged on the semiconductor chip, one row of the pads is used for grounding and is connected to the ground plane 12, and the other pads are used for power supply or signal. be able to. Therefore, since the grounding pad of the semiconductor chip is directly connected to the ground plane 12, the electrical characteristics are improved because there is almost no influence of parasitic resistance or capacitance on the wiring. Further, the number of ground pads of the semiconductor chip can be reduced without deteriorating electrical characteristics, and many pads can be used for signals. Therefore, it is possible to contribute to a reduction in the area of the semiconductor chip.

【００２５】本発明の第３の実施の形態によるＴＡＢテ
ープは、図３に示されるような構造を有している。樹脂
基体２１に開口部２４が形成され、開口部２４を囲むよ
うに接地リード２５、電源又は信号リード２６が設けら
れている。リード２５及び２６の先端が開口部２４の内
部まで延長され、表面及び裏面にボンディング部２３が
形成されている。開口部２４内にリング状の接地プレー
ン２２が配置され、接地リード２５の先端が接地プレー
ン２２に接続されて接地プレーン２２が支持されてい
る。The TAB tape according to the third embodiment of the present invention has a structure as shown in FIG. An opening 24 is formed in the resin base 21, and a ground lead 25 and a power supply or signal lead 26 are provided so as to surround the opening 24. The tips of the leads 25 and 26 extend to the inside of the opening 24, and the bonding portions 23 are formed on the front and back surfaces. A ring-shaped ground plane 22 is arranged in the opening 24, and the tip of a ground lead 25 is connected to the ground plane 22 to support the ground plane 22.

【００２６】上記第２の実施の形態では、周辺領域にパ
ッドが複数列配置された半導体チップを実装の対象とし
ている。これに対し、本実施の形態では上記第１の実施
の形態と同様に、周辺領域に１列パッドが配置された通
常の半導体チップを実装する。このため、接地プレーン
２２にはボンディング部は設けられておらず、リード２
５又は２６のボンディング部２３と半導体チップのパッ
ドとが接続される。In the second embodiment, a semiconductor chip in which pads are arranged in a plurality of rows in a peripheral region is to be mounted. On the other hand, in the present embodiment, as in the first embodiment, a normal semiconductor chip having one row of pads arranged in the peripheral region is mounted. For this reason, no bonding portion is provided on the ground plane 22, and the lead 2
5 or 26 bonding portions 23 are connected to pads of the semiconductor chip.

【００２７】また、上記第１、第２の実施の形態と異な
り、接地プレーン２２に接続されているのは接地リード
２５のみでなく、外部装置との間で信号の入出力に用い
られないダミーリード２８も接続されている。ＴＡＢテ
ープには、汎用性を持たせるために、一般に数多くのリ
ードが形成されている。しかし、リードの先端に形成す
るボール２７の数には実装上の制約があるので、信号の
入出力に用いられず先端にボール２７が形成されないダ
ミーリード２８が存在する。このようなダミーリード２
８も接地プレーン２２に接続することで、接地プレーン
２２の電位及び接地リード２５の電位を安定化させ、特
性を向上させることができる。Unlike the first and second embodiments, the ground plane 22 is connected not only to the ground lead 25 but also to a dummy not used for inputting / outputting signals to / from an external device. The lead 28 is also connected. A large number of leads are generally formed on a TAB tape in order to provide versatility. However, there are restrictions on the number of balls 27 formed at the tips of the leads, and therefore there are dummy leads 28 that are not used for signal input / output and do not have the balls 27 formed at the tips. Such a dummy lead 2
8 is also connected to the ground plane 22, so that the potential of the ground plane 22 and the potential of the ground lead 25 can be stabilized, and the characteristics can be improved.

【００２８】本発明の第４の実施の形態によるＴＡＢテ
ープは、図４に示されるような構成を備えている。樹脂
基体３１に開口部３４が形成され、開口部３４を囲むよ
うに接地リード３６、電源又は信号リード３７が設けら
れている。リード３６及び３７の先端が開口部３４の内
部まで延長され、表面及び裏面にボンディング部３５が
形成されている。開口部３４内にリング状の接地プレー
ン３２が配置され、接地リード３６の先端が接地プレー
ン３２に接続されて接地プレーン３２が支持されてい
る。The TAB tape according to the fourth embodiment of the present invention has a configuration as shown in FIG. An opening 34 is formed in the resin base 31, and a ground lead 36 and a power supply or signal lead 37 are provided so as to surround the opening 34. The tips of the leads 36 and 37 are extended to the inside of the opening 34, and the bonding portions 35 are formed on the front and back surfaces. A ring-shaped ground plane 32 is arranged in the opening 34, and the tip of a ground lead 36 is connected to the ground plane 32 to support the ground plane 32.

【００２９】さらに、本実施の形態では樹脂基体３１の
表面上に、リード３６、３７よりも幅が太い吊りピン状
のリード３３が形成されており、このリード３３の先端
が接地プレーン３２の四隅に接続されている。即ち、接
地プレーン３２が接地リード３６のみならずリード３３
によっても支持されている。このため、ＴＡＢテープの
製造工程、あるいはＴＡＢテープに半導体チップを実装
する工程において、接地プレーン３２が曲がるなどの不
具合が発生することをより確実に防止することができ
る。Further, in the present embodiment, on the surface of the resin base 31, a lead 33 in the form of a hanging pin, which is wider than the leads 36 and 37, is formed. It is connected to the. That is, the ground plane 32 is not only the ground lead 36 but also the lead 33.
It is also supported by For this reason, in the manufacturing process of the TAB tape or the process of mounting the semiconductor chip on the TAB tape, it is possible to more reliably prevent a problem such as bending of the ground plane 32 from occurring.

【００３０】さらに、接地リード３６の他に、幅が太く
配線抵抗が小さい吊りピン状のリード３３が接地プレー
ン３２に接続されているので、接地プレーン３２及び接
地リード３６の電位が安定し特性が向上する。またリー
ド３３の幅が太いために自己インダクタンスが低く、耐
雑音性等の電気的特性を低下させることなく接地リード
３６の本数を減らすことが可能である。Further, in addition to the grounding lead 36, a hanging pin-shaped lead 33 having a large width and a small wiring resistance is connected to the grounding plane 32, so that the potentials of the grounding plane 32 and the grounding lead 36 are stabilized and the characteristics are improved. improves. Further, since the width of the lead 33 is large, the self-inductance is low, and the number of the ground leads 36 can be reduced without deteriorating electrical characteristics such as noise resistance.

【００３１】本発明の第５の実施の形態によるＴＡＢテ
ープ及び半導体チップの実装領域は、図５に示されるよ
うである。上記実施の形態と同様に、樹脂基体５１に開
口部５４が形成され、開口部５４を囲むように接地リー
ド５５、電源又は信号リード５６が放射状に設けられて
いる。リード５５及び５６の先端が開口部５４内に延長
され、その表面及び裏面にはボンディング部５７が形成
されている。このボンディング部５７は、半導体チップ
を実装するときに半導体チップ上のパッドに接続され
る。リード５５及び５６の他方の先端にはボール５７が
設けられている。The mounting area of the TAB tape and the semiconductor chip according to the fifth embodiment of the present invention is as shown in FIG. As in the above embodiment, an opening 54 is formed in the resin base 51, and a ground lead 55 and a power supply or signal lead 56 are provided radially so as to surround the opening 54. The tips of the leads 55 and 56 extend into the opening 54, and a bonding portion 57 is formed on the front and back surfaces. The bonding portion 57 is connected to a pad on the semiconductor chip when mounting the semiconductor chip. A ball 57 is provided at the other end of the leads 55 and 56.

【００３２】上記第１〜第４の実施の形態では、接地プ
レーンがリング状の形状を有している。これに対し、本
実施の形態では接地プレーン５２が平板状でかつ１つ又
は複数の穴５２が開口されている。複数の接地リード５
５の先端が延長されてこの接地プレーン５２に接続され
て、開口部５４内において接地プレーン５２が支持され
ている。In the first to fourth embodiments, the ground plane has a ring shape. On the other hand, in the present embodiment, the ground plane 52 is flat and one or more holes 52 are opened. Multiple grounding leads 5
5 is extended and connected to the ground plane 52, and the ground plane 52 is supported in the opening 54.

【００３３】上記第１〜第４の実施の形態と同様に、接
地プレーン５２に接地リード５５が接続されているの
で、接地リード５５の電位が等しくなり電気的特性が向
上する。さらに、接地プレーン５２の形状は上記実施の
形態と異なりリング状ではないが、１つ又は複数の穴５
２が形成されている。よって、半導体チップを実装した
後の樹脂封止工程において、樹脂の回り込みが良く封止
性に優れている。As in the first to fourth embodiments, since the ground lead 55 is connected to the ground plane 52, the potential of the ground lead 55 is equalized and the electrical characteristics are improved. Further, the shape of the ground plane 52 is not a ring shape unlike the above embodiment, but one or more holes 5 are provided.
2 are formed. Therefore, in the resin sealing step after the mounting of the semiconductor chip, the resin wraparound is good and the sealing property is excellent.

【００３４】図６に、本発明の第６の実施の形態による
ＴＡＢテープを示す。本実施の形態では、樹脂基体６１
の開口部６４の内部において、４つの棒状の接地プレー
ン６２が開口部６４のそれぞれの辺に沿って配置されて
いる。それぞれの接地プレーン６２には複数の接地リー
ド６５の一端が接続されて櫛型の形状を呈しており、開
口部６４内において支持されている。FIG. 6 shows a TAB tape according to a sixth embodiment of the present invention. In the present embodiment, the resin base 61
, Four rod-shaped ground planes 62 are arranged along each side of the opening 64. One end of each of a plurality of ground leads 65 is connected to each of the ground planes 62 to form a comb shape, and is supported in the opening 64.

【００３５】本実施の形態によれば、上記第１〜第５の
実施の形態と同様に、接地プレーン６２に複数の接地リ
ード６５が共通に接続されて接地電位が安定するので、
電気的特性に優れている。また、上記第１〜第５の実施
の形態は接地プレーンが一つ設けられ、全ての接地リー
ドが接地プレーンに共通に接続されている。これに対
し、本実施の形態では接地プレーン６２が複数個設けら
れ、相互に電気的に分離している。よって、全ての接地
プレーンを接地リードに接続せずに、例えば電源リード
等の他の電位の安定化のために用いてもよい。さらに、
接地プレーン６２が位置した領域を除き、開口部６４内
の多くの領域が空いているので、樹脂の回り込みが良く
充填性及び封止性に優れている。According to this embodiment, as in the first to fifth embodiments, a plurality of ground leads 65 are commonly connected to the ground plane 62 to stabilize the ground potential.
Excellent electrical characteristics. In the first to fifth embodiments, one ground plane is provided, and all the ground leads are commonly connected to the ground plane. On the other hand, in the present embodiment, a plurality of ground planes 62 are provided and are electrically separated from each other. Therefore, all the ground planes may be used for stabilizing other potentials such as a power supply lead without connecting to the ground lead. further,
Except for the area where the ground plane 62 is located, many areas in the opening 64 are vacant, so that the resin wraps well and is excellent in filling property and sealing property.

【００３６】本発明の第７の実施の形態は、上記第２の
実施の形態におけるパッドが複数列配置された半導体チ
ップと、上記第４の実施の形態における吊りピン状のリ
ード３３により支持されたリング状の接地プレート３２
を電源リードとして用いたものと、上記第６の実施の形
態における複数の櫛型状の接地リード６２とを組み合わ
せたものに相当し、接地電位及び電源電位をそれぞれ安
定化させるものである。In a seventh embodiment of the present invention, a semiconductor chip in which a plurality of rows of pads are arranged in the second embodiment is supported by the hanging pin-shaped leads 33 in the fourth embodiment. Ring-shaped ground plate 32
Is used as a power supply lead and a plurality of comb-shaped ground leads 62 of the sixth embodiment are combined, and stabilizes the ground potential and the power supply potential, respectively.

【００３７】樹脂基体７１の開口部７７内において、リ
ング上の電源プレーン７２が配置され、その表面上には
ボンディング部７３が形成されている。このボンディン
グ部７３は、図示されていない半導体チップの内周側の
列に配置されたパッドと接続される。電源プレーン７２
の四隅には、吊りピン状の太いリード７４が接続されて
おり、電源プレーン７２を支持している。In the opening 77 of the resin base 71, a power supply plane 72 on the ring is arranged, and a bonding portion 73 is formed on the surface thereof. The bonding portion 73 is connected to a pad arranged in a row on the inner peripheral side of a semiconductor chip (not shown). Power plane 72
A thick lead 74 in the form of a hanging pin is connected to the four corners and supports the power plane 72.

【００３８】開口部７７内であって電源プレーン７２の
外側に、相互に分離された４つの接地プレーン７５が配
置されている。それぞれの接地プレーン７５には複数の
接地リード７８が接続されており、接地プレーン７５を
支持している。この接地リード７８と、接地プレーン７
５に接続されていない信号リード７９の表面上にはそれ
ぞれボンディング部７６が形成されており、図示されて
いない半導体チップの外周側の列に設けられたパッドと
接続される。Four ground planes 75 separated from each other are arranged in the opening 77 and outside the power supply plane 72. A plurality of ground leads 78 are connected to each ground plane 75 and support the ground plane 75. The ground lead 78 and the ground plane 7
Bonding portions 76 are formed on the surfaces of the signal leads 79 not connected to 5, respectively, and are connected to pads provided on a row on the outer peripheral side of a semiconductor chip (not shown).

【００３９】このような構成を備えた本実施の形態によ
れば、上記第２、第４及び第６の実施の形態におけるそ
れぞれの効果と、接地電位のみならず電源電位も安定化
させる効果とを同時に得ることができる。即ち、半導体
チップの２列のパッドのうち、内側のパッドを電源プレ
ーン７２に直接接続するので、電源電位をより安定化さ
せることができる。また、複数の接地リード７８を接地
プレーン７５に接続することで各々の接地リード７８の
接地電位が安定し、電気的特性が向上する。さらに、電
源プレーン７２がリング状の形状を有し、接地プレーン
７５が４つに分離されて配置されているので、樹脂基体
７１の開口部７７において空間が空いており、樹脂の充
填性及び封止性に優れている。According to the present embodiment having such a configuration, the respective effects of the second, fourth, and sixth embodiments, the effect of stabilizing not only the ground potential but also the power supply potential can be obtained. Can be obtained at the same time. That is, since the inner pads of the two rows of pads of the semiconductor chip are directly connected to the power supply plane 72, the power supply potential can be further stabilized. Further, by connecting the plurality of ground leads 78 to the ground plane 75, the ground potential of each ground lead 78 is stabilized, and the electrical characteristics are improved. Furthermore, since the power supply plane 72 has a ring shape and the ground plane 75 is arranged so as to be separated into four parts, a space is open in the opening 77 of the resin base 71, and the resin filling property and sealing property are reduced. Excellent stopping performance.

【００４０】次に、上述した第１〜第７の実施の形態に
よる半導体装置を製造する方法について説明する。この
製造方法は、各実施の形態におけるＴＡＢテープに半導
体チップを搭載してボンディングを行い、半導体チップ
とリードとの接続箇所及びＴＡＢテープの開口部に樹脂
を充填して封止する方法に関する。図８（ａ）〜（ｃ）
に素子の平面を示し、図８におけるＡ−Ａ線に沿う縦断
面構造を図９（ａ）〜（ｃ）に示す。ここで、図８及び
図９に略図として示された接地プレーン８３の形状は第
１〜第３の実施の形態のようにリング状であって、第４
〜第７の実施の形態における接地プレーンあるいは電源
プレーンとは異なる。しかし、製造工程はいずれの実施
の形態も以下のものと同様である。Next, a method of manufacturing the semiconductor device according to the above-described first to seventh embodiments will be described. This manufacturing method relates to a method in which a semiconductor chip is mounted on a TAB tape in each embodiment to perform bonding, and a connection portion between the semiconductor chip and a lead and an opening of the TAB tape are filled with a resin and sealed. 8 (a) to 8 (c)
9 shows a plan view of the element, and FIGS. 9A to 9C show vertical cross-sectional structures along the line AA in FIG. Here, the shape of the ground plane 83 schematically shown in FIGS. 8 and 9 is ring-shaped as in the first to third embodiments, and
Different from the ground plane or the power plane in the seventh embodiment. However, the manufacturing steps are the same as those described below in each embodiment.

【００４１】図８（ａ）に示されたように、樹脂基体８
１の開口部８２内において接地プレーン８３が接地リー
ド８４により支持され、電源又は信号リード８５と接地
リード８４とは分離している。接地リード８４、電源又
は信号リード８５の一端には、ボール８６が形成されて
いる。図９（ａ）に示されたように、接地プレーン８
３、接地リード８４は樹脂基体８１の上面側に設けられ
ており、接地プレーン８３の下面側には開口部８２があ
り樹脂基体８１は存在しない。パッド９２が設けられた
半導体チップ９１の表面上に、矢印Ｂの方向に沿って樹
脂基体８１の下面側が載置される。As shown in FIG. 8A, as shown in FIG.
In one opening 82, a ground plane 83 is supported by a ground lead 84, and the power supply or signal lead 85 and the ground lead 84 are separated. A ball 86 is formed at one end of the ground lead 84 and the power supply or signal lead 85. As shown in FIG. 9A, the ground plane 8
3. The ground lead 84 is provided on the upper surface side of the resin base 81, and has an opening 82 on the lower surface side of the ground plane 83, and the resin base 81 does not exist. The lower surface of the resin base 81 is placed on the surface of the semiconductor chip 91 provided with the pads 92 along the direction of arrow B.

【００４２】図８（ｂ）及び図９（ｂ）に示されたよう
に、半導体チップ９１のパッド９２と、接地リード８
４、電源又は信号リード８５の図示されていないボンデ
ィング部、第１の実施の形態ではさらに接地プレーン８
３に設けられた図示されていないボンディング部とが一
致するように、両者が位置決めされてボンディング接続
が行われる。As shown in FIGS. 8B and 9B, the pad 92 of the semiconductor chip 91 and the ground lead 8
4, a bonding portion (not shown) of the power supply or signal lead 85, and a ground plane 8 in the first embodiment.
3 are positioned so that the bonding portion (not shown) provided in 3 coincides with the bonding portion.

【００４３】図８（ｃ）及び図９（ｃ）に示されたよう
に、半導体チップ９１のパッド９２とリード８４、８５
との接続箇所及び開口部８２を覆うように、樹脂９３が
充填されて封止される。As shown in FIGS. 8C and 9C, the pads 92 and the leads 84 and 85 of the semiconductor chip 91 are formed.
The resin 93 is filled and sealed so as to cover a connection portion with the opening and the opening 82.

【００４４】接地プレーン８３は開口部８２内において
接地リード８４により支持されており、その裏面側には
ＴＡＢテープの樹脂基体８１は設けられていない。この
ため、接地プレーン８３及びリード８４、８５に実装さ
れた半導体チップ９１を樹脂で封止する際に、樹脂の回
り込みが良好で充填性及び封止性に優れ、歩留まりを向
上させることができる。さらに、上記実施の形態は接地
プレーン又は電源プレーンがリング状の形状をし、また
は少なくとも１箇所開口されており、あるいは相互に分
離された構造を有しているので、リングの内部やリング
の周囲にも樹脂が回り込むことが可能であり、より封止
性を高めることができる。The ground plane 83 is supported in the opening 82 by the ground lead 84, and the resin base 81 of the TAB tape is not provided on the back surface thereof. Therefore, when the semiconductor chip 91 mounted on the ground plane 83 and the leads 84 and 85 is sealed with the resin, the resin wraparound is good, the filling property and the sealing property are excellent, and the yield can be improved. Further, in the above embodiment, since the ground plane or the power plane has a ring shape, is open at least at one place, or has a structure separated from each other, the inside of the ring or the periphery of the ring is provided. The resin can also flow around, and the sealing property can be further improved.

【００４５】また、図９に示された工程では、樹脂基体
８１の両面のうち、ボール８６が形成されていない裏面
側を半導体チップ９１上に載置し、リード８４と半導体
チップ９１のパッド９２とを接続している。しかし、ボ
ール８６が形成されている樹脂基体８１の表面上から半
導体チップ９１を搭載し、リード８４とパッド９２とを
接続するようにして実装してもよい。このように、上記
実施の形態によるＴＡＢテープは、半導体チップの実装
面として表面及び裏面のいずれも用いることができる。
従って、半導体装置の外部端子のタイプによって制約を
受けることがない。例えば、上記第１〜第７の実施の形
態として示されたようなＢＧＡ（Ball Gate Array ）タ
イプの他に、ＴＣＰ（Tape Carrier Package）タイプ
等、いずれのタイプに対しても本発明による半導体装置
を用いることができる。In the step shown in FIG. 9, the back surface of the resin substrate 81, on which the balls 86 are not formed, is placed on the semiconductor chip 91, and the leads 84 and the pads 92 of the semiconductor chip 91 are mounted. And are connected. However, the semiconductor chip 91 may be mounted on the surface of the resin base 81 on which the balls 86 are formed, and may be mounted so that the leads 84 and the pads 92 are connected. As described above, the TAB tape according to the above embodiment can use both the front surface and the back surface as the mounting surface of the semiconductor chip.
Therefore, there is no restriction by the type of the external terminal of the semiconductor device. For example, in addition to the BGA (Ball Gate Array) type as shown in the first to seventh embodiments, the TCP (Tape Carrier Package) type and other types of semiconductor devices according to the present invention. Can be used.

【００４６】上述した実施の形態は一例であり、本発明
を限定するものではない。例えば、上記第１〜第６の実
施の形態はいずれも接地リードを接地プレーンに共通接
続することによって、接地電位を全て等しくしている。
しかし、接地リードに限らず例えば電源リードのように
電位を共通にする複数のリードに対して各々の実施の形
態を適用することで、複数のリード間で電位を等しくす
るように構成してもよい。また、第４の実施の形態では
接地プレーン３２に４本の吊りピン状のリード３３が接
続されている。しかし、このような吊りピン状のリード
は４本に限らず、２本以上設けられていれば接地プレー
ン３２を支持する強度を高めることができる。The above-described embodiment is merely an example, and does not limit the present invention. For example, in all of the first to sixth embodiments, the ground leads are commonly connected to the ground plane, so that the ground potentials are all equal.
However, the present invention is not limited to the ground lead, and may be configured to equalize the potential among the plurality of leads by applying each embodiment to a plurality of leads having a common potential such as a power supply lead. Good. In the fourth embodiment, four hanging pin-shaped leads 33 are connected to the ground plane 32. However, the number of such suspension pin-shaped leads is not limited to four, and if two or more leads are provided, the strength for supporting the ground plane 32 can be increased.

【００４７】[0047]

【発明の効果】以上説明したように、本発明の半導体装
置及びその製造方法、並びにＴＡＢテープによれば、接
地電位、電源電位等の複数の共通電位用のリードを共通
電位用のプレーンに接続することで、各々のリード間で
電位差が減少して電位が安定化し、電気的特性が向上す
る。さらに、樹脂基体の開口部においてプレーンが樹脂
基体ではなくリードにより支持されて空間が空いている
ので、樹脂の回り込みが良く充填性、封止性に優れ、装
置の信頼性を向上させることができる。As described above, according to the semiconductor device and the method of manufacturing the same, and the TAB tape of the present invention, a plurality of leads for a common potential such as a ground potential and a power supply potential are connected to a plane for a common potential. By doing so, the potential difference between each lead is reduced, the potential is stabilized, and the electrical characteristics are improved. Further, since the plane is supported by the lead instead of the resin base in the opening of the resin base and the space is open, the resin can be easily wrapped around, the filling property and the sealing property are excellent, and the reliability of the device can be improved. .

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施の形態によるＴＡＢテープ
と、ＴＡＢテープに実装される半導体チップの実装領域
とを示した平面図。FIG. 1 is a plan view showing a TAB tape according to a first embodiment of the present invention and a mounting area of a semiconductor chip mounted on the TAB tape.

【図２】本発明の第２の実施の形態によるＴＡＢテープ
と、ＴＡＢテープに実装される半導体チップの実装領域
とを示した平面図。FIG. 2 is a plan view showing a TAB tape according to a second embodiment of the present invention and a mounting area of a semiconductor chip mounted on the TAB tape.

【図３】本発明の第３の実施の形態によるＴＡＢテープ
と、ＴＡＢテープに実装される半導体チップの実装領域
とを示した平面図。FIG. 3 is a plan view showing a TAB tape according to a third embodiment of the present invention and a mounting area of a semiconductor chip mounted on the TAB tape.

【図４】本発明の第４の実施の形態によるＴＡＢテープ
と、ＴＡＢテープに実装される半導体チップの実装領域
とを示した平面図。FIG. 4 is a plan view showing a TAB tape according to a fourth embodiment of the present invention and a mounting area of a semiconductor chip mounted on the TAB tape.

【図５】本発明の第５の実施の形態によるＴＡＢテープ
と、ＴＡＢテープに実装される半導体チップの実装領域
とを示した平面図。FIG. 5 is a plan view showing a TAB tape according to a fifth embodiment of the present invention and a mounting area of a semiconductor chip mounted on the TAB tape.

【図６】本発明の第６の実施の形態によるＴＡＢテープ
と、ＴＡＢテープに実装される半導体チップの実装領域
とを示した平面図。FIG. 6 is a plan view showing a TAB tape according to a sixth embodiment of the present invention and a mounting area of a semiconductor chip mounted on the TAB tape.

【図７】本発明の第７の実施の形態によるＴＡＢテープ
と、ＴＡＢテープに実装される半導体チップの実装領域
とを示した平面図。FIG. 7 is a plan view showing a TAB tape according to a seventh embodiment of the present invention and a mounting area of a semiconductor chip mounted on the TAB tape.

【図８】上記第１〜第７の実施の形態によるＴＡＢテー
プを用いて半導体装置を製造するときの工程を示した平
面図。FIG. 8 is a plan view showing a step of manufacturing a semiconductor device using the TAB tape according to the first to seventh embodiments.

【図９】図８のＡ−Ａ線に沿う縦断面を示した断面図。FIG. 9 is a sectional view showing a vertical section taken along line AA of FIG. 8;

【符号の説明】[Explanation of symbols]

１、２ 半導体チップ搭載領域 １１、２１、３１、４１、５１、６１、７１、８１ 樹
脂基体 １２、２２、３２、４２、５２、６２、７５、８３ 接
地プレーン １３、１５、２３、３５、４７、５７、６３、７６ ボ
ンディング部 １４、２４、３４、４３、５４、６４、７７、８２ 開
口部 １６、２５、３６、４５、５５、６５、７８、８４ 接
地リード １７、２６、３７、４６、５６、６６、８５ 電源又は
信号リード １８、２７、３９、４７、５７、６７、７８、８６ ボ
ール ２８ ダミーリード ７２ 電源プレーン ３３、７４ 吊りピン状リード ９１ 半導体チップ ９２ パッド ９３ 樹脂1, 2 Semiconductor chip mounting area 11, 21, 31, 41, 51, 61, 71, 81 Resin base 12, 22, 32, 42, 52, 62, 75, 83 Ground plane 13, 15, 23, 35, 47 , 57, 63, 76 Bonding portions 14, 24, 34, 43, 54, 64, 77, 82 Openings 16, 25, 36, 45, 55, 65, 78, 84 Ground leads 17, 26, 37, 46, 56, 66, 85 Power or signal lead 18, 27, 39, 47, 57, 67, 78, 86 Ball 28 Dummy lead 72 Power plane 33, 74 Suspended pin-shaped lead 91 Semiconductor chip 92 Pad 93 Resin

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】表面にパッドを有する半導体チップと、 半導体チップのパッドに接続されるリードを有するＴＡ
Ｂ（Tape Automated Bonding）テープであって、半導体
チップよりも大きく開口部が形成された樹脂基体と、前
記樹脂基体の表面上から前記開口部内に向かって延長す
るように設けられた前記リードと、前記リードのうち共
通電位用のリードに接続されて前記開口部内で支持され
た共通電位用の配線体とを有し、前記リードに前記パッ
ドが接続された状態で前記配線体及び前記リード上に半
導体チップを実装する、前記ＴＡＢテープと、 少なくとも前記ＴＡＢテープに実装された半導体チップ
の表面と前記ＴＡＢテープの開口部とを覆うように充填
された樹脂と、 を備えたことを特徴とする半導体装置。1. A semiconductor chip having pads on its surface, and a TA having leads connected to the pads of the semiconductor chip.
A B (Tape Automated Bonding) tape, a resin base having an opening larger than the semiconductor chip, and the lead provided to extend from a surface of the resin base toward the inside of the opening; A wiring for common potential which is connected to a lead for common potential and supported in the opening among the leads, and a wiring on the wiring and the lead in a state where the pad is connected to the lead. A semiconductor comprising: a TAB tape on which a semiconductor chip is mounted; and resin filled so as to cover at least a surface of the semiconductor chip mounted on the TAB tape and an opening of the TAB tape. apparatus. 【請求項２】前記半導体チップは、前記パッドとして前
記半導体チップ表面の周辺領域を囲むように外周側パッ
ドと、共通電位用の内周側パッドとが少なくとも２列配
置されており、 前記配線体は前記内周側パッドに接続され、前記リード
は前記外周側パッドに接続されることを特徴とする請求
項１記載の半導体装置。2. The semiconductor device according to claim 2, wherein the semiconductor chip has at least two rows of outer peripheral pads and inner peripheral pads for a common potential arranged so as to surround the peripheral area of the surface of the semiconductor chip as the pads. 2. The semiconductor device according to claim 1, wherein said lead is connected to said inner peripheral side pad, and said lead is connected to said outer peripheral side pad. 【請求項３】半導体チップを実装するＴＡＢテープにお
いて、 半導体チップの実装領域に半導体チップよりも大きく開
口部が形成された樹脂基体と、 前記樹脂基体の表面上から前記開口部内に向かって延長
するように設けられたリードと、 前記リードのうち、共通電位用のリードに接続されて前
記開口部内で支持された共通電位用の配線体と、 を備えたことを特徴とするＴＡＢテープ。3. A TAB tape on which a semiconductor chip is mounted, a resin base having an opening formed in a mounting area of the semiconductor chip larger than the semiconductor chip, and extending from the surface of the resin base toward the inside of the opening. A TAB tape, comprising: a lead provided as described above; and a wiring for a common potential, which is connected to a lead for a common potential among the leads and supported in the opening. 【請求項４】前記配線体は少なくとも１箇所開口されて
おり、前記共通電位用のリードと、前記開口部の少なく
とも２箇所において前記樹脂基体の表面上から前記開口
部に向かって延長するように設けられた吊りピン状のリ
ードとが接続されて前記開口部において支持されている
ことを特徴とする請求項３記載のＴＡＢテープ。4. The wiring body has at least one opening, and the lead for the common potential and the at least two openings extend from the surface of the resin base toward the opening. 4. The TAB tape according to claim 3, wherein the provided hanging pin-shaped lead is connected to and supported by the opening. 【請求項５】前記配線体は少なくとも１箇所開口されて
おり、前記共通電位用のリードと、信号の入出力に用い
られないダミーリードとが接続されて前記開口部におい
て支持されていることを特徴とする請求項３記載のＴＡ
Ｂテープ。5. The semiconductor device according to claim 5, wherein the wiring body has at least one opening, and the lead for the common potential and a dummy lead not used for inputting / outputting a signal are connected and supported in the opening. The TA according to claim 3, characterized in that:
B tape. 【請求項６】前記配線体は少なくとも２つに分離されて
おり、それぞれ複数の共通電位用のリードに接続されて
前記開口部において支持されていることを特徴とする請
求項３記載のＴＡＢテープ。6. The TAB tape according to claim 3, wherein said wiring body is separated into at least two parts, each of which is connected to a plurality of leads for a common potential and supported by said opening. . 【請求項７】半導体チップの実装領域に半導体チップよ
りも大きく開口部が形成された樹脂基体と、前記樹脂基
体の表面上から前記開口部内に向かって延長するように
設けられたリードと、前記リードのうち共通電位用のリ
ードに接続されて前記開口部内で支持された共通電位用
の配線体とを有するＴＡＢテープの前記リードと半導体
チップのパッドとの位置決めを行う工程と、 前記ＴＡＢテープの前記リードと前記半導体チップの前
記パッドとの接続を行う工程と、 少なくとも前記リードと前記パッドとの接続箇所と、前
記ＴＡＢテープの開口部とを封止するように、樹脂を充
填する工程と、 を備えたことを特徴とする半導体装置の製造方法。7. A resin base having an opening formed in a mounting region of the semiconductor chip larger than the semiconductor chip, a lead extending from a surface of the resin base toward the inside of the opening, and Positioning the leads of the TAB tape and the pads of the semiconductor chip having a wiring for the common potential supported in the opening by being connected to the leads for the common potential among the leads; A step of connecting the lead and the pad of the semiconductor chip, and a step of filling a resin so as to seal at least a connection portion between the lead and the pad and an opening of the TAB tape. A method for manufacturing a semiconductor device, comprising:
JP10109348A 1998-04-20 1998-04-20 Semiconductor device and manufacture thereof and tab tape thereof Pending JPH11307591A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10109348A JPH11307591A (en) 1998-04-20 1998-04-20 Semiconductor device and manufacture thereof and tab tape thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10109348A JPH11307591A (en) 1998-04-20 1998-04-20 Semiconductor device and manufacture thereof and tab tape thereof

Publications (1)

Publication Number Publication Date
JPH11307591A true JPH11307591A (en) 1999-11-05

Family

ID=14507957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10109348A Pending JPH11307591A (en) 1998-04-20 1998-04-20 Semiconductor device and manufacture thereof and tab tape thereof

Country Status (1)

Country Link
JP (1) JPH11307591A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339262B2 (en) 2003-11-04 2008-03-04 Samsung Electronics Co., Ltd Tape circuit substrate and semiconductor apparatus employing the same
JP2011159661A (en) * 2010-01-29 2011-08-18 Renesas Electronics Corp Semiconductor device and method of manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339262B2 (en) 2003-11-04 2008-03-04 Samsung Electronics Co., Ltd Tape circuit substrate and semiconductor apparatus employing the same
JP2011159661A (en) * 2010-01-29 2011-08-18 Renesas Electronics Corp Semiconductor device and method of manufacturing semiconductor device
CN102163577A (en) * 2010-01-29 2011-08-24 瑞萨电子株式会社 Semiconductor device and method of manufacturing semiconducter device
US8664776B2 (en) 2010-01-29 2014-03-04 Renesas Electronics Corporation Interconnection tape providing a serial electrode pad connection in a semiconductor device

Similar Documents

Publication Publication Date Title
JP4071914B2 (en) Semiconductor element and semiconductor device using the same
US5250841A (en) Semiconductor device with test-only leads
US6445064B1 (en) Semiconductor device
US5933710A (en) Method of providing electrical connection between an integrated circuit die and a printed circuit board
US7247944B2 (en) Connector assembly
US20020187587A1 (en) Method of manufacturing a semiconductor structure having stacked semiconductor devices
US20030205802A1 (en) Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby
KR970006529B1 (en) Semiconductor device
US20070029668A1 (en) Package module having a stacking platform
JP2002110898A (en) Semiconductor device
KR100326822B1 (en) Semiconductor device with reduced thickness and manufacturing method thereof
JP3732987B2 (en) Semiconductor device
KR100370529B1 (en) Semiconductor device
JP2001156251A (en) Semiconductor device
JP4031333B2 (en) Semiconductor device
JPH11307591A (en) Semiconductor device and manufacture thereof and tab tape thereof
JPH11168169A (en) Lead frame, semiconductor device using lead frame and manufacture thereof
JP2765567B2 (en) Semiconductor device
US5126828A (en) Wafer scale integration device
JP3150560B2 (en) Semiconductor device
KR100302594B1 (en) Member for semiconductor package, and semiconductor package and fabrication thereof
JPH04196253A (en) Package for semiconductor device
JP3454192B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JP3174238B2 (en) Semiconductor device and method of manufacturing the same
JPH08250651A (en) Semiconductor package