JPS6079762A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPS6079762A
JPS6079762A JP58186705A JP18670583A JPS6079762A JP S6079762 A JPS6079762 A JP S6079762A JP 58186705 A JP58186705 A JP 58186705A JP 18670583 A JP18670583 A JP 18670583A JP S6079762 A JPS6079762 A JP S6079762A
Authority
JP
Japan
Prior art keywords
conductive layer
wiring
aluminum
layer
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58186705A
Other languages
English (en)
Inventor
Hideo Sakai
秀男 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58186705A priority Critical patent/JPS6079762A/ja
Publication of JPS6079762A publication Critical patent/JPS6079762A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 コノ発明は、電極技術に関し、ポンディングパッドを有
する半導体集積回路装置に適用して有効な技術に関する
ものである。
〔背景技術〕
半導体集積回路において、内部の機能回路と外部回路を
接続させるためのポンディングパッド（外部引出し端子
）の構造として、本発明者は第１図および第２図に示す
ようなものを考えた。
すなわち、半導体基板１の主面上に形成された酸化膜（
Ｓｉｎ、膜）や窒化膜（Ｓｉ、ＩＮ、膜）あるいはＰＳ
Ｇ膜（リン・シリコン・ガラス膜）のような層間絶縁膜
２上に、アルミ配置ｓ３と連続されたポンディングパッ
ド４を形成する。つまり、層間絶縁膜２に対し、素子の
活性領域との接触をとるためのコンタクトホール（図示
省略）火形成してから、基板表面全体にアルミニウムを
蒸着させ、これをホトエツチングすることにより、形成
されるアルミ配［３と同時にポンディングパッド４を形
成しようというものである。
ところが、上記のような構造のボンディングバラドにあ
り又は、ボンディングワイヤ５とのボンディング（接続
）を可能とするため、アルミ配線３上に形成される保護
用のパッシベーション膜６に開口部７が形成され、ポン
ディングパッド４の中央部が露出される。そのため、パ
ッケージングされた後に、パッケージ内に侵入した水分
により１ポンデイングパツド４を構成するアルミニウム
が腐食されるおそれがある。特に、最近は、コストダウ
ンを図るためパッケージ材料として水が侵入し易いプラ
スチックが用いられるようになって来ているので、水に
よるポンディングパッドの腐食が起き易くなる。この場
合、第２図に斜線Ａで示すような箇所において、ポンデ
ィングパッド４の腐食が生じただけではそれほど問題は
ないが、同図斜線Ｂで示すようなパッド４と配線３との
接続部で腐食が生じると、腐食による断線等の致命的な
トラブルが発生するおそれがあることが分かった。
〔発明の目的〕
この発明の目的は、従来に比べて顕著な効果を奏すゐ電
極技術を提供することにある。
この発明の他の目的は、ポンディングパッドの開口部か
ら水分等が侵入してパッドを構成するアルミニウムが腐
食されても、内部回路と接続されり配線とホンディング
パッドとの間の電気的接続が遮断されないようにするこ
とにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、この発明は、配線と同時に形成されるポンデ
ィングパッドのアルミニウム層の下に、予め耐食性の良
好な金属もしくはそのような金属のシリサイド（シリコ
ン化合物）等からなる導電層を形成し℃おいて、この導
電層を介して間接的に配線とポンディングパッドとを接
続させるように構成することにより、アルミニウム層か
らなるポンディングパッドが多少腐食されても、その下
の耐食性導電層が腐食に対するストッパとなって、ポン
ディングパッドと配線との間の電気的接続が遮断されな
いようにするという上記目的を達成するものである。
以下図面を用いてこの発明を具体的に説明する。
〔実施例１〕 第３図および第４図は本発明をＭＯ８集積回路における
ポンディングパッドに適用した場合の一実施例を示す。
この実施例では、特に制限されないが、シリコンのよう
なＮ型半導体基板１の表面に熱酸化により形成された比
較的厚いフィールド酸化膜２上に、接続層となる第１の
導電層９が形成されている。
この第１の導電層９は、アルミニウムに比べて水に対し
耐食性の良好な例えば、モリブデンやタングステン、チ
タン、タンタルもしくはこれらのシリコン化合物あるい
はポリシリコンを酸化膜２上に全面的に蒸着させてから
、・ホトエツチングにより不要な部分を除去することに
よっ℃形成されている。。
第４図には、そのような第１の導電層９の具体的な形状
の一例が示されている。すなわち、第１の導電層９は正
方形の一辺に補強部９ａ”ｋ有する形状にされており、
この補強部９ａにてアルミ配Ｉ！３との接触がとられる
ように図られている。
また、上記第１の導電層９の上には、これよりも−回り
寸法の小さなホンディングパッドとしての第２の導電層
４が形成されている。この第２の導電層４は、前述した
ように配線３ケ構成するアルミ層によって、配線３と同
時に形成されるようになっている。ただし、配線３と第
２の導電層４とは切り離され、第１の導電層９を介して
互いに電気的に接続されている。
そして、このように、第１の導電層９と第２の導電層４
の積層構造にされたポンディングパッドの上にパッシベ
ーション膜６が被覆され、中央部に開口部７が形成され
る。
従って、ボンディングワイヤ５が直接ボンディングされ
る第２の導電層４と配線３との間には、パッシベーショ
ン膜６’＆構成するＳｉＯ２等の材料が介在されること
になる。そのため、実施例のように、ポンディングワイ
ヤ５との接触抵抗を減らし、かつ接着性を良くするため
にアルミニウムによって第２の導電層４を形成した場合
、水に弱いアルミニウムから第２の導電層４が、開口部
７から侵入した水分によって第４図斜線Ａ、Ｈのように
腐食されたとしても、パッシベーション材料によってあ
まり奥までは腐食されなくなる。その結果、第１の導電
層９とアルミ配線３との接触部（補強部９ａ）への腐食
の進行を防止することができ、腐食による断線が防止さ
れる。
なお、上記の場合、ポンディングパッド下層の第１の導
電層９は、回路を構成するＭＯＳＦＥＴのゲート電極１
０と同一材料を用いて同時に形成させることができる。
最近のＭＯ８集積回路のプロセスでは、ゲート電極とし
てポリシリコンが使用されることが多いのでその場合に
はポンディングパッドの第１の導電層９もポリシリコン
によって形成してもよい。また、この場合、ゲート電極
１０の上にはＰＳＧ膜（リン・シリコン・ガラス膜）の
ような層間絶縁膜１１が形成されるので、ポンディング
パッドの部分では、ＭＯＳＦＥＴのソースおよびドレイ
ン電極を形成するためのコンタクトホールの形成と同時
に、同一のマスクでＰＳＧＷＸＹ除去してやって、配線
用のアルミ蒸着時に第１の導電層９の上に直接第２の導
電層４か積層されるようにするのがよい。
さらに、最近のＭＯＳプロセスにおいては、ゲート電極
としてタングステン等の金属を用いることが提案されて
いるので、その場合にはポンディングパッド下層の第１
の導電層９を、ゲート電極１０と同じ金属材料を用いて
構成することができる。
〔実施例２〕 次に、第５図および第６図は、本発明の他の実施例を示
すものである。この実施例では、第１の導電層９に配線
３との接続のための補強部９ａ１ｇ！：設ける代わりに
、第１の導電層９は略正方形とし、配線３の端部に第１
の導電層９よりも−回り小さな正方形の枠状の接続部３
ａを形成するとともに、この枠状の接続部３ａよりも更
に−回り寸法の小さな略正方形の導電層４を、配線３と
同一のアルミニウム層によって構成しである。
このような構成によれば、ポンディングパッド上層部の
第２の導電層４と配線３とは互いに接触されず第１の導
電層９を介して電気的に接続されるとともに、第２の導
電層４の周囲と枠状の接続部３ａとの間に生じた間隙内
に、パッシベーション膜６が形成されるとき、その材料
の一部が充填される。そのため、第２の導電層４はその
周囲を完全にパッシベーション材料によって囲繞され、
配線３端部の接続部３ａと離間されるようになり、アル
ミニウムからなる第２の導電層４が開口部７から侵入し
た水によって多少腐食されても、第１の導電層９と配線
３端部の接続部３ａとの接触部まで腐食が進行するのが
防止され、腐食による断線も生じに（くなる。
この実施例においても、ポンディングパッド下層部を構
成する第１の導電層は、ＭＯ８Ｆ’ＥＴのゲート電極と
同一の金属もしくはシリサイドあるいはポリシリコン等
を用いて構成することができる。
さらに、上記実施例ではＭＯ８集積回路におけるポンデ
ィングパッドの構成例として説明されているが、この発
明はバイポーラ集積回路におけるポンディングパッドの
構成にも適用できることは勿論である。また、最近バイ
ポーラ集積回路では、ベース、エミッタ、コレクタ等の
電極をタングステン等の金属のシリサイドとアルミニウ
ムとの多層電極構造とすることにより接触抵抗の低減等
を図ることが提案されているが、その場合にはベース、
エミッタ等の電極を構成する金属もしくはそのシリサイ
ド等と同時に上記ポンディングパッド下層の第１の導電
層を形成するようにしてもよい。
〔効果〕
（１）、配線と同時に形成されるポンディングパッドの
アルミニウム層の下に、予め耐食性の良好な金属もしく
はそのシリサイド等からなる導電層を形成しておいて、
この導電層を介して間接的に配線とポンディングパッド
のアルミニウム層とを接続させるよう忙したので、ポン
ディングパッド表面のアルミニウム層が多少腐食されて
もその下の耐食性導電層およびアルミニウム層周辺のノ
（ツシベーシミン材料が腐食に対するストッパとなると
いう作用により、アルミニウム層の腐食の進行が抑えら
れ、ポンディングパッドと配線との間の電気的接続が遮
断されないようになるという効果がある。
（２）、配線と同時に形成されるポンプイングツくラド
のアルミニウム層の下に、予め耐食性の良好な金属もし
くはそのシリサイド等からなる導電層を形成し℃おいて
、この導電層を介して間接的に配線とポンディングパッ
ドのアルミニウム層とを接続させるようにしたので、ボ
ンディングに際し、ボンディング装置のヘッド（キャピ
ラリ）がアルミニウム層に圧接されたときに、第１の導
電層が緩衝材となるという作用により、ボンディングの
際のチップに対する衝撃を和らげパッド下方の絶縁膜や
基板の損傷ｌ防止するという効果もある。
また、上記第１の導電層ケ回路を構成する素子の電極の
少なくとも一部と同一の材料により同時形成することに
より、プロセスを変更することなく上記効果を奏するポ
ンディングパッドｌ構成することが可能である。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨ケ逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、上記実施例ではポンディングパッドがアルミニ
ウム層と耐食性の良好な導電層の２層構−造となってい
るが、上層部はアルミニウムに限定されるものではなく
、また、上層のアルミニウム層がＬＳＩの多層配線技術
に対応して多層構造にされているものであってもよい。
〔利用分野〕
以上の説明では主として本発明者によってなされた発Ｂ
Ａヲその背景となった利用分野である半導体集積回路に
おける電極技術について説明したが、それに限定される
ものではなく、たとえば、配線基板における電極技術な
どにも適用できる。
【図面の簡単な説明】
第１図は半導体集積回路におけるポンディングパッドの
一構成例を示す断面図、 第２図は同じくその平面図、 第３図は本発明をＭＯ８集積回路におけるポンディング
パッドに適用した場合の一実施例を示す断面図、 第４図はその要部の平面図、 第５図は本発明の他の実施例を示す断面図、第６図は同
じくその平面図である。 １・・・半導体基板、３・・・配線、４・・・第２導電
層（アルミニウム層）、５・・・ボンディングワイヤ。 ６・・・バッジベージ田ン膜、７・・・開口部、９・・
・第１導電層、１０・・・ゲート電極。 第　１　図 第　２　図 第　３　図 第　５　図 第　６　図 Ｊユ

Claims (1)

  1. 【特許請求の範囲】 １、内部回路の配線と接触された耐食性の良好な導電性
    材料からなる第１の導電層の上に、上記配線と直接接触
    されないようにされ上記第１の導電層を介して上記配線
    と電気的に接続された第２の導電層が形成されてなるこ
    とを特徴とする電子装置。 ２、上記第２の導電層が、上記配置を構成するアルミニ
    ウム層と同一のアルミニウム層によって構成されたアル
    ミニウム導電層であることを特徴とする特許請求の範囲
    第１項記載の電子装置。 ３、上記第１の導電層が絶縁ゲート型電界効果トランジ
    スタのゲート電極と同一の材料で同一のプロセスによっ
    て形成されてなることを特徴とする特許請求の範囲第１
    項もしくは第２項記載の電子装置。
JP58186705A 1983-10-07 1983-10-07 電子装置 Pending JPS6079762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58186705A JPS6079762A (ja) 1983-10-07 1983-10-07 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58186705A JPS6079762A (ja) 1983-10-07 1983-10-07 電子装置

Publications (1)

Publication Number Publication Date
JPS6079762A true JPS6079762A (ja) 1985-05-07

Family

ID=16193188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58186705A Pending JPS6079762A (ja) 1983-10-07 1983-10-07 電子装置

Country Status (1)

Country Link
JP (1) JPS6079762A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183326A (ja) * 1993-12-24 1995-07-21 Nec Corp ボンディング用パッド及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183326A (ja) * 1993-12-24 1995-07-21 Nec Corp ボンディング用パッド及びその製造方法

Similar Documents

Publication Publication Date Title
US5023699A (en) Resin molded type semiconductor device having a conductor film
US5707894A (en) Bonding pad structure and method thereof
US5371411A (en) Resin molded type semiconductor device having a conductor film
KR100393140B1 (ko) 반도체 장치
US10103120B2 (en) Semiconductor device including a buffer layer structure for reducing stress
JP2002319587A (ja) 半導体装置
US20130075911A1 (en) Semiconductor Device Having Electrode/Film Opening Edge Spacing Smaller Than Bonding Pad/Electrode Edge Spacing
US5229642A (en) Resin molded type semiconductor device having a conductor film
US5659202A (en) Semiconductor device with a pair of dummy electrodes below an inner lead
JP2919488B2 (ja) 半導体集積回路装置
US5552639A (en) Resin molded type semiconductor device having a conductor film
JP2017045910A (ja) 半導体装置および半導体装置の製造方法
JPS6079762A (ja) 電子装置
JP2004311832A (ja) 半導体装置
US7592672B2 (en) Grounding structure of semiconductor device including a conductive paste
JP2001176966A (ja) 半導体装置
US8809695B2 (en) Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
JP3101252B2 (ja) 半導体集積回路装置
US7126173B2 (en) Method for enhancing the electric connection between a power electronic device and its package
JP2006179916A (ja) パッシベーション層を有する半導体素子
JPS615562A (ja) 半導体装置
JPS60242643A (ja) 電子部品の配線
JPS59154056A (ja) 半導体装置
JPS5929430A (ja) 半導体装置
JPH01179434A (ja) 半導体集積回路装置