JPH11298338A - 送信装置及び送信方法 - Google Patents
送信装置及び送信方法Info
- Publication number
- JPH11298338A JPH11298338A JP10094734A JP9473498A JPH11298338A JP H11298338 A JPH11298338 A JP H11298338A JP 10094734 A JP10094734 A JP 10094734A JP 9473498 A JP9473498 A JP 9473498A JP H11298338 A JPH11298338 A JP H11298338A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bits
- transmission
- symbol sequence
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】本発明は、インタリーブ処理を行う際に用いら
れるメモリの容量を低減するようにする。 【解決手段】本発明は、原データを符号化することによ
り生成した送信シンボル系列の各シンボルの順番をフレ
ーム毎にランダムに並び換え、当該並び換えられた変換
データに対して所定の変調処理を施すことにより生成し
た送信信号を送信する場合、送信シンボル系列をフレー
ム毎に所定の書込み順序で記憶し、当該書込み順序とは
異なる読み出し順序で所定ビツト数ごとに読み出し、当
該読み出し順序で順次読み出された所定ビツト数の変換
データを保持手段によつて一時的に保持し、当該保持手
段によつて現フレームにおける最後の所定ビツト数分の
変換データを保持している間に、次のフレームにおける
送信シンボル系列を記憶手段に記憶するようにする。
れるメモリの容量を低減するようにする。 【解決手段】本発明は、原データを符号化することによ
り生成した送信シンボル系列の各シンボルの順番をフレ
ーム毎にランダムに並び換え、当該並び換えられた変換
データに対して所定の変調処理を施すことにより生成し
た送信信号を送信する場合、送信シンボル系列をフレー
ム毎に所定の書込み順序で記憶し、当該書込み順序とは
異なる読み出し順序で所定ビツト数ごとに読み出し、当
該読み出し順序で順次読み出された所定ビツト数の変換
データを保持手段によつて一時的に保持し、当該保持手
段によつて現フレームにおける最後の所定ビツト数分の
変換データを保持している間に、次のフレームにおける
送信シンボル系列を記憶手段に記憶するようにする。
Description
【0001】
【目次】以下の順序で本発明を説明する。
【0002】発明の属する技術分野 従来の技術 発明が解決しようとする課題(図13) 課題を解決するための手段 発明の実施の形態(図1〜図12) 発明の効果
【0003】
【発明の属する技術分野】本発明は送信装置及び送信方
法に関し、例えば携帯電話システムのような無線通信シ
ステムに適用して好適なものである。
法に関し、例えば携帯電話システムのような無線通信シ
ステムに適用して好適なものである。
【0004】
【従来の技術】従来、この種の無線通信システムにおい
ては、通信サービスを提供するエリアを所望の大きさの
セルに分割して当該セル内にそれぞれ固定無線局として
の基地局を設置し、移動無線局としての携帯電話機は自
分が存在するセル内の基地局と無線通信するようになさ
れており、いわゆるセルラーシステムを構築するように
なされている。
ては、通信サービスを提供するエリアを所望の大きさの
セルに分割して当該セル内にそれぞれ固定無線局として
の基地局を設置し、移動無線局としての携帯電話機は自
分が存在するセル内の基地局と無線通信するようになさ
れており、いわゆるセルラーシステムを構築するように
なされている。
【0005】その際、携帯電話機と基地局との間には種
々の通信方式が提案されているが、最近注目されている
ものとしてCDMA(Code Division Multiple Access)
方式と呼ばれる符号分割多元接続方式がある。このCD
MA方式は、送信側において疑似的な乱数系列符号でな
る固有のPN(Pseude random Noise sequence)符号を各
通信回線ごとに割り当て、当該PN符号を同一搬送周波
数の一次変調信号に乗算することにより、元の周波数帯
域よりも広い帯域に拡散(以下、これをスペクトラム拡
散と呼ぶ)し、当該スペクトラム拡散処理を施した2次
変調信号を送信するようになされている。
々の通信方式が提案されているが、最近注目されている
ものとしてCDMA(Code Division Multiple Access)
方式と呼ばれる符号分割多元接続方式がある。このCD
MA方式は、送信側において疑似的な乱数系列符号でな
る固有のPN(Pseude random Noise sequence)符号を各
通信回線ごとに割り当て、当該PN符号を同一搬送周波
数の一次変調信号に乗算することにより、元の周波数帯
域よりも広い帯域に拡散(以下、これをスペクトラム拡
散と呼ぶ)し、当該スペクトラム拡散処理を施した2次
変調信号を送信するようになされている。
【0006】このようなCDMA方式におけるセルラー
システムの移動局においては、実際に送信すべき音声デ
ータにCRC(Cyclic Redundancy Check) 符号を付加し
た後、畳み込み符号化処理を施す(以下、ここまでの処
理をエンコード処理と呼ぶ)ことにより得られる送信シ
ンボル系列をインタリーブ処理回路(以下、これをイン
タリーバと呼ぶ)の内部メモリに所定の書き込み順序で
格納し、当該書き込み順序とは異なる読み出し順序で読
み出すことにより、各シンボルの順番をランダムに並び
換える、すなわちインターリーブ処理を施し、当該イン
ターリーブ処理された送信シンボル系列を所定の方式で
変調した後にアナログの送信信号として送信するように
なされている。
システムの移動局においては、実際に送信すべき音声デ
ータにCRC(Cyclic Redundancy Check) 符号を付加し
た後、畳み込み符号化処理を施す(以下、ここまでの処
理をエンコード処理と呼ぶ)ことにより得られる送信シ
ンボル系列をインタリーブ処理回路(以下、これをイン
タリーバと呼ぶ)の内部メモリに所定の書き込み順序で
格納し、当該書き込み順序とは異なる読み出し順序で読
み出すことにより、各シンボルの順番をランダムに並び
換える、すなわちインターリーブ処理を施し、当該イン
ターリーブ処理された送信シンボル系列を所定の方式で
変調した後にアナログの送信信号として送信するように
なされている。
【0007】ここで畳み込み符号化処理された送信シン
ボル系列は、伝送路において誤りがランダム(平均的)
に生じるとは限らず、バースト(局所)的に生じる傾向
がある。このようにバースト的な誤りが生じた場合に、
その部分の誤りが誤り訂正能力を越えていると、訂正し
切れない誤りが残つてしまう。このようなことが起きな
いようにするために、送信シンボル系列にインターリー
ブ処理を施すことにより、伝送路上で生じた誤りを分散
させて受信側において効率良く誤り訂正処理を実行し得
るようになされている。
ボル系列は、伝送路において誤りがランダム(平均的)
に生じるとは限らず、バースト(局所)的に生じる傾向
がある。このようにバースト的な誤りが生じた場合に、
その部分の誤りが誤り訂正能力を越えていると、訂正し
切れない誤りが残つてしまう。このようなことが起きな
いようにするために、送信シンボル系列にインターリー
ブ処理を施すことにより、伝送路上で生じた誤りを分散
させて受信側において効率良く誤り訂正処理を実行し得
るようになされている。
【0008】
【発明が解決しようとする課題】ところで上述のような
インターリーブ処理を行う場合、図13に示すように、
まず最初にエンコード処理されたフレーム「0」の送信
シンボル系列をスイツチ2を介してインターリーバ3の
メモリ4に所定の書き込み順序で格納し、当該格納した
ときとは異なる読み出し順序で順次読み出すことにより
インタリーブ処理を施し、読み出したデータを送信機6
によつて変調した後にアナログの送信信号としてアンテ
ナ7を介して送信する。このときコントローラ1は、メ
モリ4からデータの読み出しを行つている最中に、スイ
ツチ2の出力先を切り換えることにより、次のフレーム
「1」の送信シンボル系列をメモリ5に格納する。
インターリーブ処理を行う場合、図13に示すように、
まず最初にエンコード処理されたフレーム「0」の送信
シンボル系列をスイツチ2を介してインターリーバ3の
メモリ4に所定の書き込み順序で格納し、当該格納した
ときとは異なる読み出し順序で順次読み出すことにより
インタリーブ処理を施し、読み出したデータを送信機6
によつて変調した後にアナログの送信信号としてアンテ
ナ7を介して送信する。このときコントローラ1は、メ
モリ4からデータの読み出しを行つている最中に、スイ
ツチ2の出力先を切り換えることにより、次のフレーム
「1」の送信シンボル系列をメモリ5に格納する。
【0009】そしてコントローラ1は、メモリ4からデ
ータの読み出しが全て終了すると、格納したときとは異
なる読み出し順序でメモリ5からデータの読み出しを開
始することによりインタリーブ処理を施すと共に、スイ
ツチ2を切り換えることにより次のフレーム「2」の送
信シンボル系列をメモリ4に格納する。
ータの読み出しが全て終了すると、格納したときとは異
なる読み出し順序でメモリ5からデータの読み出しを開
始することによりインタリーブ処理を施すと共に、スイ
ツチ2を切り換えることにより次のフレーム「2」の送
信シンボル系列をメモリ4に格納する。
【0010】しかしながらコントローラ1が、メモリ4
及びメモリ5を交互に用いながらインターリーブ処理を
実行する場合には、必ずメモリ4及び5を複数設けなけ
ればならず、これにより全体として使用するメモリの容
量が増えて回路規模が大きくなつてしまうという問題が
あつた。
及びメモリ5を交互に用いながらインターリーブ処理を
実行する場合には、必ずメモリ4及び5を複数設けなけ
ればならず、これにより全体として使用するメモリの容
量が増えて回路規模が大きくなつてしまうという問題が
あつた。
【0011】これに対して、インタリーバ3に設けられ
たメモリ4だけを単独で使用してインターリーブ処理を
実行する場合、コントローラ1はまず格納したときとは
異なる読み出し順序でメモリ4から読み出したフレーム
「0」のデータを送信機6に1ビツトずつ送信する。そ
してコントローラ1は、フレーム「0」における最後の
1ビツトのデータをメモリ4から読み出して送信機6に
出力してから、次のフレーム「1」における最初の1ビ
ツトのデータを切れ間なくメモリ4から読み出して送信
機6に出力するようになされている。
たメモリ4だけを単独で使用してインターリーブ処理を
実行する場合、コントローラ1はまず格納したときとは
異なる読み出し順序でメモリ4から読み出したフレーム
「0」のデータを送信機6に1ビツトずつ送信する。そ
してコントローラ1は、フレーム「0」における最後の
1ビツトのデータをメモリ4から読み出して送信機6に
出力してから、次のフレーム「1」における最初の1ビ
ツトのデータを切れ間なくメモリ4から読み出して送信
機6に出力するようになされている。
【0012】ところがコントローラ1は、フレーム
「0」における最後の1ビツトのデータをメモリ4から
読み出して送信機6に出力してから、次のフレーム
「1」における最初の1ビツトのデータをメモリ4から
読み出すまでの僅かな時間の中では、次のフレーム
「1」に相当する音声データに対してCRC符号の付加
及び畳み込み符号化処理することにより生成した送信シ
ンボル系列をインタリーバ3のメモリ4に全て格納する
エンコード処理が間に合わないことがあつた。
「0」における最後の1ビツトのデータをメモリ4から
読み出して送信機6に出力してから、次のフレーム
「1」における最初の1ビツトのデータをメモリ4から
読み出すまでの僅かな時間の中では、次のフレーム
「1」に相当する音声データに対してCRC符号の付加
及び畳み込み符号化処理することにより生成した送信シ
ンボル系列をインタリーバ3のメモリ4に全て格納する
エンコード処理が間に合わないことがあつた。
【0013】従つて、上述の僅かな時間の中でエンコー
ド処理を間に合わせるためには、より高速のクロツクを
用いなければならなくなり、このため消費電力が増大し
たり、あるいは僅かな時間の中でエンコード処理を間に
合わせるためのメモリを別個に設けなければならず、回
路規模が大きくなつてしまうという問題があつた。
ド処理を間に合わせるためには、より高速のクロツクを
用いなければならなくなり、このため消費電力が増大し
たり、あるいは僅かな時間の中でエンコード処理を間に
合わせるためのメモリを別個に設けなければならず、回
路規模が大きくなつてしまうという問題があつた。
【0014】本発明は以上の点を考慮してなされたもの
で、インターリーブ処理に必要とされるメモリの容量を
低減し得る送信装置及び送信方法を提案しようとするも
のである。
で、インターリーブ処理に必要とされるメモリの容量を
低減し得る送信装置及び送信方法を提案しようとするも
のである。
【0015】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、原データを符号化することにより
生成した送信シンボル系列の各シンボルの順番をフレー
ム毎にランダムに並び換え、当該並び換えられた変換デ
ータに対して所定の変調処理を施すことにより生成した
送信信号を送信する場合、送信シンボル系列をフレーム
毎に所定の書込み順序で記憶し、当該書込み順序とは異
なる読み出し順序で所定ビツト数ごとに読み出し、当該
読み出し順序で順次読み出された所定ビツト数の変換デ
ータを保持手段によつて一時的に保持し、当該保持手段
によつて現フレームにおける最後の所定ビツト数分の変
換データを保持している間に、次のフレームにおける送
信シンボル系列を記憶手段に記憶するようにする。
め本発明においては、原データを符号化することにより
生成した送信シンボル系列の各シンボルの順番をフレー
ム毎にランダムに並び換え、当該並び換えられた変換デ
ータに対して所定の変調処理を施すことにより生成した
送信信号を送信する場合、送信シンボル系列をフレーム
毎に所定の書込み順序で記憶し、当該書込み順序とは異
なる読み出し順序で所定ビツト数ごとに読み出し、当該
読み出し順序で順次読み出された所定ビツト数の変換デ
ータを保持手段によつて一時的に保持し、当該保持手段
によつて現フレームにおける最後の所定ビツト数分の変
換データを保持している間に、次のフレームにおける送
信シンボル系列を記憶手段に記憶するようにする。
【0016】記憶手段から読み出した現フレームにおけ
る変換データを保持手段により所定ビツト数単位で保持
して出力するようにしたことにより、現フレームの最後
の所定ビツト数分の変換データを出力してから、次のフ
レームにおける最初の所定ビツト数分の変換データを出
力するまでの間に、次のフレームにおける全ビツト分の
変換データの記憶処理を全て終了させることができ、こ
の結果記憶手段を複数設ける必要が無くなる。
る変換データを保持手段により所定ビツト数単位で保持
して出力するようにしたことにより、現フレームの最後
の所定ビツト数分の変換データを出力してから、次のフ
レームにおける最初の所定ビツト数分の変換データを出
力するまでの間に、次のフレームにおける全ビツト分の
変換データの記憶処理を全て終了させることができ、こ
の結果記憶手段を複数設ける必要が無くなる。
【0017】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
施の形態を詳述する。
【0018】図1において、1は全体として本発明の送
信装置としての通信端末を示し、通話時にはマイク2に
よつて集音された音声信号S1が送受話器3を介してイ
ンターフエース変換されて音声コーデツク4に送出され
る。音声コーデツク4は、回線品質、音声信号S1の品
質及びその情報量等を検出することにより得られた検出
結果に基づいて当該音声信号S1の送信処理速度を9600
[bps] 、4800[bps] 、2400[bps] 及び1200[bps] の4種
類のうちからいずれかを選択する。
信装置としての通信端末を示し、通話時にはマイク2に
よつて集音された音声信号S1が送受話器3を介してイ
ンターフエース変換されて音声コーデツク4に送出され
る。音声コーデツク4は、回線品質、音声信号S1の品
質及びその情報量等を検出することにより得られた検出
結果に基づいて当該音声信号S1の送信処理速度を9600
[bps] 、4800[bps] 、2400[bps] 及び1200[bps] の4種
類のうちからいずれかを選択する。
【0019】そして音声コーデツク4は、選択した送信
処理速度からなる音声信号S1をデイジタル化して音声
データD1を生成し、これをチヤネルコーデツク5のチ
ヤネルエンコーダ6に送出する。これに加えて音声コー
デツク4は、送信処理速度を選択する度に当該選択した
送信処理速度を表す速度情報データD2を生成し、これ
をコントローラ7に送出する。
処理速度からなる音声信号S1をデイジタル化して音声
データD1を生成し、これをチヤネルコーデツク5のチ
ヤネルエンコーダ6に送出する。これに加えて音声コー
デツク4は、送信処理速度を選択する度に当該選択した
送信処理速度を表す速度情報データD2を生成し、これ
をコントローラ7に送出する。
【0020】コントローラ7は、速度情報データD2が
表す送信処理速度に応じた制御データD3を生成し、こ
れをチヤネルエンコーダ6に送出する。チヤネルエンコ
ーダ6は、制御データD3に基づく送信処理速度に応じ
た送信処理を実行すると共に、コントローラ7の内部メ
モリ(図示せず)から供給される通信制御データD4を
音声データD1に付加した状態で畳み込み符号化した
後、所定のデータフオーマツトに変換することにより得
られる変換データD5を送信機8に送出する。
表す送信処理速度に応じた制御データD3を生成し、こ
れをチヤネルエンコーダ6に送出する。チヤネルエンコ
ーダ6は、制御データD3に基づく送信処理速度に応じ
た送信処理を実行すると共に、コントローラ7の内部メ
モリ(図示せず)から供給される通信制御データD4を
音声データD1に付加した状態で畳み込み符号化した
後、所定のデータフオーマツトに変換することにより得
られる変換データD5を送信機8に送出する。
【0021】送信機8は、シンセサイザ9から送信周波
数を制御する周波数制御信号S2が供給されており、変
換データD5を周波数制御信号S2に基づいて所定フオ
ーマツトで変調し、この結果得られる送信データD6を
送受共用器10及びアンテナ11を介して基地局(図示
せず)に所定の無線伝送速度で送信する。
数を制御する周波数制御信号S2が供給されており、変
換データD5を周波数制御信号S2に基づいて所定フオ
ーマツトで変調し、この結果得られる送信データD6を
送受共用器10及びアンテナ11を介して基地局(図示
せず)に所定の無線伝送速度で送信する。
【0022】また基地局においても、上述した送信デー
タD6と同様に9600[bps] 、4800[bps] 、2400[bps] 又
は1200[bps] のいずれかの送信処理速度によつて送信処
理されたデータを送信しており、通信端末1は基地局か
ら送信されたデータをアンテナ11を介して受信し、こ
れを受信データD7として送受共用器10を介して受信
機12に供給する。
タD6と同様に9600[bps] 、4800[bps] 、2400[bps] 又
は1200[bps] のいずれかの送信処理速度によつて送信処
理されたデータを送信しており、通信端末1は基地局か
ら送信されたデータをアンテナ11を介して受信し、こ
れを受信データD7として送受共用器10を介して受信
機12に供給する。
【0023】受信機12は、シンセサイザ9から受信周
波数を制御する周波数制御信号S3が供給されており、
当該周波数制御信号S3に基づいて受信データD7を所
定フオーマツトで復調することにより復調データD8を
生成し、これをチヤネルデコーダ13に送出する。
波数を制御する周波数制御信号S3が供給されており、
当該周波数制御信号S3に基づいて受信データD7を所
定フオーマツトで復調することにより復調データD8を
生成し、これをチヤネルデコーダ13に送出する。
【0024】チヤネルデコーダ13は、コントローラ7
から供給される制御データD9に基づいて全体を制御す
るようになされており、送信側の基地局で使用されたと
きの送信処理速度と同じ9600[bps] 、4800[bps] 、2400
[bps] 又は1200[bps] のいずれかの受信処理速度で復調
データD8の受信処理を実行する。この場合チヤネルデ
コーダ13は、復調データD8の受信処理速度に対応し
た所定のフオーマツトに変換すると共に、ビタビ復号法
による誤り訂正処理を施した後に復号して復号データを
生成する。
から供給される制御データD9に基づいて全体を制御す
るようになされており、送信側の基地局で使用されたと
きの送信処理速度と同じ9600[bps] 、4800[bps] 、2400
[bps] 又は1200[bps] のいずれかの受信処理速度で復調
データD8の受信処理を実行する。この場合チヤネルデ
コーダ13は、復調データD8の受信処理速度に対応し
た所定のフオーマツトに変換すると共に、ビタビ復号法
による誤り訂正処理を施した後に復号して復号データを
生成する。
【0025】これに加えてチヤネルデコーダ13は、復
調データD8を復号することによつて得られた復号デー
タのうち通話相手の音声に応じた音声データD10を音
声コーデツク4に送出し、かつ当該復号データのうち通
信制御データD11をコントローラ7に送出する。
調データD8を復号することによつて得られた復号デー
タのうち通話相手の音声に応じた音声データD10を音
声コーデツク4に送出し、かつ当該復号データのうち通
信制御データD11をコントローラ7に送出する。
【0026】音声コーデツク4は、コントローラ7から
入力される制御信号S4に基づいて音声データD10を
アナログの音声信号S5に変換し、これを送受話器3を
介してインターフエース変換した後にスピーカ14に送
出する。これにより通信端末1では、スピーカ14から
音声を発生させることにより相手との音声による通話を
実現させ得るようになされている。
入力される制御信号S4に基づいて音声データD10を
アナログの音声信号S5に変換し、これを送受話器3を
介してインターフエース変換した後にスピーカ14に送
出する。これにより通信端末1では、スピーカ14から
音声を発生させることにより相手との音声による通話を
実現させ得るようになされている。
【0027】なおコントローラ7は、音声データD1に
付加する通信制御データD4を生成し、かつチヤネルデ
コーダ13から入力される通信制御データD11を解読
して呼の設定、解除及び維持を実行すると共に、キー/
出椅子プレイ15のI/O(In/Out) 制御を実行する。
これに加えてコントローラ7は、送信周波数及び受信周
波数を発生するシンセサイザ9を制御する。
付加する通信制御データD4を生成し、かつチヤネルデ
コーダ13から入力される通信制御データD11を解読
して呼の設定、解除及び維持を実行すると共に、キー/
出椅子プレイ15のI/O(In/Out) 制御を実行する。
これに加えてコントローラ7は、送信周波数及び受信周
波数を発生するシンセサイザ9を制御する。
【0028】ここで図1との対応部分に同一符号を付し
た図2及び図3に示すように、まずデータ送信時におい
てチヤネルエンコーダ6では、音声コーデツク4から96
00[bps] 、4800[bps] 、2400[bps] 又は1200[bps] のい
ずれかの送信処理速度からなる音声データD1がCRC
ジエネレータ20に入力される。
た図2及び図3に示すように、まずデータ送信時におい
てチヤネルエンコーダ6では、音声コーデツク4から96
00[bps] 、4800[bps] 、2400[bps] 又は1200[bps] のい
ずれかの送信処理速度からなる音声データD1がCRC
ジエネレータ20に入力される。
【0029】CRCジエネレータ20は、9600[bps] の
送信処理速度からなる音声データD1が入力された場
合、当該音声データD1にコントローラ7から供給され
る通信制御データD4を付加することにより合計 172ビ
ツトの原データを生成すると共に、当該生成した原デー
タに基づいて、次式
送信処理速度からなる音声データD1が入力された場
合、当該音声データD1にコントローラ7から供給され
る通信制御データD4を付加することにより合計 172ビ
ツトの原データを生成すると共に、当該生成した原デー
タに基づいて、次式
【0030】
【数1】
【0031】で表される生成多項式G1(X)を用いて
12ビツトのCRC符号を生成し、これを原データに付加
することにより 184ビツトのデータを生成する。この後
CRCジエネレータ20は、 184ビツトのデータに8ビ
ツトのテールビツトを付加して192ビツトの符号付加デ
ータD15を生成し、これを畳み込み符号器21に送出
する。
12ビツトのCRC符号を生成し、これを原データに付加
することにより 184ビツトのデータを生成する。この後
CRCジエネレータ20は、 184ビツトのデータに8ビ
ツトのテールビツトを付加して192ビツトの符号付加デ
ータD15を生成し、これを畳み込み符号器21に送出
する。
【0032】またCRCジエネレータ20は、4800[bp
s] の送信処理速度からなる音声データD1が入力され
た場合、当該音声データD1にコントローラ7から供給
される通信制御データD4を付加することにより合計80
ビツトの原データを生成すると共に、当該生成した原デ
ータに基づいて、次式
s] の送信処理速度からなる音声データD1が入力され
た場合、当該音声データD1にコントローラ7から供給
される通信制御データD4を付加することにより合計80
ビツトの原データを生成すると共に、当該生成した原デ
ータに基づいて、次式
【0033】
【数2】
【0034】で表される生成多項式G2(X)を用いて
8ビツトのCRC符号を生成し、これを原データに付加
することにより88ビツトのデータを生成する。この後C
RCジエネレータ20は、88ビツトのデータに8ビツト
のテールビツトを付加して96ビツトの符号付加データD
15を生成し、これを畳み込み符号器21に送出する。
8ビツトのCRC符号を生成し、これを原データに付加
することにより88ビツトのデータを生成する。この後C
RCジエネレータ20は、88ビツトのデータに8ビツト
のテールビツトを付加して96ビツトの符号付加データD
15を生成し、これを畳み込み符号器21に送出する。
【0035】さらにCRCジエネレータ20は、2400[b
ps] の送信処理速度からなる音声データD1が入力され
た場合、当該音声データD1にコントローラ7から供給
される通信制御データD4を付加することにより合計40
ビツトの原データを生成すると共に、当該生成した原デ
ータに「0」でなる8ビツトのテールビツトを付加して
48ビツトの符号付加データD15を生成し、これを畳み
込み符号器21に送出する。
ps] の送信処理速度からなる音声データD1が入力され
た場合、当該音声データD1にコントローラ7から供給
される通信制御データD4を付加することにより合計40
ビツトの原データを生成すると共に、当該生成した原デ
ータに「0」でなる8ビツトのテールビツトを付加して
48ビツトの符号付加データD15を生成し、これを畳み
込み符号器21に送出する。
【0036】さらにCRCジエネレータ20は、1200[b
ps] の送信処理速度からなる音声データD1が入力され
た場合、当該音声データD1にコントローラ7から供給
される通信制御データD4を付加することにより合計16
ビツトの原データを生成すると共に、当該生成した原デ
ータに「0」でなる8ビツトのテールビツトを付加して
24ビツトの符号付加データD15を生成し、これを畳み
込み符号器21に送出する。
ps] の送信処理速度からなる音声データD1が入力され
た場合、当該音声データD1にコントローラ7から供給
される通信制御データD4を付加することにより合計16
ビツトの原データを生成すると共に、当該生成した原デ
ータに「0」でなる8ビツトのテールビツトを付加して
24ビツトの符号付加データD15を生成し、これを畳み
込み符号器21に送出する。
【0037】畳み込み符号器21は、CRCジエネレー
タ20によつて生成された送信処理速度ごとの符号付加
データD15を予め設定された拘束長k(この実施の形
態の場合は「9」に設定)及び符号化率R(この実施の
形態の場合は「1/3」に設定)に基づいて畳み込み符
号化するようになされており、この結果得られる送信シ
ンボル系列データD16をインターリーバ22に送出す
る。
タ20によつて生成された送信処理速度ごとの符号付加
データD15を予め設定された拘束長k(この実施の形
態の場合は「9」に設定)及び符号化率R(この実施の
形態の場合は「1/3」に設定)に基づいて畳み込み符
号化するようになされており、この結果得られる送信シ
ンボル系列データD16をインターリーバ22に送出す
る。
【0038】因みに畳み込み符号器21は、9600[bps]
の送信処理速度からなる 192ビツトの符号付加データD
15が入力された場合には、当該 192ビツトの符号付加
データD15に基づいて 576ビツトの送信シンボル系列
データD16を生成すると共に、4800[bps] の送信処理
速度からなる96ビツトの符号付加データD15が入力さ
れた場合には、当該96ビツトの符号付加データD15に
基づいて 288ビツトの送信シンボル系列データD16を
生成する。
の送信処理速度からなる 192ビツトの符号付加データD
15が入力された場合には、当該 192ビツトの符号付加
データD15に基づいて 576ビツトの送信シンボル系列
データD16を生成すると共に、4800[bps] の送信処理
速度からなる96ビツトの符号付加データD15が入力さ
れた場合には、当該96ビツトの符号付加データD15に
基づいて 288ビツトの送信シンボル系列データD16を
生成する。
【0039】また畳み込み符号器21は、2400[bps] の
送信処理速度からなる48ビツトの符号付加データD15
が入力された場合には、当該48ビツトの符号付加データ
D15に基づいて 144ビツトの送信シンボル系列データ
D16を生成すると共に、1200[bps] の送信処理速度か
らなる24ビツトの符号付加データD15が入力された場
合には、当該24ビツトの符号付加データD15に基づい
て72ビツトの送信シンボル系列データD16を生成す
る。
送信処理速度からなる48ビツトの符号付加データD15
が入力された場合には、当該48ビツトの符号付加データ
D15に基づいて 144ビツトの送信シンボル系列データ
D16を生成すると共に、1200[bps] の送信処理速度か
らなる24ビツトの符号付加データD15が入力された場
合には、当該24ビツトの符号付加データD15に基づい
て72ビツトの送信シンボル系列データD16を生成す
る。
【0040】インターリーバ22は、送信処理速度ごと
にデータの繰り返し数が予め設定されており、まず9600
[bps] の送信処理速度に応じて生成された 576ビツトの
送信シンボル系列データD16が入力された場合には、
データを繰り返すことなくそのままの状態で内部に設け
られたインターリーブメモリ(図示せず)に所定のライ
トアドレス情報に従つて順次書き込んだ後、所定のリー
ドアドレス情報に従つて順次読み出すことによりインタ
ーリーブ処理を施し、この結果得られる 576ビツトの変
換データD5を28800[bps]( 576ビツト/20[msec] )の
回線伝送速度で送信機8に送出する。
にデータの繰り返し数が予め設定されており、まず9600
[bps] の送信処理速度に応じて生成された 576ビツトの
送信シンボル系列データD16が入力された場合には、
データを繰り返すことなくそのままの状態で内部に設け
られたインターリーブメモリ(図示せず)に所定のライ
トアドレス情報に従つて順次書き込んだ後、所定のリー
ドアドレス情報に従つて順次読み出すことによりインタ
ーリーブ処理を施し、この結果得られる 576ビツトの変
換データD5を28800[bps]( 576ビツト/20[msec] )の
回線伝送速度で送信機8に送出する。
【0041】またインターリーバ22は、4800[bps] の
送信処理速度に応じて生成された 288ビツトの送信シン
ボル系列データD16が入力された場合には、データを
順次1ビツトずつ1回繰り返して使用(すなわち同じデ
ータが2個ずつ連続する)することにより、 576ビツト
の繰り返しデータを生成し、当該 576ビツトの繰り返し
データを内部のインターリーブメモリに所定のライトア
ドレス情報に従つて順次書き込んだ後、所定のリードア
ドレス情報に従つて順次読み出すことによりインターリ
ーブ処理を施し、この結果得られる 576ビツトの変換デ
ータD5を28800[bps]( 576ビツト/20[msec] )の回線
伝送速度で送信機8に送出する。
送信処理速度に応じて生成された 288ビツトの送信シン
ボル系列データD16が入力された場合には、データを
順次1ビツトずつ1回繰り返して使用(すなわち同じデ
ータが2個ずつ連続する)することにより、 576ビツト
の繰り返しデータを生成し、当該 576ビツトの繰り返し
データを内部のインターリーブメモリに所定のライトア
ドレス情報に従つて順次書き込んだ後、所定のリードア
ドレス情報に従つて順次読み出すことによりインターリ
ーブ処理を施し、この結果得られる 576ビツトの変換デ
ータD5を28800[bps]( 576ビツト/20[msec] )の回線
伝送速度で送信機8に送出する。
【0042】またインターリーバ22は、2400[bps] の
送信処理速度に応じて生成された 144ビツトの送信シン
ボル系列データD16が入力された場合には、データを
順次1ビツトずつ3回繰り返して使用(すなわち同じデ
ータが4個ずつ連続する)することにより、 576ビツト
の繰り返しデータを生成し、当該 576ビツトの繰り返し
データを内部のインターリーブメモリに所定のライトア
ドレス情報に従つて順次書き込んだ後、所定のリードア
ドレス情報に従つて順次読み出すことによりインターリ
ーブ処理を施し、この結果得られる 576ビツトの変換デ
ータD5を28800[bps]( 576ビツト/20[msec] )の回線
伝送速度で送信機8に送出する。
送信処理速度に応じて生成された 144ビツトの送信シン
ボル系列データD16が入力された場合には、データを
順次1ビツトずつ3回繰り返して使用(すなわち同じデ
ータが4個ずつ連続する)することにより、 576ビツト
の繰り返しデータを生成し、当該 576ビツトの繰り返し
データを内部のインターリーブメモリに所定のライトア
ドレス情報に従つて順次書き込んだ後、所定のリードア
ドレス情報に従つて順次読み出すことによりインターリ
ーブ処理を施し、この結果得られる 576ビツトの変換デ
ータD5を28800[bps]( 576ビツト/20[msec] )の回線
伝送速度で送信機8に送出する。
【0043】さらにインターリーバ22は、1200[bps]
の送信処理速度に応じて生成された72ビツトの送信シン
ボル系列データD16が入力された場合には、データを
順次1ビツトずつ7回繰り返して使用(すなわち同じデ
ータが8個ずつ連続する)することにより、 576ビツト
の繰り返しデータを生成し、当該 576ビツトの繰り返し
データを内部のインターリーブメモリに所定のライトア
ドレス情報に従つて順次書き込んだ後、所定のリードア
ドレス情報に従つて順次読み出すことによりインターリ
ーブ処理を施し、この結果得られる 576ビツトの変換デ
ータD5を28800[bps]( 576ビツト/20[msec] )の回線
伝送速度で送信機8に送出する。
の送信処理速度に応じて生成された72ビツトの送信シン
ボル系列データD16が入力された場合には、データを
順次1ビツトずつ7回繰り返して使用(すなわち同じデ
ータが8個ずつ連続する)することにより、 576ビツト
の繰り返しデータを生成し、当該 576ビツトの繰り返し
データを内部のインターリーブメモリに所定のライトア
ドレス情報に従つて順次書き込んだ後、所定のリードア
ドレス情報に従つて順次読み出すことによりインターリ
ーブ処理を施し、この結果得られる 576ビツトの変換デ
ータD5を28800[bps]( 576ビツト/20[msec] )の回線
伝送速度で送信機8に送出する。
【0044】このようにインターリーバ22は、図4に
示すように4800[bps] 、2400[bps]及び1200[bps] の送
信処理速度に応じて生成された3種類のデータ数( 288
ビツト、 144ビツト及び72ビツト)からなる送信シンボ
ル系列データD16に対して上述したようなデータ繰り
返し処理及びインターリーブ処理を施すことにより、96
00[bps] の送信処理速度に応じて生成された送信シンボ
ル系列データD16をインターリーブ処理したときと見
かけ上同じビツト長(576 ビツト)の変換データD5を
生成し、これを28800[bps]の回線伝送速度で送信機8に
送出するようになされている。
示すように4800[bps] 、2400[bps]及び1200[bps] の送
信処理速度に応じて生成された3種類のデータ数( 288
ビツト、 144ビツト及び72ビツト)からなる送信シンボ
ル系列データD16に対して上述したようなデータ繰り
返し処理及びインターリーブ処理を施すことにより、96
00[bps] の送信処理速度に応じて生成された送信シンボ
ル系列データD16をインターリーブ処理したときと見
かけ上同じビツト長(576 ビツト)の変換データD5を
生成し、これを28800[bps]の回線伝送速度で送信機8に
送出するようになされている。
【0045】一方、図1との対応部分に同一符号を付し
て示す図2及び図5において、データの受信時にチヤネ
ルデコーダ13は、受信機12から供給された復調デー
タD8をデインターリーバ25に入力する。
て示す図2及び図5において、データの受信時にチヤネ
ルデコーダ13は、受信機12から供給された復調デー
タD8をデインターリーバ25に入力する。
【0046】デインターリーバ25は、内部のデインタ
ーリーブメモリ(図示せず)に復調データD8を 576ビ
ツト長(送信時の1周期分)ずつ順次記憶すると共に、
当該デインターリーブメモリから復調データD8を 576
ビツト長ごとに読み出す。ここでデインターリーブメモ
リから復調データD8を読み出す際には、送信側におい
て用いられた送信処理速度に応じた9600[bps] 、4800[b
ps] 、2400[bps] 又は1200[bps] のいずれかの受信処理
速度によつて読み出すようになされている。
ーリーブメモリ(図示せず)に復調データD8を 576ビ
ツト長(送信時の1周期分)ずつ順次記憶すると共に、
当該デインターリーブメモリから復調データD8を 576
ビツト長ごとに読み出す。ここでデインターリーブメモ
リから復調データD8を読み出す際には、送信側におい
て用いられた送信処理速度に応じた9600[bps] 、4800[b
ps] 、2400[bps] 又は1200[bps] のいずれかの受信処理
速度によつて読み出すようになされている。
【0047】これに加えてデインターリーバ25は、 5
76ビツトの復調データD8をそれぞれの受信処理速度に
よつて送信側で並び換えられたときと全く逆の手順でそ
の順番を並び換えることにより元の並び順に戻し(以
下、これをデインタリーブと呼ぶ)、この結果得られる
576ビツト長の軟判定データ(以下、これを第1の軟判
定データと呼ぶ)D28をデータ加算処理器26に送出
する。
76ビツトの復調データD8をそれぞれの受信処理速度に
よつて送信側で並び換えられたときと全く逆の手順でそ
の順番を並び換えることにより元の並び順に戻し(以
下、これをデインタリーブと呼ぶ)、この結果得られる
576ビツト長の軟判定データ(以下、これを第1の軟判
定データと呼ぶ)D28をデータ加算処理器26に送出
する。
【0048】データ加算処理器26は、第1の軟判定デ
ータD28に基づいて受信処理速度ごとにそれぞれ1ビ
ツトのデータが所定回数繰り返される前の所定ビツト数
でなる軟判定データ(以下、これを第2の軟判定データ
と呼ぶ)D29を生成するようになされている。従つて
データ加算処理器26は、9600[bps] の受信処理速度で
第1の軟判定データD28が入力された場合、当該第1
の軟判定データD28は繰り返し処理がなされていない
ためにデータ処理せず、そのまま第2の軟判定データD
29としてビタビ復号器27に送出する。
ータD28に基づいて受信処理速度ごとにそれぞれ1ビ
ツトのデータが所定回数繰り返される前の所定ビツト数
でなる軟判定データ(以下、これを第2の軟判定データ
と呼ぶ)D29を生成するようになされている。従つて
データ加算処理器26は、9600[bps] の受信処理速度で
第1の軟判定データD28が入力された場合、当該第1
の軟判定データD28は繰り返し処理がなされていない
ためにデータ処理せず、そのまま第2の軟判定データD
29としてビタビ復号器27に送出する。
【0049】またデータ加算処理器26は、4800[bps]
の受信処理速度で第1の軟判定データD28が入力され
た場合、当該第1の軟判定データD28に基づいてデー
タ加算処理することにより 288ビツトの第2の軟判定デ
ータD29を生成し、これをビタビ復号器27に送出す
る。またデータ加算処理器26は、2400[bps] の受信処
理速度で第1の軟判定データD28が入力された場合、
当該第1の軟判定データD28に基づいてデータ加算処
理することにより 144ビツトの第2の軟判定データD2
9を生成し、これをビタビ復号器27に送出する。
の受信処理速度で第1の軟判定データD28が入力され
た場合、当該第1の軟判定データD28に基づいてデー
タ加算処理することにより 288ビツトの第2の軟判定デ
ータD29を生成し、これをビタビ復号器27に送出す
る。またデータ加算処理器26は、2400[bps] の受信処
理速度で第1の軟判定データD28が入力された場合、
当該第1の軟判定データD28に基づいてデータ加算処
理することにより 144ビツトの第2の軟判定データD2
9を生成し、これをビタビ復号器27に送出する。
【0050】さらにデータ加算処理器26は、1200[bp
s] の受信処理速度で第1の軟判定データD28が入力
された場合、当該第1の軟判定データD28に基づいて
データ加算処理することにより72ビツトの第2の軟判定
データD29を生成し、これをビタビ復号器27に送出
する。
s] の受信処理速度で第1の軟判定データD28が入力
された場合、当該第1の軟判定データD28に基づいて
データ加算処理することにより72ビツトの第2の軟判定
データD29を生成し、これをビタビ復号器27に送出
する。
【0051】ビタビ復号器27は、それぞれの受信処理
速度によつて入力された第2の軟判定データD29に対
してそれぞれビタビアルゴリズムを用いて拘束長kが
「9」及び符号化率Rが「1/3」に設定された最尤復
号処理を施すことにより、復号データD30(8ビツト
のテールビツトは取り除く)を生成し、これを誤り検出
器29に送出する。
速度によつて入力された第2の軟判定データD29に対
してそれぞれビタビアルゴリズムを用いて拘束長kが
「9」及び符号化率Rが「1/3」に設定された最尤復
号処理を施すことにより、復号データD30(8ビツト
のテールビツトは取り除く)を生成し、これを誤り検出
器29に送出する。
【0052】ここでビタビ復号器27は、9600[bps] の
受信処理速度で第2の軟判定データD29が入力された
場合には 184ビツトの復号データD30を生成し、4800
[bps] の受信処理速度で第2の軟判定データD29が入
力された場合には88ビツトの復号データD30を生成
し、2400[bps] の受信処理速度で第2の軟判定データD
29が入力された場合には40ビツトの復号データD30
を生成し、1200[bps] の受信処理速度で第2の軟判定デ
ータD29が入力された場合には16ビツトの復号データ
D30を生成する。
受信処理速度で第2の軟判定データD29が入力された
場合には 184ビツトの復号データD30を生成し、4800
[bps] の受信処理速度で第2の軟判定データD29が入
力された場合には88ビツトの復号データD30を生成
し、2400[bps] の受信処理速度で第2の軟判定データD
29が入力された場合には40ビツトの復号データD30
を生成し、1200[bps] の受信処理速度で第2の軟判定デ
ータD29が入力された場合には16ビツトの復号データ
D30を生成する。
【0053】誤り検出器29は、9600[bps] の受信処理
速度に対応した復号データD30が入力された場合、当
該復号データD30を(1)式に示す生成多項式G1
(X)を用いて誤り検出した後、復号データD30から
CRC符号が付加されていると推定される部分の12ビツ
トのデータを取り除き、この結果得られる 172ビツトの
音声データD10を音声コーデツク4に送出する。
速度に対応した復号データD30が入力された場合、当
該復号データD30を(1)式に示す生成多項式G1
(X)を用いて誤り検出した後、復号データD30から
CRC符号が付加されていると推定される部分の12ビツ
トのデータを取り除き、この結果得られる 172ビツトの
音声データD10を音声コーデツク4に送出する。
【0054】また誤り検出器29は、4800[bps] の受信
処理速度に対応した復号データD30が入力された場
合、当該復号データD30を(2)式に示す生成多項式
G2(X)を用いて誤り検出した後、復号データD30
からCRC符号が付加されていると推定される部分の8
ビツトのデータを取り除き、この結果得られる80ビツト
の音声データD10を音声コーデツク4に送出する。
処理速度に対応した復号データD30が入力された場
合、当該復号データD30を(2)式に示す生成多項式
G2(X)を用いて誤り検出した後、復号データD30
からCRC符号が付加されていると推定される部分の8
ビツトのデータを取り除き、この結果得られる80ビツト
の音声データD10を音声コーデツク4に送出する。
【0055】また誤り検出器29は、2400[bps] の受信
処理速度に対応した復号データD30が入力された場
合、当該復号データD30はCRC符号が付加されてい
ないのでデータ処理せずにそのまま40ビツトの復号デー
タD30を音声データD10として音声コーデツク4に
送出する。さらに誤り検出器29は、1200[bps] の受信
処理速度に対応した復号データD30が入力された場
合、当該復号データD30もCRC符号が付加されてい
ないのでデータ処理せずにそのまま16ビツトの音声デー
タD10として音声コーデツク4に送出する。
処理速度に対応した復号データD30が入力された場
合、当該復号データD30はCRC符号が付加されてい
ないのでデータ処理せずにそのまま40ビツトの復号デー
タD30を音声データD10として音声コーデツク4に
送出する。さらに誤り検出器29は、1200[bps] の受信
処理速度に対応した復号データD30が入力された場
合、当該復号データD30もCRC符号が付加されてい
ないのでデータ処理せずにそのまま16ビツトの音声デー
タD10として音声コーデツク4に送出する。
【0056】次に、送信側であるチヤネルエンコーダ6
のインタリーバ22におけるインタリーブ処理方法につ
いて説明する。図6に示すように、コントローラ7の制
御部50は、インタリーブメモリ22A及びラツチ回路
22Bの動作速度を制御するようになされており、イン
タリーブメモリ22Aに対して9.8[MHz]のクロツクCL
K1ごとに書き込み及び読み出し処理を実行させると共
に、ラツチ回路22Bに対して4.8[KHz]のクロツクCL
K2ごとにラツチした変換データD5を出力させるよう
になされている。
のインタリーバ22におけるインタリーブ処理方法につ
いて説明する。図6に示すように、コントローラ7の制
御部50は、インタリーブメモリ22A及びラツチ回路
22Bの動作速度を制御するようになされており、イン
タリーブメモリ22Aに対して9.8[MHz]のクロツクCL
K1ごとに書き込み及び読み出し処理を実行させると共
に、ラツチ回路22Bに対して4.8[KHz]のクロツクCL
K2ごとにラツチした変換データD5を出力させるよう
になされている。
【0057】まず畳み込み符号化器21から供給される
送信シンボル系列データD16をインタリーバ22のイ
ンタリーブメモリ22Aに書き込む場合、まずコントロ
ーラ7の制御部50は、送信機8から送られてくるリク
エスト信号RQ1の入力したタイミングに基づいて、ラ
イト信号SW1及び書き込み可能な状態を示すライトイ
ネーブル信号WE1をインタリーブメモリ22Aに出力
すると共に、ライトアドレス発生器52によつて発生す
るライトアドレス情報WA1をセレクタ51を介してイ
ンタリーブメモリ22Aに出力する。
送信シンボル系列データD16をインタリーバ22のイ
ンタリーブメモリ22Aに書き込む場合、まずコントロ
ーラ7の制御部50は、送信機8から送られてくるリク
エスト信号RQ1の入力したタイミングに基づいて、ラ
イト信号SW1及び書き込み可能な状態を示すライトイ
ネーブル信号WE1をインタリーブメモリ22Aに出力
すると共に、ライトアドレス発生器52によつて発生す
るライトアドレス情報WA1をセレクタ51を介してイ
ンタリーブメモリ22Aに出力する。
【0058】制御部50は、クロツクCLK1に基づい
て畳み込み符号化器21から送信シンボル系列データD
16の読み出しを開始させると共に、9.8[MHz]のクロツ
クCLK1に同期したライトアドレス情報WA1に基づ
いて1周期分( 576ビツト/20[msec] )の送信シンボル
系列データD16を1ビツトずつインタリーブメモリ2
2Aの所定の位置に順次書き込むようになされている。
て畳み込み符号化器21から送信シンボル系列データD
16の読み出しを開始させると共に、9.8[MHz]のクロツ
クCLK1に同期したライトアドレス情報WA1に基づ
いて1周期分( 576ビツト/20[msec] )の送信シンボル
系列データD16を1ビツトずつインタリーブメモリ2
2Aの所定の位置に順次書き込むようになされている。
【0059】次に、インタリーブメモリ22Aに書き込
まれた1周期分の送信シンボル系列データD16を読み
出す場合、まず制御部50は、送信機8から送られてく
るリクエスト信号RQ1の入力したタイミングに基づい
て、ライト信号SW1をリード信号SR1に切り換えて
インタリーブメモリ22Aに出力すると共に、読み出し
可能な状態を示すリードイネーブル信号RE1をインタ
リーブメモリ22Aに出力し、同時にリードアドレス発
生器53によつて発生したリードアドレス情報RA1を
セレクタ51を介してインタリーブメモリ22Aに出力
する。
まれた1周期分の送信シンボル系列データD16を読み
出す場合、まず制御部50は、送信機8から送られてく
るリクエスト信号RQ1の入力したタイミングに基づい
て、ライト信号SW1をリード信号SR1に切り換えて
インタリーブメモリ22Aに出力すると共に、読み出し
可能な状態を示すリードイネーブル信号RE1をインタ
リーブメモリ22Aに出力し、同時にリードアドレス発
生器53によつて発生したリードアドレス情報RA1を
セレクタ51を介してインタリーブメモリ22Aに出力
する。
【0060】インタリーブメモリ22Aは、9.8[MHz]の
クロツクCLK1と同期したリードアドレス情報RA1
に基づいて6ビツト分の送信シンボル系列データD16
を変換データD5として一度に読み出して送信機8に送
出する。制御部50はインタリーブメモリ22Aから読
み出された6ビツト分の変換データD5を4.8[KHz]のク
ロツクCLK2に基づいてラツチ回路22Bでホールド
し、次のクロツクCLK2をラツチ回路22Bに供給す
るまで同一の6ビツト分の変換データD5をホールドし
続ける。
クロツクCLK1と同期したリードアドレス情報RA1
に基づいて6ビツト分の送信シンボル系列データD16
を変換データD5として一度に読み出して送信機8に送
出する。制御部50はインタリーブメモリ22Aから読
み出された6ビツト分の変換データD5を4.8[KHz]のク
ロツクCLK2に基づいてラツチ回路22Bでホールド
し、次のクロツクCLK2をラツチ回路22Bに供給す
るまで同一の6ビツト分の変換データD5をホールドし
続ける。
【0061】このようにインタリーバ22は、制御部5
0の制御によつてインタリーブメモリ22Aの書き込み
及び読み出し時の処理速度(9.8[MHz])を速く設定する
と共に、ラツチ回路22Bから6ビツト分の変換データ
D5を出力する時の処理速度(4.8[KHz])を遅く設定す
るようになされており、当該ラツチ回路22Bから一度
に出力される6ビツト分の変換データD5を順次送信機
8に出力するようになされている。
0の制御によつてインタリーブメモリ22Aの書き込み
及び読み出し時の処理速度(9.8[MHz])を速く設定する
と共に、ラツチ回路22Bから6ビツト分の変換データ
D5を出力する時の処理速度(4.8[KHz])を遅く設定す
るようになされており、当該ラツチ回路22Bから一度
に出力される6ビツト分の変換データD5を順次送信機
8に出力するようになされている。
【0062】送信機8は、ラツチ回路22Bから供給さ
れる6ビツト分の変換データD5に基づいて、次式
れる6ビツト分の変換データD5に基づいて、次式
【0063】
【数3】
【0064】で表されるシンボルインデツクスSIを算
出する。
出する。
【0065】そして送信機8は、図7に示す変換テーブ
ルに基づいて6ビツト分の変換データD5をシンボルイ
ンデツクスSIに対応した64ビツトの直交符号でなる
ウオルシユコードに変換し、当該変換処理をインタリー
ブメモリ22Aに格納されている1周期(20[msec])分
の 576ビツトの符号化データD16に対して6ビツトず
つ合計96回実行した後、所定の方式で変調して所定の
無線伝送速度でバースト状(連続して)に送信する。因
みに送信機8は、供給された6ビツト分の変換データD
5に基づいて変換処理を行う度に、リクエスト信号RQ
1を制御部50に出力するようになされている。
ルに基づいて6ビツト分の変換データD5をシンボルイ
ンデツクスSIに対応した64ビツトの直交符号でなる
ウオルシユコードに変換し、当該変換処理をインタリー
ブメモリ22Aに格納されている1周期(20[msec])分
の 576ビツトの符号化データD16に対して6ビツトず
つ合計96回実行した後、所定の方式で変調して所定の
無線伝送速度でバースト状(連続して)に送信する。因
みに送信機8は、供給された6ビツト分の変換データD
5に基づいて変換処理を行う度に、リクエスト信号RQ
1を制御部50に出力するようになされている。
【0066】次に、インタリーバ22のインタリーブメ
モリ22Aを用いたインターリーブ処理方法をそれぞれ
の送信処理速度ごとに具体的に説明する。図8に示すよ
うに、9600[bps] の送信処理速度で畳み込み符号化器2
1から出力された送信シンボル系列データD16は、コ
ントローラ7から供給されるライトアドレス情報WA1
に従つて最左端の1列目から縦方向に「1」、「2」、
「3」、……「32」の順番で各ビツトのデータが順次
書き込まれ、続いて2列目の「33」、「34」、……
へと移り、最終的に最右端の18列目の……「576」
まで順番に書き込まれていく。
モリ22Aを用いたインターリーブ処理方法をそれぞれ
の送信処理速度ごとに具体的に説明する。図8に示すよ
うに、9600[bps] の送信処理速度で畳み込み符号化器2
1から出力された送信シンボル系列データD16は、コ
ントローラ7から供給されるライトアドレス情報WA1
に従つて最左端の1列目から縦方向に「1」、「2」、
「3」、……「32」の順番で各ビツトのデータが順次
書き込まれ、続いて2列目の「33」、「34」、……
へと移り、最終的に最右端の18列目の……「576」
まで順番に書き込まれていく。
【0067】次にこのようにして書き込まれた送信シン
ボル系列データD16は、読み出し時にコントローラ7
から供給されるリードアドレス情報RA1に従つて、最
上段の1行目の左端の番号「1」から「33」、「6
5」、「97」、「129」、「169」と順番に読み
出され、32行目の……「576」までラツチ回路22
Bが変換データD5を保持している間に全て読み出され
る。
ボル系列データD16は、読み出し時にコントローラ7
から供給されるリードアドレス情報RA1に従つて、最
上段の1行目の左端の番号「1」から「33」、「6
5」、「97」、「129」、「169」と順番に読み
出され、32行目の……「576」までラツチ回路22
Bが変換データD5を保持している間に全て読み出され
る。
【0068】また図9に示すように、4800[bps] の送信
処理速度で畳み込み符号化器21から出力された送信シ
ンボル系列データD16は、コントローラ7から供給さ
れるライトアドレス情報WA1に従つて最左端の1列目
から縦方向に「1」、「2」、「3」、……「16」の
順番で各ビツトのデータが順次書き込まれ、続いて2列
目の「17」、「18」、……へと移り、最終的に最右
端の18列目の……「288」まで順番に書き込まれて
いく。この場合、書き込み時の送信シンボル系列データ
D16のデータ量は9600[bps] のときの半分になること
により、インタリーブメモリ22Aの容量がその分だけ
低減することになる。
処理速度で畳み込み符号化器21から出力された送信シ
ンボル系列データD16は、コントローラ7から供給さ
れるライトアドレス情報WA1に従つて最左端の1列目
から縦方向に「1」、「2」、「3」、……「16」の
順番で各ビツトのデータが順次書き込まれ、続いて2列
目の「17」、「18」、……へと移り、最終的に最右
端の18列目の……「288」まで順番に書き込まれて
いく。この場合、書き込み時の送信シンボル系列データ
D16のデータ量は9600[bps] のときの半分になること
により、インタリーブメモリ22Aの容量がその分だけ
低減することになる。
【0069】次にこのようにして書き込まれた送信シン
ボル系列データD16は、読み出し時にコントローラ7
から供給されるリードアドレス情報RA1に従つて、最
上段の1行目の左端の番号「1」から「17」、「3
3」、「49」、「65」、「81」と順番に読み出さ
れ、再度1行目のデータが読み出された後、最終的に1
6行目の……「288」まで全ての行で2回読み出され
る。
ボル系列データD16は、読み出し時にコントローラ7
から供給されるリードアドレス情報RA1に従つて、最
上段の1行目の左端の番号「1」から「17」、「3
3」、「49」、「65」、「81」と順番に読み出さ
れ、再度1行目のデータが読み出された後、最終的に1
6行目の……「288」まで全ての行で2回読み出され
る。
【0070】さらに図10に示すように、2400[bps] の
送信処理速度で畳み込み符号化器21から出力された送
信シンボル系列データD16は、コントローラ7から供
給されるライトアドレス情報WA1に従つて最左端の1
列目から縦方向に「1」、「2」、「3」、……「8」
の順番で各ビツトのデータが順次書き込まれ、続いて2
列目の「9」、「10」、……へと移り、最終的に最右
端の18列目の……「144」まで順番に書き込まれて
いく。この場合、書き込み時の送信シンボル系列データ
D16のデータ量は9600[bps] のときの1/4になるこ
とにより、インタリーブメモリ22Aの容量がその分だ
けさらに低減することになる。
送信処理速度で畳み込み符号化器21から出力された送
信シンボル系列データD16は、コントローラ7から供
給されるライトアドレス情報WA1に従つて最左端の1
列目から縦方向に「1」、「2」、「3」、……「8」
の順番で各ビツトのデータが順次書き込まれ、続いて2
列目の「9」、「10」、……へと移り、最終的に最右
端の18列目の……「144」まで順番に書き込まれて
いく。この場合、書き込み時の送信シンボル系列データ
D16のデータ量は9600[bps] のときの1/4になるこ
とにより、インタリーブメモリ22Aの容量がその分だ
けさらに低減することになる。
【0071】次にこのようにして書き込まれた送信シン
ボル系列データD16は、読み出し時にコントローラ7
から供給されるリードアドレス情報RA1に従つて、最
上段の1行目の左端の番号「1」から「9」、「1
7」、「25」、「33」、「41」と順番に読み出さ
れ、再度1行目のデータが3回読み出された後、最終的
に8行目の……「144」まで全ての行で4回読み出さ
れる。
ボル系列データD16は、読み出し時にコントローラ7
から供給されるリードアドレス情報RA1に従つて、最
上段の1行目の左端の番号「1」から「9」、「1
7」、「25」、「33」、「41」と順番に読み出さ
れ、再度1行目のデータが3回読み出された後、最終的
に8行目の……「144」まで全ての行で4回読み出さ
れる。
【0072】さらに図11に示すように、1200[bps] の
送信処理速度で畳み込み符号化器21から出力された送
信シンボル系列データD16は、コントローラ7から供
給されるライトアドレス情報WA1に従つて最左端の1
列目から縦方向に「1」、「2」、……「4」の順番で
各ビツトのデータが順次書き込まれ、続いて2列目の
「5」、「6」、……へと移り、最終的に最右端の18
列目の……「72」まで順番に書き込まれていく。この
場合、書き込み時の送信シンボル系列データD16のデ
ータ量は9600[bps] のときの1/8になることにより、
インタリーブメモリ22Aの容量がその分だけさらに低
減することになる。
送信処理速度で畳み込み符号化器21から出力された送
信シンボル系列データD16は、コントローラ7から供
給されるライトアドレス情報WA1に従つて最左端の1
列目から縦方向に「1」、「2」、……「4」の順番で
各ビツトのデータが順次書き込まれ、続いて2列目の
「5」、「6」、……へと移り、最終的に最右端の18
列目の……「72」まで順番に書き込まれていく。この
場合、書き込み時の送信シンボル系列データD16のデ
ータ量は9600[bps] のときの1/8になることにより、
インタリーブメモリ22Aの容量がその分だけさらに低
減することになる。
【0073】次にこのようにして書き込まれた送信シン
ボル系列データD16は、読み出し時にコントローラ7
から供給されるリードアドレス情報RA1に従つて、最
上段の1行目の左端の番号「1」から「5」、「9」、
「13」、「17」、「21」と順番に読み出され、再
度1行目のデータが7回読み出された後、最終的に4行
目の……「72」まで全ての行で8回読み出される。
ボル系列データD16は、読み出し時にコントローラ7
から供給されるリードアドレス情報RA1に従つて、最
上段の1行目の左端の番号「1」から「5」、「9」、
「13」、「17」、「21」と順番に読み出され、再
度1行目のデータが7回読み出された後、最終的に4行
目の……「72」まで全ての行で8回読み出される。
【0074】続いてインタリーバ22のインタリーブメ
モリ22Aにおける送信シンボル系列データD16の書
き込み処理と読み出し処理のタイミングを、図12を用
いて説明する。インタリーブメモリ22Aは、フレーム
「0」における最後の6ビツト分の変換データD5(リ
ードアドレス: 570、571 、572 、573 、574 、575)
を9.8[MHz]のクロツクCLK1に基づいて読み出してラ
ツチ回路22Bに出力する。
モリ22Aにおける送信シンボル系列データD16の書
き込み処理と読み出し処理のタイミングを、図12を用
いて説明する。インタリーブメモリ22Aは、フレーム
「0」における最後の6ビツト分の変換データD5(リ
ードアドレス: 570、571 、572 、573 、574 、575)
を9.8[MHz]のクロツクCLK1に基づいて読み出してラ
ツチ回路22Bに出力する。
【0075】ラツチ回路22Bは、フレーム「0」にお
ける最後の6ビツト分の変換データD5を一旦保持する
と、制御部50から供給される4.8[KHz]のクロツクCL
K2に基づいて当該最後の6ビツト分の変換データD5
を時点t1のタイミングで送信機8に出力し、次のクロ
ツクCLK2が供給される時点t2のタイミングまで同
じ変換データD5を出力し続ける。
ける最後の6ビツト分の変換データD5を一旦保持する
と、制御部50から供給される4.8[KHz]のクロツクCL
K2に基づいて当該最後の6ビツト分の変換データD5
を時点t1のタイミングで送信機8に出力し、次のクロ
ツクCLK2が供給される時点t2のタイミングまで同
じ変換データD5を出力し続ける。
【0076】この場合インタリーブメモリ22Aは、フ
レーム「0」における1周期分の送信シンボル系列デー
タD16を全て読み出し終わつた状態であるため、次の
フレーム「1」における 576ビツトの送信シンボル系列
データD16を格納し得る状態にある。このとき制御部
50は、直ちにリード信号SR1からライト信号SW1
に切り換えると共に、読み出し可能な状態を示すライト
イネーブル信号WE1をインタリーブメモリ22Aに出
力し、同時に次のフレーム「1」に応じた送信処理速度
のライトアドレス情報WA1を9.8[MHz]のクロツクCL
K1に基づいてセレクタ51を介してインタリーブメモ
リ22Aに出力する。
レーム「0」における1周期分の送信シンボル系列デー
タD16を全て読み出し終わつた状態であるため、次の
フレーム「1」における 576ビツトの送信シンボル系列
データD16を格納し得る状態にある。このとき制御部
50は、直ちにリード信号SR1からライト信号SW1
に切り換えると共に、読み出し可能な状態を示すライト
イネーブル信号WE1をインタリーブメモリ22Aに出
力し、同時に次のフレーム「1」に応じた送信処理速度
のライトアドレス情報WA1を9.8[MHz]のクロツクCL
K1に基づいてセレクタ51を介してインタリーブメモ
リ22Aに出力する。
【0077】このときに制御部50は、通信制御データ
D4をコントローラ7の内部メモリ(図示せず)から読
み出して音声データD1に付加することにより原データ
を生成し、当該原データにCRC符号及び又はテールビ
ツトを付加することにより符号付加データD15を生成
し、当該符号付加データD15に対して畳み込み符号化
処理を施すことにより送信シンボル系列データD16を
生成して、当該1周期分( 576ビツト/20[msec] )の送
信シンボル系列データD16をライトアドレス情報WA
1に基づくインタリーブメモリ22Aの所定位置に9.8
[MHz]の動作速度で1ビツトずつ書き込む。
D4をコントローラ7の内部メモリ(図示せず)から読
み出して音声データD1に付加することにより原データ
を生成し、当該原データにCRC符号及び又はテールビ
ツトを付加することにより符号付加データD15を生成
し、当該符号付加データD15に対して畳み込み符号化
処理を施すことにより送信シンボル系列データD16を
生成して、当該1周期分( 576ビツト/20[msec] )の送
信シンボル系列データD16をライトアドレス情報WA
1に基づくインタリーブメモリ22Aの所定位置に9.8
[MHz]の動作速度で1ビツトずつ書き込む。
【0078】ここで、フレーム「0」における最後の6
ビツト分の変換データD5をインタリーバ22のラツチ
回路22Bより送信機8に出力した時点t1から、次の
フレーム「1」における最初の6ビツト分の変換データ
D5を出力する時点t2までの処理が、4.8[KHz]のクロ
ツクCLK2に基づいて行われていることにより、その
処理時間は0.208[msec] (20[msec]/96)となつている。
ビツト分の変換データD5をインタリーバ22のラツチ
回路22Bより送信機8に出力した時点t1から、次の
フレーム「1」における最初の6ビツト分の変換データ
D5を出力する時点t2までの処理が、4.8[KHz]のクロ
ツクCLK2に基づいて行われていることにより、その
処理時間は0.208[msec] (20[msec]/96)となつている。
【0079】この0.208[msec] の処理時間の中で、1周
期分の送信シンボル系列データD16をインタリーブメ
モリ22Aに9.8[MHz]の動作速度で書き込む場合、2038
(9.8 ×106 ×0.208 ×10-3)クロツク分の処理を実行
できることになる。従つて送信処理速度が9600[bps] の
場合には、1周期 576ビツトの送信シンボル系列データ
D16をインタリーブメモリ22Aに書き込む際に、 5
76回のライトアドレス情報WA1を必要とするが、0.20
8[msec] の処理時間の中では2038回のライトアドレス情
報WA1を出力することができるため、十分な時間的余
裕の中で1周期576ビツトの送信シンボル系列データD
16を全て書き込むことができる。
期分の送信シンボル系列データD16をインタリーブメ
モリ22Aに9.8[MHz]の動作速度で書き込む場合、2038
(9.8 ×106 ×0.208 ×10-3)クロツク分の処理を実行
できることになる。従つて送信処理速度が9600[bps] の
場合には、1周期 576ビツトの送信シンボル系列データ
D16をインタリーブメモリ22Aに書き込む際に、 5
76回のライトアドレス情報WA1を必要とするが、0.20
8[msec] の処理時間の中では2038回のライトアドレス情
報WA1を出力することができるため、十分な時間的余
裕の中で1周期576ビツトの送信シンボル系列データD
16を全て書き込むことができる。
【0080】このようにコントローラ7の制御部50
は、フレーム「0」における最後の6ビツト分の変換デ
ータD5をラツチ回路22Bより出力し始めたときか
ら、次のフレーム「1」における最初の6ビツト分の変
換データD5を出力し始めるまでの0.208[msec] (20[m
sec]/96)の間に、1周期 576ビツトの送信シンボル系列
データD16の書き込み処理を終了させ得ることによ
り、時間的遅延を生じさせることなく次のフレームにお
ける変換データD5を切れ間なく送信機8に出力でき
る。
は、フレーム「0」における最後の6ビツト分の変換デ
ータD5をラツチ回路22Bより出力し始めたときか
ら、次のフレーム「1」における最初の6ビツト分の変
換データD5を出力し始めるまでの0.208[msec] (20[m
sec]/96)の間に、1周期 576ビツトの送信シンボル系列
データD16の書き込み処理を終了させ得ることによ
り、時間的遅延を生じさせることなく次のフレームにお
ける変換データD5を切れ間なく送信機8に出力でき
る。
【0081】以上の構成において、コントローラ7の制
御部50はインタリーブメモリ22Aから9.8[MHz]の動
作速度で読み出したフレーム「0」における変換データ
D5をラツチ回路22Bによつて6ビツトずつ保持し、
当該6ビツト分の変換データD5をラツチ回路22Bか
ら4.8[KHz]の動作速度で出力し、フレーム「0」におけ
る最後の6ビツト分の変換データD5をラツチ回路22
Bから出力した時点t1より、次のフレーム「1」にお
ける最初の6ビツト分の変換データD5をラツチ回路2
2Bから出力する時点t2までの間に、畳み込み符号化
された送信シンボル系列データD16を9.8[MHz]の動作
速度でインタリーブメモリ22Aに書き込むようにした
ことにより、ラツチ回路22Bが6ビツト分の変換デー
タD5を出力する処理間隔の中で1周期分の送信シンボ
ル系列データD16の書き込み処理を全て終了すること
ができる。
御部50はインタリーブメモリ22Aから9.8[MHz]の動
作速度で読み出したフレーム「0」における変換データ
D5をラツチ回路22Bによつて6ビツトずつ保持し、
当該6ビツト分の変換データD5をラツチ回路22Bか
ら4.8[KHz]の動作速度で出力し、フレーム「0」におけ
る最後の6ビツト分の変換データD5をラツチ回路22
Bから出力した時点t1より、次のフレーム「1」にお
ける最初の6ビツト分の変換データD5をラツチ回路2
2Bから出力する時点t2までの間に、畳み込み符号化
された送信シンボル系列データD16を9.8[MHz]の動作
速度でインタリーブメモリ22Aに書き込むようにした
ことにより、ラツチ回路22Bが6ビツト分の変換デー
タD5を出力する処理間隔の中で1周期分の送信シンボ
ル系列データD16の書き込み処理を全て終了すること
ができる。
【0082】これにより制御部50は、フレーム「0」
とフレーム「1」が切り換わる瞬間に6ビツト分の変換
データD5を途切れさせることなく送信機8に出力する
ことができると共に、インタリーブメモリ22のメモリ
容量を増やすことなく書き込み処理を実行できるため回
路規模を小さくすることができる。
とフレーム「1」が切り換わる瞬間に6ビツト分の変換
データD5を途切れさせることなく送信機8に出力する
ことができると共に、インタリーブメモリ22のメモリ
容量を増やすことなく書き込み処理を実行できるため回
路規模を小さくすることができる。
【0083】またコントローラ7の制御部50は、ラツ
チ回路22Bによつて変換データD5を6ビツトずつ保
持し、これを4.8[KHz]の動作速度で出力するようにした
ことにより、インタリーブメモリ22Aから読み出した
変換データD5を1ビツトずつ保持して出力する場合に
比べて、送信シンボル系列データD16を書き込むとき
のクロツクを9.8[MHz]以上に高速化する必要がないこと
により、消費電力を増加させることを防止できる。
チ回路22Bによつて変換データD5を6ビツトずつ保
持し、これを4.8[KHz]の動作速度で出力するようにした
ことにより、インタリーブメモリ22Aから読み出した
変換データD5を1ビツトずつ保持して出力する場合に
比べて、送信シンボル系列データD16を書き込むとき
のクロツクを9.8[MHz]以上に高速化する必要がないこと
により、消費電力を増加させることを防止できる。
【0084】以上の構成によれば、コントローラ7の制
御部50は、フレーム毎に所定のライトアドレス情報W
A1で書き込まれた送信シンボル系列データD16を所
定のリードアドレス情報RA1に基づいて読み出した変
換データD5を6ビツトずつラツチ回路22Bに保持
し、当該6ビツト分の変換データD5を4.8[KHz]の動作
速度で出力し、フレーム「0」における最後の6ビツト
分の変換データD5をラツチ回路22Bから出力した時
点t1より、次のフレーム「1」における最初の6ビツ
ト分の変換データD5をラツチ回路22Bから出力する
時点t2までの間に、送信シンボル系列データD16を
9.8[MHz]の動作速度でインタリーブメモリ22Aに書き
込むようにしたことにより、ラツチ回路22Bが6ビツ
ト分の変換データD5を順次出力する処理間隔の中で次
のフレーム「1」における1周期分の送信シンボル系列
データD16を全てインタリーブメモリ22Aに書き込
むことができ、かくして複数のインタリーブメモリ22
Aを設ける必要がなく回路規模を小さくすることができ
る。
御部50は、フレーム毎に所定のライトアドレス情報W
A1で書き込まれた送信シンボル系列データD16を所
定のリードアドレス情報RA1に基づいて読み出した変
換データD5を6ビツトずつラツチ回路22Bに保持
し、当該6ビツト分の変換データD5を4.8[KHz]の動作
速度で出力し、フレーム「0」における最後の6ビツト
分の変換データD5をラツチ回路22Bから出力した時
点t1より、次のフレーム「1」における最初の6ビツ
ト分の変換データD5をラツチ回路22Bから出力する
時点t2までの間に、送信シンボル系列データD16を
9.8[MHz]の動作速度でインタリーブメモリ22Aに書き
込むようにしたことにより、ラツチ回路22Bが6ビツ
ト分の変換データD5を順次出力する処理間隔の中で次
のフレーム「1」における1周期分の送信シンボル系列
データD16を全てインタリーブメモリ22Aに書き込
むことができ、かくして複数のインタリーブメモリ22
Aを設ける必要がなく回路規模を小さくすることができ
る。
【0085】なお上述の実施の形態においては、変調手
段としての送信機8によつて6ビツト分の変換データD
5に基づいて64ビツトのウオルシユコードに変換する
ようにした場合について述べたが、本発明はこれに限ら
ず、送信機8の変調方法によつては当該送信機8に出力
する変換データD5のビツト数を6ビツト以外の他の種
々のビツト数に変更するようにしても良い。例えば他の
変調方法によつて変換データD5のビツト数を8ビツト
に増やした場合には、当該8ビツト分の変換データD5
を送信する時間が0.208[msec] よりも多くなることによ
り、1周期分の送信シンボル系列データD16をさらに
余裕を持つた時間で書き込み処理できると共に、用いる
クロツクCLKの周波数を低くすることができるので、
その分低消費電力化することができる。
段としての送信機8によつて6ビツト分の変換データD
5に基づいて64ビツトのウオルシユコードに変換する
ようにした場合について述べたが、本発明はこれに限ら
ず、送信機8の変調方法によつては当該送信機8に出力
する変換データD5のビツト数を6ビツト以外の他の種
々のビツト数に変更するようにしても良い。例えば他の
変調方法によつて変換データD5のビツト数を8ビツト
に増やした場合には、当該8ビツト分の変換データD5
を送信する時間が0.208[msec] よりも多くなることによ
り、1周期分の送信シンボル系列データD16をさらに
余裕を持つた時間で書き込み処理できると共に、用いる
クロツクCLKの周波数を低くすることができるので、
その分低消費電力化することができる。
【0086】また上述の実施の形態においては、制御手
段としての制御部50によつて保持手段としてのラツチ
回路22Bを4.8[KHz]のクロツクCLK2によつて動作
させ、記憶手段としてのインタリーブメモリ22Aを9.
8[MHz]のクロツクCLK1によつて動作させるようにし
た場合について述べたが、本発明はこれに限らず、前の
フレームにおける最後の6ビツト分の変換データD5を
出力してから、次のフレームにおける最初の6ビツト分
の変換データD5を出力するまでに1周期分の送信シン
ボル系列データD16を書き込み処理できるようにクロ
ツクCLK2よりもクロツクCLK1の動作速度を速く
すれば、他の種々の動作速度のクロツクCLK1及び2
を用いるようにしても良い。
段としての制御部50によつて保持手段としてのラツチ
回路22Bを4.8[KHz]のクロツクCLK2によつて動作
させ、記憶手段としてのインタリーブメモリ22Aを9.
8[MHz]のクロツクCLK1によつて動作させるようにし
た場合について述べたが、本発明はこれに限らず、前の
フレームにおける最後の6ビツト分の変換データD5を
出力してから、次のフレームにおける最初の6ビツト分
の変換データD5を出力するまでに1周期分の送信シン
ボル系列データD16を書き込み処理できるようにクロ
ツクCLK2よりもクロツクCLK1の動作速度を速く
すれば、他の種々の動作速度のクロツクCLK1及び2
を用いるようにしても良い。
【0087】さらに上述の実施の形態においては、送信
処理速度が4800[bps] 、2400[bps]及び1200[bps] の場
合にインタリーバ22のインタリーブメモリ22Aに符
号化データD16を1回ずつ書き込み、読み出し時に2
回、4回、8回と繰り返し読み出すことにより、9600[b
ps] の場合と見かけ上同じ 576ビツト長の変換データD
5を読み出すようにした場合について述べたが、本発明
はこれに限らず、送信処理速度が4800[bps] 、2400[bp
s] 及び1200[bps] の場合に2回、4回、8回と繰り返
し書き込み、読み出し時に全てのデータを1回だけ順番
に読み出すようにしても良い。
処理速度が4800[bps] 、2400[bps]及び1200[bps] の場
合にインタリーバ22のインタリーブメモリ22Aに符
号化データD16を1回ずつ書き込み、読み出し時に2
回、4回、8回と繰り返し読み出すことにより、9600[b
ps] の場合と見かけ上同じ 576ビツト長の変換データD
5を読み出すようにした場合について述べたが、本発明
はこれに限らず、送信処理速度が4800[bps] 、2400[bp
s] 及び1200[bps] の場合に2回、4回、8回と繰り返
し書き込み、読み出し時に全てのデータを1回だけ順番
に読み出すようにしても良い。
【0088】
【発明の効果】上述のように本発明によれば、記憶手段
から読み出した現フレームにおける変換データを保持手
段により所定ビツト数単位で保持して出力するようにし
たことにより、現フレームの最後の所定ビツト数分の変
換データを出力してから、次のフレームにおける最初の
所定ビツト数分の変換データを出力するまでの間に、次
のフレームにおける全ビツト分の変換データの記憶処理
を終了させることができ、この結果記憶手段を複数設け
る必要が無くなつて回路規模を縮小させることができ
る。
から読み出した現フレームにおける変換データを保持手
段により所定ビツト数単位で保持して出力するようにし
たことにより、現フレームの最後の所定ビツト数分の変
換データを出力してから、次のフレームにおける最初の
所定ビツト数分の変換データを出力するまでの間に、次
のフレームにおける全ビツト分の変換データの記憶処理
を終了させることができ、この結果記憶手段を複数設け
る必要が無くなつて回路規模を縮小させることができ
る。
【図1】本発明の一実施の形態による通信端末の回路構
成を示すブロツク図である。
成を示すブロツク図である。
【図2】チヤネルコーデツクの回路構成を示すブロツク
図である。
図である。
【図3】チヤネルコーデツクにおける送信処理の流れの
説明に供するブロツク図である。
説明に供するブロツク図である。
【図4】チヤネルコーデツクにおける送信処理の条件の
説明に供する略線図である。
説明に供する略線図である。
【図5】チヤネルコーデツクにおける受信処理の流れの
説明に供するブロツク図である。
説明に供するブロツク図である。
【図6】コントローラとインタリーバの構成を示すブロ
ツク図である。
ツク図である。
【図7】変換テーブルを表す略線図である。
【図8】9600bps におけるのメモリ書込み及び読出し処
理の説明に供する略線図である。
理の説明に供する略線図である。
【図9】4800bps におけるのメモリ書込み及び読出し処
理の説明に供する略線図である。
理の説明に供する略線図である。
【図10】2400bps におけるのメモリ書込み及び読出し
処理の説明に供する略線図である。
処理の説明に供する略線図である。
【図11】1200bps におけるのメモリ書込み及び読出し
処理の説明に供する略線図である。
処理の説明に供する略線図である。
【図12】制御部における処理シーケンスの説明に供す
る略線図である。
る略線図である。
【図13】従来の複数のメモリを用いたインタリーブ処
理方法の説明に供する略線図である。
理方法の説明に供する略線図である。
1……通信端末、5……チヤネルコーデツク、6……チ
ヤネルエンコーダ、7……コントローラ、8……送信
機、20……CRCジエネレータ、21……畳み込み符
号器、22……インタリーバ、22A……インタリーブ
メモリ、22B……ラツチ回路、50……制御部。
ヤネルエンコーダ、7……コントローラ、8……送信
機、20……CRCジエネレータ、21……畳み込み符
号器、22……インタリーバ、22A……インタリーブ
メモリ、22B……ラツチ回路、50……制御部。
Claims (4)
- 【請求項1】原データを符号化することにより生成した
送信シンボル系列の各シンボルの順番をフレーム毎にラ
ンダムに並び換え、当該並び換えられた変換データに対
して所定の変調処理を施すことにより生成した送信信号
を送信する送信装置において、 上記送信シンボル系列を上記フレーム毎に所定の書込み
順序で記憶し、当該書込み順序とは異なる読み出し順序
で所定ビツト数ごとに読み出す記憶手段と、 上記読み出し順序で順次読み出された所定ビツト数の変
換データを一時的に保持する保持手段と、 上記保持手段から出力される上記所定ビツト数の変換デ
ータを基に上記所定の変調処理を行う変調手段と、 上記保持手段によつて現フレームにおける最後の所定ビ
ツト数分の変換データを保持している間に、次のフレー
ムにおける上記送信シンボル系列を上記記憶手段に記憶
する制御手段とを具えることを特徴とする送信装置。 - 【請求項2】上記記憶手段は、上記原データが複数種類
あるうちの最も速い伝送速度以外であつた場合、上記原
データを基に生成された上記送信シンボル系列を上記フ
レーム毎に書き込み、上記読み出し順序で所定ビツト数
ごとに複数回繰り返し読み出すことを特徴とする請求項
1に記載の送信装置。 - 【請求項3】原データを符号化することにより生成した
送信シンボル系列の各シンボルの順番をフレーム毎にラ
ンダムに並び換え、当該並び換えられた変換データに対
して所定の変調処理を施すことにより生成した送信信号
を送信する送信方法において、 上記送信シンボル系列を上記フレーム毎に所定の書込み
順序で記憶し、当該書込み順序とは異なる読み出し順序
で所定ビツト数ごとに読み出し、 上記読み出し順序で順次読み出された所定ビツト数の変
換データを保持手段によつて一時的に保持し、 上記保持手段によつて現フレームにおける最後の所定ビ
ツト数分の変換データを保持している間に、次のフレー
ムにおける上記送信シンボル系列を上記記憶手段に記憶
することを特徴とする送信方法。 - 【請求項4】上記原データが複数種類あるうちの最も速
い伝送速度以外であつた場合、上記原データを基に生成
された上記送信シンボル系列を上記フレーム毎に上記記
憶手段に書き込み、上記読み出し順序で所定ビツト数ご
とに複数回繰り返し読み出すことを特徴とする請求項3
に記載の送信方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10094734A JPH11298338A (ja) | 1998-04-07 | 1998-04-07 | 送信装置及び送信方法 |
US09/283,188 US6507629B1 (en) | 1998-04-07 | 1999-04-01 | Address generator, interleave unit, deinterleave unit, and transmission unit |
KR1019990011651A KR19990082899A (ko) | 1998-04-07 | 1999-04-02 | 어드레스 생성기, 인터리브 유닛, 디인터리브 유닛 및 송신유닛 |
EP99302735A EP0965911A3 (en) | 1998-04-07 | 1999-04-07 | Address generator, interleave unit, deinterleave unit, and transmission unit |
US09/994,137 US6748560B2 (en) | 1998-04-07 | 2001-11-26 | Address generator, interleave unit, deinterleaver unit, and transmission unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10094734A JPH11298338A (ja) | 1998-04-07 | 1998-04-07 | 送信装置及び送信方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11298338A true JPH11298338A (ja) | 1999-10-29 |
Family
ID=14118354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10094734A Pending JPH11298338A (ja) | 1998-04-07 | 1998-04-07 | 送信装置及び送信方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11298338A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013065465A1 (ja) * | 2011-11-04 | 2013-05-10 | 株式会社メガチップス | 通信装置および通信装置の動作方法 |
-
1998
- 1998-04-07 JP JP10094734A patent/JPH11298338A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013065465A1 (ja) * | 2011-11-04 | 2013-05-10 | 株式会社メガチップス | 通信装置および通信装置の動作方法 |
JP2013098886A (ja) * | 2011-11-04 | 2013-05-20 | Mega Chips Corp | 通信装置および通信装置の動作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7085991B2 (en) | Mobile station and method to transmit data word using an unused portion of a slot by interleaving the data word with a signalling word | |
KR19990082899A (ko) | 어드레스 생성기, 인터리브 유닛, 디인터리브 유닛 및 송신유닛 | |
US7640479B2 (en) | Single engine turbo decoder with single frame size buffer for interleaving/deinterleaving | |
JP3415693B2 (ja) | インターリーブプロセス | |
JPH09232973A (ja) | ビタビ復号器 | |
JP2006014000A (ja) | デインタリーブ装置、移動通信端末及びデインタリーブ方法 | |
JPH08242217A (ja) | データをインタリーブする装置および移動通信システム | |
EP1056236B1 (en) | Apparatus and method for correcting data errors | |
JPH10210139A (ja) | 音声記録機能付き電話装置及び音声記録機能付き電話装置の音声記録方法 | |
JPH09232972A (ja) | ビタビ復号器 | |
JP2000201086A (ja) | デ―タ受信装置およびデ―タ受信方法 | |
US7039069B2 (en) | Interleaving method | |
JP3920220B2 (ja) | 通信装置 | |
JPH04259135A (ja) | ディジタル無線通信装置 | |
CA2116908C (en) | Speech decoding in a zero ber environment | |
US6651211B1 (en) | Method of mobile telecommunications | |
JPH11298338A (ja) | 送信装置及び送信方法 | |
KR100594043B1 (ko) | 고속 터보 디코더에서 병행방식의 디 래이트 매칭을수행하는 입력 버퍼 장치 | |
JP4521906B2 (ja) | 符号化装置および無線通信装置 | |
JPH11317677A (ja) | アドレス生成装置、インタリーブ装置及びデインタリーブ装置 | |
WO2000060749A1 (fr) | Processeur et methode de traitement | |
JP2001177418A (ja) | インターリーブアドレス生成装置及びインターリーブアドレス生成方法 | |
KR100247058B1 (ko) | 코드분할 다원접속방식 통신시스템의 단말기에서 다이버시티컴바이닝 회로를 구비한 수신장치 | |
JPH09172679A (ja) | 通信制御方式及びそれに用いる符号器 | |
JP2001217725A (ja) | 通信システム及び通信方法 |