JPH11298338A - 送信装置及び送信方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、インタリーブ処理を行う際に用いら
れるメモリの容量を低減するようにする。 【解決手段】本発明は、原データを符号化することによ
り生成した送信シンボル系列の各シンボルの順番をフレ
ーム毎にランダムに並び換え、当該並び換えられた変換
データに対して所定の変調処理を施すことにより生成し
た送信信号を送信する場合、送信シンボル系列をフレー
ム毎に所定の書込み順序で記憶し、当該書込み順序とは
異なる読み出し順序で所定ビツト数ごとに読み出し、当
該読み出し順序で順次読み出された所定ビツト数の変換
データを保持手段によつて一時的に保持し、当該保持手
段によつて現フレームにおける最後の所定ビツト数分の
変換データを保持している間に、次のフレームにおける
送信シンボル系列を記憶手段に記憶するようにする。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。

【０００２】発明の属する技術分野 従来の技術 発明が解決しようとする課題（図１３） 課題を解決するための手段 発明の実施の形態（図１〜図１２） 発明の効果

【０００３】

【発明の属する技術分野】本発明は送信装置及び送信方
法に関し、例えば携帯電話システムのような無線通信シ
ステムに適用して好適なものである。

【０００４】

【従来の技術】従来、この種の無線通信システムにおい
ては、通信サービスを提供するエリアを所望の大きさの
セルに分割して当該セル内にそれぞれ固定無線局として
の基地局を設置し、移動無線局としての携帯電話機は自
分が存在するセル内の基地局と無線通信するようになさ
れており、いわゆるセルラーシステムを構築するように
なされている。

【０００５】その際、携帯電話機と基地局との間には種
々の通信方式が提案されているが、最近注目されている
ものとしてＣＤＭＡ(Code Division Multiple Access)
方式と呼ばれる符号分割多元接続方式がある。このＣＤ
ＭＡ方式は、送信側において疑似的な乱数系列符号でな
る固有のＰＮ(Pseude random Noise sequence)符号を各
通信回線ごとに割り当て、当該ＰＮ符号を同一搬送周波
数の一次変調信号に乗算することにより、元の周波数帯
域よりも広い帯域に拡散（以下、これをスペクトラム拡
散と呼ぶ）し、当該スペクトラム拡散処理を施した２次
変調信号を送信するようになされている。

【０００６】このようなＣＤＭＡ方式におけるセルラー
システムの移動局においては、実際に送信すべき音声デ
ータにＣＲＣ(Cyclic Redundancy Check) 符号を付加し
た後、畳み込み符号化処理を施す（以下、ここまでの処
理をエンコード処理と呼ぶ）ことにより得られる送信シ
ンボル系列をインタリーブ処理回路（以下、これをイン
タリーバと呼ぶ）の内部メモリに所定の書き込み順序で
格納し、当該書き込み順序とは異なる読み出し順序で読
み出すことにより、各シンボルの順番をランダムに並び
換える、すなわちインターリーブ処理を施し、当該イン
ターリーブ処理された送信シンボル系列を所定の方式で
変調した後にアナログの送信信号として送信するように
なされている。

【０００７】ここで畳み込み符号化処理された送信シン
ボル系列は、伝送路において誤りがランダム（平均的）
に生じるとは限らず、バースト（局所）的に生じる傾向
がある。このようにバースト的な誤りが生じた場合に、
その部分の誤りが誤り訂正能力を越えていると、訂正し
切れない誤りが残つてしまう。このようなことが起きな
いようにするために、送信シンボル系列にインターリー
ブ処理を施すことにより、伝送路上で生じた誤りを分散
させて受信側において効率良く誤り訂正処理を実行し得
るようになされている。

【０００８】

【発明が解決しようとする課題】ところで上述のような
インターリーブ処理を行う場合、図１３に示すように、
まず最初にエンコード処理されたフレーム「０」の送信
シンボル系列をスイツチ２を介してインターリーバ３の
メモリ４に所定の書き込み順序で格納し、当該格納した
ときとは異なる読み出し順序で順次読み出すことにより
インタリーブ処理を施し、読み出したデータを送信機６
によつて変調した後にアナログの送信信号としてアンテ
ナ７を介して送信する。このときコントローラ１は、メ
モリ４からデータの読み出しを行つている最中に、スイ
ツチ２の出力先を切り換えることにより、次のフレーム
「１」の送信シンボル系列をメモリ５に格納する。

【０００９】そしてコントローラ１は、メモリ４からデ
ータの読み出しが全て終了すると、格納したときとは異
なる読み出し順序でメモリ５からデータの読み出しを開
始することによりインタリーブ処理を施すと共に、スイ
ツチ２を切り換えることにより次のフレーム「２」の送
信シンボル系列をメモリ４に格納する。

【００１０】しかしながらコントローラ１が、メモリ４
及びメモリ５を交互に用いながらインターリーブ処理を
実行する場合には、必ずメモリ４及び５を複数設けなけ
ればならず、これにより全体として使用するメモリの容
量が増えて回路規模が大きくなつてしまうという問題が
あつた。

【００１１】これに対して、インタリーバ３に設けられ
たメモリ４だけを単独で使用してインターリーブ処理を
実行する場合、コントローラ１はまず格納したときとは
異なる読み出し順序でメモリ４から読み出したフレーム
「０」のデータを送信機６に１ビツトずつ送信する。そ
してコントローラ１は、フレーム「０」における最後の
１ビツトのデータをメモリ４から読み出して送信機６に
出力してから、次のフレーム「１」における最初の１ビ
ツトのデータを切れ間なくメモリ４から読み出して送信
機６に出力するようになされている。

【００１２】ところがコントローラ１は、フレーム
「０」における最後の１ビツトのデータをメモリ４から
読み出して送信機６に出力してから、次のフレーム
「１」における最初の１ビツトのデータをメモリ４から
読み出すまでの僅かな時間の中では、次のフレーム
「１」に相当する音声データに対してＣＲＣ符号の付加
及び畳み込み符号化処理することにより生成した送信シ
ンボル系列をインタリーバ３のメモリ４に全て格納する
エンコード処理が間に合わないことがあつた。

【００１３】従つて、上述の僅かな時間の中でエンコー
ド処理を間に合わせるためには、より高速のクロツクを
用いなければならなくなり、このため消費電力が増大し
たり、あるいは僅かな時間の中でエンコード処理を間に
合わせるためのメモリを別個に設けなければならず、回
路規模が大きくなつてしまうという問題があつた。

【００１４】本発明は以上の点を考慮してなされたもの
で、インターリーブ処理に必要とされるメモリの容量を
低減し得る送信装置及び送信方法を提案しようとするも
のである。

【００１５】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、原データを符号化することにより
生成した送信シンボル系列の各シンボルの順番をフレー
ム毎にランダムに並び換え、当該並び換えられた変換デ
ータに対して所定の変調処理を施すことにより生成した
送信信号を送信する場合、送信シンボル系列をフレーム
毎に所定の書込み順序で記憶し、当該書込み順序とは異
なる読み出し順序で所定ビツト数ごとに読み出し、当該
読み出し順序で順次読み出された所定ビツト数の変換デ
ータを保持手段によつて一時的に保持し、当該保持手段
によつて現フレームにおける最後の所定ビツト数分の変
換データを保持している間に、次のフレームにおける送
信シンボル系列を記憶手段に記憶するようにする。

【００１６】記憶手段から読み出した現フレームにおけ
る変換データを保持手段により所定ビツト数単位で保持
して出力するようにしたことにより、現フレームの最後
の所定ビツト数分の変換データを出力してから、次のフ
レームにおける最初の所定ビツト数分の変換データを出
力するまでの間に、次のフレームにおける全ビツト分の
変換データの記憶処理を全て終了させることができ、こ
の結果記憶手段を複数設ける必要が無くなる。

【００１７】

【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。

【００１８】図１において、１は全体として本発明の送
信装置としての通信端末を示し、通話時にはマイク２に
よつて集音された音声信号Ｓ１が送受話器３を介してイ
ンターフエース変換されて音声コーデツク４に送出され
る。音声コーデツク４は、回線品質、音声信号Ｓ１の品
質及びその情報量等を検出することにより得られた検出
結果に基づいて当該音声信号Ｓ１の送信処理速度を9600
[bps] 、4800[bps] 、2400[bps] 及び1200[bps] の４種
類のうちからいずれかを選択する。

【００１９】そして音声コーデツク４は、選択した送信
処理速度からなる音声信号Ｓ１をデイジタル化して音声
データＤ１を生成し、これをチヤネルコーデツク５のチ
ヤネルエンコーダ６に送出する。これに加えて音声コー
デツク４は、送信処理速度を選択する度に当該選択した
送信処理速度を表す速度情報データＤ２を生成し、これ
をコントローラ７に送出する。

【００２０】コントローラ７は、速度情報データＤ２が
表す送信処理速度に応じた制御データＤ３を生成し、こ
れをチヤネルエンコーダ６に送出する。チヤネルエンコ
ーダ６は、制御データＤ３に基づく送信処理速度に応じ
た送信処理を実行すると共に、コントローラ７の内部メ
モリ（図示せず）から供給される通信制御データＤ４を
音声データＤ１に付加した状態で畳み込み符号化した
後、所定のデータフオーマツトに変換することにより得
られる変換データＤ５を送信機８に送出する。

【００２１】送信機８は、シンセサイザ９から送信周波
数を制御する周波数制御信号Ｓ２が供給されており、変
換データＤ５を周波数制御信号Ｓ２に基づいて所定フオ
ーマツトで変調し、この結果得られる送信データＤ６を
送受共用器１０及びアンテナ１１を介して基地局（図示
せず）に所定の無線伝送速度で送信する。

【００２２】また基地局においても、上述した送信デー
タＤ６と同様に9600[bps] 、4800[bps] 、2400[bps] 又
は1200[bps] のいずれかの送信処理速度によつて送信処
理されたデータを送信しており、通信端末１は基地局か
ら送信されたデータをアンテナ１１を介して受信し、こ
れを受信データＤ７として送受共用器１０を介して受信
機１２に供給する。

【００２３】受信機１２は、シンセサイザ９から受信周
波数を制御する周波数制御信号Ｓ３が供給されており、
当該周波数制御信号Ｓ３に基づいて受信データＤ７を所
定フオーマツトで復調することにより復調データＤ８を
生成し、これをチヤネルデコーダ１３に送出する。

【００２４】チヤネルデコーダ１３は、コントローラ７
から供給される制御データＤ９に基づいて全体を制御す
るようになされており、送信側の基地局で使用されたと
きの送信処理速度と同じ9600[bps] 、4800[bps] 、2400
[bps] 又は1200[bps] のいずれかの受信処理速度で復調
データＤ８の受信処理を実行する。この場合チヤネルデ
コーダ１３は、復調データＤ８の受信処理速度に対応し
た所定のフオーマツトに変換すると共に、ビタビ復号法
による誤り訂正処理を施した後に復号して復号データを
生成する。

【００２５】これに加えてチヤネルデコーダ１３は、復
調データＤ８を復号することによつて得られた復号デー
タのうち通話相手の音声に応じた音声データＤ１０を音
声コーデツク４に送出し、かつ当該復号データのうち通
信制御データＤ１１をコントローラ７に送出する。

【００２６】音声コーデツク４は、コントローラ７から
入力される制御信号Ｓ４に基づいて音声データＤ１０を
アナログの音声信号Ｓ５に変換し、これを送受話器３を
介してインターフエース変換した後にスピーカ１４に送
出する。これにより通信端末１では、スピーカ１４から
音声を発生させることにより相手との音声による通話を
実現させ得るようになされている。

【００２７】なおコントローラ７は、音声データＤ１に
付加する通信制御データＤ４を生成し、かつチヤネルデ
コーダ１３から入力される通信制御データＤ１１を解読
して呼の設定、解除及び維持を実行すると共に、キー／
出椅子プレイ１５のＩ／Ｏ（In/Out) 制御を実行する。
これに加えてコントローラ７は、送信周波数及び受信周
波数を発生するシンセサイザ９を制御する。

【００２８】ここで図１との対応部分に同一符号を付し
た図２及び図３に示すように、まずデータ送信時におい
てチヤネルエンコーダ６では、音声コーデツク４から96
00[bps] 、4800[bps] 、2400[bps] 又は1200[bps] のい
ずれかの送信処理速度からなる音声データＤ１がＣＲＣ
ジエネレータ２０に入力される。

【００２９】ＣＲＣジエネレータ２０は、9600[bps] の
送信処理速度からなる音声データＤ１が入力された場
合、当該音声データＤ１にコントローラ７から供給され
る通信制御データＤ４を付加することにより合計 172ビ
ツトの原データを生成すると共に、当該生成した原デー
タに基づいて、次式

【００３０】

【数１】

【００３１】で表される生成多項式Ｇ１（Ｘ）を用いて
12ビツトのＣＲＣ符号を生成し、これを原データに付加
することにより 184ビツトのデータを生成する。この後
ＣＲＣジエネレータ２０は、 184ビツトのデータに８ビ
ツトのテールビツトを付加して192ビツトの符号付加デ
ータＤ１５を生成し、これを畳み込み符号器２１に送出
する。

【００３２】またＣＲＣジエネレータ２０は、4800[bp
s] の送信処理速度からなる音声データＤ１が入力され
た場合、当該音声データＤ１にコントローラ７から供給
される通信制御データＤ４を付加することにより合計80
ビツトの原データを生成すると共に、当該生成した原デ
ータに基づいて、次式

【００３３】

【数２】

【００３４】で表される生成多項式Ｇ２（Ｘ）を用いて
８ビツトのＣＲＣ符号を生成し、これを原データに付加
することにより88ビツトのデータを生成する。この後Ｃ
ＲＣジエネレータ２０は、88ビツトのデータに８ビツト
のテールビツトを付加して96ビツトの符号付加データＤ
１５を生成し、これを畳み込み符号器２１に送出する。

【００３５】さらにＣＲＣジエネレータ２０は、2400[b
ps] の送信処理速度からなる音声データＤ１が入力され
た場合、当該音声データＤ１にコントローラ７から供給
される通信制御データＤ４を付加することにより合計40
ビツトの原データを生成すると共に、当該生成した原デ
ータに「０」でなる８ビツトのテールビツトを付加して
48ビツトの符号付加データＤ１５を生成し、これを畳み
込み符号器２１に送出する。

【００３６】さらにＣＲＣジエネレータ２０は、1200[b
ps] の送信処理速度からなる音声データＤ１が入力され
た場合、当該音声データＤ１にコントローラ７から供給
される通信制御データＤ４を付加することにより合計16
ビツトの原データを生成すると共に、当該生成した原デ
ータに「０」でなる８ビツトのテールビツトを付加して
24ビツトの符号付加データＤ１５を生成し、これを畳み
込み符号器２１に送出する。

【００３７】畳み込み符号器２１は、ＣＲＣジエネレー
タ２０によつて生成された送信処理速度ごとの符号付加
データＤ１５を予め設定された拘束長ｋ（この実施の形
態の場合は「９」に設定）及び符号化率Ｒ（この実施の
形態の場合は「１／３」に設定）に基づいて畳み込み符
号化するようになされており、この結果得られる送信シ
ンボル系列データＤ１６をインターリーバ２２に送出す
る。

【００３８】因みに畳み込み符号器２１は、9600[bps]
の送信処理速度からなる 192ビツトの符号付加データＤ
１５が入力された場合には、当該 192ビツトの符号付加
データＤ１５に基づいて 576ビツトの送信シンボル系列
データＤ１６を生成すると共に、4800[bps] の送信処理
速度からなる96ビツトの符号付加データＤ１５が入力さ
れた場合には、当該96ビツトの符号付加データＤ１５に
基づいて 288ビツトの送信シンボル系列データＤ１６を
生成する。

【００３９】また畳み込み符号器２１は、2400[bps] の
送信処理速度からなる48ビツトの符号付加データＤ１５
が入力された場合には、当該48ビツトの符号付加データ
Ｄ１５に基づいて 144ビツトの送信シンボル系列データ
Ｄ１６を生成すると共に、1200[bps] の送信処理速度か
らなる24ビツトの符号付加データＤ１５が入力された場
合には、当該24ビツトの符号付加データＤ１５に基づい
て72ビツトの送信シンボル系列データＤ１６を生成す
る。

【００４０】インターリーバ２２は、送信処理速度ごと
にデータの繰り返し数が予め設定されており、まず9600
[bps] の送信処理速度に応じて生成された 576ビツトの
送信シンボル系列データＤ１６が入力された場合には、
データを繰り返すことなくそのままの状態で内部に設け
られたインターリーブメモリ（図示せず）に所定のライ
トアドレス情報に従つて順次書き込んだ後、所定のリー
ドアドレス情報に従つて順次読み出すことによりインタ
ーリーブ処理を施し、この結果得られる 576ビツトの変
換データＤ５を28800[bps]（ 576ビツト/20[msec] ）の
回線伝送速度で送信機８に送出する。

【００４１】またインターリーバ２２は、4800[bps] の
送信処理速度に応じて生成された 288ビツトの送信シン
ボル系列データＤ１６が入力された場合には、データを
順次１ビツトずつ１回繰り返して使用（すなわち同じデ
ータが２個ずつ連続する）することにより、 576ビツト
の繰り返しデータを生成し、当該 576ビツトの繰り返し
データを内部のインターリーブメモリに所定のライトア
ドレス情報に従つて順次書き込んだ後、所定のリードア
ドレス情報に従つて順次読み出すことによりインターリ
ーブ処理を施し、この結果得られる 576ビツトの変換デ
ータＤ５を28800[bps]（ 576ビツト/20[msec] ）の回線
伝送速度で送信機８に送出する。

【００４２】またインターリーバ２２は、2400[bps] の
送信処理速度に応じて生成された 144ビツトの送信シン
ボル系列データＤ１６が入力された場合には、データを
順次１ビツトずつ３回繰り返して使用（すなわち同じデ
ータが４個ずつ連続する）することにより、 576ビツト
の繰り返しデータを生成し、当該 576ビツトの繰り返し
データを内部のインターリーブメモリに所定のライトア
ドレス情報に従つて順次書き込んだ後、所定のリードア
ドレス情報に従つて順次読み出すことによりインターリ
ーブ処理を施し、この結果得られる 576ビツトの変換デ
ータＤ５を28800[bps]（ 576ビツト/20[msec] ）の回線
伝送速度で送信機８に送出する。

【００４３】さらにインターリーバ２２は、1200[bps]
の送信処理速度に応じて生成された72ビツトの送信シン
ボル系列データＤ１６が入力された場合には、データを
順次１ビツトずつ７回繰り返して使用（すなわち同じデ
ータが８個ずつ連続する）することにより、 576ビツト
の繰り返しデータを生成し、当該 576ビツトの繰り返し
データを内部のインターリーブメモリに所定のライトア
ドレス情報に従つて順次書き込んだ後、所定のリードア
ドレス情報に従つて順次読み出すことによりインターリ
ーブ処理を施し、この結果得られる 576ビツトの変換デ
ータＤ５を28800[bps]（ 576ビツト/20[msec] ）の回線
伝送速度で送信機８に送出する。

【００４４】このようにインターリーバ２２は、図４に
示すように4800[bps] 、2400[bps]及び1200[bps] の送
信処理速度に応じて生成された３種類のデータ数（ 288
ビツト、 144ビツト及び72ビツト）からなる送信シンボ
ル系列データＤ１６に対して上述したようなデータ繰り
返し処理及びインターリーブ処理を施すことにより、96
00[bps] の送信処理速度に応じて生成された送信シンボ
ル系列データＤ１６をインターリーブ処理したときと見
かけ上同じビツト長（576 ビツト）の変換データＤ５を
生成し、これを28800[bps]の回線伝送速度で送信機８に
送出するようになされている。

【００４５】一方、図１との対応部分に同一符号を付し
て示す図２及び図５において、データの受信時にチヤネ
ルデコーダ１３は、受信機１２から供給された復調デー
タＤ８をデインターリーバ２５に入力する。

【００４６】デインターリーバ２５は、内部のデインタ
ーリーブメモリ（図示せず）に復調データＤ８を 576ビ
ツト長（送信時の１周期分）ずつ順次記憶すると共に、
当該デインターリーブメモリから復調データＤ８を 576
ビツト長ごとに読み出す。ここでデインターリーブメモ
リから復調データＤ８を読み出す際には、送信側におい
て用いられた送信処理速度に応じた9600[bps] 、4800[b
ps] 、2400[bps] 又は1200[bps] のいずれかの受信処理
速度によつて読み出すようになされている。

【００４７】これに加えてデインターリーバ２５は、 5
76ビツトの復調データＤ８をそれぞれの受信処理速度に
よつて送信側で並び換えられたときと全く逆の手順でそ
の順番を並び換えることにより元の並び順に戻し（以
下、これをデインタリーブと呼ぶ）、この結果得られる
576ビツト長の軟判定データ（以下、これを第１の軟判
定データと呼ぶ）Ｄ２８をデータ加算処理器２６に送出
する。

【００４８】データ加算処理器２６は、第１の軟判定デ
ータＤ２８に基づいて受信処理速度ごとにそれぞれ１ビ
ツトのデータが所定回数繰り返される前の所定ビツト数
でなる軟判定データ（以下、これを第２の軟判定データ
と呼ぶ）Ｄ２９を生成するようになされている。従つて
データ加算処理器２６は、9600[bps] の受信処理速度で
第１の軟判定データＤ２８が入力された場合、当該第１
の軟判定データＤ２８は繰り返し処理がなされていない
ためにデータ処理せず、そのまま第２の軟判定データＤ
２９としてビタビ復号器２７に送出する。

【００４９】またデータ加算処理器２６は、4800[bps]
の受信処理速度で第１の軟判定データＤ２８が入力され
た場合、当該第１の軟判定データＤ２８に基づいてデー
タ加算処理することにより 288ビツトの第２の軟判定デ
ータＤ２９を生成し、これをビタビ復号器２７に送出す
る。またデータ加算処理器２６は、2400[bps] の受信処
理速度で第１の軟判定データＤ２８が入力された場合、
当該第１の軟判定データＤ２８に基づいてデータ加算処
理することにより 144ビツトの第２の軟判定データＤ２
９を生成し、これをビタビ復号器２７に送出する。

【００５０】さらにデータ加算処理器２６は、1200[bp
s] の受信処理速度で第１の軟判定データＤ２８が入力
された場合、当該第１の軟判定データＤ２８に基づいて
データ加算処理することにより72ビツトの第２の軟判定
データＤ２９を生成し、これをビタビ復号器２７に送出
する。

【００５１】ビタビ復号器２７は、それぞれの受信処理
速度によつて入力された第２の軟判定データＤ２９に対
してそれぞれビタビアルゴリズムを用いて拘束長ｋが
「９」及び符号化率Ｒが「１／３」に設定された最尤復
号処理を施すことにより、復号データＤ３０（８ビツト
のテールビツトは取り除く）を生成し、これを誤り検出
器２９に送出する。

【００５２】ここでビタビ復号器２７は、9600[bps] の
受信処理速度で第２の軟判定データＤ２９が入力された
場合には 184ビツトの復号データＤ３０を生成し、4800
[bps] の受信処理速度で第２の軟判定データＤ２９が入
力された場合には88ビツトの復号データＤ３０を生成
し、2400[bps] の受信処理速度で第２の軟判定データＤ
２９が入力された場合には40ビツトの復号データＤ３０
を生成し、1200[bps] の受信処理速度で第２の軟判定デ
ータＤ２９が入力された場合には16ビツトの復号データ
Ｄ３０を生成する。

【００５３】誤り検出器２９は、9600[bps] の受信処理
速度に対応した復号データＤ３０が入力された場合、当
該復号データＤ３０を（１）式に示す生成多項式Ｇ１
（Ｘ）を用いて誤り検出した後、復号データＤ３０から
ＣＲＣ符号が付加されていると推定される部分の12ビツ
トのデータを取り除き、この結果得られる 172ビツトの
音声データＤ１０を音声コーデツク４に送出する。

【００５４】また誤り検出器２９は、4800[bps] の受信
処理速度に対応した復号データＤ３０が入力された場
合、当該復号データＤ３０を（２）式に示す生成多項式
Ｇ２（Ｘ）を用いて誤り検出した後、復号データＤ３０
からＣＲＣ符号が付加されていると推定される部分の８
ビツトのデータを取り除き、この結果得られる80ビツト
の音声データＤ１０を音声コーデツク４に送出する。

【００５５】また誤り検出器２９は、2400[bps] の受信
処理速度に対応した復号データＤ３０が入力された場
合、当該復号データＤ３０はＣＲＣ符号が付加されてい
ないのでデータ処理せずにそのまま40ビツトの復号デー
タＤ３０を音声データＤ１０として音声コーデツク４に
送出する。さらに誤り検出器２９は、1200[bps] の受信
処理速度に対応した復号データＤ３０が入力された場
合、当該復号データＤ３０もＣＲＣ符号が付加されてい
ないのでデータ処理せずにそのまま16ビツトの音声デー
タＤ１０として音声コーデツク４に送出する。

【００５６】次に、送信側であるチヤネルエンコーダ６
のインタリーバ２２におけるインタリーブ処理方法につ
いて説明する。図６に示すように、コントローラ７の制
御部５０は、インタリーブメモリ２２Ａ及びラツチ回路
２２Ｂの動作速度を制御するようになされており、イン
タリーブメモリ２２Ａに対して9.8[MHz]のクロツクＣＬ
Ｋ１ごとに書き込み及び読み出し処理を実行させると共
に、ラツチ回路２２Ｂに対して4.8[KHz]のクロツクＣＬ
Ｋ２ごとにラツチした変換データＤ５を出力させるよう
になされている。

【００５７】まず畳み込み符号化器２１から供給される
送信シンボル系列データＤ１６をインタリーバ２２のイ
ンタリーブメモリ２２Ａに書き込む場合、まずコントロ
ーラ７の制御部５０は、送信機８から送られてくるリク
エスト信号ＲＱ１の入力したタイミングに基づいて、ラ
イト信号ＳＷ１及び書き込み可能な状態を示すライトイ
ネーブル信号ＷＥ１をインタリーブメモリ２２Ａに出力
すると共に、ライトアドレス発生器５２によつて発生す
るライトアドレス情報ＷＡ１をセレクタ５１を介してイ
ンタリーブメモリ２２Ａに出力する。

【００５８】制御部５０は、クロツクＣＬＫ１に基づい
て畳み込み符号化器２１から送信シンボル系列データＤ
１６の読み出しを開始させると共に、9.8[MHz]のクロツ
クＣＬＫ１に同期したライトアドレス情報ＷＡ１に基づ
いて１周期分（ 576ビツト/20[msec] ）の送信シンボル
系列データＤ１６を１ビツトずつインタリーブメモリ２
２Ａの所定の位置に順次書き込むようになされている。

【００５９】次に、インタリーブメモリ２２Ａに書き込
まれた１周期分の送信シンボル系列データＤ１６を読み
出す場合、まず制御部５０は、送信機８から送られてく
るリクエスト信号ＲＱ１の入力したタイミングに基づい
て、ライト信号ＳＷ１をリード信号ＳＲ１に切り換えて
インタリーブメモリ２２Ａに出力すると共に、読み出し
可能な状態を示すリードイネーブル信号ＲＥ１をインタ
リーブメモリ２２Ａに出力し、同時にリードアドレス発
生器５３によつて発生したリードアドレス情報ＲＡ１を
セレクタ５１を介してインタリーブメモリ２２Ａに出力
する。

【００６０】インタリーブメモリ２２Ａは、9.8[MHz]の
クロツクＣＬＫ１と同期したリードアドレス情報ＲＡ１
に基づいて６ビツト分の送信シンボル系列データＤ１６
を変換データＤ５として一度に読み出して送信機８に送
出する。制御部５０はインタリーブメモリ２２Ａから読
み出された６ビツト分の変換データＤ５を4.8[KHz]のク
ロツクＣＬＫ２に基づいてラツチ回路２２Ｂでホールド
し、次のクロツクＣＬＫ２をラツチ回路２２Ｂに供給す
るまで同一の６ビツト分の変換データＤ５をホールドし
続ける。

【００６１】このようにインタリーバ２２は、制御部５
０の制御によつてインタリーブメモリ２２Ａの書き込み
及び読み出し時の処理速度（9.8[MHz]）を速く設定する
と共に、ラツチ回路２２Ｂから６ビツト分の変換データ
Ｄ５を出力する時の処理速度（4.8[KHz]）を遅く設定す
るようになされており、当該ラツチ回路２２Ｂから一度
に出力される６ビツト分の変換データＤ５を順次送信機
８に出力するようになされている。

【００６２】送信機８は、ラツチ回路２２Ｂから供給さ
れる６ビツト分の変換データＤ５に基づいて、次式

【００６３】

【数３】

【００６４】で表されるシンボルインデツクスＳＩを算
出する。

【００６５】そして送信機８は、図７に示す変換テーブ
ルに基づいて６ビツト分の変換データＤ５をシンボルイ
ンデツクスＳＩに対応した６４ビツトの直交符号でなる
ウオルシユコードに変換し、当該変換処理をインタリー
ブメモリ２２Ａに格納されている１周期（20[msec]）分
の 576ビツトの符号化データＤ１６に対して６ビツトず
つ合計９６回実行した後、所定の方式で変調して所定の
無線伝送速度でバースト状（連続して）に送信する。因
みに送信機８は、供給された６ビツト分の変換データＤ
５に基づいて変換処理を行う度に、リクエスト信号ＲＱ
１を制御部５０に出力するようになされている。

【００６６】次に、インタリーバ２２のインタリーブメ
モリ２２Ａを用いたインターリーブ処理方法をそれぞれ
の送信処理速度ごとに具体的に説明する。図８に示すよ
うに、9600[bps] の送信処理速度で畳み込み符号化器２
１から出力された送信シンボル系列データＤ１６は、コ
ントローラ７から供給されるライトアドレス情報ＷＡ１
に従つて最左端の１列目から縦方向に「１」、「２」、
「３」、……「３２」の順番で各ビツトのデータが順次
書き込まれ、続いて２列目の「３３」、「３４」、……
へと移り、最終的に最右端の１８列目の……「５７６」
まで順番に書き込まれていく。

【００６７】次にこのようにして書き込まれた送信シン
ボル系列データＤ１６は、読み出し時にコントローラ７
から供給されるリードアドレス情報ＲＡ１に従つて、最
上段の１行目の左端の番号「１」から「３３」、「６
５」、「９７」、「１２９」、「１６９」と順番に読み
出され、３２行目の……「５７６」までラツチ回路２２
Ｂが変換データＤ５を保持している間に全て読み出され
る。

【００６８】また図９に示すように、4800[bps] の送信
処理速度で畳み込み符号化器２１から出力された送信シ
ンボル系列データＤ１６は、コントローラ７から供給さ
れるライトアドレス情報ＷＡ１に従つて最左端の１列目
から縦方向に「１」、「２」、「３」、……「１６」の
順番で各ビツトのデータが順次書き込まれ、続いて２列
目の「１７」、「１８」、……へと移り、最終的に最右
端の１８列目の……「２８８」まで順番に書き込まれて
いく。この場合、書き込み時の送信シンボル系列データ
Ｄ１６のデータ量は9600[bps] のときの半分になること
により、インタリーブメモリ２２Ａの容量がその分だけ
低減することになる。

【００６９】次にこのようにして書き込まれた送信シン
ボル系列データＤ１６は、読み出し時にコントローラ７
から供給されるリードアドレス情報ＲＡ１に従つて、最
上段の１行目の左端の番号「１」から「１７」、「３
３」、「４９」、「６５」、「８１」と順番に読み出さ
れ、再度１行目のデータが読み出された後、最終的に１
６行目の……「２８８」まで全ての行で２回読み出され
る。

【００７０】さらに図１０に示すように、2400[bps] の
送信処理速度で畳み込み符号化器２１から出力された送
信シンボル系列データＤ１６は、コントローラ７から供
給されるライトアドレス情報ＷＡ１に従つて最左端の１
列目から縦方向に「１」、「２」、「３」、……「８」
の順番で各ビツトのデータが順次書き込まれ、続いて２
列目の「９」、「１０」、……へと移り、最終的に最右
端の１８列目の……「１４４」まで順番に書き込まれて
いく。この場合、書き込み時の送信シンボル系列データ
Ｄ１６のデータ量は9600[bps] のときの１／４になるこ
とにより、インタリーブメモリ２２Ａの容量がその分だ
けさらに低減することになる。

【００７１】次にこのようにして書き込まれた送信シン
ボル系列データＤ１６は、読み出し時にコントローラ７
から供給されるリードアドレス情報ＲＡ１に従つて、最
上段の１行目の左端の番号「１」から「９」、「１
７」、「２５」、「３３」、「４１」と順番に読み出さ
れ、再度１行目のデータが３回読み出された後、最終的
に８行目の……「１４４」まで全ての行で４回読み出さ
れる。

【００７２】さらに図１１に示すように、1200[bps] の
送信処理速度で畳み込み符号化器２１から出力された送
信シンボル系列データＤ１６は、コントローラ７から供
給されるライトアドレス情報ＷＡ１に従つて最左端の１
列目から縦方向に「１」、「２」、……「４」の順番で
各ビツトのデータが順次書き込まれ、続いて２列目の
「５」、「６」、……へと移り、最終的に最右端の１８
列目の……「７２」まで順番に書き込まれていく。この
場合、書き込み時の送信シンボル系列データＤ１６のデ
ータ量は9600[bps] のときの１／８になることにより、
インタリーブメモリ２２Ａの容量がその分だけさらに低
減することになる。

【００７３】次にこのようにして書き込まれた送信シン
ボル系列データＤ１６は、読み出し時にコントローラ７
から供給されるリードアドレス情報ＲＡ１に従つて、最
上段の１行目の左端の番号「１」から「５」、「９」、
「１３」、「１７」、「２１」と順番に読み出され、再
度１行目のデータが７回読み出された後、最終的に４行
目の……「７２」まで全ての行で８回読み出される。

【００７４】続いてインタリーバ２２のインタリーブメ
モリ２２Ａにおける送信シンボル系列データＤ１６の書
き込み処理と読み出し処理のタイミングを、図１２を用
いて説明する。インタリーブメモリ２２Ａは、フレーム
「０」における最後の６ビツト分の変換データＤ５（リ
ードアドレス： 570、571 、572 、573 、574 、575）
を9.8[MHz]のクロツクＣＬＫ１に基づいて読み出してラ
ツチ回路２２Ｂに出力する。

【００７５】ラツチ回路２２Ｂは、フレーム「０」にお
ける最後の６ビツト分の変換データＤ５を一旦保持する
と、制御部５０から供給される4.8[KHz]のクロツクＣＬ
Ｋ２に基づいて当該最後の６ビツト分の変換データＤ５
を時点ｔ１のタイミングで送信機８に出力し、次のクロ
ツクＣＬＫ２が供給される時点ｔ２のタイミングまで同
じ変換データＤ５を出力し続ける。

【００７６】この場合インタリーブメモリ２２Ａは、フ
レーム「０」における１周期分の送信シンボル系列デー
タＤ１６を全て読み出し終わつた状態であるため、次の
フレーム「１」における 576ビツトの送信シンボル系列
データＤ１６を格納し得る状態にある。このとき制御部
５０は、直ちにリード信号ＳＲ１からライト信号ＳＷ１
に切り換えると共に、読み出し可能な状態を示すライト
イネーブル信号ＷＥ１をインタリーブメモリ２２Ａに出
力し、同時に次のフレーム「１」に応じた送信処理速度
のライトアドレス情報ＷＡ１を9.8[MHz]のクロツクＣＬ
Ｋ１に基づいてセレクタ５１を介してインタリーブメモ
リ２２Ａに出力する。

【００７７】このときに制御部５０は、通信制御データ
Ｄ４をコントローラ７の内部メモリ（図示せず）から読
み出して音声データＤ１に付加することにより原データ
を生成し、当該原データにＣＲＣ符号及び又はテールビ
ツトを付加することにより符号付加データＤ１５を生成
し、当該符号付加データＤ１５に対して畳み込み符号化
処理を施すことにより送信シンボル系列データＤ１６を
生成して、当該１周期分（ 576ビツト/20[msec] ）の送
信シンボル系列データＤ１６をライトアドレス情報ＷＡ
１に基づくインタリーブメモリ２２Ａの所定位置に9.8
[MHz]の動作速度で１ビツトずつ書き込む。

【００７８】ここで、フレーム「０」における最後の６
ビツト分の変換データＤ５をインタリーバ２２のラツチ
回路２２Ｂより送信機８に出力した時点ｔ１から、次の
フレーム「１」における最初の６ビツト分の変換データ
Ｄ５を出力する時点ｔ２までの処理が、4.8[KHz]のクロ
ツクＣＬＫ２に基づいて行われていることにより、その
処理時間は0.208[msec] （20[msec]/96)となつている。

【００７９】この0.208[msec] の処理時間の中で、１周
期分の送信シンボル系列データＤ１６をインタリーブメ
モリ２２Ａに9.8[MHz]の動作速度で書き込む場合、2038
（9.8 ×10⁶ ×0.208 ×10^-3）クロツク分の処理を実行
できることになる。従つて送信処理速度が9600[bps] の
場合には、１周期 576ビツトの送信シンボル系列データ
Ｄ１６をインタリーブメモリ２２Ａに書き込む際に、 5
76回のライトアドレス情報ＷＡ１を必要とするが、0.20
8[msec] の処理時間の中では2038回のライトアドレス情
報ＷＡ１を出力することができるため、十分な時間的余
裕の中で１周期576ビツトの送信シンボル系列データＤ
１６を全て書き込むことができる。

【００８０】このようにコントローラ７の制御部５０
は、フレーム「０」における最後の６ビツト分の変換デ
ータＤ５をラツチ回路２２Ｂより出力し始めたときか
ら、次のフレーム「１」における最初の６ビツト分の変
換データＤ５を出力し始めるまでの0.208[msec] （20[m
sec]/96)の間に、１周期 576ビツトの送信シンボル系列
データＤ１６の書き込み処理を終了させ得ることによ
り、時間的遅延を生じさせることなく次のフレームにお
ける変換データＤ５を切れ間なく送信機８に出力でき
る。

【００８１】以上の構成において、コントローラ７の制
御部５０はインタリーブメモリ２２Ａから9.8[MHz]の動
作速度で読み出したフレーム「０」における変換データ
Ｄ５をラツチ回路２２Ｂによつて６ビツトずつ保持し、
当該６ビツト分の変換データＤ５をラツチ回路２２Ｂか
ら4.8[KHz]の動作速度で出力し、フレーム「０」におけ
る最後の６ビツト分の変換データＤ５をラツチ回路２２
Ｂから出力した時点ｔ１より、次のフレーム「１」にお
ける最初の６ビツト分の変換データＤ５をラツチ回路２
２Ｂから出力する時点ｔ２までの間に、畳み込み符号化
された送信シンボル系列データＤ１６を9.8[MHz]の動作
速度でインタリーブメモリ２２Ａに書き込むようにした
ことにより、ラツチ回路２２Ｂが６ビツト分の変換デー
タＤ５を出力する処理間隔の中で１周期分の送信シンボ
ル系列データＤ１６の書き込み処理を全て終了すること
ができる。

【００８２】これにより制御部５０は、フレーム「０」
とフレーム「１」が切り換わる瞬間に６ビツト分の変換
データＤ５を途切れさせることなく送信機８に出力する
ことができると共に、インタリーブメモリ２２のメモリ
容量を増やすことなく書き込み処理を実行できるため回
路規模を小さくすることができる。

【００８３】またコントローラ７の制御部５０は、ラツ
チ回路２２Ｂによつて変換データＤ５を６ビツトずつ保
持し、これを4.8[KHz]の動作速度で出力するようにした
ことにより、インタリーブメモリ２２Ａから読み出した
変換データＤ５を１ビツトずつ保持して出力する場合に
比べて、送信シンボル系列データＤ１６を書き込むとき
のクロツクを9.8[MHz]以上に高速化する必要がないこと
により、消費電力を増加させることを防止できる。

【００８４】以上の構成によれば、コントローラ７の制
御部５０は、フレーム毎に所定のライトアドレス情報Ｗ
Ａ１で書き込まれた送信シンボル系列データＤ１６を所
定のリードアドレス情報ＲＡ１に基づいて読み出した変
換データＤ５を６ビツトずつラツチ回路２２Ｂに保持
し、当該６ビツト分の変換データＤ５を4.8[KHz]の動作
速度で出力し、フレーム「０」における最後の６ビツト
分の変換データＤ５をラツチ回路２２Ｂから出力した時
点ｔ１より、次のフレーム「１」における最初の６ビツ
ト分の変換データＤ５をラツチ回路２２Ｂから出力する
時点ｔ２までの間に、送信シンボル系列データＤ１６を
9.8[MHz]の動作速度でインタリーブメモリ２２Ａに書き
込むようにしたことにより、ラツチ回路２２Ｂが６ビツ
ト分の変換データＤ５を順次出力する処理間隔の中で次
のフレーム「１」における１周期分の送信シンボル系列
データＤ１６を全てインタリーブメモリ２２Ａに書き込
むことができ、かくして複数のインタリーブメモリ２２
Ａを設ける必要がなく回路規模を小さくすることができ
る。

【００８５】なお上述の実施の形態においては、変調手
段としての送信機８によつて６ビツト分の変換データＤ
５に基づいて６４ビツトのウオルシユコードに変換する
ようにした場合について述べたが、本発明はこれに限ら
ず、送信機８の変調方法によつては当該送信機８に出力
する変換データＤ５のビツト数を６ビツト以外の他の種
々のビツト数に変更するようにしても良い。例えば他の
変調方法によつて変換データＤ５のビツト数を８ビツト
に増やした場合には、当該８ビツト分の変換データＤ５
を送信する時間が0.208[msec] よりも多くなることによ
り、１周期分の送信シンボル系列データＤ１６をさらに
余裕を持つた時間で書き込み処理できると共に、用いる
クロツクＣＬＫの周波数を低くすることができるので、
その分低消費電力化することができる。

【００８６】また上述の実施の形態においては、制御手
段としての制御部５０によつて保持手段としてのラツチ
回路２２Ｂを4.8[KHz]のクロツクＣＬＫ２によつて動作
させ、記憶手段としてのインタリーブメモリ２２Ａを9.
8[MHz]のクロツクＣＬＫ１によつて動作させるようにし
た場合について述べたが、本発明はこれに限らず、前の
フレームにおける最後の６ビツト分の変換データＤ５を
出力してから、次のフレームにおける最初の６ビツト分
の変換データＤ５を出力するまでに１周期分の送信シン
ボル系列データＤ１６を書き込み処理できるようにクロ
ツクＣＬＫ２よりもクロツクＣＬＫ１の動作速度を速く
すれば、他の種々の動作速度のクロツクＣＬＫ１及び２
を用いるようにしても良い。

【００８７】さらに上述の実施の形態においては、送信
処理速度が4800[bps] 、2400[bps]及び1200[bps] の場
合にインタリーバ２２のインタリーブメモリ２２Ａに符
号化データＤ１６を１回ずつ書き込み、読み出し時に２
回、４回、８回と繰り返し読み出すことにより、9600[b
ps] の場合と見かけ上同じ 576ビツト長の変換データＤ
５を読み出すようにした場合について述べたが、本発明
はこれに限らず、送信処理速度が4800[bps] 、2400[bp
s] 及び1200[bps] の場合に２回、４回、８回と繰り返
し書き込み、読み出し時に全てのデータを１回だけ順番
に読み出すようにしても良い。

【００８８】

【発明の効果】上述のように本発明によれば、記憶手段
から読み出した現フレームにおける変換データを保持手
段により所定ビツト数単位で保持して出力するようにし
たことにより、現フレームの最後の所定ビツト数分の変
換データを出力してから、次のフレームにおける最初の
所定ビツト数分の変換データを出力するまでの間に、次
のフレームにおける全ビツト分の変換データの記憶処理
を終了させることができ、この結果記憶手段を複数設け
る必要が無くなつて回路規模を縮小させることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施の形態による通信端末の回路構
成を示すブロツク図である。

【図２】チヤネルコーデツクの回路構成を示すブロツク
図である。

【図３】チヤネルコーデツクにおける送信処理の流れの
説明に供するブロツク図である。

【図４】チヤネルコーデツクにおける送信処理の条件の
説明に供する略線図である。

【図５】チヤネルコーデツクにおける受信処理の流れの
説明に供するブロツク図である。

【図６】コントローラとインタリーバの構成を示すブロ
ツク図である。

【図７】変換テーブルを表す略線図である。

【図８】9600bps におけるのメモリ書込み及び読出し処
理の説明に供する略線図である。

【図９】4800bps におけるのメモリ書込み及び読出し処
理の説明に供する略線図である。

【図１０】2400bps におけるのメモリ書込み及び読出し
処理の説明に供する略線図である。

【図１１】1200bps におけるのメモリ書込み及び読出し
処理の説明に供する略線図である。

【図１２】制御部における処理シーケンスの説明に供す
る略線図である。

【図１３】従来の複数のメモリを用いたインタリーブ処
理方法の説明に供する略線図である。

【符号の説明】

１……通信端末、５……チヤネルコーデツク、６……チ
ヤネルエンコーダ、７……コントローラ、８……送信
機、２０……ＣＲＣジエネレータ、２１……畳み込み符
号器、２２……インタリーバ、２２Ａ……インタリーブ
メモリ、２２Ｂ……ラツチ回路、５０……制御部。

Claims (4)

【特許請求の範囲】
1. 【請求項１】原データを符号化することにより生成した
   送信シンボル系列の各シンボルの順番をフレーム毎にラ
   ンダムに並び換え、当該並び換えられた変換データに対
   して所定の変調処理を施すことにより生成した送信信号
   を送信する送信装置において、 上記送信シンボル系列を上記フレーム毎に所定の書込み
   順序で記憶し、当該書込み順序とは異なる読み出し順序
   で所定ビツト数ごとに読み出す記憶手段と、 上記読み出し順序で順次読み出された所定ビツト数の変
   換データを一時的に保持する保持手段と、 上記保持手段から出力される上記所定ビツト数の変換デ
   ータを基に上記所定の変調処理を行う変調手段と、 上記保持手段によつて現フレームにおける最後の所定ビ
   ツト数分の変換データを保持している間に、次のフレー
   ムにおける上記送信シンボル系列を上記記憶手段に記憶
   する制御手段とを具えることを特徴とする送信装置。
2. 【請求項２】上記記憶手段は、上記原データが複数種類
   あるうちの最も速い伝送速度以外であつた場合、上記原
   データを基に生成された上記送信シンボル系列を上記フ
   レーム毎に書き込み、上記読み出し順序で所定ビツト数
   ごとに複数回繰り返し読み出すことを特徴とする請求項
   １に記載の送信装置。
3. 【請求項３】原データを符号化することにより生成した
   送信シンボル系列の各シンボルの順番をフレーム毎にラ
   ンダムに並び換え、当該並び換えられた変換データに対
   して所定の変調処理を施すことにより生成した送信信号
   を送信する送信方法において、 上記送信シンボル系列を上記フレーム毎に所定の書込み
   順序で記憶し、当該書込み順序とは異なる読み出し順序
   で所定ビツト数ごとに読み出し、 上記読み出し順序で順次読み出された所定ビツト数の変
   換データを保持手段によつて一時的に保持し、 上記保持手段によつて現フレームにおける最後の所定ビ
   ツト数分の変換データを保持している間に、次のフレー
   ムにおける上記送信シンボル系列を上記記憶手段に記憶
   することを特徴とする送信方法。
4. 【請求項４】上記原データが複数種類あるうちの最も速
   い伝送速度以外であつた場合、上記原データを基に生成
   された上記送信シンボル系列を上記フレーム毎に上記記
   憶手段に書き込み、上記読み出し順序で所定ビツト数ご
   とに複数回繰り返し読み出すことを特徴とする請求項３
   に記載の送信方法。