JPH11297650A - Manufacturing for semiconductor wafer - Google Patents
Manufacturing for semiconductor waferInfo
- Publication number
- JPH11297650A JPH11297650A JP9489798A JP9489798A JPH11297650A JP H11297650 A JPH11297650 A JP H11297650A JP 9489798 A JP9489798 A JP 9489798A JP 9489798 A JP9489798 A JP 9489798A JP H11297650 A JPH11297650 A JP H11297650A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafers
- grinding
- polishing
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体ウェハの製造
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor wafer.
【０００２】[0002]
【従来の技術】従来、例えばＩＣカードチップ用ウェハ
の製造工程で使用される半導体ウェハの薄肉加工方法に
は、研削方法、研磨方法（ＣＭＰ）、およびエッチング
方法といった機械的および化学的方法がある。これらの
方法は、図１０に示すように、配線パターン３１が印刷
されたウェハ３０の表面にＳＧ用テープ３２と呼ばれる
配線パターン保護用のテープを貼り付けた後、ウェハ３
０の裏面（配線パターン３１が設けられた面に対して反
対側の面）を削る方法として一般的に使用されている。2. Description of the Related Art Conventionally, there are mechanical and chemical methods such as a grinding method, a polishing method (CMP), and an etching method as a thinning method of a semiconductor wafer used in, for example, a manufacturing process of an IC card chip wafer. . In these methods, as shown in FIG. 10, a tape for protecting a wiring pattern called an SG tape 32 is attached to the surface of a wafer 30 on which a wiring pattern 31 is printed, and then the wafer 3
0 is generally used as a method of shaving the back surface (surface opposite to the surface on which the wiring pattern 31 is provided).
【０００３】[0003]
【発明が解決しようとする課題】しかし、ウェハ３０の
薄肉化が進むにしたがってウェハ３０自体の剛性力も低
下してしまうので、上記加工方法のうち特に機械的方法
を使用して極めて厚みの薄いウェハを製造しようとする
場合には、このウェハを製造する途中で研削（あるいは
研磨）装置の研削力（あるいは研磨力）がウェハ自体の
剛性力に勝ってしまい、ウェハが破壊されてしまうとい
う問題がある。However, as the thickness of the wafer 30 is reduced, the rigidity of the wafer 30 itself is also reduced. When manufacturing wafers, there is a problem that the grinding force (or polishing force) of a grinding (or polishing) device exceeds the rigidity of the wafer itself during the manufacture of the wafer, and the wafer is destroyed. is there.
【０００４】そこで本発明は上記問題点に鑑みてなされ
たものであり、ウェハ自体の剛性力を高めて容易にウェ
ハの薄肉化が可能な半導体ウェハの製造方法を提供する
ことを目的とするものである。The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor wafer capable of easily reducing the thickness of the wafer by increasing the rigidity of the wafer itself. It is.
【０００５】[0005]
【課題を解決するための手段】そのため請求項１記載の
発明においては、第１のウェハおよび第２のウェハを接
合する第１の工程と、前記第１のウェハおよび前記第２
のウェハの非接合面を削ることにより前記第１のウェハ
および前記第２のウェハに対して薄肉加工を施す第２の
工程と、薄肉加工を施された前記第１のウェハおよび前
記第２のウェハを剥離する第３の工程とを含んでいる。According to the present invention, a first step of bonding a first wafer and a second wafer, and a step of bonding the first wafer and the second wafer are performed.
A second step of thinning the first wafer and the second wafer by shaving a non-bonding surface of the first wafer, and a second step of thinning the first wafer and the second wafer. And a third step of separating the wafer.
【０００６】これにより、第１のウェハおよび第２のウ
ェハに対して薄肉加工を施す際のウェハの厚みを、第１
のウェハおよび第２のウェハという少なくとも２枚分の
厚みに増加させることができるので、その増加させた厚
みの分だけウェハ全体としての剛性力を向上させること
ができ、高い剛性力を保持したままで容易にウェハを薄
肉化させることができるという優れた効果がある。Accordingly, the thickness of the first wafer and the second wafer when the thinning is performed on the first wafer and the second wafer is reduced by the first wafer.
And the second wafer can be increased to a thickness of at least two wafers, so that the rigidity of the entire wafer can be improved by the increased thickness, and the high rigidity can be maintained. Therefore, there is an excellent effect that the thickness of the wafer can be easily reduced.
【０００７】また請求項４記載の発明においては、剛性
力を補強するための補強部材およびウェハを接合する第
１の工程と、前記ウェハの非接合面を削ることにより前
記ウェハに対して薄肉加工を施す第２の工程と、薄肉加
工を施された前記ウェハを前記補強部材より剥離する第
３の工程とを含んでいる。これにより、ウェハに対して
薄肉加工を施す際のウェハの厚みを、補強部材の厚み分
だけ増加させることができるので、その増加させた厚み
の分だけウェハ全体としての剛性力を向上させることが
でき、高い剛性力を保持したままで容易にウェハを薄肉
化させることができるという優れた効果がある。Further, in the invention according to claim 4, a first step of joining a reinforcing member for reinforcing rigidity and a wafer, and thinning the wafer by shaving a non-joining surface of the wafer. And a third step of peeling the thinned wafer from the reinforcing member. Thereby, the thickness of the wafer when thinning is performed on the wafer can be increased by the thickness of the reinforcing member, so that the rigidity of the entire wafer can be improved by the increased thickness. There is an excellent effect that the thickness of the wafer can be easily reduced while maintaining high rigidity.
【０００８】さらに、請求項２、請求項３および請求項
５記載の発明においては、第１のウェハおよび第２のウ
ェハの接合、あるいは補強部材およびウェハの接合に保
護部材を使用しているので、例えば接着剤や薄肉加工で
発生した塵からウェハ表面に設けられた配線パターンを
保護することができると共に、それらを除去するための
工程を設ける必要がなく、工程を簡素化することができ
るという優れた効果がある。Further, in the second, third and fifth aspects of the present invention, the protective member is used for joining the first wafer and the second wafer or joining the reinforcing member and the wafer. For example, it is possible to protect a wiring pattern provided on a wafer surface from dust generated by an adhesive or a thin-wall processing, and it is not necessary to provide a step for removing the wiring pattern, thereby simplifying the step. Has an excellent effect.
【０００９】[0009]
【発明の実施の形態】以下、本発明の好ましい一実施形
態を図面に基づいて説明する。この実施例では、カード
に内蔵されるＩＣチップを搭載したウェハの薄肉加工方
法に本発明を適用した場合について説明する。図１は本
発明の第１実施例を示すウェハの薄肉加工工程を説明す
るための工程図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the present invention will be described below with reference to the drawings. In this embodiment, a case will be described in which the present invention is applied to a method of thinning a wafer on which an IC chip built in a card is mounted. FIG. 1 is a process diagram for explaining a wafer thinning process according to a first embodiment of the present invention.
【００１０】図１に示すウェハ張り合わせ工程（請求項
１における第１の工程に相当）においては、図３に示す
ように、まずウェハ１ａ、１ｂをバキューム式のウェハ
チャック５に各々固定する。そして、ウェハ１ａ、１ｂ
において配線パターン２ａ、２ｂが印刷された面側に各
々ＳＧ用テープ３ａ、３ｂを貼り付け、続いて熱溶融性
のホットメルト接着剤４をＳＧ用テープ３ｂの非貼り付
け面側に塗布する。そして、図３に示す矢印方向にウェ
ハチャック５を移動させ、ウェハチャック５に設けられ
た図示されない加熱部によりウェハ１ａ、１ｂを加熱し
ながら圧力をかけて張り合わせ、その後、全体を冷却し
てウェハ１ａおよびウェハ１ｂの間を固着する。In the wafer bonding step shown in FIG. 1 (corresponding to the first step in claim 1), first, as shown in FIG. 3, the wafers 1a and 1b are respectively fixed to a vacuum type wafer chuck 5. And the wafers 1a, 1b
, The SG tapes 3a and 3b are adhered to the surface on which the wiring patterns 2a and 2b are printed, and a hot-melt hot melt adhesive 4 is applied to the non-adhered surface of the SG tape 3b. Then, the wafer chuck 5 is moved in the direction of the arrow shown in FIG. 3, and the wafers 1a and 1b are heated while being heated by a heating unit (not shown) provided on the wafer chuck 5, and then bonded together. 1a and the wafer 1b are fixed.
【００１１】次に、図１に示す研削工程では、図４に示
すような研削装置６でウェハ１ａ、１ｂの研削を行う。
すなわち、まずウェハチャック５にてウェハ１ｂ側を固
定させた上で、表面に砥石が設けられた研削装置６を図
４に示す矢印方向に回転させつつ移動させて、ウェハ１
ａの表面を研削する。この時、ウェハチャック５も回転
しているため、研削装置６はウェハ１ａの表面全体を研
削することができる。なお、ノズル７からは洗浄のため
の研削水が研削装置６とウェハ１ａの境界部分に向けて
注がれている。Next, in the grinding step shown in FIG. 1, the wafers 1a and 1b are ground by a grinding device 6 as shown in FIG.
That is, first, after fixing the wafer 1b side by the wafer chuck 5, the grinding device 6 provided with a grindstone on its surface is moved while rotating in the direction of the arrow shown in FIG.
The surface of a is ground. At this time, since the wafer chuck 5 is also rotating, the grinding device 6 can grind the entire surface of the wafer 1a. Note that grinding water for cleaning is poured from the nozzle 7 toward the boundary between the grinding device 6 and the wafer 1a.
【００１２】続いてウェハ１ａの研削が完了すると、ウ
ェハチャック５によるウェハ１ｂの固定を解除し、接合
されたウェハ１ａ、１ｂを手作業などで反転させて、今
度はウェハ１ａをウェハチャック５に固定させた上で研
削装置６にてウェハ１ｂの表面を研削する。このウェハ
１ｂの研削が完了すると、図１に示すように研削された
表面を平坦にするための研磨工程が行われる。すなわ
ち、図５に示すように、まず前工程で研削し終えたばか
りのウェハ１ｂ側をウェハチャック５に固定し、続いて
ウェハチャック５によるウェハ１ａの固定を解除する。
そして、表面に研磨布が設けられた研磨定盤８上にウェ
ハ１ｂ側を固定したウェハチャック５を移動させ、図５
に示す矢印方向に向けて回転させながら研磨定盤８に圧
接させてウェハ１ａの表面を研磨する。なお、ノズル９
からは研磨のための研磨剤が研磨定盤８に向けて注がれ
ている。Subsequently, when the grinding of the wafer 1a is completed, the fixing of the wafer 1b by the wafer chuck 5 is released, and the bonded wafers 1a and 1b are turned over by manual operation or the like. After being fixed, the surface of the wafer 1b is ground by the grinding device 6. When the grinding of the wafer 1b is completed, a polishing process for flattening the ground surface is performed as shown in FIG. That is, as shown in FIG. 5, first, the wafer 1b, which has just been ground in the previous process, is fixed to the wafer chuck 5, and then the wafer chuck 5 is released from fixing the wafer 1a.
Then, the wafer chuck 5 having the wafer 1b side fixed thereon is moved onto a polishing platen 8 having a polishing cloth provided on the surface thereof.
The surface of the wafer 1a is polished by being pressed against the polishing platen 8 while rotating in the direction of the arrow shown in FIG. The nozzle 9
From there, an abrasive for polishing is poured toward the polishing platen 8.
【００１３】ウェハ１ａの研磨が終了すると、ウェハチ
ャック５によるウェハ１ｂの固定を解除し、接合させた
ウェハ１ａ、１ｂを手作業などで反転させて、今度はウ
ェハ１ａ側をウェハチャック５に固定させた上で研磨装
置８にてウェハ１ｂの表面を研磨する。なお、上述した
研削工程および研磨工程は請求項１における第２の工程
に相当する。When the polishing of the wafer 1a is completed, the fixing of the wafer 1b by the wafer chuck 5 is released, and the bonded wafers 1a and 1b are turned over by hand or the like, and the wafer 1a side is fixed to the wafer chuck 5 this time. Then, the surface of the wafer 1b is polished by the polishing apparatus 8. The above-described grinding step and polishing step correspond to the second step in claim 1.
【００１４】次に、図１に示す洗浄＆乾燥工程では、研
削工程および研磨工程で発生してウェハ１ａ、１ｂに付
着した塵を洗浄し、その後これを乾燥させる。続いて図
１に示すウェハ剥離工程（請求項１における第３の工程
に相当）においては、図９に示すような剥離装置１７を
使用して接合されたウェハ１ａ、１ｂを剥離させる。す
なわち、ウェハ１ａ、１ｂの双方にウェハチャック５を
固定させた上で、ホットメルト接着剤４が溶融する温度
になるまでウェハ１ａ、１ｂを図示されない加熱部にて
加熱する。その上でウェハチャック５を図９（ａ）およ
び図９（ｂ）に示すＸ軸、Ｙ軸、およびＵ軸方向に動か
して、ウェハ１ａとウェハ１ｂを剥離させる。そして、
貼り付けていたＳＧ用テープ３ａ、３ｂをウェハ１ａ、
１ｂから剥がして、厚みの極めて薄いウェハ１ａ、１ｂ
が製造される。Next, in the cleaning & drying step shown in FIG. 1, dust generated in the grinding step and the polishing step and adhering to the wafers 1a and 1b is washed and then dried. Subsequently, in a wafer peeling step shown in FIG. 1 (corresponding to a third step in claim 1), the bonded wafers 1a and 1b are peeled using a peeling device 17 as shown in FIG. That is, after the wafer chuck 5 is fixed to both the wafers 1a and 1b, the wafers 1a and 1b are heated by a heating unit (not shown) until the temperature of the hot melt adhesive 4 is melted. Then, the wafer chuck 5 is moved in the X-axis, Y-axis, and U-axis directions shown in FIGS. 9A and 9B to separate the wafer 1a from the wafer 1b. And
The SG tapes 3a and 3b that were pasted are replaced with the wafer 1a,
1b, very thin wafers 1a, 1b
Is manufactured.
【００１５】以上述べたように上記実施例では、研削工
程および研磨工程に至る前工程の段階で２つのウェハ１
ａ、１ｂを張り合わせ、その上で研削工程および研磨工
程を実施しているので、研削工程および研磨工程が進む
につれてウェハの厚みが薄くなってきても、２枚のウェ
ハを重ねているが故にウェハ全体としては十分な厚みを
有することになる。そのため、ウェハ全体としては充分
な剛性力を保持したままで研削工程および研磨工程を進
めることができ、研削中あるいは研磨中にウェハが破壊
することなく、極めて厚みの薄いウェハを製造すること
ができる。As described above, in the above-described embodiment, the two wafers 1 are used at the stage of the pre-process leading to the grinding process and the polishing process.
a and 1b are bonded together, and the grinding and polishing steps are performed thereon. Therefore, even if the thickness of the wafers becomes thinner as the grinding and polishing steps progress, the wafers are stacked because the two wafers are stacked. It has a sufficient thickness as a whole. Therefore, the grinding process and the polishing process can be performed while maintaining a sufficient rigidity of the entire wafer, and an extremely thin wafer can be manufactured without breaking the wafer during grinding or polishing. .
【００１６】さらに上記実施例のように２枚のウェハを
重ねることにより、ウェハ全体の強度そのものも高い状
態を保持することになるため、ウェハの反りを防止した
り、移送途中でウェハが落下してもウェハの破損を防止
したりすることができる。なお、上記第１実施例では、
２枚張り合わせたウェハ１ａ、１ｂの片面ずつを研削あ
るいは研磨する例について説明したが、上記に限らず、
例えば図６に示すように、ウェハ１ａ、１ｂを張り合わ
せたウェハ１２の側面をキャリア１１で固定し、表面に
砥石が設けられた研削装置１０ａ、１０ｂによりウェハ
１２の両面を同時に研削するようにしてもよい。また、
研磨工程においても、図７に示すように、ウェハ１ａ、
１ｂを張り合わせたウェハ１２の側面をキャリア１３で
固定し、表面に研磨布が設けられた研磨装置１４ａ、１
４ｂによりウェハ１２の両面を同時に研磨するようにし
てもよい。Further, by stacking two wafers as in the above embodiment, the strength of the whole wafer itself is maintained at a high level, so that the warpage of the wafer can be prevented or the wafer can drop during the transfer. This can prevent breakage of the wafer. In the first embodiment,
Although an example in which two surfaces of the two bonded wafers 1a and 1b are ground or polished has been described, the invention is not limited thereto.
For example, as shown in FIG. 6, a side surface of a wafer 12 on which wafers 1a and 1b are bonded is fixed by a carrier 11, and both surfaces of the wafer 12 are simultaneously ground by grinding devices 10a and 10b provided with a grindstone on the surface. Is also good. Also,
In the polishing step, as shown in FIG.
1b is fixed by a carrier 13 on a side surface of a wafer 12, and a polishing device 14a,
4b, both surfaces of the wafer 12 may be polished simultaneously.
【００１７】このようにウェハ１２の両面に対して同時
に研磨や研磨を行うことにより、製造工程の効率を向上
させることができる。さらに、研削工程および研磨工程
において、機械的方法によるものではなく、図８に示す
ように、ノズル１６より注がれるエッチング液による化
学的方法によって薄肉加工を施してもよい。なお、部材
１５はエッチング液の回り込みを防止するための部材で
ある。By simultaneously polishing or polishing both surfaces of the wafer 12, the efficiency of the manufacturing process can be improved. Further, in the grinding step and the polishing step, the thinning may be performed not by a mechanical method but by a chemical method using an etchant poured from a nozzle 16 as shown in FIG. The member 15 is a member for preventing the etchant from flowing around.
【００１８】次に、第２実施例について説明する。この
実施例では、上記第１実施例のように２つのウェハを張
り合わせるのではなく、１つのウェハと、そのウェハの
剛性力を補強するための鉄板とを張り合わせるものであ
る。図２示す鉄板張り合わせ工程（請求項４における第
１の工程に相当）では、上記第１実施例と同様に、まず
ウェハ２１および鉄板２５をウェハチャック５に各々固
定し、ウェハ２１において配線パターン２２が印刷され
た面側にＳＧ用テープ２３を貼り付け、続いて熱溶融性
のホットメルト接着剤２４をＳＧ用テープ２３の非貼り
付け面側に塗布する。そして、ウェハチャック５に設け
られた図示されない加熱部によりウェハ２１を加熱しな
がら圧力をかけて鉄板２５と張り合わせ、その後、全体
を冷却してウェハ２１および鉄板２５の間を固着する。Next, a second embodiment will be described. In this embodiment, instead of bonding two wafers as in the first embodiment, one wafer is bonded to an iron plate for reinforcing the rigidity of the wafer. In the iron plate bonding step shown in FIG. 2 (corresponding to the first step in claim 4), similarly to the first embodiment, first, the wafer 21 and the iron plate 25 are fixed to the wafer chuck 5, respectively. Then, the SG tape 23 is attached to the surface on which is printed, and then a hot-melt hot melt adhesive 24 is applied to the non-attached surface of the SG tape 23. Then, the wafer 21 is adhered to the iron plate 25 by applying pressure while heating the wafer 21 by a heating unit (not shown) provided in the wafer chuck 5, and thereafter, the whole is cooled to fix the gap between the wafer 21 and the iron plate 25.
【００１９】次に、図２に示す研削工程および研磨工程
（請求項４における第２の工程に相当）では、ウェハ２
１に対してのみ研削および研磨を行い、続く洗浄＆乾燥
工程では、研削工程および研磨工程で発生してウェハ２
１に付着した塵を洗浄し、その後乾燥させる。そして、
図２に示すウェハ剥離工程（請求項４における第３の工
程に相当）においては、ウェハ２１と鉄板２５を剥離さ
せ、貼り付けていたＳＧ用テープ２３をウェハ２１から
剥がして、厚みの極めて薄いウェハが製造される。Next, in the grinding step and the polishing step (corresponding to the second step in claim 4) shown in FIG.
Grinding and polishing are performed only on the wafer 1, and in the subsequent cleaning & drying step, the wafer 2 generated in the grinding step and the polishing step is removed.
The dust adhering to 1 is washed and then dried. And
In the wafer peeling step shown in FIG. 2 (corresponding to the third step in claim 4), the wafer 21 and the iron plate 25 are peeled off, and the SG tape 23 that has been pasted is peeled off from the wafer 21 to have an extremely small thickness. A wafer is manufactured.
【００２０】上記第２実施例のようにすれば、両面を研
削する必要がないため、上記第１実施例に比べて工程を
簡略化することができる。According to the second embodiment, since it is not necessary to grind both surfaces, the process can be simplified as compared with the first embodiment.
【図１】本発明の第１実施例を示すウェハの薄肉加工工
程を説明するための工程図である。FIG. 1 is a process diagram for explaining a wafer thinning process according to a first embodiment of the present invention.
【図２】本発明の第２実施例を示すウェハの薄肉加工工
程を説明するための工程図である。FIG. 2 is a process diagram illustrating a wafer thinning process according to a second embodiment of the present invention.
【図３】上記第１実施例における張り合わせ工程を説明
するための説明図である。FIG. 3 is an explanatory diagram for explaining a bonding step in the first embodiment.
【図４】上記第１実施例における研削工程を説明するた
めの説明図である。FIG. 4 is an explanatory diagram for explaining a grinding step in the first embodiment.
【図５】上記第１実施例における研磨工程を説明するた
めの説明図である。FIG. 5 is an explanatory diagram for explaining a polishing step in the first embodiment.
【図６】上記第１実施例における他の研削工程を説明す
るための説明図である。FIG. 6 is an explanatory diagram for explaining another grinding step in the first embodiment.
【図７】上記第１実施例における他の研磨工程を説明す
るための説明図である。FIG. 7 is an explanatory diagram for explaining another polishing step in the first embodiment.
【図８】上記第１実施例におけるさらに他の研削工程を
説明するための説明図である。FIG. 8 is an explanatory diagram for explaining still another grinding step in the first embodiment.
【図９】上記第１実施例におけるウェハ剥離工程を説明
するための説明図である。FIG. 9 is an explanatory diagram for explaining a wafer peeling step in the first embodiment.
【図１０】従来技術を説明するための説明図である。FIG. 10 is an explanatory diagram for explaining a conventional technique.
１ａ、１ｂ ウェハ ２ａ、２ｂ 配線パターン ３ａ、３ｂ ＳＧ用テープ ４ ホットメルト接着剤 1a, 1b Wafer 2a, 2b Wiring pattern 3a, 3b Tape for SG 4 Hot melt adhesive
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加納 史義 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 中久木 清 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Fumiyoshi Kano 1-1-1, Showa-cho, Kariya-shi, Aichi Pref. Inside DENSO Corporation (72) Inventor Kiyoshi Nakakugi 1-1-1, Showa-cho, Kariya-shi, Aichi Pref. Inside DENSO
Claims (5)
する第１の工程と、 前記第１のウェハおよび前記第２のウェハの非接合面を
削ることにより前記第１のウェハおよび前記第２のウェ
ハに対して薄肉加工を施す第２の工程と、 薄肉加工を施された前記第１のウェハおよび前記第２の
ウェハを剥離する第３の工程と、 を含むことを特徴とする半導体ウェハの製造方法。A first step of bonding a first wafer and a second wafer; and a step of cutting a non-bonding surface of the first wafer and the second wafer to form the first wafer and the second wafer. A second step of performing thin processing on the second wafer, and a third step of peeling off the first wafer and the second wafer that have been subjected to thin processing. Wafer manufacturing method.
設けられた配線パターン上に、該配線パターンを保護す
る保護部材を各々貼り付ける貼付工程と、 前記第１のウェハおよび前記第２のウェハの各々に貼り
付けられた前記保護部材同士を接合する接合工程と、 を含むことを特徴とする請求項１記載の半導体ウェハの
製造方法。2. The method according to claim 1, wherein the first step includes: attaching a protection member for protecting the wiring pattern on a wiring pattern provided on one surface of each of the first wafer and the second wafer; 2. The method of manufacturing a semiconductor wafer according to claim 1, further comprising: a joining step of joining the protection members attached to each of the first wafer and the second wafer. 3.
第２のウェハの各一面の間に該配線パターンを保護する
保護部材を挟着することにより、前記第１のウェハおよ
び前記第２のウェハを接合する工程、 を含むことを特徴とする請求項１記載の半導体ウェハの
製造方法。3. The first step, wherein a protection member for protecting the wiring pattern is sandwiched between each surface of the first wafer and the second wafer provided with the wiring pattern, 2. The method of manufacturing a semiconductor wafer according to claim 1, further comprising: bonding the first wafer and the second wafer. 3.
ウェハを接合する第１の工程と、 前記ウェハの非接合面を削ることにより前記ウェハに対
して薄肉加工を施す第２の工程と、 薄肉加工を施された前記ウェハを前記補強部材より剥離
する第３の工程と、 を含むことを特徴とする半導体ウェハの製造方法。4. A first step of joining a reinforcing member for reinforcing rigidity and a wafer, and a second step of thinning the wafer by shaving a non-joining surface of the wafer. A third step of separating the thinned wafer from the reinforcing member.
線パターンを保護する保護部材を貼り付ける貼付工程
と、 前記ウェハに貼り付けられた前記保護部材および前記補
強部材を接合する接合工程と、 を含むことを特徴とする請求項４記載の半導体ウェハの
製造方法。5. The method according to claim 1, wherein the first step comprises: attaching a protection member for protecting the wiring pattern on a wiring pattern provided on one surface of the wafer; and attaching the protection member to the wafer. The method for manufacturing a semiconductor wafer according to claim 4, further comprising: a bonding step of bonding the reinforcing member.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9489798A JPH11297650A (en) | 1998-04-07 | 1998-04-07 | Manufacturing for semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9489798A JPH11297650A (en) | 1998-04-07 | 1998-04-07 | Manufacturing for semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297650A true JPH11297650A (en) | 1999-10-29 |
Family
ID=14122831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9489798A Withdrawn JPH11297650A (en) | 1998-04-07 | 1998-04-07 | Manufacturing for semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297650A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001088970A1 (en) * | 2000-05-16 | 2001-11-22 | Shin-Etsu Handotai Co.,Ltd. | Semiconductor wafer thinning method, and thin semiconductor wafer |
| US8537626B2 (en) | 2010-11-26 | 2013-09-17 | Elpida Memory, Inc. | Semiconductor device and method of controlling the same |
| US9269603B2 (en) | 2013-05-09 | 2016-02-23 | Globalfoundries Inc. | Temporary liquid thermal interface material for surface tension adhesion and thermal control |
| CN110394910A (en) * | 2019-07-23 | 2019-11-01 | 芯盟科技有限公司 | Wafer thining method |
| CN115464484A (en) * | 2022-10-14 | 2022-12-13 | 杭州乾晶半导体有限公司 | Double-sided processing method of silicon carbide wafer and corresponding device |
-
1998
- 1998-04-07 JP JP9489798A patent/JPH11297650A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001088970A1 (en) * | 2000-05-16 | 2001-11-22 | Shin-Etsu Handotai Co.,Ltd. | Semiconductor wafer thinning method, and thin semiconductor wafer |
| US6930023B2 (en) | 2000-05-16 | 2005-08-16 | Shin-Etsu Handotai Co, Ltd. | Semiconductor wafer thinning method, and thin semiconductor wafer |
| KR100755999B1 (en) * | 2000-05-16 | 2007-09-06 | 신에쯔 한도타이 가부시키가이샤 | Semiconductor wafer thining method, and thin semiconductor wafer |
| US8537626B2 (en) | 2010-11-26 | 2013-09-17 | Elpida Memory, Inc. | Semiconductor device and method of controlling the same |
| US9269603B2 (en) | 2013-05-09 | 2016-02-23 | Globalfoundries Inc. | Temporary liquid thermal interface material for surface tension adhesion and thermal control |
| CN110394910A (en) * | 2019-07-23 | 2019-11-01 | 芯盟科技有限公司 | Wafer thining method |
| CN115464484A (en) * | 2022-10-14 | 2022-12-13 | 杭州乾晶半导体有限公司 | Double-sided processing method of silicon carbide wafer and corresponding device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW498442B (en) | Method for thinning semiconductor wafer and thin semiconductor wafer | |
| TWI484544B (en) | Method of thinning a semiconductor wafer | |
| JP4288392B2 (en) | Expanding method | |
| KR100759687B1 (en) | Method for thinning substrate and method for manufacturing circuit device | |
| TWI655744B (en) | Manufacturing method of laminated element | |
| JP2004047823A (en) | Dicing tape sticking device and back grind dicing tape sticking system | |
| KR102061369B1 (en) | Method for the temporary connection of a product substrate to a carrier substrate | |
| JP6956788B2 (en) | Board processing method and board processing system | |
| JP2004349649A (en) | Thin processing method of wafer | |
| JP2011023393A (en) | Method for manufacturing semiconductor device | |
| US20080188061A1 (en) | Method of protecting front surface structure of wafer and method of wafer dividing | |
| JP2005050997A (en) | Semiconductor element isolation method | |
| US7918714B2 (en) | Methods for treating wafers on assembly carriers | |
| KR20030029152A (en) | Method of processing a semiconductor wafer | |
| JP2005123653A (en) | Taping/peering apparatus and taping system | |
| JP2008258412A (en) | Method for singulating silicon wafer | |
| JPH11297650A (en) | Manufacturing for semiconductor wafer | |
| JP4306359B2 (en) | Expanding method | |
| JPH11145089A (en) | Back surface grinding method of semiconductor wafer and protective tape used therefor | |
| JPH11297648A (en) | Apparatus and manufacture for semiconductor wafer | |
| JP2007180252A (en) | Semiconductor device manufacturing method | |
| KR100411256B1 (en) | A wafer lapping process and a method of processing a wafer backside using the same | |
| KR100539271B1 (en) | Method for die attaching a chip having a warpage prevention materials | |
| JP4462940B2 (en) | Manufacturing method of semiconductor device | |
| JPH08274286A (en) | Manufacture of soi substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |