JPH11296130A

JPH11296130A - ディスプレイパネルの駆動装置

Info

Publication number: JPH11296130A
Application number: JP10636998A
Authority: JP
Inventors: Hiroshi Kida; 浩木田; Masanori Hoshikawa; 正則星川
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1998-04-16
Filing date: 1998-04-16
Publication date: 1999-10-29

Abstract

(57)【要約】【課題】画素データの書込み及び読出しを交互に行う
２つのメモリを使用して、動画と静止画とを同時に表示
するＰＤＰの駆動装置を提供する。【解決手段】駆動装置は、画素データを記憶する２つ
のメモリと、メモリに対する書込みと読出しを制御する
メモリ制御手段とを有する。各メモリは、１画面中に表
示される複数の画素毎に記憶領域を割り当てている。メ
モリ制御手段は、各メモリの記憶領域のうちの所定の記
憶領域に対して画素データの書き換えを行って動画を表
示し、書き換えを行わない記憶領域に静止画用の画素デ
ータを記憶させる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、プラズマディスプ
レイパネル（ＰＤＰ）等のディスプレイパネルの駆動装
置に関する。

【０００２】

【従来の技術】ＰＤＰ等のマトリクス表示方式の表示装
置では、サブフィールド法を用いて中間調表示を行うた
め、表示用のメモリとして２つのフィールドメモリを用
い、一方のメモリから読み出した１フィールド分の画素
データに基づいて表示を行う間に、他方のメモリに次の
１フィールド分の画素データを書き込み、一方のメモリ
からの画素データの読み出しの終了後に、他方のメモリ
から画素データを読み出して表示すると同時に一方のメ
モリに次の画素データを書き込む、という動作を繰り返
している。すなわち、読み出し側のメモリと書き込み側
のメモリを１フィールド毎に切り換えて表示を行ってい
る。

【０００３】

【発明が解決しようとする課題】このように、動画表示
のためには読み出し側のメモリと書き込み側のメモリを
１フィールド毎に切り換える必要があるが、静止画表示
のためにはこの切り換えを停止する必要がある。従っ
て、画面上で動画と静止画とを同時に表示するために
は、上記メモリとは別にマルチ画面処理用のメモリやそ
の制御回路が必要となり、全体的に価格が高くなるとい
う問題があった。

【０００４】本発明の目的は、上記の問題を解決し、メ
モリ容量の増大を抑制しながらも動画と静止画とを同時
に表示することができる低価格のディスプレイパネルの
駆動装置を提供することである。

【０００５】

【課題を解決するための手段】本発明のディスプレイパ
ネルの駆動装置は、映像信号をサンプリングして１画素
毎に対応した画素データを得るＡ／Ｄ変換器と、前記画
素データを記憶する第１及び第２メモリと、前記第１及
び第２メモリの書込み及び読出しを制御して、前記画素
データを前記第１及び第２メモリに書込み、前記書き込
まれた画素データを前記第１及び第２メモリから交互に
読み出すメモリ制御手段と、前記第１及び第２メモリか
ら読み出される画素データに基づいてディスプレイパネ
ルを駆動する表示駆動手段とを有するディスプレイパネ
ルの駆動装置であって、前記第１及び第２メモリの各々
は、１画面中に表示される複数の画素毎に割り当てられ
る複数の記憶領域を有し、前記メモリ制御手段は、前記
第１及び第２メモリの複数の記憶領域のうちの所定の記
憶領域に対して画素データの書き換えを行うものであ
る。

【０００６】

【発明の実施の形態】以下、本発明の実施例のディスプ
レイパネルの駆動装置について、図１を参照しながら説
明する。図１は、本発明による駆動装置を備えたカラー
表示可能なプラズマディスプレイ装置の構成を示す。

【０００７】図１において、Ａ／Ｄ変換器１は、入力さ
れた映像信号を、制御回路２から供給される所定周波数
のクロック信号ＣＫ１に応じてサンプリングすることに
より、１画素毎の画素データＤを得て、これを順次画像
データ処理回路３に供給するものである。画像データ処
理回路３は、制御回路２から供給されるクロック信号Ｃ
Ｋ１に応じてデータ処理を遂行する例えば偽輪郭処理回
路等から構成されている。この画像データ処理回路３
は、例えば画素データのビット数を減らして疑似中間表
示を実現し、且つ偽輪郭を補償した画素データを生成し
て出力する。

【０００８】フィールドメモリ４１，４２の各々は、少
なくとも１フィールド分の画素データを記憶可能とする
容量を有し、直列に接続されたスイッチＳＷ１，ＳＷ２
を介して画像データ処理回路３にそれぞれ接続されてい
る。フィールドメモリ４１，４２の各々は、画面を構成
するプラズマディスプレイパネル６の画素のアドレス構
成と同一のアドレス構成を有している。さらに、各フィ
ールドメモリ４１，４２の出力部は、スイッチＳＷ３を
介して交互に列電極ドライバ５に接続されるようになっ
ている。

【０００９】上記スイッチＳＷ１，ＳＷ２，ＳＷ３の切
替は、制御回路２からの制御信号によって行われる。ス
イッチＳＷ２は、制御回路２から供給されてくる所定周
波数からなるクロック信号ＣＫ２のタイミング毎に、フ
ィールドメモリ４１，４２を交互に画像データ処理回路
３に接続する。一方、スイッチＳＷ３は、制御回路２か
ら供給されるクロック信号ＣＫ２のタイミング毎に切り
替わり、フィールドメモリ４１，４２を交互に列電極ド
ライバ５に接続する。そして、各スイッチＳＷ２，ＳＷ
３の切り替えは、制御回路２によって以下のように制御
される。すなわち、クロック信号ＣＫ２のタイミングに
よって例えばスイッチＳＷ２が画像データ処理回路３を
フィールドメモリ４１に接続するとき（スイッチ接点が
ａ）、スイッチＳＷ３はフィールドメモリ４２を列電極
ドライバ５に接続する（スイッチ接点がｂ）。また、ス
イッチＳＷ２が画像データ処理回路３をフィールドメモ
リ４２に接続するとき（スイッチ接点がｂ）、スイッチ
ＳＷ３はフィールドメモリ４１を列電極ドライバ５に接
続するようになっている（スイッチ接点がａ）。スイッ
チＳＷ１の切替動作については後述する。

【００１０】列電極ドライバ５は、上記フィールドメモ
リ４１，４２から読み出されてくる１フィールド分の画
素駆動データをビット毎に分離し、そのビットの論理値
「１」及び「０」各々に対応した電圧値を有する画素デ
ータパルスを発生してプラズマディスプレイパネル（Ｐ
ＤＰ）６の列電極に印加するものである。また、各フィ
ールドメモリ４１，４２には、メモリ制御手段７から書
込みイネーブル信号及び読出しイネーブル信号などの各
種制御信号が入力されるようになっている。

【００１１】メモリ制御手段７は、制御回路２からの出
力信号に応じて、フィールドメモリ４１，４２のアドレ
スを制御し、画像データ処理回路３から供給される画素
データの各フィールドメモリ４１，４２における書込み
と読み出しとを、制御するものである。操作手段８は、
画面において動画及び静止画を同時に表示可能とする動
画・静止画混在モードの設定及び解除を行うものであ
り、動画・静止画混在モード指定信号を制御回路２に供
給する。

【００１２】制御回路２は、メモリ制御手段７を含み、
Ａ／Ｄ変換器１と、データ処理回路３と、スイッチＳＷ
１，ＳＷ２，ＳＷ３と、操作手段８と、行電極ドライバ
９とに接続され、上記クロック信号ＣＫ１，ＣＫ２を生
成し、生成したクロック信号ＣＫ２をメモリ制御回路７
に供給し、さらに、リセットタイミング信号、走査タイ
ミング信号、維持タイミング信号、及び消去タイミング
信号を生成して行電極ドライバ９に供給する。クロック
信号ＣＫ２は、入力された映像信号の水平及び垂直同期
信号から生成され、画素データの１フィールドに対応す
るものである。

【００１３】行電極ドライバ９は、これらの各種のタイ
ミング信号に応じて、残留電荷量を初期化するためのリ
セットパルス、画素データを書き込むための走査パル
ス、放電発光状態を維持するための維持パルス、放電発
光を停止させるための消去パルスを生成し、ＰＤＰ６の
行電極対に印加する。この際、上記走査パルスは、順次
走査にて行電極対に印加される。

【００１４】ＰＤＰ６は、列電極ドライバ５から画素デ
ータパルスが印加されている間に行電極ドライバ９から
走査パルスが印加されると、この印加された画素データ
パルスに対応した電荷がＰＤＰ６に蓄積される。この
時、例えば論理「１」に対応した画素データパルスが印
加された列電極と、走査パルスが印加された行電極対と
の交差部に発光が生じる。なお、かかる交差部が、ＰＤ
Ｐ６の画面上における各画素に相当する。その後、行電
極ドライバ９から維持パルスが印加されると、維持パル
スが印加されるパルス数に応じた時間だけ上記の発光状
態が維持される。

【００１５】さらに、スイッチＳＷ１とスイッチＳＷ３
との間に、演算処理回路１０が接続されている。演算処
理回路１０は、例えばスイッチＳＷ３を介して入力され
る１フィールド分の画素数に対して、所定数の画素数の
間引き処理や縮小処理等の演算処理を行って出力するも
のである。次に、上記駆動装置の動作の一実施例を図１
乃至図３を参照しながら説明する。

【００１６】入力される映像信号をリアルタイムで動画
として表示する「動画表示モード」において、制御回路
２は、入力された映像信号の垂直・水平同期信号、すな
わちクロックＣＫ２に従って、メモリ４１，４２の一方
を書込みモードに、他方を読出しモードにと、交互に設
定する。メモリ制御回路７は、制御回路２からのクロッ
クＣＫ２に従ってメモリ４１，４２の各々の書込み及び
読出しに必要な書込みイネーブル信号ＷＲ１，ＷＲ２及
び読出しイネーブル信号ＲＤ１，ＲＤ２を生成し、各メ
モリに供給する。故に、メモリ４１，４２に、交互に１
フィールド分の画素データが書き込まれ、書き込まれた
画素データがメモリ４１，４２から交互に読み出され
る。この様子を図２に示す。

【００１７】動画表示モードは、図２（d），（e），
（f）に示すように、制御回路２によって、スイッチＳ
Ｗ１を接点「ｂ」に接続した状態において、スイッチＳ
Ｗ２を接点「ａ」に接続し且つスイッチＳＷ３を接点
「ｂ」に接続してメモリ４１に画素データを書き込むと
ともにメモリ４２から画素データを読み出す、長さがク
ロック信号ＣＫ２の発生周期に相当する「動画表示第１
期間」（Ia）と、スイッチＳＷ２を接点「ｂ」に接続し
且つスイッチＳＷ３を接点「ａ」に接続してメモリ４２
に画素データを書き込むとともにメモリ４１から画素デ
ータを読み出す、長さがクロック信号ＣＫ２の発生周期
に相当する「動画表示第２期間」（Ib）とを、交互に取
り、これを繰り返す。

【００１８】すなわち、各動画表示期間において、入力
された映像信号は、Ａ／Ｄ変換器１においてサンプリン
グされて１画素毎の画素データになる。次に、画素デー
タは、画像データ処理回路３に送られ、画像データ処理
回路３において偽輪郭処理などの画像処理が行われて、
フィールドメモリ４１，４２に送られる。例えば時刻ｔ
₀にて動画表示第１期間に入り、フィールドメモリ４１
では、図２（g）に示す書込みイネーブル信号ＷＲ１に
よって、１フィールド分の画素データＡ１の書込みが行
われる（図２（h）参照）。一方、フィールドメモリ４
２からは、書き込まれた画素データが読み出される（図
示せず）。そして、フィールドメモリ４１への画素デー
タの書込みが終了する時刻ｔ₁において、動画表示第２
期間に入る。

【００１９】動画表示第２期間において、フィールドメ
モリ４１では、読出しイネーブル信号ＲＤ１（図２
（i）参照）によって書き込まれた画素データＡ１が読
み出されて列電極ドライバ５に送られる（図２（j）参
照）。一方、フィールドメモリ４２では、書込みイネー
ブル信号ＷＲ２（図２（k）参照）によって１フィール
ド分の画素データＡ２が書き込まれる（図２（l）参
照）。

【００２０】次に、動画表示第２期間が終了する時刻ｔ
₂において、操作手段８より動画・静止画混在モード指
定信号が制御回路２に入力されると、「動画・静止画表
示モード」に入る。本実施例において、「動画・静止画
表示モード」は、画素データの２フィールド分の長さの
時間に相当する「静止画書込みモード」と、その後の
「動画及び静止画混在モード」とからなる。静止画書込
みモードは、動画及び静止画混在モードにおいて表示す
る静止画をフィールドメモリ４１，４２に書き込むため
のモードである。

【００２１】本実施例において、動画及び静止画混在モ
ードにおいて表示される静止画は、動画表示モードで最
後にフィールドメモリ４２から読み出された画素データ
Ａ２である。これを次に説明する。静止画書込みモード
が開始される時刻ｔ₂において、静止画書込みモードで
は、スイッチＳＷ１が接点「ａ」と接続するとともにス
イッチＳＷ２が接点「ａ」と接続し、スイッチＳＷ３が
接点「ｂ」に接続される。この時、読出しイネーブル信
号ＲＤ２によってフィールドメモリ４２から読み出され
た画素データＡ２が、列電極ドライバ５に供給されると
ともに、例えば図１に示すように、演算回路１０とスイ
ッチＳＷ１，ＳＷ２とを介して書込みイネーブル信号Ｗ
Ｒ１によってフィールドメモリ４１に書き込まれる。画
素データを縮小する方法は、１フィールド分の画素数に
対して例えば横１／２の画素数だけ間引いてメモリ４１
に書き込む。すなわち、演算回路１０は、入力される画
素データの水平方向の画素数に対して１／２に間引くな
どして縮小処理を施して出力するものである。そして、
図３に示すように、演算処理回路１０から出力された画
素データは、メモリ制御回路７のアドレス制御によって
例えばメモリ４１の記憶領域の２分の１に相当する記憶
領域ＳＡ１に書き込まれる。一方、メモリ４１の残りの
記憶領域ＳＡ２は、書き換えられずに残る。

【００２２】メモリ４１への画素データＡ２の書込みが
終了する時刻ｔ₃において、スイッチＳＷ１が接点
「ａ」と接続した状態を維持してスイッチＳＷ２が接点
「ｂ」と接続し、スイッチＳＷ３が接点「ａ」に接続さ
れて、フィールドメモリ４１から読み出された画素デー
タが、列電極ドライバ５に供給される。メモリ４１のア
ドレス構成は、ＰＤＰ６の画素構成と対応しているの
で、画面右半分に横が１／２に間引かれた画素データに
対応した画像が静止画としてＰＤＰ６に表示される。

【００２３】一方、フィールドメモリ４２には、図３に
示すようにフィールドメモリ４１から読み出された画素
データが演算回路１０を介して書込みイネーブル信号Ｗ
Ｒ２によってコピーされる。このようにして、静止画と
して表示される画素データがメモリ４１，４２にそれぞ
れ書き込まれる。

【００２４】次に、メモリ４２への画素データの書込み
が終了する時刻ｔ₄において、動画・静止画混在モード
になり、制御回路２によってスイッチＳＷ１が接点
「ｂ」に切り替えられる。制御回路２は、動画表示モー
ドと同様に、クロックＣＫ２に従って、メモリ４１，４
２の一方を書込みモードに、他方を読出しモードにと、
交互に設定する。故に、入力された映像信号がメモリ４
１，４２の動画用記憶領域に交互に書き込まれ、書き込
まれた画素データ及び静止画用画素データがメモリ４
１，４２から交互に読み出される。すなわち、図２
（d），（e），（f）に示すように、スイッチＳＷ２を
接点「ａ」に接続し且つスイッチＳＷ３を接点「ｂ」に
接続してメモリ４１に対する画素データの書き込みとメ
モリ４２から画素データの読み出しを行う、長さがクロ
ック信号ＣＫ２の発生周期に相当する「混在表示第１期
間」（Ma）と、スイッチＳＷ２を接点「ｂ」に接続し且
つスイッチＳＷ３を接点「ａ」に接続してメモリ４２に
対する画素データの書き込みとメモリ４１から画素デー
タの読み出しを行う、長さがクロック信号ＣＫ２の発生
周期に相当する「混在表示第２期間」（Mb）とを、交互
に取り、これを繰り返す。さらに、動画・静止画混在モ
ードでは、各フィールドメモリ４１，４２において、静
止画が書き込まれた記憶領域ＳＡ１に対する画素データ
の書込みは行われない。

【００２５】すなわち、各混在表示期間において、入力
された映像信号は、フレームメモリ４１，４２に送ら
れ、メモリ制御回路７のアドレス制御によって、各メモ
リ４１，４２の記憶領域ＳＡ２，ＳＡ２にのみ書き込ま
れる。すなわち、例えば時刻ｔ₄にて混在表示第１期間
に入り、フィールドメモリ４１では、書込みイネーブル
信号ＷＲ１によって、１フィールド分の画素データＣ１
が水平方向に対する画素数がメモリ制御回路によって記
憶領域ＳＡ２に応じて減らされて書込まれる（図３参
照）。一方、フィールドメモリ４２からは、書き込まれ
た画素データが読み出される。そして、フィールドメモ
リ４１への画素データの書込みが終了する時刻ｔ₅にお
いて、混在表示第２期間に入る。

【００２６】混在表示第２期間において、フィールドメ
モリ４１では、読出しイネーブル信号ＲＤ１（図２
（i）参照）によって書き込まれた画素データＣ１及び
静止画Ａ２が読み出されて列電極ドライバ５に送られ
る。一方、フィールドメモリ４２では、書込みイネーブ
ル信号ＷＲ２（図２（k）参照）によって１フィールド
分の画素データＣ２が水平方向に対する画素数がメモリ
制御回路７によって記憶領域ＳＡ２に応じて減らされて
書き込まれる。

【００２７】このように、静止画として表示する画素デ
ータを両方のメモリ４１，４２に書き込むとともにこれ
以降の画素データの書込みをメモリの所定領域に制限し
て書き込んだ静止画用画素データを保持することによっ
て、メモリのかかる記憶領域に対応したＰＤＰ６の画面
は静止画となり、他の部分は逐次入力される画素データ
に応じた動画とすることができる。

【００２８】次に、上記駆動装置及びその動作の第２の
実施例を図４及び図５を参照しながら説明する。図４に
示す駆動装置は、図１に示す駆動装置と同様な構成を有
するが、スイッチＳＷ１，ＳＷ３の間の演算回路の無い
ものであり、各メモリ４１，４２から読み出された画素
データがスイッチＳＷ１，ＳＷ２を介して直接メモリ４
１，４２に入力されるようになっている。なお、図１と
同一符号で示された構成要素は、図１と同一の構成要素
からなるものである。

【００２９】次に、図４の駆動装置の動作を図５を参照
しながら説明する。上記駆動装置の動画表示モードにお
ける動作は図１に示す駆動装置と同じである。すなわ
ち、入力された映像信号をリアルタイムで動画として表
示する「動画表示モード」において、制御回路２は、入
力された映像信号の垂直・水平同期信号に従って、メモ
リ４１，４２の一方を書込みモードに、他方を読出しモ
ードにと、交互に設定する。メモリ制御回路７は、制御
回路２からのクロックＣＫ２に従ってメモリ４１，４２
の各々の書込み及び読出しに必要な書込みイネーブル信
号ＷＲ１，ＷＲ２及び読出しイネーブル信号ＲＤ１，Ｒ
Ｄ２を生成し、各メモリに供給する。故に、メモリ４
１，４２に、交互に１フィールド分の画素データが書き
込まれ、書き込まれた画素データがメモリ４１，４２か
ら交互に読み出される。

【００３０】動画表示モードは、図５（d），（e），
（f）に示すように、制御回路２によって、スイッチＳ
Ｗ１を接点「ｂ」に接続した状態において、スイッチＳ
Ｗ２を接点「ａ」に接続し且つスイッチＳＷ３を接点
「ｂ」に接続してメモリ４１に画素データを書き込むと
ともにメモリ４２から画素データを読み出す、長さがク
ロック信号ＣＫ２の発生周期に相当する「動画表示第１
期間」（Ia）と、スイッチＳＷ２を接点「ｂ」に接続し
且つスイッチＳＷ３を接点「ａ」に接続してメモリ４２
に画素データを書き込むとともにメモリ４１から画素デ
ータを読み出す、長さがクロック信号ＣＫ２の発生周期
に相当する「動画表示第２期間」（Ib）とを、交互に取
り、これを繰り返す。

【００３１】すなわち、各動画表示期間において、入力
された映像信号は、Ａ／Ｄ変換器１においてサンプリン
グされて１画素毎の画素データになる。次に、画素デー
タは、画像データ処理回路３に送られ、画像データ処理
回路３において偽輪郭処理などの画像処理が行われて、
フィールドメモリ４１，４２に送られる。例えば時刻ｔ
₀にて動画表示第１期間に入り、フィールドメモリ４１
では、図５（g）に示す書込みイネーブル信号ＷＲ１に
よって、１フィールド分の画素データＡ１の書込みが行
われる（図５(h）参照）。一方、フィールドメモリ４２
からは、書き込まれた画素データが読み出される（図示
せず）。そして、フィールドメモリ４１への画素データ
の書込みが終了する時刻ｔ₁において、動画表示第２期
間に入る。

【００３２】動画表示第２期間において、フィールドメ
モリ４１では、読出しイネーブル信号ＲＤ１（図５
（i）参照）によって書き込まれた画素データＡ１が読
み出されて列電極ドライバ５に送られる（図５（j）参
照）。一方、フィールドメモリ４２では、書込みイネー
ブル信号ＷＲ２（図５（k）参照）によって１フィール
ド分の画素データＡ２が書き込まれる（図５（l）参
照）。

【００３３】次に、動画表示第２期間が終了する時刻ｔ
₂において、操作手段８より動画・静止画混在モード指
定信号が制御回路２に入力されると、「動画・静止画表
示モード」に入る。本実施例において、「動画・静止画
表示モード」は、画素データの１フィールド分の長さの
時間に相当する「静止画書込みモード」と、その後の
「動画及び静止画混在モード」とからなる。静止画書込
みモードは、動画及び静止画混在モードにおいて表示す
る静止画をメモリ４１，４２に残すためのモードであ
る。

【００３４】本実施例において、動画及び静止画混在モ
ードにおいて表示される静止画は、動画表示モードで最
後にフィールドメモリ４２から読み出された画素データ
Ａ２の一部である。これを次に説明する。静止画書込み
モードが開始される時刻ｔ₂において、静止画書込みモ
ードでは、スイッチＳＷ１が接点「ａ」と接続するとと
もにスイッチＳＷ２が接点「ａ」と接続し、スイッチＳ
Ｗ３が接点「ｂ」に接続される。この時、読出しイネー
ブル信号ＲＤ２によってフィールドメモリ４２から読み
出された画素データＡ２が、列電極ドライバ５に供給さ
れるとともに、図４に示すように、スイッチＳＷ１，Ｓ
Ｗ２を介して書込みイネーブル信号ＷＲ１によってフィ
ールドメモリ４１に書き込まれる。メモリ４２からメモ
リ４１に供給された画素データは、メモリ制御回路７の
アドレス制御によって、例えば静止画として表示させる
画素データのアドレスに対応した、メモリ４１の記憶領
域の２分の１に相当する記憶領域ＳＡ１に対応するアド
レスを有する画素データＡ２のみが、メモリ４１の記憶
領域ＳＡ１に書き込まれる（図６（a）参照）。一方、
メモリ４１の残りの記憶領域ＳＡ２は、動画表示用の記
憶領域となる。

【００３５】メモリ４１への画素データＡ２の書込みが
終了する時刻ｔ₃において、動画・静止画混在モードに
なり、制御回路２によってスイッチＳＷ１が接点「ｂ」
に切り替えられる。制御回路２は、動画表示モードと同
様に、入力された映像信号の垂直・水平同期信号に従っ
て、メモリ４１，４２の一方を書込みモードに、他方を
読出しモードにと、交互に設定する。故に、入力された
映像信号がメモリ４１，４２に交互に書き込まれ、書き
込まれた画素データがメモリ４１，４２から交互に読み
出される。

【００３６】この時、図５（d），（e），（f）に示す
ように、スイッチＳＷ２を接点「ｂ」に接続し且つスイ
ッチＳＷ３を接点「ａ」に接続してメモリ４２に対する
画素データの書き込みとメモリ４１から画素データの読
み出しを行う、長さがクロック信号ＣＫ２の発生周期に
相当する「混在表示第１期間」（Ma）と、スイッチＳＷ
２を接点「ａ」に接続し且つスイッチＳＷ３を接点
「ｂ」に接続してメモリ４１に対する画素データの書き
込みとメモリ４２から画素データの読み出しを行う、長
さがクロック信号ＣＫ２の発生周期に相当する「混在表
示第２期間」（Mb）とを、交互に取り、これを繰り返
す。

【００３７】各混在表示期間において、入力された映像
信号は、フレームメモリ４１，４２に送られ、メモリ制
御回路７のアドレス制御によって、図６に示すように、
各メモリ４１，４２の動画用記憶領域ＳＡ２，ＳＡ２に
のみ書き込まれる。すなわち、時刻ｔ₃にて混在表示第
１期間に入り、フィールドメモリ４２では、書込みイネ
ーブル信号ＷＲ２によって、１フィールド分の画素デー
タＢ２が水平方向に対する画素数がメモリ制御回路によ
って動画用記憶領域ＳＡ２のアドレスに応じて減らされ
て動画用記憶領域ＳＡ２にのみ書込まれる（図６（b）
参照）。一方、メモリ４２の記憶領域ＳＡ１では、画素
データの書き換えは行われない。この場合、書き換えら
れなかったメモリ４２の記憶領域ＳＡ１の画素データ
は、先にメモリ４１の記憶領域ＳＡ１の書き込まれた画
素データと、一致するようになっている。

【００３８】次に、フィールドメモリ４２への画素デー
タの書込みが終了する時刻ｔ₄において、混在表示第２
期間に入る。混在表示第２期間において、フィールドメ
モリ４２では、読出しイネーブル信号ＲＤ２（図５
（m）参照）によって書き込まれた画素データＢ２及び
書き換えられなかった静止画Ａ２が読み出されて列電極
ドライバ５に送られる（図５（n）参照）。一方、フィ
ールドメモリ４１では、書込みイネーブル信号ＷＲ１
（図５（g）参照）によって１フィールド分の画素デー
タＣ１が水平方向に対する画素数が減らされてメモリ制
御回路によって動画用記憶領域ＳＡ２に書き込まれる
（図６（h）参照）。

【００３９】このようにして、静止画として表示する画
素データを両方のメモリ４１，４２に書き込み、これ以
降の画素データの書込みをメモリの所定領域に制限して
書き込んだ静止画用画素データを保持することによっ
て、図６（d）に示すように、メモリのかかる記憶領域
に対応したＰＤＰの画面は静止画となり、ＰＤＰの他の
部分は逐次入力される画素データに応じた動画とするこ
とができる。

【００４０】次に、図４に示す駆動装置の動作の他の実
施例を図７及び図８を参照しながら説明する。上記駆動
装置の動画表示モードにおける動作は図５に示す動作の
動作表示モードと同じである。すなわち、入力された映
像信号をリアルタイムで動画として表示する「動画表示
モード」において、制御回路２は、入力された映像信号
の垂直・水平同期信号に従って、メモリ４１，４２の一
方を書込みモードに、他方を読出しモードにと、交互に
設定する。メモリ制御回路７は、制御回路２からのクロ
ックＣＫ２に従ってメモリ４１，４２の各々の書込み及
び読出しに必要な書込みイネーブル信号ＷＲ１，ＷＲ２
及び読出しイネーブル信号ＲＤ１，ＲＤ２を生成し、各
メモリに供給する。故に、メモリ４１，４２に、交互に
１フィールド分の画素データが書き込まれ、書き込まれ
た画素データがメモリ４１，４２から交互に読み出され
る。

【００４１】次に、動画表示第２期間が終了する時刻ｔ
₂において、操作手段８より動画・静止画混在モード指
定信号が制御回路２に入力されると、「動画・静止画表
示モード」に入る。動画・静止画表示モードにおいて、
図７（d），（e），（f）に示すように、スイッチＳＷ
２を接点「ａ」に接続し且つスイッチＳＷ３を接点
「ｂ」に接続してメモリ４１に対する画素データの書き
込みとメモリ４２から画素データの読み出しを行う、長
さがクロック信号ＣＫ２の発生周期に相当する「混在表
示第１期間」（Ma）と、スイッチＳＷ２を接点「ｂ」に
接続し且つスイッチＳＷ３を接点「ａ」に接続してメモ
リ４２に対する画素データの書き込みとメモリ４１から
画素データの読み出しを行う、長さがクロック信号ＣＫ
２の発生周期に相当する「混在表示第２期間」（Mb）と
を、交互に取り、これを繰り返す。

【００４２】混在表示第１期間が開始される時刻ｔ₂に
おいて、スイッチＳＷ２が接点「ａ」と接続し、スイッ
チＳＷ３が接点「ｂ」に接続される。この時、入力され
た１フィールド分の映像信号Ｂ１は、メモリ制御回路７
のアドレス制御によって、図８（ａ）に示すように、動
画を表示する画面のアドレスに対応したメモリ４１の動
画用記憶領域ＳＡ２のみに例えば水平方向の画素データ
数が減らされて書き込まれる。従って、書き換えられな
かった動画用記憶領域ＳＡ２を除く記憶領域領域ＳＡ１
に書き込まれている画素データＡ１の一部が、静止画用
の画素データとして書き換えられずに維持されることと
なる。

【００４３】メモリ４１への画素データＢ１の書込みが
終了する時刻ｔ₃において、混在表示第２期間に入り、
入力された１フィールド分の映像信号Ｂ２は、メモリ制
御回路７のアドレス制御によって、図８（ｂ）に示すよ
うに、動画を表示する画面のアドレスに対応したメモリ
４２の動画用記憶領域ＳＡ２のみに例えば水平方向の画
素データ数が減らされて書き込まれる。従って、書き換
えられなかった動画用記憶領域ＳＡ２を除く記憶領域領
域ＳＡ１に書き込まれている画素データＡ２の一部が、
静止画用の画素データとして書き換えられずに維持され
ることとなる。一方、メモリ４１からは書き込まれた画
素データが読み出されてＰＤＰ６に表示される。

【００４４】このように、各混在表示期間において、図
８（c）に示すように、入力された映像信号は、フレー
ムメモリ４１，４２に送られ、メモリ制御回路７のアド
レス制御によって、各メモリ４１，４２の動画用記憶領
域ＳＡ２，ＳＡ２にのみ制限されて書き込まれて動画と
して表示される。同時に、各メモリの書き換えられなか
った画素データが複数回の読出しによって静止画として
ＰＤＰ６に表示されることになる。

【００４５】なお、上記実施例の各々において、動画を
画面の２分の１の領域に表示し且つ静止画を残りの領域
に表示する構成としたが、動画及び静止画の表示領域の
大きさは任意の大きさを採ることができる。また、上記
駆動装置の駆動方法を、１画面に複数の画像を映し、そ
のうちの１つの画像を一定期間動画として表示するチャ
ンネルガイド機能に適用することもできる。

【００４６】さらに、上記駆動装置は、１フィールドを
複数のサブフィールドに分割して１つの画面を表示する
構成を採るＰＤＰの駆動装置とすることもできる。

【図面の簡単な説明】

【図１】本発明によるＰＤＰの駆動装置の第１の実施例
を示す構成図である。

【図２】図１のＰＤＰの駆動装置の動作を説明する図で
ある。

【図３】図１の駆動装置のメモリの状態を説明する図で
ある。

【図４】本発明によるＰＤＰの駆動装置の第２の実施例
を示す構成図である。

【図５】図４のＰＤＰの駆動装置の動作を説明する図で
ある。

【図６】図４の駆動装置のメモリの状態を説明する図で
ある。

【図７】図４のＰＤＰの駆動装置のさらなる動作を説明
する図である。

【図８】図４の駆動装置が図７に示すように動作される
ときのメモリの状態を説明する図である。

【符号の説明】

１Ａ／Ｄ変換器５，９表示駆動手段６ディスプレイパネル７メモリ制御手段４１，４２第１及び第２メモリ

Claims

【特許請求の範囲】

【請求項１】映像信号をサンプリングして１画素毎に
対応した画素データを得るＡ／Ｄ変換器と、前記画素データを記憶する第１及び第２メモリと、前記第１及び第２メモリの書込み及び読出しを制御し
て、前記画素データを前記第１及び第２メモリに書込
み、前記書き込まれた画素データを前記第１及び第２メ
モリから交互に読み出すメモリ制御手段と、前記第１及び第２メモリから読み出される画素データに
基づいてディスプレイパネルを駆動する表示駆動手段と
を有するディスプレイパネルの駆動装置であって、前記第１及び第２メモリの各々は、１画面中に表示され
る複数の画素毎に割り当てられる複数の記憶領域を有
し、前記メモリ制御手段は、前記第１及び第２メモリの複数
の記憶領域のうちの所定の記憶領域に対して画素データ
の書き換えを行うことを特徴とするディスプレイパネル
の駆動装置。
【請求項２】前記メモリ制御手段は、前記第１及び第
２メモリの各々の複数の記憶領域のうちの１の記憶領域
に対してのみ画素データの書き換えを行うことを特徴と
する請求項１記載のディスプレイパネルの駆動装置。
【請求項３】前記メモリ制御手段は、前記第１及び第
２メモリの各々の複数の記憶領域の各記憶領域に対して
順次画素データの書き換えを行うことを特徴とする請求
項１記載のディスプレイパネルの駆動装置。
【請求項４】前記メモリ制御手段は、前記第１及び第
２メモリのうちの一方のメモリの所定の記憶領域以外の
第２記憶領域から読み出された画素データを他方のメモ
リの対応する記憶領域に書込み、その後前記一方のメモ
リの前記第２記憶領域及び他方のメモリの対応する記憶
領域に対応する画素データは書き換えないことを特徴と
する請求項１記載のディスプレイパネルの駆動装置。
【請求項５】前記ディスプレイパネルは、１フィール
ドを複数のサブフィールドに分割して階調表示を行うプ
ラズマディスプレイパネルであることを特徴とする請求
項１記載のディスプレイパネルの駆動装置。