JPH11295344A - Semiconductor inspecting jig and its manufacture - Google Patents

Semiconductor inspecting jig and its manufacture

Info

Publication number
JPH11295344A
JPH11295344A JP9925798A JP9925798A JPH11295344A JP H11295344 A JPH11295344 A JP H11295344A JP 9925798 A JP9925798 A JP 9925798A JP 9925798 A JP9925798 A JP 9925798A JP H11295344 A JPH11295344 A JP H11295344A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
hole
film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9925798A
Other languages
Japanese (ja)
Other versions
JP4296609B2 (en
Inventor
Yoichi Yoshida
洋市 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP09925798A priority Critical patent/JP4296609B2/en
Publication of JPH11295344A publication Critical patent/JPH11295344A/en
Application granted granted Critical
Publication of JP4296609B2 publication Critical patent/JP4296609B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable sufficient contact between an inspecting jig and a body to be inspected, by connecting one end of a metal filling to wiring, protruding the other end from an insulating film, forming the tip of the other end into the shape of a cone or column, and arranging the metal filing in the shape of a grating. SOLUTION: A copper foil 11 is adhered to one surface of a polyimide film 10 by an adhesive. Then a photo-resist is formed on the copper foil 11, and the copper foil 11 is patterned into a desired pattern by exposure, development, and etching to form wiring 12. Further, a through hole 14 is formed in the shape of a grating by mechanical punching. Then a copper plate 15 is glued on the wiring 12 through the use of a conductive adhesive, and electrolytic plating is performed with the copper plate 15 as an electrode. Next, by exfoliating the copper plate 15 and a dry film 13, an inspecting jig in which a metal filling 16 is formed is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電気的検査やバー
ンイン処理に用いることが可能な、半導体の検査治具及
び半導体治具の製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor inspection jig and a semiconductor jig manufacturing method which can be used for electrical inspection and burn-in processing.

【0002】[0002]

【従来の技術】近年、パーソナルコンピューター等に代
表されるように、電子機器に小型化、薄型化が求められ
ている。そのため、その内部に用いられる半導体素子、
半導体部品にも、小型化、薄型化が求められ、それを実
現するために、半導体チップの高集積化が進んでいる。
半導体チップが高集積化すると外部と電気信号の授受を
行う電極も、より小さく、より狭ピッチに、そして多ピ
ン化してくる。従ってその実装技術も高度なものが要求
されている。半導体チップをプリント配線板等の回路用
の基板に実装する方法としては、例えば半導体チップの
電極にはんだバンプを形成し、直接実装する方法が行わ
れている。また、半導体チップの電極上にポリイミド樹
脂等を絶縁層として単層もしくは多層の微細な回路を形
成したり、微細なリードを取着したりして、半導体チッ
プの電極の位置を変換し、半導体チップとそれほど変わ
らない大きさで実装を行う方法が行われており、チップ
・サイズ・パッケージ(CSP)と呼ばれている。
2. Description of the Related Art In recent years, as typified by personal computers and the like, electronic devices have been required to be smaller and thinner. Therefore, the semiconductor element used therein,
Semiconductor components are also required to be reduced in size and thickness, and in order to realize them, high integration of semiconductor chips is progressing.
As semiconductor chips become more highly integrated, the electrodes for transmitting and receiving electric signals to and from the outside also become smaller, have a narrower pitch, and have more pins. Therefore, a sophisticated mounting technology is required. As a method of mounting a semiconductor chip on a circuit board such as a printed wiring board, for example, a method of forming a solder bump on an electrode of the semiconductor chip and directly mounting the semiconductor chip is performed. In addition, a single-layer or multi-layer fine circuit is formed by using a polyimide resin or the like as an insulating layer on a semiconductor chip electrode, or a fine lead is attached to change the position of the semiconductor chip electrode. A method of mounting the chip in a size not so different from that of a chip is performed, and is called a chip size package (CSP).

【0003】また、多ピン化した半導体チップ、CSP
を小さい面積で実装するにあたっては、半導体チップ、
CSPの周囲部に電極を設けたいわゆるペリフェラルタ
イプのものでは限界があり、格子状に電極を設けたグリ
ッドアレータイプのものでなければ対応できなくなって
きている。ところで、上述のように高度な実装技術を用
いて回路用基板に実装された半導体チップやCSP等の
部品は、その実装後に、半導体チップ内部や半導体チッ
プに形成した回路の欠陥に由来する不良が判明した場合
に、回路用基板から取り外したり、さらに別の良品を回
路用基板に再実装したりすることは困難である。理由
は、半導体チップ、CSP側および回路用基板側の双方
とも、電極が小さく、狭ピッチに、多ピン化しているた
め、すべての電極にダメージを与えずに、しかも不良の
部品だけを取り外すことが困難であり、また取り外した
後に回路用基板側の電極表面を、実装された他の部品に
影響を与えることなく清浄な状態にすることも困難であ
るからである。
[0003] In addition, a semiconductor chip, CSP
When mounting in a small area, a semiconductor chip,
There is a limit in what is called a peripheral type in which electrodes are provided around the periphery of the CSP, and a grid array type in which electrodes are provided in a grid pattern cannot be used. By the way, components such as a semiconductor chip and a CSP mounted on a circuit board using the advanced mounting technology as described above have a defect after the mounting due to a defect in a circuit formed in the semiconductor chip or in the semiconductor chip. If found, it is difficult to remove the circuit board from the circuit board or to remount another good product on the circuit board. The reason is that both the semiconductor chip, the CSP side and the circuit board side have small electrodes, narrow pitches and multiple pins, so it is necessary to remove only defective components without damaging all electrodes. This is because it is also difficult to make the electrode surface on the circuit board side clean after removing it without affecting other mounted components.

【0004】上述のような理由から、半導体チップ、C
SP等の部品を実装する以前に検査し、その品質保証を
行うことが強く望まれていた。また、このような検査に
用いられる治具は純粋な電気検査だけでなく、半導体チ
ップのバーンイン処理を行うための治具としても用いら
れる。本明細書中では、検査とは、バーンイン処理を含
む概念であり、バーンイン処理用の治具も含めて「検査
治具」と称する。ところで、半導体チップの電気検査、
バーンイン処理を行う際に、ウエハー状態のままで行う
技術が近年注目されている。この方法はウエハー状態か
らダイシングした後に行う方法に比べ、数百個の半導体
チップを一度に検査、処理することが可能となり、処理
時間やコストの面で飛躍的な改善が期待されているもの
である。しかし、具体的な方法としては種々の方法が提
案されてはいるものの、いずれも不十分なものであっ
た。
For the reasons described above, the semiconductor chip, C
It has been strongly desired to inspect the components such as SP before mounting them and to assure their quality. A jig used for such an inspection is used not only for a pure electrical inspection but also as a jig for performing a burn-in process on a semiconductor chip. In this specification, the inspection is a concept including burn-in processing, and is referred to as an “inspection jig” including a jig for burn-in processing. By the way, electrical inspection of semiconductor chips,
In recent years, attention has been paid to a technique of performing a burn-in process in a wafer state. This method can inspect and process several hundreds of semiconductor chips at a time compared to the method performed after dicing from the wafer state, and is expected to dramatically improve processing time and cost. is there. However, although various methods have been proposed as specific methods, all of them have been insufficient.

【0005】このように、ウエハー状態で検査、処理を
行う方法としては満足できる方法がないが、ダイシング
した後のペリフェラルタイプの半導体チップを検査する
ための検査治具としては、図4に示されているようなも
のが知られている。これは、一方の面にリード102が
形成されたポリイミドフィルム101にレーザー加工等
の手段で貫通孔を形成し、リードを電極として電解めっ
きすることによって、貫通孔内に金属物質103を充填
するというものである。そして、他方の面に突起物がで
きるまでめっきを行うことにより、被検査体105の電
極104に接触させる電極を形成するというものであ
る。この検査治具は、貫通孔内に金属物質が充填されて
いるため、他に知られている方式に比べ優れている。例
えば、金属ピンを多数本植えつける方式はコストが高
く、また微細な金属ピンを狭いピッチで植えつけること
には限界があり、ファインピッチには対応できなかっ
た。また、異方導電性ゴムを用いる方式も、ファインピ
ッチになると、絶縁されるべき横方向の絶縁性が十分に
確保できなくなるという問題を有していた。そのため、
図4に示されている検査治具は突起物をファインピッチ
に形成できる点については、優れている方式であった。
As described above, there is no satisfactory method for performing inspection and processing in a wafer state. However, an inspection jig for inspecting a peripheral type semiconductor chip after dicing is shown in FIG. Are known. This means that a through hole is formed in the polyimide film 101 having a lead 102 formed on one surface by means of laser processing or the like, and the lead is used as an electrode for electrolytic plating, thereby filling the metal material 103 in the through hole. Things. Then, plating is performed until a protrusion is formed on the other surface, thereby forming an electrode to be brought into contact with the electrode 104 of the test object 105. This inspection jig is superior to other known methods because the through hole is filled with a metal substance. For example, a method of planting a large number of metal pins is expensive, and there is a limit in planting fine metal pins at a narrow pitch, and it is not possible to cope with a fine pitch. Further, the method using anisotropic conductive rubber also has a problem that when the pitch is fine, it is not possible to sufficiently secure the lateral insulation to be insulated. for that reason,
The inspection jig shown in FIG. 4 is an excellent method in that projections can be formed at a fine pitch.

【0006】[0006]

【発明が解決しようとする課題】ところが上述のよう
に、単にリードを電極として電解めっきを行う方法で
は、他方の面の突起物は、先端が球状の形状のものしか
得られないという問題があった。そのため検査時に、被
検査体の電極表面に経時的に酸化される等して形成され
た酸化膜が障害となって、正常な状態の被検査体が断線
しているかのような疑似エラーが生じてしまう可能性が
高かった。特に、グリッドアレータイプの被検査体の検
査を行う場合、検査治具と被検査体との接触が格子状に
形成された電極同士で行われるため、格子状に形成され
た電極を部分的に見ても、面と面の状態となり、相互の
接触をペリフェラルタイプのものに比べてより十分な状
態で行わなければならなかった。またすでに述べたよう
に、半導体チップをウエハー状態で検査を行う場合も、
被検査体の電極の形成状態は、グリッドアレータイプの
被検査体とほぼ同じ状態となる。即ち面と面との接触の
状態となり、相互の接触を、ペリフェラルタイプのもの
をダイシングされた状態で行う場合に比べて、より十分
な状態で行わなければならなかった。そのためグリッド
アレータイプの被検査体を検査する場合においても、ま
た半導体チップをウエハー状態で検査を行う場合におい
ても、酸化膜を破り、また十分な接触力を得ることがで
きる検査治具が求められていた。また、そのような検査
治具を製造する場合、上述のように先端が球状になって
しまうため、金属充填物の先端を錐状もしくは柱状に高
い精度で形成する方法の開発が望まれていた。
However, as described above, in the method in which electrolytic plating is simply performed using a lead as an electrode, there is a problem that the protrusion on the other surface can only have a spherical tip. Was. Therefore, at the time of inspection, an oxide film formed by, for example, oxidizing with time on the electrode surface of the inspection object becomes an obstacle, and a pseudo error occurs as if the inspection object in a normal state is disconnected. It was highly likely that In particular, when a grid array type test object is inspected, the contact between the inspection jig and the test object is performed between the electrodes formed in a lattice shape. At first glance, it was face-to-face, and mutual contact had to be performed in a more sufficient state than with the peripheral type. Also, as already mentioned, when inspecting semiconductor chips in a wafer state,
The formation state of the electrodes on the test object is almost the same as that of the grid array type test object. That is, the surfaces come into contact with each other, and the mutual contact must be performed in a more sufficient state than when the peripheral type is diced. Therefore, when inspecting a grid array type inspected object or inspecting a semiconductor chip in a wafer state, an inspection jig capable of breaking an oxide film and obtaining a sufficient contact force is required. I was Further, when manufacturing such an inspection jig, since the tip becomes spherical as described above, it has been desired to develop a method of forming the tip of the metal filling into a cone or column with high accuracy. .

【0007】本発明は、上記課題を解決し、グリッドア
レータイプの被検査体の検査を行う場合でも、また半導
体チップをウエハー状態で検査を行う場合でも、検査治
具と被検査体との接触が十分に行われる検査治具を提供
することを目的とする。さらに、検査治具の金属充填物
の先端の形状を錐状もしくは柱状に高い精度で、低コス
トでしかもファインピッチで形成できる製造方法を提供
することを目的とする。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems, and enables the contact between an inspection jig and an object to be inspected even when inspecting an object of a grid array type or when inspecting a semiconductor chip in a wafer state. An object of the present invention is to provide an inspection jig in which the inspection is sufficiently performed. It is still another object of the present invention to provide a manufacturing method capable of forming a tip of a metal filling of an inspection jig into a conical or columnar shape with high precision at a low cost and at a fine pitch.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するた
め、請求項1に係る発明では、半導体検査治具であっ
て、一方の面に配線を有する柔軟性の絶縁フィルムと、
絶縁フィルムの両面を貫通する貫通孔と、めっきにより
形成され、貫通孔内を充填し、一方の端が前記配線に接
続され、他方の端が絶縁フィルムから突出する金属充填
物とからなり、前記他方の端の先端が錐状もしくは柱状
となっており、かつ前記金属充填物が格子状に配列され
ていることを特徴としている。このような手段におい
て、絶縁フィルムとしては、ポリイミドフィルム、ポリ
スチレンフィルム、ポリアミドフィルム等、特に限定さ
れないが、機械的強度、膨張率等の点から、ポリイミド
フィルムが望ましい。また、金属充填物の材料として
は、ニッケル、銅、あるいはそれらの金属を含む合金系
が好ましい。なお、本明細書において用いられる用語に
ついてであるが、「錐状」もしくは「柱状」という形状
は、円錐、三角錐、四角錐あるいはさらに多角形の錐
状、円柱、三角柱、四角柱、多角形の柱状のいずれでも
よく、錐状の場合は先端が先鋭なものばかりでなく、例
えば円錐の先端がカットされて平面状の接触部となって
いる形状のものでもよい。「格子状」は、ある領域の格
子上のすべての点という意味ばかりでなく、ある領域の
外寄りを二周以上囲うように、並んで形成されている場
合も含む概念である。
According to a first aspect of the present invention, there is provided a semiconductor inspection jig, comprising: a flexible insulating film having wiring on one surface;
A through-hole penetrating both surfaces of the insulating film, formed by plating, filling the inside of the through-hole, one end is connected to the wiring, the other end comprises a metal filler projecting from the insulating film, The other end has a conical or columnar shape, and the metal fillers are arranged in a lattice. In such a means, the insulating film is not particularly limited, such as a polyimide film, a polystyrene film, and a polyamide film, but a polyimide film is preferable in terms of mechanical strength, expansion coefficient, and the like. As the material of the metal filler, nickel, copper, or an alloy containing those metals is preferable. As for the terms used in the present specification, the shape of “cone” or “column” is a cone, a triangular pyramid, a quadrangular pyramid or a polygonal pyramid, a cylinder, a triangular prism, a quadrangular prism, and a polygon. In the case of a conical shape, not only a sharp tip but also a shape in which the tip of a cone is cut to form a planar contact portion may be used. “Lattice shape” is a concept not only meaning all points on a grid in a certain region, but also including a case where they are formed side by side so as to surround two or more outer sides of a certain region.

【0009】請求項2に係る発明は、半導体チップを、
半導体チップが多面付けされたウエハー状態で、バーン
イン処理もしくは電気的検査を行うための半導体検査治
具であって、一方の面に配線を有する柔軟性の絶縁フィ
ルムと、絶縁フィルムの両面を貫通する貫通孔と、めっ
きにより形成され、貫通孔内を充填し、一方の端が前記
配線に接続され、他方の端が絶縁フィルムから突出する
金属充填物とからなり、前記他方の端の先端が錐状もし
くは柱状となっており、一つの半導体チップを検査する
ための金属充填物と配線が、一度に複数の半導体チップ
を検査可能なように多面付けされていることを特徴とし
ている。
According to a second aspect of the present invention, a semiconductor chip is provided.
A semiconductor inspection jig for performing a burn-in process or an electrical inspection in a wafer state in which semiconductor chips are multi-faced, and a flexible insulating film having wiring on one surface and penetrating both surfaces of the insulating film. A through hole, formed by plating, filling the inside of the through hole, one end is connected to the wiring, the other end is made of a metal filler projecting from an insulating film, and the tip of the other end is a cone. It is characterized in that the metal filling and wiring for testing one semiconductor chip are multi-faced so that a plurality of semiconductor chips can be tested at once.

【0010】さらに請求項3記載の発明は、請求項2記
載の発明を技術的に限定したものである。即ち請求項3
に係る発明は、請求項2記載の半導体検査治具におい
て、一つの半導体チップを検査するための前記金属充填
物が、格子状に配列された金属充填物からなっているこ
とを特徴としている。
Further, the invention according to claim 3 is a technical limitation of the invention according to claim 2. That is, claim 3
According to a second aspect of the present invention, in the semiconductor inspection jig according to the second aspect, the metal filler for inspecting one semiconductor chip is formed of a metal filler arranged in a lattice.

【0011】請求項4に係る発明は、半導体検査治具の
製造方法であって、一方の面に銅箔が形成された柔軟性
の絶縁フィルムを用意する工程と、前記銅箔をパターニ
ングし配線を形成する工程と、前記絶縁フィルムの他方
の面にレジストフィルムを貼着する工程と、レジストフ
ィルム及び絶縁フィルムに貫通孔を形成する工程と、前
記配線上に導電性接着剤を用いて金属板を貼着する工程
と、電解めっきにより前記貫通孔に金属充填物を形成す
る工程と、前記レジストフィルム及び金属板を剥離する
工程とからなることを特徴としている。このような手段
において、レジストフィルムとしては、例えばドライフ
ィルムがあげられる。また貫通孔は、機械的加工、レー
ザー加工、化学エッチング等の手段で形成することがで
きる。また、テーパー状に加工しておくことによって、
後に錐状の金属充填物を形成することも可能である。テ
ーパー状に加工することは、レーザー加工、化学エッチ
ングの方法では容易に実現することができ、特にレーザ
ー加工は微細な加工を行うことができ、好ましい。ま
た、上記金属板は電解めっきの際の電極となるものであ
って、銅板等が用いられる。導電性接着剤としては、カ
ーボンや金属粒子を含んだ接着剤等が特に電気抵抗が低
く、好ましい。さらに、電解めっきによって形成する金
属充填物であるが、ニッケルめっき、銅めっき等で形成
する方法が例示される。さらに、金属板を剥離する工程
では、剥離剤を用いる方法や、反対面の金属充填物を保
護した上で、エッチングによって金属板を除去する方法
があげられる。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor inspection jig, comprising the steps of: preparing a flexible insulating film having a copper foil formed on one surface; Forming a resist film, attaching a resist film to the other surface of the insulating film, forming a through hole in the resist film and the insulating film, and forming a metal plate on the wiring using a conductive adhesive. , A step of forming a metal filler in the through-hole by electrolytic plating, and a step of peeling off the resist film and the metal plate. In such a means, for example, a dry film can be used as the resist film. Further, the through holes can be formed by means such as mechanical processing, laser processing, and chemical etching. Also, by processing it into a tapered shape,
It is also possible to form a cone-shaped metal filling later. Processing into a tapered shape can be easily realized by a method of laser processing or chemical etching. In particular, laser processing is preferable because fine processing can be performed. The metal plate serves as an electrode during electrolytic plating, and a copper plate or the like is used. As the conductive adhesive, an adhesive containing carbon or metal particles is particularly preferable because of its low electric resistance. Further, as the metal filler formed by electrolytic plating, a method of forming by nickel plating, copper plating or the like is exemplified. Further, in the step of peeling the metal plate, a method of using a release agent or a method of protecting the metal filler on the opposite surface and then removing the metal plate by etching can be used.

【0012】請求項5に係る発明は、半導体検査治具の
製造方法であって、一方の面に銅箔が形成された柔軟性
の絶縁フィルムを用意する工程と、前記銅箔をパターニ
ングし配線を形成する工程と、前記絶縁フィルムに、配
線側の孔径が小さくなるようなテーパー状に貫通孔を形
成する工程と、絶縁フィルム上に、前記貫通孔に対応す
る位置にテーパー状に貫通孔を形成したレジストフィル
ムを、絶縁フィルム側の孔径が大きくなるように貼着す
る工程と、電解めっきにより前記絶縁フィルム及びレジ
ストフィルムの貫通孔に金属充填物を形成する工程と、
レジストフィルムを剥離する工程とからなることを特徴
としている。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor inspection jig, comprising the steps of: preparing a flexible insulating film having a copper foil formed on one surface; And forming a through hole in the insulating film in a tapered shape such that the hole diameter on the wiring side is reduced, and forming a through hole in a tapered shape at a position corresponding to the through hole on the insulating film. A step of attaching the formed resist film so that the hole diameter on the insulating film side is increased, and a step of forming a metal filler in the through holes of the insulating film and the resist film by electrolytic plating,
Removing the resist film.

【0013】請求項6に係る発明は、請求項2または請
求項3記載の発明を技術的に限定したものである。即
ち、請求項2または請求項3記載の半導体検査治具の製
造方法において、前記金属充填物を格子状に配列するこ
とを特徴としている。
The invention according to claim 6 is a technical limitation of the invention described in claim 2 or 3. That is, in the method of manufacturing a semiconductor inspection jig according to claim 2 or 3, the metal filling is arranged in a lattice shape.

【0014】[作用]請求項1記載の発明によれば、半
導体検査治具であって、一方の面に配線を有する柔軟性
の絶縁フィルムと、絶縁フィルムの両面を貫通する貫通
孔と、めっきにより形成され、貫通孔内を充填し、一方
の端が前記配線に接続され、他方の端が絶縁フィルムか
ら突出する金属充填物とからなり、前記他方の端の先端
が錐状もしくは柱状となっており、かつ前記金属充填物
が格子状に配列されているため、グリッドアレータイプ
の被検査体の検査を行う場合でも、検査治具と被検査体
との接触を十分に確保することが可能となる。また、被
検査体表面の酸化膜を突き破ることも可能であり、その
点からも検査治具と被検査体との接触を十分に確保する
ことが可能となる。
According to the first aspect of the present invention, there is provided a semiconductor inspection jig, comprising: a flexible insulating film having wiring on one surface; a through hole penetrating both surfaces of the insulating film; Is formed by filling the inside of the through hole, one end is connected to the wiring, the other end is made of a metal filler projecting from the insulating film, and the tip of the other end is a cone or a column. And the metal fillings are arranged in a grid pattern, so that even when inspecting a grid array type of the object to be inspected, sufficient contact between the inspection jig and the object to be inspected can be ensured. Becomes In addition, it is possible to break through the oxide film on the surface of the test object, and from that point, it is possible to sufficiently secure contact between the test jig and the test object.

【0015】請求項2記載の発明によれば、半導体チッ
プを、半導体チップが多面付けされたウエハー状態で、
バーンイン処理もしくは電気的検査を行うための半導体
検査治具であって、一方の面に配線を有する柔軟性の絶
縁フィルムと、絶縁フィルムの両面を貫通する貫通孔
と、めっきにより形成され、貫通孔内を充填し、一方の
端が前記配線に接続され、他方の端が絶縁フィルムから
突出する金属充填物とからなり、前記他方の端の先端が
錐状もしくは柱状となっており、一つの半導体チップを
検査するための金属充填物と配線が、一度に複数の半導
体チップを検査可能なように多面付けされているため、
ウエハー状態の半導体チップを検査する場合において
も、検査治具と被検査体との接触を十分に確保すること
が可能となる。また、被検査体表面の酸化膜を突き破る
ことも可能であり、その点からも検査治具と被検査体と
の接触を十分に確保することが可能となる。
According to the second aspect of the present invention, the semiconductor chip is placed in a wafer state in which the semiconductor chips are multi-faced.
A semiconductor inspection jig for performing a burn-in process or an electrical inspection, a flexible insulating film having wiring on one surface, a through hole penetrating both sides of the insulating film, and a through hole formed by plating. One end is connected to the wiring, the other end is made of a metal filler projecting from the insulating film, and the other end is formed in a conical or columnar shape, one semiconductor Since the metal filling and wiring for inspecting chips are multi-faced so that multiple semiconductor chips can be inspected at once,
Even when a semiconductor chip in a wafer state is inspected, it is possible to sufficiently secure the contact between the inspection jig and the object to be inspected. In addition, it is possible to break through the oxide film on the surface of the test object, and from that point, it is possible to sufficiently secure contact between the test jig and the test object.

【0016】請求項3に係る発明によれば、請求項2記
載の半導体検査治具において、一つの半導体チップを検
査するための前記金属充填物が、格子状に配列された金
属充填物からなっているため、グリッドアレータイプの
半導体チップを、ウエハー状態のままで検査する場合に
おいても、検査治具と被検査体との接触を十分に確保す
ることが可能となる。
According to the third aspect of the present invention, in the semiconductor inspection jig according to the second aspect, the metal filling for inspecting one semiconductor chip comprises a metal filling arranged in a lattice. Therefore, even when the grid array type semiconductor chip is inspected in a wafer state, it is possible to sufficiently secure the contact between the inspection jig and the object to be inspected.

【0017】また、請求項4記載の発明によれば、半導
体検査治具の製造方法であって、一方の面に銅箔が形成
された柔軟性の絶縁フィルムを用意する工程と、前記銅
箔をパターニングし配線を形成する工程と、前記絶縁フ
ィルムの他方の面にレジストフィルムを貼着する工程
と、レジストフィルム及び絶縁フィルムに貫通孔を形成
する工程と、前記配線上に導電性接着剤を用いて金属板
を貼着する工程と、電解めっきにより前記貫通孔に金属
充填物を形成する工程と、前記レジストフィルム及び金
属板を剥離する工程とからなるため、検査治具の金属充
填物の先端の形状を錐状もしくは柱状に高い精度で形成
することが可能となる。さらに、金属充填物の位置、大
きさ、間隔も、被検査体にあわせて自由に設定すること
が可能となる。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor inspection jig, comprising: preparing a flexible insulating film having a copper foil formed on one surface; Forming a wiring by patterning, bonding a resist film to the other surface of the insulating film, forming a through hole in the resist film and the insulating film, and applying a conductive adhesive on the wiring. A step of attaching a metal plate using the method, a step of forming a metal filler in the through hole by electrolytic plating, and a step of peeling off the resist film and the metal plate. It is possible to form the shape of the tip into a conical or columnar shape with high precision. Further, the position, size, and interval of the metal filling can be set freely according to the object to be inspected.

【0018】請求項5記載の発明によれば、半導体検査
治具の製造方法であって、一方の面に銅箔が形成された
柔軟性の絶縁フィルムを用意する工程と、前記銅箔をパ
ターニングし配線を形成する工程と、前記絶縁フィルム
に、配線側の孔径が小さくなるようなテーパー状に貫通
孔を形成する工程と、絶縁フィルム上に、前記貫通孔に
対応する位置にテーパー状に貫通孔を形成したレジスト
フィルムを、絶縁フィルム側の孔径が大きくなるように
貼着する工程と、電解めっきにより前記絶縁フィルム及
びレジストフィルムの貫通孔に金属充填物を形成する工
程と、レジストフィルムを剥離する工程とからなるた
め、特に検査治具の金属充填物の先端の形状を錐状に高
い精度で形成することが可能となる。この場合も、金属
充填物の位置、大きさ、間隔も、被検査体にあわせて自
由に設定することが可能となることは同様である。
According to a fifth aspect of the present invention, there is provided a method for manufacturing a semiconductor inspection jig, comprising: preparing a flexible insulating film having a copper foil formed on one surface; and patterning the copper foil. Forming a wiring, forming a through hole in the insulating film in a tapered shape such that the hole diameter on the wiring side is reduced, and forming a tapered through hole on the insulating film at a position corresponding to the through hole. Attaching the resist film having the holes formed thereon such that the hole diameter on the insulating film side increases, forming a metal filler in the through holes of the insulating film and the resist film by electrolytic plating, and peeling the resist film. In particular, the shape of the tip of the metal filling of the inspection jig can be formed in a conical shape with high precision. Also in this case, the position, size, and interval of the metal filler can be freely set in accordance with the object to be inspected.

【0019】請求項6に記載の発明によれば、金属充填
物を格子状に配列するため、検査治具の金属充填物の先
端の形状を錐状もしくは柱状に格子状に高い精度で形成
することが可能となる。
According to the sixth aspect of the present invention, since the metal fillings are arranged in a grid, the tip of the metal filling of the inspection jig is formed in a conical or columnar grid-like shape with high precision. It becomes possible.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態を例に
基づき説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below based on examples.

【0021】[実施例1]本発明の第一の実施例を図1
に従って説明する。なお、図1では説明のため、金属充
填物を1つしか示しておらず、他の金属充填物は図示を
省略している。まず、図1(a)に示すように、厚さ2
5μmのポリイミドフィルム10の一方の面に厚さ15
μmの銅箔11が形成された材料を用意した。この材料
は、ポリイミドフィルムに銅箔を接着剤を用いて接着し
たものや、銅箔にポリイミド樹脂を塗布したもの等を用
いることが可能である。その後、銅箔上にフォトレジス
トを形成し、露光、現像、エッチングによって銅箔を所
望のパターンにパターニングし、配線12を形成した
(図1(b))。そして、他方の面に厚さ50μmのド
ライフィルム13を貼着した。このドライフィルムが後
に形成する突起物の予定する突起量よりあまりに薄い
と、突起物の形状が不安定となるため、突起量以上の厚
さとすることが望ましい。そのように、一定量以上の厚
さを必要とするため、ドライフィルムを用いると、安定
した厚さのフォトレジストが得られるため、好ましい。
[Embodiment 1] FIG. 1 shows a first embodiment of the present invention.
It will be described according to. In FIG. 1, only one metal filler is shown for explanation, and other metal fillers are not shown. First, as shown in FIG.
A thickness of 15 μm is formed on one surface of the polyimide film 10 having a thickness of 5 μm.
A material on which a μm copper foil 11 was formed was prepared. As this material, a material obtained by bonding a copper foil to a polyimide film using an adhesive, a material obtained by applying a polyimide resin to a copper foil, or the like can be used. Thereafter, a photoresist was formed on the copper foil, and the copper foil was patterned into a desired pattern by exposure, development, and etching, thereby forming the wiring 12 (FIG. 1B). Then, a dry film 13 having a thickness of 50 μm was attached to the other surface. If the dry film is much thinner than the expected amount of projections to be formed later, the shape of the projections becomes unstable. As described above, since a certain thickness or more is required, it is preferable to use a dry film because a photoresist having a stable thickness can be obtained.

【0022】さらに、機械的に打ち抜くことによって、
格子状に貫通孔14を形成した(図1(c))。そし
て、図1(d)に示すように、配線12上に、導電性接
着剤を用いて、銅板15を貼り付けた。この銅板を電極
として、電解めっきを行った。図1(e)に示すように
ドライフィルムの貫通孔内までほぼ充填された状態でめ
っきを終了した。次に金属板15とドライフィルム13
を剥離することにより、図1(f)に示すような金属充
填物16が形成された検査治具を得た。この状態で、図
1(f)の下面側から見た図が、図2である。ポリイミ
ドフィルム10から金属充填物16が突出している。こ
の例では、外側付近を二重に囲うように金属充填物が形
成されているが、このようなものも、本明細書でいう
「格子状」の概念であることは先に述べた通りである。
Further, by mechanically punching,
The through holes 14 were formed in a lattice shape (FIG. 1C). Then, as shown in FIG. 1D, a copper plate 15 was attached onto the wiring 12 using a conductive adhesive. Electroplating was performed using this copper plate as an electrode. As shown in FIG. 1 (e), the plating was completed in a state in which the inside of the through hole of the dry film was almost completely filled. Next, the metal plate 15 and the dry film 13
Was peeled off to obtain an inspection jig on which the metal filler 16 was formed as shown in FIG. FIG. 2 is a view in this state as viewed from the lower surface side of FIG. The metal filler 16 protrudes from the polyimide film 10. In this example, the metal filler is formed so as to double surround the outside, but such a thing is also the concept of "lattice-like" referred to in this specification, as described above. is there.

【0023】[実施例2]実施例1と同様に、ポリイミ
ドフィルム20の一方の面に銅箔が形成された材料を用
意し、銅箔を所望のパターンにパターニングし、配線2
1を形成した(図3(a))。次に図3(b)に示すよ
うに、パターニングした銅箔上にドライフィルム22を
貼着した。このドライフィルムは後のめっき工程等での
保護層となるものであるので、保護層となるフィルムを
貼りつけるだけでもよい。そして図3(c)のように、
炭酸ガスレーザーを用いてポリイミドフィルム20にポ
リイミドフィルムを貫通する貫通孔23を形成した。炭
酸ガスレーザーを用いて孔を形成した場合、孔の形状は
通常は照射面に向かって広がったテーパー状になる。レ
ーザーとしては、炭酸ガスレーザーに限定されることは
なく、例えばエキシマレーザー等を用いることも可能で
ある。次に、炭酸ガスレーザーを用いて、同様に照射面
に向かって広がったテーパー状に孔あけしたドライフィ
ルム24を用意し、ドライフィルムのレーザーの照射面
を上記のポリイミドフィルムに対向させて貼りあわせた
(図3(d))。ドライフィルムに孔あけする際は、ポ
リイミドフィルムの孔あけ時に用いた孔あけデーターを
反転させることによって容易に行うことができる。
Example 2 As in Example 1, a material in which a copper foil was formed on one surface of the polyimide film 20 was prepared, and the copper foil was patterned into a desired pattern.
1 was formed (FIG. 3A). Next, as shown in FIG. 3B, a dry film 22 was stuck on the patterned copper foil. Since this dry film is to be a protective layer in a later plating step or the like, it is only necessary to attach a film to be a protective layer. Then, as shown in FIG.
Using a carbon dioxide laser, a through hole 23 was formed in the polyimide film 20 to penetrate the polyimide film. When a hole is formed by using a carbon dioxide gas laser, the hole usually has a tapered shape that expands toward the irradiation surface. The laser is not limited to a carbon dioxide laser, and for example, an excimer laser can be used. Next, using a carbon dioxide gas laser, a dry film 24 also having a tapered shape that spreads similarly toward the irradiation surface is prepared, and the laser irradiation surface of the dry film is attached to the polyimide film so as to face the polyimide film. (FIG. 3D). Drilling in a dry film can be easily performed by inverting the drilling data used in drilling a polyimide film.

【0024】次に、最初にパターニングした銅箔を電極
として電解めっきを行い、孔内に金属充填物25を形成
した(図3(e))。そして、両面のドライフィルムを
剥離することにより、図3(f)に示すような検査治具
を得た。所望の検査治具を得た。この例の場合は、金属
充填物の先端は、円錐の先端を切り落とした平面になっ
ている。
Next, electroplating was performed using the first patterned copper foil as an electrode to form a metal filler 25 in the hole (FIG. 3E). Then, an inspection jig as shown in FIG. 3F was obtained by peeling off the dry films on both sides. The desired inspection jig was obtained. In this case, the tip of the metal filling is a flat surface with the tip of the cone cut off.

【0025】[0025]

【発明の効果】請求項1記載の発明によれば、グリッド
アレータイプの被検査体の検査を行う場合でも、検査治
具と被検査体との接触を十分に確保することが可能であ
り、被検査体表面の酸化膜を突き破ることも可能とな
り、グリッドアレータイプの被検査体を非常に高い精度
で検査することができる。請求項2記載の発明によれ
ば、半導体チップが多面付けされたウエハー状態で検査
を行う場合でも、検査治具と被検査体との接触を十分に
確保することが可能であり、被検査体表面の酸化膜を突
き破ることも可能となり、ウエハー状態の被検査体を非
常に高い精度で検査することができる。請求項3記載の
発明によれば、グリッドアレータイプの半導体チップ
を、ウエハー状態のままで検査する場合においても、検
査治具と被検査体との接触を十分に確保することが可能
となり、グリッドアレータイプの半導体チップをウエハ
ー状態で検査を行う場合においても、非常に高い精度で
検査することができる。
According to the first aspect of the present invention, it is possible to sufficiently secure the contact between the inspection jig and the object to be inspected even when inspecting the object to be inspected of the grid array type. It is also possible to break through the oxide film on the surface of the object to be inspected, so that the object to be inspected of the grid array type can be inspected with very high accuracy. According to the second aspect of the present invention, even when the inspection is performed in a wafer state in which the semiconductor chips are multi-faced, it is possible to sufficiently secure the contact between the inspection jig and the object to be inspected. It is also possible to break through the oxide film on the surface, so that the object to be inspected in a wafer state can be inspected with very high accuracy. According to the third aspect of the invention, even when a grid array type semiconductor chip is inspected in a wafer state, sufficient contact between the inspection jig and the object to be inspected can be ensured. Even when an array type semiconductor chip is inspected in a wafer state, it can be inspected with extremely high accuracy.

【0026】請求項4乃至請求項6記載の発明によれ
ば、検査治具の金属充填物の先端の形状を錐状もしくは
柱状に高い精度で形成することが可能となり、また、検
査治具の金属充填物の先端の形状を錐状もしくは柱状に
格子状に高い精度で形成することが可能となるため、検
査治具と被検査体との接触を十分に確保することが可能
で、被検査体表面の酸化膜を突き破ることも可能であ
り、従って被検査体を非常に高い精度で検査することが
できる検査治具、またグリッドアレータイプの被検査体
であっても、半導体チップをウエハー状態で検査を行う
場合においても非常に高い精度で検査することができる
検査治具を得ることができる。さらに、低コストで製造
可能であり、20μmφ程度の電極を40μmピッチ程
度で形成可能で、ファインピッチ化を図ることができ
る。また、金属充填物の位置、大きさ、間隔も、被検査
体にあわせて検査治具を製造することができる。
According to the invention as set forth in claims 4 to 6, the tip of the metal filling of the inspection jig can be formed in a conical or columnar shape with high precision. Since the shape of the tip of the metal filler can be formed with high accuracy in a conical or columnar grid shape, it is possible to ensure sufficient contact between the inspection jig and the object to be inspected. It is also possible to break through the oxide film on the body surface, so that the test object can be inspected with extremely high accuracy. It is possible to obtain an inspection jig capable of performing inspection with extremely high accuracy even when performing inspection. Furthermore, the electrode can be manufactured at low cost, electrodes of about 20 μmφ can be formed at a pitch of about 40 μm, and fine pitch can be achieved. In addition, an inspection jig can be manufactured in accordance with the position, size, and interval of the metal filling in accordance with the object to be inspected.

【0027】[0027]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1に係る検査治具の製造方法の
説明図
FIG. 1 is a diagram illustrating a method for manufacturing an inspection jig according to a first embodiment of the present invention.

【図2】実施例1の製造方法で製造された検査治具の下
面図
FIG. 2 is a bottom view of the inspection jig manufactured by the manufacturing method according to the first embodiment.

【図3】本発明の実施例2に係る検査治具の製造方法の
説明図
FIG. 3 is an explanatory diagram of a method for manufacturing an inspection jig according to a second embodiment of the present invention.

【図4】従来技術に係る検査治具の説明図FIG. 4 is an explanatory view of an inspection jig according to the related art.

【符号の説明】[Explanation of symbols]

10、20 ポリイミドフィルム 11 銅箔 12、21 配線 13、22 ドライフィルム 14、23 貫通孔 15 金属板 16、25 金属充填物 24 ドライフィルム 101 ポリイミドフィルム 102 リード 103 金属物質 104 電極 105 被検査体 10, 20 Polyimide film 11 Copper foil 12, 21 Wiring 13, 22 Dry film 14, 23 Through hole 15 Metal plate 16, 25 Metal filling 24 Dry film 101 Polyimide film 102 Lead 103 Metallic substance 104 Electrode 105 Test object

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】一方の面に配線を有する柔軟性の絶縁フィ
ルムと、絶縁フィルムの両面を貫通する貫通孔と、めっ
きにより形成され、貫通孔内を充填し、一方の端が前記
配線に接続され、他方の端が絶縁フィルムから突出する
金属充填物とからなり、前記他方の端の先端が錐状もし
くは柱状となっており、かつ前記金属充填物が格子状に
配列されていることを特徴とする半導体検査治具。
1. A flexible insulating film having a wiring on one surface, a through hole penetrating both surfaces of the insulating film, and formed by plating to fill the through hole, and one end is connected to the wiring. The other end is made of a metal filler projecting from the insulating film, the tip of the other end is a cone or a column, and the metal filler is arranged in a grid. Semiconductor inspection jig.
【請求項2】半導体チップを、半導体チップが多面付け
されたウエハー状態で、バーンイン処理もしくは電気的
検査を行うための半導体検査治具であって、 一方の面に配線を有する柔軟性の絶縁フィルムと、絶縁
フィルムの両面を貫通する貫通孔と、めっきにより形成
され、貫通孔内を充填し、一方の端が前記配線に接続さ
れ、他方の端が絶縁フィルムから突出する金属充填物と
からなり、前記他方の端の先端が錐状もしくは柱状とな
っており、一つの半導体チップを検査するための金属充
填物と配線が、一度に複数の半導体チップを検査可能な
ように多面付けされていることを特徴とする半導体検査
治具。
2. A semiconductor inspection jig for performing a burn-in process or an electrical inspection on a semiconductor chip in a wafer state on which multiple semiconductor chips are mounted, comprising: a flexible insulating film having wiring on one surface. And a through hole penetrating both surfaces of the insulating film, and a metal filler formed by plating, filling the inside of the through hole, one end connected to the wiring, and the other end protruding from the insulating film. The tip of the other end has a conical or columnar shape, and the metal filler and wiring for inspecting one semiconductor chip are multi-faced so that a plurality of semiconductor chips can be inspected at a time. A semiconductor inspection jig characterized by the above.
【請求項3】一つの半導体チップを検査するための前記
金属充填物が、格子状に配列された金属充填物からなっ
ていることを特徴とする請求項2記載の半導体検査治
具。
3. The semiconductor inspection jig according to claim 2, wherein said metal filler for inspecting one semiconductor chip comprises a metal filler arranged in a lattice.
【請求項4】一方の面に銅箔が形成された柔軟性の絶縁
フィルムを用意する工程と、前記銅箔をパターニングし
配線を形成する工程と、前記絶縁フィルムの他方の面に
レジストフィルムを貼着する工程と、レジストフィルム
及び絶縁フィルムに貫通孔を形成する工程と、前記配線
上に導電性接着剤を用いて金属板を貼着する工程と、電
解めっきにより前記貫通孔に金属充填物を形成する工程
と、前記レジストフィルム及び金属板を剥離する工程と
からなる半導体検査治具の製造方法。
4. A step of preparing a flexible insulating film having a copper foil formed on one surface, a step of patterning the copper foil to form wiring, and a step of forming a resist film on the other surface of the insulating film. Attaching, forming a through hole in the resist film and the insulating film, attaching a metal plate on the wiring using a conductive adhesive, and filling the through hole with a metal filler by electrolytic plating. And a step of peeling the resist film and the metal plate.
【請求項5】一方の面に銅箔が形成された柔軟性の絶縁
フィルムを用意する工程と、前記銅箔をパターニングし
配線を形成する工程と、前記絶縁フィルムに、配線側の
孔径が小さくなるようなテーパー状に貫通孔を形成する
工程と、絶縁フィルム上に、前記貫通孔に対応する位置
にテーパー状に貫通孔を形成したレジストフィルムを、
絶縁フィルム側の孔径が大きくなるように貼着する工程
と、電解めっきにより前記絶縁フィルム及びレジストフ
ィルムの貫通孔に金属充填物を形成する工程と、レジス
トフィルムを剥離する工程とからなる半導体検査治具の
製造方法。
5. A step of preparing a flexible insulating film having a copper foil formed on one surface, a step of forming a wiring by patterning the copper foil, and a step of forming a wiring having a small hole diameter on the wiring side in the insulating film. Step of forming a through-hole in such a tapered shape, on the insulating film, a resist film having a tapered through-hole formed at a position corresponding to the through-hole,
A semiconductor inspection process comprising the steps of: attaching the insulating film side to increase the hole diameter; forming a metal filler in the through holes of the insulating film and the resist film by electrolytic plating; and removing the resist film. Manufacturing method of the tool.
【請求項6】前記金属充填物を格子状に配列することを
特徴とする請求項4または請求項5記載の半導体検査治
具の製造方法。
6. The method for manufacturing a semiconductor inspection jig according to claim 4, wherein said metal fillers are arranged in a grid.
JP09925798A 1998-04-10 1998-04-10 Manufacturing method of semiconductor inspection jig Expired - Fee Related JP4296609B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09925798A JP4296609B2 (en) 1998-04-10 1998-04-10 Manufacturing method of semiconductor inspection jig

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09925798A JP4296609B2 (en) 1998-04-10 1998-04-10 Manufacturing method of semiconductor inspection jig

Publications (2)

Publication Number Publication Date
JPH11295344A true JPH11295344A (en) 1999-10-29
JP4296609B2 JP4296609B2 (en) 2009-07-15

Family

ID=14242673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09925798A Expired - Fee Related JP4296609B2 (en) 1998-04-10 1998-04-10 Manufacturing method of semiconductor inspection jig

Country Status (1)

Country Link
JP (1) JP4296609B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351968A (en) * 2005-06-17 2006-12-28 Shinko Electric Ind Co Ltd Manufacturing method of semiconductor device having through electrode
KR100843156B1 (en) 2007-06-25 2008-07-02 대덕전자 주식회사 Full-additive processing method for printed circuit board
CN103134960A (en) * 2011-11-25 2013-06-05 株式会社起家来人 Contact film, method for manufacturing the film, probe unit and LCD panel tester

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351968A (en) * 2005-06-17 2006-12-28 Shinko Electric Ind Co Ltd Manufacturing method of semiconductor device having through electrode
JP4698296B2 (en) * 2005-06-17 2011-06-08 新光電気工業株式会社 Manufacturing method of semiconductor device having through electrode
KR100843156B1 (en) 2007-06-25 2008-07-02 대덕전자 주식회사 Full-additive processing method for printed circuit board
CN103134960A (en) * 2011-11-25 2013-06-05 株式会社起家来人 Contact film, method for manufacturing the film, probe unit and LCD panel tester
JP2013113849A (en) * 2011-11-25 2013-06-10 Gigalane Co Ltd Contact film, method for manufacturing contact film, probe unit, and lcd panel inspection device
TWI461696B (en) * 2011-11-25 2014-11-21 Gigalane Co Ltd Contact film, method for generating the film, probe unit and lcd pannel tester

Also Published As

Publication number Publication date
JP4296609B2 (en) 2009-07-15

Similar Documents

Publication Publication Date Title
US6586955B2 (en) Methods and structures for electronic probing arrays
US6876212B2 (en) Methods and structures for electronic probing arrays
US6499216B1 (en) Methods and structures for electronic probing arrays
JP2006523040A (en) Contact for spiral microelectronics and manufacturing method thereof
JP2001056345A (en) Probing card and its manufacture
JP2002343462A (en) Anisotropic conductive sheet, manufacturing method therefor, contact structure, electronic device and inspection device for performance test
KR100614548B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP2006222309A (en) Interposer, probe card, and manufacturing method for interposer
JP4343256B1 (en) Manufacturing method of semiconductor device
JP2009276316A (en) Probe card
JP5859834B2 (en) Membrane sheet with bump for probe card, probe card, and method for manufacturing membrane sheet with bump for probe card
JPH11295344A (en) Semiconductor inspecting jig and its manufacture
JP6333225B2 (en) Membrane sheet with bump for probe card, probe card, and method for manufacturing membrane sheet with bump for probe card
JP2004015030A (en) Method of manufacturing semiconductor device
JP2010156675A (en) Method for manufacturing thin film structure conductor, the thin film structure conductor acquired by using the same method, and probe device for integrated circuit test using the same conductor
JP2005156365A (en) Probe for measuring electrical characteristics, and manufacturing method therefor
JPH0727789A (en) Circuit wiring board and its manufacture
JPH08220140A (en) Probe card and manufacture thereof
JPH06347480A (en) Probe structure
JP2000088886A (en) Inspection jig for semiconductor and manufacture thereof
JP2009099782A (en) Semiconductor-chip laminating structure, and semiconductor apparatus
JP2004317162A (en) Probe card, probe pin, and manufacturing method thereof
JP2005038983A (en) Wiring board for probe and manufacturing method of semiconductor element
JPH07167912A (en) Lcd inspection device
JP2000180471A (en) Probe substrate for inspecting bare chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A977 Report on retrieval

Effective date: 20070402

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Effective date: 20080222

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20080318

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Effective date: 20080516

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090406

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120424

LAPS Cancellation because of no payment of annual fees