JPH11295105A - 内挿信号の合成方法および内挿信号の合成装置 - Google Patents

Abstract

(57)【要約】 【課題】 周期信号の計数のタイミングと前記内挿値の
切り替わりタイミングの不一致を補正するためには、二
値化信号を取り込む回路が必要であり、厳密な意味で同
時に二値化信号の取り込みと計数値の取り込みを行うこ
とは困難である等の課題があった。 【解決手段】 周期信号の計数を二分の一周期毎に行
い、基準位置信号と２つの周期信号のいずれか１つと同
期をとって計数値を初期化し、計数値の二進数表現にお
ける最下位桁に周期内の位相情報を持たせ、内挿値と計
数値を合成するときに二進数の最下位桁の情報を使っ
て、周期信号の計数のタイミングと前記内挿値の切り替
わりタイミングの不一致を補正するように構成したもの
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、位置または角度の
移動に応じて位相の異なった２つの周期信号を発生する
手段として、例えばエンコーダを用い、上記周期信号の
１周期よりも細かく位置または角度を検出した内挿値
を、上記周期信号の計数値と合成する内挿信号の合成方
法および内挿信号の合成装置に関するものである。

【０００２】

【従来の技術】内挿値と周期信号の計数値を合成すると
きに、周期信号の計数のタイミングと内挿値の切り替わ
りタイミングが一致しないと最終的な合成値に不連続を
生じる。従って、正確な合成値を得るためにはこのタイ
ミングのずれをハード的か、ソフト的に補正する必要が
ある。

【０００３】図５は従来の内挿信号の合成方法を実行す
る回路構成のブロック図であり、図において、１０１、
１０２はエンコーダ１０３から出力される９０度位相差
のある２つの周期信号、１０４はエンコーダ１０３の動
きに応じて少なくとも１つの基準位置信号１０５を生成
する基準位置信号生成手段、１０６ａは周期信号１０
１，１０６ｂは周期信号１０２をそれぞれ入力するアナ
ログ／デジタル変換手段、１０７ａは周期信号１０１，
１０７ｂは周期信号１０２をそれぞれ二値化する二値化
手段、１０８は基準位置信号１０５から計数初期化信号
１０９を作成する計数初期化信号作成手段、１１０は二
値化手段１０７ａ、１０７ｂからの二値化信号を計数す
る計数手段、１１１は二値化手段１０７ａからの二値化
信号１１２を取り込む二値化信号取り込み回路、１１３
はアナログ／デジタル変換手段１０６ａ（または１０６
ｂ）からのデジタル信号、計数手段１１０からの計数
値、二値化信号取り込む回路１１１からの二値化信号を
入力して内挿値を求める内挿手段としての例えばＣＰＵ
等の信号処理回路である。

【０００４】図６は図５に示す回路各部の信号波形図を
示すもので、１０１、１０２は９０度の位相差を持って
いる周期信号、１０５は基準位置信号生成手段１０４か
ら出力される基準位置信号、１０９は計数初期化信号生
成手段１０８から出力される計数初期化信号、１１２は
二値化手段１０７ａから出力された周期信号１０１の二
値化信号、１１４は二値化信号１１２の立ち上がりで計
数した計数値、１１５は周期信号を元に生成した内挿
値、１１６は計数値１１４と内挿値１１５から合成され
る値であり、周期信号の計数のタイミングと内挿値の切
り替わりタイミングが一致しないと合成値が不連続にな
り、段差１１７が生じる。

【０００５】９０度位相差のある上記周期信号１０１、
１０２は、中央値（ゼロクロス）より上半分を正、下半
分を負と表現して区別する。この９０度位相差のある２
つの周期信号１０１、１０２は、ゼロクロスで１周期に
４回カウントでき、周期信号１０１、１０２がｓｉｎ波
であれば、２つの周期信号１０１、１０２の比から周期
中の位置が求められる。このように、周期内を細かく求
めることを内挿という。

【０００６】つまり、ある時点で周期信号１０１、１０
２の値をサンプリングしてｔａｎ^-1１０２／１０１に相
当する処理をすると、１周期中の内挿値１１５を求めら
れる。その内挿値１１５を縦軸にとると、図６に示すよ
うに１周期毎の３角波になる。例えば、１周期を１００
０倍に内挿すると、はじめが０、最後が９９９となる。
この内挿値１１５と１周期毎の計数値１１４を合成する
と、実際の位置が周期の１０００倍の細かさで求められ
る。

【０００７】この場合の合成する方法は、計数値１１４
を内挿倍して、内挿値１１５と加算する。計数値１１４
は１０００、２０００、３０００と数え、これに内挿値
１１５の０〜９９９の値を加えた結果が図６に示す合成
値１１６となる。この合成方法がうまく行くためには、
周期信号の計数のタイミングと内挿値の切り替わりタイ
ミングが一致しなくてはならないが、一般的には図６に
示しように一致せず、段差１１７が生じる。

【０００８】次に上記段差１１７の補正について説明す
る。二値化信号１１２は信号処理手段１１３にＨｉｇｈ
またはＬｏｗのデジタル信号として取り込まれる。した
がって、この信号のＨｉｇｈ、Ｌｏｗの切り替わりを計
数の切り替わりとして認識する。内挿値１１５の切り替
わり点と２値化信号１１２のＨｉｇｈ、Ｌｏｗの切り替
わり点のずれによってタイミングのずれを検出し、内挿
値１１５と計数値１１４の合成時の補正を行う。

【０００９】二値化信号１１２のＨｉｇｈ、Ｌｏｗを見
ると、ＬｏｗからＨｉｇｈになるところで計数値１１４
が切り替わり、内挿値１１５の切り替わりは９９９か０
になる点である。このため、内挿値１１５が０付近で二
値化信号１１２がＬｏｗの場合、あるいは内挿値１１５
が９９９付近で二値化信号１１２がＨｉｇｈである場合
はずれていることがわかる。

【００１０】そこで、上記ずれを検出した時には、内挿
値１１５と計数値１１４の合成時に計数値を「１」をプ
ラスする。また、反対の時は、「１」マイナスすること
により、段差１１７をなくする。

【００１１】つまり、計数値１１４が点線示のようであ
れば、合成値１１６は直線となって、段差１１７はなく
なる。そのため、点線部分の計数値１１４に「１」をプ
ラスする。また、タイミングが図６の場合と反対にずれ
ていれば、段差１１７は合成値１１６の上側に生じるの
で、この場合は、「１」をマイナスすることにより、段
差１１７をなくすることができる。図７は上記の説明状
態を表にまとめたものである。

【００１２】

【発明が解決しようとする課題】従来の内挿信号の合成
方法は上記のように構成されているので、信号処理手段
に二値化した信号を取り込むために二値化信号取り込み
回路が必要であり、構成が複雑で高価である。また、厳
密な意味で同時に二値化信号の取り込みと計数値の取り
込みを行うことは困難である等の課題があった。

【００１３】本発明は上記の課題を解決するためになさ
れたもので、二値化信号の取り込むこのなく、内挿値と
計数値とのタイミングの不一致を補正できる内挿信号の
合成方法および内挿信号の合成装置を提供することを目
的とする。

【００１４】

【課題を解決するための手段】本発明の内挿信号の合成
方法および内挿信号の合成装置は次の構成からなること
を特徴とする。

【００１５】（１）角度または位置の動きに応じて位相
の異なる２つの周期信号と少なくとも一つの基準位置信
号とを生成し、前記周期信号の二値化した二値化信号を
２分の１周期ごとに計数するとともに、前記周期信号の
位相に同期して前記基準位置信号によって前記計数値を
初期化し、前記周期信号のアナログ／デジタル変換値を
もとに周期内を内挿して内挿値を求め、前記計数値の２
倍と前記内挿値を合成するとき、前記周期信号の計数の
タイミングと前記内挿値の切り替わりタイミングの不一
致を、前記計数値の二進数における最下位桁の情報で補
正することを特徴とする内挿信号の合成方法。

【００１６】（２）角度または位置の動きに応じて位相
の異なる２つの周期信号を生成する周期信号生成手段
と、前記の角度または位置の動きに応じて少なくとも一
つの基準位置信号を生成する基準位置信号生成手段と、
前記周期信号のそれぞれを二値化する二値化手段と、前
記周期信号の二値化信号を２分の１周期ごとに計数する
計数手段と、前記周期信号の位相に同期して前記基準位
置信号によって前記計数手段の計数値を初期化する計数
初期化信号作成手段と、前記周期信号をアナログ／デジ
タル変換する変換手段と、前記周期信号のアナログ／デ
ジタル変換値をもとに周期内を内挿して内挿値を求め、
前記計数値の２倍と前記内挿値を合成するとき、前記周
期信号の計数のタイミングと前記内挿値の切り替わりタ
イミングの不一致を、前記計数値の二進数における最下
位桁の情報で補正する信号処理手段とを備えたことを特
徴とする内挿信号の合成装置。

【００１７】

【発明の実施の形態】以下、本発明の実施の一形態を添
付図面について説明する。

【００１８】実施の形態１．図１は本発明の実施の形態
１による内挿信号の合成方法を実行する装置の回路構成
を示すブロック図であり、図において、１、２は周期信
号生成手段としてのエンコーダ３から出力される９０度
位相差のある２つの周期信号、４はエンコーダ３の動き
に応じて少なくとも１つの基準位置信号５を生成する基
準位置信号生成手段、６ａは周期信号１，６ｂは周期信
号２をそれぞれ入力するアナログ／デジタル変換手段、
７ａは周期信号１，７ｂは周期信号２をそれぞれ二値化
信号８ａ、８ｂに変換する二値化手段、９は基準位置信
号５と二値化信号８ａとを入力して計数初期化信号１０
を作成する計数初期化信号作成手段、１１は二値化手段
７ａ、７ｂからの二値化信号８ａ、８ｂを計数する計数
手段、１２はアナログ／デジタル変換手段６ａ、６ｂか
らのデジタル信号と、計数手段１１からの計数値を入力
して内挿値を求める内挿手段としての例えばＣＰＵ等の
信号処理回路である。

【００１９】図２は図１に示す回路各部の信号波形図を
示すもので、１、２は９０度の位相差を持っている周期
信号、５は基準位置信号生成回路から出力される基準位
置信号、１０は周期信号１の二値化信号８ａと基準位置
信号５とに基づいて計数初期化信号作成回路９から出力
される計数初期化信号、８ａは二値化手段７ａから出力
された周期信号１の二値化信号、１３は二値化信号８ａ
の立ち上がりで計数した計数値である。

【００２０】図３は内挿値と周期信号の領域との関係を
示す説明図であり、図において、１４は周期信号１また
は周期信号２を元に生成した内挿値、１５は周期信号の
計数のタイミングと前記内挿値の切り替わりタイミング
の差により生じたずれ部分である。

【００２１】次に動作について説明する。

【００２２】電源投入直後は周期信号１，２の位相と計
数の関係は確定されていない。計数手段１１は計数初期
化信号１０で初期化された後は、二値化信号８ａの立ち
上り、立ち下がりで計数する。ここでは値が増加する場
合を示している。計数値１３が増加するか減少するかは
図示しない周期信号８ｂの二値化信号と周期信号１の二
値化信号８ａによって決められる。

【００２３】一般にインクリメンタル型の周期信号発生
手段を用いる場合、基準位置を確定するため計数を初期
化する動作が必要である。したがって、本発明が特に初
期化のための動作を追加することを必要とするものでは
ない。

【００２４】計数手段１１は周期信号１と同期して初期
化されるから、周期信号１の立ち上がりで０になる。図
２、図３において、計数値１３は簡単のため二進数の下
２桁のみ示す。最下位桁は周期信号１が正のとき０、負
のとき１となり周期信号の位相情報を持つことになる。

【００２５】信号処理手段１２はあらかじめプログラム
された時間間隔でアナログ／デジタル変換器６ａ、６ｂ
と計数手段１１からある瞬間の値を取り込む。アナログ
／デジタル変換器６ａ、６ｂからの値の組み合わせは一
周期にわたり固有の値を持つので、適切な処理を施すこ
とで周期中の位置を特定できることが知られており、こ
の処理が内挿処理である。

【００２６】この内挿処理された内挿値１４と計数手段
１１からの計数値１３を合成することで最終的な位置、
つまり計数初期化信号を０（原点）とした内挿倍の分解
能での位置を求めることができる。この場合。計数手段
１１から取り込む計数値１３の切り替わりタイミングと
内挿値１４の切り替わりタイミングが一致しないと、図
３に示すずれ部分１５が生じる。この結果、両者の合成
値は連続的な値が得られず、前記図６に示す段差１１７
のような不連続を生じる。

【００２７】次にタイミングのずれについて説明するた
めに、周期信号１または周期信号２の領域の分け方につ
いて説明する。図４（ａ）は周期信号１，２の一周期の
時間応答を示し、図４（ｂ）は縦軸を周期信号１の振幅
と横軸を周期信号２の振幅にとったときの応答（リサー
ジュ）１６である。各周期信号１、２が中央値（ゼロク
ロス）を横切る点で領域を分けると、Ａ，Ｂ，Ｃ，Ｄの
４つの領域に分けられる。Ａ，Ｂは周期信号１が正の部
分である。Ｃ，Ｄは周期信号１が負の部分である。

【００２８】アナログ／デジタル変換値から求めた内挿
値１４は図３に示すように、Ａ，Ｂ，Ｃ，Ｄの領域１７
を繰り返す。ずれ部分１５はアナログ／デジタル変換値
ではＡ，Ｂの領域であり、計数結果ではＣ，Ｄの領域で
ある。

【００２９】計数値１４の最下位桁が１のとき、アナロ
グ／デジタル変換値の領域がＣ，Ｄであれば計数値１３
と内挿値１４のタイミングが一致しており、最終位置は
次の式で求められる。最終位置をｐｏｓ、内挿値をｆｉ
ｎｅ、計数値をｃｏｕｎｔ、内挿倍数をｒｅｓｏとす
る。

【００３０】 ｐｏｓ＝ｆｉｎｅ＋（ｃｏｕｎｔ／２）×ｒｅｓｏ ここで、ｃｏｕｎｔ／２の計算は、結果の小数点以下を
切り捨てるもので、たとえばｃｏｕｎｔが２または３の
とき、ともにｃｏｕｎｔ／２＝１とする。このような処
理は、信号処理回路１１３に右シフト演算で実現でき
る。

【００３１】ずれ部分１５はタイミングの不一致領域で
あり、この部分ではいずれか一方のタイミングに修正す
る必要がある。ここでは内挿値１４の切り替わりタイミ
ングを修正する方法について説明する。内挿値１４の領
域がＡ，Ｂであるので、計数値１３の二進数の最下位桁
が０となるべきところが１であるので、０となるように
補正する。この場合、ずれ部分１５で計数値１３の方が
遅れていると判断する。補正式は以下のようになる。

【００３２】ｐｏｓ＝ｆｉｎｅ＋（（ｃｏｕｎｔ）／２
＋１）×ｒｅｓｏ また，図示しないが、逆にアナログ／デジタル変換値が
Ｃ，Ｄの領域で計数値１３の二進数の最下位桁が０のと
きは、計数値１３の方が内挿値１４より進んでいるので
１を減ずる。その補正式は以下のようになる。

【００３３】ｐｏｓ＝ｆｉｎｅ＋（（ｃｏｕｎｔ／２）
−１））×ｒｅｓｏ

【００３４】

【発明の効果】以上のように、この発明の内挿信号の合
成方法および内挿信号の合成装置によれば、周期信号の
計数を二分の一周期毎にし、基準位置信号と二つの周期
信号のいずれか一つと同期をとって計数値を初期化し、
計数値の二進数表現における最下位桁に周期内の位相情
報を持たせ、内挿値と計数値を合成するときに二進数の
最下位桁の情報を使って、周期信号の計数のタイミング
と前記内挿値の切り替わりタイミングの不一致を補正す
るように構成したので、そのタイミングは完全に一致
し、周期信号の二値化情報を別に取り込む必要がない等
の効果が得られる。

【図面の簡単な説明】

【図１】 本発明の実施の一形態による内挿信号の合成
方法を実行する回路構成のブロック図である。

【図２】 図１の各部の信号波形図である。

【図３】 内挿値と周期信号の領域との関係を示す説明
図である。

【図４】 周期信号の位相関係の説明図である。

【図５】 従来の内挿信号の合成方法を実行する回路構
成のブロック図である。

【図６】 図５の各部の信号波形図である。

【図７】 同期信号の計数タイミングと内挿値の切り替
わりタイミングの不一致を補正する場合の状態を表にま
とめた図である。

【符号の説明】

１，２ 周期信号、３ 周期信号生成手段（エンコー
ダ）、４ 基準位置信号生成手段、５ 基準位置信号、
６ａ，６ｂ アナログ／デジタル変換手段，７ａ，７ｂ
二値化手段，８ａ，８ｂ 二値化信号、９ 計数初期
化信号生成手段、１０ 計数初期化信号、１１ 計数手
段、１２ 信号処理手段、１３ 計数値、１４ 内挿
値。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 角度または位置の動きに応じて位相の異
   なる２つの周期信号と少なくとも一つの基準位置信号と
   を生成し、 前記周期信号の二値化した二値化信号を２分の１周期ご
   とに計数するとともに、前記周期信号の位相に同期して
   前記基準位置信号によって前記計数値を初期化し、 前記周期信号のアナログ／デジタル変換値をもとに周期
   内を内挿して内挿値を求め、 前記計数値の２倍と前記内挿値を合成するとき、前記周
   期信号の計数のタイミングと前記内挿値の切り替わりタ
   イミングの不一致を、前記計数値の二進数における最下
   位桁の情報で補正することを特徴とする内挿信号の合成
   方法。
2. 【請求項２】 角度または位置の動きに応じて位相の異
   なる２つの周期信号を生成する周期信号生成手段と、 前記の角度または位置の動きに応じて少なくとも一つの
   基準位置信号を生成する基準位置信号生成手段と、 前記周期信号のそれぞれを二値化する二値化手段と、 前記周期信号の二値化信号を２分の１周期ごとに計数す
   る計数手段と、 前記周期信号の位相に同期して前記基準位置信号によっ
   て前記計数手段の計数値を初期化する計数初期化信号作
   成手段と、 前記周期信号をアナログ／デジタル変換する変換手段
   と、 前記周期信号のアナログ／デジタル変換値をもとに周期
   内を内挿して内挿値を求め、前記計数値の２倍と前記内
   挿値を合成するとき、前記周期信号の計数のタイミング
   と前記内挿値の切り替わりタイミングの不一致を、前記
   計数値の二進数における最下位桁の情報で補正する信号
   処理手段とを備えたことを特徴とする内挿信号の合成装
   置。