JPH11287831A - 抵抗測定方法及び装置と電子源の製造方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 マトリクス状に配置された抵抗性素子の抵抗
値を配線抵抗による電圧降下の影響を無くして正確に測
定する。 【解決手段】 ｍ（ｍは正の整数）本の行配線とｎ（ｎ
は正の整数）本の列配線とによりマトリクス状に配線さ
れたｍ×ｎ個の抵抗性素子の抵抗を測定する抵抗測定装
置であって、行配線４０２１及び列配線４０２２のそれ
ぞれの両端部と、これら両端部間の少なくとも一箇所以
上で行配線４０２１及び列配線４０２２のそれぞれにプ
ローブ針４０４２を接触させ、これらプローブ針からの
信号線を各行配線及び各列配線ごとに短絡した行方向信
号線群４０４１、列方向信号線群４０４２を形成し、行
方向信号線群４０４１のそれぞれをシャント抵抗４０３
４を介して接地し、印加パタ切替回路４０３１により、
列方向信号線群４０４２のそれぞれを順次選択して所定
電圧Ｖsを印加し、この電圧印加に対応して行及び列配
線に接続されたプローブ針における電圧を測定し、この
測定された電圧値に基づいて、接点解析方程式を用いて
複数の抵抗性素子４０２３の各々の抵抗値を算出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、マトリク
ス状に配設された抵抗性素子の抵抗値を測定するのに好
適な抵抗測定方法及びその装置に関し、また、この抵抗
測定方法及び装置を応用した電子源の製造方法及び装置
に関するものである。

【０００２】

【従来の技術】従来、電気回路内の素子の抵抗測定方法
としては種々の方法が提案されているが、その代表的な
方法としては電圧降下法とブリッジ法とがある。

【０００３】電圧降下法は、測定する素子に規定電流を
流したとき、その素子の両端に生じる電圧を測定するこ
とにより、その素子の抵抗値を測定するものである。ま
た、ブリッジ法は、よく知られている例えばホイートス
トンブリッジのように、被測定素子と既知の抵抗値をも
つ抵抗とでブリッジの辺を形成し、既知の抵抗値を可変
させて、そのブリッジが平衡状態になったときに、その
被測定素子の抵抗値を決定するものである。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た電圧降下法やブリッジ法を応用した従来の抵抗測定方
法では、マトリクス状に配線された抵抗性素子の抵抗値
を個々に測定することができなかった。

【０００５】被測定回路であるマトリクス回路は、ｍ本
（ｍは整数）の行配線とｎ本（ｎは整数）の列配線、及
びこれら行及び列配線に接続されたｍ×ｎ個の抵抗性素
子を有し、これらｍ×ｎ個の抵抗性素子は、各々その一
端が行配線に接続され、もう一端が列配線に接続される
マトリクス回路である（このような配線を単純マトリク
スとよぶ）。この単純マトリクス回路は、例えば複数の
画素から構成される画像表示装置などで用いられる回路
である。

【０００６】この単純マトリクス回路では、複雑でかつ
非常に多数の電流経路があるため、この回路内のある行
配線、列配線に接続されている抵抗性素子の抵抗値を測
定する際に、その素子が接続されている行配線と列配線
との間の抵抗値を単に測定しても正確な抵抗値が測定で
きなかった。このため、このマトリクス回路上の抵抗性
素子の個々の抵抗値を測定するには、最も原始的には、
抵抗値を測定したい素子に接続されている行配線及び列
配線の接合部を、他の配線から分離・切断して複雑な電
流の回りこみ経路を完全に遮断した後、その抵抗性素子
の両端にプローブ等を接触させて、その抵抗値を計測し
なければならなかった。

【０００７】しかし、このような切断処理を行うと、そ
の後にマトリクス回路を実際の用途に使用する際には、
その切断した箇所を再度接続させなければならず、非常
に操作性が悪かった。

【０００８】特に本願発明者らは、抵抗性素子を含むマ
トリクス回路での抵抗測定の応用の一例として、画像表
示装置の製造装置（製造検査装置）の検討を行ってき
た。その際、マトリクス回路内の各部を切断したあとに
修復しても完全には修復できず、このマトリクス回路を
画像表示装置として使用するのに支障をきたすなどの問
題があった。そこで本願発明者らは、単純マトリクス回
路において行配線や列配線を切断することなく、単純マ
トリクス回路状に配置された抵抗性素子の個々の抵抗値
を精度よく測定する抵抗測定装置やその測定の方法につ
いて研究を行ってきた。

【０００９】このような抵抗測定装置は大きく分けると
２つの部分から構成される。

【００１０】その一つは被測定基板上の行配線及び列配
線と電気的にコンタクトをとるためのコンタクトプロー
ブと、そのプローブを介して被測定基板に電圧を印加し
たり、各配線の電圧を測定するための測定回路等とを備
える計測部である。また、もう一つは上記計測部の測定
回路によって測定された電圧値から、被測定基板上のマ
トリクス回路状に配置された抵抗性素子の個々の抵抗値
を算出するための演算部である。なお、この演算部は、
抵抗値の算出を行うためのソフトウェアを備えたコンピ
ュータ装置などによって実現される。

【００１１】図２５（Ａ）（Ｂ）は、プローブ針を被測
定基板上の行配線及び列配線と接触させた時の位置関係
を表した図である。なお、図２５（Ａ）はその位置関係
を図２７の真上（Ｚ方向）から眺めた図である。また図
２５（Ｂ）は図２５（Ａ）のＡ−Ａ’を含む鉛直な平面
（ｘｚに平行な平面）で切ったときの断面図を表してい
る。

【００１２】また図２５（Ａ）（Ｂ）において、３０１
８はプローブ針固定ブロック、３０１５はプローブ針、
３０１６は被測定基板、３０１７は被測定基板３０１６
上に配設された行配線、３０１９は列配線を示してい
る。なお、簡略化のため、同図では抵抗性素子は明記し
なかったが、被測定基板３０１６上のその配置に関して
は前述した通りである。

【００１３】ここで測定を行う際には、図２５（Ｂ）に
示すように、ステージ３０１２の上に被測定基板３０１
６を載置し、プローブカード３０１１のステージ側の面
に配置されたプローブ針３０１５を各行配線３０１７、
列配線３０１９の両端部に接触させて電気的に接続す
る。ここでプローブ針３０１５は、図２５（Ａ）（Ｂ）
に示すとおり、被測定基板３０１６の四辺に対応した位
置にあって、その位置で接触するように配置をされてい
る。以上のようなコンタクトプローブによって、被測定
基板３０１６上の回路と電気的にコンタクトをとり、そ
の一方でコンタクトプローブを測定回路に接続して計測
を行っている。

【００１４】図２６は、本願発明者らが検討を行ってき
た計測部の測定回路と、マトリクス状に配置された複数
の抵抗性素子３０２３を備える被測定基板３０１６との
接続を表した図である。なお、図２６では、便宜上、電
圧を行配線３０１７、列配線３０１９のそれぞれ片側端
部のみから印加しているように描いてあるが、実際には
コンタクトプローブのプローブ針３０１５は図２５
（Ａ）（Ｂ）に示したとおり、各行配線３０１７及び列
配線３０１９の両端で接続されており、その両端を互い
に短絡したものを測定回路へ接続し、計測を行ってい
る。

【００１５】各列配線３０１９は印加パターン切り替え
回路３１００に接続されていて、電圧の印加状態を制御
している。印加パターン切り替え回路３１００は、オン
（ｏｎ）状態で直流電源Ｖｓに接続され、オフ（ｏｆ
ｆ）状態では既知の抵抗値を有する抵抗（シャント抵
抗）３１０１を介して接地される。また各列配線は、そ
れぞれ直流電圧計３１０２に接続されている。また行配
線３０１７は、それぞれ既知の抵抗値を有する抵抗（シ
ャント抵抗）３１０３を介して接地されている。これら
シャント抵抗３１０３は電流をモニタするための抵抗で
あって、その両端に発生する電圧を測定するための直流
電圧計３１０４が接続されており、これらシャント抵抗
３１０３は、電圧降下が大きくならないように十分小さ
い値の抵抗値を有している。

【００１６】以上のような構成の計測部の測定回路を用
いて測定を行うための手順を以下に説明する。

【００１７】まず１列目の列配線を選択し、印加パター
ン切り替え回路３１００の１番目のスイッチのみをｏｎ
状態として、その列配線に電圧Ｖｓを供給し、他の列配
線は既知の抵抗値を有する抵抗３１０１を介して接地す
る。この状態を「印加パターン１」とし、このときの行
配線３０１７、列配線３０１９各々の端子電圧を全て計
測する。

【００１８】次に２列目の列配線を選択し、印加パター
ン切り替え回路３１００の２番目のスイッチのみをｏｎ
状態として、その２番目の列配線にのみ電圧Ｖｓを供給
し、他の列配線は前述の既知の抵抗値を有するシャント
抵抗３１０１を介して接地する（「印加パターン
２」）。

【００１９】以上の作業を「印加パターンｎ」（ｎは列
配線本数）まで印加し、各印加パターンの印加毎に、行
及び列配線のそれぞれにおける電圧計測を行う。こうし
て計測部で測定されたデータは演算部に送られて後述す
る抵抗値の算出のための演算が行われる。

【００２０】演算部では、「印加パターンｋ」（ｋ＝
１，２，…ｎ）に対して、 「印加パターンｋ」のときの各列配線の電圧をＶi(i)k
（ｉ＝１，２，…ｎ、ｉは列番号） 「印加パターンｋ」のときの各行配線の電圧をＶ0(j)k
（ｊ＝１，２，…ｍ、ｊは列番号） 行番号ｉ、列番号ｊの位置に配置された素子の抵抗値を
ｒd（ｉ，ｊ）で表すと、以下に述べるｎ元の連立方程
式を作成して、個々の抵抗性素子の抵抗値ｒd（ｉ，
ｊ）（ｉ＝１，２，…ｎ、ｉは列番号、ｊ＝１，２，…
ｍ、ｊは行番号）を、

【００２１】

【数３】

【００２２】尚、ここでＲsは行配線３０１７に接続さ
れるシャント抵抗３１０３の抵抗値、ｊ＝１，２，…
ｍ、ｊは行番号により、求めることができる。

【００２３】上記数式３で示した連立方程式を各行ｊ＝
１，２，…ｍに対して作成し算出することで個々の抵抗
性素子の抵抗値の逆数を得ることができ、その逆数をと
ることで個々の抵抗性素子の抵抗値ｒd（ｉ，ｊ）（ｉ
＝１，２，…ｎ、ｉは列番号、ｊ＝１，２，…ｍ、ｊは
行番号）を得ることができる。

【００２４】なお、式３は、各行配線、列配線の配線上
で電圧勾配（電圧降下）がないということを仮定するこ
とで簡単に求めることができる。上記仮定のもとに、各
行配線に入出する電流値の総計が“０”になるという条
件式を立てることにより求められる。

【００２５】しかし、上記の方法を用いても、測定の対
象となるマトリクス回路によっては、各行配線３０１
７、列配線３０１９上での電圧勾配（電圧降下）が無視
できなくなり、各素子の抵抗値を正確に測定できないと
いう問題が発生していた。

【００２６】図２７（Ａ）は本発明の課題を説明するた
めの図で、前述の図２６と共通する部分は同じ番号で示
している。同図は前述した「印加パターン１」の場合の
状態を示している。同図では図を簡略化するため印加パ
ターン切り替えスイッチや直流電圧計等は省略して示し
ている。また図が複雑化するため、同図では敢えて各列
配線、行配線の片側端部に測定回路を接続しているよう
に記述しているが、実際には図にも示したように、各列
配線、行配線の両端部を短絡したものを測定回路に接続
している。

【００２７】即ち、 ＸＡiをｉ番目の列配線の一方の端子 （ｉ＝１，２，…ｎ） ＸＢiをｉ番目の列配線のもう一方の端子 （ｉ＝１，２，…ｎ） ＹＡjをｊ番目の行配線の一方の端子 （ｊ＝１，２，…ｍ） ＹＢjをｊ番目の行配線のもう一方の端子 （ｊ＝１，２，…ｍ） として表すとＸＡiとＸＢi（ｉ＝１，２，…ｎ）を短絡
し、ＹＡjとＹＢj（ｊ＝１，２，…ｍ）とを短絡した。

【００２８】前述したように抵抗性素子３０２３の抵抗
値と、抵抗性素子３０２３の個数（即ち行配線３０１７
及び列配線３０１９の本数）と行配線３０１７及び列配
線３０１９の配線の抵抗値によっては、配線抵抗上で生
じる電圧勾配（電圧降下）が無視できなくなってしまう
ことがある。この電圧降下の大きさは、配線抵抗を流れ
る電流と配線抵抗値とによって決定されるが、これら配
線を流れる電流は抵抗性素子３０２３の抵抗値と、その
個数及び配線の抵抗値によって決定される。

【００２９】図２７の例では、行配線３０１７の本数を
７２０本、列配線３０１９の本数を２４０本、行配線３
０１７の１本あたりの抵抗値を４Ω、列配線３０１９の
１本あたりの抵抗値を１０Ω、抵抗性素子３０２３の抵
抗値を全て３ｋΩとする測定検討用の基板を作製して検
討を行った。

【００３０】このような被測定基板３０１６に対して同
図で示した「印加パターン１」の電圧を供給したとこ
ろ、上述した配線抵抗上での電圧降下が生じてしまい、
１番目の列配線３０１９の中央部では、電圧を供給して
いる両端部よりも約１０％程度電圧が降下してしまって
いた。

【００３１】図２７（Ｂ）はこの電圧降下の様子を表し
た図である。縦軸は電圧を表していて、横軸は１番目の
列配線３０１９上の各位置を表している。この列配線３
０１９の両端部である位置Ｘ＝ＸＡ1、ＸＢ1では電圧は
Ｖsであるが、そこから列配線の中央部に向けて徐々に
電圧が低下している。このような配線抵抗での電圧降下
により、測定対象のマトリクス回路の抵抗性素子３０２
３の抵抗値にも測定誤差が生じてしまっていた。

【００３２】又更に本願発明者らは、マトリクス回路の
抵抗測定装置の別の応用として、表面伝導型放出素子を
用いた画像表示装置の製造検査装置として使用した場合
に、上述した抵抗値の測定誤差に起因する別の課題を抱
えていた。

【００３３】本願発明者らが検討を行ってきた画像表示
装置は、前述したマトリクス回路状に配設された抵抗性
素子の代わりに表面伝導型放出素子を配置し、表面伝導
型放出素子各々を１つの絵素と対応させて表面伝導型放
出素子から放出される電子を用いて画像を形成するもの
である。

【００３４】これら表面伝導型放出素子を作製する際に
は、まず前述のマトリクス回路の抵抗性素子に対応した
箇所に所定の材料を用いて導電性の薄膜を作製する。次
に、そのマトリクス回路に通電を行うことを処理（以
降、通電フォーミング処理と呼ぶ）を施すことにより、
その導電性薄膜の特性を変更して電子放出部を形成する
が、この通電フォーミング処理の際、フォーミング対象
の導電性薄膜の抵抗値に応じて通電する条件を変更した
方が良好な電子放出部を形成できることを発明者らは確
認している。

【００３５】しかし前記抵抗測定装置を用いた場合に
は、導電性薄膜の個数やその抵抗値や、行方向及び列配
線の抵抗値などによっては配線抵抗による電圧降下に起
因する測定誤差のため、マトリクス回路状に配置された
導電性薄膜の抵抗値を正確に測定することができなかっ
た。そして、そのために通電フォーミング処理の条件を
的確に変えることができなかった。

【００３６】本発明は上記従来例に鑑みてなされたもの
で、マトリクス状に配置された抵抗性素子の抵抗値を配
線抵抗による電圧降下の影響を無くして正確に測定でき
る抵抗測定方法及び装置を提供することを目的としてい
る。

【００３７】また本発明は上記従来例に鑑みてなされた
もので、マトリクス状に配置された導電性薄膜の抵抗値
をより正確に測定し、それに基づいてマトリクス状に配
置された導電性薄膜に対して適正な通電フォーミング処
理を施すことにより導電性薄膜に良好な電子放出部を形
成して、特性のよい表面伝導型放出素子を有する電子源
を製造できる方法及び装置を提供することを目的として
いる。

【００３８】

【課題を解決するための手段】上記目的を達成するため
に本発明の抵抗測定装置は以下のような構成を備える。
即ち、ｍ（ｍは正の整数）本の行配線とｎ（ｎは正の整
数）本の列配線とによりマトリクス状に配線されたｍ×
ｎ個の抵抗性素子の抵抗を測定する抵抗測定装置であっ
て、前記行配線及び列配線のそれぞれの両端部と、前記
両端部間の少なくとも一箇所以上で前記行配線及び／又
は前記列配線のそれぞれに電気的に接続する複数のコン
タクト部を有するコンタクト手段と、前記コンタクト手
段の前記行配線及び列配線に接続された前記コンタクト
部からの信号線を各行配線及び各列配線ごとに短絡する
短絡手段と、前記短絡手段により短絡された列方向信号
線群或いは行方向信号線群のいずれかを一方の信号線群
を所定抵抗を介して接地し、他方の信号線群の信号線を
順次選択して所定電圧を印加する電圧印加手段と、前記
電圧印加手段による各信号線への電圧印加に対応して前
記行及び列配線に接続された前記コンタクト部における
電圧を測定する電圧測定手段と、前記電圧測定手段によ
り測定された電圧値に基づいて前記複数の抵抗性素子の
各々の抵抗値を算出する抵抗値算出手段とを有すること
を特徴とする。

【００３９】上記目的を達成するために本発明の抵抗測
定方法は以下のような工程を備える。即ち、ｍ（ｍは正
の整数）本の行配線とｎ（ｎは正の整数）本の列配線と
によりマトリクス状に配線されたｍ×ｎ個の抵抗性素子
の抵抗を測定する抵抗測定方法であって、前記行配線及
び列配線のそれぞれの両端部と、前記両端部間の少なく
とも一箇所以上で前記行配線及び／又は前記列配線のそ
れぞれに電気的にコンタクト部を接続するコンタクト工
程と、前記行配線及び列配線に接続された複数のコンタ
クト部からの信号線を各行配線及び各列配線ごとに短絡
する短絡工程と、これら短絡された行方向の信号線群を
所定抵抗を介して接地し、列方向の信号線群の各信号線
を順次選択して所定電圧を印加する電圧印加工程と、前
記各信号線への電圧印加に対応して前記行及び列配線に
接続された前記コンタクト部における電圧を測定する電
圧測定工程と、測定された電圧値に基づいて前記複数の
抵抗性素子の各々の抵抗値を算出することを特徴とす
る。

【００４０】上記目的を達成するために本発明の電子源
の製造装置は以下のような構成を備える。即ち、マトリ
クス状に配線された複数の導電性薄膜に通電フォーミン
グ処理を施して複数の表面伝導型放出素子を配設した電
子源を製造する製造装置であって、請求項１乃至６のい
ずれか１項に記載の抵抗測定装置と、前記抵抗測定装置
により測定された前記導電性薄膜の個々の抵抗値に基づ
いて、前記通電フォーミング処理におけるフォーミング
電圧の印加を制御する制御手段とを備えることを特徴と
する。

【００４１】上記目的を達成するために本発明の電子源
の製造方法は以下のような工程を備える。即ち、マトリ
クス状に配線された複数の導電性薄膜に通電フォーミン
グ処理を施して複数の表面伝導型放出素子を配設した電
子源を製造する製造方法であって、請求項７乃至１２の
いずれか１項に記載の抵抗測定方法により前記複数の導
電性薄膜のそれぞれの抵抗値を測定する抵抗測定工程
と、前記抵抗測定工程により測定された前記導電性薄膜
の個々の抵抗値に基づいて、前記通電フォーミング処理
におけるフォーミング電圧の印加を制御する制御工程と
を備えることを特徴とする。

【００４２】

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。

【００４３】まず、実施の形態１において本発明の目的
の１つである前記マトリクス回路上に配置された抵抗性
素子の抵抗値を正確に測定する方法及び装置としての実
施の形態を説明する。

【００４４】続いて実施の形態２において、前記マトリ
クス回路上の抵抗性素子の対象を、画面表示装置を製造
する際に用いる導電性薄膜とした際の、導電性薄膜の抵
抗値を正確に測定し、さらに、その測定した抵抗値に基
づいて導電性薄膜に後述する通電フォーミング処理を施
して電子放出特性の良好な表面伝導型放出素子を製造す
る応用例について説明する。

【００４５】［実施の形態１］はじめに、本発明の実施
の形態のマトリクス回路上に配置された抵抗性素子の抵
抗を測定する抵抗測定装置の基本構成について説明す
る。

【００４６】図１は、本実施の形態における被測定基板
の回路構成を説明するための図である。

【００４７】図１において、被測定基板の回路は、ｍ本
の行配線４０２１とｎ本の列配線４０２２と、これら行
配線４０２１と列配線４０２２のそれぞれに接続された
抵抗性素子４０２３などを備えるマトリクス回路であ
り、各々の行配線４０２１と列配線４０２２が、その交
差部付近で抵抗性素子４０２３を介して接続されてい
る。これら行配線４０２１及び列配線４０２２のそれぞ
れは所定の抵抗値を有しているが、ここでは抵抗性素子
４０２３に電圧を供給することがその目的であるため、
その配線の抵抗分による電圧降下が小さくなるように抵
抗値の小さい部材で形成されている。

【００４８】本実施の形態における抵抗測定装置は大き
く２つの部分に分けられる。一つは、被測定基板回路の
各行配線４０２１、列配線４０２２とを電気的に接続す
るためのコンタクトプローブと、このプローブを介して
基板上の配線に電圧を印加したり、各配線の電圧値及び
電流値を測定するための測定回路である。また、もう一
つは上記測定回路によって測定された電圧及び電流デー
タから抵抗性素子４０２３の抵抗を算出するための演算
装置である。なお、この演算装置は、抵抗値の算出計算
を行うためのソフトウェアなどを備えたコンピュータ装
置などによっても実現できる。

【００４９】図２は、本実施の形態の抵抗測定装置にお
けるコンタクトプローブと測定回路の概観を示す外観斜
視図である。

【００５０】同図において、コンタクトプローブの駆動
部は、プローブカード４０１１、ステージ４０１２など
を備えている。４０１３は測定回路である。実際に測定
を行う際にはステージ４０１２上に、例えば図１に示す
ような回路を備える被測定基板４０２６をのせ、このス
テージ４０１２を上昇させるか、もしくはプローブカー
ド４０１１を下降させることにより、プローブカード４
０１１のステージ４０１２側の面に多数取り付けられて
いるプローブ針を被測定基板４０２６の各行配線、列配
線の端部及び中央部に接触させることにより電気的に接
続する。

【００５１】ここでステージ４０１２もしくはプローブ
カード４０１１には、この他に、プローブ針と各配線と
の位置ずれを検知するためのアラインメント用の光学顕
微鏡４０１４や、位置ずれを調整するための位置調整機
構（図示せず）、被測定基板４０２６を真空吸着等によ
ってステージ４０１２上に固定するための真空吸着機器
（図示せず）などが設けられている。

【００５２】図３（Ａ）（Ｂ）は、上述した被測定基板
４０２６とコンタクトプローブとの接触の仕方を説明す
るための図で、前述の図と共通する部分は同じ番号で示
している。

【００５３】同図（Ａ）は、本実施の形態の抵抗測定装
置で実際測定を行った被測定基板４０２６の構成の一例
を表した図である。ここでは行配線４０２１と列配線４
０２２とが交叉する位置では、抵抗性素子４０２３を介
して互いに接続されている。ここでは明記しないが、行
配線４０２１や列配線４０２２の交差部などは、互いに
直接接触しないように、これら配線の間に絶縁層が設け
られている。また基板４０２６内では、行配線４０２
１、列配線４０２２上のプローブ針が接触する位置に
は、プローブ針とこれら配線とが低抵抗で接触すること
ができるように電極パッド４０８１が設けられている。

【００５４】これら電極パッド４０８１は低抵抗の材料
で形成され、接触状態を良くするために基板の表面と平
行になるように形成することが望ましいが、行配線４０
２１や列配線４０２２がプローブ針と比較して十分な幅
を有している場合には特に必要ない。

【００５５】同図（Ｂ）は、被測定基板４０２６上に実
際にプローブ針を接触させた状態を示し、面Ａ−Ａ’を
含む基板４０２６に垂直な面（ｙｚ平面）で切った場合
の断面形状を示している。ここで４０９１はプローブ針
であり、行配線４０２１に接触されている。尚、同図で
は、行配線４０２１とプローブ針４０９１との接触の様
子を詳細に示すため、配線４０２１の厚さ方向（Ｚ方
向）の寸法を故意に長く描写している。

【００５６】本実施の形態のコンタクトプローブのプロ
ーブ針４０９１は、被測定基板４０２６をセットした状
態では、各列配線４０２２、行配線４０２１ごとに独立
して接触させることができ、さらに各配線両端部だけで
なく、その中央部にも接触できるようにプローブ針４０
９１が配置されている。

【００５７】本実施の形態のように、１つの配線上に多
数のプローブ針４０９１を接触させて被測定基板４０２
６と接触させるのは、被測定基板４０２６に電圧を印加
したときに、抵抗性素子４０２３の抵抗値、配線抵抗の
大きさ、行配線４０２１及び列配線４０２２の本数によ
っては、各配線での電圧降下が無視できないほど大きく
なるためである。これら配線上での電圧降下が大きくな
ると、後述する数式４で述べる抵抗算出方法では測定値
に誤差を生じる。

【００５８】このような問題を避けるために、プローブ
針４０９１を各行配線４０２１、列配線４０２２の両端
だけでなく、これら配線４０２１，４０２２の中央部も
含めて数ヵ所配線に接触させ、更には、プローブ針４０
９１の一本一本から引き出される引き出し線を、各行配
線４０２１、列配線４０２２ごとにまとめて短絡させ
た。このように短絡させる上で、短絡させる部材の抵抗
値が各行配線４０２１及び列配線４０２２の抵抗値より
も十分小さくなるようにしている。

【００５９】そして更に各行配線４０２１、列配線４０
２２毎に、それら短絡された引き出し線を測定回路４０
１３に接続して後述する測定を行った。

【００６０】これら行配線４０２１、列配線４０２２の
各々に接触させるプローブ針４０９１の本数は、被測定
基板４０２６の行配線４０２１、列配線４０２２の抵抗
値や、抵抗性素子４０２３の抵抗値などを考慮して設計
すべきであるが、設計の段階では、それらの抵抗値の大
きさをおおまかに調べ、それらの値をもとにコンピュー
タシミュレーションを行って、上述した配線上の電圧降
下が測定誤差として問題とならないようにプローブ針４
０９１の本数を決定した。

【００６１】上記コンピュータ・シミュレーションは、
行配線４０２１、列配線４０２２の抵抗値、抵抗性素子
４０２３の抵抗値、および各端子の電圧を入力データと
し、それらが前記マトリクス回路をなすように配置され
た疑似マトリクス回路を想定して、キルヒホフの法則に
基づいてマトリクス回路上の各節点の電圧、電流を算出
するツールとして、コンピュータ上で作製したソフトウ
ェアである。

【００６２】これによって上述した各配線上の電圧勾配
が測定に問題を与えない程度に小さくなるようにプロー
ブ針４０９１の本数、配置などを設計した。

【００６３】続いて、測定回路４０１３の構成を図４の
ブロック図を参照して説明する。なお、以降の説明で
は、短絡させた行配線の引き出し線の電圧を単に「行配
線の電圧」、同じく短絡された列配線の引き出し線の電
圧を「列配線の電圧」と呼ぶことがある。又図４の例で
は、行配線側を接地し、列配線側に電圧を印加して各電
圧を測定しているが、本発明はこれに限定されるもので
なく、その逆でも良いことはもちろんである。

【００６４】測定回路４０１３は、被測定基板４０２６
の行配線４０２１や列配線４０２２に電圧を印加した
り、各配線の電圧などの計測を行い、この測定回路４０
１３を制御する計測制御部４０３２により制御される。
尚、この測定回路４０１３は、セレクタ４０３５，４０
３６、Ａ／Ｄコンバータ４０３７，４０３８、印加パタ
ーン切替回路４０３１などを備えている。

【００６５】図４は、被測定基板４０２６とコンタクト
プローブ及び測定回路４０１３との電気的な接続関係を
示した図である。なお、この図では説明の便宜上、被測
定基板が４×３のマトリクス回路の場合について説明し
ているが、任意の配線数及びサイズの被測定基板に対し
ても適用できる。

【００６６】図４において、各列配線４０２２、行配線
４０２１に接触している矢印がコンタクトプローブのプ
ローブ針４０９１の位置を表している。こうして各配線
に接触されたプローブ針４０９１は、同じ配線ごとにま
とめて短絡され測定回路４０１３へと接続される。な
お、４０４１，４０４２は各プローブ針４０９１から引
き出された引出し線を同じ配線ごとに短絡しているもの
で、４０４１は行方向、４０４２は列方向の引出し線で
ある。

【００６７】列配線側の短絡された引出し線４０４２
は、各配線毎に、印加パターン切替回路４０３１に接続
されている。印加パターン切替回路４０３１は、計測制
御部４０３２からの制御信号に基づいて切替られ、ｎ本
の列配線のそれぞれに対応する引出し線への電圧の印加
状態を独立してオン／オフ制御できる。この印加パター
ン切替回路４０３１により、各列配線に対応する引出し
線４０４２はスイッチオン状態（ｏｎ）で直流電源Ｖｓ
に接続され、オフ（ｏｆｆ）状態では既知の抵抗値を有
するシャント抵抗４０３３を介して接地される。また、
各列配線に対応する引出し線４０４２は、データセレク
タ４０３５に接続されている。このデータセレクタ４０
３５は、計測制御部４０３２からの制御信号に基づい
て、列方向の引出し線４０４２のうち１本を選択して、
その電圧を電圧増幅回路４０３９へ出力する。なお、こ
のデータセレクタ４０３５は、アナログスイッチ（半導
体スイッチ）や、リレースイッチを用いても簡単に作成
できる。

【００６８】電圧増幅回路４０３９は、セレクタ４０３
５で選択された列方向の引出し線４０４２の電圧を読み
やすい値に増幅し、Ａ／Ｄコンバータ４０３７に出力す
る。Ａ／Ｄコンバータ４０３７は、その入力した電圧を
アナログ／デジタル変換して計測制御部４０３２に出力
する。

【００６９】また、各行配線の短絡された引出し線４０
４１も同様に、既知の抵抗値をもつシャント抵抗（電流
をモニタするために接続される十分小さい抵抗のこと）
４０３４を介して接地され、これらシャント抵抗４０３
４の接地されていない側の端子はデータセレクタ４０３
６の入力と接続されている。データセレクタ４０３６は
計測制御部４０３２から送られて来る制御信号に基づい
て、シャント抵抗４０３４の端子電圧のうちの一つを選
択して電圧増幅回路４０４０へ出力する。この電圧増幅
回路４０４０は、その選択された行方向の引出し線４０
４１の電圧を読みやすい大きさに増幅し、Ａ／Ｄコンバ
ータ４０３８に出力する。Ａ／Ｄコンバータ４０３８
は、その増幅された電圧を入力しＡ／Ｄ変換して計測制
御部４０３２に出力する。

【００７０】計測制御部４０３２は、ＣＰＵ４０３２
ａ、測定回路を制御するための制御プログラムやデータ
等を格納するＲＯＭ４０３２ｂ、ＣＰＵ４０３２ａによ
りワークエリアとして使用されたり、測定データを格納
するために使用されるＲＡＭ４０３２ｃなどを備えてい
る。

【００７１】計測制御部４０３２は、印加パターン切替
回路４０３１、データセレクタ４０３５、４０３６、Ａ
／Ｄコンバータ４０３７、４０３８を制御するための制
御信号を出力するとともに、測定の結果得られた測定デ
ータをＲＡＭ４０３２ｃに格納したり、これら測定デー
タに基づいて各抵抗性素子４０２３の抵抗を演算して出
力する。

【００７２】以上のような構成を有する本実施の形態の
測定回路４０１３における抵抗測定の手順を以下に説明
する。

【００７３】まず、図示のように、印加パターン切替回
路４０３１の１番目のスイッチのみをオンにして１番目
の列方向の引出し線４０４２にだけ電圧Ｖsを印加し、
それ以外の列方向の引出し線４０４２をシャント抵抗４
０３３を介して接地する。また行方向の引出し線４０４
１もシャント抵抗４０３４を介して接地する（印加パタ
ーン１）。この状態において、データセレクタ４０３
５，４０３６の選択位置を順次切替えて、各列配線の電
圧と、行配線の電圧とを各々全て測定する。ここではセ
レクタ４０３５，４０３６により選択された電圧値は各
Ａ／Ｄコンバータ４０３７，４０３８によりデジタル信
号に変換されて計測制御部４０３２に入力される。

【００７４】次に、印加パターン切替回路４０３１によ
り２列目の列配線に対応する引出し線４０４２にのみ電
圧Ｖsを印加し、他の列方向の引出し線４０４２を抵抗
４０３３を介して接地し、前述と同様にして各列方向の
引出し線４０４２に接続された抵抗性素子４０２３のそ
れぞれで発生する電圧と、各行方向の引出し線４０４１
に発生する電圧を測定する。

【００７５】以下、同様に各列の抵抗性素子４０２３に
発生する電圧を順次検出し、印加パターンｎまで同様に
電圧を印加して各配線の電圧を測定し、それぞれの場合
における列方向の引出し線４０４２、行方向の引出し線
４０４１上の電圧を各々全て測定し終えると、これら測
定結果は計測制御部４０３２のＲＡＭ４０３２ｃに格納
される。

【００７６】以上のようにして得られて、計測制御部４
０３２のＲＡＭ４０３２ｃに格納された測定データに基
づいて、各抵抗性素子４０２３の抵抗値を算出するため
の計算が行われる。次に、この抵抗値の計算の手順を説
明する。

【００７７】まず、上記測定において測定されたデータ
を定式化する。

【００７８】印加パターンｋ（ｋ＝１，２，…ｎ）に対
して、各列配線（列方向の引出し線）の電圧をＶi(i)k
（ｉ＝１，２，…ｎ、ｉは列番号）、各行配線（行方向
の引出し線）の電圧をＶ0(j)k（ｊ＝１，２，…ｍ、ｊ
は列番号）とし、また、抵抗性素子４０２３の抵抗値と
して、行番号ｉ、列番号ｊの位置に配置された抵抗性素
子４０２３の抵抗値をｒd（ｉ，ｊ）として表す。

【００７９】以下に述べるｎ元の連立方程式を作成し
て、ｎ個の未知数である個々の抵抗性素子４０２３の抵
抗値ｒd（ｉ，ｊ）（ｉ＝１，２，…ｎ、ｊ＝１，２，
…ｍ、ｊは行番号）を求めることができる。

【００８０】

【数４】

【００８１】ただし、Ｉ0(j)k＝Ｖ0(j)k／Ｒs Ｒsは
行配線側のシャント抵抗４０３４の抵抗値である。

【００８２】以上数式４で述べた連立方程式を、各行ｊ
＝１，２，…ｍに対して作成して算出することにより、
個々の抵抗性素子４０２３の抵抗値の逆数を得ることが
でき、その逆数を採ることで個々の抵抗性素子４０２３
の抵抗値ｒd（ｉ、ｊ）（ｉ＝１，２，…ｎ、ｉは列番
号、ｊ＝１，２，…ｍ、ｊは行番号）を得ることができ
る。

【００８３】本実施の形態の抵抗測定装置では、各配線
に複数箇所プローブ針４０９１を接触させ、さらに各プ
ローブ針４０９１から引き出される引出し線を、各同じ
列或いは行配線ごとに互いに短絡することにより、これ
ら行及び列配線の配線抵抗による電圧降下を低減してい
ることは前に述べたとおりである。

【００８４】上記連立方程式で表される計算を行なうこ
とにより、ｍ×ｎのマトリクス状に配置されたｍ×ｎ個
の抵抗性素子４０２３の各抵抗値を正確に測定すること
ができる。

【００８５】以上の処理手順を実行する計測制御部４０
３２のＣＰＵ４０３２ａによる処理手順を図５のフロー
チャートに示す。

【００８６】図５は、本実施の形態の計測制御部４０３
２ａにおける抵抗値測定手順を示すフローチャートであ
る。

【００８７】同図において、ステップＳ１〜ステップＳ
７の処理は、計測制御部４０３２のＣＰＵ４０３２ａに
よって実行されるものであり、これらの処理を実現する
制御プログラムはＲＯＭ４０３２ｂに格納されている。
また、ステップＳ８の処理は、これとは別の演算部のＣ
ＰＵ４０６２（図６）により実行されても、或いはこの
計測制御部４０３２のＣＰＵ４０３２ａにより実行され
ても良い。

【００８８】まずステップＳ１では、カウンタｋの値を
“１”に設定する。なお、カウンタｋはＲＡＭ４０３２
ｃ上に設けられる。次にステップＳ２に進み、印加パタ
ーン切替回路４０３１を制御して印加パターンｋを設定
する。この印加パターンｋの設定により、ｋ番目の列配
線（引出し線４０４２）に直流電源よりの電圧Ｖsが印
加され、他の列方向の引出し線はシャント抵抗４０３３
を介して接地される。また、全ての行方向の引出し線４
０４１はシャント抵抗４０３４を介して接地される。

【００８９】続いてステップＳ３に進み、データセレク
タ４０３５のセレクト箇所を切り替えて、すべての列方
向の引出し線４０４２の電圧を測定し、その測定結果を
ＲＡＭ４０３２ｃに格納する。この結果、ｎ個の電圧デ
ータが得られる。そして次にステップＳ４において、デ
ータセレクタ４０３６を制御して全ての行方向の引出し
線４０４１の電圧を測定して、その測定結果をＲＡＭ４
０３２ｃに格納する。この結果、ｍ個の電圧データが得
られる。

【００９０】次にステップＳ５に進み、カウンタｋの値
が列方向の引出し線４０４２の本数（ｎ）と等しいか否
かを判断し、等しくなければ（すなわちｋ＜ｎ）ステッ
プＳ６へ進み、カウンタｋの値を“１”だけ加算してス
テップＳ２に戻る。

【００９１】またステップＳ５でｋ＝ｎ、即ち、カウン
タｋの値に相当する１〜ｎのすべての印加パターンつい
て、各行方向の引出し線４０４１と各列方向の引出し線
４０４２の電圧が獲得され、全データが揃った場合にス
テップＳ７へ進み、これらの測定データを演算部のＣＰ
Ｕへ転送する。

【００９２】そしてステップＳ８に進み、演算部のＣＰ
Ｕにより、上述したｎ個の節点解析方程式により、ｍ×
ｎ個の各抵抗性素子４０２３の抵抗値を算出する。

【００９３】この実施の形態では、演算部は計測制御部
４０３２とは別体のハードウェアで構成されている例で
説明する。

【００９４】図６は、この演算部４０６１の構成を示す
ブロック図である。

【００９５】同図において、４０６１は演算部全体を示
している。尚、この演算部４０６１としては、一般的な
パーソナルコンピュータ等を用いることが可能である。
４０６２はＣＰＵで、ＲＯＭ４０６３やＲＡＭ４０６
４、ディスク装置４０６５に格納された制御プログラム
を実行することにより各種の制御を実行する。またＲＡ
Ｍ４０６４は、ＣＰＵ４０６２が処理を実行する際に必
要な作業領域を提供する。４０６５はディスク装置で、
例えばフロッピーディスクドライブや、ハードディスク
ドライブなどを備えている。フロッピーディスク等の記
憶媒体に格納された制御プログラムは、このディスク装
置４０６５より読み出されてＲＡＭ４０６４にロードさ
れ、ＣＰＵ４０６２によって実行される。即ち、上述の
抵抗値算出計算のための演算処理を実行する制御プログ
ラムも、この様な記憶媒体に格納されて提供することが
可能である。

【００９６】４０６６はインターフェース部で、計測制
御部４０３２との間でデータの授受を行う。４０６７は
ディスプレイで、演算結果の表示など各種の表示を行
う。４０６８はキーボードで、オペレータにより操作さ
れて各種データや操作指示などの入力を行う。本実施の
形態では、抵抗測定の開始をキーボード４０６８から指
示することが可能である。４０６９はバスであり、上記
各構成間のデータ転送線である。

【００９７】本実施の形態において、行及び列配線と接
触させるプローブ針４０９１の本数は、被測定基板４０
２６の行配線４０２１、列配線４０２２の抵抗値や、抵
抗性素子４０２３の抵抗値などを考慮して設計すべきで
ある。設計の段階では、それらの抵抗値の大きさを大ま
かに調べ、それらの値をもとにコンピュータシミュレー
ションを行なったり、実際に電圧を印加してみること
で、上述した配線上の電圧降下が起きないようにプロー
ブの本数を決定していることは先にも述べた通りであ
る。

【００９８】実際に、図１に示したマトリクス回路にお
いて、列配線の数が７２０本、行配線の数が２４０本と
し、既知の抵抗値３ｋΩをもつ３万個の抵抗性素子４０
２３を配置した被測定基板４０２６を作成した。このと
きの配線抵抗を測定したところ列配線４０２２の配線抵
抗は１０Ω、行配線４０２１の配線抵抗は４Ωであり、
列配線４０２２、行配線４０２１共にほぼ均一な抵抗で
形成することができた。

【００９９】以上のように被測定基板４０２６に対し
て、上述した抵抗測定装置を用いて抵抗測定を試みた。

【０１００】この実験では、上述した測定回路４０１３
において、行配線４０２１に接続するシャント抵抗４０
３４の抵抗値を１０Ωとした。以上の値をコンピュータ
シミュレーションに入力して配線抵抗上での電圧降下が
どれくらいになるかをシミュレーションしたところ、行
配線４０２１、列配線４０２２にそれぞれ４本ずつプロ
ーブ針４０９１を接触させれば、各配線での電圧の分布
は最大でも１．５％程度であることがわかった。

【０１０１】本願発明者らは、系全体の誤差を５％以下
として考えた場合に、電圧などの測定誤差を加えても、
電圧分布による誤差は十分であると判断して、各配線に
４本ずつプローブ針４０９１を接触させるようなプロー
ブの設計を行ない実際に測定を試みた。

【０１０２】その測定結果を以下に示す。 プローブ針の本数 最大値 最小値 最大誤差 平均誤差 行方向側 列方向側 ｋΩ ｋΩ ％ ％ ４ ４ ３．１００ ３．００６ ３．３ １．２ 但し、プローブ針４０９１を接触させる位置は、各配線
をほぼ均等に分割した位置として測定を行った。即ち、
各行配線４０２１に、両端と各配線の１／３、２／３に
相当する位置の計４箇所で接触させ、同様に各列配線４
０２２に、両端と各配線の１／３、２／３に相当する位
置での合計４箇所で接触させた。

【０１０３】以上説明したように、最大誤差は３．３％
となり、目標値である５％以下の測定系を作製すること
ができた。

【０１０４】ここで、配線上の電圧分布に起因する誤差
は、一配線上で接触させるプローブ針４０９１の本数を
多くすればするほど低減できることは明らかであるが、
実際問題として、プローブ針４０９１の本数を増やすこ
とは、プローブを作製する点でも、またプローブをアラ
インメントして被測定基板４０２６に位置付ける点から
も困難な問題が増えるため、測定精度との兼ね合いでプ
ローブ針４０９１の本数をできるだけ少なくすることが
望ましい。そのためには測定対象である単純マトリクス
の配線の抵抗値や、抵抗性素子４０２３の抵抗値を大ま
かに調べ、それに基づいて予め上述したシミュレーショ
ンを行うことによって、コンタクトプローブのプローブ
針４０９１の本数などを最適化することが重要である。

【０１０５】なお、このようなシミュレーションを行う
上において、本実施の形態では、予め抵抗性素子４０２
３の抵抗値が大まかに判別できなければならないが、前
もって抵抗値のオーダーが分からない場合には、図７に
示すような測定を行うことで大まかな抵抗値を見積もっ
ている。

【０１０６】図７は、抵抗性素子４０２３の抵抗値を大
まかに調べるための測定方法を示した図である。

【０１０７】この測定方法は、被測定基板４０２６の行
配線４０２１の全てを短絡させ、それと列配線の任意の
１本との間の抵抗値（以降Ｒx1と呼ぶ）を測定するもの
である。したがって、ｍ×ｎマトリクス配列では、ｎ個
のＲx1が存在することになるが、本願発明者らは通常そ
れらの平均値を用いている。以上によって測定されたＲ
x1から抵抗性素子の大まかな抵抗値Ｒdeを次式によって
求めている。

【０１０８】Ｒde＝ｍ×Ｒx1なお、図７で述べた測定方
法の行と列の関係を逆にして測定した量Ｒy1をもとに抵
抗性素子の抵抗値を見積もることもできることは言うま
でもない。

【０１０９】以上、本実施の形態の抵抗測定装置を用い
て測定を行うことによって、上述した抵抗性素子を単純
マトリクス接続したマトリックス回路内の抵抗性素子の
抵抗値を正確に測定することができる。特に、本発明の
課題で述べた配線抵抗の影響によって誤差を生じる問題
は、本実施の形態の抵抗測定装置を用いることで回避で
き、非常に誤差を少なくして測定ができるようになっ
た。

【０１１０】［実施の形態２］本願発明者らは、上述し
た抵抗性素子として表面伝導型放出素子を多数基板上に
配設して構成されるマルチ電子源及びその応用である画
像表示装置の研究を行ってきた。

【０１１１】その際、上記実施形態１の抵抗測定装置は
前記マルチ電子源及び表示パネルを製造する際の製造装
置の一部として使用してきた。

【０１１２】しかし、本発明の課題で述べた抵抗測定装
置では、測定される抵抗値の誤差により後述する通電フ
ォーミング処理を行う際に最適な電圧を印加することが
できず、特性の揃ったマルチ電子源を製造することが難
しかった。

【０１１３】本実施の形態では、上記課題に対して、よ
り正確な抵抗値を測定する抵抗測定装置を提供すること
でマルチ電子源の特性の均一性を向上させる。

【０１１４】以下ではまず上述の画像表示装置の表示パ
ネルの製造工程について述べ、その後この製造装置につ
いてさらに詳しく説明する。

【０１１５】（表示パネルの構成と製造法）次に、本実
施の形態に係る画像表示装置の表示パネルの構成と製造
法について、具体的な例を示して説明する。

【０１１６】図８は、本実施の形態の表示パネル１００
０の斜視図であり、その内部構造を示すために表示パネ
ル１０００の一部を切り欠いて示している。

【０１１７】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により、この表示パネル１０００の内部を真
空に維持するための気密容器を形成している。この気密
容器を組み立てるにあたっては、各部材の接合部に十分
な強度と気密性を保持させるため封着する必要がある
が、例えばフリットガラスを接合部に塗布し、大気中あ
るいは窒素雰囲気中で、摂氏４００〜５００度で１０分
以上焼成することにより封着を達成した。気密容器内部
を真空に排気する方法については後述する。

【０１１８】リアプレート１００５には基板１００１が
固定されているが、該基板１００１上には冷陰極素子１
００２がｎ×ｍ個形成されている。ここでｎ，ｍは２以
上の正の整数であり、目的とする表示画素数に応じて適
宜設定される。例えば、高品位テレビジョンの表示を目
的とした表示装置においては、ｎ＝３０００，ｍ＝１０
００以上の数を設定することが望ましい。本実施の形態
においては、ｎ＝３０７２，ｍ＝１０２４とした。これ
らｎ×ｍ個の冷陰極素子は、ｍ本の行配線１００３とｎ
本の列配線１００４により単純マトリクス配線されてい
る。これら基板１００１、冷陰極素子１００２、行及び
列配線１００３，１００４によって構成される部分をマ
ルチ電子源と呼ぶ。なお、このマルチ電子源の製造方法
や構造については、後で詳しく述べる。

【０１１９】本実施の形態においては、気密容器のリア
プレート１００５にマルチ電子源の基板１００１を固定
する構成としたが、マルチ電子源の基板１００１が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板１００１自体を用いて
もよい。

【０１２０】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施の形態の
表示パネル１０００はカラー表示用の表示パネルである
ため、蛍光膜１００８の部分にはＣＲＴの分野で用いら
れる赤、緑、青、の３原色の蛍光体が塗り分けられてい
る。各色の蛍光体は、例えば図９（Ａ）に示すようにス
トライプ状に塗り分けられ、蛍光体のストライプの間に
は黒色の導電体１０１０が設けてある。これら黒色の導
電体１０１０を設ける目的は、電子ビームの照射位置に
多少のずれがあっても表示色にずれが生じないようにす
るためや、外光の反射を防止して表示コントラストの低
下を防ぐため、電子ビームによる蛍光膜のチャージアッ
プを防止するためなどである。黒色の導電体１０１０に
は、黒鉛を主成分として用いたが、上記の目的に適する
ものであればこれ以外の材料を用いても良い。

【０１２１】また、３原色の蛍光体の塗り分け方は前記
図９（Ａ）に示したストライプ状の配列に限られるもの
ではなく、例えば図９（Ｂ）に示すようなデルタ状配列
や、それ以外の配列であってもよい。なお、モノクロー
ムの表示パネルを作成する場合には、単色の蛍光体材料
を蛍光膜１００８に用いればよく、また黒色導電材料は
必ずしも用いなくともよい。

【０１２２】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。このメタルバック１００９を設けた目的
は、蛍光膜１００８が発する光の一部を鏡面反射して光
利用率を向上させるためや、負イオンの衝突から蛍光膜
１００８を保護するためや、電子ビーム加速電圧を印加
するための電極として作用させるためや、蛍光膜１００
８を励起した電子の導電路として作用させるためなどで
ある。メタルバック１００９は、蛍光膜１００８をフェ
ースプレート基板１００７上に形成した後、蛍光膜表面
を平滑化処理し、その上にアルミニウム（Ａｌ）を真空
蒸着する方法により形成した。なお、蛍光膜１００８に
低電圧用の蛍光体材料を用いた場合には、メタルバック
１００９は用いない。

【０１２３】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板１００７と蛍光膜１００８との間
に、例えばＩＴＯを材料とする透明電極を設けてもよ
い。

【０１２４】また、図８に示す端子Ｄx1〜ＤxmおよびＤ
y1〜ＤynおよびＨｖは、当該表示パネル１０００と不図
示の電気回路とを電気的に接続するために設けた気密構
造の電気接続用端子である。Ｄx1〜Ｄxmはマルチ電子源
の行配線１００３と、Ｄy1〜Ｄynはマルチ電子源の列配
線１００４と、Ｈｖはフェースプレートのメタルバック
１００９と電気的に接続している。

【０１２５】また、この気密容器内部を真空に排気する
には、気密容器を組み立てた後、不図示の排気管と真空
ポンプとを接続し、気密容器内を１０のマイナス７乗
［torr］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、例え
ばＢａを主成分とするゲッター材料をヒータもしくは高
周波加熱により加熱し蒸着して形成した膜であり、該ゲ
ッター膜の吸着作用により気密容器内は１×１０マイナ
ス５乗乃至１×１０マイナス７乗［torr］の真空度に維
持される。

【０１２６】以上、本発明の実施の形態の表示パネル１
０００の基本構成と製法を説明した。

【０１２７】次に、この表示パネル１０００に用いたマ
ルチ電子源の製造方法について説明する。本実施の形態
の画像表示装置に用いるマルチ電子源は、冷陰極素子を
単純マトリクス配線した電子源であれば、冷陰極素子の
材料や形状あるいは製法に制限はない。従って、例えば
表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型などの
冷陰極素子を用いることができる。

【０１２８】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。即
ち、ＦＥ型ではエミッタコーンとゲート電極の相対位置
や形状が電子放出特性を大きく左右するため極めて高精
度の製造技術を必要とするが、これは大面積化や製造コ
ストの低減を達成するには不利な要因となる。またＭＩ
Ｍ型では、絶縁層と上電極の膜厚を薄くてしかも均一に
する必要があるが、これも大面積化や製造コストの低減
を達成するには不利な要因となる。その点、表面伝導型
放出素子は比較的製造方法が単純なため、大面積化や製
造コストの低減が容易である。また、本願発明者らは、
表面伝導型放出素子の中でも、電子放出部もしくはその
周辺部を微粒子膜から形成したものがとりわけ電子放出
特性に優れ、しかも製造が容易に行えることを見出して
いる。従って、高輝度で大画面の画像表示装置のマルチ
電子源に用いるには最も好適であると言える。そこで、
上記実施の形態の表示パネル１０００においては、電子
放出部もしくはその周辺部を微粒子膜から形成した表面
伝導型放出素子を用いた。そこで、まず好適な表面伝導
型放出素子について基本的な構成と製法および特性を説
明し、その後で多数の素子を単純マトリクス配線したマ
ルチ電子源の構造について述べる。

【０１２９】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【０１３０】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図１０に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図（ａ）および断
面図（ｂ）である。図中、１１０１は基板、１１０２と
１１０３は素子電極、１１０４は導電性薄膜、１１０５
は通電フォーミング処理により形成した電子放出部、１
１１３は通電活性化処理により形成した薄膜である。

【０１３１】この基板１１０１としては、例えば、石英
ガラスや青板ガラスをはじめとする各種ガラス基板や、
アルミナをはじめとする各種セラミクス基板、或いは上
述の各種基板上に、例えばＳｉＯ2を材料とする絶縁層
を積層した基板などを用いることができる。また、基板
１１０１上に基板面と平行に対向して設けられた素子電
極１１０２と１１０３は、導電性を有する材料によって
形成されている。例えば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，
Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金
属、あるいはこれらの金属の合金、あるいはＩｎ2Ｏ3−
ＳｎＯ2をはじめとする金属酸化物、ポリシリコンなど
の半導体、などの中から適宜材料を選択して用いればよ
い。電極を形成するには、例えば真空蒸着などの製膜技
術とフォトリソグラフィ、エッチングなどのパターニン
グ技術を組み合わせて用いれば容易に形成できるが、そ
れ以外の方法（例えば印刷技術）を用いて形成してもさ
しつかえない。

【０１３２】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、中でも表示装置に応用するために好まし
いのは数マイクロメータより数十マイクロメータの範囲
である。また、素子電極の厚さｄについては、通常は数
百オングストロームから数マイクロメータの範囲から適
当な数値が選ばれる。

【０１３３】また、導電性薄膜１１０４の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜（島状の集合体も含む）の
ことをさす。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なり合った構造が観測される。

【０１３４】この微粒子膜に用いた微粒子の粒径は、数
オングストロームから数千オングストロームの範囲に含
まれるものであるが、中でも好ましいのは１０オングス
トロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、素子電極１１０２
あるいは１１０３と電気的に良好に接続するのに必要な
条件、後述する通電フォーミングを良好に行うのに必要
な条件、微粒子膜自身の電気抵抗を後述する適宜の値に
するために必要な条件、などである。具体的には、数オ
ングストロームから数千オングストロームの範囲のなか
で設定するが、なかでも好ましいのは１０オングストロ
ームから５００オングストロームの間である。

【０１３５】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａ
ｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3，などをはじめと
する酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，
ＹＢ4 ，ＧｄＢ4などをはじめとする硼化物や、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじ
めとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮなどをはじ
めとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半
導体や、カーボンなどがあげられ、これらの中から適宜
選択される。

【０１３６】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【０１３７】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１０の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【０１３８】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は導電性薄膜１１０４に対して、後述する
通電フォーミングの処理を行うことにより形成する。こ
の亀裂内には、数オングストロームから数百オングスト
ロームの粒径の微粒子を配置する場合がある。なお、実
際の電子放出部の位置や形状を精密かつ正確に図示する
のは困難なため、図１０においては模式的に示した。

【０１３９】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。この薄膜１１１３は、単結晶グラファイ
ト、多結晶グラファイト、非晶質カーボン、のいずれか
か、もしくはその混合物であり、膜厚は５００［オング
ストローム］以下とするが、３００［オングストロー
ム］以下とするのがさらに好ましい。

【０１４０】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１０においては模式
的に示した。また、平面図（ａ）においては、薄膜１１
１３の一部を除去した素子を図示した。

【０１４１】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。

【０１４２】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメータ］とした。また
微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、
微粒子膜の厚さは約１００［オングストローム］、幅Ｗ
は１００［マイクロメータ］とした。

【０１４３】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図１１（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図１０と同一である。

【０１４４】１）まず、図１１（ａ）に示すように、基
板１１０１上に素子電極１１０２および１１０３を形成
する。これら素子電極１１０２，１１０３を形成するに
あたっては、予め基板１１０１を洗剤、純水、有機溶剤
を用いて十分に洗浄した後、素子電極１１０２，１１０
３の材料を堆積させる。この堆積する方法としては、例
えば、蒸着法やスパッタ法などの真空成膜技術を用れば
よい。）その後、堆積した電極材料を、フォトリソグラ
フィ・エッチング技術を用いてパターニングして（ａ）
に示した一対の素子電極（１１０２と１１０３）を形成
する。

【０１４５】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。この導電性薄膜１１０４を
形成するにあたっては、まず前記（ａ）の基板に有機金
属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を
成膜した後、フォトリソグラフィ・エッチングにより所
定の形状にパターニングする。ここで、有機金属溶液と
は、導電性薄膜に用いる微粒子の材料を主要元素とする
有機金属化合物の溶液である。（具体的には、本実施の
形態では主要元素としてＰｄを用いた。また、実施の形
態では塗布方法として、ディッピング法を用いたが、そ
れ以外の例えばスピンナー法やスプレー法を用いてもよ
い。） また、微粒子膜で作られる導電性薄膜１１０４の成膜方
法としては、本実施の形態で用いた有機金属溶液の塗布
による方法以外の、例えば真空蒸着法やスパッタ法、あ
るいは化学的気相堆積法などを用いる場合もある。

【０１４６】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。この通電フォ
ーミング処理とは、微粒子膜で作られた導電性薄膜１１
０４に通電を行って、その一部を適宜に破壊、変形、も
しくは変質せしめ、電子放出を行うのに好適な構造に変
化させる処理のことである。微粒子膜で作られた導電性
薄膜のうち電子放出を行うのに好適な構造に変化した部
分（即ち、電子放出部１１０５）においては、薄膜に適
当な亀裂が形成されている。なお、電子放出部１１０５
が形成される前と比較すると、形成された後は素子電極
１１０２と１１０３の間で計測される電気抵抗は大幅に
増加する。

【０１４７】この通電方法をより詳しく説明するため
に、図１２にフォーミング用電源１１１０から印加する
適宜の電圧波形の一例を示す。微粒子膜で作られた導電
性薄膜１１０４をフォーミングする場合には、パルス状
の電圧が好ましく、本実施の形態の場合には、同図に示
したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ
２で連続的に印加した。その際には、三角波パルスの波
高値Ｖｐｆを、順次昇圧した。また、電子放出部１１０
５の形成状況をモニタするためのモニタパルスＰｍを適
宜の間隔で三角波パルスの間に挿入し、その際に流れる
電流を電流計１１１１で計測した。

【０１４８】本実施の形態においては、例えば１０のマ
イナス５乗［torr］程度の真空雰囲気下において、例え
ばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０
［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１
［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加す
るたびに１回の割りで、モニタパルスＰｍを挿入した。
ここでフォーミング処理に悪影響を及ぼすことがないよ
うに、モニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定
した。そして、素子電極１１０２と１１０３の間の電気
抵抗が１×１０の６乗［Ω］になった段階、即ち、モニ
タパルス印加時に電流計１１１１で計測される電流が１
×１０のマイナス７乗［Ａ］以下になった段階で、フォ
ーミング処理にかかわる通電を終了した。

【０１４９】なお、上記の方法は、本実施の形態の表面
伝導型放出素子に関する好ましい方法であり、例えば微
粒子膜の材料や膜厚、或いは素子電極間隔Ｌなど表面伝
導型放出素子の設計を変更した場合には、それに応じて
通電の条件を適宜変更するのが望ましい。

【０１５０】４）次に、図１１（ｄ）に示すように、活
性化用電源１１１２から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。この通電活性化処理とは、前
記通電フォーミング処理により形成された電子放出部１
１０５に適宜の条件で通電を行って、その近傍に炭素も
しくは炭素化合物を堆積せしめる処理のことである。
（図においては、炭素もしくは炭素化合物よりなる堆積
物を部材１１１３として模式的に示した）。なお、通電
活性化処理を行うことにより、行う前と比較して、同じ
印加電圧における放出電流を典型的には１００倍以上に
増加させることができる。

【０１５１】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［torr］の範囲内の真空雰囲気中で、
電圧パルスを定期的に印加することにより、真空雰囲気
中に存在する有機化合物を起源とする炭素もしくは炭素
化合物を堆積させる。堆積物１１１３は、単結晶グラフ
ァイト、多結晶グラファイト、非晶質カーボン、のいず
れかか、もしくはその混合物であり、膜厚は５００［オ
ングストローム］以下、より好ましくは３００［オング
ストローム］以下である。

【０１５２】この通電方法をより詳しく説明するため
に、図１３（ａ）に、活性化用電源１１１２から印加す
る適宜の電圧波形の一例を示す。本実施の形態において
は、一定電圧の矩形波を定期的に印加して通電活性化処
理を行ったが、具体的には，矩形波の電圧Ｖａｃは１４
［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４
は１０［ミリ秒］とした。尚、上述の通電条件は、本実
施の形態の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。

【０１５３】図１１（ｄ）に示す１１１４は該表面伝導
型放出素子から放出される放出電流Ｉeを捕捉するため
のアノード電極で、直流高電圧電源１１１５および電流
計１１１６が接続されている。なお、基板１１０１を、
表示パネル１０００の中に組み込んでから活性化処理を
行う場合には、表示パネル１０００の蛍光面をアノード
電極１１１４として用いる。活性化用電源１１１２から
電圧を印加する間、電流計１１１６で放出電流Ｉeを計
測して通電活性化処理の進行状況をモニタし、活性化用
電源１１１２の動作を制御する。電流計１１１６で計測
された放出電流Ｉeの一例を図１３（ｂ）に示すが、活
性化電源１１１２からパルス電圧を印加しはじめると、
時間の経過とともに放出電流Ｉeは増加するが、やがて
飽和してほとんど増加しなくなる。このように、放出電
流Ｉeがほぼ飽和した時点で活性化用電源１１１２から
の電圧印加を停止し、通電活性化処理を終了する。

【０１５４】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。

【０１５５】以上のようにして、図１１（ｅ）に示す平
面型の表面伝導型放出素子を製造した。

【０１５６】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。

【０１５７】図１４は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜である。

【０１５８】この垂直型が先に説明した平面型と異なる
点は、素子電極のうちの片方（１２０２）が段差形成部
材１２０６上に設けられており、導電性薄膜１２０４が
段差形成部材１２０６の側面を被覆している点にある。
従って、前記図１０（ａ）の平面型における素子電極間
隔Ｌは、垂直型においては段差形成部材１２０６の段差
高Ｌｓとして設定される。なお、基板１２０１、素子電
極１２０２および１２０３、微粒子膜を用いた導電性薄
膜１２０４については、前記平面型の説明中に列挙した
材料を同様に用いることが可能である。また、段差形成
部材１２０６には、例えばＳｉＯ2のような電気的に絶
縁性の材料を用いる。

【０１５９】次に、垂直型の表面伝導型放出素子の製法
について説明する。図１５（ａ）〜（ｆ）は、製造工程
を説明するための断面図で、各部材の表記は前記図１４
と同一である。

【０１６０】１）まず、図１５（ａ）に示すように、基
板１２０１上に素子電極１２０３を形成する。

【０１６１】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、例えばＳｉＯ2をスパッタ法で積層すればよいが、
例えば真空蒸着法や印刷法などの他の成膜方法を用いて
もよい。

【０１６２】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【０１６３】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、例えばエッチング法を用いて除去し、素子
電極１２０３を露出させる。

【０１６４】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、例えば塗布法などの
成膜技術を用いればよい。

【０１６５】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図１１（ｃ）を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい。） ７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図１１（ｄ）を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。）以上のよう
にして、図１５（ｆ）に示す垂直型の表面伝導型放出素
子を製造した。

【０１６６】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。

【０１６７】図１６に、表示装置に用いた素子の、（放
出電流Ｉe）対（素子印加電圧Ｖf）特性、および（素子
電流Ｉｆ）対（素子印加電圧Ｖf）特性の典型的な例を
示す。なお、放出電流Ｉeは素子電流Ｉｆに比べて著し
く小さく、同一尺度で図示するのが困難であるうえ、こ
れらの特性は素子の大きさや形状等の設計パラメータを
変更することにより変化するものであるため、２本のグ
ラフは各々任意単位で図示した。本実施の形態の表示装
置に用いた素子は、放出電流Ｉeに関して以下に述べる
３つの特性を有している。

【０１６８】第一に、ある電圧（これを閾値電圧Ｖthと
呼ぶ）以上の大きさの電圧を素子に印加すると急激に放
出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電
圧では放出電流Ｉeはほとんど検出されない。すなわ
ち、放出電流Ｉeに関して、明確な閾値電圧Ｖthを持っ
た非線形素子である。

【０１６９】第二に、放出電流Ｉeは素子に印加する電
圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉe
の大きさを制御できる。

【０１７０】第三に、素子に印加する電圧Ｖfに対して
素子から放出される電流Ｉeの応答速度が速いため、電
圧Ｖfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１７１】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。例
えば多数の素子を表示画面の画素に対応して設けた表示
装置において、第一の特性を利用すれば、表示画面を順
次走査して表示を行うことが可能である。即ち、駆動中
の素子には所望の発光輝度に応じて閾値電圧Ｖth以上の
電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖth
未満の電圧を印加する。駆動する素子を順次切り替えて
ゆくことにより、表示画面を順次走査して表示を行うこ
とが可能である。

【０１７２】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１７３】（多数素子を単純マトリクス配線したマル
チ電子源の構造）次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。

【０１７４】図１７に示すのは、前記図８の表示パネル
１０００に用いたマルチ電子源の平面図である。基板上
には、前記図１０で示したものと同様な表面伝導型放出
素子が配列され、これらの素子は行配線電極１００３と
列配線電極１００４により単純マトリクス状に配線され
ている。行配線電極１００３と列配線電極１００４の交
差する部分には、電極間に絶縁層（不図示）が形成され
ており、電気的な絶縁が保たれている。

【０１７５】図１７のＡ−Ａ’に沿った断面を、図１８
に示す。

【０１７６】なお、このような構造のマルチ電子源は、
予め基板上に行配線電極１００３、列配線電極１００
４、電極間絶縁層（不図示）、および表面伝導型放出素
子の素子電極と導電性薄膜を形成した後、行配線電極１
００３および列配線電極１００４を介して各素子に給電
して通電フォーミング処理と通電活性化処理を行うこと
により製造した。

【０１７７】各表面伝導型放出素子の特性は、前述した
通電フォーミング処理や通電活性化処理の影響を強く受
ける。特に通電フォーミング処理は、微粒子膜で作られ
た導電性薄膜１１０４に通電を行って、その一部を適宜
に破壊、変形、もしくは変質せしめ、電子放出を行うの
に好適な構造に変化させる処理のことである。この微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に亀裂が形成されていることにつ
いては前述した通りである。

【０１７８】個々の表面伝導型放出素子の電子放出特性
は、この亀裂の形成状態とも関係があるため、表示パネ
ル１０００の電子放出特性は通電フォーミング処理と強
い相関があり、更には電子の放出特性とも相関がある。

【０１７９】図１９は、表面伝導型放出素子の導電性薄
膜の抵抗値を横軸に、放出電流を縦軸としてそれらの関
係をプロットした図である。なお、同図ではこれらの特
性は素子の大きさや形状等の設計パラメータを変更する
ことにより変化するものであるため、グラフは両軸とも
任意単位で図示した。

【０１８０】図２０は、本実施の形態における電子源の
製造装置の構成を表すブロック図である。

【０１８１】同図において、５０００は導電性薄膜状態
（導電性薄膜が塗布されて通電フォーミングされる前）
のマルチ電子源を表し、これが通電フォーミング処理を
受けることにより、導電性薄膜上に亀裂が生成されたマ
ルチ電子源５００１になる。以下では通電フォーミング
処理を施す前の状態のマルチ電子源を「導電性薄膜状態
のマルチ電子源」と呼ぶことにする。

【０１８２】本実施の形態の製造装置では、マルチ電子
源５０００は通電フォーミング処理に先立って図１７に
図示の行配線１００３、列配線１００４、電極間絶縁
層、素子電極、導電性薄膜を基板（リアプレート）上に
形成した後、本実施の形態の抵抗測定装置５０１３のコ
ンタクトプローブ上に設置され、測定回路５０１２（前
述の測定回路４０１３に相当）によって前述した測定が
行われる。

【０１８３】この抵抗測定に際しては、被測定基板（マ
ルチ電子源５０００）の行配線１００３及び列配線１０
０４は、前述の実施の形態でも説明したように、コンタ
クトプローブを介して測定回路５０１２に接続される。
こうして接続された状態では、コンタクトプローブのプ
ローブ針４０９１は行配線及び列配線の両端部だけでは
なく、その略中央部でも接続される。

【０１８４】被測定基板上の表面伝導型放出素子は、ｍ
本の行配線１００３とｎ本の列配線１００４により単純
マトリクス配線されている。本実施の形態ではｎ＝３０
７２、ｍ＝１０２４に選んだことは先にも述べた。行配
線１００３の配線抵抗は行ごとに異なるが、実際に測定
を行ったところ、１本当たり約８Ω〜１０Ωであり、列
配線１００４の配線抵抗は、同じく列ごとに異なるが、
同じく１本あたり約２８〜３５Ωであった。

【０１８５】また導電性薄膜状態のマルチ電子源の抵抗
値は、前述の図７で説明した計測法によれば、Ｒx1＝６
〜８Ωであったため、この導電性薄膜状態の素子の抵抗
値は概ね６ｋ〜９ｋΩであると見積もった。しかし、本
発明の課題の根本的な原因の一つとして挙げられる配線
抵抗上での電圧降下は、導電性薄膜状態の素子の抵抗値
が小さいほど大きくなる傾向があるから、コンタクトプ
ローブを設計する上では、測定対象となる導電性薄膜状
態の素子の抵抗値を約５ｋΩと見積もることで測定誤差
に対するマージンをとった。

【０１８６】コンタクトプローブのプローブ針４０９１
の本数としては、前述したパラメータ（行配線の抵抗
値、列配線の抵抗値、導電性薄膜状態の素子の抵抗値な
ど）を考慮して、前述の実施の形態で説明したように、
コンピュータシミュレーションによって行配線、及び列
配線の配線抵抗上での電圧降下を見積もり、検討を行っ
た。それによると、各配線上の電圧降下に起因する、電
圧の最大箇所と最小箇所の電位差を３％以内に抑えるた
めには、少なくとも同一の行配線に対して６本、同一の
列配線に対しても６本配置する必要があることがわかっ
た。なお、プローブ針４０９１を設けた位置は、各配線
の両端に２本と、残りのプローブ針を配線をほぼ均等に
分割する位置とした。

【０１８７】本願発明者らは以上のような見積もりに基
づいて、コンタクトプローブを設計作成し、被測定基板
上に配置された導電性薄膜状態のマルチ電子源の抵抗値
を測定した。

【０１８８】こうして測定が終了し、演算部５０１０に
より演算が行なわれ、各表面伝導型放出素子のフォーミ
ング前の抵抗値が獲得されると、その測定した抵抗値デ
ータは通電フォーミング装置５０２０に送られる。

【０１８９】この測定終了後、マルチ電子源５０００は
図８を参照して説明した側壁１００６、フェースプレー
ト１００７などとともに封着され、気密容器を形成し
て、通電フォーミング処理装置５０２０にロードして通
電フォーミング処理を施した。この通電フォーミング処
理が施される際には、気密容器内は、例えば１×１０の
−５乗［torr］の真空度に真空排気した。

【０１９０】本実施の形態の通電フォーミング処理装置
５０２０は、マルチ電子源を製造する際の通電フォーミ
ングの一つの例として、同一行に配置されているＮ個の
導電性薄膜状態のマルチ電子源を同一期間内にフォーミ
ングしていく方法を取った。即ち、選択している行に配
置されているｎ個の素子の通電フォーミング処理を終了
すると、選択行を切り替えて、別の行の通電フォーミン
グ処理をするというプロセスを繰り返して、全行に対し
て通電フォーミング処理を施した。

【０１９１】この通電フォーミング処理は多数素子を単
純マトリクス配線したマルチ電子源を作製する際でも図
１２で説明したように徐々に通電する電圧波形の波高値
を増加させ、印加することで達成できる。ただし、電圧
を印加する際には図１１（ｃ）のように電圧を供給する
ことはできないため、ｍ本の行配線、ｎ本の列配線から
電圧を供給して通電フォーミング処理を行った。

【０１９２】以下に、フォーミング電圧の印加制御の一
例を示す。本実施の形態の通電フォーミング処理装置５
０２０は、抵抗測定装置５０１３により測定された各素
子の抵抗値に基づいて、フォーミングの際の印加電圧を
調整した。即ち、通電フォーミングの際に、各素子に投
入される電力が一定になるように、フォーミング電圧を
操作してフォーミングを行った。

【０１９３】図２１〜図２３は、本実施の形態の電子源
製造装置におけるフォーミング処理をより詳細に説明す
るための図である。

【０１９４】図２１は本実施の形態の通電フォーミング
処理装置５０２０の外観と、この装置５０２０とマルチ
電子源５０００との接続を説明するための図である。

【０１９５】ｍ本の行配線の端子Ｄx1〜Ｄxmは、その一
方の端子がＹＬドライバ２１００に接続され、もう一方
の端部がＹＲドライバ２１０１に接続される。また列配
線の端子Ｄy1〜ＤynはＸドライバ２１０２に接続され
る。ＹＬドライバ２１００、ＹＲドライバ２１０１はｍ
本の行配線に対して通電フォーミング処理を行うための
電圧を印加する回路である。同様に、Ｘドライバ２１０
２はｎ本の列配線にそれぞれ独立に通電フォーミング処
理を行うための電圧を印加する回路である。

【０１９６】ＹＬドライバ２１００、ＹＲドライバ２１
０１及びＸドライバ２１０２に対してタイミング信号Ｔ
s1〜Ｔs2を出力して、これら行及び列配線に電圧を印加
するタイミングを制御するとともに、ＹＬドライバ２１
００、ＹＲドライバ２１０１及びＸドライバ２１０２の
各チャンネルの出力電圧である三角波の波高値をＶs1〜
Ｖs2によりコントロールする。

【０１９７】また通電フォーミング処理装置５０２０に
は、本実施の形態の抵抗測定装置５０１３で測定された
導電性薄膜状態のマルチ電子源５０００の抵抗値がロー
ドされてＲＡＭ２１０４に記憶されている。従って、コ
ントローラ２１０３は、通電フォーミング処理を行う際
の通電フォーミングを行う行配線を切り替える時点で、
ＲＡＭ２１０４から次に通電フォーミングを行う行配線
の導電性薄膜の抵抗値をロードし、それに基づいて電圧
値Ｖs1〜Ｖs2を決定して出力する。

【０１９８】図２２（Ａ）は、１行目の行配線１００３
に接続されている素子を通電フォーミングしているある
瞬間の電圧の印加状態を説明するための図である。

【０１９９】また図２２（Ｂ）は、後述するモニタパル
スを投入している際の電圧の印加状態と、モニタ電流Ｉ
x1〜Ｉxnを説明するための図である。

【０２００】図２２に示されるように、行配線１００３
に接続されている素子群をフォーミングする際には、そ
の行配線１００３には負の波高値のフォーミングパルス
Ｖy1（図中では、負の波高値の三角波として記述）を印
加する。そして列配線１００４には、行配線１００３と
は反対の極性をもつトリミングパルスＶx1〜ＶxN（図中
では正の波高値の三角波として記述）を印加した。即
ち、選択されている行配線に接続された素子には、その
素子が配置されている行配線と列配線の間の電位差に相
当する電圧が供給されることになる。尚、ここで前記ト
リミングパルスＶx1〜ＶxNは、導電性薄膜の抵抗値に合
わせて各列ごとに波高値が制御される。

【０２０１】図２３は、１行目の行配線１００３に接続
されている素子を通電フォーミングしている際のタイミ
ングチャートを表している。

【０２０２】同図では、電圧Ｖy1は１行目の行配線に印
加している電圧、Ｖx1〜ＶxNをそれぞれｎ個の列配線１
００４に印加している電圧として、横軸を時間、縦軸を
電圧として表した。この電圧Ｖy1としては、例えばパル
ス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０［ミリ
秒］とし、波高値Ｖｐｆを１パルスごとに０．１［Ｖ］
（＝ΔＶｐｆとする）ずつ大きくした。Ｖｐｆの初期値
Ｖｐｆ０は本実施の形態では０．１［Ｖ］とした。ここ
で各列配線１００４に印加するトリミングパルスの波高
値を現在フォーミングしている行配線に接続されている
素子の抵抗値に基づいて、該素子に対して同じ電力が投
入されるように各列配線ごとに波高値を制御した。

【０２０３】ここで、フォーミングときの電力は、（印
加電圧の２乗）／（素子のフォーミング前抵抗値）で示
される。即ち、現在１行目を通電フォーミングしている
とすると、図２３に示すように、各列配線１００４に印
加するトリミングパルスの波高値をそれぞれＶxp1〜Ｖx
pnとするとき、

【０２０４】

【数５】

【０２０５】ただし、ここでｒd（ｉ，ｊ）＝（ｉ行、
ｊ行に接続されている導電性薄膜状態の素子の抵抗）、
ｉ＝１，２，…Ｎ、そしてｊ＝１，２，…Ｍとなるよう
にＶx1〜ＶxNを計算して、電圧を印加した。

【０２０６】但し、上記式５の一番右辺の項のｒdmは、
ｒd（ｉ，ｊ），ｉ＝１，２，…Ｎ、ｊ＝１，２，…Ｍ
の平均値である。

【０２０７】波高値Ｖxp1〜Ｖxpnの値の計算はコントロ
ーラ２１０３で行った。このコントローラ２１０３は、
計算した波高値に基づいて、電圧Ｖs2によりＸドライバ
２１０２の各チャンネルの波高値を制御した。

【０２０８】この通電フォーミング処理装置５０２０
は、現在フォーミングしている行のフォーミングが完了
したかどうかを判断するために、三角波を５パルス印加
するたびに１回の割合でモニタパルスＰｍを挿入した。

【０２０９】ここではフォーミング処理に悪影響を及ぼ
すことがないように、このモニタパルスの電圧Ｖｐｍは
−０．１［Ｖ］に設定した。このモニタパルス投入時
は、Ｘドライバ２１０２は、各列配線１００４を介して
流れる電流Ｉxz1〜Ｉxn（図２２に図示）を測定する。
そして、モニタパルス印加時のＩx1〜Ｉxnが計測される
電流が全て１×１０のマイナス７乗［Ａ］以下になった
段階で、選択する行配線１００３を切り替えて、次の行
の通電フォーミング処理に移行する。そして以上の作業
を繰り返すことにより、フォーミング処理にかかわる通
電を終了した。

【０２１０】図２４は、本実施の形態の通電フォーミン
グ処理装置５０２０におけるコントローラ２１０３処理
の流れを示すフローチャートである。

【０２１１】まずステップＳ１１において、通電フォー
ミングを行う行の行番号を指定するポインタｊを“１”
に設定する。続いてステップＳ１２に進み、ポインタｊ
で示される行配線の抵抗値をＲＡＭ２１０４からロード
する。次にステップＳ１３に進み、ポインタｊに基づい
て選択した行配線に印加するフォーミングパルスの波高
値の初期化を行ない、カウンタＣＮＴの値を“１”に設
定する。

【０２１２】次にステップＳ１４に進み、各列配線１０
０４に印加するトリミングパルスの波高値Ｖxp1〜Ｖxpn
を計算する。そしてステップＳ１５に進み、図２３のタ
イミングチャートで示したように、選択された行配線１
００３にフォーミングパルスを、列配線１００４にトリ
ミングパルスを出力する。そしてステップＳ１６では、
カウンタＣＮＴの値が“５”であるかどうかを調べ、
“５”なければステップＳ１９に進み、カウンタＣＮＴ
に“１”を加算し、更に電圧ＶpfをΔＶpfだけ増加させ
てステップＳ１４に進み、前述の処理を繰り返す。

【０２１３】こうしてカウンタＣＮＴの値が“５”にな
った場合はステップＳ１７に進み、フォーミングが完了
したかどうかを確認するためのモニタパルスＰｍを、そ
の選択している行配線に印加して、フォーミングが完了
しているかどうかを判断する。ここでフォーミングがま
だ終了していない場合にはステップＳ２０に進み、カウ
ンタＣＮＴの値を“１”にセットし、電圧Ｖpfをさらに
増加させてステップＳ１４に進み、前述の処理を繰返
す。

【０２１４】こうして、その行配線に接続された素子の
フォーミングが完了した場合はステップＳ１８に進み、
現在フォーミングをした行番号を示すｊの値が、最終行
ｍに一致しているかどうかを判断する。ｍに一致しない
とき、即ち、最終行でない場合にはステップＳ２１に進
み、ポインタｊの値を＋１してステップＳ１２に進み、
次の行の通電フォーミングを行う。こうしてステップＳ
１８で、ｊ＝ｍとなった場合に通電フォーミングを終了
する。

【０２１５】このようにして、マルチ電子源の各素子抵
抗のばらつきに応じて、それら素子に印加するフォーミ
ング電圧を制御することにより、各素子に対してほぼ均
一なフォーミングを行うことができる。

【０２１６】以上説明したように本実施の形態の抵抗測
定装置を用いることにより、導電性薄膜状態のマルチ電
子源の抵抗値を正確に測定し、それに基づいて通電フォ
ーミング処理を行うことができるため、より電子放出特
性の優れたマルチ電子源及び画像表示装置を作製するこ
とが可能となった。

【０２１７】以上説明したように本実施の形態によれ
ば、単純マトリクス構造に配置された抵抗性素子の抵抗
値を測定する際に問題となっていた、配線抵抗での電圧
降下の影響による誤差を低減することができ、非常に正
確に抵抗性素子の抵抗値を測定することができた。

【０２１８】また本実施の形態によれば、単純マトリク
ス状に配置された導電性薄膜状態の表面伝導型放出素子
の抵抗値を上述した抵抗測定方法を実行することにより
測定し、その抵抗値に基づいて、通電フォーミング処理
を行う際の印加電圧を制御することでより、マルチ電子
源の各素子に対して均一な通電フォーミングを行うこと
ができた。

【０２１９】そして、このように均一な通電フォーミン
グを行うことにより、電子放出特性の優れたマルチ電子
源及び、それを用いた画像表示装置を作製することが可
能となった。

【０２２０】

【発明の効果】以上説明したように本発明によれば、マ
トリクス状に配置された抵抗性素子の抵抗値を配線抵抗
による電圧降下の影響を無くして正確に測定できるとい
う効果がある。

【０２２１】また本発明によれば、マトリクス状に配置
された導電性薄膜の抵抗値をより正確に測定し、それに
基づいてマトリクス状に配置された導電性薄膜に対して
適正な通電フォーミング処理を施すことにより導電性薄
膜に良好な電子放出部を形成して、特性のよい表面伝導
型放出素子を有する電子源を製造できるという効果があ
る。

【０２２２】

【図面の簡単な説明】

【図１】本発明の実施の形態における単純マトリクス配
線の構成を説明するための図である。

【図２】本実施の形態の抵抗測定装置を説明するための
外観斜視図である。

【図３】本実施の形態の抵抗測定装置におけるコンタク
トプローブと被測定基板との接続を説明するための図で
ある。

【図４】本実施の形態の抵抗測定装置の測定回路を説明
するための図である。

【図５】本実施の形態の抵抗測定装置における抵抗値測
定処理を示すフローチャートである。

【図６】本実施の形態の抵抗測定装置の演算用コンピュ
ータの構成を説明するブロック図である。

【図７】ライン抵抗値Ｒ×Ｌの測定方法を説明するため
の図である。

【図８】本実施形態におけるマルチ電子源を用いた表示
パネルの斜視図である。

【図９】本実施の形態の表示パネルのフェースプレート
上の蛍光体と黒色導電材の配置形態を説明する図であ
る。

【図１０】平面型の表面伝導型放出素子の構成を説明す
るための平面図（ａ）および断面図（ｂ）である。

【図１１】図１０の表面伝導型放出素子の製造工程を説
明するための図である。

【図１２】フォーミング用電源から印加する電圧波形の
一例を示す図である。

【図１３】表面伝導型放出素子に対する活性化処理を説
明する図である。

【図１４】垂直型の表面伝導型放出素子の模式的な断面
図である。。

【図１５】垂直型の表面伝導型放出素子の製造過程を説
明する図である。

【図１６】表示装置に用いた素子の（放出電流Ｉe）対
（素子印加電圧Ｖf）特性、及び、（素子電流Ｉｆ）対
（素子印加電圧Ｖf）特性の典型的な例を示す図であ
る。

【図１７】本実施の形態の表示パネルに適用したマルチ
電子源を表す図である。。

【図１８】図１７のＡ−Ａ’断面を表す断面図である。

【図１９】導電性薄膜状態の表面伝導型放出素子の抵抗
値と放出電流との関係を示すグラフ図である。

【図２０】マルチ電子源及び画像表示装置の作製プロセ
スを説明する図である。

【図２１】本実施の形態に係る通電フォーミング処理装
置を説明する図である。

【図２２】本実施の形態の通電フォーミング処理装置に
おける通電フォーミング電圧の印加方法を説明するため
の図である。

【図２３】本実施の形態の通電フォーミング処理装置に
おける通電フォーミング処理のタイミングチャートであ
る。

【図２４】本実施の形態の通電フォーミング処理装置に
おける通電フォーミング処理を示すフローチャートであ
る。

【図２５】本発明の課題であるコンタクトプローブの概
観を説明するための図である。

【図２６】本発明の課題で説明した抵抗測定装置の測定
回路を説明するための図である。

【図２７】本発明の課題である配線抵抗による電圧降下
を説明するための図である。

Claims (18)

【特許請求の範囲】
1. 【請求項１】 ｍ（ｍは正の整数）本の行配線とｎ（ｎ
   は正の整数）本の列配線とによりマトリクス状に配線さ
   れたｍ×ｎ個の抵抗性素子の抵抗を測定する抵抗測定装
   置であって、 前記行配線及び列配線のそれぞれの両端部と、前記両端
   部間の少なくとも一箇所以上で前記行配線及び／又は前
   記列配線のそれぞれに電気的に接続する複数のコンタク
   ト部を有するコンタクト手段と、 前記コンタクト手段の前記行配線及び列配線に接続され
   た前記コンタクト部からの信号線を各行配線及び各列配
   線ごとに短絡する短絡手段と、 前記短絡手段により短絡された列方向信号線群或いは行
   方向信号線群のいずれかを一方の信号線群を所定抵抗を
   介して接地し、他方の信号線群の信号線を順次選択して
   所定電圧を印加する電圧印加手段と、 前記電圧印加手段による各信号線への電圧印加に対応し
   て前記行及び列配線に接続された前記コンタクト部にお
   ける電圧を測定する電圧測定手段と、 前記電圧測定手段により測定された電圧値に基づいて前
   記複数の抵抗性素子の各々の抵抗値を算出する抵抗値算
   出手段と、を有することを特徴とする抵抗測定装置。
2. 【請求項２】 請求項１に記載の抵抗測定装置であっ
   て、前記抵抗値算出手段は、前記電圧測定手段により測
   定される電圧に基づいて、前記抵抗性素子の各々の抵抗
   値を未知数とする以下の、ｍ個のｎ元１次方程式である
   節点解析方程式を用いて前記複数の抵抗性素子の各々の
   抵抗値を算出することを特徴とする。 【数１】 ｒd（ｉ，ｊ）：ｉ番目の列配線、ｊ番目の行配線に接
   続された抵抗性素子の抵抗値 Ｖi(i)k：ｋ番目の列配線を選択して電圧を印加したと
   きのｉ番目の列配線の電圧 Ｖo(j)k：ｋ番目の列配線を選択して電圧を印加したと
   きのｊ番目の行配線の電圧 Ｉo(j)k：ｋ番目の列配線を選択して電圧を印加したと
   きのｊ番目の行配線の電流 である。
3. 【請求項３】 請求項１又は２に記載の抵抗測定装置で
   あって、前記電圧印加手段は、前記他方の信号線群のう
   ち、選択されていない信号線のそれぞれを所定の抵抗値
   を有する抵抗を介して接地することを特徴とする。
4. 【請求項４】 請求項１又は２に記載の抵抗測定装置で
   あって、前記電圧印加手段は、前記他方の信号線群のう
   ち、選択されていない信号線同士を互いに短絡し所定の
   抵抗値を有する抵抗を介して接地することを特徴とす
   る。
5. 【請求項５】 請求項１乃至４のいずれか１項に記載の
   抵抗測定装置であって、前記電圧測定手段は、 前記電圧印加手段による各信号線への電圧印加に対応し
   て前記行配線に接続されたコンタクト部からの信号線を
   順次選択する行方向信号選択手段と、 前記電圧印加手段による各信号線への電圧印加に対応し
   て前記列配線に接続されたコンタクト部からの信号線を
   順次選択する列方向信号選択手段と、 前記行方向及び列方向信号選択手段により選択された各
   信号線の電圧を測定する手段とを有することを特徴とす
   る。
6. 【請求項６】 請求項１乃至５のいずれか１項に記載の
   抵抗測定装置であって、前記複数の抵抗性素子は表面伝
   導型放出素子の電子放出部を形成する導電性薄膜である
   ことを特徴とする。
7. 【請求項７】 ｍ（ｍは正の整数）本の行配線とｎ（ｎ
   は正の整数）本の列配線とによりマトリクス状に配線さ
   れたｍ×ｎ個の抵抗性素子の抵抗を測定する抵抗測定方
   法であって、 前記行配線及び列配線のそれぞれの両端部と、前記両端
   部間の少なくとも一箇所以上で前記行配線及び／又は前
   記列配線のそれぞれに電気的にコンタクト部を接続する
   コンタクト工程と、 前記行配線及び列配線に接続された複数のコンタクト部
   からの信号線を各行配線及び各列配線ごとに短絡する短
   絡工程と、 これら短絡された行方向の信号線群を所定抵抗を介して
   接地し、列方向の信号線群の各信号線を順次選択して所
   定電圧を印加する工程と、 前記各信号線への電圧印加に対応して前記行及び列配線
   に接続された前記コンタクト部における電圧を測定する
   電圧測定工程と、 測定された電圧値に基づいて前記複数の抵抗性素子の各
   々の抵抗値を算出することを特徴とする抵抗測定方法。
8. 【請求項８】 請求項７に記載の抵抗測定方法であっ
   て、前記抵抗値の算出は、前記測定される電圧に基づい
   て、前記抵抗性素子の各々の抵抗値を未知数とする以下
   の、ｍ個のｎ元１次方程式である節点解析方程式を用い
   て算出することを特徴とする。 【数２】 ｒd（ｉ，ｊ）：ｉ番目の列配線、ｊ番目の行配線に接
   続された抵抗性素子の抵抗値 Ｖi(i)k：ｋ番目の列配線を選択して電圧を印加したと
   きのｉ番目の列配線の電圧 Ｖo(j)k：ｋ番目の列配線を選択して電圧を印加したと
   きのｊ番目の行配線の電圧 Ｉo(j)k：ｋ番目の列配線を選択して電圧を印加したと
   きのｊ番目の行配線の電流 である。
9. 【請求項９】 請求項７又は８に記載の抵抗測定方法で
   あって、前記列方向の信号線のうち、選択されていない
   信号線のそれぞれを所定の抵抗値を有する抵抗を介して
   接地することを特徴とする。
10. 【請求項１０】 請求項７又は８に記載の抵抗測定方法
    であって、前記列方向の信号線のうち、選択されていな
    い信号線同士を互いに短絡し所定の抵抗値を有する抵抗
    を介して接地することを特徴とする。
11. 【請求項１１】 請求項７乃至１０のいずれか１項に記
    載の抵抗測定方法であって、前記電圧の測定は、 前記各信号線への電圧印加に対応して前記行配線に接続
    されたコンタクト部からの信号線を順次選択し、前記各
    信号線への電圧印加に対応して前記列配線に接続された
    コンタクト部からの信号線を順次選択し、前記行方向及
    び列方向信号選択手段により選択された各信号線の電圧
    を測定して実行されることを特徴とする。
12. 【請求項１２】 請求項７乃至１１のいずれか１項に記
    載の抵抗測定方法であって、前記複数の抵抗性素子は表
    面伝導型放出素子の電子放出部を形成する導電性薄膜で
    あることを特徴とする。
13. 【請求項１３】 マトリクス状に配線された複数の導電
    性薄膜に通電フォーミング処理を施して複数の表面伝導
    型放出素子を配設した電子源を製造する製造装置であっ
    て、 請求項１乃至６のいずれか１項に記載の抵抗測定装置
    と、 前記抵抗測定装置により測定された前記導電性薄膜の個
    々の抵抗値に基づいて、前記通電フォーミング処理にお
    けるフォーミング電圧の印加を制御する制御手段と、を
    備えることを特徴とする電子源の製造装置。
14. 【請求項１４】 請求項１３に記載の電子源の製造装置
    であって、 前記制御手段は、フォーミング対象の導電性薄膜の抵抗
    値に基づいて前記通電フォーミング処理におけるフォー
    ミング電圧の波高値を制御することを特徴とする。
15. 【請求項１５】 請求項１４に記載の電子源の製造装置
    であって、前記制御手段は、前記フォーミング電圧の波
    高値を、それを印加することによって発生するピーク電
    力がマトリクス状のすべての導電性薄膜において略一定
    となるよう制御することを特徴とする。
16. 【請求項１６】 マトリクス状に配線された複数の導電
    性薄膜に通電フォーミング処理を施して複数の表面伝導
    型放出素子を配設した電子源を製造する製造方法であっ
    て、 請求項７乃至１２のいずれか１項に記載の抵抗測定方法
    により前記複数の導電性薄膜のそれぞれの抵抗値を測定
    する抵抗測定工程と、 前記抵抗測定工程により測定された前記導電性薄膜の個
    々の抵抗値に基づいて、前記通電フォーミング処理にお
    けるフォーミング電圧の印加を制御する制御工程と、を
    備えることを特徴とする電子源の製造方法。
17. 【請求項１７】 請求項１６に記載の電子源の製造方法
    であって、 前記制御工程では、フォーミング対象の導電性薄膜の抵
    抗値に基づいて前記通電フォーミング処理におけるフォ
    ーミング電圧の波高値を制御することを特徴とする。
18. 【請求項１８】 請求項１７に記載の電子源の製造方法
    であって、前記制御工程では、前記フォーミング電圧の
    波高値を、それを印加することによって発生するピーク
    電力がマトリクス状のすべての導電性薄膜において略一
    定となるよう制御することを特徴とする。