JPH11283387A - フラッシュromのオンボード書き込み装置 - Google Patents
フラッシュromのオンボード書き込み装置Info
- Publication number
- JPH11283387A JPH11283387A JP8670398A JP8670398A JPH11283387A JP H11283387 A JPH11283387 A JP H11283387A JP 8670398 A JP8670398 A JP 8670398A JP 8670398 A JP8670398 A JP 8670398A JP H11283387 A JPH11283387 A JP H11283387A
- Authority
- JP
- Japan
- Prior art keywords
- flash rom
- writing
- data
- control unit
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
断データの退避、学習値の初期化、CPUのリセットの
回避を目的とする。 【解決手段】 バッテリから直流電圧が供給される自動
車用の電子制御装置内に設けられるフラッシュROMの
オンボード書き込み装置に、制御プログラムを格納する
ための不揮発性メモリであるフラッシュROM42と、
フラッシュROMの実行により発生する学習データを格
納するための揮発性メモリであるRAMと、書き込み許
可電圧の出力後にフラッシュROMに制御プログラムを
オンボードで書き込みませるための書き込みデータを送
信する書き込みツール8と、フラッシュROMが配置さ
れている環境温度をモニタし且つ書き込みツールから書
き込みデータを受信して書き込みが適正に行われる温度
範囲で書き込みデータをフラッシュROMに書き込ませ
る制御部41、44、45とを備える。
Description
cessing Unit) に搭載されるフラッシュROM(Read On
ly Memory)のオンボード書き込み装置に関し、特に変更
書き込み時における、書き込み温度の保証、今まで蓄積
した学習データのうち診断データの退避、学習データの
初期化、CPUのリセットの回避に関する。
え可能なフラッシュROMが使用されている。このフラ
ッシュROMには制御プログラム、制御プログラムに用
いられるデータが格納されている。エンジンの制御等の
仕様の変更に伴いフラッシュROMに格納される制御プ
ログラム、データの書換えが必要となる。フラッシュR
OMの書換えはフラッシュROMを基板から取り外さず
に装着したままのオンボード上でこの書換えが行われ
る。
囲で行われる。また、フラッシュROMの制御プログラ
ムの実行により得られたフィードバックデータ、診断デ
ータ等の学習データはRAM(Random Access Memory)の
所定のアドレスに格納される。さらに、フラッシュRO
Mを制御するCPU(中央演算処理装置)はウオッチド
ックタイマにより異常が検知されるとリセットが行われ
る。CPUの異常により自動車の制御異常に至るのを回
避するためである。
ROMの書き込みの保証温度は使用温度範囲よりも狭い
場合がある。例えば、自動車の使用温度範囲が、例え
ば、−40℃から80℃とすると、フラッシュROMの
書き込みの保証温度は、例えば、0℃から70℃であ
る。このため、フラッシュROMの書き込み温度が−4
0℃から0℃、70℃から80℃の場合には書き込みが
保証されないことになるという第1の問題がある。保証
されない温度範囲でフラッシュROMの書き込みを行う
と、書き込み電荷が少なく、読み出し時に誤読み出しと
なるためである。なお、この問題は環境温度が最適に保
持されている工場、ディーラ等での書き込みを行う場合
には生じないが、反対に保証されない環境温度でディー
ラ等が書き込みを行う場合に生じる。
等を書き換えると、この書換え前後でフラッシュROM
からRAMにアクセスするアドレスが不一致となる場合
がある。書き換えられたフラッシュROMはRAMと正
確にアクセスができなくなり、折角RAMに格納された
学習データが使用できなくなるという第2の問題があ
る。それまでにRAMに蓄積され、使用に適しないデー
タが新たな制御プログラムの初期データとなって残ると
いう問題も付随的に生じる。
ム等の書き込み時にウオッチドックタイマによるCPU
のリセットがあると、書き込みが中断されてしまうとい
う第3の問題がある。したがって、本発明は、上記問題
点に鑑み、フラッシュROMへの書き込み温度の保証、
フラッシュROMの制御プログラム等の実行により形成
された学習データの退避、CPUリセットによる書き込
み中断の回避を行うことができるフラッシュROMのオ
ンボード書き込み装置を提供することを目的とする。
解決するために、バッテリから直流電圧が供給される自
動車用の電子制御装置内に設けられるフラッシュROM
のオンボード書き込み装置において、制御プログラムを
格納するための不揮発性メモリであるフラッシュROM
と、前記フラッシュROMの実行により発生する学習デ
ータを格納するための揮発性メモリであるRAMと、書
き込み許可電圧の出力後に前記フラッシュROMに制御
プログラムをオンボードで書き込みませるための書き込
みデータを送信する書き込みツールと、前記フラッシュ
ROMが配置されている環境温度をモニタし且つ前記書
き込みツールから書き込みデータを受信して書き込みが
適正に行われる温度範囲で前記書き込みデータを前記フ
ラッシュROMに書き込ませる制御部とを備えることを
特徴とするフラッシュROMのオンボード書き込み装置
を提供する。この手段により、フラッシュROMへの書
き込み温度の保証が可能になった。
き込まれた制御プログラムが実行される前に前記RAM
に格納される学習データのうち診断データを退避さ、前
記RAMに初期データを設定させる。この手段により、
診断データは将来に対して有用なデータとなり、新たな
初期値の設定は新たな制御プログラムによる制御を効果
的にする。
リセットされる前記制御部は、前記書き込み許可電圧を
入力した後には、リセットされないようにする。この手
段により、フラッシュROMの書き込み中断を回避する
ことが可能になる。
図面を参照して説明する。図1は本発明に係るフラッシ
ュROMのオンボード書き込み装置の例を説明する図で
ある。本図に示す如く、自動車の制御装置として、電子
制御装置(Electronic Control Unit(ECU))1と、これに
直流電圧(12V)電源を供給するバッテリ2と、電子
制御装置1及びバッテリ2との間のスイッチ3が設けら
れる。ECU1は中央演算処理装置(Central Processin
g Unit(CPU))4と、バッテリ2に接続されCPU4に安
定化された、例えば、直流電圧(例えば5V)を供給す
るレギュレータ5と、CPU4の入力インタフェース
(I/F)6と、CPU4の出力インタフェース(I/
F)7とが設けられる。電子制御装置1は自動車のエン
ジンルーム又は乗車室内に設けられる。
ンジン回転数等が入力する。この吸気温度はエンジンル
ームの温度を表す。I/F7からはインジェクタ、イグ
ナイタ等へ噴射量、噴射時期データ等が出力される。C
PU4には、エンジンの制御等を行う制御プログラムの
処理を行う処理演算部41と、制御プログラムとこれに
使用するデータとを格納するフラッシュROMからなる
フラッシュ不揮発性メモリ42と、制御プログラムの実
行中に得られるフィードバックデータ、診断データ等の
学習データを指定のアドレスに格納するRAMからなる
揮発性メモリ43と、CPU4と外部とデータの通信を
行うための通信制御プログラムを格納するROMからな
る通信制御用不揮発性メモリ(IROM)44と、CP
U4と外部とデータの入出力を行う入出力インタフェー
ス(I/O)45とが設けられる。
主として担当する制御部は、処理演算部41、通信制御
用ROM44、I/O45である。さらに、ECU1の
外部にはフラッシュROM42への書き込みを行うため
にI/F9に接続される書き込みツール8が設けられ
る。書き込みツール8はフラッシュROM42へ書き込
みを行う際にはECU1に抵抗10を介して書き込み許
可電圧Vpp(>5V)を供給し、これと共にIF6を
介してフラッシュROM42に変更の制御プログラムを
書き込みデータを出力する。
制御を行うための温度計(A/C)10からの温度デー
タを入力する。この温度は自動車の乗車室内の温度を表
す。図2は書き込みツール8及びECU1の動作例を説
明するフローチャートである。本図(a)の書き込みツ
ール8では、ステップS1において、フラッシュROM
42への制御プログラム等に変更がある場合には書き込
みツール8はCPU4に、例えば書き込み許可電圧Vp
pを印加してECU1に書き込み開始を知らせ、ステッ
プS2においてこの印加後にI/F6に書き込みデータ
を送信する。
1において、ECU4は書き込みツール8から 書き込み許可電圧Vpp>5V の印加が有るかをモニタする。ステップS12において
書き込み許可電圧Vppの印加が無ければ、処理演算部
41の処理をフラッシュROM42の処理にジャンプさ
せて処理演算部41に自動車の制御プログラムの実行を
行わせる。
Vppの印加が有れば、処理演算部41の処理を通信制
御用不揮発性メモリ44の処理にジャンプさせる。ステ
ップS14において通信制御用不揮発性メモリ44はI
/O45から吸気温度データを読み込み、吸気温度が下
記式を満たすかを判断する。 0℃<吸気温度<70℃ 上記式を満たさなければ処理を終了し、処理演算部41
の処理をフラッシュROM42の処理にジャンプさせ
る。ここに、70℃はフラッシュROM42への適正な
書き込み可能な上限値であり、0℃は下限値である。
I/O45に書き込みツール8からの書き込みデータを
読み込ませる。ステップS16において、処理演算部4
1にI/O45が読み込んだ書き込みデータをフラッシ
ュROMに書き込ませる。このようにして、ECU1が
エンジンルームに配置されている場合に、エンジンルー
ムの環境温度に対してフラッシュROM42への書き込
みが保証される。
の動作例を説明するフローチャートである。本図(a)
の書き込みツール8では、ステップS31においてエア
コンディションに用いられている温度計(A/C)10
の温度を読み込む。ステップS32において温度計(A
/C)10の温度に基づいて、下記式を満たすか判断す
る。
満たさなければ処理を終了して、ECUにはフラッシュ
ROM42の書き込みデータを送信しない。ステップS
33、34は図1のステップS1、2と同様で、上記式
を満たせば、ECU1にフラッシュROM42の書き込
みデータを送信する。
1〜45の処理を行うが、温度範囲の判断を除いて図2
(b)と同一の処理である。この動作例では温度範囲判
断を書き込みツール8で行うようにしたためである。こ
のようにして、ECU1が車室内に配置されている場合
に、車室内の環境温度に対してフラッシュROM42へ
の書き込みが保証される。
時にフラッシュROM42への書き込みを行うフローチ
ャートである。本図において図2と異なるステップはス
テップS13とS14との間に追加して設けられたステ
ップS13Aであり、他のステップは同様である。ステ
ップS13Aでは通信制御用不揮発性メモリ44で読み
込まれたエンジン回転数をモニタして、エンジンが動い
ている場合にステップS12に進みフラッシュROM4
2への書き込みを行わない。エンジンが停止していれば
ステップS14に進み、フラッシュROM42への書き
込みを行う。
2のプログラムが実行中であるので、この時に書き込み
を行うとエンジンの制御が異常になってしまうためであ
る。次に、RAM43の一部データの退避を説明する。
図5はRAM43の格納されている学習データを説明す
る図である。本図に示す如く、RAM43の学習データ
には自動車のエンジンを診断した結果である診断デー
タ、エンジンの制御で得られたフィードバックデータ等
が格納されている。
納されている診断データをRAMから退避させるフロー
チャートである。本図(a)において図2(a)と異な
るステップはステップS1とS2との間に追加して設け
られたステップS1A、S1Bである。ステップS1A
でECU1に対して診断(ダイアグノーシス)データの
送信を要求する。ステップS1BでECU1から送信さ
れた診断データを受信して格納する。このように診断デ
ータの退避が行われる。
テップはステップS14とS15との間に追加して設け
られたステップS14Aである。ステップS14Aは書
き込みツール8からの送信要求に対してRAM43に格
納されている診断データを退避のために送信する。この
ように、フラッシュROM42に制御プログラムが書き
込まれてこの制御プログラムが実行されてRAM43の
診断データが書き換えられる前にRAM43の診断デー
タを退避させる。フラッシュROM42への制御プログ
ラムが書き込まれた前後で学習データに対してRAMに
対するアドレスが異なった場合には書き込み後には診断
データが取り出せなくなるため、この退避が有効にな
る。なお、診断データ、フィードバックデータ等の学習
データのうち診断データだけを退避させるのは、診断デ
ータが将来に対して有用なデータであるが、フィードバ
ック等は旧制御プログラムに対するものであり、新制御
プログラムに対して有用でないからである。
ラムの書き込み時にRAM43の初期化を説明する。図
7はフラッシュROM42の制御プログラムの書き込み
に対して初期データが設定されるRAM43の例を説明
する図である。本図に示すように、RAM43ではそれ
まで格納していた学習データをクリアしてアドレス¥0
000から¥0FFFに対して、初期データが一律に¥
80に設定される。
3への初期データを設定する動作例をフローチャートで
ある。本図(a)は図5(a)で同様であり、本図
(b)には図5(b)に対してステップS17が追加さ
れる。図5(b)のステップS16のフラッシュROM
42に制御プログラムの書き込み後に、ステップS17
ではRAM43をクリアし、この制御プログラムが実行
される前に全RAM43の領域、すなわち、図6のアド
レスアドレス¥0000から¥0FFFに対して、初期
データが一律に¥80に設定される。
制御プログラムを書き込み後に異なったアドレスに対し
て旧学習データが初期データとなって残るのを避けるた
めである。図9はフラッシュROM42の制御プログラ
ムの書き込みに対して初期データが設定されるRAM4
3の別の例を説明する図である。本図に示す如く、RA
M43ではそれまで格納していた学習データをクリアし
てアドレス¥0000に対して初期データ¥00、アド
レス¥0001に対して初期データ¥1F、…アドレス
¥0FFFに対して初期データ¥80が個別に設定され
る。
43への初期データを設定する動作例をフローチャート
である。本図(a)には図5(a)に対してステップS
3、S4、S5が追加される。書き込みツール8のステ
ップS2におけるフラッシュROM42の書き込みデー
タの送信後にステップS3ではECU1に対してRAM
43のアドレス¥0000に初期データ¥00の書き込
み要求を行う。
43のアドレス¥0001に初期データ¥1Fの書き込
み要求を行う。ECU1に対してこの要求を続けて行
い、ステップS5では最後にアドレス¥0FFFに初期
データ¥80の書き込み要求を行う。本図(b)には図
5(b)のステップS16におけるフラッシュROM4
2の書き込み後にステップS18、S19、S20が追
加される。ステップS18ではRAM43をクリアして
書き込みツール8の書き込み要求に対してRAM43の
アドレス¥0000に初期データ¥00を書き込む。
き込み要求に対してRAM43のアドレス¥0001に
初期データ¥1Fを書き込む。書き込みツール8からの
要求を続けて受け、最後にステップS20では書き込み
ツール8の書き込み要求に対してRAM43のアドレス
¥0FFFに初期データ¥80を書き込む。
ータとして設定してもよい。学習データの各々に対して
個別に適した初期データが設定されるので、フラッシュ
ROM42の制御プログラムによりエンジン制御等の初
期特性が改善される。図11はフラッシュROM42の
制御プログラムの書き込みに対して初期データが設定さ
れるRAM43の別の例を説明する図である。本図に示
す如く、RAM43ではそれまで格納していた学習デー
タをクリアしてアドレス¥00FFに対して初期データ
¥80、アドレス¥01F1に対して初期データ¥00
が個別に設定される。その他のアドレスに対しては一律
の初期データが設定される。
M43への初期データを設定する動作例をフローチャー
トである。本図(a)には図5(a)に対してステップ
S6、S7が追加される。書き込みツール8のステップ
S2におけるフラッシュROM42の書き込みデータの
送信後にステップS7ではECU1に対してRAM43
のアドレス¥00FFに初期データ¥08の書き込み要
求を行う。
43のアドレス¥01F0に初期データ¥00の書き込
み要求を行う。本図(b)には図5(b)のステップS
16におけるフラッシュROM42の書き込み後にステ
ップS21、S22が追加される。ステップS21では
RAM43をクリアして書き込みツール8の書き込み要
求に対してRAM43のアドレス¥00FFに初期デー
タ¥80を書き込む。
き込み要求に対してRAM43のアドレス¥01F0に
初期データ¥00を書き込む。学習データのうち一部の
影響の大きい個別に適した初期データが設定可能にな
り、フラッシュROM42の制御プログラムによりエン
ジン制御等の初期特性が改善される。このように一部の
設定に限定することにより設定処理を簡単化することが
できる。
ル8から電子制御装置1に電圧電源を提供する別の例を
示す図である。本図に示す如く、説明の簡単化のために
CPU4の内部の構成、I/F7を省略してある。新た
な構成要素としてダイオード12がスイッチ3とレギュ
レータ5との間に設けられ、ダイオード13が書き込み
ツール8の書き込み許可電圧Vppの出力側とレギュレ
ータ5との間に設けられる。
されて、自動車のバッテリ2が無くても、ECU1に書
き込みツール8を接続すれば、書き込みツール8からE
CU1に電圧電源が提供されるので、前述のように、フ
ラッシュROM42の書き込みが可能になる。図14
は、図1の変形例で、フラッシュROM42の書き込み
時にCPU4のパワーONリセットを回避する例を説明
する図である。本図に示す如く、説明の簡単化のため
に、図1と比較して、スイッチ3、I/F6、7、A/
C9、CPU4の内部の構成を省略してある。新たな構
成要素はレギュレータ5の分岐出力を入力するパワーO
Nリセット回路20と、CPU4のウオッチドック(W
DT)と、パワーONリセット回路20とウオッチドッ
クタイマ21との出力の論理積を取ってリセット信号を
出力するAND回路22と、CPU4内に設けられAN
D回路22のリセットと書き込みツール8からの書き込
み許可電圧Vppとを入力して、ウオッチドックタイマ
21にリセット信号が発生しても書き込み許可電圧Vp
pがある場合にはCPU4のリセットを行わないように
したリセット回路23とである。
常を検知し異常時にCPU4にリセットを起動させるも
のである。すなわち、ウオッチドックタイマ21にウオ
ッチドックタイマ用パルス(WDC)が入力されると、
その出力を数10ms間高レベル(H)に保持し、その
数10ms間に入力にパルスが入力されなかったら、出
力を数10ms間低レベル(L)にしてその後高レベル
(H)に立ち上げるようにしてある。
リセット回路20とウォッチドックタイマ21との2つ
の経路に起因するものがある。図15は図14のリセッ
ト回路を説明する図である。本図に示す如く、リセット
回路23はラッチ回路23Aと23Bとからなる。ラッ
チ回路23AはD端子にAND回路22の入力するリセ
ット信号と共にクロック信号φを入力しその出力端Qの
信号がCPU4のリセットを行う。ラッチ回路23Bは
D端子に書き込みツール8からの書き込み許可電圧Vp
pを入力し且つラッチタイミングとしてラッチ回路23
Aの出力信号を入力する。ラッチ回路23Bの出力端子
Q1は出力信号をラッチ回路23AのS端子に出力し、
この出力信号によりラッチ回路23Aのラッチ機能が解
除され、現在の出力状態が維持される。
タイミングを説明する図である。パワーON時のリセッ
トにおいてはCPU4からのウオッチドックタイマ用の
パルス(WDC)が無いのでウオッチドックタイマ21
からは高レベル(H)信号が出力される。本図に示す如
く、一担、書き込みツール8から書き込み許可電圧Vp
pがラッチ回路23Bに入力されると、ラッチ回路23
Aの出力は最初のパワーONに対してリセット信号を出
力する(図中の(1))が、ラッチ23Bによりラッチ
回路23Aのラッチが解除されラッチ回路23Aの出力
が維持される。このため、ラッチ回路23Aに何らかの
原因でパワーOFFが入力されても、ラッチ回路23A
の出力Qは変化せず(図中の(2))、このため次にパ
ワーONが入力されてもCPU4のリセット信号は出力
されない。
担、フラッシュROM42の書き込みが開始されると、
何らかの原因によりパワーONがあってもCPU4がリ
セットされずに、途中で書き込みが中断することなく、
書き込みが達成される。図17は図14の変形でありフ
ラッシュROM42の書き込み時にCPU4のウオッチ
ドックタイマによるリセットを回避する例を説明する図
である。本図に示す如く、ウオッチドックタイマ21の
入力側に排他的論理和回路24が設けられる。排他的論
理和回路24はCPU4からのウオッチドックタイマ用
パルス(WDC)信号と書き込みツール8及びCPU4
間を通信するデータ信号とを入力する。書き込みツール
8及びCPU4間を通信するデータ信号は書き込みツー
ル8からCPU4フラッシュROM42に送信される書
き込むデータ信号である。
に、CPU4から書き込みツール8にダミーデータ信号
を送信し、フラッシュROM42への書き込みデータの
書き込み中に、ウオッチドックタイマ21からリセット
を発生しないようにしてよい。図18は図17のEx−
OR回路24の動作を説明するフローチャートである。
本図(a)に示す如く、書き込みツール8からCPU4
への書き込みデータの送信が無い通常の場合で、CPU
4が正常の場合にはウオッチドックタイマ21はその出
力にリセットを発生しない。ところで、本図(b)に示
す如く、CPU4に異常が発生すると、CPU4からウ
オッチドックタイマ用パルス(WDC)の出力が無くな
り、ウオッチドックタイマ21はその出力にリセットを
発生する。しかし、書き込みツール8からCPU4への
書き込みデータの送信がある場合には書き込みデータは
排他的論理和Ex−OR回路24を経由してウオッチド
ックタイマ21に入力されるので、CPU4からウオッ
チドックタイマ用パルス(WDC)が入力されなくて
も、ウオッチドックタイマ21はその出力にリセットを
発生しなくなる。
ミーデータ信号によっても、同様にフラッシュROM4
2への書き込み中にCPU4へのリセットが回避され
る。図19は図2の変形例であり、リセット回避として
書き込みデータ信号送信、ダミーデータ送信の動作を説
明するフローチャートである。本図(a)に示す如く、
ステップS2において書き込みツール8から書き込みデ
ータ送信が行われるが、この書き込みデータがリセット
回避に使用される。
書き込みデータを読み込んだ後に、ステップS15Aで
書き込みツール8にダミーデータを送信され、ステップ
S16でデータ書き込みが終了すると、ステップS16
Aでダミーデータの送信を終了する。このダミーデータ
がリセット回避に使用される。書き込みツール8ではダ
ミーデータを受信するが処理は無視される。
シュROM42の書き込みが開始されると、CPU4に
異常が発生してもCPU4がリセットされずに、途中で
書き込みが中断することなく、書き込みが達成される。
図20はフラッシュROM42のロムサムチェックを行
うフローチャートである。本図に示すごとく、ステップ
S51でECU1は下記式を満たすかを判断する。満た
さなければ、ステップS52に進む。
処理終了に進む。 70℃≦吸気温度 ステップS53でステップS51の判断を満たし、ステ
ップS52の判断を満たさなければ、フラッシュROM
42のロムサムチェックを行う。フラッシュROM42
の書き込みの保証温度範囲(0℃≦吸気温度≦70℃)
は格納される制御プログラムが通常実行する使用温度範
囲(−20℃〜80℃)より狭い。
ならば処理終了に進む。ステップS55でロムサムチェ
ックがOKでなければ異常ランプ(図示しない)を点灯
する。ステップS56でロム異常(診断データの一種)
をRAM43等に記憶する。このチェックによりフラッ
シュROM42に格納されている制御プログラムに異常
が発生したら、前述のように、書き込みツール8よりフ
ラッシュROM42に書き込みを行うことが可能にな
る。
温度に対してフラッシュROMの書き込み保証が可能に
なり、新たに書き込み前後でフラッシュROMからRA
Mにアクセスするアドレスが不一致になることに対して
それまでにRAMに蓄積した診断データを退避し、RA
Mに新たたに初期データを設定することが可能になり、
且つリセットによりフラッシュROMへの書き込みが中
断するのを回避することが可能になった。
き込み装置の例を説明する図である。
するフローチャートである。
説明するフローチャートである。
シュROM42への書き込みを行うフローチャートであ
る。
する図である。
る診断データをRAMから退避させるフローチャートで
ある。
込みに対して初期データが設定されるRAM43の例を
説明する図である。
データを設定する動作例をフローチャートである。
込みに対して初期データが設定されるRAM43の別の
例を説明する図である。
期データを設定する動作例をフローチャートである。
き込みに対して初期データが設定されるRAM43の別
の例を説明する図である。
初期データを設定する動作例をフローチャートである。
制御装置1に電圧電源を提供する別の例を示す図であ
る。
き込み時にCPU4のパワーONリセットを回避する例
を説明する図である。
を説明する図である。
書き込み時にCPU4のウオッチドックタイマによるリ
セットを回避する例を説明する図である。
るフローチャートである。
き込みデータ信号送信、ダミーデータ送信の動作を説明
するフローチャートである。
行うフローチャートである。
Claims (12)
- 【請求項1】 バッテリから直流電圧が供給される自動
車用の電子制御装置内に設けられるフラッシュROMの
オンボード書き込み装置において、 制御プログラムを格納するための不揮発性メモリである
フラッシュROMと、 前記フラッシュROMの実行により発生する学習データ
を格納するための揮発性メモリであるRAMと、 書き込み許可電圧の出力後に前記フラッシュROMに制
御プログラムをオンボードで書き込みませるための書き
込みデータを送信する書き込みツールと、 前記フラッシュROMが配置されている環境温度をモニ
タし且つ前記書き込みツールから書き込みデータを受信
して書き込みが適正に行われる温度範囲で前記書き込み
データを前記フラッシュROMに書き込ませる制御部と
を備えることを特徴とするフラッシュROMのオンボー
ド書き込み装置。 - 【請求項2】 前記制御部は、前記自動車用の電子制御
装置が配置される場所の温度を環境温度としてモニタす
ることを特徴とする、請求項1に記載のフラッシュRO
Mのオンボード書き込み装置。 - 【請求項3】 前記制御部は、自動車のエンジンが稼働
している時には、前記フラッシュROMへの書き込みを
禁止することを特徴とする、請求項1に記載のフラッシ
ュROMのオンボード書き込み装置。 - 【請求項4】 前記制御部は、前記フラッシュROMに
書き込まれた制御プログラムが実行される前に前記RA
Mに格納される学習データのうち診断データを退避させ
ることを特徴とする、請求項1に記載のフラッシュRO
Mのオンボード書き込み装置。 - 【請求項5】 前記制御部は、前記フラッシュROMに
書き込まれた制御プログラムが実行される前に前記RA
Mの全てに同一初期データを設定させることを特徴とす
る、請求項1に記載のフラッシュROMのオンボード書
き込み装置。 - 【請求項6】 前記制御部は、前記RAMの初期データ
を全て個別に設定させることを特徴とする、請求項5に
記載のフラッシュROMのオンボード書き込み装置。 - 【請求項7】 前記制御部は、前記RAMの初期データ
を一部だけ個別に設定させることを特徴とする、請求項
5に記載のフラッシュROMのオンボード書き込み装
置。 - 【請求項8】 前記自動車用の電子制御装置が前記バッ
テリから外されたとき、前記書き込みツールの書き込み
許可電圧が前記自動車用の電子制御装置に直流電源とし
て供給されることを特徴とする、請求項1に記載のフラ
ッシュROMのオンボード書き込み装置。 - 【請求項9】 パワーON、ウオッチドックタイマによ
りリセットされる前記制御部は、前記書き込み許可電圧
を入力した後には、リセットされないようにしたことを
特徴とする、請求項1に記載のフラッシュROMのオン
ボード書き込み装置。 - 【請求項10】 パワーON、ウオッチドックタイマに
よりリセットされる前記制御部は、前記制御部からのウ
オッチドックタイマ用のパルス信号と共に前記書き込み
ツールからの書き込みデータ信号を入力するウオッチド
ックタイマによりリセットされることを特徴とする、請
求項1に記載のフラッシュROMのオンボード書き込み
装置。 - 【請求項11】 前記書き込みツールからの前記書き込
みデータ信号が送信後に前記制御部が書き込みツールへ
送信するダミーデータ信号が、さらに、前記ウオッチド
ックタイマに入力されることを特徴とする、請求項10
に記載のフラッシュROMのオンボード書き込み装置。 - 【請求項12】 前記制御部は、モニタしている環境温
度が前記フラッシュROMの使用範囲にあるとき、前記
フラッシュROMのロムサムチェックを行うことを特徴
とする、請求項1に記載のフラッシュROMのオンボー
ド書き込み装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08670398A JP4026924B2 (ja) | 1998-03-31 | 1998-03-31 | 自動車用電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08670398A JP4026924B2 (ja) | 1998-03-31 | 1998-03-31 | 自動車用電子制御装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007094330A Division JP2007224921A (ja) | 2007-03-30 | 2007-03-30 | 自動車用電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11283387A true JPH11283387A (ja) | 1999-10-15 |
JP4026924B2 JP4026924B2 (ja) | 2007-12-26 |
Family
ID=13894304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08670398A Expired - Fee Related JP4026924B2 (ja) | 1998-03-31 | 1998-03-31 | 自動車用電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4026924B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005220784A (ja) * | 2004-02-04 | 2005-08-18 | Denso Corp | エンジン制御プログラムのデータ適合方式、エンジン制御プログラムの適合方式、及び、メモリー制御ユニット |
JP2009276857A (ja) * | 2008-05-12 | 2009-11-26 | Taito Corp | 電子回路、スレーブ基板 |
JP2011123703A (ja) * | 2009-12-11 | 2011-06-23 | Renesas Electronics Corp | データ処理用半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05341884A (ja) * | 1992-06-11 | 1993-12-24 | Sony Corp | 電子機器の制御装置 |
JPH09160766A (ja) * | 1995-12-04 | 1997-06-20 | Denso Corp | 電子制御装置 |
JPH09288573A (ja) * | 1996-04-23 | 1997-11-04 | Mitsubishi Electric Corp | 車載制御装置 |
JPH09305839A (ja) * | 1996-05-14 | 1997-11-28 | Fuji Electric Co Ltd | 自動販売機 |
JPH1047151A (ja) * | 1996-08-08 | 1998-02-17 | Hitachi Ltd | 自動車用電子制御装置 |
JPH1063581A (ja) * | 1996-08-26 | 1998-03-06 | Nec Corp | メモリ書き込み制御回路 |
JPH10171644A (ja) * | 1996-12-09 | 1998-06-26 | Denso Corp | 電子制御装置 |
-
1998
- 1998-03-31 JP JP08670398A patent/JP4026924B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05341884A (ja) * | 1992-06-11 | 1993-12-24 | Sony Corp | 電子機器の制御装置 |
JPH09160766A (ja) * | 1995-12-04 | 1997-06-20 | Denso Corp | 電子制御装置 |
JPH09288573A (ja) * | 1996-04-23 | 1997-11-04 | Mitsubishi Electric Corp | 車載制御装置 |
JPH09305839A (ja) * | 1996-05-14 | 1997-11-28 | Fuji Electric Co Ltd | 自動販売機 |
JPH1047151A (ja) * | 1996-08-08 | 1998-02-17 | Hitachi Ltd | 自動車用電子制御装置 |
JPH1063581A (ja) * | 1996-08-26 | 1998-03-06 | Nec Corp | メモリ書き込み制御回路 |
JPH10171644A (ja) * | 1996-12-09 | 1998-06-26 | Denso Corp | 電子制御装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005220784A (ja) * | 2004-02-04 | 2005-08-18 | Denso Corp | エンジン制御プログラムのデータ適合方式、エンジン制御プログラムの適合方式、及び、メモリー制御ユニット |
JP4547924B2 (ja) * | 2004-02-04 | 2010-09-22 | 株式会社デンソー | エンジン制御プログラムのデータ適合方式、エンジン制御プログラムの適合方式、及び、メモリー制御ユニット |
JP2009276857A (ja) * | 2008-05-12 | 2009-11-26 | Taito Corp | 電子回路、スレーブ基板 |
JP2011123703A (ja) * | 2009-12-11 | 2011-06-23 | Renesas Electronics Corp | データ処理用半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4026924B2 (ja) | 2007-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4066381B2 (ja) | 車載電子制御装置 | |
EP1975788B1 (en) | Electronic control apparatus | |
EP2040166B1 (en) | Memory management apparatus | |
US6401163B1 (en) | Apparatus and method for rewriting data from volatile memory to nonvolatile memory | |
JP5176728B2 (ja) | 車両用電子制御装置 | |
US8095263B2 (en) | Electronic control unit and vehicle control system | |
CN110809755A (zh) | 电子控制*** | |
US7203581B2 (en) | Electronic control unit for controlling updating of data in non-volatile memory | |
JP2016219944A (ja) | 通信装置及び通信制限プログラム | |
US20100299023A1 (en) | Electronic control unit and vehicle control system | |
US7386714B2 (en) | Transmitting data from a single storage unit between multiple processors during booting | |
JPH11283387A (ja) | フラッシュromのオンボード書き込み装置 | |
JP2016126699A (ja) | 自動車用電子制御装置 | |
JP2008055980A (ja) | 自動車の電子制御装置 | |
WO2015076012A1 (ja) | 電子制御装置、ソフトウェア書き換えシステム | |
JP2019061520A (ja) | 電子制御装置及び制御プログラム検証方法 | |
JP2002149412A (ja) | 電子制御装置 | |
JP3960212B2 (ja) | 電子制御装置 | |
JP2007224921A (ja) | 自動車用電子制御装置 | |
JPH0793006A (ja) | 車両用電子制御装置 | |
JP7029366B2 (ja) | 自動車用電子制御装置 | |
JP4141049B2 (ja) | 電子制御装置 | |
JP2003271420A (ja) | 電子制御装置 | |
JP2000003599A (ja) | 自動車用制御装置 | |
JPH09171459A (ja) | 電子制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071009 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |