JPH112792A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH112792A JPH112792A JP15419297A JP15419297A JPH112792A JP H112792 A JPH112792 A JP H112792A JP 15419297 A JP15419297 A JP 15419297A JP 15419297 A JP15419297 A JP 15419297A JP H112792 A JPH112792 A JP H112792A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pattern
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置において、信号電圧印加素子の
LSIがその構造上有する内部電源ライン抵抗による電
圧降下がもたらす出力電圧の不均一が原因となり、画素
ブロック毎に現れる輝度ムラを解消することを目的とす
る。 【解決手段】 ブロック内の信号電極12の数を2N(N
は正の整数)、LSI素子内の2N個の出力チャンネル
に渡る電源ライン内部抵抗をRaとして、信号電極群引
出部13の隣り合う電極パターンの抵抗値の2次差分が、
Ra/(2N−1)に等しくすることにより、LSI素
子の出力電圧不均一を信号電極12の入力端にてキャンセ
ルできる信号電極引出部13の抵抗値を得る。この構成に
より、信号電極12の入力端での信号電圧を均一にでき、
表示領域の分割ブロックごとに現れる輝度ムラを無く
し、均一な液晶表示装置を得ることができる。
LSIがその構造上有する内部電源ライン抵抗による電
圧降下がもたらす出力電圧の不均一が原因となり、画素
ブロック毎に現れる輝度ムラを解消することを目的とす
る。 【解決手段】 ブロック内の信号電極12の数を2N(N
は正の整数)、LSI素子内の2N個の出力チャンネル
に渡る電源ライン内部抵抗をRaとして、信号電極群引
出部13の隣り合う電極パターンの抵抗値の2次差分が、
Ra/(2N−1)に等しくすることにより、LSI素
子の出力電圧不均一を信号電極12の入力端にてキャンセ
ルできる信号電極引出部13の抵抗値を得る。この構成に
より、信号電極12の入力端での信号電圧を均一にでき、
表示領域の分割ブロックごとに現れる輝度ムラを無く
し、均一な液晶表示装置を得ることができる。
Description
【0001】
【発明の属する技術分野】本発明は単純マトリクス型液
晶パネルを表示素子とした液晶表示装置に関する。
晶パネルを表示素子とした液晶表示装置に関する。
【0002】
【従来の技術】単純マトリクス型液晶パネルを表示素子
とした液晶表示装置の構成を図13に示す。
とした液晶表示装置の構成を図13に示す。
【0003】図13において、1および2は一対のガラス
基板であり、第1のガラス基板1に縦方向帯状の信号電
極が形成され、第2のガラス基板2に横方向帯状の走査
電極が形成されている。また、これら基板1,2におい
て、3は有効表示領域を、4は周辺BM(Black Matri
x)部、シール部、電極引出部の領域を示す。
基板であり、第1のガラス基板1に縦方向帯状の信号電
極が形成され、第2のガラス基板2に横方向帯状の走査
電極が形成されている。また、これら基板1,2におい
て、3は有効表示領域を、4は周辺BM(Black Matri
x)部、シール部、電極引出部の領域を示す。
【0004】単純マトリクス型液晶表示装置の場合は、
信号電圧印加手段として、半導体シリコン基板によるL
SI素子7が、TCP(Tape Carrier Package)6の
上にマウントされ、そのTCP6は、その出力端子側が
第1のガラス基板1の上の信号電極に、その入力側が電
圧およびデータ信号などを供給する多層プリント配線基
板5に、それぞれ接続されている。
信号電圧印加手段として、半導体シリコン基板によるL
SI素子7が、TCP(Tape Carrier Package)6の
上にマウントされ、そのTCP6は、その出力端子側が
第1のガラス基板1の上の信号電極に、その入力側が電
圧およびデータ信号などを供給する多層プリント配線基
板5に、それぞれ接続されている。
【0005】走査電圧印加手段としても同様に、LSI
素子9がTCP10上にマウントされ、そのTCP10は、
その出力端子側が第2のガラス基板2の上の走査電極
に、その入力側が電圧及び各種制御信号などを供給する
多層プリント配線基板8に、それぞれ接続されている。
素子9がTCP10上にマウントされ、そのTCP10は、
その出力端子側が第2のガラス基板2の上の走査電極
に、その入力側が電圧及び各種制御信号などを供給する
多層プリント配線基板8に、それぞれ接続されている。
【0006】信号電極の引出部は、図10,図15に示すよ
うに、半導体シリコン基板によるLSI素子7の出力チ
ャンネル数に合わせてブロック化され、TCP6出力パ
ッドのピッチ寸法にまで収束する形状の電極パターンが
形成される。図10,図15において、11がTCP6との接
続パッド、12が画素用信号電極、13が引出部電極パター
ンである。走査電極の引出部も同様の形態、形状として
いる。
うに、半導体シリコン基板によるLSI素子7の出力チ
ャンネル数に合わせてブロック化され、TCP6出力パ
ッドのピッチ寸法にまで収束する形状の電極パターンが
形成される。図10,図15において、11がTCP6との接
続パッド、12が画素用信号電極、13が引出部電極パター
ンである。走査電極の引出部も同様の形態、形状として
いる。
【0007】このような従来の構成において、単純マト
リクス型液晶表示装置における液晶表示素子はその原理
から、電極として導電性、透明性が必要であり、一般的
にITO(酸化インジウム)などの導電性透明薄膜(以
下、用途により、画素用電極、信号電極、走査電極など
と呼ぶ)が使用されている。また、図15に示すように、
表示領域の信号電極12のピッチとLSI素子7の出力電
極ピッチとの寸法不整合を、信号電極12の引出部でのピ
ッチ収縮、およびTCP6の銅箔パターンによるピッチ
拡大の双方または前者だけで調整しているのが一般的で
ある。
リクス型液晶表示装置における液晶表示素子はその原理
から、電極として導電性、透明性が必要であり、一般的
にITO(酸化インジウム)などの導電性透明薄膜(以
下、用途により、画素用電極、信号電極、走査電極など
と呼ぶ)が使用されている。また、図15に示すように、
表示領域の信号電極12のピッチとLSI素子7の出力電
極ピッチとの寸法不整合を、信号電極12の引出部でのピ
ッチ収縮、およびTCP6の銅箔パターンによるピッチ
拡大の双方または前者だけで調整しているのが一般的で
ある。
【0008】従来、信号電極の引出部のパターン形状と
して、図8に示す直線AC上で屈曲する帯状のパター
ン、あるいは図6に示す底辺および上辺がそれぞれ画素
部透明電極幅および信号電圧印加素子接続用パッド幅と
から成る台形パターンが採用されている。
して、図8に示す直線AC上で屈曲する帯状のパター
ン、あるいは図6に示す底辺および上辺がそれぞれ画素
部透明電極幅および信号電圧印加素子接続用パッド幅と
から成る台形パターンが採用されている。
【0009】図6、図8、図10の符号の定義は下記の通
りである。 2a;2N個のPOLBの寸法(mm)=2N個のLSI出力
チャンネルの寸法(mm) 2b;2N個の信号用透明電極の寸法(mm) h;透明電極の引き出し部の幅(mm) 2a' ;TCP/POLBとの接続パッドのピッチ(μ
m)=2a/(2N-1) 2b' ;有効表示領域の透明電極ピッチ(μm)=2b/(2
N-1) 2a" ;TCP/POLBとの接続パッドの幅(μm) 2b" ;有効表示領域の透明電極の幅(μm) t;透明電極の引き出し部の膜圧(μm) ρ;透明電極の比抵抗(Ω・μm) Pk;左端よりk番目のITO引出しパターン ak;Pkの上部センターからブロックセンター(線分C
D)までの寸法 bk;Pkの下部センターからブロックセンター(線分C
D)までの寸法 ck;Pkのセンターラインの長さ Wk;(図6)Pkのある部分の幅 αk;Pkのセンターラインの垂線とのなす角 角度β;三角形ABCの頂点Bの内角 角度γ;三角形ABCの頂点Cの内角 角度δ;三角形ABCの頂点Bの内角より90゜差し引
いた角度 ek;透明電極引出部Pkの傾斜部のパターン長さ(mm) Wk;(図8)透明電極引出部Pkの垂直部のパターン幅
(μm) Uk;透明電極引出部Pkの幅Wk が平行四辺形ABC
Dの対角線ACで区切られる線分の長さ(μm) Vk;透明電極引出部Pkの傾斜部のパターン幅(μm)
りである。 2a;2N個のPOLBの寸法(mm)=2N個のLSI出力
チャンネルの寸法(mm) 2b;2N個の信号用透明電極の寸法(mm) h;透明電極の引き出し部の幅(mm) 2a' ;TCP/POLBとの接続パッドのピッチ(μ
m)=2a/(2N-1) 2b' ;有効表示領域の透明電極ピッチ(μm)=2b/(2
N-1) 2a" ;TCP/POLBとの接続パッドの幅(μm) 2b" ;有効表示領域の透明電極の幅(μm) t;透明電極の引き出し部の膜圧(μm) ρ;透明電極の比抵抗(Ω・μm) Pk;左端よりk番目のITO引出しパターン ak;Pkの上部センターからブロックセンター(線分C
D)までの寸法 bk;Pkの下部センターからブロックセンター(線分C
D)までの寸法 ck;Pkのセンターラインの長さ Wk;(図6)Pkのある部分の幅 αk;Pkのセンターラインの垂線とのなす角 角度β;三角形ABCの頂点Bの内角 角度γ;三角形ABCの頂点Cの内角 角度δ;三角形ABCの頂点Bの内角より90゜差し引
いた角度 ek;透明電極引出部Pkの傾斜部のパターン長さ(mm) Wk;(図8)透明電極引出部Pkの垂直部のパターン幅
(μm) Uk;透明電極引出部Pkの幅Wk が平行四辺形ABC
Dの対角線ACで区切られる線分の長さ(μm) Vk;透明電極引出部Pkの傾斜部のパターン幅(μm)
【0010】
【発明が解決しようとする課題】しかし、従来の液晶表
示装置では、図14(a),図14(b)に示す縦帯状の表
示ムラが現れることが多かった。図14(a)の場合は、
図15(c)に示すように信号電極12のブロックの境界近
傍の輝度がそのほかの部分より高い場合であり、縦に明
るい筋模様のムラ3Aとなっている。図14(b)の場合
は図15(d)に示すように信号電極12のブロックの境界
近傍の輝度がそのほかの部分より低い場合であり、縦に
暗い筋模様のムラ3Bとなっている。
示装置では、図14(a),図14(b)に示す縦帯状の表
示ムラが現れることが多かった。図14(a)の場合は、
図15(c)に示すように信号電極12のブロックの境界近
傍の輝度がそのほかの部分より高い場合であり、縦に明
るい筋模様のムラ3Aとなっている。図14(b)の場合
は図15(d)に示すように信号電極12のブロックの境界
近傍の輝度がそのほかの部分より低い場合であり、縦に
暗い筋模様のムラ3Bとなっている。
【0011】この現象は、FRC(Frame Rate Contro
l)技術などによって、得られる中間階調の全面単一色表
示(いわゆるべた画面表示)の時に目につきやすい。こ
の原因は、LSI素子(信号電圧印加素子)7の電源供
給端子が内部電源ラインによる電圧降下の影響を受け
て、ブロック中央部になるに従って信号電圧が小さくな
ること、および信号電極引出部13の引出し形状により、
中央部と左右部分の抵抗値の大小差異が生じることによ
り、信号電極12のブロック内の各透明電極に印加される
信号電圧が、本来同一であるべきべた画面表示時に、同
一にならないためである。中間階調で目立ちやすいの
は、液晶素子の印加電圧に対する透過特性が黒および白
の方向で飽和すること、中間程度の電圧に対する感度が
最も高いからである。
l)技術などによって、得られる中間階調の全面単一色表
示(いわゆるべた画面表示)の時に目につきやすい。こ
の原因は、LSI素子(信号電圧印加素子)7の電源供
給端子が内部電源ラインによる電圧降下の影響を受け
て、ブロック中央部になるに従って信号電圧が小さくな
ること、および信号電極引出部13の引出し形状により、
中央部と左右部分の抵抗値の大小差異が生じることによ
り、信号電極12のブロック内の各透明電極に印加される
信号電圧が、本来同一であるべきべた画面表示時に、同
一にならないためである。中間階調で目立ちやすいの
は、液晶素子の印加電圧に対する透過特性が黒および白
の方向で飽和すること、中間程度の電圧に対する感度が
最も高いからである。
【0012】図11に2N個の出力チャンネルを持ち、そ
の両端から出力段に対する給電が行われる信号電圧印加
素子であるLSI素子7の出力段の等価回路と透明電極
引出部13との接続状態を示す。
の両端から出力段に対する給電が行われる信号電圧印加
素子であるLSI素子7の出力段の等価回路と透明電極
引出部13との接続状態を示す。
【0013】近年のLSI素子(信号電圧印加素子)7
は多チャンネル化が進む中で、出力電圧の均一性を改善
するためにその両端より給電する方法が一般的に採用さ
れている。図11(a)において、Raは2N個の出力チ
ャンネルに渡るLSI素子7内部の電源系統(供給ライ
ンとそのリターン)の抵抗分である。この電源系統は一
般的にアルミニウム薄膜パターンなどで形成されてお
り、数Ωから数十Ωである。RsはRaの(2N−1)
分の1の抵抗値であり、隣接チャンネル間に横たわる電
源ライン抵抗を意味することになる。Roは各チャンネ
ルのON時の出力抵抗を示し、数十Ωから数百Ωの値で
ある。これらの抵抗値はLSI素子7の内部レイアウト
やパターンの設計方法からチャンネル間の差異は殆ど無
く、ほぼ均一・均等にできあがっている。
は多チャンネル化が進む中で、出力電圧の均一性を改善
するためにその両端より給電する方法が一般的に採用さ
れている。図11(a)において、Raは2N個の出力チ
ャンネルに渡るLSI素子7内部の電源系統(供給ライ
ンとそのリターン)の抵抗分である。この電源系統は一
般的にアルミニウム薄膜パターンなどで形成されてお
り、数Ωから数十Ωである。RsはRaの(2N−1)
分の1の抵抗値であり、隣接チャンネル間に横たわる電
源ライン抵抗を意味することになる。Roは各チャンネ
ルのON時の出力抵抗を示し、数十Ωから数百Ωの値で
ある。これらの抵抗値はLSI素子7の内部レイアウト
やパターンの設計方法からチャンネル間の差異は殆ど無
く、ほぼ均一・均等にできあがっている。
【0014】通常、LSI素子7の各チャンネルの出力
状態はその時表示されているデータ、または映像信号に
よるが、ここでは問題の現象が最も目立つ場合として、
全チャンネル一律ONの状態で考察する。たとえば全
面、白の中間調(実際には灰色)の場合はONとOFF
とのFRCにより現出されるが、LSI素子7や透明電
極引出部13に電流の流れないOFF状態を考える必要は
ない。またTCP6上の銅箔パターン部、LSI素子7
とTCP6との接続部11などの抵抗値は相対的に小さい
ので無視して良い。近年のAPT(Alto Pleshko Tech
nology)駆動では、信号電圧の印加方法が1ライン分の
信号を同時にLSI素子7より送り出す。
状態はその時表示されているデータ、または映像信号に
よるが、ここでは問題の現象が最も目立つ場合として、
全チャンネル一律ONの状態で考察する。たとえば全
面、白の中間調(実際には灰色)の場合はONとOFF
とのFRCにより現出されるが、LSI素子7や透明電
極引出部13に電流の流れないOFF状態を考える必要は
ない。またTCP6上の銅箔パターン部、LSI素子7
とTCP6との接続部11などの抵抗値は相対的に小さい
ので無視して良い。近年のAPT(Alto Pleshko Tech
nology)駆動では、信号電圧の印加方法が1ライン分の
信号を同時にLSI素子7より送り出す。
【0015】したがって、1ブロック分の信号電流がL
SI素子7内の出力段に同時に流れ、LSI素子7内の
電源ライン抵抗による電圧降下が大きいので、前記のよ
うに出力電圧に比較的大きな不均一をもたらす。なお、
走査電圧の印加方法は1ラインまたは数ライン毎に順
次、パルス電圧を印加するので電流値は小さくLSI素
子9内部や走査電極引出部の抵抗分の影響は少ないの
で、横方向ブロック毎に輝度ムラが現れることは、殆ど
無い。
SI素子7内の出力段に同時に流れ、LSI素子7内の
電源ライン抵抗による電圧降下が大きいので、前記のよ
うに出力電圧に比較的大きな不均一をもたらす。なお、
走査電圧の印加方法は1ラインまたは数ライン毎に順
次、パルス電圧を印加するので電流値は小さくLSI素
子9内部や走査電極引出部の抵抗分の影響は少ないの
で、横方向ブロック毎に輝度ムラが現れることは、殆ど
無い。
【0016】図11(a)において、T1 ,Tk ,Tn ,
Tn+1 , Tn+k ,T2nなどは、透明電極印出部13と画
素透明電極(信号電極12)との接点であり、R1 ,Rk
,Rn ,Rn+1 , Rn+k ,R2nは、透明電極印出部1
3の各抵抗値を示す。
Tn+1 , Tn+k ,T2nなどは、透明電極印出部13と画
素透明電極(信号電極12)との接点であり、R1 ,Rk
,Rn ,Rn+1 , Rn+k ,R2nは、透明電極印出部1
3の各抵抗値を示す。
【0017】ここで、K=1〜Nであり、ブロックの線
対称性から、Rk =R(2n-k+1)の関係 (見誤り防止の
ため、添字サフィックスはk,nの小文字で示すことに
する) にあるので、Rn+1 〜R2nについてはRn 〜
R1に置換してある。
対称性から、Rk =R(2n-k+1)の関係 (見誤り防止の
ため、添字サフィックスはk,nの小文字で示すことに
する) にあるので、Rn+1 〜R2nについてはRn 〜
R1に置換してある。
【0018】T1 〜T2nの各端子電圧が等しくなるた
めには、各端子を流れる電流をiとすると、数式1の成
立が必要である。この数式1より数式2が誘導される。
めには、各端子を流れる電流をiとすると、数式1の成
立が必要である。この数式1より数式2が誘導される。
【0019】
【数1】
【0020】
【数2】
【0021】図11(b)は図11(a)の等価回路を変換
した等価回路であり、LSI素子7電源ラインから、画
素透明電極端子までの各抵抗をRtkとすると、Rtkは数
式3で表される。
した等価回路であり、LSI素子7電源ラインから、画
素透明電極端子までの各抵抗をRtkとすると、Rtkは数
式3で表される。
【0022】
【数3】
【0023】RtkがK=1〜Nで全て等しくRt であ
るためには、数式4の通り、Rsk、Rkは(式1)であ
らねばならない。
るためには、数式4の通り、Rsk、Rkは(式1)であ
らねばならない。
【0024】
【数4】
【0025】また、Rsk,Rk のKに関する1次微
分、2次微分をそれぞれ(Rsk)′,(Rk )′,
(Rsk)″,(Rk )″とすると、数式5の(式
2)、(式3)、(式4)、(式5)となる。
分、2次微分をそれぞれ(Rsk)′,(Rk )′,
(Rsk)″,(Rk )″とすると、数式5の(式
2)、(式3)、(式4)、(式5)となる。
【0026】
【数5】
【0027】即ち、前記のような輝度ムラを無くすため
には、各透明電極(信号電極)端子における印加電圧を
同一値にする必要があり、そのためには、電極引出部13
の抵抗値Rkをブロック内の位置によって、(式1)、
(式3)、(式5)が成立する値にする必要がある。
には、各透明電極(信号電極)端子における印加電圧を
同一値にする必要があり、そのためには、電極引出部13
の抵抗値Rkをブロック内の位置によって、(式1)、
(式3)、(式5)が成立する値にする必要がある。
【0028】RkはKに関して2次式であり、その1次
微分(Rk )′はKの1次式、2次微分(Rk )″は
Rs なる定数とする必要があるということである。言
い換えれば、(Rk )′, (Rk )″はRskの1次
微分(Rsk)′、2次微分(Rsk)″と絶対値が同じ
で、正負符号が逆であることが、必要である。
微分(Rk )′はKの1次式、2次微分(Rk )″は
Rs なる定数とする必要があるということである。言
い換えれば、(Rk )′, (Rk )″はRskの1次
微分(Rsk)′、2次微分(Rsk)″と絶対値が同じ
で、正負符号が逆であることが、必要である。
【0029】一例として、Ra =11.95Ω、N=
120であり、従ってRs =0.05Ω、またRn =
200Ω、250Ωとした場合のRk を図12(a)に
示す。また隣接するRkの差R(k+1) −Rk を図12
(b)に、さらにその差(2次差分)を図12(c)に示
す。ここで2次差分は(式5)の示す通りRs そのも
のであり0.05Ωである。
120であり、従ってRs =0.05Ω、またRn =
200Ω、250Ωとした場合のRk を図12(a)に
示す。また隣接するRkの差R(k+1) −Rk を図12
(b)に、さらにその差(2次差分)を図12(c)に示
す。ここで2次差分は(式5)の示す通りRs そのも
のであり0.05Ωである。
【0030】しかるに、図6に示す「台形パターン」で
は、Rk 、(Rk )′, (Rk)″は数式6の(式
6)、(式7)、(式8)であり、Rk がKの単純な
2次式でなく、従って2次微分式の中にKが存在する。
は、Rk 、(Rk )′, (Rk)″は数式6の(式
6)、(式7)、(式8)であり、Rk がKの単純な
2次式でなく、従って2次微分式の中にKが存在する。
【0031】
【数6】
【0032】したがってこのパターンでは、(式1)を
全端子に渡って満足することができない。図7(a),
(b),(c)に示す抵抗値の傾向もそのことを示して
おり、輝度ムラが発生することになる。
全端子に渡って満足することができない。図7(a),
(b),(c)に示す抵抗値の傾向もそのことを示して
おり、輝度ムラが発生することになる。
【0033】また図8に示す「1カ所屈曲パターン」で
は、Rk 、(Rk )′, (Rk)″は数式7の(式
9)、(式10)、(式11)であり、Rk はKの1次式
であり、2次微分式が0である。従ってこのパターンで
も、(式1)を全端子に渡って満足することができない。
図9(a),(b),(c)に示す抵抗値の傾向もその
ことを示している。この場合も輝度ムラが発生する可能
性がある。
は、Rk 、(Rk )′, (Rk)″は数式7の(式
9)、(式10)、(式11)であり、Rk はKの1次式
であり、2次微分式が0である。従ってこのパターンで
も、(式1)を全端子に渡って満足することができない。
図9(a),(b),(c)に示す抵抗値の傾向もその
ことを示している。この場合も輝度ムラが発生する可能
性がある。
【0034】
【数7】
【0035】以上の様に、従来の液晶表示装置では、輝
度ムラを完全に除去できないという問題があった。本発
明は、このような液晶表示装置において、輝度ムラを無
くすことを目的とする。
度ムラを完全に除去できないという問題があった。本発
明は、このような液晶表示装置において、輝度ムラを無
くすことを目的とする。
【0036】
【課題を解決するための手段】本発明の液晶表示装置に
おいては、ブロック内の信号電極の数を2N(Nは正の
整数)、信号電圧印加素子内の2N個の出力チャンネル
に渡る電源ライン内部抵抗をRaとして、信号電極群引
出部の隣り合う電極パターンの抵抗値の2次差分が、R
a/(2N−1)に等しく、あるいはこの値に近い値と
したことを特徴としたものである。
おいては、ブロック内の信号電極の数を2N(Nは正の
整数)、信号電圧印加素子内の2N個の出力チャンネル
に渡る電源ライン内部抵抗をRaとして、信号電極群引
出部の隣り合う電極パターンの抵抗値の2次差分が、R
a/(2N−1)に等しく、あるいはこの値に近い値と
したことを特徴としたものである。
【0037】この本発明によれば、輝度ムラの無い液晶
表示装置が得られる。
表示装置が得られる。
【0038】
【発明の実施の形態】本発明の請求項1に記載の発明
は、複数本の縦方向の信号電極と、複数本の横方向の走
査電極とを有した一対の第1および第2のガラス基板を
対向させ、これら対向ガラス基板間隙に液晶材料を封入
した液晶表示素子と、前記信号電極に接続され信号電圧
を印加する複数の信号電圧印加素子と、前記走査電極に
接続され走査電圧を印加する複数の走査電圧印加素子と
を有し、各信号電圧印加素子毎に、信号電極がブロック
化され、信号電極群引出部により接続される液晶表示装
置であって、前記ブロック内の信号電極の数を2N(N
は正の整数)、前記信号電圧印加素子内の2N個の出力
チャンネルに渡る電源ライン内部抵抗をRaとして、前
記信号電極群引出部の隣り合う電極パターンの抵抗値の
2次差分が、Ra/(2N−1)に等しく、あるいはこ
の値に近い値としたことを特徴としたものであり、信号
電圧印加素子の内部構造、構成により生ずる電源ライン
の抵抗分による各チャンネル出力の電圧不均一を、上記
透明電極引出部のパターン形成により、画素電極の入力
端では解消できる、すなわち信号電圧を均一にできると
いう作用を有する。
は、複数本の縦方向の信号電極と、複数本の横方向の走
査電極とを有した一対の第1および第2のガラス基板を
対向させ、これら対向ガラス基板間隙に液晶材料を封入
した液晶表示素子と、前記信号電極に接続され信号電圧
を印加する複数の信号電圧印加素子と、前記走査電極に
接続され走査電圧を印加する複数の走査電圧印加素子と
を有し、各信号電圧印加素子毎に、信号電極がブロック
化され、信号電極群引出部により接続される液晶表示装
置であって、前記ブロック内の信号電極の数を2N(N
は正の整数)、前記信号電圧印加素子内の2N個の出力
チャンネルに渡る電源ライン内部抵抗をRaとして、前
記信号電極群引出部の隣り合う電極パターンの抵抗値の
2次差分が、Ra/(2N−1)に等しく、あるいはこ
の値に近い値としたことを特徴としたものであり、信号
電圧印加素子の内部構造、構成により生ずる電源ライン
の抵抗分による各チャンネル出力の電圧不均一を、上記
透明電極引出部のパターン形成により、画素電極の入力
端では解消できる、すなわち信号電圧を均一にできると
いう作用を有する。
【0039】本発明の請求項2に記載の発明は、請求項
1記載の発明であって、前記信号電極群引出部の2N個
の引出電極パターンに関し、その引出部の全幅に渡っ
て、かつ引出部高さ寸法の全部または一部の一定区間に
渡って、前記信号電極と相対応する信号電圧印加素子接
続パッドとの結線パターンを、一直線帯状に形成し、2
N個のそれぞれのパターン幅として、前記信号電圧印加
素子接続パッドのピッチ以下の一定寸法に、それぞれの
パターンの中心線の垂線とのなす角の余弦を掛けて変調
したパターン幅としたことを特徴とするものであり、本
発明のパターン形成により、画素電極の入力端での信号
電圧を均一にでき、表示領域の分割ブロックごとに現れ
る輝度ムラを無くし、均一な液晶表示装置を得ることが
できるという作用を有する。
1記載の発明であって、前記信号電極群引出部の2N個
の引出電極パターンに関し、その引出部の全幅に渡っ
て、かつ引出部高さ寸法の全部または一部の一定区間に
渡って、前記信号電極と相対応する信号電圧印加素子接
続パッドとの結線パターンを、一直線帯状に形成し、2
N個のそれぞれのパターン幅として、前記信号電圧印加
素子接続パッドのピッチ以下の一定寸法に、それぞれの
パターンの中心線の垂線とのなす角の余弦を掛けて変調
したパターン幅としたことを特徴とするものであり、本
発明のパターン形成により、画素電極の入力端での信号
電圧を均一にでき、表示領域の分割ブロックごとに現れ
る輝度ムラを無くし、均一な液晶表示装置を得ることが
できるという作用を有する。
【0040】本発明の請求項3に記載の発明は、請求項
1記載の発明であって、前記信号電極群引出部の2N個
の引出電極パターンに関し、その引出部の全幅に渡っ
て、かつ引出部高さ寸法の全部または一部の一定区間に
渡って、前記信号電極と相対応する信号電圧印加素子接
続パッドとの結線パターンを、直線状に形成し、その形
状として、一端を前記信号電圧印加素子接続パッドのピ
ッチ以下の一定寸法を基準とする上辺、他端を前記信号
電極ピッチ以下の寸法を基準とする底辺を有する変型台
形となし、かつ2N個のそれぞれのパターン幅として、
それぞれのパターンの中心線の垂線とのなす角の余弦を
掛けて変調したパターン幅としたことを特徴とするもの
であり、請求項2に記載の発明と同様の作用を有する。
1記載の発明であって、前記信号電極群引出部の2N個
の引出電極パターンに関し、その引出部の全幅に渡っ
て、かつ引出部高さ寸法の全部または一部の一定区間に
渡って、前記信号電極と相対応する信号電圧印加素子接
続パッドとの結線パターンを、直線状に形成し、その形
状として、一端を前記信号電圧印加素子接続パッドのピ
ッチ以下の一定寸法を基準とする上辺、他端を前記信号
電極ピッチ以下の寸法を基準とする底辺を有する変型台
形となし、かつ2N個のそれぞれのパターン幅として、
それぞれのパターンの中心線の垂線とのなす角の余弦を
掛けて変調したパターン幅としたことを特徴とするもの
であり、請求項2に記載の発明と同様の作用を有する。
【0041】本発明の請求項4に記載の発明は、請求項
1記載の発明であって、前記電極群引出部の2N個の引
出電極パターンに関し、その引出部の全幅に渡って、か
つ引出部高さ寸法の全部または一部の一定区間に渡っ
て、前記信号電極と相対応する信号電圧印加素子接続パ
ッドとの結線パターンを、前記信号電極群ブロックの中
心線と、左右最外の前記信号電圧印加素子接続パッドの
中心線と、前記引出部高さ寸法の一定区間の区切り線と
で形成される2等辺三角形の2等辺線分上にて屈曲点を
持つ折れ線となし、かつ前記一定区間外の全部又は一部
の2N個のそれぞれのパターン幅として、前記信号電圧
印加素子接続パッドのピッチ以下あるいは前記信号電極
のピッチ以下の一定寸法に、前記信号電極の中心線およ
び相対応する信号電圧印加素子接続パッドの中心線と前
記引出部高さ寸法の一定区間の区切り線との交点を結ぶ
直線の垂線とのなす角の余弦の2乗を掛けて変調したパ
ターン幅としたことを特徴とするものであり、請求項2
に記載の発明と同様の作用を有する。
1記載の発明であって、前記電極群引出部の2N個の引
出電極パターンに関し、その引出部の全幅に渡って、か
つ引出部高さ寸法の全部または一部の一定区間に渡っ
て、前記信号電極と相対応する信号電圧印加素子接続パ
ッドとの結線パターンを、前記信号電極群ブロックの中
心線と、左右最外の前記信号電圧印加素子接続パッドの
中心線と、前記引出部高さ寸法の一定区間の区切り線と
で形成される2等辺三角形の2等辺線分上にて屈曲点を
持つ折れ線となし、かつ前記一定区間外の全部又は一部
の2N個のそれぞれのパターン幅として、前記信号電圧
印加素子接続パッドのピッチ以下あるいは前記信号電極
のピッチ以下の一定寸法に、前記信号電極の中心線およ
び相対応する信号電圧印加素子接続パッドの中心線と前
記引出部高さ寸法の一定区間の区切り線との交点を結ぶ
直線の垂線とのなす角の余弦の2乗を掛けて変調したパ
ターン幅としたことを特徴とするものであり、請求項2
に記載の発明と同様の作用を有する。
【0042】以下、本発明の実施の形態を図面に基づい
て説明する。本発明の液晶表示装置は、上記(式1)に
示されるRk がKに関して、2次式であり、かつ、
(式5)に示されるような(Rk )″がRs であるよ
うな、電極引出部13のパターン構成を提供し、輝度ムラ
の無い表示ができる液晶表示装置を実現するものであ
る。
て説明する。本発明の液晶表示装置は、上記(式1)に
示されるRk がKに関して、2次式であり、かつ、
(式5)に示されるような(Rk )″がRs であるよ
うな、電極引出部13のパターン構成を提供し、輝度ムラ
の無い表示ができる液晶表示装置を実現するものであ
る。
【0043】図1に示すように、引出部高さ寸法h内に
一定の区間h2を設定し、その区間外の寸法をh1,h
3とする。接続パッド11のパッドピッチを2a’、縦方
向帯状の信号電極12のピッチを2b’として、h1の区
間は2a’以下の幅W1kで、h3の区間は2b’以下の
幅W3kで矩形パターンを形成し、h2の区間はW1k、W
3kの中心を結んだ中心線上に幅W2kで平行四辺形のパタ
ーンを形成する。h2の区間の前記平行四辺形の各パタ
ーンの長さをGk 、垂線との成す角をα2kとし、幅W2
kを一定値W2 にα2kの余弦を掛けて変調し、W2k=W
2 cos α2kとすること、幅W1k,W3kについてはKに
関係無く一定値W1 ,W3 とすることより、数式8の
(式12)、(式13)、(式14)を得る。
一定の区間h2を設定し、その区間外の寸法をh1,h
3とする。接続パッド11のパッドピッチを2a’、縦方
向帯状の信号電極12のピッチを2b’として、h1の区
間は2a’以下の幅W1kで、h3の区間は2b’以下の
幅W3kで矩形パターンを形成し、h2の区間はW1k、W
3kの中心を結んだ中心線上に幅W2kで平行四辺形のパタ
ーンを形成する。h2の区間の前記平行四辺形の各パタ
ーンの長さをGk 、垂線との成す角をα2kとし、幅W2
kを一定値W2 にα2kの余弦を掛けて変調し、W2k=W
2 cos α2kとすること、幅W1k,W3kについてはKに
関係無く一定値W1 ,W3 とすることより、数式8の
(式12)、(式13)、(式14)を得る。
【0044】
【数8】
【0045】Rk はKについて、2次式であり、(Rk
)′はKの1次式、(Rk )″はKを含まない定数
であり、(Rk )″=Rs に設定すれば良く、ρ,
a,b,W2 ,t,h2などの選定で比較的容易に実
現できる。
)′はKの1次式、(Rk )″はKを含まない定数
であり、(Rk )″=Rs に設定すれば良く、ρ,
a,b,W2 ,t,h2などの選定で比較的容易に実
現できる。
【0046】図2中の実例計算条件に示す各値を採用し
た場合のRk 、(Rk )′, (Rk )″を図2
(a),(b),(c)に示す。また(式14)は、h1
=0、h3=0でも良いことを示しており、この場合の
例として、図3、図4(a),(b),(c)に示す。
これらは、図12(a),(b),(c)と一致してお
り、輝度ムラの無い液晶表示装置が得られる。
た場合のRk 、(Rk )′, (Rk )″を図2
(a),(b),(c)に示す。また(式14)は、h1
=0、h3=0でも良いことを示しており、この場合の
例として、図3、図4(a),(b),(c)に示す。
これらは、図12(a),(b),(c)と一致してお
り、輝度ムラの無い液晶表示装置が得られる。
【0047】また他の実施の形態として、図1に示すh
2区間の平行四辺形パターンを図6に示す台形のパター
ンに置き換えて、かつ、幅W2kを、同パターンの垂線と
の成す角α2kの余弦cos α2kを掛けて、変調させた場
合には、数式9の(式15)、(式16)、(式17)が得ら
れ、Rk はKについて、2次式であり、(Rk )′は
Kの1次式、(Rk )″はKを含まない定数である。
従って(Rk )″=Rs に設定すれば、輝度ムラの無
い液晶表示装置が得られる。
2区間の平行四辺形パターンを図6に示す台形のパター
ンに置き換えて、かつ、幅W2kを、同パターンの垂線と
の成す角α2kの余弦cos α2kを掛けて、変調させた場
合には、数式9の(式15)、(式16)、(式17)が得ら
れ、Rk はKについて、2次式であり、(Rk )′は
Kの1次式、(Rk )″はKを含まない定数である。
従って(Rk )″=Rs に設定すれば、輝度ムラの無
い液晶表示装置が得られる。
【0048】
【数9】
【0049】h1=0.45mm、h2=3.05mm、h
3=0.50mm W1 =32μm、 W2a=32μm、 W2b=80μm、
W3 =800μm として、(式15)、(式16)、(式17)を計算しグラフ
化すると、図2(a),(b),(c)と同一の特性が
得られる。
3=0.50mm W1 =32μm、 W2a=32μm、 W2b=80μm、
W3 =800μm として、(式15)、(式16)、(式17)を計算しグラフ
化すると、図2(a),(b),(c)と同一の特性が
得られる。
【0050】さらに、他の実施の形態として、図5のよ
うに、区間分割、1カ所屈曲とし、かつ、h1、および
h2の区間の双方、またはどちらか一方の矩形パターン
部の幅を前記角α2kの余弦の2乗で幅変調すると、数式
10が得られ、(Rk )″はKを含まない定数であ
る。従って(Rk )″=Rs に設定すれば、輝度ムラ
の無い液晶表示装置が得られる。
うに、区間分割、1カ所屈曲とし、かつ、h1、および
h2の区間の双方、またはどちらか一方の矩形パターン
部の幅を前記角α2kの余弦の2乗で幅変調すると、数式
10が得られ、(Rk )″はKを含まない定数であ
る。従って(Rk )″=Rs に設定すれば、輝度ムラ
の無い液晶表示装置が得られる。
【0051】
【数10】
【0052】このように、透明電極引出部13のパターン
の各種形状に対しパターン幅を、cos αk またはcos
α2kで変調することにより、信号電極12の入力端での
信号電圧を均一にでき、表示領域の分割ブロックごとに
現れる輝度ムラを無くし、均一な液晶表示装置を得るこ
とができる。
の各種形状に対しパターン幅を、cos αk またはcos
α2kで変調することにより、信号電極12の入力端での
信号電圧を均一にでき、表示領域の分割ブロックごとに
現れる輝度ムラを無くし、均一な液晶表示装置を得るこ
とができる。
【0053】
【発明の効果】以上のように本発明によれば、信号電圧
印加素子の内部構造、構成により生ずる電源ラインの抵
抗分による各チャンネル出力の電圧不均一を、透明電極
引出部のパターン形成において画素電極の入力端での信
号電圧を均一にできることから、表示領域のブロック化
による輝度ムラという表示品位劣化を招くことなく、均
一な表示特性を持つ液晶表示装置を提供することができ
る。
印加素子の内部構造、構成により生ずる電源ラインの抵
抗分による各チャンネル出力の電圧不均一を、透明電極
引出部のパターン形成において画素電極の入力端での信
号電圧を均一にできることから、表示領域のブロック化
による輝度ムラという表示品位劣化を招くことなく、均
一な表示特性を持つ液晶表示装置を提供することができ
る。
【0054】今後ますます大画面化、高精細化し、LS
Iのファインピッチ化も進む液晶表示装置において表示
ムラはますます顕著に現れやすくなる傾向が予測される
中で、本発明の効果は大きい。
Iのファインピッチ化も進む液晶表示装置において表示
ムラはますます顕著に現れやすくなる傾向が予測される
中で、本発明の効果は大きい。
【図1】本発明の実施の形態における液晶表示装置の信
号電極引出部の平面図である。
号電極引出部の平面図である。
【図2】図1の電極引出部パターンの持つ抵抗値特性の
一例を示す特性図である。
一例を示す特性図である。
【図3】本発明の他の実施の形態における液晶表示装置
の信号電極引出部の平面図である。
の信号電極引出部の平面図である。
【図4】図3の電極引出部パターンの持つ抵抗値特性の
一例を示す特性図である。
一例を示す特性図である。
【図5】本発明の他の実施の形態における液晶表示装置
の信号電極引出部の平面図である。
の信号電極引出部の平面図である。
【図6】従来の液晶表示装置の信号電極引出部の平面図
である。
である。
【図7】図6の電極引出部パターンの持つ抵抗値特性の
一例を示す特性図である。
一例を示す特性図である。
【図8】従来の液晶表示装置の信号電極引出部の平面図
である。
である。
【図9】図8の電極引出部パターンの持つ抵抗値特性の
一例を示す特性図である。
一例を示す特性図である。
【図10】透明電極引出部の形態の一例と各部寸法の定
義を示す図面である。
義を示す図面である。
【図11】2Nチャンネルの出力を持つ駆動電圧印加素
子と透明電極引出部の簡易等価回路である。
子と透明電極引出部の簡易等価回路である。
【図12】輝度ムラが発生しない透明電極引出部の理論
抵抗値特性を示す特性図である。
抵抗値特性を示す特性図である。
【図13】液晶表示装置の構成を示す平面図である。
【図14】ブロック輝度ムラが現れた表示画面品位を示
す図である。
す図である。
【図15】信号電極、信号電圧印加素子のブロック構成
と電極引出部のパターン形成を示す図、およびブロック
輝度ムラに対応する輝度特性を示す特性図である。
と電極引出部のパターン形成を示す図、およびブロック
輝度ムラに対応する輝度特性を示す特性図である。
1 複数本の縦方向帯状の信号電極を有した第1のガ
ラス基板 2 複数本の横方向帯状の走査電極を有した第2のガ
ラス基板 3 有効表示領域 4 周辺BM(Black Matrix)部及びシール部 5,8 多層プリント配線基板 6,10 TCP(Tape Carrier Package) 7 信号電極駆動用LSI素子 9 走査電極駆動用LSI素子 11 透明電極の引出部とTCPとの接続電極部 12 縦方向帯状の信号電極 13 透明電極の引出部
ラス基板 2 複数本の横方向帯状の走査電極を有した第2のガ
ラス基板 3 有効表示領域 4 周辺BM(Black Matrix)部及びシール部 5,8 多層プリント配線基板 6,10 TCP(Tape Carrier Package) 7 信号電極駆動用LSI素子 9 走査電極駆動用LSI素子 11 透明電極の引出部とTCPとの接続電極部 12 縦方向帯状の信号電極 13 透明電極の引出部
Claims (4)
- 【請求項1】 複数本の縦方向の信号電極と、複数本の
横方向の走査電極とを有した一対の第1および第2のガ
ラス基板を対向させ、これら対向ガラス基板間隙に液晶
材料を封入した液晶表示素子と、 前記信号電極に接続され信号電圧を印加する複数の信号
電圧印加素子と、 前記走査電極に接続され走査電圧を印加する複数の走査
電圧印加素子とを有し、各信号電圧印加素子毎に、信号
電極がブロック化され、信号電極群引出部により接続さ
れる液晶表示装置であって、 前記ブロック内の信号電極の数を2N(Nは正の整
数)、前記信号電圧印加素子内の2N個の出力チャンネ
ルに渡る電源ライン内部抵抗をRaとして、 前記信号電極群引出部の隣り合う電極パターンの抵抗値
の2次差分が、Ra/(2N−1)に等しく、あるいは
この値に近い値としたことを特徴とする液晶表示装置。 - 【請求項2】 前記信号電極群引出部の2N個の引出電
極パターンに関し、 その引出部の全幅に渡って、かつ引出部高さ寸法の全部
または一部の一定区間に渡って、前記信号電極と相対応
する信号電圧印加素子接続パッドとの結線パターンを、
一直線帯状に形成し、 2N個のそれぞれのパターン幅として、前記信号電圧印
加素子接続パッドのピッチ以下の一定寸法に、それぞれ
のパターンの中心線の垂線とのなす角の余弦を掛けて変
調したパターン幅としたことを特徴とする請求項1記載
の液晶表示装置。 - 【請求項3】 前記信号電極群引出部の2N個の引出電
極パターンに関し、 その引出部の全幅に渡って、かつ引出部高さ寸法の全部
または一部の一定区間に渡って、前記信号電極と相対応
する信号電圧印加素子接続パッドとの結線パターンを、
直線状に形成し、 その形状として、一端を前記信号電圧印加素子接続パッ
ドのピッチ以下の一定寸法を基準とする上辺、他端を前
記信号電極ピッチ以下の寸法を基準とする底辺を有する
変型台形となし、 かつ2N個のそれぞれのパターン幅として、それぞれの
パターンの中心線の垂線とのなす角の余弦を掛けて変調
したパターン幅としたことを特徴とする請求項1記載の
液晶表示装置。 - 【請求項4】 前記電極群引出部の2N個の引出電極パ
ターンに関し、 その引出部の全幅に渡って、かつ引出部高さ寸法の全部
または一部の一定区間に渡って、前記信号電極と相対応
する信号電圧印加素子接続パッドとの結線パターンを、
前記信号電極群ブロックの中心線と、左右最外の前記信
号電圧印加素子接続パッドの中心線と、前記引出部高さ
寸法の一定区間の区切り線とで形成される2等辺三角形
の2等辺線分上にて屈曲点を持つ折れ線となし、 かつ前記一定区間外の全部又は一部の2N個のそれぞれ
のパターン幅として、前記信号電圧印加素子接続パッド
のピッチ以下あるいは前記信号電極のピッチ以下の一定
寸法に、前記信号電極の中心線および相対応する信号電
圧印加素子接続パッドの中心線と前記引出部高さ寸法の
一定区間の区切り線との交点を結ぶ直線の垂線とのなす
角の余弦の2乗を掛けて変調したパターン幅としたこと
を特徴とする請求項1記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15419297A JPH112792A (ja) | 1997-06-12 | 1997-06-12 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15419297A JPH112792A (ja) | 1997-06-12 | 1997-06-12 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH112792A true JPH112792A (ja) | 1999-01-06 |
Family
ID=15578856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15419297A Pending JPH112792A (ja) | 1997-06-12 | 1997-06-12 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH112792A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993026010A1 (en) * | 1992-06-05 | 1993-12-23 | Shapecourt Limited | Video cassettes and other pre-recorded media cartridges |
KR100554217B1 (ko) | 2004-06-15 | 2006-02-22 | 주식회사 티엘아이 | 기준전압의 전압강하를 보상하는 수단을 가지는 칩 온글래스 타입의 액정 표시 장치 |
JP2006189548A (ja) * | 2005-01-05 | 2006-07-20 | Seiko Epson Corp | 電気光学装置および電子機器 |
KR100839482B1 (ko) * | 2002-06-26 | 2008-06-19 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법 |
CN115236906A (zh) * | 2022-06-30 | 2022-10-25 | 苏州华星光电技术有限公司 | 显示装置 |
-
1997
- 1997-06-12 JP JP15419297A patent/JPH112792A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993026010A1 (en) * | 1992-06-05 | 1993-12-23 | Shapecourt Limited | Video cassettes and other pre-recorded media cartridges |
KR100839482B1 (ko) * | 2002-06-26 | 2008-06-19 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법 |
KR100554217B1 (ko) | 2004-06-15 | 2006-02-22 | 주식회사 티엘아이 | 기준전압의 전압강하를 보상하는 수단을 가지는 칩 온글래스 타입의 액정 표시 장치 |
JP2006189548A (ja) * | 2005-01-05 | 2006-07-20 | Seiko Epson Corp | 電気光学装置および電子機器 |
CN115236906A (zh) * | 2022-06-30 | 2022-10-25 | 苏州华星光电技术有限公司 | 显示装置 |
CN115236906B (zh) * | 2022-06-30 | 2023-08-22 | 苏州华星光电技术有限公司 | 显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5561440A (en) | Liquid crystal display device and driving method therefor | |
CN101097674B (zh) | 平板显示器以及控制其图像质量的方法 | |
US20060256274A1 (en) | Color filter substrate and display device | |
US20030086048A1 (en) | Liquid crystal display | |
US10573260B2 (en) | Display device | |
KR20090038204A (ko) | 표시장치 및 그 구동방법 | |
JP2735099B2 (ja) | 液晶表示装置 | |
US6307606B1 (en) | Color filter for use in display apparatus | |
JP2008275908A (ja) | 液晶パネル及びそれを用いた液晶表示装置 | |
JPH112792A (ja) | 液晶表示装置 | |
US20040004606A1 (en) | Image display element and image display device | |
CN113885262B (zh) | 显示面板及显示装置 | |
CN112666744B (zh) | 彩膜基板及其制作方法、显示面板和显示装置 | |
CN112542145B (zh) | 显示面板 | |
US20050088582A1 (en) | Liquid crystal display | |
JP2000075312A (ja) | 液晶表示装置 | |
JPH08278480A (ja) | 液晶表示装置 | |
KR20050041355A (ko) | 스토리지 배선의 저항을 감소시킨 액정표시패널 | |
CN113487962B (zh) | 显示设备 | |
CN111752055B (zh) | 显示装置 | |
JP2012163755A (ja) | 液晶表示装置 | |
JP2005208129A (ja) | 液晶装置及び電子機器 | |
KR100226820B1 (ko) | 위치 검출 액정표시장치 | |
JP2003114655A (ja) | 液晶表示装置 | |
JP2006267544A (ja) | 電気光学装置及び電子機器 |