JPH1127673A - Digital image signal compressor and digital image signal recorder - Google Patents
Digital image signal compressor and digital image signal recorderInfo
- Publication number
- JPH1127673A JPH1127673A JP18752597A JP18752597A JPH1127673A JP H1127673 A JPH1127673 A JP H1127673A JP 18752597 A JP18752597 A JP 18752597A JP 18752597 A JP18752597 A JP 18752597A JP H1127673 A JPH1127673 A JP H1127673A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- image signal
- digital image
- bit
- coefficient data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ディジタル化され
た画像信号に対して直交変換を施して情報圧縮を行うデ
ィジタル画像信号圧縮装置及びその圧縮装置を有するデ
ィジタル画像信号記録装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital image signal compression apparatus for performing orthogonal transformation on a digitized image signal to compress information, and a digital image signal recording apparatus having the compression apparatus.
【０００２】[0002]
【従来の技術】画像データを情報圧縮して記録を行うデ
ィジタルＶＴＲ（ビデオテープレコーダ）の規格として
「ＤＶＣ」と呼ばれる規格（以下「ＤＶＣ規格」とい
う）が提案されている（例えば、National Technical R
eport Vol. 41 No.2 Apr. 1995第４８頁から第５５
頁）。このＤＶＣ規格には、現行放送レベルの通常解像
度の画像信号（ＳＤ信号）を記録するための規格（以下
「ＳＤ−ＤＶＣ規格」という）と、高精細度の画像信号
（ＨＤ信号）を記録するための規格とがある。2. Description of the Related Art A standard called "DVC" (hereinafter referred to as "DVC standard") has been proposed as a standard of a digital VTR (video tape recorder) for compressing and recording image data.
eport Vol. 41 No.2 Apr. 1995 pages 48 to 55
page). In the DVC standard, a standard for recording an image signal (SD signal) having a normal resolution at the current broadcast level (hereinafter referred to as “SD-DVC standard”) and an image signal (HD signal) with a high definition are recorded. There are standards for
【０００３】図４は、このＳＤ−ＤＶＣ規格に準拠した
ＶＴＲの構成を示すブロック図であり、このＶＴＲの記
録系は、ブロック化・シャフリング部１１１と、圧縮処
理部１１２と、誤り訂正符号化部１１３と、シンクブロ
ック合成記録変調部１１４と、記録アンプ１１５と、記
録ヘッド１１６とを主たる構成要素とする。ブロック化
・シャフリング部１１１は、入力されるラスタスキャン
の画像データ（輝度信号Ｙ及び２つの色差信号Ｃｂ，Ｃ
ｒに対応する、それぞれ８ビットの画像データ）から垂
直８画素×水平８画素のブロック（以下「ＤＣＴブロッ
ク」という）を構成し、画面内で分散した領域に対応す
るＤＣＴブロックをマクロブロック（Ｙ信号４ブロッ
ク、Ｃｂ信号１ブロック、Ｃｒ信号１ブロック）単位で
出力する。圧縮処理部１１２は、入力データに対してＤ
ＣＴ（離散コサイン変換）演算、量子化及び可変長符号
化を行い、誤り訂正符号化部１１３は、誤り訂正のため
のパリティビットを付加して誤り訂正符号化を行う。シ
ンクブロック合成記録変調部１１４は、磁気テープに記
録する小単位を構成するシンクブロックの合成を行うと
ともに、磁気テープに記録するための変調を行い、シン
クブロック合成記録変調部１１４の出力データは、記録
アンプ１１５で増幅され、磁気ヘッド１１６により磁気
テープ３０に記録される。FIG. 4 is a block diagram showing the configuration of a VTR conforming to the SD-DVC standard. The recording system of this VTR includes a blocking / shuffling unit 111, a compression processing unit 112, an error correction code The main components are a conversion unit 113, a sync block synthesis recording modulation unit 114, a recording amplifier 115, and a recording head 116. The blocking / shuffling unit 111 receives input raster scan image data (a luminance signal Y and two color difference signals Cb and Cb).
r, a block of 8 pixels vertically × 8 pixels horizontally (hereinafter, referred to as a “DCT block”) is formed from image data of 8 bits each, and a DCT block corresponding to a dispersed area in a screen is defined as a macro block (Y (4 blocks of signal, 1 block of Cb signal, 1 block of Cr signal). The compression processing unit 112
Perform CT (Discrete Cosine Transform) operation, quantization, and variable length coding, and the error correction coding unit 113 performs error correction coding by adding a parity bit for error correction. The sync block synthesis recording / modulation unit 114 synthesizes a sync block constituting a small unit to be recorded on a magnetic tape, and performs modulation for recording on a magnetic tape. The signal is amplified by the recording amplifier 115 and recorded on the magnetic tape 30 by the magnetic head 116.
【０００４】また再生系は、再生ヘッド１２１と、再生
アンプ１２２と、ＳＹＮＣ検出再生復調部１２３と、誤
り訂正復号化部１２４と、伸張処理部１２５と、画素並
べ替え部１２６とを主たる構成要素とする。磁気テープ
３０から再生ヘッド１２１により再生されたデータは、
再生アンプ１２２で増幅され、ＳＹＮＣ検出再生復調ブ
ロック１２３に入力される。ＳＹＮＣ検出再生復調ブロ
ック１２３は、再生データからＳＹＮＣワードを検出す
るとともに記録時の変調に対応した復調を行う。誤り訂
正復号化部１２４は、パリティビットを利用した誤り検
出・訂正処理を行い、伸張処理部１２５は、記録時と逆
の処理、すなわち可変長復号化、逆量子化及び逆ＤＣＴ
演算を順次行う。画素並べ替え部１２６は、記録時のシ
ャフリングと逆の処理を行って画素配置を元に戻し、８
ビットの画像データ（それぞれ８ビットの輝度信号Ｙ及
び色差信号Ｃｂ、Ｃｒ）を出力する。The reproducing system mainly includes a reproducing head 121, a reproducing amplifier 122, a SYNC detection / reproduction demodulating section 123, an error correction decoding section 124, an expansion processing section 125, and a pixel rearranging section 126. And Data reproduced from the magnetic tape 30 by the reproducing head 121 is as follows.
The signal is amplified by the reproduction amplifier 122 and input to the SYNC detection / reproduction / demodulation block 123. The SYNC detection / reproduction / demodulation block 123 detects a SYNC word from the reproduction data and performs demodulation corresponding to the modulation at the time of recording. The error correction decoding unit 124 performs error detection / correction processing using the parity bits, and the decompression processing unit 125 performs processing reverse to that at the time of recording, that is, variable-length decoding, inverse quantization, and inverse DCT.
Perform calculations sequentially. The pixel rearranging unit 126 performs processing reverse to shuffling at the time of recording to restore the pixel arrangement to the original, and
It outputs bit image data (8-bit luminance signal Y and color difference signals Cb, Cr, respectively).
【０００５】図５は、図４の圧縮処理部１１２の構成を
示すブロック図である。圧縮処理部１１２は、ＤＣＴ演
算部４２と、丸め処理部４３と、ＡＣクラス分け部４４
と、初期スケーリング部４５と、データ量計算・ＱＮ
ｏ．決定部４６と、量子化部４７と、可変長符号化部４
８とを主たる構成要素とする。ＤＣＴ演算部４２は、入
力される画像データに対してＤＣＴ演算を行う。ＤＣＴ
演算としては、フレーム単位で水平８画素×垂直８画素
で８×８のＤＣＴを行うモードと、フィールド単位で水
平８画素×垂直４画素で８×４のＤＣＴを行い、２つの
フィールドの各ＤＣＴ係数の和と差をとるモードとが設
けられており、入力画像データに応じて適応的に切り換
え可能とされている。FIG. 5 is a block diagram showing the configuration of the compression processing section 112 shown in FIG. The compression processing unit 112 includes a DCT calculation unit 42, a rounding processing unit 43, and an AC classification unit 44.
, Initial scaling unit 45, data amount calculation / QN
o. Deciding unit 46, quantizing unit 47, and variable-length encoding unit 4
8 as a main component. The DCT operation unit 42 performs a DCT operation on the input image data. DCT
The operation is performed in a mode in which 8 × 8 DCT is performed by 8 horizontal pixels × 8 vertical pixels in frame units, and an 8 × 4 DCT is performed in 8 horizontal × 4 vertical pixels by field units, and each DCT of two fields is performed. A mode is provided for taking the sum and difference of coefficients, and can be switched adaptively according to input image data.
【０００６】ＤＣＴ演算により得られるＤＣＴ係数デー
タのうち、直流成分を示すＤＣ係数データは、丸め処理
部４３で９ビットに丸められて、可変長符号化部４８に
入力される。一方、ＤＣＴ係数データのうち、交流成分
を示すＡＣ係数データは、丸め処理部４３で１０ビット
に丸められ、ＡＣクラス分け部４４に入力される。ＡＣ
クラス分け部４４は、１つのＤＣＴブロック内のＡＣ係
数データの最大絶対値ＡＭＡＸに応じて例えば、以下の
ように０〜３のクラス番号ＣＮを決定する。[0006] Among the DCT coefficient data obtained by the DCT operation, DC coefficient data indicating a DC component is rounded to 9 bits by a rounding section 43 and input to a variable length coding section 48. On the other hand, of the DCT coefficient data, the AC coefficient data indicating the AC component is rounded to 10 bits by the rounding processing section 43 and input to the AC classification section 44. AC
The classification unit 44 determines the class numbers CN of 0 to 3 as follows, for example, according to the maximum absolute value AMAX of the AC coefficient data in one DCT block.
【０００７】 １）ＡＭＡＸ＝０〜１１のＤＣＴブロック クラス番号ＣＮ＝０ ２）ＡＭＡＸ＝１２〜２３のＤＣＴブロック クラス番号ＣＮ＝１ ３）ＡＭＡＸ＝２４〜３５のＤＣＴブロック クラス番号ＣＮ＝２ ４）ＡＭＡＸ＝３６以上のＤＣＴブロック クラス番号ＣＮ＝３ 初期スケーリング部４５は、クラス番号ＣＮ＝０，１，
２のＤＣＴブロックに対しては、１０ビット（ビットｂ
９〜ｂ０）のうち、ＭＳＢのビットｂ９と、ビットｂ７
〜ｂ０を取り出して、９ビットのデータとし、クラス番
号ＣＮ＝３のＤＣＴブロックに対しては、ビットｂ９〜
ｂ１を取り出して９ビットのデータとする。1) DCT block of AMAX = 0 to 11 Class number CN = 0 2) DCT block of AMAX = 12 to 23 Class number CN = 1 3) DCT block of AMAX = 24 to 35 Class number CN = 24) DCT block of AMAX = 36 or more Class number CN = 3 The initial scaling unit 45 calculates the class number CN = 0, 1,
For two DCT blocks, 10 bits (bit b
9 to b0), bit b9 of the MSB and bit b7
Ｂb0 are taken out as 9-bit data, and for the DCT block of class number CN = 3, bits b9〜
b1 is taken out as 9-bit data.
【０００８】データ量計算・ＱＮｏ．決定部４６は、所
定個数（３０個）のＤＣＴブロック単位で、可変長符号
化後のデータ量を計算し、該計算したデータ量が所定量
以下となるように、量子化器番号（ＱＮｏ．）を決定す
る。量子化部６７は、データ量計算・ＱＮｏ．決定部４
６で決定されたＱＮｏ．に対応する量子化ステップで初
期スケーリング部４５から出力される９ビットのデータ
の量子化を行う。可変長符号化部６８は、９ビットのＤ
Ｃ係数データ及び量子化されたＡＣ係数データに対して
可変長符号化を行い、処理後のデータを出力する。Data amount calculation / QNo. The deciding unit 46 calculates the data amount after variable-length coding in units of a predetermined number (30) of DCT blocks, and sets the quantizer number (QNo. ). The quantization unit 67 calculates the data amount / QNo. Decision part 4
6 determined by QNo. The quantization of the 9-bit data output from the initial scaling unit 45 is performed in the quantization step corresponding to. The variable length coding unit 68 has a 9-bit D
The variable-length coding is performed on the C coefficient data and the quantized AC coefficient data, and the processed data is output.
【０００９】[0009]
【発明が解決しようとする課題】上記従来のＶＴＲは、
８ビットでディジタル化された画像信号のみが入力され
ることを前提としているため、８ビットと異なるビット
数、例えば１０ビットでディジタル化された画像信号を
入力し、記録することができなかった。The above-mentioned conventional VTR has the following problems.
Since it is assumed that only an image signal digitized with 8 bits is input, an image signal digitized with a bit number different from 8 bits, for example, 10 bits, cannot be input and recorded.
【００１０】本発明はこの点に着目してなされたもので
あり、ビット数が異なるディジタル画像信号の情報圧縮
処理を、比較的簡単な構成で行うことができるディジタ
ル画像信号圧縮装置を提供することを第１の目的とし、
そのようなディジタル画像信号圧縮装置を含み、記録媒
体に圧縮処理後のデータを記録するディジタル画像信号
記録装置を提供することを第２の目的とする。The present invention has been made in view of this point, and an object of the present invention is to provide a digital image signal compression apparatus capable of performing information compression processing of digital image signals having different numbers of bits with a relatively simple configuration. With the first purpose,
It is a second object of the present invention to provide a digital image signal recording device that includes such a digital image signal compression device and records data after compression processing on a recording medium.
【００１１】[0011]
【課題を解決するための手段】上記目的を達成するため
請求項１に記載の発明は、入力されるディジタル画像信
号に対して所定画素ブロックを単位として直交変換演算
を行い、直流成分を表すＤＣ係数データ及び交流成分を
表すｅ（ｅは２以上の整数）ビットのＡＣ係数データを
出力する直交変換手段と、該直交変換手段から出力され
るＡＣ係数データの値に応じてクラス分けを行うクラス
分け手段と、前記ＡＣ係数データが属するクラスに応じ
て、前記ｅビットからｆ（ｆはｆ＜ｅなる整数）ビット
を取り出す初期スケーリング手段と、該取り出したｆビ
ットのＡＣ係数データに対して、所定数の前記所定画素
ブロックに対応する可変長符号化後のデータ量が所定量
以下となるように量子化ステップを決定する量子化ステ
ップ決定手段と、該決定された量子化ステップで前記ｆ
ビットのＡＣ係数データの量子化を行う量子化手段と、
該量子化手段の出力データ及び前記ＤＣ係数データを可
変長符号化する可変長符号化手段とを備えるディジタル
画像信号圧縮装置において、ｍ（ｍは２以上の整数）ビ
ットのディジタル画像信号と、ｎ（ｎはｎ＞ｍなる整
数）ビットのディジタル画像信号とが選択的に入力可能
であって、前記クラス分け手段は、ｍビットのディジタ
ル画像信号またはｎビットのディジタル画像信号のいず
れが入力されているかを示す切換信号に応じて、前記ク
ラス分けの基準を変更し、前記初期スケーリング手段
は、前記切換信号に応じて前記ｆビットの取り出し方法
を変更し、前記量子化ステップ決定手段、量子化手段及
び可変長符号化手段は、ｍビットのディジタル画像信号
またはｎビットのディジタル画像信号のいずれが入力さ
れているかに拘わらず同一の処理を行うように構成した
ことを特徴とする。According to a first aspect of the present invention, an orthogonal transform operation is performed on an input digital image signal in units of a predetermined pixel block to obtain a DC component representing a DC component. Orthogonal transform means for outputting coefficient data and AC coefficient data of e bits (e is an integer of 2 or more) representing an AC component, and a class for classifying according to the value of the AC coefficient data output from the orthogonal transform means Dividing means, initial scaling means for extracting f (f is an integer satisfying f <e) bits from the e bits according to the class to which the AC coefficient data belongs; Quantization step determining means for determining a quantization step so that the data amount after variable length encoding corresponding to a predetermined number of the predetermined pixel blocks is equal to or less than a predetermined amount, Wherein f at the determined quantization step
Quantizing means for quantizing the bit AC coefficient data;
A digital image signal compression apparatus comprising: a variable-length encoding unit that performs variable-length encoding on output data of the quantization unit and the DC coefficient data; a digital image signal of m (m is an integer of 2 or more) bits; (N is an integer satisfying n> m) bits of a digital image signal can be selectively inputted, and the classifying means is configured to receive either the m-bit digital image signal or the n-bit digital image signal. The initial scaling means changes the method of extracting the f bits in accordance with the switching signal, the quantization step determining means, and the quantization means. And the variable-length coding means, regardless of whether the m-bit digital image signal or the n-bit digital image signal is input. Characterized by being configured to perform one processing.
【００１２】請求項２に記載の発明は、請求項１に記載
のディジタル画像信号圧縮装置において、前記直交変換
手段は、前記切換信号に応じて、前記ｍビットのディジ
タル画像信号が入力されるときは、ｈ（ｈは１以上の整
数）ビットのＤＣ係数データを出力する一方、前記ｎビ
ットのディジタル画像信号が入力されるときは、（上位
ｈビット＋下位ｋビット）（ｋは１以上の整数）のＤＣ
係数データを出力し、前記上位ｈビットは、前記ｍビッ
トのディジタル画像信号が入力されるときと同様に前記
可変長符号化手段に入力され、前記下位ｋビットは別に
処理されるように構成したことを特徴とする。According to a second aspect of the present invention, in the digital image signal compressing apparatus according to the first aspect, the orthogonal transform means is configured to receive the m-bit digital image signal according to the switching signal. Outputs h (h is an integer of 1 or more) bits of DC coefficient data, and when the n-bit digital image signal is input, (upper h bits + lower k bits) (k is 1 or more) Integer) DC
The coefficient data is output, and the high-order h bits are input to the variable-length encoding means in the same manner as when the m-bit digital image signal is input, and the low-order k bits are processed separately. It is characterized by the following.
【００１３】請求項３に記載の発明は、輝度信号及び２
つの色差信号から成り、前記輝度信号の画素数と前記２
つの色差信号のそれぞれの画素数との比がｉ：１である
（ｉは２以上の整数）、ディジタル画像信号を記録する
ための記録信号処理回路が２系統並列に設けられ、前記
輝度信号の画素数と前記２つの色差信号のそれぞれの画
素数との比がｉ：２であるディジタル画像信号を記録媒
体に記録するディジタル画像信号記録装置において、入
力されるディジタル画像信号に対して所定画素ブロック
を単位として直交変換演算を行い、直流成分を表すＤＣ
係数データ及び交流成分を表すｅ（ｅは２以上の整数）
ビットのＡＣ係数データを出力する直交変換手段と、該
直交変換手段から出力されるＡＣ係数データの値に応じ
てクラス分けを行うクラス分け手段と、前記ＡＣ係数デ
ータが属するクラスに応じて、前記ｅビットからｆ（ｆ
はｆ＜ｅなる整数）ビットを取り出す初期スケーリング
手段と、該取り出したｆビットのＡＣ係数データに対し
て、所定数の前記所定画素ブロックに対応する可変長符
号化後のデータ量が所定量以下となるように量子化ステ
ップを決定する量子化ステップ決定手段と、該決定され
た量子化ステップで前記ｆビットＡＣ係数データの量子
化を行う量子化手段と、量子化手段の出力データ及び前
記ＤＣ係数データを可変長符号化する可変長符号化手段
と、該可変長符号化されたデータでシンクブロックを構
成し、該シンクブロックを前記記録媒体に記録する記録
手段とを備え、ｍ（ｍは２以上の整数）ビットのディジ
タル画像信号と、ｎ（ｎはｎ＞ｍなる整数）ビットのデ
ィジタル画像信号とが選択的に入力可能であって、前記
クラス分け手段は、ｍビットのディジタル画像信号また
はｎビットのディジタル画像信号のいずれが入力されて
いるかを示す切換信号に応じて、前記クラス分けの基準
を変更し、前記初期スケーリング手段は、前記切換信号
に応じて前記ｆビットの取り出し方法を変更し、前記量
子化ステップ決定手段、量子化手段及び可変長符号化手
段は、ｍビットのディジタル画像信号またはｎビットの
ディジタル画像信号のいずれが入力されているかに拘わ
らず同一の処理を行うように構成され、前記直交変換手
段は、前記切換信号に応じて、前記ｍビットのディジタ
ル画像信号が入力されるときはｈ（ｈは１以上の整数）
ビットのＤＣ係数データを出力する一方、前記ｎビット
のディジタル画像信号が入力されるときは、（上位ｈビ
ット＋下位ｋビット）（ｋは１以上の整数）のＤＣ係数
データを出力し、前記上位ｈビットは、前記ｍビットの
ディジタル画像信号が入力されるときと同様に前記可変
長符号化手段に入力し、前記下位ｋビットは、別に処理
し、前記シンクブロック内の空き領域に格納して前記記
録媒体に記録するように構成したことを特徴とする。According to a third aspect of the present invention, a luminance signal and a second
Chrominance signals, and the number of pixels of the luminance signal and the two
The ratio of each of the color difference signals to the number of pixels is i: 1 (i is an integer of 2 or more), and two recording signal processing circuits for recording a digital image signal are provided in parallel, In a digital image signal recording apparatus for recording a digital image signal having a ratio of i: 2 between the number of pixels and the number of pixels of each of the two color difference signals on a recording medium, a predetermined pixel block is provided for an input digital image signal. Performs an orthogonal transformation operation in units of
E representing coefficient data and AC component (e is an integer of 2 or more)
Orthogonal transform means for outputting bit AC coefficient data; classifying means for classifying according to the value of the AC coefficient data output from the orthogonal transform means; e bits to f (f
Is an integer that satisfies f <e) bits, and the amount of data after variable-length encoding corresponding to a predetermined number of the predetermined pixel blocks is equal to or less than a predetermined amount with respect to the extracted f-bit AC coefficient data. Quantizing step determining means for determining a quantizing step so as to obtain, quantizing means for quantizing the f-bit AC coefficient data in the determined quantizing step, output data of the quantizing means and DC Variable length coding means for performing variable length coding of coefficient data; and recording means for forming a sync block with the variable length coded data and recording the sync block on the recording medium. A digital image signal of 2 or more integers) bits and a digital image signal of n (n is an integer satisfying n> m) bits can be selectively inputted; The classification standard is changed in accordance with a switching signal indicating which of an m-bit digital image signal and an n-bit digital image signal is input, and the initial scaling unit is configured to change the classification in accordance with the switching signal. The method of extracting f bits is changed, and the quantization step determining means, the quantization means, and the variable length encoding means are configured to receive the m-bit digital image signal or the n-bit digital image signal irrespective of the input. The orthogonal transform means is configured to perform the same processing, and the orthogonal transform means outputs h (h is an integer of 1 or more) when the m-bit digital image signal is input according to the switching signal.
When the n-bit digital image signal is input while outputting the DC coefficient data of bits, the DC coefficient data of (upper h bits + lower k bits) (k is an integer of 1 or more) is output. The upper h bits are input to the variable length encoding means in the same manner as when the m-bit digital image signal is input, and the lower k bits are separately processed and stored in an empty area in the sync block. And recording on the recording medium.
【００１４】[0014]
【発明の実施の形態】以下本発明の実施の形態を図面を
参照して説明する。図１は本発明の実施の一形態にかか
るディジタル画像信号記録再生装置の要部の構成を示す
ブロック図であり、この装置は、ＤＩＧＩＴＡＬ−Ｓ規
格に準拠したＶＴＲである。ＤＩＧＩＴＡＬ−Ｓ規格
は、ＳＤ−ＤＶＣ規格の信号処理系を２系統並列に設け
ることにより、ＳＤ−ＤＶＣ規格の２倍の５０Ｍｂｐｓ
で、輝度信号Ｙと２つの色差信号Ｃｂ，Ｃｒとが（４：
２：２）で標本化された画像信号を記録再生することが
できるようにしたものである。したがって、同一の信号
処理系が２系統並列に設けられている点を除けば、基本
的な構成は図４に示すＳＤ−ＤＶＣ規格に準拠したＶＴ
Ｒと同一である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a main part of a digital image signal recording / reproducing apparatus according to an embodiment of the present invention. This apparatus is a VTR conforming to the DIGITAL-S standard. The DIGITAL-S standard provides 50 Mbps, twice that of the SD-DVC standard, by providing two signal processing systems of the SD-DVC standard in parallel.
Where the luminance signal Y and the two color difference signals Cb and Cr are (4:
2: 2) can be recorded and reproduced. Therefore, except that two identical signal processing systems are provided in parallel, the basic configuration is a VT conforming to the SD-DVC standard shown in FIG.
Same as R.
【００１５】さらに本実施形態のＶＴＲは、８ビットの
画像信号だけでなく１０ビットの画像信号も記録再生可
能に構成されている。８ビットの画像信号か、１０ビッ
トの画像信号かは、図示しないスイッチにより使用者が
選択するように構成されている。Further, the VTR according to the present embodiment is configured so that not only an 8-bit image signal but also a 10-bit image signal can be recorded and reproduced. The user selects between an 8-bit image signal and a 10-bit image signal by a switch (not shown).
【００１６】図１において記録系は、ブロック化・シャ
フリング部１１と、圧縮処理部１２と、誤り訂正符号化
部１３と、シンクブロック合成記録変調部１４と、記録
アンプ１５と、記録ヘッド１６とを主たる構成要素と
し、それぞれ図４に示す構成要素１１１〜１１６に対応
するものである。また再生系は、再生ヘッド２１と、再
生アンプ２２と、ＳＹＮＣ検出再生復調部２３と、誤り
訂正復号化部２４と、伸張処理部２５と、画素並べ替え
部２６とを主たる構成要素とし、それぞれ図４に示す構
成要素１２１〜１２３に対応するものである。In FIG. 1, the recording system includes a blocking / shuffling unit 11, a compression processing unit 12, an error correction encoding unit 13, a sync block synthesis recording modulation unit 14, a recording amplifier 15, a recording head 16 Are main components, and correspond to the components 111 to 116 shown in FIG. 4, respectively. The playback system includes a playback head 21, a playback amplifier 22, a SYNC detection / playback demodulation unit 23, an error correction decoding unit 24, a decompression processing unit 25, and a pixel rearrangement unit 26 as main components. This corresponds to the components 121 to 123 shown in FIG.
【００１７】ブロック化・シャフリング部１１は、１０
ビットの画像データも８ビットデータと同様に処理でき
るように構成されており、処理後の画像データ（８ビッ
トまたは１０ビット）が、圧縮処理部１２に入力され
る。The blocking / shuffling unit 11
The bit image data is configured to be processed in the same manner as the 8-bit data, and the processed image data (8 bits or 10 bits) is input to the compression processing unit 12.
【００１８】図２は、図１の圧縮処理部１２の構成（１
系統のみ）を示すブロック図であり、この図に示す構成
要素のうち、データ量計算・ＱＮｏ．決定部４６、量子
化部４７及び可変長符号化部４８は、図５に示す圧縮処
理部１１２の対応する構成要素４６〜４８と同一であ
る。また、図２のＤＣＴ演算部４２ａ、丸め処理部４３
ａ、ＡＣクラス分け部４４ａ及び初期スケーリング部４
５ａは、１０ビットの画像データも処理可能なものとさ
れている。さらに、選択部５１が設けられ、選択部５
１、ＤＣＴ演算部４２ａ、丸め処理部４３ａ、ＡＣクラ
ス分け部４４ａ及び初期スケーリング部４５ａには、入
力画像データが８ビットか、１０ビットかを示す８／１
０ビット切換信号が供給される。FIG. 2 shows the configuration (1) of the compression processing unit 12 shown in FIG.
FIG. 3 is a block diagram illustrating only the data amount calculation / QNo. The determination unit 46, the quantization unit 47, and the variable length coding unit 48 are the same as the corresponding components 46 to 48 of the compression processing unit 112 shown in FIG. The DCT operation unit 42a and the rounding processing unit 43 shown in FIG.
a, AC classification unit 44a and initial scaling unit 4
5a is capable of processing 10-bit image data. Further, a selection unit 51 is provided.
1. The DCT operation unit 42a, the rounding unit 43a, the AC classifying unit 44a, and the initial scaling unit 45a have an 8/1 indicating whether the input image data is 8 bits or 10 bits.
A 0-bit switching signal is supplied.
【００１９】図２において、８ビットの画像データが入
力される場合は、８ビットの画像データがそのままＤＣ
Ｔ演算部４２ａに入力され、選択部５１は、ダミーデー
タ”００”を選択してＤＣＴ演算部４２ａに入力する。
一方１０ビットの画像データは、上位８ビットがＤＣＴ
演算部４２ａに入力され、下位２ビットが選択部５１に
入力されるように構成されている。１０ビットの画像デ
ータが入力される場合は、選択部５１は、ダミーデー
タ”００”ではなく、入力画像データの下位２ビットを
選択してＤＣＴ演算部４２ａに入力する。In FIG. 2, when 8-bit image data is input, the 8-bit image data is directly converted to DC data.
The data is input to the T operation unit 42a, and the selection unit 51 selects the dummy data “00” and inputs the data to the DCT operation unit 42a.
On the other hand, for 10-bit image data, the upper 8 bits are DCT
The configuration is such that the lower two bits are input to the selector 51 and the lower two bits are input to the selector 51. When 10-bit image data is input, the selection unit 51 selects the lower 2 bits of the input image data instead of the dummy data “00” and inputs the same to the DCT operation unit 42a.
【００２０】ＤＣＴ演算部４２ａは、１０ビットのデー
タに必要な演算精度が保持されるように演算回路のビッ
ト数が、図５のＤＣＴ演算部４２に比べて増やされてい
る。丸め処理部４３ａは、８ビットの画像データが入力
される場合は、図５の丸め処理部４３と同様に、ＤＣ係
数データを上位９ビットに丸め、ＡＣ係数データを上位
１０ビットに丸めて出力する。また、１０ビットの画像
データが入力される場合は、ＤＣ係数データを上位１１
ビットに丸め、ＡＣ係数データを上位１２ビットに丸め
て出力する。The number of bits of the operation circuit of the DCT operation unit 42a is increased as compared with the DCT operation unit 42 of FIG. 5 so that the operation accuracy required for 10-bit data is maintained. When 8-bit image data is input, the rounding unit 43a rounds DC coefficient data to the upper 9 bits and rounds AC coefficient data to the upper 10 bits, similarly to the rounding unit 43 in FIG. I do. When 10-bit image data is input, the DC coefficient data
The data is rounded to bits, and the AC coefficient data is rounded to upper 12 bits and output.
【００２１】ＡＣクラス分け部４４ａは、８ビットの画
像データが入力される場合は、図５のＡＣクラス分け部
４４と同様にクラス番号を決定し、１０ビットの画像デ
ータが入力される場合は、１つのＤＣＴブロック内のＡ
Ｃ係数データの最大絶対値ＡＭＡＸに応じて例えば、以
下のように０〜３のクラス番号ＣＮを決定する。When 8-bit image data is input, the AC classification unit 44a determines a class number in the same manner as the AC classification unit 44 of FIG. 5, and when 10-bit image data is input, A in one DCT block
For example, the class numbers CN of 0 to 3 are determined in accordance with the maximum absolute value AMAX of the C coefficient data as follows.
【００２２】 １）ＡＭＡＸ＝０〜４４のＤＣＴブロック クラス番号ＣＮ＝０ ２）ＡＭＡＸ＝４５〜２５５のＤＣＴブロック クラス番号ＣＮ＝１ ３）ＡＭＡＸ＝２５６〜５１１のＤＣＴブロック クラス番号ＣＮ＝２ ４）ＡＭＡＸ＝５１２以上のＤＣＴブロック クラス番号ＣＮ＝３ 初期スケーリング部４５ａは、８ビットの画像データが
入力される場合は、図５の初期スケーリング部４５と同
様に１０ビットのデータから９ビットのデータを取り出
し、１０ビットの画像データが入力される場合は、例え
ば以下のように、８ビットの画像データが入力される場
合と異なる手法で、１２ビットのデータから９ビットの
データを取り出す。1) DCT block of AMAX = 0 to 44 Class number CN = 0 2) DCT block of AMAX = 45 to 255 Class number CN = 1 3) DCT block of AMAX = 256 to 511 Class number CN = 2 4) DCT block of AMAX = 512 or more Class number CN = 3 When 8-bit image data is input, the initial scaling unit 45a converts 9-bit data from 10-bit data as in the initial scaling unit 45 of FIG. Extraction When 10-bit image data is input, 9-bit data is extracted from 12-bit data by a method different from the case where 8-bit image data is input, for example, as described below.
【００２３】すなわち、クラス番号ＣＮ＝０，１のＤＣ
Ｔブロックに対しては、ＡＣ係数データを表す１２ビッ
ト（ビットｂ１１〜ｂ０）のうち、ＭＳＢのビットｂ１
１及びビットｂ７〜ｂ０を取り出して９ビットのデータ
とし、クラス番号ＣＮ＝２のＤＣＴブロックに対して
は、ビットｂ１１及びビットｂ８〜ｂ１を取り出して９
ビットのデータとし、クラス番号ＣＮ＝３のＤＣＴブロ
ックに対しては、ビットｂ１１〜ｂ３を取り出して９ビ
ットのデータとする。That is, DC of class number CN = 0,1
For the T block, of the 12 bits (bits b11 to b0) representing the AC coefficient data, the MSB bit b1
1 and bits b7 to b0 are taken out to form 9-bit data. For the DCT block of class number CN = 2, bits b11 and bits b8 to b1 are taken out to obtain 9 bits of data.
For the DCT block of class number CN = 3, bits b11 to b3 are taken out to be 9-bit data.
【００２４】このように、初期スケーリング部４５ａか
ら出力されるＡＣ係数データは、入力画像データが１０
ビットの場合も８ビットの場合と同様に、９ビットとさ
れるので、以後の処理を行うデータ量計算・ＱＮｏ．決
定部４６及び量子化部４７は、図５の従来の構成をその
まま使用することができる。As described above, the AC coefficient data output from the initial scaling unit 45 a
Since the number of bits is 9 bits as in the case of 8 bits, the data amount calculation / QNo. The determination unit 46 and the quantization unit 47 can use the conventional configuration of FIG. 5 as it is.
【００２５】一方、１０ビットの画像データが入力され
る場合に、丸め処理部４３ａで１１ビットに丸められた
ＤＣ係数データのうち、上位９ビットは可変長符号化部
４８に入力され、下位２ビットは、別途所定の処理（誤
り訂正符号化、フォーマッティング等）を施して、後述
するようにシンクブロック内の空き領域に格納して磁気
テープ３０に記録する。したがって、可変長符号化部４
８に入力されるＤＣ係数データは、入力画像データが１
０ビットの場合も８ビットの場合と同様に、９ビットと
されるので、可変長符号化部４８も従来の構成をそのま
ま使用することができる。On the other hand, when 10-bit image data is input, of the DC coefficient data rounded to 11 bits by the rounding section 43a, the upper 9 bits are input to the variable length encoding section 48 and the lower 2 bits are input. The bits are separately subjected to predetermined processing (error correction coding, formatting, etc.), stored in a free area in the sync block, and recorded on the magnetic tape 30 as described later. Therefore, the variable length coding unit 4
8, the input coefficient data is 1
In the case of 0 bits, as in the case of 8 bits, 9 bits are used, so that the variable length coding unit 48 can use the conventional configuration as it is.
【００２６】次に入力画像データが１０ビットの場合
に、ＤＣ係数データの下位２ビットを格納する領域につ
いて図３を参照して説明する。図３（ａ）は、ＳＤ−Ｄ
ＶＣ規格のフォーマッティングされたシンクブロックの
構造を説明するための図であり、このシンクブロック
は、輝度信号の４つのブロックＹ０〜Ｙ３及び色差信号
の２つのブロックＣｂ、Ｃｒから構成されている。Next, a description will be given of an area for storing lower two bits of DC coefficient data when the input image data is 10 bits, with reference to FIG. FIG. 3A shows an SD-D
FIG. 4 is a diagram for explaining the structure of a sync block formatted according to the VC standard, and the sync block includes four blocks Y0 to Y3 of a luminance signal and two blocks Cb and Cr of a color difference signal.
【００２７】同図の領域Ｄ０〜Ｄ５は、Ｙ０〜Ｙ３、Ｃ
ｒ及びＣｂの各ブロックのＤＣＴ後のＤＣ係数データ並
びに符号化及び復号化の際に参照する情報が格納される
領域であり、領域Ａ０〜Ａ５は、各ブロックのＡＣ係数
データが格納される領域である。ここで、領域Ａ０〜Ａ
５は、全く個別に使われるとは限らず、例えば領域Ａ０
にブロックＹ０のＡＣ係数データの全データを格納して
も空きがある一方、ブロックＹ２のＡＣ係数データは、
領域Ａ２にすべて格納できない場合には、領域Ａ０の空
き領域にブロックＹ２の残りのデータが格納される。The areas D0 to D5 in FIG.
Areas for storing DC coefficient data after DCT of each block of r and Cb and information to be referred to at the time of encoding and decoding, and areas A0 to A5 are areas for storing AC coefficient data of each block. It is. Here, the areas A0 to A
5 is not always used individually, for example, the area A0
, There is room for storing all the data of the AC coefficient data of the block Y0, while the AC coefficient data of the block Y2 is
If all data cannot be stored in the area A2, the remaining data of the block Y2 is stored in the free area of the area A0.
【００２８】図３（ｂ）は、ＤＩＧＩＴＡＬ−Ｓ規格の
シンクブロックの構造を示す図であり、このシンクブロ
ックは、同図（ａ）のシンクブロックにおいてブロック
Ｙ１及びＹ３のデータがないユニットと等価のユニット
２つで構成される。（４：１：１）（または（４：２：
０））の信号処理系を２系統用いるので、全体で（８：
２：２）のユニットとなるが、処理すべき画像信号は
（４：２：２）であるためである。この場合、領域Ｄ０
〜Ｄ３、Ａ０〜Ａ５には、ブロックＹ０，Ｙ１，Ｃｒ０
及びＣｂ０のデータが格納され、領域Ｄ４〜Ｄ７及びＡ
６〜Ａ１１には、ブロックＹ２，Ｙ３，Ｃｒ１及びＣｂ
１のデータが格納されるが、斜線を付した領域Ｖ１〜Ｖ
４は、未使用領域となっている。FIG. 3B is a diagram showing the structure of a sync block conforming to the DIGITAL-S standard. This sync block is equivalent to a unit having no data in blocks Y1 and Y3 in the sync block shown in FIG. Is composed of two units. (4: 1: 1) (or (4: 2:
0)), two signal processing systems are used, so that (8:
2: 2), but the image signal to be processed is (4: 2: 2). In this case, the area D0
To D3, A0 to A5 include blocks Y0, Y1, Cr0.
And data of Cb0 are stored in areas D4 to D7 and A
6 to A11 include blocks Y2, Y3, Cr1 and Cb.
1 is stored, but the shaded areas V1 to V
4 is an unused area.
【００２９】そこで本実施形態では、入力画像データが
１０ビットの場合に、この未使用領域Ｖ１〜Ｖ４に、Ｄ
Ｃ係数データの下位２ビットに対応する情報を格納して
磁気テープ３０に記録するようにしている。なお、記録
した画像データが１０ビットの画像データであることを
示す８／１０ビット切換フラグは、磁気テープ上の補助
情報記録領域（サブコードセクタ）に記録され、再生時
に参照される。Therefore, in the present embodiment, when the input image data is 10 bits, the unused areas V1 to V4 have D
Information corresponding to the lower two bits of the C coefficient data is stored and recorded on the magnetic tape 30. The 8 / 10-bit switching flag indicating that the recorded image data is 10-bit image data is recorded in the auxiliary information recording area (subcode sector) on the magnetic tape, and is referred to during reproduction.
【００３０】次に再生系の処理について説明する。先ず
磁気テープ３０から再生した８／１０ビット切換フラグ
が、８ビットの画像データであることを示すときは、従
来と同様の処理により再生を行う。Next, the processing of the reproducing system will be described. First, when the 8 / 10-bit switching flag reproduced from the magnetic tape 30 indicates that it is 8-bit image data, reproduction is performed by the same processing as in the related art.
【００３１】一方、再生した８／１０ビット切換フラグ
が、１０ビットの画像データであることを示すときは、
前記領域Ｖ１〜Ｖ４から、ＤＣ係数データの下位２ビッ
トに対応する情報が読み出され、誤り訂正復号化が施さ
れて元の２ビットのデータに戻され、伸張処理部２５に
入力される。伸張処理部２５では、可変長復号化処理に
より得られるＤＣ係数データの上位９ビットと、別途に
入力される下位２ビットとにより、元の１１ビットのデ
ータが構成される。また可変長復号化及び逆量子化され
たＡＣ係数データは、記録時の初期スケーリングの逆処
理が施され、上記１１ビットのＤＣ係数データとともに
逆ＤＣＴ演算処理が施されて、元の画像データが再生さ
れる。On the other hand, when the reproduced 8 / 10-bit switching flag indicates 10-bit image data,
Information corresponding to the lower two bits of the DC coefficient data is read from the areas V1 to V4, subjected to error correction decoding, returned to the original 2-bit data, and input to the decompression processing unit 25. In the decompression processing unit 25, the upper 9 bits of the DC coefficient data obtained by the variable length decoding processing and the lower 2 bits separately input form the original 11-bit data. The variable-length decoded and inverse-quantized AC coefficient data is subjected to the inverse processing of the initial scaling at the time of recording, and the inverse DCT operation is performed together with the 11-bit DC coefficient data to obtain the original image data. Will be played.
【００３２】以上のように本実施形態では、圧縮処理部
１２においてＤＣＴ演算部４２ａ、丸め処理部４３ａ、
ＡＣクラス分け部４４ａ及び初期スケーリング部４５ａ
を、入力画像データが８ビットであるか、１０ビットで
あるかに応じて、処理内容を切換可能に構成し、しかも
１０ビットの画像データが入力された場合には、ＤＣＴ
演算によって得られるＡＣ係数データの初期スケーリン
グ後のビット数を、８ビットの画像データが入力された
場合と同一とし、データ量計算・ＱＮｏ．決定部４６、
量子化部４７及び可変長符号化部４８は、入力画像デー
タが８ビットであるか、１０ビットであるかに拘わらず
同一の処理を行う構成としたので、ハードウェアの増加
を最小限に抑えながら、異なるビット数の画像データの
圧縮処理が可能となる。As described above, in the present embodiment, the DCT operation section 42a, the rounding section 43a,
AC classification unit 44a and initial scaling unit 45a
Is configured so that the processing content can be switched according to whether the input image data is 8 bits or 10 bits, and when 10-bit image data is input, the DCT
The number of bits of the AC coefficient data obtained by the operation after the initial scaling is the same as that when 8-bit image data is input, and the data amount calculation / QNo. Deciding unit 46,
Since the quantization unit 47 and the variable-length encoding unit 48 are configured to perform the same processing regardless of whether the input image data is 8 bits or 10 bits, the increase in hardware is minimized. However, compression processing of image data having different bit numbers becomes possible.
【００３３】またＤＣＴ演算によって得られるＤＣ係数
データのうちの下位２ビットを別処理とすることによ
り、ＤＣ係数データの処理も１０ビットの画像データが
入力された場合の下位２ビットを除き、８ビットの画像
データが入力された場合と共通化することができ、ハー
ドウェアの増加をより一層抑制することができる。Further, the lower 2 bits of the DC coefficient data obtained by the DCT operation are processed separately, so that the processing of the DC coefficient data can be performed by 8 bits except for the lower 2 bits when 10-bit image data is input. This can be shared with the case where bit image data is input, and the increase in hardware can be further suppressed.
【００３４】さらにＤＩＧＩＴＡＬ−Ｓ規格を採用し
て、シンクブロック内の空き領域Ｖ１〜Ｖ４にＤＣ係数
データの下位２ビットに対応する情報を格納するように
したので、ＤＣ係数データの下位２ビットは確実に記録
することができ、特にＡＣ成分が比較的少ない平坦に近
い画像領域では、１０ビットの精度が確保されるので、
良好な再生画質を得ることができる。Further, since the information corresponding to the lower two bits of the DC coefficient data is stored in the empty areas V1 to V4 in the sync block by adopting the DIGITAL-S standard, the lower two bits of the DC coefficient data are Recording can be performed reliably, and particularly in an almost flat image area where the AC component is relatively small, 10-bit accuracy is ensured.
Good reproduction image quality can be obtained.
【００３５】なお、本発明は上述した実施形態に限られ
るものではなく、種々の変形が可能である。例えば、上
述した実施形態では、ＤＩＧＩＴＡＬ−Ｓ規格に準拠し
たＶＴＲに適用した例を示したが、ＳＤ−ＤＶＣ規格に
準拠した通常のＶＴＲに適用してもよい。その場合に
は、入力画像データが１０ビットであるときは、所定数
（３０個）のＤＣＴブロックに対応する上限データ量
を、入力画像データが８ビットであるときより小さな値
に設定して量子化器番号（ＱＮｏ．）を決定することに
より、シンクブロック内に空き領域を確保し、ＤＣ係数
データの下位２ビットに対応するデータをその空き領域
に格納すればよい。Note that the present invention is not limited to the above-described embodiment, and various modifications are possible. For example, in the above-described embodiment, an example is shown in which the present invention is applied to a VTR conforming to the DIGITAL-S standard. However, the present invention may be applied to a normal VTR conforming to the SD-DVC standard. In this case, when the input image data is 10 bits, the upper limit data amount corresponding to a predetermined number (30) of DCT blocks is set to a smaller value than when the input image data is 8 bits, and By determining the converter number (QNo.), An empty area may be secured in the sync block, and data corresponding to the lower two bits of the DC coefficient data may be stored in the empty area.
【００３６】また、一般に輝度信号の画素数と各色差信
号の画素数の比（ＹＣ画素数比）がｉ：１（ｉは２以上
の整数）のディジタル画像信号を記録再生する信号処理
系を２系統並列に設けて、ＹＣ画素数比がｉ：２のディ
ジタル画像信号を記録再生可能とした場合には、輝度信
号のＤＣ成分の格納領域に空き領域ができるので、入力
画像データのビット数が増加した場合には、この空き領
域に、増加したビット数に対応するＤＣ係数データの下
位ビットに対応する情報を格納することができる。In general, a signal processing system for recording and reproducing a digital image signal having a ratio of the number of pixels of a luminance signal to the number of pixels of each color difference signal (YC pixel number ratio) is i: 1 (i is an integer of 2 or more). When two systems are provided in parallel and a digital image signal having a YC pixel number ratio of i: 2 can be recorded and reproduced, an empty area is created in a storage area for a DC component of a luminance signal. Is increased, information corresponding to lower bits of DC coefficient data corresponding to the increased number of bits can be stored in this empty area.
【００３７】また、画像データを記録する記録媒体は、
磁気テープに限らず、磁気ディスクや光磁気ディスク、
半導体メモリ等であってもよい。A recording medium for recording image data is:
Not only magnetic tapes, but also magnetic disks and magneto-optical disks,
It may be a semiconductor memory or the like.
【００３８】[0038]
【発明の効果】以上詳述したように請求項１に記載の発
明によれば、ｍ（ｍは２以上の整数）ビットのディジタ
ル画像信号と、ｎ（ｎはｎ＞ｍなる整数）ビットのディ
ジタル画像信号とが選択的に入力可能であって、ｍビッ
トのディジタル画像信号またはｎビットのディジタル画
像信号のいずれが入力されているかを示す切換信号に応
じて、クラス分けの基準が変更されるとともに、前記切
換信号に応じてｅビットのＡＣ係数データからｆビット
のデータを取り出す方法が変更され、量子化ステップ決
定手段、量子化手段及び可変長符号化手段は、ｍビット
のディジタル画像信号またはｎビットのディジタル画像
信号のいずれが入力されているかに拘わらず同一の処理
を行うように構成されているので、ハードウェアの増加
を最小限に抑えながら、異なるビット数の画像データの
圧縮処理が可能となる。As described above, according to the first aspect of the present invention, a digital image signal of m (m is an integer of 2 or more) bits and a digital image signal of n (n is an integer satisfying n> m) bits are provided. A digital image signal can be selectively input, and the classification criteria are changed according to a switching signal indicating which of an m-bit digital image signal and an n-bit digital image signal is input. At the same time, the method of extracting f-bit data from the e-bit AC coefficient data is changed according to the switching signal, and the quantization step determining means, the quantizing means, and the variable-length coding means are configured to output the m-bit digital image signal or Since the same processing is performed irrespective of which of the n-bit digital image signals is input, an increase in hardware can be minimized. Et al., It is possible to compression processing of image data having different numbers of bits.
【００３９】請求項２に記載の発明によれば、直交変換
手段は、前記切換信号に応じて、ｍビットのディジタル
画像信号が入力されるときは、ｈ（ｈは１以上の整数）
ビットのＤＣ係数データを出力する一方、ｎビットのデ
ィジタル画像信号が入力されるときは、（上位ｈビット
＋下位ｋビット）（ｋは１以上の整数）のＤＣ係数デー
タを出力し、上位ｈビットは、ｍビットのディジタル画
像信号が入力されるときと同様に可変長符号化手段に入
力され、下位ｋビットは別に処理されるように構成され
ているので、ＤＣ係数データの処理もｎビットの画像デ
ータが入力された場合の下位ｋビットを除き、ｍビット
の画像データが入力された場合と共通化することがで
き、ハードウェアの増加をより一層抑制することができ
る。According to the second aspect of the present invention, when the m-bit digital image signal is input in accordance with the switching signal, the orthogonal transforming means outputs h (h is an integer of 1 or more).
When an n-bit digital image signal is input while outputting DC coefficient data of bits, DC coefficient data of (upper h bits + lower k bits) (k is an integer of 1 or more) is output, and The bits are input to the variable length encoding means in the same manner as when an m-bit digital image signal is input, and the lower k bits are configured to be separately processed. Except for the lower k bits when the image data is input, it can be shared with the case where m-bit image data is input, and the increase in hardware can be further suppressed.
【００４０】請求項３に記載の発明によれば、輝度信号
及び２つの色差信号から成り、輝度信号の画素数と２つ
の色差信号のそれぞれの画素数との比がｉ：１である
（ｉは２以上の整数）、ディジタル画像信号を記録する
ための記録信号処理回路が２系統並列に設けられ、輝度
信号の画素数と２つの色差信号のそれぞれの画素数との
比がｉ：２であるディジタル画像信号を記録媒体に記録
するディジタル画像信号記録装置であって、請求項２に
記載したディジタル画像信号圧縮装置と同様の構成を備
えるものが提供されるので、ハードウェアの増加を最小
限に抑えながら、異なるビット数の画像データを記録媒
体に記録することが可能となる。しかも、ｎビットのデ
ィジタル画像信号が入力されるときに直交変換手段から
出力される下位ｋビットは、シンクブロック内の空き領
域に格納して記録媒体に記録されるので、少なくとも入
力画像信号のＤＣ成分については、ｍビットの精度が確
保され、特にＡＣ成分が比較的少ない平坦に近い画像領
域では、良好な再生画質を得ることができる。According to the third aspect of the present invention, a ratio of the number of pixels of the luminance signal to the number of pixels of each of the two color difference signals is i: 1 (i). Is an integer of 2 or more), two recording signal processing circuits for recording digital image signals are provided in parallel, and the ratio between the number of pixels of the luminance signal and the number of pixels of each of the two color difference signals is i: 2. A digital image signal recording apparatus for recording a certain digital image signal on a recording medium, which has the same configuration as the digital image signal compression apparatus according to claim 2, is provided, so that an increase in hardware is minimized. It is possible to record image data of different bit numbers on a recording medium while suppressing the number of bits. In addition, the lower k bits output from the orthogonal transform means when the n-bit digital image signal is input are stored in a free area in the sync block and recorded on the recording medium. With respect to the components, m-bit accuracy is ensured, and excellent reproduction image quality can be obtained particularly in an almost flat image region where the AC components are relatively small.
【図１】本発明の実施の一形態にかかるディジタル画像
信号記録再生装置の要部の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of a main part of a digital image signal recording / reproducing apparatus according to an embodiment of the present invention.
【図２】図１の圧縮処理部の構成を示すブロック図であ
る。FIG. 2 is a block diagram illustrating a configuration of a compression processing unit in FIG. 1;
【図３】画像信号を記録するときの単位となるシンクブ
ロックを説明するための図である。FIG. 3 is a diagram for explaining a sync block which is a unit when recording an image signal.
【図４】従来のディジタル画像信号記録再生装置の要部
の構成を示すブロック図である。FIG. 4 is a block diagram showing a configuration of a main part of a conventional digital image signal recording / reproducing apparatus.
【図５】図４の圧縮処理部の構成を示すブロック図であ
る。FIG. 5 is a block diagram illustrating a configuration of a compression processing unit in FIG. 4;
１２ 圧縮処理部（ディジタル画像信号圧縮装置） １４ シンクブロック合成記録変調部（記録手段） １５ 記録アンプ（記録手段） １６ 記録ヘッド（記録手段） ４２ａ ＤＣＴ演算部（直交変換手段） ４３ａ 丸め処理部（直交変換手段） ４４ａ ＡＣクラス分け部（クラス分け手段） ４５ａ 初期スケーリング部（初期スケーリング手段） ４６ データ量計算・ＱＮｏ．決定部（量子化ステップ
決定手段） ４７ 量子化部（量子化手段） ４８ 可変長符号化部（可変長符号化手段）12 Compression processing unit (digital image signal compression device) 14 Sync block synthesis recording modulation unit (recording means) 15 Recording amplifier (recording means) 16 Recording head (recording means) 42a DCT calculation unit (orthogonal transformation means) 43a Rounding processing unit ( Orthogonal transform means) 44a AC classification unit (classification means) 45a initial scaling unit (initial scaling means) 46 data amount calculation / QNo. Determination unit (quantization step determination unit) 47 Quantization unit (quantization unit) 48 Variable length encoding unit (variable length encoding unit)
Claims (3)
所定画素ブロックを単位として直交変換演算を行い、直
流成分を表すＤＣ係数データ及び交流成分を表すｅ（ｅ
は２以上の整数）ビットのＡＣ係数データを出力する直
交変換手段と、該直交変換手段から出力されるＡＣ係数
データの値に応じてクラス分けを行うクラス分け手段
と、前記ＡＣ係数データが属するクラスに応じて、前記
ｅビットからｆ（ｆはｆ＜ｅなる整数）ビットを取り出
す初期スケーリング手段と、該取り出したｆビットのＡ
Ｃ係数データに対して、所定数の前記所定画素ブロック
に対応する可変長符号化後のデータ量が所定量以下とな
るように量子化ステップを決定する量子化ステップ決定
手段と、該決定された量子化ステップで前記ｆビットの
ＡＣ係数データの量子化を行う量子化手段と、該量子化
手段の出力データ及び前記ＤＣ係数データを可変長符号
化する可変長符号化手段とを備えるディジタル画像信号
圧縮装置において、 ｍ（ｍは２以上の整数）ビットのディジタル画像信号
と、ｎ（ｎはｎ＞ｍなる整数）ビットのディジタル画像
信号とが選択的に入力可能であって、 前記クラス分け手段は、ｍビットのディジタル画像信号
またはｎビットのディジタル画像信号のいずれが入力さ
れているかを示す切換信号に応じて、前記クラス分けの
基準を変更し、前記初期スケーリング手段は、前記切換
信号に応じて前記ｆビットの取り出し方法を変更し、 前記量子化ステップ決定手段、量子化手段及び可変長符
号化手段は、ｍビットのディジタル画像信号またはｎビ
ットのディジタル画像信号のいずれが入力されているか
に拘わらず同一の処理を行うように構成したことを特徴
とするディジタル画像信号圧縮装置。1. An orthogonal transformation operation is performed on an input digital image signal in units of a predetermined pixel block to obtain DC coefficient data representing a DC component and e (e) representing an AC component.
Is an integer of 2 or more) bits, orthogonal transforming means for outputting AC coefficient data of bits, classifying means for classifying according to the value of the AC coefficient data output from the orthogonal transforming means, Initial scaling means for extracting f (f is an integer satisfying f <e) bits from the e bits according to the class;
Quantization step determining means for determining a quantization step for the C coefficient data so that the data amount after variable length coding corresponding to a predetermined number of the predetermined pixel blocks is equal to or less than a predetermined amount; A digital image signal comprising: a quantizing means for quantizing the f-bit AC coefficient data in a quantization step; and a variable-length coding means for performing variable-length coding on output data of the quantizing means and the DC coefficient data. In the compression device, a digital image signal of m (m is an integer of 2 or more) bits and a digital image signal of n (n is an integer satisfying n> m) bits can be selectively inputted, and Changes the criterion for the classification according to a switching signal indicating whether an m-bit digital image signal or an n-bit digital image signal is input; The initial scaling means changes the method of extracting the f bits in accordance with the switching signal, and the quantization step determining means, the quantization means and the variable length encoding means perform processing on the m-bit digital image signal or the n-bit digital image signal. A digital image signal compression device characterized in that the same processing is performed regardless of which of the digital image signals is input.
じて、前記ｍビットのディジタル画像信号が入力される
ときは、ｈ（ｈは１以上の整数）ビットのＤＣ係数デー
タを出力する一方、前記ｎビットのディジタル画像信号
が入力されるときは、（上位ｈビット＋下位ｋビット）
（ｋは１以上の整数）のＤＣ係数データを出力し、 前記上位ｈビットは、前記ｍビットのディジタル画像信
号が入力されるときと同様に前記可変長符号化手段に入
力され、前記下位ｋビットは別に処理されるように構成
したことを特徴とする請求項１に記載のディジタル画像
信号圧縮装置。2. The orthogonal transformation means outputs h (h is an integer of 1 or more) bits of DC coefficient data when the m-bit digital image signal is input according to the switching signal. When the n-bit digital image signal is input, (upper h bits + lower k bits)
(K is an integer of 1 or more), and the higher-order h bits are input to the variable-length encoding means in the same manner as when the m-bit digital image signal is input, and the lower-order k bits are output. 2. The digital image signal compression apparatus according to claim 1, wherein bits are processed separately.
前記輝度信号の画素数と前記２つの色差信号のそれぞれ
の画素数との比がｉ：１である（ｉは２以上の整数）、
ディジタル画像信号を記録するための記録信号処理回路
が２系統並列に設けられ、前記輝度信号の画素数と前記
２つの色差信号のそれぞれの画素数との比がｉ：２であ
るディジタル画像信号を記録媒体に記録するディジタル
画像信号記録装置において、 入力されるディジタル画像信号に対して所定画素ブロッ
クを単位として直交変換演算を行い、直流成分を表すＤ
Ｃ係数データ及び交流成分を表すｅ（ｅは２以上の整
数）ビットのＡＣ係数データを出力する直交変換手段
と、該直交変換手段から出力されるＡＣ係数データの値
に応じてクラス分けを行うクラス分け手段と、前記ＡＣ
係数データが属するクラスに応じて、前記ｅビットから
ｆ（ｆはｆ＜ｅなる整数）ビットを取り出す初期スケー
リング手段と、該取り出したｆビットのＡＣ係数データ
に対して、所定数の前記所定画素ブロックに対応する可
変長符号化後のデータ量が所定量以下となるように量子
化ステップを決定する量子化ステップ決定手段と、該決
定された量子化ステップで前記ｆビットＡＣ係数データ
の量子化を行う量子化手段と、量子化手段の出力データ
及び前記ＤＣ係数データを可変長符号化する可変長符号
化手段と、該可変長符号化されたデータでシンクブロッ
クを構成し、該シンクブロックを前記記録媒体に記録す
る記録手段とを備え、 ｍ（ｍは２以上の整数）ビットのディジタル画像信号
と、ｎ（ｎはｎ＞ｍなる整数）ビットのディジタル画像
信号とが選択的に入力可能であって、 前記クラス分け手段は、ｍビットのディジタル画像信号
またはｎビットのディジタル画像信号のいずれが入力さ
れているかを示す切換信号に応じて、前記クラス分けの
基準を変更し、前記初期スケーリング手段は、前記切換
信号に応じて前記ｆビットの取り出し方法を変更し、 前記量子化ステップ決定手段、量子化手段及び可変長符
号化手段は、ｍビットのディジタル画像信号またはｎビ
ットのディジタル画像信号のいずれが入力されているか
に拘わらず同一の処理を行うように構成され、 前記直交変換手段は、前記切換信号に応じて、前記ｍビ
ットのディジタル画像信号が入力されるときはｈ（ｈは
１以上の整数）ビットのＤＣ係数データを出力する一
方、前記ｎビットのディジタル画像信号が入力されると
きは、（上位ｈビット＋下位ｋビット）（ｋは１以上の
整数）のＤＣ係数データを出力し、 前記上位ｈビットは、前記ｍビットのディジタル画像信
号が入力されるときと同様に前記可変長符号化手段に入
力し、前記下位ｋビットは、別に処理し、前記シンクブ
ロック内の空き領域に格納して前記記録媒体に記録する
ように構成したことを特徴とするディジタル画像信号記
録装置。3. It comprises a luminance signal and two color difference signals,
A ratio of the number of pixels of the luminance signal to the number of pixels of each of the two color difference signals is i: 1 (i is an integer of 2 or more);
A recording signal processing circuit for recording a digital image signal is provided in parallel with two systems, and a digital image signal in which the ratio of the number of pixels of the luminance signal to the number of pixels of each of the two color difference signals is i: 2. In a digital image signal recording apparatus for recording on a recording medium, an orthogonal transformation operation is performed on an input digital image signal in units of a predetermined pixel block to obtain a D component representing a DC component.
Orthogonal transform means for outputting C coefficient data and e (e is an integer of 2 or more) bits of AC coefficient data representing an AC component, and classifying is performed according to the value of the AC coefficient data output from the orthogonal transform means Classifying means, AC
Initial scaling means for extracting f bits (f is an integer satisfying f <e) from the e bits according to the class to which the coefficient data belongs; and a predetermined number of the predetermined pixels for the extracted f-bit AC coefficient data Quantization step determining means for determining a quantization step so that the data amount after variable length coding corresponding to the block is equal to or less than a predetermined amount, and quantizing the f-bit AC coefficient data in the determined quantization step. , A variable-length encoding unit that performs variable-length encoding on output data of the quantization unit and the DC coefficient data, and a sync block including the variable-length-encoded data. Recording means for recording on the recording medium, wherein a digital image signal of m (m is an integer of 2 or more) bits and a digital image signal of n (n is an integer satisfying n> m) bits are provided. An image signal can be selectively input, and the classification means is configured to perform the classification according to a switching signal indicating which of an m-bit digital image signal and an n-bit digital image signal is input. The initial scaling means changes the method of extracting the f bits according to the switching signal. The quantization step determining means, the quantization means, and the variable length coding means The orthogonal transform means is configured to perform the same processing regardless of whether an image signal or an n-bit digital image signal is input, and the orthogonal transform means outputs the m-bit digital image signal in accordance with the switching signal. When input, h (where h is an integer of 1 or more) DC coefficient data is output, while the n-bit digital image signal is input. When this is done, (higher h bits + lower k bits) (k is an integer of 1 or more) DC coefficient data is output. The low-order k bits are separately processed, stored in a free area in the sync block and recorded on the recording medium. Recording device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18752597A JP3346229B2 (en) | 1997-06-27 | 1997-06-27 | Digital image signal compression device and digital image signal recording device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18752597A JP3346229B2 (en) | 1997-06-27 | 1997-06-27 | Digital image signal compression device and digital image signal recording device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1127673A true JPH1127673A (en) | 1999-01-29 |
| JP3346229B2 JP3346229B2 (en) | 2002-11-18 |
Family
ID=16207616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18752597A Expired - Fee Related JP3346229B2 (en) | 1997-06-27 | 1997-06-27 | Digital image signal compression device and digital image signal recording device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3346229B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007114368A1 (en) * | 2006-03-30 | 2007-10-11 | Kabushiki Kaisha Toshiba | Image coding apparatus and method, and image decoding apparatus and method |
| WO2007116551A1 (en) * | 2006-03-30 | 2007-10-18 | Kabushiki Kaisha Toshiba | Image coding apparatus and image coding method, and image decoding apparatus and image decoding method |
-
1997
- 1997-06-27 JP JP18752597A patent/JP3346229B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007114368A1 (en) * | 2006-03-30 | 2007-10-11 | Kabushiki Kaisha Toshiba | Image coding apparatus and method, and image decoding apparatus and method |
| WO2007116551A1 (en) * | 2006-03-30 | 2007-10-18 | Kabushiki Kaisha Toshiba | Image coding apparatus and image coding method, and image decoding apparatus and image decoding method |
| US8606028B2 (en) | 2006-03-30 | 2013-12-10 | Kabushiki Kaisha Toshiba | Pixel bit depth conversion in image encoding and decoding |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3346229B2 (en) | 2002-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7411526B2 (en) | Variable length coding method and variable length decoding method | |
| JPH05236427A (en) | Device and method for encoding image signal | |
| JP3097665B2 (en) | Time-lapse recorder with anomaly detection function | |
| JPH0583696A (en) | Picture encoding device | |
| KR100538607B1 (en) | Encoding method, encoder and recording medium, and decoding method, decoder and recording medium | |
| JPH02156789A (en) | Picture signal compression coding device and expansion reproducing device | |
| US6463182B1 (en) | Image processing apparatus and method for removing noise near an edge of an image | |
| JP3046226B2 (en) | Bit stream arrangement / restoration method for digital video tape recorder and data compression apparatus and decompression apparatus suitable for the method | |
| JPH0522715A (en) | Picture encoder | |
| JP3346229B2 (en) | Digital image signal compression device and digital image signal recording device | |
| JP3250260B2 (en) | Image data recording device and image data reproducing device | |
| JP3132168B2 (en) | Video signal processing device | |
| JP3291785B2 (en) | Transmission device for block transform coded data | |
| JP2004007525A (en) | Data compression device and its method | |
| JP3166969B2 (en) | Digital image signal recording device | |
| JPH10145812A (en) | Digital image signal recording device | |
| JP2669278B2 (en) | Video signal processing device | |
| JP3036182B2 (en) | Image coding device | |
| JPH06302103A (en) | Digital information recording device and digital information reproducing device | |
| JP3143970B2 (en) | Image coding device | |
| JPH07111633A (en) | Image compression recording/reproducing device | |
| JPH07146927A (en) | Image file device | |
| JP3125414B2 (en) | Reproduction device and recording device | |
| JP3705459B2 (en) | Digital image signal recording apparatus and image signal recording / reproducing apparatus | |
| JP3178512B2 (en) | Digital image signal recording device and recording / reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |