JP3346229B2 - Digital image signal compression device and digital image signal recording device - Google Patents
Digital image signal compression device and digital image signal recording deviceInfo
- Publication number
- JP3346229B2 JP3346229B2 JP18752597A JP18752597A JP3346229B2 JP 3346229 B2 JP3346229 B2 JP 3346229B2 JP 18752597 A JP18752597 A JP 18752597A JP 18752597 A JP18752597 A JP 18752597A JP 3346229 B2 JP3346229 B2 JP 3346229B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- data
- image signal
- coefficient data
- digital image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ディジタル化され
た画像信号に対して直交変換を施して情報圧縮を行うデ
ィジタル画像信号圧縮装置及びその圧縮装置を有するデ
ィジタル画像信号記録装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital image signal compression apparatus for performing orthogonal transformation on a digitized image signal to compress information, and a digital image signal recording apparatus having the compression apparatus.
【０００２】[0002]
【従来の技術】画像データを情報圧縮して記録を行うデ
ィジタルＶＴＲ（ビデオテープレコーダ）の規格として
「ＤＶＣ」と呼ばれる規格（以下「ＤＶＣ規格」とい
う）が提案されている（例えば、National Technical R
eport Vol. 41 No.2 Apr. 1995第４８頁から第５５
頁）。このＤＶＣ規格には、現行放送レベルの通常解像
度の画像信号（ＳＤ信号）を記録するための規格（以下
「ＳＤ−ＤＶＣ規格」という）と、高精細度の画像信号
（ＨＤ信号）を記録するための規格とがある。2. Description of the Related Art A standard called "DVC" (hereinafter referred to as "DVC standard") has been proposed as a standard of a digital VTR (video tape recorder) for compressing and recording image data.
eport Vol. 41 No.2 Apr. 1995 pages 48 to 55
page). In the DVC standard, a standard for recording an image signal (SD signal) having a normal resolution at the current broadcast level (hereinafter referred to as “SD-DVC standard”) and an image signal (HD signal) with a high definition are recorded. There are standards for
【０００３】図４は、このＳＤ−ＤＶＣ規格に準拠した
ＶＴＲの構成を示すブロック図であり、このＶＴＲの記
録系は、ブロック化・シャフリング部１１１と、圧縮処
理部１１２と、誤り訂正符号化部１１３と、シンクブロ
ック合成記録変調部１１４と、記録アンプ１１５と、記
録ヘッド１１６とを主たる構成要素とする。ブロック化
・シャフリング部１１１は、入力されるラスタスキャン
の画像データ（輝度信号Ｙ及び２つの色差信号Ｃｂ，Ｃ
ｒに対応する、それぞれ８ビットの画像データ）から垂
直８画素×水平８画素のブロック（以下「ＤＣＴブロッ
ク」という）を構成し、画面内で分散した領域に対応す
るＤＣＴブロックをマクロブロック（Ｙ信号４ブロッ
ク、Ｃｂ信号１ブロック、Ｃｒ信号１ブロック）単位で
出力する。圧縮処理部１１２は、入力データに対してＤ
ＣＴ（離散コサイン変換）演算、量子化及び可変長符号
化を行い、誤り訂正符号化部１１３は、誤り訂正のため
のパリティビットを付加して誤り訂正符号化を行う。シ
ンクブロック合成記録変調部１１４は、磁気テープに記
録する小単位を構成するシンクブロックの合成を行うと
ともに、磁気テープに記録するための変調を行い、シン
クブロック合成記録変調部１１４の出力データは、記録
アンプ１１５で増幅され、磁気ヘッド１１６により磁気
テープ３０に記録される。FIG. 4 is a block diagram showing the configuration of a VTR conforming to the SD-DVC standard. The recording system of this VTR includes a blocking / shuffling unit 111, a compression processing unit 112, an error correction code The main components are a conversion unit 113, a sync block synthesis recording modulation unit 114, a recording amplifier 115, and a recording head 116. The blocking / shuffling unit 111 receives input raster scan image data (a luminance signal Y and two color difference signals Cb and Cb).
r, a block of 8 pixels vertically × 8 pixels horizontally (hereinafter, referred to as a “DCT block”) is formed from image data of 8 bits each, and a DCT block corresponding to a dispersed area in a screen is defined as a macro block (Y (4 blocks of signal, 1 block of Cb signal, 1 block of Cr signal). The compression processing unit 112
Perform CT (Discrete Cosine Transform) operation, quantization, and variable length coding, and the error correction coding unit 113 performs error correction coding by adding a parity bit for error correction. The sync block synthesis recording / modulation unit 114 synthesizes a sync block constituting a small unit to be recorded on a magnetic tape, and performs modulation for recording on a magnetic tape. The signal is amplified by the recording amplifier 115 and recorded on the magnetic tape 30 by the magnetic head 116.
【０００４】また再生系は、再生ヘッド１２１と、再生
アンプ１２２と、ＳＹＮＣ検出再生復調部１２３と、誤
り訂正復号化部１２４と、伸張処理部１２５と、画素並
べ替え部１２６とを主たる構成要素とする。磁気テープ
３０から再生ヘッド１２１により再生されたデータは、
再生アンプ１２２で増幅され、ＳＹＮＣ検出再生復調ブ
ロック１２３に入力される。ＳＹＮＣ検出再生復調ブロ
ック１２３は、再生データからＳＹＮＣワードを検出す
るとともに記録時の変調に対応した復調を行う。誤り訂
正復号化部１２４は、パリティビットを利用した誤り検
出・訂正処理を行い、伸張処理部１２５は、記録時と逆
の処理、すなわち可変長復号化、逆量子化及び逆ＤＣＴ
演算を順次行う。画素並べ替え部１２６は、記録時のシ
ャフリングと逆の処理を行って画素配置を元に戻し、８
ビットの画像データ（それぞれ８ビットの輝度信号Ｙ及
び色差信号Ｃｂ、Ｃｒ）を出力する。The reproducing system mainly includes a reproducing head 121, a reproducing amplifier 122, a SYNC detection / reproduction demodulating section 123, an error correction decoding section 124, an expansion processing section 125, and a pixel rearranging section 126. And Data reproduced from the magnetic tape 30 by the reproducing head 121 is as follows.
The signal is amplified by the reproduction amplifier 122 and input to the SYNC detection / reproduction / demodulation block 123. The SYNC detection / reproduction / demodulation block 123 detects a SYNC word from the reproduction data and performs demodulation corresponding to the modulation at the time of recording. The error correction decoding unit 124 performs error detection / correction processing using the parity bits, and the decompression processing unit 125 performs processing reverse to that at the time of recording, that is, variable-length decoding, inverse quantization, and inverse DCT.
Perform calculations sequentially. The pixel rearranging unit 126 performs processing reverse to shuffling at the time of recording to restore the pixel arrangement to the original, and
It outputs bit image data (8-bit luminance signal Y and color difference signals Cb, Cr, respectively).
【０００５】図５は、図４の圧縮処理部１１２の構成を
示すブロック図である。圧縮処理部１１２は、ＤＣＴ演
算部４２と、丸め処理部４３と、ＡＣクラス分け部４４
と、初期スケーリング部４５と、データ量計算・ＱＮ
ｏ．決定部４６と、量子化部４７と、可変長符号化部４
８とを主たる構成要素とする。ＤＣＴ演算部４２は、入
力される画像データに対してＤＣＴ演算を行う。ＤＣＴ
演算としては、フレーム単位で水平８画素×垂直８画素
で８×８のＤＣＴを行うモードと、フィールド単位で水
平８画素×垂直４画素で８×４のＤＣＴを行い、２つの
フィールドの各ＤＣＴ係数の和と差をとるモードとが設
けられており、入力画像データに応じて適応的に切り換
え可能とされている。FIG. 5 is a block diagram showing the configuration of the compression processing section 112 shown in FIG. The compression processing unit 112 includes a DCT calculation unit 42, a rounding processing unit 43, and an AC classification unit 44.
, Initial scaling unit 45, data amount calculation / QN
o. Deciding unit 46, quantizing unit 47, and variable-length encoding unit 4
8 as a main component. The DCT operation unit 42 performs a DCT operation on the input image data. DCT
The operation is performed in a mode in which 8 × 8 DCT is performed by 8 horizontal pixels × 8 vertical pixels in frame units, and an 8 × 4 DCT is performed in 8 horizontal × 4 vertical pixels by field units, and each DCT of two fields is performed. A mode is provided for taking the sum and difference of coefficients, and can be switched adaptively according to input image data.
【０００６】ＤＣＴ演算により得られるＤＣＴ係数デー
タのうち、直流成分を示すＤＣ係数データは、丸め処理
部４３で９ビットに丸められて、可変長符号化部４８に
入力される。一方、ＤＣＴ係数データのうち、交流成分
を示すＡＣ係数データは、丸め処理部４３で１０ビット
に丸められ、ＡＣクラス分け部４４に入力される。ＡＣ
クラス分け部４４は、１つのＤＣＴブロック内のＡＣ係
数データの最大絶対値ＡＭＡＸに応じて例えば、以下の
ように０〜３のクラス番号ＣＮを決定する。[0006] Among the DCT coefficient data obtained by the DCT operation, DC coefficient data indicating a DC component is rounded to 9 bits by a rounding section 43 and input to a variable length coding section 48. On the other hand, of the DCT coefficient data, the AC coefficient data indicating the AC component is rounded to 10 bits by the rounding processing section 43 and input to the AC classification section 44. AC
The classification unit 44 determines the class numbers CN of 0 to 3 as follows, for example, according to the maximum absolute value AMAX of the AC coefficient data in one DCT block.
【０００７】 １）ＡＭＡＸ＝０〜１１のＤＣＴブロック クラス番号ＣＮ＝０ ２）ＡＭＡＸ＝１２〜２３のＤＣＴブロック クラス番号ＣＮ＝１ ３）ＡＭＡＸ＝２４〜３５のＤＣＴブロック クラス番号ＣＮ＝２ ４）ＡＭＡＸ＝３６以上のＤＣＴブロック クラス番号ＣＮ＝３ 初期スケーリング部４５は、クラス番号ＣＮ＝０，１，
２のＤＣＴブロックに対しては、１０ビット（ビットｂ
９〜ｂ０）のうち、ＭＳＢのビットｂ９と、ビットｂ７
〜ｂ０を取り出して、９ビットのデータとし、クラス番
号ＣＮ＝３のＤＣＴブロックに対しては、ビットｂ９〜
ｂ１を取り出して９ビットのデータとする。1) DCT block of AMAX = 0 to 11 Class number CN = 0 2) DCT block of AMAX = 12 to 23 Class number CN = 1 3) DCT block of AMAX = 24 to 35 Class number CN = 24) DCT block of AMAX = 36 or more Class number CN = 3 The initial scaling unit 45 calculates the class number CN = 0, 1,
For two DCT blocks, 10 bits (bit b
9 to b0), bit b9 of the MSB and bit b7
Ｂb0 are taken out as 9-bit data, and for the DCT block of class number CN = 3, bits b9〜
b1 is taken out as 9-bit data.
【０００８】データ量計算・ＱＮｏ．決定部４６は、所
定個数（３０個）のＤＣＴブロック単位で、可変長符号
化後のデータ量を計算し、該計算したデータ量が所定量
以下となるように、量子化器番号（ＱＮｏ．）を決定す
る。量子化部６７は、データ量計算・ＱＮｏ．決定部４
６で決定されたＱＮｏ．に対応する量子化ステップで初
期スケーリング部４５から出力される９ビットのデータ
の量子化を行う。可変長符号化部６８は、９ビットのＤ
Ｃ係数データ及び量子化されたＡＣ係数データに対して
可変長符号化を行い、処理後のデータを出力する。Data amount calculation / QNo. The deciding unit 46 calculates the data amount after variable-length coding in units of a predetermined number (30) of DCT blocks, and sets the quantizer number (QNo. ). The quantization unit 67 calculates the data amount / QNo. Decision part 4
6 determined by QNo. The quantization of the 9-bit data output from the initial scaling unit 45 is performed in the quantization step corresponding to. The variable length coding unit 68 has a 9-bit D
The variable-length coding is performed on the C coefficient data and the quantized AC coefficient data, and the processed data is output.
【０００９】[0009]
【発明が解決しようとする課題】上記従来のＶＴＲは、
８ビットでディジタル化された画像信号のみが入力され
ることを前提としているため、８ビットと異なるビット
数、例えば１０ビットでディジタル化された画像信号を
入力し、記録することができなかった。The above-mentioned conventional VTR has the following problems.
Since it is assumed that only an image signal digitized with 8 bits is input, an image signal digitized with a bit number different from 8 bits, for example, 10 bits, cannot be input and recorded.
【００１０】本発明はこの点に着目してなされたもので
あり、ビット数が異なるディジタル画像信号の情報圧縮
処理を、比較的簡単な構成で行うことができるディジタ
ル画像信号圧縮装置を提供することを第１の目的とし、
そのようなディジタル画像信号圧縮装置を含み、記録媒
体に圧縮処理後のデータを記録するディジタル画像信号
記録装置を提供することを第２の目的とする。The present invention has been made in view of this point, and an object of the present invention is to provide a digital image signal compression apparatus capable of performing information compression processing of digital image signals having different numbers of bits with a relatively simple configuration. With the first purpose,
It is a second object of the present invention to provide a digital image signal recording device that includes such a digital image signal compression device and records data after compression processing on a recording medium.
【００１１】[0011]
【課題を解決するための手段】上記目的を達成するため
請求項１に記載の発明は、ｎ（ｎは３以上の整数）ビッ
トの第１のディジタル画像信号と、ｍ（ｍはｍ＜ｎなる
２以上の整数）ビットのディジタル画像信号の下位にｒ
（ｒは１以上の整数）ビットのダミービットを付加して
ｎビットとした第２のディジタル画像信号とを選択的に
圧縮符号化するディジタル画像信号圧縮装置であり、前
記第１又は第２のディジタル画像信号に対して所定画素
ブロックを単位として直交変換演算を行い、直流成分を
表すＤＣ係数データ及び交流成分を表す複数のＡＣ係数
データを出力する直交変換手段と、該直交変換手段から
出力されるＤＣ係数データ及び複数のＡＣ係数データを
各々所定のビット数に丸める丸め手段と、該丸め手段か
ら出力される複数のＡＣ係数データに係るデータの値に
応じて、前記丸められた複数のＡＣ係数データからそれ
ぞれｆ（ｆは１以上の整数）ビットを取り出す初期スケ
ーリング手段と、該初期スケーリング手段にて取り出し
た複数のｆビットのＡＣ係数データの量子化を行う量子
化手段と、該量子化手段の出力データ及び前記丸め手段
から出力される丸められたＤＣ係数データにおける所定
ビットを可変長符号化する可変長符号化手段とを備え、
前記丸め手段は、前記第１のディジタル画像信号の圧縮
時には、前記複数のＡＣ係数をそれぞれｑ（ｑはｑ＞ｆ
＋ｒなる整数）ビットに丸めて出力する一方、前記第２
のディジタル画像信号の圧縮時には、前記複数のＡＣ係
数データをそれぞれ（ｑ−ｒ）ビットに丸めて出力し、
前記初期スケーリング手段は、前記第１のディジタル画
像信号の圧縮時には、前記ｑビットの複数のＡＣ係数デ
ータに係るデータの最大絶対値が第１の閾値以上であれ
ば、前記ｑビットの複数のＡＣ係数データにおける最上
位ビット及び該最上位ビットに続く第１の下位ビット
（ｂ１０〜ｂ３）を取り出すことにより前記ｆビットを
生成する一方、前記第１の閾値に満たなければ、前記ｑ
ビットの複数のＡＣ係数データにおける最上位ビット及
び前記第１の下位ビットより下位の第２の下位ビット
（ｂ８〜ｂ１またはｂ７〜ｂ０）を取り出すことにより
前記ｆビットを生成し、前記第２のディジタル画像信号
の圧縮時には、前記（ｑ−ｒ）ビットの複数のＡＣ係数
データに係るデータの最大絶対値が第１の閾値より小な
る第２の閾値以上であれば 、前記（ｑ−ｒ）ビットの複
数のＡＣ係数データにおける最上位ビット及び該最上位
ビットに続く第３の下位ビット（ｂ８〜ｂ１）を取り出
すことにより前記ｆビットを生成する一方、前記第２の
閾値に満たなければ、前記（ｑ−ｒ）ビットの複数のＡ
Ｃ係数データにおける最上位ビット及び前記第３の下位
ビットより下位の第４の下位ビット（ｂ７〜ｂ０）を取
り出すことにより前記ｆビットを生成するようにしたこ
とを特徴とする。In order to achieve the above object, the invention according to claim 1 comprises n (n is an integer of 3 or more) bits.
And a first digital image signal of m (m is m <n)
R is the lower order of the digital image signal of 2 or more integer bits.
(R is an integer of 1 or more)
selectively with the second digital image signal having n bits
A digital image signal compression device that performs compression encoding.
Orthogonal transformation means for performing an orthogonal transformation operation on the first or second digital image signal in units of a predetermined pixel block and outputting DC coefficient data representing a DC component and a plurality of AC coefficient data representing an AC component; From the orthogonal transform means
Output DC coefficient data and multiple AC coefficient data
A rounding means for rounding each to a predetermined number of bits, and
Data values related to multiple AC coefficient data output from
Accordingly, from the rounded plurality of AC coefficient data
And initial scaling means (the f being an integer number of 1 ore more) f taken out bit, respectively, is taken out at the initial scaling means
Means for quantizing a plurality of f-bit AC coefficient data, output data of the quantization means, and the rounding means
Predetermined in the rounded DC coefficient data output from
Variable length encoding means for variable length encoding of bits ,
The rounding means compresses the first digital image signal;
Sometimes, each of the plurality of AC coefficients is q (q is q> f
+ R integer) bits and output the result.
When compressing the digital image signal of
Numerical data are each rounded to (qr) bits and output,
The initial scaling means includes a first digital image.
When compressing the image signal, the plurality of q-bit AC coefficient data
If the maximum absolute value of the data related to the data is greater than or equal to the first threshold
For example, in the q-bit plurality of AC coefficient data,
A least significant bit and a first lower bit following the most significant bit
By extracting (b10 to b3),
On the other hand, if the first threshold is not satisfied, the q
The most significant bit in the plurality of AC coefficient data
And a second lower bit lower than the first lower bit
(B8-b1 or b7-b0)
Generating said f-bits, said second digital image signal
At the time of compression, a plurality of (q−r) -bit AC coefficients
The maximum absolute value of the data related to the data is smaller than the first threshold.
If the second threshold value or more that the (q-r) bit double
The most significant bit in the number of AC coefficient data and the most significant bit
Fetch third lower bit (b8-b1) following bit
To generate the f bits, while the second
If the threshold is not satisfied, a plurality of A's of the (qr) bits
The most significant bit in the C coefficient data and the third least significant bit
The fourth lower bits (b7 to b0) lower than
The f bits are generated by reading the bits .
【００１２】請求項２に記載の発明は、ｎ（ｎは３以上
の整数）ビットの第１のディジタル画像信号と、ｍ（ｍ
はｍ＜ｎなる２以上の整数）ビットのディジタル画像信
号の下位にｒ（ｒは１以上の整数）ビットのダミービッ
トを付加してｎビットとした第２のディジタル画像信号
とを選択的に圧縮符号化するディジタル画像信号圧縮装
置であり、前記第１又は第２のディジタル画像信号に対
して所定画素ブロックを単位として直交変換演算を行
い、直流成分を表すＤＣ係数データ及び交流成分を表す
複数のＡＣ係数データを出力する直交変換手段と、該直
交変換手段から出力されるＤＣ係数データ及び複数のＡ
Ｃ係数データを各々所定のビット数に丸める丸め手段
と、該丸め手段から出力される複数のＡＣ係数データに
係るデータの値に応じて、前記丸められた複数のＡＣ係
数データからそれぞれｆ（ｆは１以上の整数）ビットを
取り出す初期スケーリング手段と、該初期スケーリング
手段にて取り出した複数のｆビットのＡＣ係数データの
量子化を行う量子化手段と、該量子化手段の出力データ
及び前記丸め手段から出力される丸められたＤＣ係数デ
ータにおける所定ビットを可変長符号化する可変長符号
化手段とを備え、前記丸め手段は、前記第１のディジタ
ル画像信号の圧縮時には、前記ＤＣ係数データをｐ（ｐ
はｐ≧ｆ＋ｒなる整数）ビットに丸めると共に前記複数
のＡＣ係数データをそれぞれｑ（ｑはｑ＞ｆ＋ｒなる整
数）ビットに丸めて出力する一方、前記第２のディジタ
ル画像信号の圧縮時には、前記ＤＣ係数データを（ｐ−
ｔ）（ｔは１以上の整数）ビットに丸めると共に前記複
数のＡＣ係数データをそれぞれ（ｑ−ｒ）ビットに丸め
て出力し、前記可変長符号化手段は、前記第１のディジ
タル画像信号の圧縮時には、前記丸め手段からのｐビッ
トのＤＣ係数データにおける上位（ｐ−ｔ）ビットのみ
を可変長符号化する一方、前記第２のディジタル画像信
号の圧縮時には、前記丸め手段からの（ｐ−ｔ）ビット
のＤＣ係数データを可変長符号化し、前記第１のディジ
タル画像信号の圧縮時には、前記可変長符号化手段の出
力と、前記丸め手段からのｐビットのＤＣ係数データに
おける下位ｔビットとによりディジタル圧縮信号を構成
し、前記第２のディジタル画像信号の圧縮時には、前記
可変長符号化手段の出力によりディジタル圧縮信号を構
成するようにしたことを特徴とする。According to a second aspect of the present invention, n (n is 3 or more)
) Bits of the first digital image signal and m (m
Is a digital image signal of 2 or more integers where m <n).
R (r is an integer of 1 or more) dummy bits
A second digital image signal having n bits
Digital Image Signal Compression System for Selectively Compression Coding
The first or second digital image signal.
To perform an orthogonal transformation operation on a predetermined pixel block basis.
Represents the DC coefficient data representing the DC component and the AC component
Orthogonal transform means for outputting a plurality of AC coefficient data;
DC coefficient data and a plurality of A
Rounding means for rounding each of the C coefficient data to a predetermined number of bits
And a plurality of AC coefficient data output from the rounding means.
According to the value of the data, the plurality of rounded AC staffs
F (f is an integer of 1 or more) bits from each data
Initial scaling means for extracting and the initial scaling
Of a plurality of f-bit AC coefficient data
Quantizing means for performing quantization, and output data of the quantizing means
And the rounded DC coefficient data output from the rounding means.
Variable-length code for variable-length coding of predetermined bits in data
And a rounding means, wherein the rounding means comprises the first digital
When compressing an image signal, the DC coefficient data is p (p
Is an integer p ≧ f + r).
Are converted to q (q is an integer satisfying q> f + r)
Number) and outputs the result after rounding it to bits.
When compressing an image signal, the DC coefficient data is converted to (p-
t) (t is an integer of 1 or more) bits and
Number of AC coefficient data rounded to (qr) bits
And the variable length encoding means outputs the first digitized data.
When compressing the total image signal, the p bit
Only upper (pt) bits in the DC coefficient data of
Is variable-length coded while the second digital image signal is
At the time of compression of the signal, (pt) bits from the rounding means
Variable-length coded DC coefficient data of the first
When compressing the digital image signal, the output of the variable length
To the p-bit DC coefficient data from the rounding means.
Digital compressed signal is composed of lower t bits
When compressing the second digital image signal,
The digital compressed signal is composed by the output of the variable length coding means.
Is characterized in that
【００１３】請求項３に記載の発明は、ｎ（ｎは３以上
の整数）ビットの第１のディジタル画像信号と、ｍ（ｍ
はｍ＜ｎなる２以上の整数）ビットのディジタル画像信
号の下位にｒ（ｒは１以上の整数）ビットのダミービッ
トを付加してｎビットとした第２のディジタル画像信号
とを選択的に記録するディジタル画像信号記録装置であ
り、前記第１又は第２のディジタル画像信号に対して所
定画素ブロックを単位として直交変換演算を行い、直流
成分を表すＤＣ係数データ及び交流成分を表す複数のＡ
Ｃ係数データを出力する直交変換手段と、該直交変換手
段から出力されるＤＣ係数データ及び複数のＡＣ係数デ
ータを各々所定のビット数に丸める丸め手段と、該丸め
手段から出力される複数のＡＣ係数データに係るデータ
の値に応じて、前記丸められた複数のＡＣ係数データか
らそれぞれｆ（ｆは１以上の整数）ビットを取り出す初
期スケーリング手段と、該初期スケーリング手段にて取
り出した複数のｆビットのＡＣ係数データの量子化を行
う量子化手段と、該量子化手段の出力データ及び前記丸
め手段から出力される丸められたＤＣ係数データにおけ
る所定ビットを可変長符号化する可変長符号化手段と、
該可変長符号化手段にて可変長符号化されたデータによ
りシンクブロックを構成し、該シンクブロックを記録媒
体に記録する記録手段とを備え、前記丸め手段は、前記
第１のディジタル画像信号の記録時には、前記ＤＣ係数
データをｐ（ｐはｐ≧ｆ＋ｒなる整数）ビットに丸める
と共に前記複数のＡＣ係数データをそれぞれｑ（ｑはｑ
＞ｆ＋ｒなる整数）ビットに丸めて出力する一方、前記
第２のディジタル画像信号の記録時には、前記ＤＣ係数
データを（ｐ−ｔ）（ｔは１以上の整数）ビットに丸め
ると共に前記複数のＡＣ係数データをそれぞれ（ｑ−
ｒ）ビットに丸めて出力し、前記可変長符号化手段は、
前記第１のディジタル画像信号の記録時には、前記丸め
手段からのｐビットのＤＣ係数データにおける上位（ｐ
−ｔ）ビットのみを可変長符号化する一方、前記第２の
ディジタル画像信号の記録時には、前記丸め手段からの
（ｐ−ｔ）ビットのＤＣ係数データを可変長符号化し、
前記記録手段は、前記第１のディジタル画像信号の記録
時には、前記丸め手段からのｐビットのＤＣ係数データ
における下位ｔビットを前記シンクブロックに挿入して
前記記録媒体に記録するようにしたことを特徴とする。According to a third aspect of the present invention, n (n is 3 or more)
) Bits of the first digital image signal and m (m
Is a digital image signal of 2 or more integers where m <n).
R (r is an integer of 1 or more) dummy bits
A second digital image signal having n bits
Digital image signal recording apparatus der to selectively record bets
For the first or second digital image signal.
Performs an orthogonal transformation operation in units of constant pixel blocks, and
DC coefficient data representing the component and a plurality of A representing the AC component
Orthogonal transform means for outputting C coefficient data;
DC coefficient data and a plurality of AC coefficient data
A rounding means for rounding each data to a predetermined number of bits;
Related to a plurality of AC coefficient data output from the means
Of the plurality of rounded AC coefficient data according to the value of
First extract f (f is an integer of 1 or more) bits
Initial scaling means and the initial scaling means.
Quantization of a plurality of f-bit AC coefficient data
Quantization means, output data of the quantization means and the circle
In the rounded DC coefficient data output from the
Variable-length encoding means for variable-length encoding predetermined bits,
The variable-length coded data is used for the variable-length coded data.
A sync block, and use the sync block as a recording medium.
Recording means for recording on the body, the rounding means,
When recording the first digital image signal, the DC coefficient
Round data to p (p is an integer such that p ≧ f + r) bits
Along with q (q is q
> F + r), and outputs the result.
When recording the second digital image signal, the DC coefficient
Round data to (pt) (t is an integer of 1 or more) bits
And each of the plurality of AC coefficient data is (q-
r) rounded to bits and output, and the variable length coding means
When recording the first digital image signal, the rounding is performed.
(P) in the p-bit DC coefficient data from the means
-T) While only the bits are variable-length coded, the second
At the time of recording a digital image signal,
(Pt) bits of DC coefficient data are variable-length coded,
The recording means records the first digital image signal.
Sometimes, p-bit DC coefficient data from the rounding means
Into the sync block
The information is recorded on the recording medium .
【００１４】[0014]
【発明の実施の形態】以下本発明の実施の形態を図面を
参照して説明する。図１は本発明の実施の一形態にかか
るディジタル画像信号記録再生装置の要部の構成を示す
ブロック図であり、この装置は、ＤＩＧＩＴＡＬ−Ｓ規
格に準拠したＶＴＲである。ＤＩＧＩＴＡＬ−Ｓ規格
は、ＳＤ−ＤＶＣ規格の信号処理系を２系統並列に設け
ることにより、ＳＤ−ＤＶＣ規格の２倍の５０Ｍｂｐｓ
で、輝度信号Ｙと２つの色差信号Ｃｂ，Ｃｒとが（４：
２：２）で標本化された画像信号を記録再生することが
できるようにしたものである。したがって、同一の信号
処理系が２系統並列に設けられている点を除けば、基本
的な構成は図４に示すＳＤ−ＤＶＣ規格に準拠したＶＴ
Ｒと同一である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a main part of a digital image signal recording / reproducing apparatus according to an embodiment of the present invention. This apparatus is a VTR conforming to the DIGITAL-S standard. The DIGITAL-S standard provides 50 Mbps, twice that of the SD-DVC standard, by providing two signal processing systems of the SD-DVC standard in parallel.
Where the luminance signal Y and the two color difference signals Cb and Cr are (4:
2: 2) can be recorded and reproduced. Therefore, except that two identical signal processing systems are provided in parallel, the basic configuration is a VT conforming to the SD-DVC standard shown in FIG.
Same as R.
【００１５】さらに本実施形態のＶＴＲは、８ビットの
画像信号だけでなく１０ビットの画像信号も記録再生可
能に構成されている。８ビットの画像信号か、１０ビッ
トの画像信号かは、図示しないスイッチにより使用者が
選択するように構成されている。Further, the VTR according to the present embodiment is configured so that not only an 8-bit image signal but also a 10-bit image signal can be recorded and reproduced. The user selects between an 8-bit image signal and a 10-bit image signal by a switch (not shown).
【００１６】図１において記録系は、ブロック化・シャ
フリング部１１と、圧縮処理部１２と、誤り訂正符号化
部１３と、シンクブロック合成記録変調部１４と、記録
アンプ１５と、記録ヘッド１６とを主たる構成要素と
し、それぞれ図４に示す構成要素１１１〜１１６に対応
するものである。また再生系は、再生ヘッド２１と、再
生アンプ２２と、ＳＹＮＣ検出再生復調部２３と、誤り
訂正復号化部２４と、伸張処理部２５と、画素並べ替え
部２６とを主たる構成要素とし、それぞれ図４に示す構
成要素１２１〜１２３に対応するものである。In FIG. 1, the recording system includes a blocking / shuffling unit 11, a compression processing unit 12, an error correction encoding unit 13, a sync block synthesis recording modulation unit 14, a recording amplifier 15, a recording head 16 Are main components, and correspond to the components 111 to 116 shown in FIG. 4, respectively. The playback system includes a playback head 21, a playback amplifier 22, a SYNC detection / playback demodulation unit 23, an error correction decoding unit 24, a decompression processing unit 25, and a pixel rearrangement unit 26 as main components. This corresponds to the components 121 to 123 shown in FIG.
【００１７】ブロック化・シャフリング部１１は、１０
ビットの画像データも８ビットデータと同様に処理でき
るように構成されており、処理後の画像データ（８ビッ
トまたは１０ビット）が、圧縮処理部１２に入力され
る。The blocking / shuffling unit 11
The bit image data is configured to be processed in the same manner as the 8-bit data, and the processed image data (8 bits or 10 bits) is input to the compression processing unit 12.
【００１８】図２は、図１の圧縮処理部１２の構成（１
系統のみ）を示すブロック図であり、この図に示す構成
要素のうち、データ量計算・ＱＮｏ．決定部４６、量子
化部４７及び可変長符号化部４８は、図５に示す圧縮処
理部１１２の対応する構成要素４６〜４８と同一であ
る。また、図２のＤＣＴ演算部４２ａ、丸め処理部４３
ａ、ＡＣクラス分け部４４ａ及び初期スケーリング部４
５ａは、１０ビットの画像データも処理可能なものとさ
れている。さらに、選択部５１が設けられ、選択部５
１、ＤＣＴ演算部４２ａ、丸め処理部４３ａ、ＡＣクラ
ス分け部４４ａ及び初期スケーリング部４５ａには、入
力画像データが８ビットか、１０ビットかを示す８／１
０ビット切換信号が供給される。FIG. 2 shows the configuration (1) of the compression processing unit 12 shown in FIG.
FIG. 3 is a block diagram illustrating only the data amount calculation / QNo. The determination unit 46, the quantization unit 47, and the variable length coding unit 48 are the same as the corresponding components 46 to 48 of the compression processing unit 112 shown in FIG. The DCT operation unit 42a and the rounding processing unit 43 shown in FIG.
a, AC classification unit 44a and initial scaling unit 4
5a is capable of processing 10-bit image data. Further, a selection unit 51 is provided.
1. The DCT operation unit 42a, the rounding unit 43a, the AC classifying unit 44a, and the initial scaling unit 45a have an 8/1 indicating whether the input image data is 8 bits or 10 bits.
A 0-bit switching signal is supplied.
【００１９】図２において、８ビットの画像データが入
力される場合は、８ビットの画像データがそのままＤＣ
Ｔ演算部４２ａに入力され、選択部５１は、ダミーデー
タ”００”を選択してＤＣＴ演算部４２ａに入力する。
一方１０ビットの画像データは、上位８ビットがＤＣＴ
演算部４２ａに入力され、下位２ビットが選択部５１に
入力されるように構成されている。１０ビットの画像デ
ータが入力される場合は、選択部５１は、ダミーデー
タ”００”ではなく、入力画像データの下位２ビットを
選択してＤＣＴ演算部４２ａに入力する。In FIG. 2, when 8-bit image data is input, the 8-bit image data is directly converted to DC data.
The data is input to the T operation unit 42a, and the selection unit 51 selects the dummy data “00” and inputs the data to the DCT operation unit 42a.
On the other hand, for 10-bit image data, the upper 8 bits are DCT
The configuration is such that the lower two bits are input to the selector 51 and the lower two bits are input to the selector 51. When 10-bit image data is input, the selection unit 51 selects the lower 2 bits of the input image data instead of the dummy data “00” and inputs the same to the DCT operation unit 42a.
【００２０】ＤＣＴ演算部４２ａは、１０ビットのデー
タに必要な演算精度が保持されるように演算回路のビッ
ト数が、図５のＤＣＴ演算部４２に比べて増やされてい
る。丸め処理部４３ａは、８ビットの画像データが入力
される場合は、図５の丸め処理部４３と同様に、ＤＣ係
数データを上位９ビットに丸め、ＡＣ係数データを上位
１０ビットに丸めて出力する。また、１０ビットの画像
データが入力される場合は、ＤＣ係数データを上位１１
ビットに丸め、ＡＣ係数データを上位１２ビットに丸め
て出力する。The number of bits of the operation circuit of the DCT operation unit 42a is increased as compared with the DCT operation unit 42 of FIG. 5 so that the operation accuracy required for 10-bit data is maintained. When 8-bit image data is input, the rounding unit 43a rounds DC coefficient data to the upper 9 bits and rounds AC coefficient data to the upper 10 bits, similarly to the rounding unit 43 in FIG. I do. When 10-bit image data is input, the DC coefficient data
The data is rounded to bits, and the AC coefficient data is rounded to upper 12 bits and output.
【００２１】ＡＣクラス分け部４４ａは、８ビットの画
像データが入力される場合は、図５のＡＣクラス分け部
４４と同様にクラス番号を決定し、１０ビットの画像デ
ータが入力される場合は、１つのＤＣＴブロック内のＡ
Ｃ係数データの最大絶対値ＡＭＡＸに応じて例えば、以
下のように０〜３のクラス番号ＣＮを決定する。When 8-bit image data is input, the AC classification unit 44a determines a class number in the same manner as the AC classification unit 44 of FIG. 5, and when 10-bit image data is input, A in one DCT block
For example, the class numbers CN of 0 to 3 are determined in accordance with the maximum absolute value AMAX of the C coefficient data as follows.
【００２２】 １）ＡＭＡＸ＝０〜４４のＤＣＴブロック クラス番号ＣＮ＝０ ２）ＡＭＡＸ＝４５〜２５５のＤＣＴブロック クラス番号ＣＮ＝１ ３）ＡＭＡＸ＝２５６〜５１１のＤＣＴブロック クラス番号ＣＮ＝２ ４）ＡＭＡＸ＝５１２以上のＤＣＴブロック クラス番号ＣＮ＝３ 初期スケーリング部４５ａは、８ビットの画像データが
入力される場合は、図５の初期スケーリング部４５と同
様に１０ビットのデータから９ビットのデータを取り出
し、１０ビットの画像データが入力される場合は、例え
ば以下のように、８ビットの画像データが入力される場
合と異なる手法で、１２ビットのデータから９ビットの
データを取り出す。1) DCT block of AMAX = 0 to 44 Class number CN = 0 2) DCT block of AMAX = 45 to 255 Class number CN = 1 3) DCT block of AMAX = 256 to 511 Class number CN = 2 4) DCT block of AMAX = 512 or more Class number CN = 3 When 8-bit image data is input, the initial scaling unit 45a converts 9-bit data from 10-bit data as in the initial scaling unit 45 of FIG. Extraction When 10-bit image data is input, 9-bit data is extracted from 12-bit data by a method different from the case where 8-bit image data is input, for example, as described below.
【００２３】すなわち、クラス番号ＣＮ＝０，１のＤＣ
Ｔブロックに対しては、ＡＣ係数データを表す１２ビッ
ト（ビットｂ１１〜ｂ０）のうち、ＭＳＢのビットｂ１
１及びビットｂ７〜ｂ０を取り出して９ビットのデータ
とし、クラス番号ＣＮ＝２のＤＣＴブロックに対して
は、ビットｂ１１及びビットｂ８〜ｂ１を取り出して９
ビットのデータとし、クラス番号ＣＮ＝３のＤＣＴブロ
ックに対しては、ビットｂ１１〜ｂ３を取り出して９ビ
ットのデータとする。That is, DC of class number CN = 0,1
For the T block, of the 12 bits (bits b11 to b0) representing the AC coefficient data, the MSB bit b1
1 and bits b7 to b0 are taken out to form 9-bit data. For the DCT block of class number CN = 2, bits b11 and bits b8 to b1 are taken out to obtain 9 bits of data.
For the DCT block of class number CN = 3, bits b11 to b3 are taken out to be 9-bit data.
【００２４】このように、初期スケーリング部４５ａか
ら出力されるＡＣ係数データは、入力画像データが１０
ビットの場合も８ビットの場合と同様に、９ビットとさ
れるので、以後の処理を行うデータ量計算・ＱＮｏ．決
定部４６及び量子化部４７は、図５の従来の構成をその
まま使用することができる。As described above, the AC coefficient data output from the initial scaling unit 45 a
Since the number of bits is 9 bits as in the case of 8 bits, the data amount calculation / QNo. The determination unit 46 and the quantization unit 47 can use the conventional configuration of FIG. 5 as it is.
【００２５】一方、１０ビットの画像データが入力され
る場合に、丸め処理部４３ａで１１ビットに丸められた
ＤＣ係数データのうち、上位９ビットは可変長符号化部
４８に入力され、下位２ビットは、別途所定の処理（誤
り訂正符号化、フォーマッティング等）を施して、後述
するようにシンクブロック内の空き領域に格納して磁気
テープ３０に記録する。したがって、可変長符号化部４
８に入力されるＤＣ係数データは、入力画像データが１
０ビットの場合も８ビットの場合と同様に、９ビットと
されるので、可変長符号化部４８も従来の構成をそのま
ま使用することができる。On the other hand, when 10-bit image data is input, of the DC coefficient data rounded to 11 bits by the rounding section 43a, the upper 9 bits are input to the variable length encoding section 48 and the lower 2 bits are input. The bits are separately subjected to predetermined processing (error correction coding, formatting, etc.), stored in a free area in the sync block, and recorded on the magnetic tape 30 as described later. Therefore, the variable length coding unit 4
8, the input coefficient data is 1
In the case of 0 bits, as in the case of 8 bits, 9 bits are used, so that the variable length coding unit 48 can use the conventional configuration as it is.
【００２６】次に入力画像データが１０ビットの場合
に、ＤＣ係数データの下位２ビットを格納する領域につ
いて図３を参照して説明する。図３（ａ）は、ＳＤ−Ｄ
ＶＣ規格のフォーマッティングされたシンクブロックの
構造を説明するための図であり、このシンクブロック
は、輝度信号の４つのブロックＹ０〜Ｙ３及び色差信号
の２つのブロックＣｂ、Ｃｒから構成されている。Next, a description will be given of an area for storing lower two bits of DC coefficient data when the input image data is 10 bits, with reference to FIG. FIG. 3A shows an SD-D
FIG. 4 is a diagram for explaining the structure of a sync block formatted according to the VC standard, and the sync block includes four blocks Y0 to Y3 of a luminance signal and two blocks Cb and Cr of a color difference signal.
【００２７】同図の領域Ｄ０〜Ｄ５は、Ｙ０〜Ｙ３、Ｃ
ｒ及びＣｂの各ブロックのＤＣＴ後のＤＣ係数データ並
びに符号化及び復号化の際に参照する情報が格納される
領域であり、領域Ａ０〜Ａ５は、各ブロックのＡＣ係数
データが格納される領域である。ここで、領域Ａ０〜Ａ
５は、全く個別に使われるとは限らず、例えば領域Ａ０
にブロックＹ０のＡＣ係数データの全データを格納して
も空きがある一方、ブロックＹ２のＡＣ係数データは、
領域Ａ２にすべて格納できない場合には、領域Ａ０の空
き領域にブロックＹ２の残りのデータが格納される。The areas D0 to D5 in FIG.
Areas for storing DC coefficient data after DCT of each block of r and Cb and information to be referred to at the time of encoding and decoding, and areas A0 to A5 are areas for storing AC coefficient data of each block. It is. Here, the areas A0 to A
5 is not always used individually, for example, the area A0
, There is room for storing all the data of the AC coefficient data of the block Y0, while the AC coefficient data of the block Y2 is
If all data cannot be stored in the area A2, the remaining data of the block Y2 is stored in the free area of the area A0.
【００２８】図３（ｂ）は、ＤＩＧＩＴＡＬ−Ｓ規格の
シンクブロックの構造を示す図であり、このシンクブロ
ックは、同図（ａ）のシンクブロックにおいてブロック
Ｙ１及びＹ３のデータがないユニットと等価のユニット
２つで構成される。（４：１：１）（または（４：２：
０））の信号処理系を２系統用いるので、全体で（８：
２：２）のユニットとなるが、処理すべき画像信号は
（４：２：２）であるためである。この場合、領域Ｄ０
〜Ｄ３、Ａ０〜Ａ５には、ブロックＹ０，Ｙ１，Ｃｒ０
及びＣｂ０のデータが格納され、領域Ｄ４〜Ｄ７及びＡ
６〜Ａ１１には、ブロックＹ２，Ｙ３，Ｃｒ１及びＣｂ
１のデータが格納されるが、斜線を付した領域Ｖ１〜Ｖ
４は、未使用領域となっている。FIG. 3B is a diagram showing the structure of a sync block conforming to the DIGITAL-S standard. This sync block is equivalent to a unit having no data in blocks Y1 and Y3 in the sync block shown in FIG. Is composed of two units. (4: 1: 1) (or (4: 2:
0)), two signal processing systems are used, so that (8:
2: 2), but the image signal to be processed is (4: 2: 2). In this case, the area D0
To D3, A0 to A5 include blocks Y0, Y1, Cr0.
And data of Cb0 are stored in areas D4 to D7 and A
6 to A11 include blocks Y2, Y3, Cr1 and Cb.
1 is stored, but the shaded areas V1 to V
4 is an unused area.
【００２９】そこで本実施形態では、入力画像データが
１０ビットの場合に、この未使用領域Ｖ１〜Ｖ４に、Ｄ
Ｃ係数データの下位２ビットに対応する情報を格納して
磁気テープ３０に記録するようにしている。なお、記録
した画像データが１０ビットの画像データであることを
示す８／１０ビット切換フラグは、磁気テープ上の補助
情報記録領域（サブコードセクタ）に記録され、再生時
に参照される。Therefore, in the present embodiment, when the input image data is 10 bits, the unused areas V1 to V4 have D
Information corresponding to the lower two bits of the C coefficient data is stored and recorded on the magnetic tape 30. The 8 / 10-bit switching flag indicating that the recorded image data is 10-bit image data is recorded in the auxiliary information recording area (subcode sector) on the magnetic tape, and is referred to during reproduction.
【００３０】次に再生系の処理について説明する。先ず
磁気テープ３０から再生した８／１０ビット切換フラグ
が、８ビットの画像データであることを示すときは、従
来と同様の処理により再生を行う。Next, the processing of the reproducing system will be described. First, when the 8 / 10-bit switching flag reproduced from the magnetic tape 30 indicates that it is 8-bit image data, reproduction is performed by the same processing as in the related art.
【００３１】一方、再生した８／１０ビット切換フラグ
が、１０ビットの画像データであることを示すときは、
前記領域Ｖ１〜Ｖ４から、ＤＣ係数データの下位２ビッ
トに対応する情報が読み出され、誤り訂正復号化が施さ
れて元の２ビットのデータに戻され、伸張処理部２５に
入力される。伸張処理部２５では、可変長復号化処理に
より得られるＤＣ係数データの上位９ビットと、別途に
入力される下位２ビットとにより、元の１１ビットのデ
ータが構成される。また可変長復号化及び逆量子化され
たＡＣ係数データは、記録時の初期スケーリングの逆処
理が施され、上記１１ビットのＤＣ係数データとともに
逆ＤＣＴ演算処理が施されて、元の画像データが再生さ
れる。On the other hand, when the reproduced 8 / 10-bit switching flag indicates 10-bit image data,
Information corresponding to the lower two bits of the DC coefficient data is read from the areas V1 to V4, subjected to error correction decoding, returned to the original 2-bit data, and input to the decompression processing unit 25. In the decompression processing unit 25, the upper 9 bits of the DC coefficient data obtained by the variable length decoding processing and the lower 2 bits separately input form the original 11-bit data. The variable-length decoded and inverse-quantized AC coefficient data is subjected to the inverse processing of the initial scaling at the time of recording, and the inverse DCT operation is performed together with the 11-bit DC coefficient data to obtain the original image data. Will be played.
【００３２】以上のように本実施形態では、圧縮処理部
１２においてＤＣＴ演算部４２ａ、丸め処理部４３ａ、
ＡＣクラス分け部４４ａ及び初期スケーリング部４５ａ
を、入力画像データが８ビットであるか、１０ビットで
あるかに応じて、処理内容を切換可能に構成し、しかも
１０ビットの画像データが入力された場合には、ＤＣＴ
演算によって得られるＡＣ係数データの初期スケーリン
グ後のビット数を、８ビットの画像データが入力された
場合と同一とし、データ量計算・ＱＮｏ．決定部４６、
量子化部４７及び可変長符号化部４８は、入力画像デー
タが８ビットであるか、１０ビットであるかに拘わらず
同一の処理を行う構成としたので、ハードウェアの増加
を最小限に抑えながら、異なるビット数の画像データの
圧縮処理が可能となる。As described above, in the present embodiment, the DCT operation section 42a, the rounding section 43a,
AC classification unit 44a and initial scaling unit 45a
Is configured so that the processing content can be switched according to whether the input image data is 8 bits or 10 bits, and when 10-bit image data is input, the DCT
The number of bits of the AC coefficient data obtained by the operation after the initial scaling is the same as that when 8-bit image data is input, and the data amount calculation / QNo. Deciding unit 46,
Since the quantization unit 47 and the variable-length encoding unit 48 are configured to perform the same processing regardless of whether the input image data is 8 bits or 10 bits, the increase in hardware is minimized. However, compression processing of image data having different bit numbers becomes possible.
【００３３】またＤＣＴ演算によって得られるＤＣ係数
データのうちの下位２ビットを別処理とすることによ
り、ＤＣ係数データの処理も１０ビットの画像データが
入力された場合の下位２ビットを除き、８ビットの画像
データが入力された場合と共通化することができ、ハー
ドウェアの増加をより一層抑制することができる。Further, the lower 2 bits of the DC coefficient data obtained by the DCT operation are processed separately, so that the processing of the DC coefficient data can be performed by 8 bits except for the lower 2 bits when 10-bit image data is input. This can be shared with the case where bit image data is input, and the increase in hardware can be further suppressed.
【００３４】さらにＤＩＧＩＴＡＬ−Ｓ規格を採用し
て、シンクブロック内の空き領域Ｖ１〜Ｖ４にＤＣ係数
データの下位２ビットに対応する情報を格納するように
したので、ＤＣ係数データの下位２ビットは確実に記録
することができ、特にＡＣ成分が比較的少ない平坦に近
い画像領域では、１０ビットの精度が確保されるので、
良好な再生画質を得ることができる。Further, since the information corresponding to the lower two bits of the DC coefficient data is stored in the empty areas V1 to V4 in the sync block by adopting the DIGITAL-S standard, the lower two bits of the DC coefficient data are Recording can be performed reliably, and particularly in an almost flat image area where the AC component is relatively small, 10-bit accuracy is ensured.
Good reproduction image quality can be obtained.
【００３５】なお、本発明は上述した実施形態に限られ
るものではなく、種々の変形が可能である。例えば、上
述した実施形態では、ＤＩＧＩＴＡＬ−Ｓ規格に準拠し
たＶＴＲに適用した例を示したが、ＳＤ−ＤＶＣ規格に
準拠した通常のＶＴＲに適用してもよい。その場合に
は、入力画像データが１０ビットであるときは、所定数
（３０個）のＤＣＴブロックに対応する上限データ量
を、入力画像データが８ビットであるときより小さな値
に設定して量子化器番号（ＱＮｏ．）を決定することに
より、シンクブロック内に空き領域を確保し、ＤＣ係数
データの下位２ビットに対応するデータをその空き領域
に格納すればよい。Note that the present invention is not limited to the above-described embodiment, and various modifications are possible. For example, in the above-described embodiment, an example is shown in which the present invention is applied to a VTR conforming to the DIGITAL-S standard. However, the present invention may be applied to a normal VTR conforming to the SD-DVC standard. In this case, when the input image data is 10 bits, the upper limit data amount corresponding to a predetermined number (30) of DCT blocks is set to a smaller value than when the input image data is 8 bits, and By determining the converter number (QNo.), An empty area may be secured in the sync block, and data corresponding to the lower two bits of the DC coefficient data may be stored in the empty area.
【００３６】また、一般に輝度信号の画素数と各色差信
号の画素数の比（ＹＣ画素数比）がｉ：１（ｉは２以上
の整数）のディジタル画像信号を記録再生する信号処理
系を２系統並列に設けて、ＹＣ画素数比がｉ：２のディ
ジタル画像信号を記録再生可能とした場合には、輝度信
号のＤＣ成分の格納領域に空き領域ができるので、入力
画像データのビット数が増加した場合には、この空き領
域に、増加したビット数に対応するＤＣ係数データの下
位ビットに対応する情報を格納することができる。In general, a signal processing system for recording and reproducing a digital image signal having a ratio of the number of pixels of a luminance signal to the number of pixels of each color difference signal (YC pixel number ratio) is i: 1 (i is an integer of 2 or more). When two systems are provided in parallel and a digital image signal having a YC pixel number ratio of i: 2 can be recorded and reproduced, an empty area is created in a storage area for a DC component of a luminance signal. Is increased, information corresponding to lower bits of DC coefficient data corresponding to the increased number of bits can be stored in this empty area.
【００３７】また、画像データを記録する記録媒体は、
磁気テープに限らず、磁気ディスクや光磁気ディスク、
半導体メモリ等であってもよい。A recording medium for recording image data is:
Not only magnetic tapes, but also magnetic disks and magneto-optical disks,
It may be a semiconductor memory or the like.
【００３８】以上詳述したように請求項１に記載の発明
は、ｎ（ｎは３以上の整数）ビットの第１のディジタル
画像信号と、ｍ（ｍはｍ＜ｎなる２以上の整数）ビット
のディジタル画像信号の下位にｒ（ｒは１以上の整数）
ビットのダミービットを付加してｎビットとした第２の
ディジタル画像信号とを選択的に圧縮符号化するディジ
タル画像信号圧縮装置を提供し、この装置は、前記第１
又は第２のディジタル画像信号に対して所定画素ブロッ
クを単位として直交変換演算を行い、直流成分を表すＤ
Ｃ係数データ及び交流成分を表す複数のＡＣ係数データ
を出力する直交変換手段と、該直交変換手段から出力さ
れるＤＣ係数データ及び複数のＡＣ係数データを各々所
定のビット数に丸める丸め手段と、該丸め手段から出力
される複数のＡＣ係数データに係るデータの値に応じ
て、前記丸められた複数のＡＣ係数データからそれぞれ
ｆ（ｆは１以上の整数）ビットを取り出す初期スケーリ
ング手段と、該初期スケーリング手段にて取り出した複
数のｆビットのＡＣ係数データの量子化を行う量子化手
段と、該量子化手段の出力データ及び前記丸め手段から
出力される丸められたＤＣ係数データにおける所定ビッ
トを可変長符号化する可変長符号化手段とを備えて構成
される。ここで、前記丸め手段は、前記第１のディジタ
ル画像信号の圧縮時には、前記複数のＡＣ係数をそれぞ
れｑ（ｑはｑ＞ｆ＋ｒなる整数）ビットに丸めて出力す
る一方、前記第２のディジタル画像信号の圧縮時には、
前記複数のＡＣ係数データをそれぞれ（ｑ−ｒ）ビット
に丸めて出力し、また前記初期スケーリング手段は、前
記第１のディジタル画像信号の圧縮時には、前記ｑビッ
トの複数のＡＣ係数データに係るデータの最大絶対値が
第１の閾値以上であれば、前記ｑビットの複数のＡＣ係
数データにおける最上位ビット及び該最上位ビットに続
く第１の下位ビット（ｂ１０〜ｂ３）を取り出すことに
より前記ｆビットを生成する一方、前記第１の閾値に満
たなければ、前記ｑビットの複数のＡＣ係数データにお
ける最上位ビット及び前記第１の下位ビットより下位の
第２の下位ビット（ｂ８〜ｂ１またはｂ７〜ｂ０）を取
り出すことにより前記ｆビットを生成し、前記第２のデ
ィジタル画像信号の圧縮時には、前記（ｑ−ｒ）ビット
の複数のＡＣ係数データに係るデータの最大絶対値が第
１の閾値より小なる第２の閾値以上であれば、前記（ｑ
−ｒ）ビットの複数のＡＣ係数 データにおける最上位ビ
ット及び該最上位ビットに続く第３の下位ビット（ｂ８
〜ｂ１）を取り出すことにより前記ｆビットを生成する
一方、前記第２の閾値に満たなければ、前記（ｑ−ｒ）
ビットの複数のＡＣ係数データにおける最上位ビット及
び前記第３の下位ビットより下位の第４の下位ビット
（ｂ７〜ｂ０）を取り出すことにより前記ｆビットを生
成する。したがって、初期スケーリング手段の出力は、
第１及び第２のディジタル画像信号のいずれについても
ｆビットデータとなるので、以後の処理の共通化が可能
となる。その結果、ハードウェアの増加を最小限に抑え
ながら、異なるビット数の画像データの圧縮処理が可能
となる。As described in detail above, the invention of claim 1
Is the first digital of n (n is an integer of 3 or more) bits
Image signal and m (m is an integer of 2 or more where m <n) bits
R (r is an integer of 1 or more) in the lower order of the digital image signal of
A second dummy bit is added to form n bits.
Digit for selectively compressing and encoding digital image signals
A compression image signal compression device, the device comprising:
Alternatively, a predetermined pixel block is applied to the second digital image signal.
The orthogonal transform operation is performed in units of
C coefficient data and a plurality of AC coefficient data representing AC components
Orthogonal transform means for outputting the
DC coefficient data and multiple AC coefficient data
A rounding means for rounding to a predetermined number of bits, and an output from the rounding means
Depending on the value of the data related to the plurality of AC coefficient data
From the plurality of rounded AC coefficient data,
Initial scale to extract f (f is an integer of 1 or more) bits
And the duplication extracted by the initial scaling means.
Quantizing means for quantizing a number of f-bit AC coefficient data
From the stage, the output data of the quantization means and the rounding means
A predetermined bit in the output rounded DC coefficient data
Variable-length coding means for performing variable-length coding on data
Is done. Here, the rounding means is provided with the first digital
When compressing an image signal, each of the plurality of AC coefficients is
Rounded to q (q is an integer such that q> f + r) bits and output
On the other hand, when the second digital image signal is compressed,
Each of the plurality of AC coefficient data is (qr) bits
The initial scaling means outputs
When compressing the first digital image signal, the q bit
The maximum absolute value of data related to multiple AC coefficient data
If it is equal to or greater than the first threshold, the plurality of q-bit AC
The most significant bit in the numerical data and the most significant bit
To extract the first lower bits (b10 to b3)
While generating the f-bits while satisfying the first threshold.
Otherwise, the q-bit plurality of AC coefficient data
The most significant bit and the first lower bit
Take the second lower bit (b8-b1 or b7-b0)
To generate the f bits, and the second data
When compressing a digital image signal, the (qr) bits
The maximum absolute value of the data related to the plurality of AC coefficient data
If it is equal to or greater than a second threshold value smaller than the threshold value of 1, the (q
-R) the most significant bit in the multiple-bit AC coefficient data
Bit and a third lower bit (b8
~ B1) to generate the f bits
On the other hand, if the value does not satisfy the second threshold, the (q−r)
The most significant bit in the plurality of AC coefficient data
And a fourth lower bit lower than the third lower bit
By extracting (b7 to b0), the f bit is generated.
To achieve. Therefore, the output of the initial scaling means is
For both the first and second digital image signals
Since it is f-bit data, subsequent processing can be shared
Becomes As a result, it is possible to compress image data having different bit numbers while minimizing an increase in hardware.
【００３９】請求項２に記載の発明は、ｎ（ｎは３以上
の整数）ビットの第１のディジタル画像信号と、ｍ（ｍ
はｍ＜ｎなる２以上の整数）ビットのディジタル画像信
号の下位にｒ（ｒは１以上の整数）ビットのダミービッ
トを付加してｎビットとした第２のディジタル画像信号
とを選択的に圧縮符号化するディジタル画像信号圧縮装
置を提供し、この装置は、前記第１又は第２のディジタ
ル画像信号に対して所定画素ブロックを単位として直交
変換演算を行い、直流成分を表すＤＣ係数データ及び交
流成分を表す複数のＡＣ係数データを出力する直交変換
手段と、該直交変換手段から出力されるＤＣ係数データ
及び複数のＡＣ係数データを各々所定のビット数に丸め
る丸め手段と、該丸め手段から出力される複数のＡＣ係
数データに係るデータの値に応じて、前記丸められた複
数のＡＣ係数データからそれぞれｆ（ｆは１以上の整
数）ビットを取り出す初期スケーリング手段と、該初期
スケーリング手段にて取り出した複数のｆビットのＡＣ
係数データの量子化を行う量子化手段と、該量子化手段
の出力データ及び前記丸め手段から出力される丸められ
たＤＣ係数データにおける所定ビットを可変長符号化す
る可変長符号化手段とを備えて構成される。ここで、前
記丸め手段は、前記第１のディジタル画像信号の圧縮時
には、前記ＤＣ係数データをｐ（ｐはｐ≧ｆ＋ｒなる整
数）ビットに丸めると共に前記複数のＡＣ係数データを
それぞれｑ（ｑはｑ＞ｆ＋ｒなる整数）ビットに丸めて
出力する一方、前記第２のディジタル画像信号の圧縮時
には、前記ＤＣ係数データを（ｐ−ｔ）（ｔは１以上の
整数）ビットに丸めると共に前記複数のＡＣ係数データ
をそれぞれ（ｑ−ｒ）ビットに丸めて出力し、また前記
可変長符号化手段は、前記第１のディジタル画像信号の
圧縮時には、前記丸め手段からのｐビットのＤＣ係数デ
ータにおける上位（ｐ−ｔ）ビットのみを可変長符号化
する一方、前記第２のディジタル画像信号の圧縮時に
は、前記丸め手段からの（ｐ−ｔ）ビットのＤＣ係数デ
ータを可変長符号化し、前記第１のディジタル画像信号
の圧縮時には、前記可変長符号化手段の出力と、前記丸
め手段からのｐビットのＤＣ係数データにおける下位ｔ
ビットとによりディジタル圧縮信号を構成し、前記第２
のディジタル画像信号の圧縮時には、前記可変長符号化
手段の出力によりディジタル圧縮信号を構成する。した
がって、ＤＣ係数データの処理もｎビットのディジタル
画像信号が入力された場合の下位ｔビットを除き、ｍビ
ットのディジタル画像信号が入力された場合と共通化す
ることができ、ハードウェアの増加をより一層抑制する
ことができる。The invention according to claim 2 is characterized in that n (n is 3 or more)
) Bits of the first digital image signal and m (m
Is a digital image signal of 2 or more integers where m <n).
R (r is an integer of 1 or more) dummy bits
A second digital image signal having n bits
Digital Image Signal Compression System for Selectively Compression Coding
A device, said device comprising said first or second digital
Orthogonal to the image signal in units of predetermined pixel blocks
Performs a conversion operation to obtain DC coefficient data representing the DC component and the
Orthogonal transform that outputs multiple AC coefficient data representing flow components
Means and DC coefficient data output from the orthogonal transform means
And a plurality of AC coefficient data are each rounded to a predetermined number of bits.
Rounding means, and a plurality of AC units output from the rounding means.
According to the value of the data relating to the numerical data, the rounded
F (f is one or more integers)
Number) initial scaling means for extracting bits;
A plurality of f-bit ACs extracted by scaling means
Quantizing means for quantizing coefficient data, and the quantizing means
Output data and the rounding output from the rounding means.
Variable length coding of predetermined bits in the DC coefficient data
And variable length encoding means. Where before
The rounding means is used for compressing the first digital image signal.
, The DC coefficient data is p (p is an integer satisfying p ≧ f + r).
Number) round the bits and convert the plurality of AC coefficient data
Round to q (q is an integer such that q> f + r) bits
Output, while compressing the second digital image signal.
, The DC coefficient data is represented by (pt) (where t is 1 or more).
Integer) rounded to bits and the plurality of AC coefficient data
Are rounded to (q−r) bits and output.
A variable-length encoding unit configured to encode the first digital image signal;
During compression, p-bit DC coefficient data from the rounding means is used.
Variable-length coding of only the upper (pt) bits in data
On the other hand, when the second digital image signal is compressed,
Is the (pt) -bit DC coefficient data from the rounding means.
Data of the first digital image signal
At the time of compression, the output of the variable length
T in the p-bit DC coefficient data from the
And a digital compression signal composed of the bits
When compressing the digital image signal of
The output of the means constitutes a digital compressed signal. did
Thus, digital processing is also n bits of the DC coefficient data
Except for the lower t bits when the image signal is input, if the digital image signal of m bits is input and can be shared, it is possible to further suppress the increase in the hardware.
【００４０】請求項３に記載の発明は、ｎ（ｎは３以上
の整数）ビットの第１のディジタル画像信号と、ｍ（ｍ
はｍ＜ｎなる２以上の整数）ビットのディジタル画像信
号の下位にｒ（ｒは１以上の整数）ビットのダミービッ
トを付加してｎビットとした第２のディジタル画像信号
とを選択的に記録するディジタル画像信号記録装置を提
供し、この装置は、前記第１又は第２のディジタル画像
信号に対して所定画素ブロックを単位として直交変換演
算を行い、直流成分を表すＤＣ係数データ及び交流成分
を表す複数のＡＣ係数データを出力する直交変換手段
と、該直交変換手段から出力されるＤＣ係数データ及び
複数のＡＣ係数データを各々所定のビット数に丸める丸
め手段と、該丸め手段から出力される複数のＡＣ係数デ
ータに係るデータの値に応じて、前記丸められた複数の
ＡＣ係数データからそれぞれｆ（ｆは１以上の整数）ビ
ットを取り出す初期スケーリング手段と、該初期スケー
リング手段にて取り出した複数のｆビットのＡＣ係数デ
ータの量子化を行う量子化手段と、該量子化手段の出力
データ及び前記丸め手段から出力される丸められたＤＣ
係数データにおける所定ビットを可変長符号化する可変
長符号化手段と、該可変長符号化手段にて可変長符号化
されたデータによりシンクブロックを構成し、該シンク
ブロックを記録媒体に記録する記録手段とを備えて構成
される。ここで、前記丸め手段は、前記第１のディジタ
ル画像信号の記録時には、前記ＤＣ係数データをｐ（ｐ
はｐ≧ｆ＋ｒなる整数）ビットに丸めると共に前記複数
のＡＣ係数データをそれぞれｑ（ｑはｑ＞ｆ＋ｒなる整
数）ビットに丸めて出力する一方、前記第２のディジタ
ル画像信号の記録時には、前記ＤＣ係数データを（ｐ−
ｔ）（ｔは１以上の整数）ビットに丸めると共に前記複
数のＡＣ係数データをそれぞれ（ｑ−ｒ）ビットに丸め
て出力し、また前記可変長符号化手段は、前記第１のデ
ィジタル画像信号の記録時には、前記丸め手段からのｐ
ビットのＤＣ係数データにおける上位（ｐ−ｔ）ビット
のみを可変長符号化する一方、前記第２のディジタル画
像信号の記録時には、前記丸め手段からの（ｐ−ｔ）ビ
ットのＤＣ係数データを可変長符号化し、前記記録手段
は、前記第１のディジタル画像信号の記録時には、前記
丸め手段からのｐビットのＤＣ係数データにおける下位
ｔビットを前記シンクブロックに挿入して前記記録媒体
に記録する。したがって、ハードウェアの増加を最小限
に抑えながら、異なるビット数の画像データを記録媒体
に記録することが可能となる。しかも、ｎビットの第１
のディジタル画像信号が入力されるときに丸め手段から
出力される下位ｔビットは、シンクブロックに挿入して
記録媒体に記録されるので、第１のディジタル画像信号
のＤＣ成分については、ｎビットの精度が確保され、特
にＡＣ成分が比較的少ない平坦に近い画像領域では、良
好な再生画質を得ることができる。The invention according to claim 3 is characterized in that n (n is 3 or more)
) Bits of the first digital image signal and m (m
Is a digital image signal of 2 or more integers where m <n).
R (r is an integer of 1 or more) dummy bits
A second digital image signal having n bits
Digital image signal recording device that selectively records
Providing the first or second digital image.
Performs orthogonal transformation on a signal in units of predetermined pixel blocks.
Calculation, and DC coefficient data and AC component representing the DC component
Orthogonal transform means for outputting a plurality of AC coefficient data representing
And DC coefficient data output from the orthogonal transform means;
A circle for rounding a plurality of AC coefficient data to a predetermined number of bits.
And a plurality of AC coefficient data output from the rounding means.
In accordance with the value of the data related to the data,
F (f is an integer of 1 or more)
Initial scaling means for taking out the
A plurality of f-bit AC coefficient data extracted by the ring means
Quantization means for quantizing data, and an output of the quantization means
Data and a rounded DC output from the rounding means
Variable to encode predetermined bits in coefficient data with variable length
Length encoding means, and variable length encoding by the variable length encoding means.
A sync block is configured with the data
Recording means for recording blocks on a recording medium
Is done. Here, the rounding means is provided with the first digital
When recording an image signal, the DC coefficient data is p (p
Is an integer p ≧ f + r).
Are converted to q (q is an integer satisfying q> f + r)
Number) and outputs the result after rounding it to bits.
When recording an image signal, the DC coefficient data is converted to (p-
t) (t is an integer of 1 or more) bits and
Number of AC coefficient data rounded to (qr) bits
And the variable length coding means outputs the first data.
When recording a digital image signal, p
High-order (pt) bits in the bit DC coefficient data
Only the second digital image
At the time of recording an image signal, the (pt) video
Variable length coding of the DC coefficient data of the
When recording the first digital image signal,
Lower order in p-bit DC coefficient data from rounding means
inserting t bits into the sync block,
To record. Therefore, it is possible to record image data of different bit numbers on a recording medium while minimizing an increase in hardware. Moreover, the n-bit first
The lower t bits output from the means rounding when digital image signals are inputted, since it is recorded in <br/> recording medium is inserted into the sync block, the DC component of the first digital image signal , N- bit accuracy is ensured, and particularly in a nearly flat image region having relatively few AC components, a good reproduction image quality can be obtained.
【図１】本発明の実施の一形態にかかるディジタル画像
信号記録再生装置の要部の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of a main part of a digital image signal recording / reproducing apparatus according to an embodiment of the present invention.
【図２】図１の圧縮処理部の構成を示すブロック図であ
る。FIG. 2 is a block diagram illustrating a configuration of a compression processing unit in FIG. 1;
【図３】画像信号を記録するときの単位となるシンクブ
ロックを説明するための図である。FIG. 3 is a diagram for explaining a sync block which is a unit when recording an image signal.
【図４】従来のディジタル画像信号記録再生装置の要部
の構成を示すブロック図である。FIG. 4 is a block diagram showing a configuration of a main part of a conventional digital image signal recording / reproducing apparatus.
【図５】図４の圧縮処理部の構成を示すブロック図であ
る。FIG. 5 is a block diagram illustrating a configuration of a compression processing unit in FIG. 4;
１２ 圧縮処理部（ディジタル画像信号圧縮装置） １４ シンクブロック合成記録変調部（記録手段） １５ 記録アンプ（記録手段） １６ 記録ヘッド（記録手段） ４２ａ ＤＣＴ演算部（直交変換手段） ４３ａ 丸め処理部（丸め手段） ４４ａ ＡＣクラス分け部（初期スケーリング手段） ４５ａ 初期スケーリング部（初期スケーリング手段） ４６ データ量計算・ＱＮｏ．決定部（量子化手段） ４７ 量子化部（量子化手段） ４８ 可変長符号化部（可変長符号化手段）12 Compression processing unit (digital image signal compression device) 14 Sync block synthesis recording modulation unit (recording means) 15 Recording amplifier (recording means) 16 Recording head (recording means) 42a DCT calculation unit (orthogonal transformation means) 43a Rounding processing unit ( Rounding means) 44a AC classification unit ( initial scaling means) 45a Initial scaling unit (initial scaling means) 46 Data amount calculation / QNo. Determination unit (quantum catheter stage) 47 quantizer (quantizing means) 48 variable-length coding section (variable length coding means)
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/24 - 7/68 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04N 7/ 24-7/68
Claims (3)
ディジタル画像信号と、ｍ（ｍはｍ＜ｎなる２以上の整
数）ビットのディジタル画像信号の下位にｒ（ｒは１以
上の整数）ビットのダミービットを付加してｎビットと
した第２のディジタル画像信号とを選択的に圧縮符号化
するディジタル画像信号圧縮装置であり、 前記第１又は第２の ディジタル画像信号に対して所定画
素ブロックを単位として直交変換演算を行い、直流成分
を表すＤＣ係数データ及び交流成分を表す複数のＡＣ係
数データを出力する直交変換手段と、該直交変換手段から出力されるＤＣ係数データ及び複数
のＡＣ係数データを各々所定のビット数に丸める丸め手
段と、 該丸め手段から出力される複数のＡＣ係数データに係る
データの値に応じて、前記丸められた複数のＡＣ係数デ
ータからそれぞれｆ（ｆは１以上の整数） ビットを取り
出す初期スケーリング手段と、該初期スケーリング手段にて取り出した複数の ｆビット
のＡＣ係数データの量子化を行う量子化手段と、 該量子化手段の出力データ及び前記丸め手段から出力さ
れる丸められたＤＣ係数データにおける所定ビットを可
変長符号化する可変長符号化手段とを備え、 前記丸め手段は、前記第１のディジタル画像信号の圧縮
時には、前記複数のＡＣ係数をそれぞれｑ（ｑはｑ＞ｆ
＋ｒなる整数）ビットに丸めて出力する一方、前記第２
のディジタル画像信号の圧縮時には、前記複数のＡＣ係
数データをそれぞれ（ｑ−ｒ）ビットに丸めて出力し、 前記初期スケーリング手段は、前記第１のディジタル画
像信号の圧縮時には、前記ｑビットの複数のＡＣ係数デ
ータに係るデータの最大絶対値が第１の閾値以上であれ
ば、前記ｑビットの複数のＡＣ係数データにおける最上
位ビット及び該最上位ビットに続く第１の下位ビットを
取り出すことにより前記ｆビットを生成する一方、前記
第１の閾値に満たなければ、前記ｑビットの複数のＡＣ
係数データにおける最上位ビット及び前記第１の下位ビ
ットより下位の第２の下位ビットを取り出すことにより
前記ｆビットを生成し、 前記第２のディジタル画像信号の圧縮時には、前記（ｑ
−ｒ）ビットの複数のＡＣ係数データに係るデータの最
大絶対値が第１の閾値より小なる第２の閾値以上であれ
ば、前記（ｑ−ｒ）ビットの複数のＡＣ係数データにお
ける最上位ビット及び該最上位ビットに続く第３の下位
ビットを取り出すことにより前記ｆビットを生成する一
方、前記第２の閾値に満たなければ、前記（ｑ−ｒ）ビ
ットの複数のＡＣ係数データにおける最上位ビット及び
前記第３の下位ビットより下位の第４の下位ビットを取
り出すことにより前記ｆビットを生成するように したこ
とを特徴とするディジタル画像信号圧縮装置。1. A first n (where n is an integer of 3 or more) bits first
A digital image signal and m (m is an integer of 2 or more such that m <n)
R (r is 1 or less)
The above integer) dummy bits of n bits to add n bits
Compression encoding selectively with the second digital image signal
A digital image signal compression apparatus for performing an orthogonal transformation operation on the first or second digital image signal in units of a predetermined pixel block, and obtaining DC coefficient data representing a DC component and a plurality of AC coefficients representing an AC component. Orthogonal transform means for outputting data, DC coefficient data output from the orthogonal transform means,
For rounding each AC coefficient data to a predetermined number of bits
And a plurality of AC coefficient data output from the rounding means.
According to the value of the data, the plurality of rounded AC coefficient data
Initial scaling means for extracting f (f is an integer of 1 or more) bits from each of the data, quantization means for quantizing a plurality of f-bit AC coefficient data extracted by the initial scaling means, Means output data and output from said rounding means.
Variable-length coding means for performing variable-length coding on predetermined bits of the rounded DC coefficient data , wherein the rounding means compresses the first digital image signal.
Sometimes, each of the plurality of AC coefficients is q (q is q> f
+ R integer) bits and output the result.
When compressing the digital image signal of
Each of the numerical data is rounded to (qr) bits and output, and the initial scaling means outputs the first digital image.
When compressing the image signal, the plurality of q-bit AC coefficient data
If the maximum absolute value of the data related to the data is greater than or equal to the first threshold
For example, in the q-bit plurality of AC coefficient data,
The most significant bit and the first least significant bit following the most significant bit
While extracting the f bits,
If the first threshold is not met, the plurality of q-bit AC
The most significant bit in the coefficient data and the first lower bit
By taking out the second least significant bit below the
The f bits are generated, and when the second digital image signal is compressed, the (q
-R) the maximum of the data relating to the plurality of bits of AC coefficient data;
If the large absolute value is greater than or equal to a second threshold smaller than the first threshold
For example, the (qr) bits of the plurality of AC coefficient data
The most significant bit and the third least significant bit following the most significant bit
Generating the f bits by extracting the bits
On the other hand, if the second threshold value is not satisfied, the (qr)
The most significant bit in the plurality of AC coefficient data
Take a fourth lower bit lower than the third lower bit
A digital image signal compressing device for generating the f bits by extracting the f bits .
ディジタル画像信号と、ｍ（ｍはｍ＜ｎなる２以上の整
数）ビットのディジタル画像信号の下位にｒ（ｒは１以
上の整数）ビットのダミービットを付加してｎビットと
した第２のディジタル画像信号とを選択的に圧縮符号化
するディジタル画像信号圧縮装置であり、 前記第１又は第２のディジタル画像信号に対して所定画
素ブロックを単位として直交変換演算を行い、直流成分
を表すＤＣ係数データ及び交流成分を表す複数のＡＣ係
数データを出力する直交変換手段と、 該直交変換手段から出力されるＤＣ係数データ及び複数
のＡＣ係数データを各々所定のビット数に丸める丸め手
段と、 該丸め手段から出力される複数のＡＣ係数データに係る
データの値に応じて、前記丸められた複数のＡＣ係数デ
ータからそれぞれｆ（ｆは１以上の整数）ビットを取り
出す初期スケーリング手段と、 該初期スケーリング手段にて取り出した複数のｆビット
のＡＣ係数データの量子化を行う量子化手段と、 該量子化手段の出力データ及び前記丸め手段から出力さ
れる丸められたＤＣ係数データにおける所定ビットを可
変長符号化する可変長符号化手段とを備え、 前記丸め手段は、前記第１のディジタル画像信号の圧縮
時には、前記ＤＣ係数データをｐ（ｐはｐ≧ｆ＋ｒなる
整数）ビットに丸めると共に前記複数のＡＣ係数データ
をそれぞれｑ（ｑはｑ＞ｆ＋ｒなる整数）ビットに丸め
て出力する一方、前記第２のディジタル画像信号の圧縮
時には、前記ＤＣ係数データを（ｐ−ｔ ）（ｔは１以上
の整数）ビットに丸めると共に前記複数のＡＣ係数デー
タをそれぞれ（ｑ−ｒ）ビットに丸めて出力し、 前記可変長符号化手段は、前記第１のディジタル画像信
号の圧縮時には、前記丸め手段からのｐビットのＤＣ係
数データにおける上位（ｐ−ｔ）ビットのみを可変長符
号化する一方、前記第２のディジタル画像信号の圧縮時
には、前記丸め手段からの（ｐ−ｔ）ビットのＤＣ係数
データを可変長符号化し、 前記第１のディジタル画像信号の圧縮時には、前記可変
長符号化手段の出力と、前記丸め手段からのｐビットの
ＤＣ係数データにおける下位ｔビットとによりディジタ
ル圧縮信号を構成し、前記第２のディジタル画像信号の
圧縮時には、前記可変長符号化手段の出力によりディジ
タル圧縮信号を構成するようにしたことを特徴とする デ
ィジタル画像信号圧縮装置。2. The first of n (n is an integer of 3 or more) bits
A digital image signal and m (m is an integer of 2 or more such that m <n)
R (r is 1 or less)
The above integer) dummy bits of n bits to add n bits
Compression encoding selectively with the second digital image signal
A digital image signal compression device for compressing a predetermined image with respect to the first or second digital image signal.
Performs an orthogonal transformation operation on a block-by-block basis to calculate the DC component.
Coefficient data representing AC components and a plurality of AC components representing AC components
Orthogonal transform means for outputting numerical data; DC coefficient data output from the orthogonal transform means;
For rounding each AC coefficient data to a predetermined number of bits
And a plurality of AC coefficient data output from the rounding means.
According to the value of the data, the plurality of rounded AC coefficient data
F (where f is an integer of 1 or more) bits from
Initial scaling means for outputting, and a plurality of f bits extracted by the initial scaling means
Quantizing means for quantizing the AC coefficient data, and output data of the quantizing means and the output from the rounding means.
Allows certain bits in the rounded DC coefficient data to be
Variable length encoding means for performing variable length encoding, wherein the rounding means compresses the first digital image signal.
Sometimes, the DC coefficient data is p (p is p ≧ f + r)
Integer) rounded to bits and the plurality of AC coefficient data
To q (q is an integer such that q> f + r) bits
While compressing the second digital image signal.
Sometimes, the DC coefficient data is expressed as (pt ) (t is 1 or more).
Of the plurality of AC coefficient data
The variable length coding means outputs the first digital image signal after rounding the data to (qr) bits.
When compressing a signal, the p-bit DC
Only upper (pt) bits in numerical data are variable length
While compressing the second digital image signal.
The DC coefficient of (pt) bits from the rounding means
When the data is variable-length coded and the first digital image signal is compressed, the variable
The output of the long encoding means and the p bits from the rounding means.
Digitization by lower t bits in DC coefficient data
A second compressed digital signal,
At the time of compression, digitization is performed by the output of the variable-length encoding means.
A digital image signal compression device characterized in that a digital compression signal is constituted .
ディジタル画像信号と、ｍ（ｍはｍ＜ｎなる２以上の整
数）ビットのディジタル画像信号の下位にｒ（ｒは１以
上の整数）ビットのダミービットを付加してｎビットと
した第２のディジタル画像信号とを選択的に記録するデ
ィジタル画像信号記録装置であり、 前記第１又は第２のディジタル画像信号に対して所定画
素ブロックを単位として直交変換演算を行い、直流成分
を表すＤＣ係数データ及び交流成分を表す複数のＡＣ係
数データを出力する直交変換手段と、 該直交変換手段から出力されるＤＣ係数データ及び複数
のＡＣ係数データを各々所定のビット数に丸める丸め手
段と、 該丸め手段から出力される複数のＡＣ係数データに係る
データの値に応じて、前記丸められた複数のＡＣ係数デ
ータからそれぞれｆ（ｆは１以上の整数）ビットを取り
出す初期スケーリング手段と、 該初期スケーリング手段にて取り出した複数のｆビット
のＡＣ係数データの量子化を行う量子化手段と、 該量子化手段の出力データ及び前記丸め手段から出力さ
れる丸められたＤＣ係数データにおける所定ビットを可
変長符号化する可変長符号化手段と、 該可変長符号化手段にて可変長符号化されたデータによ
りシンクブロックを構成し、該シンクブロックを記録媒
体に記録する記録手段とを備え、 前記丸め手段は、前記第１のディジタル画像信号の記録
時には、前記ＤＣ係数データをｐ（ｐはｐ≧ｆ＋ｒなる
整数）ビットに丸めると共に前記複数のＡＣ係数データ
をそれぞれｑ（ｑはｑ＞ｆ＋ｒなる整数）ビットに丸め
て出力する一方、前記第２のディジタル画像信号の記録
時には、前記ＤＣ係数データを（ｐ−ｔ）（ｔは１以上
の整数）ビットに丸めると共に前記複数のＡＣ係数デー
タをそれぞれ（ｑ−ｒ）ビットに丸めて出力し、 前記可変長符号化手段は、前記第１のディジタル画像信
号の記録時には、前記丸め手段からのｐビットのＤＣ係
数データにおける上位（ｐ−ｔ）ビットのみを可変長符
号化する一方、前記第２のディジタル画像信号の記録時
には、前記丸め手段からの（ｐ−ｔ）ビットのＤＣ係数
データを可変長符号化し、 前記記録手段は、前記第１のディジタル画像信号の記録
時には、前記丸め手段からのｐビットのＤＣ係数データ
における下位ｔビットを前記シンクブロックに挿入して
前記記録媒体に記録するように したことを特徴とするデ
ィジタル画像信号記録装置。3. The first of n (n is an integer of 3 or more) bits
A digital image signal and m (m is an integer of 2 or more such that m <n)
R (r is 1 or less)
The above integer) dummy bits of n bits to add n bits
Predetermined image against the a digital image signal recording apparatus for selectively recording the second digital image signal, the first or the second digital image signal
Performs an orthogonal transformation operation on a block-by-block basis to calculate the DC component.
Coefficient data representing AC components and a plurality of AC components representing AC components
Orthogonal transform means for outputting numerical data; DC coefficient data output from the orthogonal transform means;
For rounding each AC coefficient data to a predetermined number of bits
And a plurality of AC coefficient data output from the rounding means.
According to the value of the data, the plurality of rounded AC coefficient data
F (where f is an integer of 1 or more) bits from
Initial scaling means for outputting, and a plurality of f bits extracted by the initial scaling means
Quantizing means for quantizing the AC coefficient data, and output data of the quantizing means and the output from the rounding means.
Allows certain bits in the rounded DC coefficient data to be
Variable length coding means for performing variable length coding, and data which is variable length coded by the variable length coding means.
A sync block, and use the sync block as a recording medium.
Recording means for recording on the body, wherein the rounding means records the first digital image signal.
Sometimes, the DC coefficient data is p (p is p ≧ f + r)
Integer) rounded to bits and the plurality of AC coefficient data
To q (q is an integer such that q> f + r) bits
While recording the second digital image signal.
Sometimes, the DC coefficient data is expressed as (pt) (where t is 1 or more).
Of the plurality of AC coefficient data
The variable length coding means outputs the first digital image signal after rounding the data to (qr) bits.
When recording a signal, the p-bit DC
Only upper (pt) bits in numerical data are variable length
While recording the second digital image signal.
The DC coefficient of (pt) bits from the rounding means
The data is variable-length coded, and the recording means records the first digital image signal.
Sometimes, p-bit DC coefficient data from the rounding means
Into the sync block
A digital image signal recording device characterized by recording on the recording medium .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18752597A JP3346229B2 (en) | 1997-06-27 | 1997-06-27 | Digital image signal compression device and digital image signal recording device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18752597A JP3346229B2 (en) | 1997-06-27 | 1997-06-27 | Digital image signal compression device and digital image signal recording device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1127673A JPH1127673A (en) | 1999-01-29 |
| JP3346229B2 true JP3346229B2 (en) | 2002-11-18 |
Family
ID=16207616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18752597A Expired - Fee Related JP3346229B2 (en) | 1997-06-27 | 1997-06-27 | Digital image signal compression device and digital image signal recording device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3346229B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007116551A1 (en) | 2006-03-30 | 2007-10-18 | Kabushiki Kaisha Toshiba | Image coding apparatus and image coding method, and image decoding apparatus and image decoding method |
| WO2007114368A1 (en) * | 2006-03-30 | 2007-10-11 | Kabushiki Kaisha Toshiba | Image coding apparatus and method, and image decoding apparatus and method |
-
1997
- 1997-06-27 JP JP18752597A patent/JP3346229B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1127673A (en) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404168A (en) | Method and apparatus for encoding an image signal using a multi-stage quantizing number determiner | |
| US7411526B2 (en) | Variable length coding method and variable length decoding method | |
| JP3428033B2 (en) | Digital VTR | |
| EP0517256A2 (en) | High efficiency data compressed image encoding | |
| JP3097665B2 (en) | Time-lapse recorder with anomaly detection function | |
| KR100538607B1 (en) | Encoding method, encoder and recording medium, and decoding method, decoder and recording medium | |
| US5680266A (en) | Bit-stream allocating and restoring method for digital VCR and data compressing/decompressing apparatus using the same | |
| JP3141629B2 (en) | Video signal recording and playback device | |
| JP3346229B2 (en) | Digital image signal compression device and digital image signal recording device | |
| JP3250260B2 (en) | Image data recording device and image data reproducing device | |
| JP3248640B2 (en) | Video recording device and video recording method | |
| JP3208601B2 (en) | High efficiency coding device | |
| JP3166969B2 (en) | Digital image signal recording device | |
| JP3125471B2 (en) | Framer for digital video signal recorder | |
| JPH10145812A (en) | Digital image signal recording device | |
| JP3143970B2 (en) | Image coding device | |
| JP3139242B2 (en) | Video signal processing device | |
| JP2669278B2 (en) | Video signal processing device | |
| JP3849305B2 (en) | Image signal reproducing apparatus and method | |
| JPH06302103A (en) | Digital information recording device and digital information reproducing device | |
| JPH05167973A (en) | Still picture file system | |
| JPH07146927A (en) | Image file device | |
| JPH0686259A (en) | Transmitter for block conversion encoded data | |
| JP3178512B2 (en) | Digital image signal recording device and recording / reproducing device | |
| JP2987895B2 (en) | Digital image signal recording / reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |