JPH11274681A - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法

Info

Publication number
JPH11274681A
JPH11274681A JP7814898A JP7814898A JPH11274681A JP H11274681 A JPH11274681 A JP H11274681A JP 7814898 A JP7814898 A JP 7814898A JP 7814898 A JP7814898 A JP 7814898A JP H11274681 A JPH11274681 A JP H11274681A
Authority
JP
Japan
Prior art keywords
adsorption layer
electronic device
substrate
ink
solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7814898A
Other languages
English (en)
Inventor
Satoru Miyashita
悟 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7814898A priority Critical patent/JPH11274681A/ja
Publication of JPH11274681A publication Critical patent/JPH11274681A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 印刷法によっても基板の目的とする位置に均
質に素子パターンを形成する。 【解決手段】 基板12上に無機酸化物の多孔質体から
なる吸着層13を形成する。電極や絶縁膜の形成材料を
溶媒中に分散させたインクをこの吸着層上に吐出する
と、インクの溶媒がこの吸着層13中に拡散する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】 この出願に係わる発明は電
子デバイスに係わり、特に、電子デバイスを構成する電
極、絶縁膜などの素子パターンが基板に印刷法によって
形成された電子デバイスに関するものである。本発明は
さらに、この電位デバイスの製造方法に関するものであ
る。
【0002】
【従来の技術】基板上に電子デバイスの素子パターンを
形成する方法としては、スパッタ、蒸着等の真空プロセ
スで、全面に導電体膜、絶縁膜、半導体膜、誘電体膜等
を形成した後、フォトリソグラフィ技術で素子形状にパ
ターニングするのが一般的である。フォトリソグラフィ
技術とは、パターニングしたい薄膜上に感光性レジスト
を塗布し、フォトマスクを介して露光、現像した後、露
出した薄膜部分をドライエッチングあるいはウエットエ
ッチングする方法である。通常その後に、レジストを剥
離し、さらなる材料を成膜してからフォトリソグラフィ
工程が繰り返される。
【0003】最近では、フォトリソグラフィを用いずに
インクジェットプリンタヘッドを応用して、直接インク
化した材料をパターニングする方法が試みられている。
【0004】この技術に関連する従来例として、例え
ば、特開昭8−327816号に、多数のフィルタエレ
メントを仕切るための多数の枠が形成された光透過性の
基板上の、各枠内に所定の色に着色されたインクを吐出
することにより各フィルタを製造するためのカラーフィ
ルタの製造方法が提案されている。
【0005】この方法は、レジストが不要であり、材料
を効率良く素子化できるという利点がある。インクを所
望の位置に納めるため、基板上に枠を設けたり、インク
中の染料を定着させるためのゼラチンやアクリルの吸着
層を設ける方法が検討されている。インクを吐出した
後、インクを均一に拡散させ、インク中の溶媒や溶剤を
除去させてパターニングされた薄膜が得られる。
【0006】
【発明が解決しようとする課題】インクジェットヘッド
を用いた既述の従来例は、インクが基板上に広がってし
まい。微細なパターンを形成することができない。すな
わち、インクを基板上に所望の位置に均質に形成できな
い。また、多数のフィルタエレメントを仕切る多数の枠
を作成する技術では、この枠を作るためのフォトエッチ
ング工程を新たに必要とする。また、異なる材料のイン
クを異なるパターンで印刷しようとしても、枠を用いる
技術では対応できない。
【0007】一方、ゼラチン等の溶媒層を作成し、イン
クを拡散、定着させる方法では、電子デバイスの素子構
造に不可欠な薄膜の積層ができず、インク材料が混ざり
合うという問題が発生する。また、電子デバイスに必要
な半導体や絶縁膜は、成膜後に加熱などの後処理を施す
のが一般的である。インクの定着に適したゼラチンやア
クリル等の有機多孔質膜は、耐熱性が低く、薄膜の機能
化が不十分になるという問題がある。
【0008】そこで、本発明の主目的は、電子デバイス
一般に適用可能な印刷技術を提供することを目的とする
ものである。本発明の他の目的は、この技術によって製
造される電子デバイスを提供することである。本発明の
他の目的は、微細なパターンが形成されたこの電子デバ
イスを提供することである。さらに他の目的は、加熱処
理を可能とするこの電子デバイスを提供することであ
る。さらに他の目的は、この電子デバイスの製造方法を
提供することである。
【0009】
【課題を解決するための手段】本発明は、電子デバイス
の素子パターンを形成するための材料を含むインクの溶
媒に対して吸着能を有する吸着層を、基板上に形成した
ことを特徴とするものである。本発明によれば、インク
中の溶媒が吸着層中に吸着、浸透、或いは吸収されるた
めに、インクが広がることなくインク中の溶質成分であ
る素子パターン材料が吸着層上に積層する。
【0010】
【発明の実施の形態】前記吸着層の好適な形態は無機多
孔質体である。無機多孔質体としては、無機酸化物微粒
子を基板上に堆積させたものが好適に使用される。例え
ば、酸化物微粒子を水やアルコールなどの極性溶媒に分
散させ、これを基板全面に塗工するか、或いは所望のパ
ターン状に塗布することもできる。前者はコーター等を
用いて行われ、後者はスクリーン印刷や、インクジェッ
トヘッドを用いたインクジェット法や、或いはインク温
度を上昇させて生じた気泡に因る圧力増強でインク液を
吐出させる噴射法(バブルジェット法)により実施でき
る。
【0011】この基板を加温下に置くと、酸化物微粒子
を含む溶液から溶媒が蒸散され基板上に多孔質の無機酸
化物層が定着される。本発明において使用可能な酸化物
としては、例えば、SiO、Al、TiO
ZrOの金属酸化物から成る群の少なくとも一つが好
適なものである。
【0012】その酸化物からなる多孔質の径は、インク
中の溶質(電極や絶縁膜の構成材料)の粒径より小さい
ことが好ましい。こうすることによりインク中の溶質が
無機多孔質内に入り込まず、これが酸化物膜の上に堆積
して機能性の膜である電極や絶縁膜等の素子パターンを
形成できることになる。このような孔径としては、1ミ
クロン以下、好ましくは0.1ミクロン以下、0.00
1ミクロン以上である。孔径が0.001ミクロンを下
回ると、インク中の溶媒が酸化物膜に拡散・浸透・或い
は吸着される上で十分でないからである。 酸化物微粒
子として、粒径が10ミクロン以下であることが好まし
い。基板上に緻密な酸化物製堆積膜を形成するためであ
る。また、酸化物微粒子の堆積膜としては、10ミクロ
ン乃至100ミクロンが好ましいが、特に限定されな
い。この酸化物膜は低誘電率の絶縁膜として機能する。
【0013】吸着層を無機酸化物層からなる膜から形成
することにより、既述のように樹脂からこれを形成した
場合に比較して、耐熱性が向上する。本発明の電子デバ
イスでは、基板を耐熱性基板とすることにより、熱アニ
ール、レーザーアニールにも耐えられる、摂氏300度
以上、さらには摂氏500度以上の耐熱性が得られる。
したがって、TFT(薄膜トランジスタ)、TFD(薄
膜ダイオード)、RAM、その他基板上にコイルとコン
デンサを形成した電波応答シート、その他各種の電気回
路を印刷法によって基板上に形成できる。要するに、既
述のインクを基板上に直描することによって形成される
電気回路、電磁気回路、電気素子であれば特に限定され
ない。なお、吸着層が多孔質であることから、インク中
の溶媒が吸着層内に十分浸透することが可能となる。
【0014】前記インクとしては、溶媒に電極構成材等
の溶質の微粒子又はミセルが分散しているものが使用さ
れる。既述のように、溶質の粒径は吸着層の粒径よりも
大きいことが好ましい。溶媒としては、例えば、水、グ
リセリン、ジエチルグリコール、エタノールの混合物が
利用され、水は95重量%以下、グリセリンは20重量%
以下、ジエチレングリコール20重量%以下、エタノー
ルとして10重量%が使用される。溶質は、インク溶液
中に0.01〜10重量%含有される。
【0015】インクがインクジェット法を用いて基板に
吐出される場合、インク粘度として、1〜20、好まし
くは2〜4cpsが選択され、表面エネルギーとして、
20〜70、好ましくは、30〜60mN/mが選択
される。インクの溶質には、電子デバイスにおける電極
や絶縁膜などの素子パターンを作成する上で必要なS
i、Ni、Au、Ag,ITO、SiO2等の微粒子が
含まれる。このインクにはさらに必要に応じて、この溶
質成分と吸着してこれを水和するためのアクリル系の分
散樹脂、又は両方に親和性を持つカップリング剤が添加
される。
【0016】基板上に前記酸化物の層を形成した後、物
理的に溶媒が完全に除去されるような温度条件、例えば
摂氏150度以上の温度でこの酸化物の層を乾燥する。
さらに必要に応じて摂氏300度以上の温度でアニール
を行う。この工程を経ることによって、酸化物の層は多
孔質化するとともに、脱水による強固な水素結合や粒界
が焼結する等して基板上に定着する。既述のインクを基
板上に印刷するには、インクジェットプリンタ、又はバ
ブルジェットプリンタによって既述のインクを基板上に
直接吐出する方式の他、ディスペンサー装置やボールペ
ン装置によってインクを基板上に塗工する方式に依る。
【0017】基板としては、ガラス基板、高融点樹脂基
板、シリコン等の半導体、或いは金属製のフィルムがあ
る。 続いて本発明の実施形態を詳しく説明する。図1
は、本発明の一実施形態に係わる薄膜トランジスタ(T
FT)10の断面図を示すものである。図2はこの平面
図である。図1は図2のI−I断面に相当する。このT
FTは液層デバイスの画素電極のスイッチング素子とし
て描かれている。
【0018】以下、このTFTの構成について説明す
る。ガラス等の耐熱性基板12の上に、酸化物多孔質か
らなる吸着層(二酸化珪素)13が形成されている。こ
の吸着層上にゲート電極としてのニッケル電極14が積
層されている。
【0019】さらに、このニッケル電極14の上にゲー
ト酸化膜としての二酸化シリコン膜16が積層されてい
る。さらに、この上にチャネル領域となるシリコン膜1
8が積層されている。このシリコン膜の左右には、シリ
コン膜18のソース領域と密着するソース電極としての
ニッケル膜20とシリコン膜のドレイン領域と密着する
ドレイン電極としてのニッケル膜22が積層されてい
る。このドレイン電極には、画素電極となるITO膜2
4が積層されている。
【0020】図2において、20Aはゲート電極14と
ソース電極20の間に設けられた相関絶縁膜である。ま
た、16Aはインクジェットプリンタを用いて形成され
た、絶縁膜16の1ドット分に相当するものである。こ
れらのドットが集合されて絶縁膜16のパターンが形成
される。このことは絶縁膜以外の電極のパターン形成で
も同じである。 次に、このTFTの製造工程を図3に
基づいて説明する。図3はTFTの製造工程の各段階を
断面図によって示したものである。なお、図3において
図1の基板12の図示を省略している。 先ず、図3
(1)に示すように、二酸化珪素からなる吸着層13を
基板上に形成するために、二酸化珪素を極性溶媒に分散
させた溶液を調製して、基板全面上に塗布した。次い
で、これを摂氏150度以上の温度条件で乾燥させて基
板上に吸着層13として二酸化珪素を定着させた。この
時、吸着膜の膜厚を50ミクロンとした。
【0021】次いで、ゲート電極14を形成するため
に、ニッケルを含むインク溶液をインクジェット法によ
り、図2のゲート電極14のパターンを形成するように
吸着層13上に吐出した。この時、インク中の溶媒は、
符号30に示すように吸着層13中に吸着され、吸着層
13上にはインク中のニッケルが残存した。この過程に
おいて、溶媒30は吸着層13中に速やかに拡散するた
めに、図2に示すようなゲート電極14のパターンが正
確に基板上に描画される。この後、加圧条件下摂氏15
0度で基板を加熱して溶媒30を吸着層から蒸散させる
と、ニッケルが多孔質化しながら、吸着層上に定着す
る。このときニッケル膜の膜厚は0.2ミクロンになっ
た。この結果、インクのパターンが拡がらず、インク中
の溶質が微細なパターンとなって吸着層13上に堆積さ
れる。
【0022】次いで、(2)に示すように、ゲート絶縁
膜となる二酸化シリコン16を含有する溶液をインクジ
ェット法でゲート電極14上に直描する。この際、ゲー
ト電極14としてのニッケル層と吸着層13にそれぞれ
インクの溶媒が浸透し、この工程の後実施される摂氏1
50度の乾燥、及び摂氏500度のアニールによってこ
の溶媒は蒸散され、ゲート絶縁膜16のパターンがゲー
ト電極14と吸着層13の上に多孔質化して定着する。
このアニールは、例えば、レーザーなどが用いられる。
ニッケル層14に浸透した溶媒は、ニッケル層を越えて
吸着層13に拡散するので、ニッケル層14上にインク
ジェット法によって直描されたパターンを崩すことな
く、ゲート絶縁膜16のパターンが形成される。
【0023】次いで、(3)に示されるように、TFT
のチャネル領域18となるSi含有のインクをインクジ
ェット法によってゲート絶縁膜16上に直描する。この
後、摂氏150度で乾燥させ、さらに、レーザーアニー
ルを実行することで、多結晶化させ、移動度の高い半導
体膜を得る。シリコンを含むインクの溶媒は、ゲート絶
縁膜16、ゲート電極14を介して吸着層13に向けて
徐々に浸透するので、シリコンのパターンは型くずれす
ることなく、ゲート絶縁膜16上に定着する。次の
(4)工程では、インクジェット法を用いて、ITO膜
24を吸着膜13上に直接描画(印刷)すると、インク
中の溶媒30は吸着層13中に浸透して吸着層13上に
はITO膜24のパターンが図2に示すようにそのまま
形成される。この後、摂氏150度で乾燥し、摂氏40
0度でアニールすると、吸着膜13上にITO膜が定着
される。
【0024】次の工程(5)では、ソース領域とドレイ
ン領域に、ニッケルを含むインクをインクジェット法に
よってシリコン膜18、吸着層13、ITO膜24上に
直描する。この時、インク中の溶媒は最終的には吸着層
13まで吸収される。次いで、この溶媒は摂氏150度
下で基板を乾燥させることにより、蒸散される。この
後、必要に応じて、二酸化シリコンやポリイミド等の保
護膜を積層させることによって図1及び図2に示すTF
Tが完成される。なお、図3に示す製造工程において、
インク溶液に対する溶媒としては、水80重量パーセン
ト、グリセリン10重量パーセント、ジエチレングリコ
ール20重量パーセント、エタノール10重量パーセン
トを使用した。
【0025】次に、本発明に係わる他の実施形態につい
て説明する。図4は、図3と同様な方法によって製造さ
れたTFD(薄膜ダイオード)の断面を示す図である。
この薄膜素子は、吸着層上に電極金属、次いで半導体、
電極金属及びITO24をインクジェット法を用いて順
次積層して形成する。この時、インク中の溶媒は、吸着
層13中に浸透するために、ほぼインクジェット法によ
る直描されたパターンのまま各層が基板上に定着され
る。
【0026】また、MIM(Metal insulator metal)
構造も図3に説明したと同様な方法によって製造でき
る。
【0027】図5は、さらに他の実施形態に係わるFe
RAMの断面図を示すものである。図5中左側にはTF
Tが形成され、その右側には図4と同様にM(Pt)−Ferr
oelectric(PZT)−M(Pt)の構造が形成されてい
る。これら各素子のパターンも図3と同様にインクジェ
ット法を用いて形成できる、インク中の溶媒は、吸着層
13に速やかに拡散されるために、インク中の電極材等
の溶質は目的の位置に均質に定着・積層される。ここで
はPZTを強誘電体結晶にするために、摂氏700度の
ランプアニールを行った。
【0028】図6は本発明のさらに他の形態を示すもの
である。図6は、基板上に形成された電波応答シートの
平面図である。この電波応答シートはRFタグとして非
接触で読み可能な情報媒体であり、コイルとコンデンサ
からなる共振回路を有している。
【0029】図6において、この電波応答シート29と
して、本発明の製造方法によって製造されたRFタグが
示されている。電波応答シート29はRFタグ30Aと
基板31を備える。RFタグ30Aは、タグ形成物とし
ての基板31の上に、略渦巻き状のコイル32と、この
コイル32の渦巻き中心部に一体に形成した略矩形状の
コンデンサ33とを備える。コンデンサ33は、コイル
32の渦巻き中心部位に積層した誘電体33aおよび誘
電体33bとから成る。このRFタグ30は、既述のイ
ンクジェット法により製造される。
【0030】これらのコイル及びコンデンサも基板上に
形成された吸着層上にインクジェット法によってパター
ニングすることにより、コイル及びコンデンサの正確な
パターンを基板上に形成することができる。この結果、
共振周波数を正しくRFタグに設定することが可能とな
る。
【0031】なお、本発明が適用される電子デバイスと
しては説明されたものに限られない、本発明は、電子デ
バイスの集合からなる電気回路に適用されることは勿論
である。
【0032】
【発明の効果】以上説明したように本発明は、基板上に
インク溶媒に対する吸着層を設けるようにしたため、広
く電子デバイスに適用可能な印刷法を提供することがで
き、その結果、印刷法によっても素子のパターンが基板
上に正確に形成された電子デバイスを提供することがで
きる。このパターンは基板上の目的とする位置に均質に
形成される。また、コンピュータなどで設計したデータ
を利用して直接パターニングすることができ、フォトマ
スク等が不要なため、設計変更が容易で小量生産にも対
応できる。
【0033】また、吸着層を無機多孔質体から構成する
ことにより、耐熱性が向上し、その結果、熱アニールや
レーザーアニールがこの吸着層を備えた基板に対して適
用できる。したがって、多種の電子デバイスを印刷法に
よって製造することが可能となる。
【図面の簡単な説明】
【図1】本発明が適用されるTFT素子の断面図であ
り、図2のI−I断面に相当する。
【図2】このTFT素子の平面図である。
【図3】TFT素子の製造工程を示す模式図である。
【図4】本発明が適用される他の実施形態に係わる、薄
膜素子ダイオードの断面図である。
【図5】さらに他の実施形態に係わるFeRAMであ
る。
【図6】さらに他の実施形態に係わる電波応答シートの
平面図である。
【符号の説明】
10 TFT、12 基板、13 吸着層、14 ゲー
ト電極、16ゲート絶縁膜、18 シリコン電極膜、2
0 ソース電極、22 ドレイン電極、24ITO膜、
30 インクの溶媒

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 基板上に素子のパターンが印刷法によっ
    て形成されてなる電子デバイスであって、前記素子パタ
    ーンを形成するための材料を含むインクの溶媒に対して
    吸着能を有する吸着層が前記基板上に形成されてなり、
    かつ、この吸着層中に前記溶媒が吸着されることにより
    前記材料がこの吸着層上に素子パターンとして積層され
    てなること特徴とする電子デバイス。
  2. 【請求項2】 前記吸着層が主として無機多孔質体から
    なる請求項1記載の電子デバイス。
  3. 【請求項3】 前記吸着層の耐熱温度が、摂氏300度
    以上である請求項1又は2記載の電子デバイス。
  4. 【請求項4】 前記無機多孔質体は無機酸化物から形成
    されてなる請求項2記載の電子デバイス。
  5. 【請求項5】 前記多孔質体の孔径が、前記インク中に
    含まれる前記材料成分の粒径よりも小さく形成されてい
    る請求項2又は4記載の電子デバイス。
  6. 【請求項6】 前記多孔質体の孔径が、0.001ミク
    ロン以上1ミクロン以下である請求項2記載の電子デバ
    イス。
  7. 【請求項7】 前記無機酸化物が、SiO、Al
    、TiO、ZrOからなる群から選ばれる少なく
    とも一つである請求項2記載の電子デバイス。
  8. 【請求項8】 前記無機酸化物の粒径が、10ミクロン
    以下である請求項4記載の電子デバイス。
  9. 【請求項9】 前記素子パターンが電極膜のパターンと
    絶縁膜のパターンを含む請求項1記載の電子デバイス。
  10. 【請求項10】 基板上に素子のパターンを印刷法によ
    って形成する電子デバイスの製造方法であって、前記素
    子パターンを形成するための材料を含むインクの溶媒に
    対する吸着能を有する吸着層を前記基板上に形成する工
    程と、このインクを前記吸着層上に印刷する工程と、こ
    の吸着層中に前記溶媒を吸着させて前記材料をこの吸着
    層上に素子パターンとして積層させる工程とを備えるこ
    とを特徴とする電子デバイスの製造方法。
  11. 【請求項11】 前記吸着層を主として無機多孔質体か
    ら構成する請求項10記載の方法。
  12. 【請求項12】 前記印刷法はインクジェットプリンタ
    を用いるインクジェット法である請求項10記載の方
    法。
  13. 【請求項13】 前記吸着層をインクジェットプリンタ
    を用いるインクジェット法によって前記基板上に形成す
    る請求項10又は11記載の方法。
  14. 【請求項14】 無機酸化物を溶媒中に分散させた溶液
    をインクジェット法によって前記基板上に印刷すること
    により、請求項11記載の無機多孔質体を形成する請求
    項10記載の方法。
  15. 【請求項15】 基板上に電子デバイスの素子パターン
    形成材料を含むインクの溶媒に対する吸着層を形成した
    後、この基板上にこのインクを塗布する、電子デバイス
    における素子パターン印刷方法。
JP7814898A 1998-03-25 1998-03-25 電子デバイス及びその製造方法 Withdrawn JPH11274681A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7814898A JPH11274681A (ja) 1998-03-25 1998-03-25 電子デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7814898A JPH11274681A (ja) 1998-03-25 1998-03-25 電子デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11274681A true JPH11274681A (ja) 1999-10-08

Family

ID=13653828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7814898A Withdrawn JPH11274681A (ja) 1998-03-25 1998-03-25 電子デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11274681A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290008A (ja) * 2001-03-27 2002-10-04 Toppan Forms Co Ltd 導電回路の形成方法
JP2002290009A (ja) * 2001-03-27 2002-10-04 Toppan Forms Co Ltd 導電回路の形成装置
WO2003091795A1 (en) * 2002-04-26 2003-11-06 Koninklijke Philips Electronics N.V. Active matrix display device
WO2004030072A1 (ja) * 2002-09-25 2004-04-08 Konica Minolta Holdings, Inc. 電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法
JP2004349583A (ja) * 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
JP2005159324A (ja) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd 配線基板、半導体装置、それらの作製方法
US7285305B2 (en) 2002-04-16 2007-10-23 Seiko Epson Corporation Multilayered wiring board, method of producing multilayered wiring board, electronic device and electronic apparatus
US7356921B2 (en) 2002-04-15 2008-04-15 Seiko Epson Corporation Method for forming a conductive layer pattern
JP2009076880A (ja) * 2007-08-24 2009-04-09 Seiko Instruments Inc 多層回路基板、その製造方法、およびそれを備えるモータ
JP2011108736A (ja) * 2009-11-13 2011-06-02 Seiko Epson Corp 半導体装置用基板及びその製造方法、半導体装置並びに電子機器
US8263983B2 (en) 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
JP2018161894A (ja) * 2018-06-13 2018-10-18 大日本印刷株式会社 構造体

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290009A (ja) * 2001-03-27 2002-10-04 Toppan Forms Co Ltd 導電回路の形成装置
JP2002290008A (ja) * 2001-03-27 2002-10-04 Toppan Forms Co Ltd 導電回路の形成方法
US7356921B2 (en) 2002-04-15 2008-04-15 Seiko Epson Corporation Method for forming a conductive layer pattern
US7285305B2 (en) 2002-04-16 2007-10-23 Seiko Epson Corporation Multilayered wiring board, method of producing multilayered wiring board, electronic device and electronic apparatus
WO2003091795A1 (en) * 2002-04-26 2003-11-06 Koninklijke Philips Electronics N.V. Active matrix display device
WO2004030072A1 (ja) * 2002-09-25 2004-04-08 Konica Minolta Holdings, Inc. 電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法
US7910469B2 (en) 2002-09-25 2011-03-22 Konica Minolta Holdings, Inc. Electrical circuit, thin film transistor, method for manufacturing electric circuit and method for manufacturing thin film transistor
JP2004349583A (ja) * 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
JP2005159324A (ja) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd 配線基板、半導体装置、それらの作製方法
US8263983B2 (en) 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
US9237657B2 (en) 2003-10-28 2016-01-12 Semiconductor Energy Laboratory Co. Ltd. Wiring substrate, semiconductor device, and method for manufacturing thereof
JP2009076880A (ja) * 2007-08-24 2009-04-09 Seiko Instruments Inc 多層回路基板、その製造方法、およびそれを備えるモータ
JP2011108736A (ja) * 2009-11-13 2011-06-02 Seiko Epson Corp 半導体装置用基板及びその製造方法、半導体装置並びに電子機器
JP2018161894A (ja) * 2018-06-13 2018-10-18 大日本印刷株式会社 構造体

Similar Documents

Publication Publication Date Title
JP4042497B2 (ja) 導電膜パターンの形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体
JPH11274681A (ja) 電子デバイス及びその製造方法
US7547567B2 (en) Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus
KR100726273B1 (ko) 박막트랜지스터, 전기 광학 장치, 및 전자 기기
KR101282534B1 (ko) 적층 구조체, 전자 소자, 및 표시 장치
CA2260947A1 (en) Electronically addressable microencapsulated ink and display thereof
JP6287121B2 (ja) 電気−機械変換膜の製造方法、電気−機械変換素子、液体吐出ヘッド、インクジェット記録装置
JP4222390B2 (ja) パターンの形成方法、及び液晶表示装置の製造方法
TWI309874B (en) Method for manufacturing thin film transistor, electro-optical device, and electronic apparatus
EP2533103B1 (en) Method of manufacturing interconnection member and electronic device, interconnection member, multilayered interconnections, electronic device, electronic device array and display device using the method
DE4024743C2 (de) Verwendung eines Siliciumsubstrats mit Schichtbereichen aus porösem, oxidierten Silicium für einen Thermokopf und Verfahren zur Herstellung dieses Siliciumsubstrats
KR100652214B1 (ko) 액정표시장치의 제조방법
JP2006156426A (ja) 導電性パターンの形成方法
WO2017170715A1 (ja) 印刷方法
US20060178013A1 (en) Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus
KR100993551B1 (ko) 유기 트랜지스터 및 액티브 매트릭스 표시 장치
JP4337744B2 (ja) 膜パターンの形成方法、アクティブマトリクス基板の製造方法
JP4458075B2 (ja) 層形成方法、アクティブマトリクス基板の製造方法、および多層配線基板の製造方法
JP5109446B2 (ja) パターン形成方法および電子素子の製造方法
JP2009038337A (ja) 有機薄膜トランジスタ及びその製造方法
JP3966306B2 (ja) パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP3942732B2 (ja) インク、カラーフィルタ、カラー表示装置およびこれらの製造方法
JP2007088001A (ja) 薄膜トランジスタ及びそれを用いた画像表示装置並びに薄膜トランジスタの製造方法
JP2010170041A (ja) 多層配線構造体、その製造方法、および表示装置
JP2006142147A (ja) 液滴吐出装置の整備方法、液滴吐出装置、電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607