JPH11273790A - コネクタケーブル及びその識別方法 - Google Patents
コネクタケーブル及びその識別方法Info
- Publication number
- JPH11273790A JPH11273790A JP7579198A JP7579198A JPH11273790A JP H11273790 A JPH11273790 A JP H11273790A JP 7579198 A JP7579198 A JP 7579198A JP 7579198 A JP7579198 A JP 7579198A JP H11273790 A JPH11273790 A JP H11273790A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- cable
- time constant
- control line
- constant circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
(57)【要約】
【課題】 誤接続防止のためのケーブル識別数を増加
し、多種のケーブル使用が可能で汎用性が高く、生産性
が高く、コストの削減ができるコネクタケーブル及びそ
の識別方法の提供にある。 【解決手段】 コンピュータと周辺機器を接続するシリ
アルケーブル１の両端にコネクタ２、３を結線する。シ
リアルケーブル１内の信号線１１のうちの少なくとも１
本を制御線１２とし、周辺機器側コネクタ３内において
制御線１２とＧＮＤ間に時定数回路４を内蔵させる。時
定数回路４の時定数は各コルクタケーブル毎に異なるも
のを設ける。各コネクタケーブルの識別は、時定数回路
４を設けた制御線と他の１対の制御線１２を用い、コネ
クタ３側で１対の制御線を短絡し、本体側コネクタ２か
ら制御線１２にデータを加え、時定数回路４を経て折り
返された伝送信号の位相変化の遅延時間を計測して判別
する。
し、多種のケーブル使用が可能で汎用性が高く、生産性
が高く、コストの削減ができるコネクタケーブル及びそ
の識別方法の提供にある。 【解決手段】 コンピュータと周辺機器を接続するシリ
アルケーブル１の両端にコネクタ２、３を結線する。シ
リアルケーブル１内の信号線１１のうちの少なくとも１
本を制御線１２とし、周辺機器側コネクタ３内において
制御線１２とＧＮＤ間に時定数回路４を内蔵させる。時
定数回路４の時定数は各コルクタケーブル毎に異なるも
のを設ける。各コネクタケーブルの識別は、時定数回路
４を設けた制御線と他の１対の制御線１２を用い、コネ
クタ３側で１対の制御線を短絡し、本体側コネクタ２か
ら制御線１２にデータを加え、時定数回路４を経て折り
返された伝送信号の位相変化の遅延時間を計測して判別
する。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータ（マ
イコン搭載機器）と周辺機器間のシリアル通信（通称Ｒ
Ｓ−２３２Ｃ、ＲＳ−４２２、ＲＳ−４２３等と呼ばれ
る）の接続等で使用するコネクタケーブル及びその識別
方法に関するものである。
イコン搭載機器）と周辺機器間のシリアル通信（通称Ｒ
Ｓ−２３２Ｃ、ＲＳ−４２２、ＲＳ−４２３等と呼ばれ
る）の接続等で使用するコネクタケーブル及びその識別
方法に関するものである。
【０００２】
【従来の技術】従来、複数の信号線を有するケーブルの
両端にコネクタを結線したコネクタケーブルにおいて
は、誤接続防止の手法としてコネクタ（オス）のピンを
抜き、接続される受け側コネクタ（メス）の同じ位置に
あるピン穴を塞ぐような構造として、物理的にコネクタ
の挿入を不可能とし誤接続を防止していた。この場合の
問題点として、ピンが合わないコネクタを力任せに挿入
した場合、コネクタもしくは本体の破損といった問題を
生じるばかりか、そのまま使用した場合、周辺機器の破
損になる恐れもある。また、専用のコネクタを改造する
ため、別な用途のケーブルの利用が不可能となり、汎用
性がなくなる。識別数として、ＲＳ−２３２Ｃケーブル
の空きピンとして利用出来るピン数が、識別の能力とな
るため限界数が低くなる。近年、空きピンの無いコネク
タが主流となりつつあり、従来方式では対応不可能とな
っている。また、旧型の２５ピンのコネクタを使用した
場合、製造過程においてピンを抜く作業が、その部分に
アセンブリ品（一体品）を使用しているため改造するこ
とが手間どる。
両端にコネクタを結線したコネクタケーブルにおいて
は、誤接続防止の手法としてコネクタ（オス）のピンを
抜き、接続される受け側コネクタ（メス）の同じ位置に
あるピン穴を塞ぐような構造として、物理的にコネクタ
の挿入を不可能とし誤接続を防止していた。この場合の
問題点として、ピンが合わないコネクタを力任せに挿入
した場合、コネクタもしくは本体の破損といった問題を
生じるばかりか、そのまま使用した場合、周辺機器の破
損になる恐れもある。また、専用のコネクタを改造する
ため、別な用途のケーブルの利用が不可能となり、汎用
性がなくなる。識別数として、ＲＳ−２３２Ｃケーブル
の空きピンとして利用出来るピン数が、識別の能力とな
るため限界数が低くなる。近年、空きピンの無いコネク
タが主流となりつつあり、従来方式では対応不可能とな
っている。また、旧型の２５ピンのコネクタを使用した
場合、製造過程においてピンを抜く作業が、その部分に
アセンブリ品（一体品）を使用しているため改造するこ
とが手間どる。
【０００３】またケーブルの識別手法として、携帯電話
等で使用されている抵抗のみによる電圧計測の識別は、
計測する際に、Ａ／Ｄコンバータを使用し電圧を計測す
るため本体側が高価なものとなる。
等で使用されている抵抗のみによる電圧計測の識別は、
計測する際に、Ａ／Ｄコンバータを使用し電圧を計測す
るため本体側が高価なものとなる。
【０００４】
【発明が解決しようとする課題】このように従来のコネ
クタケーブルでは、誤接続防止が困難であり、本体の破
損、周辺機器の破損の恐れがあり、アセンブリ品の使用
には改造に手間どり汎用性がなくなるといった問題があ
った。またケーブルの識別手法として電圧計測の方法で
は、Ａ／Ｄコンバータを使用するため高価になるといっ
た欠点があった。本発明の目的は、従来技術の問題点で
ある誤接続防止の手法が頭打ちとなっている現状に鑑み
新たな手法を見出し、また、従来の問題点、欠点である
汎用性、生産性を解決し、かつ従来品以上の性能となる
もので、他への応用に至ってはコストの消滅、省電力化
することができるコネクタケーブル及びその識別方法を
提供することにある。
クタケーブルでは、誤接続防止が困難であり、本体の破
損、周辺機器の破損の恐れがあり、アセンブリ品の使用
には改造に手間どり汎用性がなくなるといった問題があ
った。またケーブルの識別手法として電圧計測の方法で
は、Ａ／Ｄコンバータを使用するため高価になるといっ
た欠点があった。本発明の目的は、従来技術の問題点で
ある誤接続防止の手法が頭打ちとなっている現状に鑑み
新たな手法を見出し、また、従来の問題点、欠点である
汎用性、生産性を解決し、かつ従来品以上の性能となる
もので、他への応用に至ってはコストの消滅、省電力化
することができるコネクタケーブル及びその識別方法を
提供することにある。
【０００５】
【課題を解決するための手段】上記の目的は、コネクタ
ケーブルにおいて、片側のコネクタ内に、信号線の少な
くとも１本を制御線とし、該制御線とＧＮＤ間に時定数
回路を内蔵させてなることによって達成される。
ケーブルにおいて、片側のコネクタ内に、信号線の少な
くとも１本を制御線とし、該制御線とＧＮＤ間に時定数
回路を内蔵させてなることによって達成される。
【０００６】また上記の目的は、コネクタケーブルの識
別方法において、片側のコネクタ内に、信号線の少なく
とも１本を制御線とし、該制御線とＧＮＤ間に時定数回
路を内蔵させてなり、該時定数回路を内蔵させた片側コ
ネクタにおいて上記制御線と他との１対を短絡し、他端
のコネクタから上記１対の制御線間にデータを加えたと
きの折り返しデータの遅延時間を計測する手法によって
達成される。
別方法において、片側のコネクタ内に、信号線の少なく
とも１本を制御線とし、該制御線とＧＮＤ間に時定数回
路を内蔵させてなり、該時定数回路を内蔵させた片側コ
ネクタにおいて上記制御線と他との１対を短絡し、他端
のコネクタから上記１対の制御線間にデータを加えたと
きの折り返しデータの遅延時間を計測する手法によって
達成される。
【０００７】上記の手段によれば、コネクタケーブルの
片側のコネクタ内に時定数回路を内蔵させたものである
から、この時定数回路の特性を各ケーブルの種類に対応
して異ならせておくことにより、コネクタケーブルの識
別が容易にできる。時定数回路の時定数は可変手段を片
側コネクタの外に設けておくことにより、この可変手段
によりケーブルに対応した時定数に容易に調整できる。
片側のコネクタ内に時定数回路を内蔵させたものである
から、この時定数回路の特性を各ケーブルの種類に対応
して異ならせておくことにより、コネクタケーブルの識
別が容易にできる。時定数回路の時定数は可変手段を片
側コネクタの外に設けておくことにより、この可変手段
によりケーブルに対応した時定数に容易に調整できる。
【０００８】またコネクタケーブルの識別は、時定数回
路を内蔵させた片側コネクタにおいて１対の制御線を短
絡し、他端のコネクタから１対の制御線にデータを送信
し、時定数回路を経て折り返してくる信号を受信してそ
の遅延時間を計測する。ケーブルの種類に応じて時定数
回路の遅延時間を少しづつ異ならせておくことにより多
種類のケーブルを容易に判別することができる。
路を内蔵させた片側コネクタにおいて１対の制御線を短
絡し、他端のコネクタから１対の制御線にデータを送信
し、時定数回路を経て折り返してくる信号を受信してそ
の遅延時間を計測する。ケーブルの種類に応じて時定数
回路の遅延時間を少しづつ異ならせておくことにより多
種類のケーブルを容易に判別することができる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
により説明する。
により説明する。
【００１０】図１は、本発明の一実施形態の構成図で、
コンピュータ（マイコン搭載機器）と周辺機器間を接続
するシリアルケーブル１の両端にコネクタ２、３を結線
する。コネクタ２はコンピュータ本体側コネクタで、図
４に示すようにコネクタ（メス）２１とコネクタ（オ
ス）２２で構成され、コネクタ３は周辺機器側コネクタ
で、コネクタ（オス）３１とコネクタ（メス）３２で構
成される。シリアルケーブル１内には多数の信号線１１
が走っており、コンピュータから周辺機器へ、また逆に
周辺機器からコンピュータへとデータが流れる。信号線
のうちの少なくとも１本を制御線１２とし、この制御線
１２の接続された周辺機器側コネクタ内に時定数回路
（遅延回路）４を内蔵させる。
コンピュータ（マイコン搭載機器）と周辺機器間を接続
するシリアルケーブル１の両端にコネクタ２、３を結線
する。コネクタ２はコンピュータ本体側コネクタで、図
４に示すようにコネクタ（メス）２１とコネクタ（オ
ス）２２で構成され、コネクタ３は周辺機器側コネクタ
で、コネクタ（オス）３１とコネクタ（メス）３２で構
成される。シリアルケーブル１内には多数の信号線１１
が走っており、コンピュータから周辺機器へ、また逆に
周辺機器からコンピュータへとデータが流れる。信号線
のうちの少なくとも１本を制御線１２とし、この制御線
１２の接続された周辺機器側コネクタ内に時定数回路
（遅延回路）４を内蔵させる。
【００１１】時定数回路４の詳細は図２に示すように、
抵抗Ｒ及びコンデンサＣにより構成され、抵抗Ｒを制御
線１２に直列に挿入し、コンデンサＣを制御線１２とＧ
ＮＤ（接地）間に接続する。ＧＮＤには制御線の１線を
利用し（図４）、コネクタ２又は３の１ピンをＧＮＤに
接続する。時定数回路４の時定数τは数１で表わされ、
時間（ｔ）と出力が図３に示す曲線で変化する。
抵抗Ｒ及びコンデンサＣにより構成され、抵抗Ｒを制御
線１２に直列に挿入し、コンデンサＣを制御線１２とＧ
ＮＤ（接地）間に接続する。ＧＮＤには制御線の１線を
利用し（図４）、コネクタ２又は３の１ピンをＧＮＤに
接続する。時定数回路４の時定数τは数１で表わされ、
時間（ｔ）と出力が図３に示す曲線で変化する。
【００１２】
【数１】
【００１３】時定数回路４の時定数τを変えるには、抵
抗Ｒ又はコンデンサＣを変えればよく、時定数の異なる
多数の時定数回路を構成することができる。また可変抵
抗、バリコンを用いることにより時定数の可変調整が容
易である。これにより各コネクタケーブルに対応した特
性の時定数回路４を内蔵しておくことによって各ケーブ
ルの識別が容易に可能となる。
抗Ｒ又はコンデンサＣを変えればよく、時定数の異なる
多数の時定数回路を構成することができる。また可変抵
抗、バリコンを用いることにより時定数の可変調整が容
易である。これにより各コネクタケーブルに対応した特
性の時定数回路４を内蔵しておくことによって各ケーブ
ルの識別が容易に可能となる。
【００１４】図５は、１対の制御線１２にデータを加
え、時定数回路４を経て折り返された信号の位相変化の
遅延時間を計測するタイミングチャートを示す。図４に
示すように時定数回路４を内蔵させた周辺機器側コネク
タ３において、１対の制御線１２間を接続線３３をコネ
クタ１Ｎすることで短絡する。この状態で本体側コネク
タ２から制御線１２に信号データを加える。するとデー
タはコネクタ２、３間の制御線１２を矢印のように流
れ、周辺機器側コネクタ３で折り返して伝送する。伝送
途中時定数回路４で遅延し、本体側コネクタ２で伝送し
てくるデータを測定する。測定は制御線１２にデータを
加えてから反転データの位相変化を検出するまでの遅延
時間を計測する。この遅延時間は内蔵された時定数回路
４の時定数τに比例して定まり、したがってコネクタケ
ーブル１に内蔵させた時定数回路４の遅延時間を計測す
ることによって各コネクタケーブルの判別をすることが
できる。図示のように計測した遅延時間がｔ1のときケ
ーブル、遅延時間ｔ2のときケーブル、遅延時間ｔ3
のときケーブル、遅延時間ｔ4のときケーブルと判
別でき、このように遅延時間の異なる多数の時定数回路
４の利用により多数のケーブル数を判別可能となる。
え、時定数回路４を経て折り返された信号の位相変化の
遅延時間を計測するタイミングチャートを示す。図４に
示すように時定数回路４を内蔵させた周辺機器側コネク
タ３において、１対の制御線１２間を接続線３３をコネ
クタ１Ｎすることで短絡する。この状態で本体側コネク
タ２から制御線１２に信号データを加える。するとデー
タはコネクタ２、３間の制御線１２を矢印のように流
れ、周辺機器側コネクタ３で折り返して伝送する。伝送
途中時定数回路４で遅延し、本体側コネクタ２で伝送し
てくるデータを測定する。測定は制御線１２にデータを
加えてから反転データの位相変化を検出するまでの遅延
時間を計測する。この遅延時間は内蔵された時定数回路
４の時定数τに比例して定まり、したがってコネクタケ
ーブル１に内蔵させた時定数回路４の遅延時間を計測す
ることによって各コネクタケーブルの判別をすることが
できる。図示のように計測した遅延時間がｔ1のときケ
ーブル、遅延時間ｔ2のときケーブル、遅延時間ｔ3
のときケーブル、遅延時間ｔ4のときケーブルと判
別でき、このように遅延時間の異なる多数の時定数回路
４の利用により多数のケーブル数を判別可能となる。
【００１５】図６は、本発明の他の実施形態で、周辺機
器側コネクタ３に内蔵した時定数回路４による遅延時間
を可変するためのスイッチ（ディップＳＷ）５をコネク
タ３の外側に設けたものである。時定数回路４を構成す
る抵抗Ｒに可変抵抗を組み込むか、コンデンサＣにバリ
コンを組み込み、これを外部のディップスイッチ５で可
変制御する。この場合、各コネクタケーブルに内蔵する
時定数回路４は同一のものを組み込んでおき、それを外
部ディップスイッチ５で調整し遅延時間を変えることに
よって各コネクタケーブルに対応した遅延時間に調整す
る。これにより調整した遅延時間を計測することによっ
て各コネクタケーブルの判別が可能となる。
器側コネクタ３に内蔵した時定数回路４による遅延時間
を可変するためのスイッチ（ディップＳＷ）５をコネク
タ３の外側に設けたものである。時定数回路４を構成す
る抵抗Ｒに可変抵抗を組み込むか、コンデンサＣにバリ
コンを組み込み、これを外部のディップスイッチ５で可
変制御する。この場合、各コネクタケーブルに内蔵する
時定数回路４は同一のものを組み込んでおき、それを外
部ディップスイッチ５で調整し遅延時間を変えることに
よって各コネクタケーブルに対応した遅延時間に調整す
る。これにより調整した遅延時間を計測することによっ
て各コネクタケーブルの判別が可能となる。
【００１６】図７は、本発明の応用実施形態を示すもの
で、ＰＣ（パソコン）１台に対してシリアルケーブル
（ＲＳ−２３２Ｃ）で接続するものが複数存在する場
合、ＰＣに搭載される複数のシリアルポート接続ＣＨと
相手となる周辺機器とが正しく接続されているかを判断
するのに応用することが可能である。また、その場合の
効果として相手となる周辺機器は一切の改造が不可能な
場合も適用可能である。図において、ＰＣのシリアルポ
ートＣＨ−１には相手Ａ、ＣＨ−２には相手Ｂ、ＣＨ−
３には相手Ｃが接続されなくてはならない場合に、遅延
時間の計測によってケーブルの誤接続を検出し、システ
ムが正常に動作されるよう正しく接続するために用いら
れる。
で、ＰＣ（パソコン）１台に対してシリアルケーブル
（ＲＳ−２３２Ｃ）で接続するものが複数存在する場
合、ＰＣに搭載される複数のシリアルポート接続ＣＨと
相手となる周辺機器とが正しく接続されているかを判断
するのに応用することが可能である。また、その場合の
効果として相手となる周辺機器は一切の改造が不可能な
場合も適用可能である。図において、ＰＣのシリアルポ
ートＣＨ−１には相手Ａ、ＣＨ−２には相手Ｂ、ＣＨ−
３には相手Ｃが接続されなくてはならない場合に、遅延
時間の計測によってケーブルの誤接続を検出し、システ
ムが正常に動作されるよう正しく接続するために用いら
れる。
【００１７】また、本発明は、ＲＳ−２３２Ｃ方式以外
のＲＳ−４２２、ＲＳ−４２３、ＴＴＬレベルのシリア
ル送信、その他の通信回線への利用が可能である。
のＲＳ−４２２、ＲＳ−４２３、ＴＴＬレベルのシリア
ル送信、その他の通信回線への利用が可能である。
【００１８】
【発明の効果】以上のように本発明によれば、ケーブル
識別数は殆んど無限となり、多種のケーブル使用が可能
で汎用性が高い。また汎用部品のため大量生産が可能で
生産性が高い。また種別の違うケーブルが同一品で得ら
れ生産性が高い。また本体側にＡ／Ｄコンバータが不要
で生産コストが下る、といった効果がある。
識別数は殆んど無限となり、多種のケーブル使用が可能
で汎用性が高い。また汎用部品のため大量生産が可能で
生産性が高い。また種別の違うケーブルが同一品で得ら
れ生産性が高い。また本体側にＡ／Ｄコンバータが不要
で生産コストが下る、といった効果がある。
【図１】本発明の一実施形態の構成図。
【図２】時定数回路の構成図。
【図３】時定数回路の特性図。
【図４】図１の内部詳細図。
【図５】本発明の一実施形態を説明するタイミングチャ
ート。
ート。
【図６】本発明の他の実施形態の構成図。
【図７】本発明の応用実施形態を説明する説明図。
１…シリアルケーブル、２…本体側コネクタ、３…周辺
機器側コネクタ、４…時定数回路、５…ディップスイッ
チ、１１…データ線、１２…制御線、２１、３２…コネ
クタ（メス）、２２、３１…コネクタ（オス）、３３…
接続線。
機器側コネクタ、４…時定数回路、５…ディップスイッ
チ、１１…データ線、１２…制御線、２１、３２…コネ
クタ（メス）、２２、３１…コネクタ（オス）、３３…
接続線。
Claims (3)
- 【請求項１】 複数の信号線を有するケーブルの両端に
コネクタを結線したコネクタケーブルにおいて、片側の
コネクタ内に、信号線の少なくとも１本を制御線とし、
該制御線とＧＮＤ間に時定数回路を内蔵させてなること
を特徴とするコネクタケーブル。 - 【請求項２】 請求項１記載のコネクタケーブルにおい
て、上記時定数回路の時定数可変手段を上記片側コネク
タの外部に設けたことを特徴とするコネクタケーブル。 - 【請求項３】 複数の信号線を有するケーブルの両端に
コネクタを結線したコネクタケーブルの識別方法におい
て、片側のコネクタ内に、信号線の少なくとも１本を制
御線とし、該制御線とＧＮＤ間に時定数回路を内蔵させ
てなり、該時定数回路を内蔵させた片側コネクタにおい
て上記制御線と他との１対を短絡し、他端のコネクタか
ら上記１対の制御線間にデータを加えたときの折り返し
データの遅延時間を計測することを特徴とするコネクタ
ケーブル識別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7579198A JPH11273790A (ja) | 1998-03-24 | 1998-03-24 | コネクタケーブル及びその識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7579198A JPH11273790A (ja) | 1998-03-24 | 1998-03-24 | コネクタケーブル及びその識別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11273790A true JPH11273790A (ja) | 1999-10-08 |
Family
ID=13586401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7579198A Pending JPH11273790A (ja) | 1998-03-24 | 1998-03-24 | コネクタケーブル及びその識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11273790A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014139A (ja) * | 2000-06-30 | 2002-01-18 | Toyo Commun Equip Co Ltd | パッケージ判定方式 |
| JP2002149293A (ja) * | 2000-11-07 | 2002-05-24 | Sony Corp | データ入出力装置及びデータ入出力方法 |
| JP2007195619A (ja) * | 2006-01-24 | 2007-08-09 | Maruhon Ind Co Ltd | 遊技機管理システム及び該遊技機管理システムに用いられる遊技機 |
| CN100449516C (zh) * | 2006-04-03 | 2009-01-07 | 广达电脑股份有限公司 | ***装置检测***及其方法 |
| JP2013242873A (ja) * | 2010-06-30 | 2013-12-05 | Apple Inc | ケーブル内の配電 |
| US9385478B2 (en) | 2010-06-30 | 2016-07-05 | Apple Inc. | High-speed connector inserts and cables |
| US10372650B2 (en) | 2011-02-23 | 2019-08-06 | Apple Inc. | Cross-over and bypass configurations for high-speed data transmission |
-
1998
- 1998-03-24 JP JP7579198A patent/JPH11273790A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014139A (ja) * | 2000-06-30 | 2002-01-18 | Toyo Commun Equip Co Ltd | パッケージ判定方式 |
| JP2002149293A (ja) * | 2000-11-07 | 2002-05-24 | Sony Corp | データ入出力装置及びデータ入出力方法 |
| JP2007195619A (ja) * | 2006-01-24 | 2007-08-09 | Maruhon Ind Co Ltd | 遊技機管理システム及び該遊技機管理システムに用いられる遊技機 |
| CN100449516C (zh) * | 2006-04-03 | 2009-01-07 | 广达电脑股份有限公司 | ***装置检测***及其方法 |
| JP2013242873A (ja) * | 2010-06-30 | 2013-12-05 | Apple Inc | ケーブル内の配電 |
| US9274579B2 (en) | 2010-06-30 | 2016-03-01 | Apple Inc. | Circuitry for active cable |
| US9385478B2 (en) | 2010-06-30 | 2016-07-05 | Apple Inc. | High-speed connector inserts and cables |
| US9494989B2 (en) | 2010-06-30 | 2016-11-15 | Apple Inc. | Power distribution inside cable |
| US10372650B2 (en) | 2011-02-23 | 2019-08-06 | Apple Inc. | Cross-over and bypass configurations for high-speed data transmission |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7544089B2 (en) | Adapter for USB and audio interface | |
| CA2266029A1 (en) | Low power serial protocol translator for use in multi-circuit board electronic systems | |
| JPH11273790A (ja) | コネクタケーブル及びその識別方法 | |
| CN1252917C (zh) | 阻抗校准设备和方法、以及包括阻抗校准设备的*** | |
| CN115904835A (zh) | 一种线缆检测方法及服务器 | |
| CN106155969B (zh) | 数据传输***及其传输方法 | |
| US20110252277A1 (en) | Electronic device with debugging and software updating function | |
| US7573353B2 (en) | Circuit topology for multiple loads | |
| US7746195B2 (en) | Circuit topology for multiple loads | |
| CN107209224A (zh) | 一种检测btb扣合可靠性的方法、终端及检测装置 | |
| CN210400834U (zh) | 一种机械部件旋转检测的装置 | |
| CN113608938A (zh) | 一种i2c总线调试装置、***及方法 | |
| CN112286744A (zh) | 一种中央处理器物理信号电气特性测试装置、***及方法 | |
| JPH11212672A (ja) | 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法 | |
| KR20040033683A (ko) | Ｐｃｂ | |
| CN206353307U (zh) | 用于调试外设的移动终端 | |
| US6892334B2 (en) | Method for determining deskew margins in parallel interface receivers | |
| CN105337128A (zh) | 接口转接线以及标准模块 | |
| CN209017053U (zh) | 一种通信模块测试的装置 | |
| TWI771109B (zh) | 兼容資料傳輸與通訊的網路介面及其控制方法 | |
| US20040175965A1 (en) | Integrated device electronics connector | |
| CN116627872B (zh) | 一种在fpga片内实现mipi接口的方法及电子设备 | |
| CN216792884U (zh) | 拼接式拓展总线信号采集设备 | |
| CN219018837U (zh) | 光电口自动识别装置及以太网设备 | |
| CN113742146B (zh) | 一种测试治具和测试装置 |