JPH11272490A - 診断制御システム - Google Patents
診断制御システムInfo
- Publication number
- JPH11272490A JPH11272490A JP10072915A JP7291598A JPH11272490A JP H11272490 A JPH11272490 A JP H11272490A JP 10072915 A JP10072915 A JP 10072915A JP 7291598 A JP7291598 A JP 7291598A JP H11272490 A JPH11272490 A JP H11272490A
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- level
- diagnosis
- unit
- diagnosed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 従来の入出力装置の診断制御システムは、個
々の診断ルーチンの内容、処理時間をすべて把握して選
択する必要があり、機能が違う複数の入力装置には、簡
単かつ柔軟に対応することができないという問題があっ
た。 【解決手段】 診断レベルの異なる複数の診断プログラ
ムをそれぞれ有する複数の入出力制御装置12と、診断
レベルを設定して入出力制御装置12の複数の診断プロ
グラムから一つを選択するスイッチ11fと、入出力制
御装置12毎に対応づけられ、選択された診断プログラ
ムを起動する起動レジスタを有するCPU基本部11を
備え、CPU基本部11はスイッチ11fによって設定
された診断レベルを起動レジスタに書き込むことによっ
て選択された診断プログラムを起動するものである。
々の診断ルーチンの内容、処理時間をすべて把握して選
択する必要があり、機能が違う複数の入力装置には、簡
単かつ柔軟に対応することができないという問題があっ
た。 【解決手段】 診断レベルの異なる複数の診断プログラ
ムをそれぞれ有する複数の入出力制御装置12と、診断
レベルを設定して入出力制御装置12の複数の診断プロ
グラムから一つを選択するスイッチ11fと、入出力制
御装置12毎に対応づけられ、選択された診断プログラ
ムを起動する起動レジスタを有するCPU基本部11を
備え、CPU基本部11はスイッチ11fによって設定
された診断レベルを起動レジスタに書き込むことによっ
て選択された診断プログラムを起動するものである。
Description
【0001】
【発明の属する技術分野】この発明は、情報処理装置等
のハードウェアの診断制御システムに関するものであ
る。
のハードウェアの診断制御システムに関するものであ
る。
【0002】
【従来の技術】図5は、例えば特公昭62−21148
号公報に示された、従来の入出力装置のハードウェアの
診断制御システムを示す構成図である。図において、1
は固定記憶部で、自己診断ルーチンa〜hが格納されて
いる。2はマイクロ命令読み出しアドレス部で、自己診
断ルーチンの一つを指定する。3はマイクロ命令実行部
で、自己診断ルーチンが実行される。4は診断ルーチン
指定レジスタで、自己診断ルーチンa〜hに対応したビ
ットa′〜h′を有する。5は診断ルーチン認識レジス
タで、自己診断ルーチンa〜hに対応したビットa″〜
h″を有している。6は飛先アドレス格納レジスタ、7
は比較回路、9は診断結果格納レジスタである。
号公報に示された、従来の入出力装置のハードウェアの
診断制御システムを示す構成図である。図において、1
は固定記憶部で、自己診断ルーチンa〜hが格納されて
いる。2はマイクロ命令読み出しアドレス部で、自己診
断ルーチンの一つを指定する。3はマイクロ命令実行部
で、自己診断ルーチンが実行される。4は診断ルーチン
指定レジスタで、自己診断ルーチンa〜hに対応したビ
ットa′〜h′を有する。5は診断ルーチン認識レジス
タで、自己診断ルーチンa〜hに対応したビットa″〜
h″を有している。6は飛先アドレス格納レジスタ、7
は比較回路、9は診断結果格納レジスタである。
【0003】次に動作について、自己診断ルーチンbの
み実行された場合を例にして説明する。図示しない上位
装置から診断ルーチン指定レジスタ4の自己診断ルーチ
ンbに対応するビット位置b′のみが論理1となるデー
タを格納し、次いで診断起動信号Dをマイクロ命令読み
出しアドレス部2に設定することで、読み出しアドレス
が固定記憶部1の先頭アドレスに設定され、自己診断動
作が起動される。次いで、自己診断ルーチンaのマイク
ロ命令が読み出されマイクロ命令実行部3で実行され
る。このマイクロ命令は診断ルーチン認識レジスタ5の
ルーチンaに対応したビットa″に論理1に格納すると
ともに、飛先アドレス格納レジスタ6に次の自己診断ル
ーチンbの開始アドレスを格納する。比較回路7で診断
ルーチン指定レジスタ4の内容と診断ルーチン認識レジ
スタ5の論理積がとられ結果が論理0と判定されること
で、飛先アドレス格納レジスタ6に格納されている自己
診断ルーチンbの先頭アドレスが、マイクロ命令読み出
しアドレス部2に格納され、自己診断ルーチンaは実行
されない。
み実行された場合を例にして説明する。図示しない上位
装置から診断ルーチン指定レジスタ4の自己診断ルーチ
ンbに対応するビット位置b′のみが論理1となるデー
タを格納し、次いで診断起動信号Dをマイクロ命令読み
出しアドレス部2に設定することで、読み出しアドレス
が固定記憶部1の先頭アドレスに設定され、自己診断動
作が起動される。次いで、自己診断ルーチンaのマイク
ロ命令が読み出されマイクロ命令実行部3で実行され
る。このマイクロ命令は診断ルーチン認識レジスタ5の
ルーチンaに対応したビットa″に論理1に格納すると
ともに、飛先アドレス格納レジスタ6に次の自己診断ル
ーチンbの開始アドレスを格納する。比較回路7で診断
ルーチン指定レジスタ4の内容と診断ルーチン認識レジ
スタ5の論理積がとられ結果が論理0と判定されること
で、飛先アドレス格納レジスタ6に格納されている自己
診断ルーチンbの先頭アドレスが、マイクロ命令読み出
しアドレス部2に格納され、自己診断ルーチンaは実行
されない。
【0004】次いで自己診断ルーチンbのマイクロ命令
が読み出され、マイクロ命令実行部3で実行され、同様
の処理が行われるが、今度は論理積の結果が論理1とな
るため、アドレスの入替えは行われず、自己診断ルーチ
ンbが順次実行される。診断実行後、自己診断ルーチン
bの実行結果が診断結果格納レジスタ9に格納され、上
位装置に報告される。
が読み出され、マイクロ命令実行部3で実行され、同様
の処理が行われるが、今度は論理積の結果が論理1とな
るため、アドレスの入替えは行われず、自己診断ルーチ
ンbが順次実行される。診断実行後、自己診断ルーチン
bの実行結果が診断結果格納レジスタ9に格納され、上
位装置に報告される。
【0005】
【発明が解決しようとする課題】従来の入出力装置の診
断制御システムは、以上のように構成されており、個々
の診断ルーチンの内容、処理時間をすべて把握して選択
する必要があり、機能が違う複数の入力装置が対象とな
ると非常に煩わしく、簡単かつ柔軟に対応することがで
きないという問題があった。
断制御システムは、以上のように構成されており、個々
の診断ルーチンの内容、処理時間をすべて把握して選択
する必要があり、機能が違う複数の入力装置が対象とな
ると非常に煩わしく、簡単かつ柔軟に対応することがで
きないという問題があった。
【0006】この発明は、上記のような課題を解決する
ためになされたもので、通常使用時の高速初期診断や生
産・定期点検・故障修理時の詳細診断の要求など用途に
応じて柔軟に対応できる診断制御システムを提供するこ
とを目的とする。
ためになされたもので、通常使用時の高速初期診断や生
産・定期点検・故障修理時の詳細診断の要求など用途に
応じて柔軟に対応できる診断制御システムを提供するこ
とを目的とする。
【0007】
【課題を解決するための手段】この発明に係わる診断制
御システムにおいては、診断レベルの異なる複数の診断
プログラムをそれぞれ有する複数の被診断装置と、診断
レベルを設定して被診断装置の複数の診断プログラムか
ら一つを選択する診断レベル設定部及び被診断装置に対
応して記憶エリアが設けられた記憶部を有する制御装置
を備え、制御装置は診断レベル設定部によって設定され
た診断レベルを記憶部の対応する記憶エリアに書き込む
ことによって選択された診断プログラムを起動するもの
である。また、被診断装置は入出力制御装置であり、制
御装置は中央処理装置基本部であるものである。
御システムにおいては、診断レベルの異なる複数の診断
プログラムをそれぞれ有する複数の被診断装置と、診断
レベルを設定して被診断装置の複数の診断プログラムか
ら一つを選択する診断レベル設定部及び被診断装置に対
応して記憶エリアが設けられた記憶部を有する制御装置
を備え、制御装置は診断レベル設定部によって設定され
た診断レベルを記憶部の対応する記憶エリアに書き込む
ことによって選択された診断プログラムを起動するもの
である。また、被診断装置は入出力制御装置であり、制
御装置は中央処理装置基本部であるものである。
【0008】さらに、診断レベル設定部は、複数の被診
断装置に共通に診断レベルを設定するものである。
断装置に共通に診断レベルを設定するものである。
【0009】また、記憶部は、複数の被診断装置に一斉
に通知するよう設けられたブロードキャスト部を有し、
制御装置はブロードキャスト部に診断レベルを書き込む
ことによって複数の被診断装置の診断プログラムを一斉
に起動するものである。また、被診断装置は、診断レベ
ル毎の実行時間を記憶した実行時間レジスタを有し、制
御装置は、診断レベル設定部によって設定された診断レ
ベルの実行時間レジスタの最も長い時間にセットされた
計時手段を用いて診断プログラムの実行を制御するもの
である。
に通知するよう設けられたブロードキャスト部を有し、
制御装置はブロードキャスト部に診断レベルを書き込む
ことによって複数の被診断装置の診断プログラムを一斉
に起動するものである。また、被診断装置は、診断レベ
ル毎の実行時間を記憶した実行時間レジスタを有し、制
御装置は、診断レベル設定部によって設定された診断レ
ベルの実行時間レジスタの最も長い時間にセットされた
計時手段を用いて診断プログラムの実行を制御するもの
である。
【0010】加えて、診断レベル設定部は、被診断装置
毎の診断レベルを設定するよう構成されているものであ
る。
毎の診断レベルを設定するよう構成されているものであ
る。
【0011】
【発明の実施の形態】実施の形態1.以下、この発明の
実施の形態1を図に基づいて説明する。図1は、この発
明の実施の形態1による診断制御システムを示す構成図
である。図において、11はCPU基本部であり、CP
U11aはCPUバス11bを介して、バスアダプタ1
1c、診断制御プログラムと通常処理プログラムが格納
されたROM11d、各種制御時のワークエリアとして
使われるRAM11e、診断時の診断レベルをシステム
全体で共通的に指定するスイッチ11fに接続される。
なお、タイマ11gは実施の形態3で、不揮発性メモリ
11hは実施の形態4で説明する。12は入出力制御装
置であり、入出力バス11b′とバスインタフェース1
2cを介して、相互に及びCPU基本部11のバスアダ
プタ11cに接続される。入出力制御装置12におい
て、12aはCPU、12bはCPUバス、12dは通
常の処理プログラムと診断起動時に働く低レベル、中レ
ベル、高レベルの各診断プログラムが格納されたRO
M、12eは各種制御時のワークエリアとして使われる
RAM、12fは各入出力装置特有の個別制御回路であ
る。13はコンソール端末であり、実施の形態4で説明
する。
実施の形態1を図に基づいて説明する。図1は、この発
明の実施の形態1による診断制御システムを示す構成図
である。図において、11はCPU基本部であり、CP
U11aはCPUバス11bを介して、バスアダプタ1
1c、診断制御プログラムと通常処理プログラムが格納
されたROM11d、各種制御時のワークエリアとして
使われるRAM11e、診断時の診断レベルをシステム
全体で共通的に指定するスイッチ11fに接続される。
なお、タイマ11gは実施の形態3で、不揮発性メモリ
11hは実施の形態4で説明する。12は入出力制御装
置であり、入出力バス11b′とバスインタフェース1
2cを介して、相互に及びCPU基本部11のバスアダ
プタ11cに接続される。入出力制御装置12におい
て、12aはCPU、12bはCPUバス、12dは通
常の処理プログラムと診断起動時に働く低レベル、中レ
ベル、高レベルの各診断プログラムが格納されたRO
M、12eは各種制御時のワークエリアとして使われる
RAM、12fは各入出力装置特有の個別制御回路であ
る。13はコンソール端末であり、実施の形態4で説明
する。
【0012】低レベル診断は、例えばメモリ診断では特
定のメモリ領域のみ行うなど、明確な固定故障の検出を
想定した大まかな必要最小限の診断機能で、実行時間最
速を目的とし、主にシステム立上げ時の初期診断用途に
用いる。中レベル診断は、例えばメモリ診断では全メモ
リ領域を行うなど、全機能の効率的な診断と実行時間の
バランスがとれた診断を提供し、主に生産段階や出荷試
験段階での最終試験用途に用いる。高レベル診断は、例
えばメモリ診断では全メモリ領域はもとよりデータやア
ドレス変化パターンをランダムにするなど複雑なパター
ンを備え、中レベル診断では検出できない間欠故障など
の検出を想定した、主に故障修理や素子内部の不良セル
の解析など極めてきめ細かな診断用途に用いる。
定のメモリ領域のみ行うなど、明確な固定故障の検出を
想定した大まかな必要最小限の診断機能で、実行時間最
速を目的とし、主にシステム立上げ時の初期診断用途に
用いる。中レベル診断は、例えばメモリ診断では全メモ
リ領域を行うなど、全機能の効率的な診断と実行時間の
バランスがとれた診断を提供し、主に生産段階や出荷試
験段階での最終試験用途に用いる。高レベル診断は、例
えばメモリ診断では全メモリ領域はもとよりデータやア
ドレス変化パターンをランダムにするなど複雑なパター
ンを備え、中レベル診断では検出できない間欠故障など
の検出を想定した、主に故障修理や素子内部の不良セル
の解析など極めてきめ細かな診断用途に用いる。
【0013】図2は、このシステムのメモリマップを示
す図であり、n台の入出力制御装置12は各々対応する
空間に割付けられており、この中に図示しない診断制御
用の起動レジスタ、結果報告レジスタが備えられる。な
お、ブロードキャスト空間及び起動/停止制御レジスタ
については、実施の形態2で説明する。
す図であり、n台の入出力制御装置12は各々対応する
空間に割付けられており、この中に図示しない診断制御
用の起動レジスタ、結果報告レジスタが備えられる。な
お、ブロードキャスト空間及び起動/停止制御レジスタ
については、実施の形態2で説明する。
【0014】次に動作について説明する。先ずスイッチ
11fで診断レベルをビット対応またはコードで排他的
に設定し、システムの電源を投入することで、ROM1
1d内の診断制御プログラムが起動され、例えばスイッ
チ設定が低レベル診断に設定されている場合、各入出力
制御装置12に対応するシステムメモリマップの起動レ
ジスタに順次、低レベル診断コードが書き込まれる。こ
れを割り込みまたはセンスでCPU12aが認識し、各
入出力制御装置12毎の低レベル診断プログラムを実行
し、終了するとシステムメモリマップの結果報告レジス
タに正常か異常かのコードを書き込む。CPU基本部1
1は、各入出力制御装置12の診断プログラムの完了を
割り込みまたはセンスで知り、各入出力制御装置12の
診断結果をRAM11eに記憶して診断を終え、通常処
理プログラムに移行する。
11fで診断レベルをビット対応またはコードで排他的
に設定し、システムの電源を投入することで、ROM1
1d内の診断制御プログラムが起動され、例えばスイッ
チ設定が低レベル診断に設定されている場合、各入出力
制御装置12に対応するシステムメモリマップの起動レ
ジスタに順次、低レベル診断コードが書き込まれる。こ
れを割り込みまたはセンスでCPU12aが認識し、各
入出力制御装置12毎の低レベル診断プログラムを実行
し、終了するとシステムメモリマップの結果報告レジス
タに正常か異常かのコードを書き込む。CPU基本部1
1は、各入出力制御装置12の診断プログラムの完了を
割り込みまたはセンスで知り、各入出力制御装置12の
診断結果をRAM11eに記憶して診断を終え、通常処
理プログラムに移行する。
【0015】この発明の診断制御システムは、以上のよ
うに構成されているので、各入出力制御装置12の診断
内容を細かく把握する必要はなく、用途のみで診断して
選択実行させることができるため、操作の簡略化で指示
ミスが防げ、効率が上がる効果が得られる。
うに構成されているので、各入出力制御装置12の診断
内容を細かく把握する必要はなく、用途のみで診断して
選択実行させることができるため、操作の簡略化で指示
ミスが防げ、効率が上がる効果が得られる。
【0016】実施の形態2.実施の形態1に、図2で示
すように各入出力制御装置共通の空間としてブロードキ
ャスト空間を設け、この空間にマッピングされた各入出
力制御装置を一斉起動、一斉停止する一斉起動レジス
タ、一斉停止レジスタを設ける。次いで動作について、
図1、図2を援用して説明する。スイッチ11fで診断
レベルの設定を行い、実施の形態1と同じくROM11
d内の診断制御プログラムが起動されると、スイッチ設
定に基づき、無条件でブロードキャスト空間に定義され
た一斉起動レジスタアドレスにスイッチ11fで指定さ
れた診断レベルコードを唯一1回出力することで、各入
出力制御装置12に対応する起動レジスタに同一内容が
書き込まれ、一斉に診断動作が開始される。終了処理の
方法は実施の形態1と同じであり、これは各入出力制御
装置12毎に順次認識処理される。なお、診断途中での
動作停止は、ブロードキャスト空間に定義された一斉停
止レジスタアドレスにコードを唯一1回出力することで
一斉に停止出来る。以上のように、ブロードキャスト空
間により、一斉起動、一斉停止できるようにしたこと
で、起動処理プログラムが簡略化でき、処理時間の短縮
も図れるという効果が得られる。
すように各入出力制御装置共通の空間としてブロードキ
ャスト空間を設け、この空間にマッピングされた各入出
力制御装置を一斉起動、一斉停止する一斉起動レジス
タ、一斉停止レジスタを設ける。次いで動作について、
図1、図2を援用して説明する。スイッチ11fで診断
レベルの設定を行い、実施の形態1と同じくROM11
d内の診断制御プログラムが起動されると、スイッチ設
定に基づき、無条件でブロードキャスト空間に定義され
た一斉起動レジスタアドレスにスイッチ11fで指定さ
れた診断レベルコードを唯一1回出力することで、各入
出力制御装置12に対応する起動レジスタに同一内容が
書き込まれ、一斉に診断動作が開始される。終了処理の
方法は実施の形態1と同じであり、これは各入出力制御
装置12毎に順次認識処理される。なお、診断途中での
動作停止は、ブロードキャスト空間に定義された一斉停
止レジスタアドレスにコードを唯一1回出力することで
一斉に停止出来る。以上のように、ブロードキャスト空
間により、一斉起動、一斉停止できるようにしたこと
で、起動処理プログラムが簡略化でき、処理時間の短縮
も図れるという効果が得られる。
【0017】実施の形態3.図3は、この発明の実施の
形態3による診断制御システムのメモリマップとレジス
タマップを示す図であり、システムメモリマップは図2
におけるものと同一である。実施の形態3は図3及び図
1を援用して説明する。実施の形態3は、実施の形態2
に図1に示すタイマ11gを追加し、図3で示すように
各入出力制御装置個別の空間で示されるアドレスに対応
し、各入出力制御装置12内ROM12dに低レベル診
断、中レベル診断、高レベル診断毎の実行時間レジスタ
を持ち、あらかじめ実行時間を計測して格納しておき、
診断制御プログラムが認識可能とする。
形態3による診断制御システムのメモリマップとレジス
タマップを示す図であり、システムメモリマップは図2
におけるものと同一である。実施の形態3は図3及び図
1を援用して説明する。実施の形態3は、実施の形態2
に図1に示すタイマ11gを追加し、図3で示すように
各入出力制御装置個別の空間で示されるアドレスに対応
し、各入出力制御装置12内ROM12dに低レベル診
断、中レベル診断、高レベル診断毎の実行時間レジスタ
を持ち、あらかじめ実行時間を計測して格納しておき、
診断制御プログラムが認識可能とする。
【0018】次いで動作について説明する。実施の形態
2と同様に一斉起動する前に各入出力制御装置12の対
応する実行時間レジスタを比較して最も処理時間が長い
値に若干の余裕度を加えた時間をタイマ11gに設定し
た後に、一斉起動を行う。その後はタイマ11gが計時
割り込みを発するまで診断に関する処理は行わず、他の
初期化処理を並行して実行し、タイマ割り込みによって
初めて診断終了確認処理を行う。以上のように、各入出
力制御装置12毎の各診断レベル毎の実行時間を診断制
御プログラムが認識可能としたことで、プログラムの簡
略化、処理時間の短縮、効率化が図れるという効果が得
られる。
2と同様に一斉起動する前に各入出力制御装置12の対
応する実行時間レジスタを比較して最も処理時間が長い
値に若干の余裕度を加えた時間をタイマ11gに設定し
た後に、一斉起動を行う。その後はタイマ11gが計時
割り込みを発するまで診断に関する処理は行わず、他の
初期化処理を並行して実行し、タイマ割り込みによって
初めて診断終了確認処理を行う。以上のように、各入出
力制御装置12毎の各診断レベル毎の実行時間を診断制
御プログラムが認識可能としたことで、プログラムの簡
略化、処理時間の短縮、効率化が図れるという効果が得
られる。
【0019】実施の形態4.図4は、この発明の実施の
形態4による診断制御システムのメモリマップとレジス
タマップを示す図である。実施の形態4は図4及び図1
を援用して説明する。実施の形態4は、実施の形態3に
図1に示すように不揮発性メモリ11hと、この内容を
変更するコンソール端末13を追加して、図4に示すよ
うにシステムメモリマップ上に診断制御空間を設け、各
入出力制御装置12毎に診断レベルを指定できるよう、
各入出力制御装置12に対応した診断レベル設定レジス
タを不揮発性メモリ11h内に設ける構成とする。
形態4による診断制御システムのメモリマップとレジス
タマップを示す図である。実施の形態4は図4及び図1
を援用して説明する。実施の形態4は、実施の形態3に
図1に示すように不揮発性メモリ11hと、この内容を
変更するコンソール端末13を追加して、図4に示すよ
うにシステムメモリマップ上に診断制御空間を設け、各
入出力制御装置12毎に診断レベルを指定できるよう、
各入出力制御装置12に対応した診断レベル設定レジス
タを不揮発性メモリ11h内に設ける構成とする。
【0020】次いで動作について説明する。まず診断制
御プログラムはスイッチではなく、不揮発性メモリ11
h内の診断レベル設定レジスタを参照する。診断レベル
設定レジスタは、組み立て段階で0クリアされた素子が
実装されており、診断制御プログラムは、内容0は診断
スキップで処理し診断なしで立ち上がる。次いでコンソ
ール端末13から診断レベル設定レジスタの内容を実行
させたい診断レベルコードに書き換えた後に、再度シス
テムを立ち上げることで、各入出力制御装置12一律の
診断レベルではなく、各入出力制御装置12毎に指定さ
れたレベルで診断が実行される。以降、設定内容は不揮
発性メモリに残されているため、必要に応じて設定変更
できる。
御プログラムはスイッチではなく、不揮発性メモリ11
h内の診断レベル設定レジスタを参照する。診断レベル
設定レジスタは、組み立て段階で0クリアされた素子が
実装されており、診断制御プログラムは、内容0は診断
スキップで処理し診断なしで立ち上がる。次いでコンソ
ール端末13から診断レベル設定レジスタの内容を実行
させたい診断レベルコードに書き換えた後に、再度シス
テムを立ち上げることで、各入出力制御装置12一律の
診断レベルではなく、各入出力制御装置12毎に指定さ
れたレベルで診断が実行される。以降、設定内容は不揮
発性メモリに残されているため、必要に応じて設定変更
できる。
【0021】以上のように、各入出力制御装置12毎に
診断レベルを指定できるようにしたことで、通常使用時
の高速初期診断の要求や生産・定期点検・故障修理時の
詳細診断の要求など用途に応じて柔軟に対応できるとい
う効果が得られる。なお、この例では電源投入による立
ち上げとしたが、診断制御プログラムに手を加えて、コ
ンソール端末13から実施の形態1〜実施の形態4のい
ずれかを選択実施できるようにすると、更に自由度があ
るハードウェア診断制御システムが得られる。
診断レベルを指定できるようにしたことで、通常使用時
の高速初期診断の要求や生産・定期点検・故障修理時の
詳細診断の要求など用途に応じて柔軟に対応できるとい
う効果が得られる。なお、この例では電源投入による立
ち上げとしたが、診断制御プログラムに手を加えて、コ
ンソール端末13から実施の形態1〜実施の形態4のい
ずれかを選択実施できるようにすると、更に自由度があ
るハードウェア診断制御システムが得られる。
【0022】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。診断レ
ベルの異なる複数の診断プログラムをそれぞれ有する複
数の被診断装置と、診断レベルを設定して被診断装置の
複数の診断プログラムから一つを選択する診断レベル設
定部及び被診断装置に対応して記憶エリアが設けられた
記憶部を有する制御装置を備え、制御装置は診断レベル
設定部によって設定された診断レベルを記憶部の対応す
る記憶エリアに書き込むことによって選択された診断プ
ログラムを起動するので、設定された診断レベルを記憶
部に書き込むことで複数の被診断装置の診断プログラム
を簡単に起動することができる。また、被診断装置は入
出力制御装置であり、制御装置は中央処理装置基本部で
あるので、入出力制御装置の診断を行うことができる。
れているので、以下に示すような効果を奏する。診断レ
ベルの異なる複数の診断プログラムをそれぞれ有する複
数の被診断装置と、診断レベルを設定して被診断装置の
複数の診断プログラムから一つを選択する診断レベル設
定部及び被診断装置に対応して記憶エリアが設けられた
記憶部を有する制御装置を備え、制御装置は診断レベル
設定部によって設定された診断レベルを記憶部の対応す
る記憶エリアに書き込むことによって選択された診断プ
ログラムを起動するので、設定された診断レベルを記憶
部に書き込むことで複数の被診断装置の診断プログラム
を簡単に起動することができる。また、被診断装置は入
出力制御装置であり、制御装置は中央処理装置基本部で
あるので、入出力制御装置の診断を行うことができる。
【0023】さらに、診断レベル設定部は、複数の被診
断装置に共通に診断レベルを設定するので、診断レベル
を一つ設定するのみで複数の被診断装置の診断を行うこ
とができる。
断装置に共通に診断レベルを設定するので、診断レベル
を一つ設定するのみで複数の被診断装置の診断を行うこ
とができる。
【0024】また、記憶部は、複数の被診断装置に一斉
に通知するよう設けられたブロードキャスト部を有し、
制御装置はブロードキャスト部に診断レベルを書き込む
ことによって複数の被診断装置の診断プログラムを一斉
に起動するので、起動が簡略化でき、処理時間の短縮も
図れる。また、被診断装置は、診断レベル毎の実行時間
を記憶した実行時間レジスタを有し、制御装置は、診断
レベル設定部によって設定された診断レベルの実行時間
レジスタの最も長い時間にセットされた計時手段を用い
て診断プログラムの実行を制御するので、制御装置を計
時手段にセットされた時間中は診断プログラムの制御か
ら解放することができる。
に通知するよう設けられたブロードキャスト部を有し、
制御装置はブロードキャスト部に診断レベルを書き込む
ことによって複数の被診断装置の診断プログラムを一斉
に起動するので、起動が簡略化でき、処理時間の短縮も
図れる。また、被診断装置は、診断レベル毎の実行時間
を記憶した実行時間レジスタを有し、制御装置は、診断
レベル設定部によって設定された診断レベルの実行時間
レジスタの最も長い時間にセットされた計時手段を用い
て診断プログラムの実行を制御するので、制御装置を計
時手段にセットされた時間中は診断プログラムの制御か
ら解放することができる。
【0025】加えて、診断レベル設定部は、被診断装置
毎の診断レベルを設定するよう構成されているので、被
診断装置毎に診断レベルを設定して診断プログラムを実
行することができ、用途に応じて柔軟に対応できる。
毎の診断レベルを設定するよう構成されているので、被
診断装置毎に診断レベルを設定して診断プログラムを実
行することができ、用途に応じて柔軟に対応できる。
【図1】 この発明の実施の形態1による診断制御シス
テムを示す構成図である。
テムを示す構成図である。
【図2】 この発明の実施の形態2による診断制御シス
テムのメモリマップを示す図である。
テムのメモリマップを示す図である。
【図3】 この発明の実施の形態3による診断制御シス
テムのメモリマップとレジスタマップを示す図である。
テムのメモリマップとレジスタマップを示す図である。
【図4】 この発明の実施の形態4による診断制御シス
テムのメモリマップとレジスタマップを示す図である。
テムのメモリマップとレジスタマップを示す図である。
【図5】 従来の診断制御システムを示す構成図であ
る。
る。
11 CPU基本部、 11a CPU、 11d R
OM、11f スイッチ、 11g タイマ、 11h
不揮発性メモリ、12 入出力制御装置、 12a
CPU、 12d ROM、13 コンソール端末。
OM、11f スイッチ、 11g タイマ、 11h
不揮発性メモリ、12 入出力制御装置、 12a
CPU、 12d ROM、13 コンソール端末。
Claims (6)
- 【請求項1】 診断レベルの異なる複数の診断プログラ
ムをそれぞれ有する複数の被診断装置、診断レベルを設
定して上記被診断装置の複数の診断プログラムから一つ
を選択する診断レベル設定部と上記被診断装置に対応し
て記憶エリアが設けられた記憶部を有する制御装置を備
え、上記制御装置は診断レベル設定部によって設定され
た診断レベルを上記記憶部の対応する記憶エリアに書き
込むことによって選択された診断プログラムを起動する
ことを特徴とする診断制御システム。 - 【請求項2】 被診断装置は、入出力制御装置であり、
制御装置は中央処理装置基本部であることを特徴とする
請求項1記載の診断制御システム。 - 【請求項3】 診断レベル設定部は、複数の被診断装置
に共通に診断レベルを設定することを特徴とする請求項
1または請求項2記載の診断制御システム。 - 【請求項4】 記憶部は、複数の被診断装置に一斉に通
知するよう設けられたブロードキャスト部を有し、制御
装置は上記ブロードキャスト部に診断レベルを書き込む
ことによって複数の被診断装置の診断プログラムを一斉
に起動することを特徴とする請求項1〜請求項3のいず
れか一項記載の診断制御システム。 - 【請求項5】 被診断装置は、診断レベル毎の実行時間
を記憶した実行時間レジスタを有し、制御装置は、診断
レベル設定部によって設定された診断レベルの上記実行
時間レジスタの最も長い時間にセットされた計時手段を
用いて診断プログラムの実行を制御することを特徴とす
る請求項1〜請求項4のいずれか一項記載の診断制御シ
ステム。 - 【請求項6】 診断レベル設定部は、被診断装置毎の診
断レベルを設定するよう構成されていることを特徴とす
る請求項1または請求項2記載の診断制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10072915A JPH11272490A (ja) | 1998-03-20 | 1998-03-20 | 診断制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10072915A JPH11272490A (ja) | 1998-03-20 | 1998-03-20 | 診断制御システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11272490A true JPH11272490A (ja) | 1999-10-08 |
Family
ID=13503136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10072915A Pending JPH11272490A (ja) | 1998-03-20 | 1998-03-20 | 診断制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11272490A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007305148A (ja) * | 2007-06-25 | 2007-11-22 | Univ Waseda | マルチプロセッサシステム |
US7895453B2 (en) | 2005-04-12 | 2011-02-22 | Waseda University | Multiprocessor system and multigrain parallelizing compiler |
-
1998
- 1998-03-20 JP JP10072915A patent/JPH11272490A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7895453B2 (en) | 2005-04-12 | 2011-02-22 | Waseda University | Multiprocessor system and multigrain parallelizing compiler |
US8812880B2 (en) | 2005-04-12 | 2014-08-19 | Waseda University | Multiprocessor system and multigrain parallelizing compiler |
JP2007305148A (ja) * | 2007-06-25 | 2007-11-22 | Univ Waseda | マルチプロセッサシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11272490A (ja) | 診断制御システム | |
US4322791A (en) | Error display systems | |
JPH09120376A (ja) | データ処理装置 | |
JPH0766368B2 (ja) | ブ−トプロセツサ決定方式 | |
JPH1063541A (ja) | コンピュータシステムのプログラム暴走監視装置 | |
JPH0793006A (ja) | 車両用電子制御装置 | |
KR19980019215A (ko) | 자기진단 유닛을 구비한 마이크로컴퓨터(Microcomputer with self-diagnostic unit) | |
JPS62168229A (ja) | システム構成自動認識処理方法 | |
US8145953B2 (en) | Programmable unit | |
JPS61813A (ja) | シ−ケンス制御装置の故障個所判定方式 | |
JP3060376U (ja) | メモリ装置 | |
JP2005516274A (ja) | 制御装置におけるアドレッシングエラーを検出するための方法および検査装置 | |
JPH0962534A (ja) | 電子計算機の自己診断方法 | |
JPH04296938A (ja) | コンピュータ装置 | |
JPS63254501A (ja) | シ−ケンス制御装置 | |
JPH0667970A (ja) | 拡張記憶装置の保守制御装置 | |
JPS62296242A (ja) | マイクロプログラム制御装置 | |
JPH09232943A (ja) | フィールドプログラマブルゲートアレイ起動検出 システム | |
JPH06214770A (ja) | 制御装置 | |
JPH0798668A (ja) | 情報処理装置の障害情報格納方式 | |
JPH1021110A (ja) | エミュレータ | |
JPH08235026A (ja) | Cpu動作異常検出システム | |
JPH0217555A (ja) | メモリ診断方式 | |
JPH08335200A (ja) | 入出力制御装置および計算機システム装置 | |
JPH11259332A (ja) | 計算機システム装置 |