JPH11259332A - 計算機システム装置 - Google Patents
計算機システム装置Info
- Publication number
- JPH11259332A JPH11259332A JP10060138A JP6013898A JPH11259332A JP H11259332 A JPH11259332 A JP H11259332A JP 10060138 A JP10060138 A JP 10060138A JP 6013898 A JP6013898 A JP 6013898A JP H11259332 A JPH11259332 A JP H11259332A
- Authority
- JP
- Japan
- Prior art keywords
- initialization processing
- input
- abnormality
- hardware
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 複数の入出力制御回路105a,105bを
使用することからハードウェアが増大し、異常発生の確
率の増加を招き、特に一部のハードウェアの異常で計算
機システム装置100全体が使用不能となる。 【解決手段】 マイクロプロセッサ11は、初期化処理
プログラム12aに基づいて、入出力制御回路15a,
15bの初期化処理を行い、異常が検出された入出力制
御回路とその入出力制御回路に対応した異常情報とをメ
モリ13の異常情報テーブル13aに格納し、最低限オ
ペレーティングシステムが動作するためのハードウェア
が正常であればそのまま初期化処理を継続してオペレー
ティングシステムヘの移行を行う。
使用することからハードウェアが増大し、異常発生の確
率の増加を招き、特に一部のハードウェアの異常で計算
機システム装置100全体が使用不能となる。 【解決手段】 マイクロプロセッサ11は、初期化処理
プログラム12aに基づいて、入出力制御回路15a,
15bの初期化処理を行い、異常が検出された入出力制
御回路とその入出力制御回路に対応した異常情報とをメ
モリ13の異常情報テーブル13aに格納し、最低限オ
ペレーティングシステムが動作するためのハードウェア
が正常であればそのまま初期化処理を継続してオペレー
ティングシステムヘの移行を行う。
Description
【0001】
【発明の属する技術分野】この発明は、オペレーティン
グシステムが動作する以前に発生するハードウェア異常
に対してのシステム動作の可用性および保守性を向上さ
せる計算機システム装置に関するものである。
グシステムが動作する以前に発生するハードウェア異常
に対してのシステム動作の可用性および保守性を向上さ
せる計算機システム装置に関するものである。
【0002】
【従来の技術】近年の計算機システム装置では、プラン
ト制御用からオフィス用まで各分野に対応できるように
するために各用途に応じたI/Oカードを自由に組み合
わせることが行われるが、その反面、ダウンサイジング
/低価格化、入出力制御処理の高速化のために標準とな
る入出力制御装置がCPUカード上に実装される。
ト制御用からオフィス用まで各分野に対応できるように
するために各用途に応じたI/Oカードを自由に組み合
わせることが行われるが、その反面、ダウンサイジング
/低価格化、入出力制御処理の高速化のために標準とな
る入出力制御装置がCPUカード上に実装される。
【0003】このような計算機システム装置で、CPU
カードのハードウェア初期化時に異常が発生した場合、
その異常がオペレーティングシステムの動作の妨げとな
る事象でなくてもCPUカード上のハードウェア異常と
いうことで初期化処理を中断している。
カードのハードウェア初期化時に異常が発生した場合、
その異常がオペレーティングシステムの動作の妨げとな
る事象でなくてもCPUカード上のハードウェア異常と
いうことで初期化処理を中断している。
【0004】図7は従来の計算機システム装置を示すブ
ロック構成図であり、図において、100は計算機シス
テム装置、100aはCPUカード、100b,100
cは計算機システム装置100毎に組合せを自由に代え
られるI/Oカードである。また、計算機システム装置
100内において、101はマイクロプロセッサ、10
2はマイクロプロセッサ101の動作時に用いられるメ
モリ、103はマイクロプロセッサ101の処理により
各種ハードウェアを初期化するための初期化処理プログ
ラム103aが格納されたROMである。104は入出
力バス制御回路であり、この入出力バス制御回路104
により、入出力制御回路105a,105bおよびI/
Oカード100b,100cが接続されている。これら
入出力制御回路105a,105bおよびI/Oカード
100b,100cは、ディスクやプリンタなどの周辺
装置である入出力デバイス106〜108を接続できる
ものである。109はモニタ装置であり、初期化処理プ
ログラム103aが出力するメッセージを表示する装置
である。
ロック構成図であり、図において、100は計算機シス
テム装置、100aはCPUカード、100b,100
cは計算機システム装置100毎に組合せを自由に代え
られるI/Oカードである。また、計算機システム装置
100内において、101はマイクロプロセッサ、10
2はマイクロプロセッサ101の動作時に用いられるメ
モリ、103はマイクロプロセッサ101の処理により
各種ハードウェアを初期化するための初期化処理プログ
ラム103aが格納されたROMである。104は入出
力バス制御回路であり、この入出力バス制御回路104
により、入出力制御回路105a,105bおよびI/
Oカード100b,100cが接続されている。これら
入出力制御回路105a,105bおよびI/Oカード
100b,100cは、ディスクやプリンタなどの周辺
装置である入出力デバイス106〜108を接続できる
ものである。109はモニタ装置であり、初期化処理プ
ログラム103aが出力するメッセージを表示する装置
である。
【0005】次に動作について説明する。先ず、計算機
システム装置100がリセットされるとマイクロプロセ
ッサ101は、ROM103の初期化処理プログラム1
03aのコードフェッチを行い、初期化処理の実行を開
始する。マイクロプロセッサ101は、初期化処理プロ
グラム103aに基づいて、プログラム実行のためのマ
イクロプロセッサ101自身、入出力バス制御回路10
4、メモリ102、入出力制御回路105a,105b
の順で、計算機システム装置100の基本となるハード
ウェアから初期化を行う。この際、初期化処理プログラ
ム103aに基づくマイクロプロセッサ101の処理
は、各ハードウェアの健全性確認のために、例えば、各
ハードウェアの制御に使用されるレジスタのライト/リ
ード/コンペアテストや各ハードウェアがマイクロプロ
セッサ101に対して発生させるプロセッサ割込み動作
の確認、各ハードウェアの内部で実行される診断処理の
起動などを初期化処理と共に実行する。初期化処理プロ
グラム103aに基づくマイクロプロセッサ101は、
この診断処理において異常を検出した場合には、モニタ
装置109を通して異常をオペレータに通知し、計算機
システム装置100の初期化処理を停止する。
システム装置100がリセットされるとマイクロプロセ
ッサ101は、ROM103の初期化処理プログラム1
03aのコードフェッチを行い、初期化処理の実行を開
始する。マイクロプロセッサ101は、初期化処理プロ
グラム103aに基づいて、プログラム実行のためのマ
イクロプロセッサ101自身、入出力バス制御回路10
4、メモリ102、入出力制御回路105a,105b
の順で、計算機システム装置100の基本となるハード
ウェアから初期化を行う。この際、初期化処理プログラ
ム103aに基づくマイクロプロセッサ101の処理
は、各ハードウェアの健全性確認のために、例えば、各
ハードウェアの制御に使用されるレジスタのライト/リ
ード/コンペアテストや各ハードウェアがマイクロプロ
セッサ101に対して発生させるプロセッサ割込み動作
の確認、各ハードウェアの内部で実行される診断処理の
起動などを初期化処理と共に実行する。初期化処理プロ
グラム103aに基づくマイクロプロセッサ101は、
この診断処理において異常を検出した場合には、モニタ
装置109を通して異常をオペレータに通知し、計算機
システム装置100の初期化処理を停止する。
【0006】そして、オペレータは初期化処理プログラ
ム103aが出力した異常メッセージの情報を元に異常
箇所の特定に当り、異常箇所の修理/交換の後、システ
ムの再スタートを行う。
ム103aが出力した異常メッセージの情報を元に異常
箇所の特定に当り、異常箇所の修理/交換の後、システ
ムの再スタートを行う。
【0007】
【発明が解決しようとする課題】従来の計算機システム
装置は以上のように構成されているので、複数の入出力
制御回路105a,105bを使用することからハード
ウェアが増大し、異常発生の確率の増加を招き、特に一
部のハードウェアの異常で計算機システム装置100全
体が使用不能となるという課題があった。また、各種ハ
ードウェアの複数箇所に異常がある場合に、上記作業を
繰り返し行わなければならず、改修作業効率が著しく低
下するなどの課題があった。
装置は以上のように構成されているので、複数の入出力
制御回路105a,105bを使用することからハード
ウェアが増大し、異常発生の確率の増加を招き、特に一
部のハードウェアの異常で計算機システム装置100全
体が使用不能となるという課題があった。また、各種ハ
ードウェアの複数箇所に異常がある場合に、上記作業を
繰り返し行わなければならず、改修作業効率が著しく低
下するなどの課題があった。
【0008】この発明は上記のような課題を解決するた
めになされたもので、一部のハードウェアが故障して
も、装置全体として縮退動作を行い、動作を継続するこ
とにより可用性を高めることができると共に、異常情報
を格納することにより保守性の向上を図ることができる
計算機システム装置を得ることを目的とする。
めになされたもので、一部のハードウェアが故障して
も、装置全体として縮退動作を行い、動作を継続するこ
とにより可用性を高めることができると共に、異常情報
を格納することにより保守性の向上を図ることができる
計算機システム装置を得ることを目的とする。
【0009】
【課題を解決するための手段】この発明に係る計算機シ
ステム装置は、初期化処理プログラムに基づいて各種ハ
ードウェアの初期化処理を行い、異常が検出されたハー
ドウェアとそのハードウェアに対応した異常情報とを第
2のメモリの異常情報テーブルに格納し、最低限オペレ
ーティングシステムが動作するためのハードウェアが正
常であればそのまま初期化処理を継続してオペレーティ
ングシステムヘの移行を行うマイクロプロセッサを備え
たものである。
ステム装置は、初期化処理プログラムに基づいて各種ハ
ードウェアの初期化処理を行い、異常が検出されたハー
ドウェアとそのハードウェアに対応した異常情報とを第
2のメモリの異常情報テーブルに格納し、最低限オペレ
ーティングシステムが動作するためのハードウェアが正
常であればそのまま初期化処理を継続してオペレーティ
ングシステムヘの移行を行うマイクロプロセッサを備え
たものである。
【0010】この発明に係る計算機システム装置は、初
期化処理プログラムに基づいてマイクロプロセッサ自身
および複数の入出力制御回路の初期化処理を行い、異常
が検出された入出力制御回路とその入出力制御回路に対
応した異常情報とを第2のメモリの異常情報テーブルに
格納し、最低限オペレーティングシステムが動作するた
めのマイクロプロセッサ自身および入出力制御回路が正
常であればそのまま初期化処理を継続してオペレーティ
ングシステムヘの移行を行うマイクロプロセッサを備え
たものである。
期化処理プログラムに基づいてマイクロプロセッサ自身
および複数の入出力制御回路の初期化処理を行い、異常
が検出された入出力制御回路とその入出力制御回路に対
応した異常情報とを第2のメモリの異常情報テーブルに
格納し、最低限オペレーティングシステムが動作するた
めのマイクロプロセッサ自身および入出力制御回路が正
常であればそのまま初期化処理を継続してオペレーティ
ングシステムヘの移行を行うマイクロプロセッサを備え
たものである。
【0011】この発明に係る計算機システム装置は、第
2のメモリを不揮発性メモリとしたものである。
2のメモリを不揮発性メモリとしたものである。
【0012】この発明に係る計算機システム装置は、各
種ハードウェアに対応してそれらハードウェアの異常時
に初期化処理を停止するか継続するかを予め設定された
初期化処理制御テーブルを記憶した第3のメモリを備
え、マイクロプロセッサは、初期化処理のハードウェア
の異常時に初期化処理制御テーブルに基づいて初期化処
理を停止するか継続するかを決定するものである。
種ハードウェアに対応してそれらハードウェアの異常時
に初期化処理を停止するか継続するかを予め設定された
初期化処理制御テーブルを記憶した第3のメモリを備
え、マイクロプロセッサは、初期化処理のハードウェア
の異常時に初期化処理制御テーブルに基づいて初期化処
理を停止するか継続するかを決定するものである。
【0013】この発明に係る計算機システム装置は、第
2のメモリを不揮発性メモリとし、また、複数の入出力
制御回路に対応してそれら複数の入出力制御回路の異常
時に初期化処理を停止するか継続するかを予め設定され
た初期化処理制御テーブルを記憶した第3のメモリとを
備え、マイクロプロセッサは、初期化処理の入出力制御
回路の異常時に初期化処理制御テーブルに基づいて初期
化処理を停止するか継続するかを決定するものである。
2のメモリを不揮発性メモリとし、また、複数の入出力
制御回路に対応してそれら複数の入出力制御回路の異常
時に初期化処理を停止するか継続するかを予め設定され
た初期化処理制御テーブルを記憶した第3のメモリとを
備え、マイクロプロセッサは、初期化処理の入出力制御
回路の異常時に初期化処理制御テーブルに基づいて初期
化処理を停止するか継続するかを決定するものである。
【0014】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1による計
算機システム装置を示すブロック構成図であり、図にお
いて、1は計算機システム装置、11はマイクロプロセ
ッサ(ハードウェア)、12はROM(第1のメモリ)
であり、各種ハードウェアの初期化処理を行う初期化処
理プログラム12aを記憶している。13はマイクロプ
ロセッサ11の動作時に用いられるメモリ(第2のメモ
リ)であり、初期化処理プログラム12aに基づく初期
化処理時に、異常が検出されたハードウェアとその異常
情報とを格納する異常情報テーブル13aを記憶するも
のである。また、14は入出力バス制御回路(ハードウ
ェア)であり、この入出力バス制御回路14により、入
出力制御回路(ハードウェア)15a,15bが接続さ
れている。これら入出力制御回路15a,15bは、デ
ィスク,プリンタおよびモニタなどの周辺装置である入
出力デバイス16,17を接続できるものである。
説明する。 実施の形態1.図1はこの発明の実施の形態1による計
算機システム装置を示すブロック構成図であり、図にお
いて、1は計算機システム装置、11はマイクロプロセ
ッサ(ハードウェア)、12はROM(第1のメモリ)
であり、各種ハードウェアの初期化処理を行う初期化処
理プログラム12aを記憶している。13はマイクロプ
ロセッサ11の動作時に用いられるメモリ(第2のメモ
リ)であり、初期化処理プログラム12aに基づく初期
化処理時に、異常が検出されたハードウェアとその異常
情報とを格納する異常情報テーブル13aを記憶するも
のである。また、14は入出力バス制御回路(ハードウ
ェア)であり、この入出力バス制御回路14により、入
出力制御回路(ハードウェア)15a,15bが接続さ
れている。これら入出力制御回路15a,15bは、デ
ィスク,プリンタおよびモニタなどの周辺装置である入
出力デバイス16,17を接続できるものである。
【0015】次に動作について説明する。先ず、計算機
システム装置1に対するリセットによって、マイクロプ
ロセッサ11は、ROM12から初期化処理プログラム
12aをプリフェッチし、初期化処理プログラム12a
の実行を開始する。マイクロプロセッサ11は、初期化
処理プログラム12aに基づいて、自身の実行に必要な
ハードウェアから、初期化処理を始める。即ち、マイク
ロプロセッサ11、入出力バス制御回路14、メモリ1
3の順である。初期化処理プログラム12aに基づくマ
イクロプロセッサ11は、自身の実行に必要なハードウ
ェアを初期化した後に、入出力制御回路15a,15b
の初期化を開始する。この時、初期化処理プログラム1
2aは、ハードウェアの健全性のチェックのため、例え
ば、入出力制御回路15a,15bが備えるソフトウェ
アインタフェース用の制御レジスタに対してライト/リ
ード/コンペアテストを行い、レジスタまたは入出力制
御回路15a,15bのアドレス/データ線の接続確認
を行ったり、入出力制御回路15a,15bがマイクロ
プロセッサ11に対して発生させる割込みを故意に発生
させ、入出力制御回路15a,15bの割込み線の接続
/機能確認を行ったりする。
システム装置1に対するリセットによって、マイクロプ
ロセッサ11は、ROM12から初期化処理プログラム
12aをプリフェッチし、初期化処理プログラム12a
の実行を開始する。マイクロプロセッサ11は、初期化
処理プログラム12aに基づいて、自身の実行に必要な
ハードウェアから、初期化処理を始める。即ち、マイク
ロプロセッサ11、入出力バス制御回路14、メモリ1
3の順である。初期化処理プログラム12aに基づくマ
イクロプロセッサ11は、自身の実行に必要なハードウ
ェアを初期化した後に、入出力制御回路15a,15b
の初期化を開始する。この時、初期化処理プログラム1
2aは、ハードウェアの健全性のチェックのため、例え
ば、入出力制御回路15a,15bが備えるソフトウェ
アインタフェース用の制御レジスタに対してライト/リ
ード/コンペアテストを行い、レジスタまたは入出力制
御回路15a,15bのアドレス/データ線の接続確認
を行ったり、入出力制御回路15a,15bがマイクロ
プロセッサ11に対して発生させる割込みを故意に発生
させ、入出力制御回路15a,15bの割込み線の接続
/機能確認を行ったりする。
【0016】このような各ハードウェアに対する診断を
初期化処理プログラム12aが行っている最中に、テス
ト異常、または、ハードウェア自身が検出する異常が発
生した場合、初期化処理プログラム12aに基づくマイ
クロプロセッサ11は、計算機システム装置1で定義さ
れた各ハードウェア毎の異常状態に対応するエラーコー
ドと、その時収集可能な異常情報を収集し、メモリ13
の異常情報テーブル13aに格納する。この時収集され
る異常情報とは、例えば、発生した時のハードウェアレ
ジスタのアドレスとかライトまたはリードしたデータ、
ハードウェア自身で定義されたエラー情報などである。
図2は異常情報テーブルを示す概念図であり、異常情報
テーブル13aのデータ構造は、例えば、各ハードウェ
ア毎にエラー発生を端的に示すためのエラー発生フラグ
とその詳細なエラー内容が分かるためのエラー詳細情報
に分かれたものである。
初期化処理プログラム12aが行っている最中に、テス
ト異常、または、ハードウェア自身が検出する異常が発
生した場合、初期化処理プログラム12aに基づくマイ
クロプロセッサ11は、計算機システム装置1で定義さ
れた各ハードウェア毎の異常状態に対応するエラーコー
ドと、その時収集可能な異常情報を収集し、メモリ13
の異常情報テーブル13aに格納する。この時収集され
る異常情報とは、例えば、発生した時のハードウェアレ
ジスタのアドレスとかライトまたはリードしたデータ、
ハードウェア自身で定義されたエラー情報などである。
図2は異常情報テーブルを示す概念図であり、異常情報
テーブル13aのデータ構造は、例えば、各ハードウェ
ア毎にエラー発生を端的に示すためのエラー発生フラグ
とその詳細なエラー内容が分かるためのエラー詳細情報
に分かれたものである。
【0017】初期化処理プログラム12aは、これら異
常情報を異常情報テーブル13aに格納した後、次に初
期化処理を行わなければならないハードウェアに対して
処理を続行し、計算機システム装置1の立上げ処理をオ
ペレーティングシステムヘ引き継ぐ。オペレーティング
システムは、処理を行うに当り、異常情報テーブル13
aを参照することにより、ハードウェアの異常状態を容
易に把握することができ、ハードウェアに起因する異常
発生を未然に防ぐことができる。
常情報を異常情報テーブル13aに格納した後、次に初
期化処理を行わなければならないハードウェアに対して
処理を続行し、計算機システム装置1の立上げ処理をオ
ペレーティングシステムヘ引き継ぐ。オペレーティング
システムは、処理を行うに当り、異常情報テーブル13
aを参照することにより、ハードウェアの異常状態を容
易に把握することができ、ハードウェアに起因する異常
発生を未然に防ぐことができる。
【0018】以上のように、この実施の形態1によれ
ば、最低限オペレーティングシステムが動作するための
ハードウェアが正常であればそのまま初期化処理を継続
してオペレーティングシステムヘの移行を行うので、1
箇所の入出力制御回路の異常により、計算機システム装
置1が使用不可になることは防止され、また、異常情報
テーブル13aを参照することにより、異常箇所の特定
が容易に行える。
ば、最低限オペレーティングシステムが動作するための
ハードウェアが正常であればそのまま初期化処理を継続
してオペレーティングシステムヘの移行を行うので、1
箇所の入出力制御回路の異常により、計算機システム装
置1が使用不可になることは防止され、また、異常情報
テーブル13aを参照することにより、異常箇所の特定
が容易に行える。
【0019】実施の形態2.図3はこの発明の実施の形
態2による計算機システム装置を示すブロック構成図で
あり、図において、18は不揮発性メモリ(第2のメモ
リ)であり、異常情報テーブル18aを記憶するもので
ある。その他の構成は、実施の形態1と同様なのでその
重複する説明を省略する。
態2による計算機システム装置を示すブロック構成図で
あり、図において、18は不揮発性メモリ(第2のメモ
リ)であり、異常情報テーブル18aを記憶するもので
ある。その他の構成は、実施の形態1と同様なのでその
重複する説明を省略する。
【0020】次に動作について説明する。この実施の形
態2では、計算機システム装置1の電源を断ってもその
内容が消去されない不揮発性メモリ18を設け、実施の
形態1で示した異常情報テーブル13aと同一の異常情
報テーブル18aをその不揮発性メモリ18に設けるこ
とにより、計算機システム装置1が最低限動作するため
のハードウェアであるマイクロプロセッサ11および入
出力バス制御回路14が正常であった場合、メモリ13
に異常が発生しても異常情報を記録することができ、異
常箇所特定に対して支障を来たしてしまうことを低減す
るものである。
態2では、計算機システム装置1の電源を断ってもその
内容が消去されない不揮発性メモリ18を設け、実施の
形態1で示した異常情報テーブル13aと同一の異常情
報テーブル18aをその不揮発性メモリ18に設けるこ
とにより、計算機システム装置1が最低限動作するため
のハードウェアであるマイクロプロセッサ11および入
出力バス制御回路14が正常であった場合、メモリ13
に異常が発生しても異常情報を記録することができ、異
常箇所特定に対して支障を来たしてしまうことを低減す
るものである。
【0021】以上のように、この実施の形態2によれ
ば、異常情報テーブル18aを不揮発性メモリ18に設
けることにより、メモリ13に異常が発生しても異常情
報を記録することができ、異常箇所特定に対して支障を
来たしてしまうことを低減することができる。また、計
算機システム装置1の電源断またはリセットによっても
その異常情報が保持されるため、少なくとも前回の計算
機システム装置1の立ち上げ時の異常情報が記録されて
いるので、過去の異常情報を把握することができ、異常
時の情報量を増やすことができ、異常解析に役立たせる
ことができる。さらに、オペレーティングシステムまた
はアプリケーションプログラムが使用するメモリ13を
使用しないことから、メモリ13に対する使用制限を無
くすことができる。
ば、異常情報テーブル18aを不揮発性メモリ18に設
けることにより、メモリ13に異常が発生しても異常情
報を記録することができ、異常箇所特定に対して支障を
来たしてしまうことを低減することができる。また、計
算機システム装置1の電源断またはリセットによっても
その異常情報が保持されるため、少なくとも前回の計算
機システム装置1の立ち上げ時の異常情報が記録されて
いるので、過去の異常情報を把握することができ、異常
時の情報量を増やすことができ、異常解析に役立たせる
ことができる。さらに、オペレーティングシステムまた
はアプリケーションプログラムが使用するメモリ13を
使用しないことから、メモリ13に対する使用制限を無
くすことができる。
【0022】実施の形態3.図4はこの発明の実施の形
態3による計算機システム装置を示すブロック構成図で
あり、図において、19はフラッシュEEPROM(第
3のメモリ)であり、各種ハードウェアに対応してそれ
らハードウェアの異常時に初期化処理を停止するか継続
するかを予め設定された初期化処理制御テーブル19a
を記憶するものである。その他の構成は、実施の形態1
と同様なのでその重複する説明を省略する。
態3による計算機システム装置を示すブロック構成図で
あり、図において、19はフラッシュEEPROM(第
3のメモリ)であり、各種ハードウェアに対応してそれ
らハードウェアの異常時に初期化処理を停止するか継続
するかを予め設定された初期化処理制御テーブル19a
を記憶するものである。その他の構成は、実施の形態1
と同様なのでその重複する説明を省略する。
【0023】次に動作について説明する。この実施の形
態3では、フラッシュEEPROM19を設け、その格
納情報として、初期化処理プログラム12aに基づくマ
イクロプロセッサ11がハードウェアの異常を検出した
際、以後の初期化処理を続行するかを各ハードウェア毎
に定義した初期化処理制御テーブル19aを設けるもの
である。図5は初期化処理制御テーブルを示す概念図で
あり、各ハードウェア毎にそれらハードウェアの異常時
に初期化処理を停止するか継続するかを予めエラー発生
許可フラグにより設定されたものである。
態3では、フラッシュEEPROM19を設け、その格
納情報として、初期化処理プログラム12aに基づくマ
イクロプロセッサ11がハードウェアの異常を検出した
際、以後の初期化処理を続行するかを各ハードウェア毎
に定義した初期化処理制御テーブル19aを設けるもの
である。図5は初期化処理制御テーブルを示す概念図で
あり、各ハードウェア毎にそれらハードウェアの異常時
に初期化処理を停止するか継続するかを予めエラー発生
許可フラグにより設定されたものである。
【0024】以上のように、この実施の形態3によれ
ば、初期化処理制御テーブル19aをフラッシュEEP
ROM19に設けることにより、オペレーティングシス
テムが処理を実行する際、または、オペレーティングシ
ステム以降のアプリケーションシステムが処理を実行す
る際に、各システムで最低限必要とするまたは依存する
ハードウェアに対する故障情報の参照/判定処理を無く
すことが可能となり、また、初期化処理プログラム12
aも各計算機システム装置1毎の処理形態をこの初期化
処理制御テーブル19aによって定義することができる
ため、オペレーティングシステム、アプリケーションプ
ログラムおよび初期化処理プログラム12aに汎用性を
持たせることが可能となり、初期化処理プログラム12
aの管理/保守を容易にすることができる。
ば、初期化処理制御テーブル19aをフラッシュEEP
ROM19に設けることにより、オペレーティングシス
テムが処理を実行する際、または、オペレーティングシ
ステム以降のアプリケーションシステムが処理を実行す
る際に、各システムで最低限必要とするまたは依存する
ハードウェアに対する故障情報の参照/判定処理を無く
すことが可能となり、また、初期化処理プログラム12
aも各計算機システム装置1毎の処理形態をこの初期化
処理制御テーブル19aによって定義することができる
ため、オペレーティングシステム、アプリケーションプ
ログラムおよび初期化処理プログラム12aに汎用性を
持たせることが可能となり、初期化処理プログラム12
aの管理/保守を容易にすることができる。
【0025】実施の形態4.図6はこの発明の実施の形
態4による計算機システム装置を示すブロック構成図で
あり、この実施の形態4は、実施の形態2で示したよう
に、異常情報テーブル18aを不揮発性メモリ18に記
憶し、また、実施の形態3で示したように、初期化処理
制御テーブル19aをフラッシュEEPROM19に記
憶したものである。その他の構成は、実施の形態2およ
び実施の形態3と同様なのでその重複する説明を省略す
る。
態4による計算機システム装置を示すブロック構成図で
あり、この実施の形態4は、実施の形態2で示したよう
に、異常情報テーブル18aを不揮発性メモリ18に記
憶し、また、実施の形態3で示したように、初期化処理
制御テーブル19aをフラッシュEEPROM19に記
憶したものである。その他の構成は、実施の形態2およ
び実施の形態3と同様なのでその重複する説明を省略す
る。
【0026】以上のように、この実施の形態4によれ
ば、異常情報テーブル18aを不揮発性メモリ18に設
け、初期化処理制御テーブル19aをフラッシュEEP
ROM19に設けることにより、実施の形態2に加えて
実施の形態3の効果を奏することができる。
ば、異常情報テーブル18aを不揮発性メモリ18に設
け、初期化処理制御テーブル19aをフラッシュEEP
ROM19に設けることにより、実施の形態2に加えて
実施の形態3の効果を奏することができる。
【0027】
【発明の効果】以上のように、この発明によれば、最低
限オペレーティングシステムが動作するためのハードウ
ェアが正常であればそのまま初期化処理を継続してオペ
レーティングシステムヘの移行を行うことができる。ま
た、異常情報テーブルを参照することにより、ハードウ
ェアの異常箇所の特定が容易に行える効果が得られる。
限オペレーティングシステムが動作するためのハードウ
ェアが正常であればそのまま初期化処理を継続してオペ
レーティングシステムヘの移行を行うことができる。ま
た、異常情報テーブルを参照することにより、ハードウ
ェアの異常箇所の特定が容易に行える効果が得られる。
【0028】この発明によれば、最低限オペレーティン
グシステムが動作するためのハードウェアが正常であれ
ばそのまま初期化処理を継続してオペレーティングシス
テムヘの移行を行うことができる。また、異常情報テー
ブルを参照することにより、入出力制御回路の異常箇所
の特定が容易に行える効果が得られる。
グシステムが動作するためのハードウェアが正常であれ
ばそのまま初期化処理を継続してオペレーティングシス
テムヘの移行を行うことができる。また、異常情報テー
ブルを参照することにより、入出力制御回路の異常箇所
の特定が容易に行える効果が得られる。
【0029】この発明によれば、計算機システム装置の
電源断またはリセットによってもその異常情報が保持さ
れるため、過去の異常情報を把握することができ、異常
時の情報量を増やすことができ、異常解析に役立たせる
ことができる効果が得られる。
電源断またはリセットによってもその異常情報が保持さ
れるため、過去の異常情報を把握することができ、異常
時の情報量を増やすことができ、異常解析に役立たせる
ことができる効果が得られる。
【0030】この発明によれば、オペレーティングシス
テムが処理を実行する際に、最低限必要とするまたは依
存するハードウェアに対する異常情報の参照/判定処理
を無くすことが可能となり、また、初期化処理プログラ
ムも各計算機システム装置毎の処理形態を初期化処理制
御テーブルによって定義することができるため、オペレ
ーティングシステムおよび初期化処理プログラムに汎用
性を持たせることが可能となり、初期化処理プログラム
の管理/保守を容易にすることができる効果が得られ
る。
テムが処理を実行する際に、最低限必要とするまたは依
存するハードウェアに対する異常情報の参照/判定処理
を無くすことが可能となり、また、初期化処理プログラ
ムも各計算機システム装置毎の処理形態を初期化処理制
御テーブルによって定義することができるため、オペレ
ーティングシステムおよび初期化処理プログラムに汎用
性を持たせることが可能となり、初期化処理プログラム
の管理/保守を容易にすることができる効果が得られ
る。
【0031】この発明によれば、計算機システム装置の
電源断またはリセットによってもその異常情報が保持さ
れるため、過去の異常情報を把握することができ、異常
時の情報量を増やすことができ、異常解析に役立たせる
ことができる。また、オペレーティングシステムが処理
を実行する際に、最低限必要とするまたは依存するハー
ドウェアに対する異常情報の参照/判定処理を無くすこ
とが可能となり、また、初期化処理プログラムも各計算
機システム装置毎の処理形態をこの初期化処理制御テー
ブルによって定義することができるため、オペレーティ
ングシステムおよび初期化処理プログラムに汎用性を持
たせることが可能となり、初期化処理プログラムの管理
/保守を容易にすることができる効果が得られる。
電源断またはリセットによってもその異常情報が保持さ
れるため、過去の異常情報を把握することができ、異常
時の情報量を増やすことができ、異常解析に役立たせる
ことができる。また、オペレーティングシステムが処理
を実行する際に、最低限必要とするまたは依存するハー
ドウェアに対する異常情報の参照/判定処理を無くすこ
とが可能となり、また、初期化処理プログラムも各計算
機システム装置毎の処理形態をこの初期化処理制御テー
ブルによって定義することができるため、オペレーティ
ングシステムおよび初期化処理プログラムに汎用性を持
たせることが可能となり、初期化処理プログラムの管理
/保守を容易にすることができる効果が得られる。
【図1】 この発明の実施の形態1による計算機システ
ム装置を示すブロック構成図である。
ム装置を示すブロック構成図である。
【図2】 異常情報テーブルを示す概念図である。
【図3】 この発明の実施の形態2による計算機システ
ム装置を示すブロック構成図である。
ム装置を示すブロック構成図である。
【図4】 この発明の実施の形態3による計算機システ
ム装置を示すブロック構成図である。
ム装置を示すブロック構成図である。
【図5】 初期化処理制御テーブルを示す概念図であ
る。
る。
【図6】 この発明の実施の形態4による計算機システ
ム装置を示すブロック構成図である。
ム装置を示すブロック構成図である。
【図7】 従来の計算機システム装置を示すブロック構
成図である。
成図である。
1 計算機システム装置、11 マイクロプロセッサ
(ハードウェア)、12ROM(第1のメモリ)、12
a 初期化処理プログラム、13 メモリ(第2のメモ
リ)、13a,18a 異常情報テーブル、14 入出
力バス制御回路(ハードウェア)、15a,15b 入
出力制御回路(ハードウェア)、16,17 入出力デ
バイス、18 不揮発性メモリ(第2のメモリ)、19
フラッシュEEPROM(第3のメモリ)、19a
初期化処理制御テーブル。
(ハードウェア)、12ROM(第1のメモリ)、12
a 初期化処理プログラム、13 メモリ(第2のメモ
リ)、13a,18a 異常情報テーブル、14 入出
力バス制御回路(ハードウェア)、15a,15b 入
出力制御回路(ハードウェア)、16,17 入出力デ
バイス、18 不揮発性メモリ(第2のメモリ)、19
フラッシュEEPROM(第3のメモリ)、19a
初期化処理制御テーブル。
Claims (5)
- 【請求項1】 各種ハードウェアの初期化処理を行う初
期化処理プログラムを記憶した第1のメモリと、その初
期化処理プログラムに基づく初期化処理時に、異常が検
出されたハードウェアとその異常情報とを格納する異常
情報テーブルを記憶した第2のメモリと、上記初期化処
理プログラムに基づいて各種ハードウェアの初期化処理
を行い、異常が検出されたハードウェアとそのハードウ
ェアに対応した異常情報とを上記異常情報テーブルに格
納し、最低限オペレーティングシステムが動作するため
のハードウェアが正常であればそのまま初期化処理を継
続してオペレーティングシステムヘの移行を行うマイク
ロプロセッサとを備えた計算機システム装置。 - 【請求項2】 マイクロプロセッサの処理により入出力
デバイスを制御する複数の入出力制御回路と、上記マイ
クロプロセッサおよび上記複数の入出力制御回路の初期
化処理を行う初期化処理プログラムを記憶した第1のメ
モリと、その初期化処理プログラムに基づく初期化処理
時に、異常が検出された入出力制御回路とその異常情報
とを格納する異常情報テーブルを記憶した第2のメモリ
とを備え、上記マイクロプロセッサは、上記初期化処理
プログラムに基づいてそのマイクロプロセッサ自身およ
び上記複数の入出力制御回路の初期化処理を行い、異常
が検出された入出力制御回路とその入出力制御回路に対
応した異常情報とを上記異常情報テーブルに格納し、最
低限オペレーティングシステムが動作するためのマイク
ロプロセッサ自身および入出力制御回路が正常であれば
そのまま初期化処理を継続してオペレーティングシステ
ムヘの移行を行うことを特徴とする計算機システム装
置。 - 【請求項3】 第2のメモリは、不揮発性メモリである
ことを特徴とする請求項1または請求項2記載の計算機
システム装置。 - 【請求項4】 最低限オペレーティングシステムが動作
するために正常であることが必要となるハードウェアに
基づいて、各種ハードウェアに対応してそれらハードウ
ェアの異常時に初期化処理を停止するか継続するかを予
め設定された初期化処理制御テーブルを記憶した第3の
メモリを備え、マイクロプロセッサは、初期化処理のハ
ードウェアの異常時に上記初期化処理制御テーブルに基
づいて初期化処理を停止するか継続するかを決定するこ
とを特徴とする請求項1記載の計算機システム装置。 - 【請求項5】 マイクロプロセッサの処理により入出力
デバイスを制御する複数の入出力制御回路と、上記マイ
クロプロセッサおよび上記複数の入出力制御回路の初期
化処理を行う初期化処理プログラムを記憶した第1のメ
モリと、不揮発性メモリにより形成され、上記初期化処
理プログラムに基づく初期化処理時に、異常が検出され
た入出力制御回路とその異常情報とを格納する異常情報
テーブルを記憶した第2のメモリと、最低限オペレーテ
ィングシステムが動作するために正常であることが必要
となる上記複数の入出力制御回路に基づいて、それら複
数の入出力制御回路に対応してそれら複数の入出力制御
回路の異常時に初期化処理を停止するか継続するかを予
め設定された初期化処理制御テーブルを記憶した第3の
メモリとを備え、上記マイクロプロセッサは、上記初期
化処理プログラムに基づいてそのマイクロプロセッサ自
身および上記複数の入出力制御回路の初期化処理を行
い、異常が検出された入出力制御回路とその入出力制御
回路に対応した異常情報とを上記異常情報テーブルに格
納すると共に、上記初期化処理制御テーブルからその入
出力制御回路の異常により初期化処理を停止するか継続
するかを決定することを特徴とする計算機システム装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10060138A JPH11259332A (ja) | 1998-03-11 | 1998-03-11 | 計算機システム装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10060138A JPH11259332A (ja) | 1998-03-11 | 1998-03-11 | 計算機システム装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11259332A true JPH11259332A (ja) | 1999-09-24 |
Family
ID=13133492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10060138A Pending JPH11259332A (ja) | 1998-03-11 | 1998-03-11 | 計算機システム装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11259332A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013049242A (ja) * | 2011-08-31 | 2013-03-14 | Toshiba Tec Corp | 電子機器及びプログラム |
-
1998
- 1998-03-11 JP JP10060138A patent/JPH11259332A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013049242A (ja) * | 2011-08-31 | 2013-03-14 | Toshiba Tec Corp | 電子機器及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6880113B2 (en) | Conditional hardware scan dump data capture | |
US6502208B1 (en) | Method and system for check stop error handling | |
US6336185B1 (en) | Use of other processors during BIOS boot sequence to minimize boot time | |
US6449735B1 (en) | Method and apparatus for providing improved diagnostic functions in a computer system | |
US6161177A (en) | Method for selecting, detecting and/or reprogramming system BIOS in a computer system | |
JP3447404B2 (ja) | マルチプロセッサシステム | |
US6763456B1 (en) | Self correcting server with automatic error handling | |
US8595552B2 (en) | Reset method and monitoring apparatus | |
EP2175372B1 (en) | Computer apparatus and processor diagnostic method | |
US6725396B2 (en) | Identifying field replaceable units responsible for faults detected with processor timeouts utilizing IPL boot progress indicator status | |
US7225327B1 (en) | Method, system, software, and processor for initializing information systems operating in headless and non-headless environments | |
US7631224B2 (en) | Program, method, and mechanism for taking panic dump | |
JP2010086364A (ja) | 情報処理装置、動作状態監視装置および方法 | |
JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
US6393558B1 (en) | Peripheral component interconnect (PCI) card for selectively processing a PCI bus reset signal and method for resetting the PCI card | |
JPH11259332A (ja) | 計算機システム装置 | |
US20030226057A1 (en) | Apparatus and methods for switching hardware operation configurations | |
JP2679575B2 (ja) | 入出力チャネルの障害処理システム | |
JP2002229811A (ja) | 論理分割システムの制御方法 | |
US7895493B2 (en) | Bus failure management method and system | |
US7069471B2 (en) | System PROM integrity checker | |
JP3060376U (ja) | メモリ装置 | |
JP2001051854A (ja) | 情報管理システム | |
CN112596989A (zh) | 一种硬盘故障通知方法、装置以及诊断*** | |
JPH0553934A (ja) | バスライン監視方式 |