JPH1127110A - 周波数逓倍回路 - Google Patents
周波数逓倍回路Info
- Publication number
- JPH1127110A JPH1127110A JP17800497A JP17800497A JPH1127110A JP H1127110 A JPH1127110 A JP H1127110A JP 17800497 A JP17800497 A JP 17800497A JP 17800497 A JP17800497 A JP 17800497A JP H1127110 A JPH1127110 A JP H1127110A
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- frequency
- circuit
- phase
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 230000010363 phase shift Effects 0.000 claims description 37
- 239000000872 buffer Substances 0.000 abstract description 51
- 230000010354 integration Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 入力パルス信号のデューティ比が劣化してい
ても、出力パルス信号の周波数を、正確に入力パルス信
号の周波数の所定倍にする。 【解決手段】 入力パルス信号のデューティ比をデュー
ティ補償手段によって所定のデューティ比になるように
補償した後、移相手段及び一致不一致検出手段の協働に
よる周波数2逓倍処理を行う 。
ても、出力パルス信号の周波数を、正確に入力パルス信
号の周波数の所定倍にする。 【解決手段】 入力パルス信号のデューティ比をデュー
ティ補償手段によって所定のデューティ比になるように
補償した後、移相手段及び一致不一致検出手段の協働に
よる周波数2逓倍処理を行う 。
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入力パルス信号
を、その周波数の2n (nは自然数)倍の周波数を有す
るパルス信号に変換する周波数逓倍回路に関し、例え
ば、デジタル通信システムにおけるクロック信号の周波
数を逓倍する回路に適用し得るものである。
を、その周波数の2n (nは自然数)倍の周波数を有す
るパルス信号に変換する周波数逓倍回路に関し、例え
ば、デジタル通信システムにおけるクロック信号の周波
数を逓倍する回路に適用し得るものである。
【0002】
【従来の技術】この種の従来の周波数逓倍回路は、入力
パルス信号(例えば、デューティ比は50%)を、原信
号と、ほぼ1/4周期だけ遅延させた信号とに分岐し、
それら両分岐信号の排他的論理和(以下、EX−ORと
称する)をとることにより、入力パルス信号の2倍の周
波数を有するパルス信号を得るものであった。
パルス信号(例えば、デューティ比は50%)を、原信
号と、ほぼ1/4周期だけ遅延させた信号とに分岐し、
それら両分岐信号の排他的論理和(以下、EX−ORと
称する)をとることにより、入力パルス信号の2倍の周
波数を有するパルス信号を得るものであった。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
周波数逓倍回路においては、入力パルス信号のデューテ
ィ比が劣化している場合には、出力パルス信号の周波数
が、入力パルス信号の2倍の周波数になる保証がないと
いう課題があり、実用的ではなかった。
周波数逓倍回路においては、入力パルス信号のデューテ
ィ比が劣化している場合には、出力パルス信号の周波数
が、入力パルス信号の2倍の周波数になる保証がないと
いう課題があり、実用的ではなかった。
【0004】なお、周波数2逓倍回路を縦続に接続させ
ることにより、入力パルス信号の周波数の2n 倍の周波
数を有する出力パルス信号を形成する周波数逓倍回路も
あるが、この回路においても、入力パルス信号のデュー
ティ比が劣化している場合に、出力パルス信号の周波数
が、入力パルス信号の2倍の周波数になる保証がないと
いう課題が同様に生じている。
ることにより、入力パルス信号の周波数の2n 倍の周波
数を有する出力パルス信号を形成する周波数逓倍回路も
あるが、この回路においても、入力パルス信号のデュー
ティ比が劣化している場合に、出力パルス信号の周波数
が、入力パルス信号の2倍の周波数になる保証がないと
いう課題が同様に生じている。
【0005】そのため、出力パルス信号の周波数が、入
力パルス信号の周波数の正確に所定倍にすることができ
る周波数逓倍回路が求められている。
力パルス信号の周波数の正確に所定倍にすることができ
る周波数逓倍回路が求められている。
【0006】また、従来の周波数逓倍回路においては、
出力パルス信号の周波数は入力パルス信号の周波数の所
定倍になるが、出力パルス信号の他の特性(位相やデュ
ーティ比など)を任意に可変できる構成にはなっておら
ず、その適用回路が限定されるという課題もあった。
出力パルス信号の周波数は入力パルス信号の周波数の所
定倍になるが、出力パルス信号の他の特性(位相やデュ
ーティ比など)を任意に可変できる構成にはなっておら
ず、その適用回路が限定されるという課題もあった。
【0007】そのため、出力パルス信号の周波数以外の
特性を任意に可変できる周波数逓倍回路が求められてい
る。
特性を任意に可変できる周波数逓倍回路が求められてい
る。
【0008】
【課題を解決するための手段】かかる課題を解決するた
め、第1の本発明は、入力パルス信号の周波数の2倍の
周波数を有する出力パルス信号を形成する周波数逓倍回
路において、(1)入力パルス信号のデューティ比を所
定のデューティ比になるように補償するデューティ補償
手段と、(2)このデューティ補償手段から出力された
パルス信号を2分岐し、両分岐パルス信号間に所定の位
相差を付与する移相手段と、(3)この移相手段からの
2個のパルス信号の論理レベルの一致不一致を表すパル
ス信号を形成する一致不一致検出手段とを有することを
特徴とする。
め、第1の本発明は、入力パルス信号の周波数の2倍の
周波数を有する出力パルス信号を形成する周波数逓倍回
路において、(1)入力パルス信号のデューティ比を所
定のデューティ比になるように補償するデューティ補償
手段と、(2)このデューティ補償手段から出力された
パルス信号を2分岐し、両分岐パルス信号間に所定の位
相差を付与する移相手段と、(3)この移相手段からの
2個のパルス信号の論理レベルの一致不一致を表すパル
ス信号を形成する一致不一致検出手段とを有することを
特徴とする。
【0009】また、第2の本発明は、入力パルス信号の
周波数の2倍の周波数を有する出力パルス信号を形成す
る周波数2逓倍回路を複数縦続接続し、入力パルス信号
の周波数の所定倍の周波数を有する出力パルス信号を形
成する周波数逓倍回路において、(A)少なくとも1段
目の上記周波数2逓倍回路が、(A−1)入力パルス信
号のデューティ比を所定のデューティ比になるように補
償するデューティ補償手段と、(A−2)このデューテ
ィ補償手段から出力されたパルス信号を2分岐し、両分
岐パルス信号間に所定の位相差を付与する移相手段と、
(A−3)この移相手段からの2個のパルス信号の論理
レベルの一致不一致を表すパルス信号を形成する一致不
一致検出手段とでなることを特徴とする。
周波数の2倍の周波数を有する出力パルス信号を形成す
る周波数2逓倍回路を複数縦続接続し、入力パルス信号
の周波数の所定倍の周波数を有する出力パルス信号を形
成する周波数逓倍回路において、(A)少なくとも1段
目の上記周波数2逓倍回路が、(A−1)入力パルス信
号のデューティ比を所定のデューティ比になるように補
償するデューティ補償手段と、(A−2)このデューテ
ィ補償手段から出力されたパルス信号を2分岐し、両分
岐パルス信号間に所定の位相差を付与する移相手段と、
(A−3)この移相手段からの2個のパルス信号の論理
レベルの一致不一致を表すパルス信号を形成する一致不
一致検出手段とでなることを特徴とする。
【0010】さらに、第3の本発明は、入力パルス信号
を2分岐し、両分岐パルス信号間に所定の位相差を付与
する移相手段と、この移相手段からの2個のパルス信号
の論理レベルの一致不一致を表すパルス信号を形成する
一致不一致検出手段とを有する周波数逓倍回路におい
て、上記移相手段が、両分岐パルス信号間に付与する所
定の位相差を可変できる可変移相手段であることを特徴
とする。
を2分岐し、両分岐パルス信号間に所定の位相差を付与
する移相手段と、この移相手段からの2個のパルス信号
の論理レベルの一致不一致を表すパルス信号を形成する
一致不一致検出手段とを有する周波数逓倍回路におい
て、上記移相手段が、両分岐パルス信号間に付与する所
定の位相差を可変できる可変移相手段であることを特徴
とする。
【0011】さらにまた、第4の本発明は、入力パルス
信号を2分岐し、両分岐パルス信号間に所定の位相差を
付与する移相手段と、この移相手段からの2個のパルス
信号の論理レベルの一致不一致を表すパルス信号を形成
する一致不一致検出手段とを有する周波数逓倍回路にお
いて、上記移相手段の入力段に、入力パルス信号を移相
させる可変移相手段を有することを特徴とする。
信号を2分岐し、両分岐パルス信号間に所定の位相差を
付与する移相手段と、この移相手段からの2個のパルス
信号の論理レベルの一致不一致を表すパルス信号を形成
する一致不一致検出手段とを有する周波数逓倍回路にお
いて、上記移相手段の入力段に、入力パルス信号を移相
させる可変移相手段を有することを特徴とする。
【0012】
(A)第1の実施形態 以下、本発明による周波数逓倍回路の第1の実施形態を
図面を参照しながら詳述する。この第1の実施形態の周
波数逓倍回路は、周波数2逓倍回路である。ここで、図
1が、この第1の実施形態の周波数逓倍回路の構成を示
すブロック図である。
図面を参照しながら詳述する。この第1の実施形態の周
波数逓倍回路は、周波数2逓倍回路である。ここで、図
1が、この第1の実施形態の周波数逓倍回路の構成を示
すブロック図である。
【0013】図1において、第1の実施形態の周波数逓
倍回路は、デューティ補償回路10、反転バッファ1及
びEX−ORゲート2から構成されている。
倍回路は、デューティ補償回路10、反転バッファ1及
びEX−ORゲート2から構成されている。
【0014】デューティ補償回路10には、信号入力端
子から入力されたパルス信号が与えられる。この入力パ
ルス信号は、例えば、基本的にはデューティ比が50%
であることを意図されているものであるが、現実の入力
パルス信号のデューティ比が50%になっているとは限
らないものである。
子から入力されたパルス信号が与えられる。この入力パ
ルス信号は、例えば、基本的にはデューティ比が50%
であることを意図されているものであるが、現実の入力
パルス信号のデューティ比が50%になっているとは限
らないものである。
【0015】デューティ補償回路10は、入力パルス信
号のデューティ比が所定のものとなっていない場合で
も、所定のデューティ比を有するパルス信号に変換して
出力するものである。
号のデューティ比が所定のものとなっていない場合で
も、所定のデューティ比を有するパルス信号に変換して
出力するものである。
【0016】反転バッファ1は移相手段として設けられ
たものであり、デューティ補償回路10から出力された
パルス信号を1/4周期だけ遅延させるものである。な
お、正確には、1/4周期の遅延は、EX−ORゲート
2の応答特性を含めて達成されるものである。
たものであり、デューティ補償回路10から出力された
パルス信号を1/4周期だけ遅延させるものである。な
お、正確には、1/4周期の遅延は、EX−ORゲート
2の応答特性を含めて達成されるものである。
【0017】EX−ORゲート2は一致不一致検出手段
として設けられたものであり、デューティ補償回路10
から出力されたパルス信号と、それを1/4周期だけ遅
延させた反転バッファ1からのパルス信号とのEX−O
Rをとって出力端子から周波数逓倍パルス信号として出
力させるものである。
として設けられたものであり、デューティ補償回路10
から出力されたパルス信号と、それを1/4周期だけ遅
延させた反転バッファ1からのパルス信号とのEX−O
Rをとって出力端子から周波数逓倍パルス信号として出
力させるものである。
【0018】すなわち、デューティ補償回路10によっ
て、入力パルス信号のデューティ比を補償した後は、従
来と同様にして、周波数を2逓倍している。
て、入力パルス信号のデューティ比を補償した後は、従
来と同様にして、周波数を2逓倍している。
【0019】従来と同様な移相手段(反転バッファ1)
及び一致不一致検出手段(EX−ORゲート2)に加え
て新たに設けられたデューティ補償回路10は、詳細に
は、積分回路11、直流除去コンデンサ12、反転バッ
ファ13、平均値検出回路14、直流電圧発生回路1
5、比較器16及びバイアス用の抵抗17から構成され
ている。
及び一致不一致検出手段(EX−ORゲート2)に加え
て新たに設けられたデューティ補償回路10は、詳細に
は、積分回路11、直流除去コンデンサ12、反転バッ
ファ13、平均値検出回路14、直流電圧発生回路1
5、比較器16及びバイアス用の抵抗17から構成され
ている。
【0020】積分回路11は、入力パルス信号の立ち上
がりエッジや立ち下がりエッジをなまらせるような時定
数で充放電するものである。例えば、図2(A)に示す
ような入力パルス信号は、この積分回路11を介するこ
とにより、エッジ部分が滑らかになったパルス信号(図
2(B1)及び(B2)の模式的な波形参照;なお、図
2(B1)及び(B2)は反転バッファ13への入力波
形を示している)に変換される。なお、この積分回路1
1の機能によって、入力パルス信号における高周波ノイ
ズも除去される。
がりエッジや立ち下がりエッジをなまらせるような時定
数で充放電するものである。例えば、図2(A)に示す
ような入力パルス信号は、この積分回路11を介するこ
とにより、エッジ部分が滑らかになったパルス信号(図
2(B1)及び(B2)の模式的な波形参照;なお、図
2(B1)及び(B2)は反転バッファ13への入力波
形を示している)に変換される。なお、この積分回路1
1の機能によって、入力パルス信号における高周波ノイ
ズも除去される。
【0021】直流除去コンデンサ12は、後述する抵抗
17を介した直流電圧DCの印加に備えて、積分回路1
1から出力されたパルス信号における直流成分を除去す
るものである。
17を介した直流電圧DCの印加に備えて、積分回路1
1から出力されたパルス信号における直流成分を除去す
るものである。
【0022】反転バッファ13には、直流除去コンデン
サ12からの直流成分が除去されたパルス信号に対し
て、抵抗17を介した直流電圧DCが印加された図2
(B1)又は図2(B2)に示すようなパルス信号が入
力される。
サ12からの直流成分が除去されたパルス信号に対し
て、抵抗17を介した直流電圧DCが印加された図2
(B1)又は図2(B2)に示すようなパルス信号が入
力される。
【0023】反転バッファ13は、エッジ部分がなまっ
ているパルス信号を波形整形するものとして機能する。
すなわち、反転バッファ13は、入力パルス信号のレベ
ルが、自己の反転応答電圧(識別レベル)THを横切っ
たときに、自己から出力されるパルス信号の論理レベル
を反転するものである。
ているパルス信号を波形整形するものとして機能する。
すなわち、反転バッファ13は、入力パルス信号のレベ
ルが、自己の反転応答電圧(識別レベル)THを横切っ
たときに、自己から出力されるパルス信号の論理レベル
を反転するものである。
【0024】ここで、図2(B1)に示すように、入力
パルス信号の直流レベルDCが反転応答電圧THに遠い
場合には、図2(C1)に示すようなデューティ比が大
きいパルス信号が反転バッファ13から出力され、一
方、図2(B2)に示すように、入力パルス信号の直流
レベルDCが反転応答電圧THに近い場合には、図2
(C2)に示すようなデューティ比が小さいパルス信号
が反転バッファ13から出力される。すなわち、反転バ
ッファ13に与えるエッジ部分がなまったパルス信号の
直流レベルDCを変えれば、反転バッファ13から出力
される波形整形後のパルス信号のデューティ比も変化す
る。
パルス信号の直流レベルDCが反転応答電圧THに遠い
場合には、図2(C1)に示すようなデューティ比が大
きいパルス信号が反転バッファ13から出力され、一
方、図2(B2)に示すように、入力パルス信号の直流
レベルDCが反転応答電圧THに近い場合には、図2
(C2)に示すようなデューティ比が小さいパルス信号
が反転バッファ13から出力される。すなわち、反転バ
ッファ13に与えるエッジ部分がなまったパルス信号の
直流レベルDCを変えれば、反転バッファ13から出力
される波形整形後のパルス信号のデューティ比も変化す
る。
【0025】反転バッファ13から出力されたパルス信
号は、上述した移相手段としての反転バッファ1や一致
不一致検出手段としてのEX−ORゲート2に与えられ
ると共に、平均値検出回路14にも与えられる。
号は、上述した移相手段としての反転バッファ1や一致
不一致検出手段としてのEX−ORゲート2に与えられ
ると共に、平均値検出回路14にも与えられる。
【0026】平均値検出回路14は、反転バッファ13
から出力されたパルス信号の平均値レベルを検出するも
のであり、検出した平均値レベル(直流電圧)を比較器
16に与えるものである。
から出力されたパルス信号の平均値レベルを検出するも
のであり、検出した平均値レベル(直流電圧)を比較器
16に与えるものである。
【0027】ここで、反転バッファ13から出力された
パルス信号のデューティ比が大きければ、平均値検出回
路14が検出した平均値レベルは大きくなり、これに対
して、反転バッファ13から出力されたパルス信号のデ
ューティ比が小さければ、平均値検出回路14が検出し
た平均値レベルは小さくなる。
パルス信号のデューティ比が大きければ、平均値検出回
路14が検出した平均値レベルは大きくなり、これに対
して、反転バッファ13から出力されたパルス信号のデ
ューティ比が小さければ、平均値検出回路14が検出し
た平均値レベルは小さくなる。
【0028】直流電圧発生回路15は、当該周波数逓倍
回路への入力パルス信号に期待されているデューティ比
(例えば50%)と等しいパルス信号が平均値検出回路
14に入力されたと仮定した場合に平均値検出回路14
から出力される平均値レベルと等しいレベルの基準直流
電圧を発生して比較器16に与えるものである。
回路への入力パルス信号に期待されているデューティ比
(例えば50%)と等しいパルス信号が平均値検出回路
14に入力されたと仮定した場合に平均値検出回路14
から出力される平均値レベルと等しいレベルの基準直流
電圧を発生して比較器16に与えるものである。
【0029】比較器16は、平均値検出回路14が検出
した平均値レベルと、直流電圧発生回路15から出力さ
れた基準直流電圧とを比較し、その差分に応じた直流電
圧DCを形成して、バイアス用の抵抗17を介して反転
バッファ13の入力端子側に印加させるものである。
した平均値レベルと、直流電圧発生回路15から出力さ
れた基準直流電圧とを比較し、その差分に応じた直流電
圧DCを形成して、バイアス用の抵抗17を介して反転
バッファ13の入力端子側に印加させるものである。
【0030】例えば、反転バッファ13から出力された
パルス信号のデューティ比が大きくて平均値検出回路1
4からの平均値レベルが基準直流電圧より大きいときに
は、比較器16からは今までよりも大きな直流電圧DC
が出力され、反転バッファ13から出力されるパルス信
号のデューティ比を小さくさせる。この変化は、例え
ば、図2(B1)及び(C1)に示した状態から、図2
(B2)及び(C2)に示した状態へ向かう方向への変
化である。
パルス信号のデューティ比が大きくて平均値検出回路1
4からの平均値レベルが基準直流電圧より大きいときに
は、比較器16からは今までよりも大きな直流電圧DC
が出力され、反転バッファ13から出力されるパルス信
号のデューティ比を小さくさせる。この変化は、例え
ば、図2(B1)及び(C1)に示した状態から、図2
(B2)及び(C2)に示した状態へ向かう方向への変
化である。
【0031】また、例えば、反転バッファ13から出力
されたパルス信号のデューティ比が小さくて平均値検出
回路14からの平均値レベルが基準直流電圧より小さい
ときには、比較器16からは今までよりも小さな直流電
圧DCが出力され、反転バッファ13から出力されるパ
ルス信号のデューティ比を大きくさせる。この変化は、
例えば、図2(B2)及び(C2)に示した状態から、
図2(B1)及び(C1)に示した状態へ向かう方向へ
の変化である。
されたパルス信号のデューティ比が小さくて平均値検出
回路14からの平均値レベルが基準直流電圧より小さい
ときには、比較器16からは今までよりも小さな直流電
圧DCが出力され、反転バッファ13から出力されるパ
ルス信号のデューティ比を大きくさせる。この変化は、
例えば、図2(B2)及び(C2)に示した状態から、
図2(B1)及び(C1)に示した状態へ向かう方向へ
の変化である。
【0032】このような反転バッファ13、平均値検出
回路14、直流電圧発生回路15、比較器16及びバイ
アス用抵抗17でなるデューティ補償ループの動作によ
り、当該周波数逓倍回路への入力パルス信号のデューテ
ィ比が所定のものと異なっていても、平均値検出回路1
4からの平均値レベルが基準直流電圧に等しくなったと
ころで安定するようになり、すなわち、反転バッファ1
3から出力されるパルス信号のデューティ比が所定のも
のとなるようになる。
回路14、直流電圧発生回路15、比較器16及びバイ
アス用抵抗17でなるデューティ補償ループの動作によ
り、当該周波数逓倍回路への入力パルス信号のデューテ
ィ比が所定のものと異なっていても、平均値検出回路1
4からの平均値レベルが基準直流電圧に等しくなったと
ころで安定するようになり、すなわち、反転バッファ1
3から出力されるパルス信号のデューティ比が所定のも
のとなるようになる。
【0033】このようにデューティ比が補償されたパル
ス信号が、上述したように、移相手段としての反転バッ
ファ1や一致不一致検出手段としてのEX−ORゲート
2に与えられる。
ス信号が、上述したように、移相手段としての反転バッ
ファ1や一致不一致検出手段としてのEX−ORゲート
2に与えられる。
【0034】第1の実施形態の周波数逓倍回路によれ
ば、パルス信号の周波数を2逓倍する動作を直接行う移
相手段(反転バッファ1)及び一致不一致検出手段(E
X−ORゲート2)の構成部分に、デューティ補償回路
10によってデューティ比を補償したパルス信号を入力
するようにしたので、当該周波数逓倍回路への入力パル
ス信号のデューティが劣化した場合でも、デューティ保
証ができるようになり、入力パルス信号の周波数に対し
て正確に2倍の周波数を有するパルス信号を形成するこ
とができるようになる。
ば、パルス信号の周波数を2逓倍する動作を直接行う移
相手段(反転バッファ1)及び一致不一致検出手段(E
X−ORゲート2)の構成部分に、デューティ補償回路
10によってデューティ比を補償したパルス信号を入力
するようにしたので、当該周波数逓倍回路への入力パル
ス信号のデューティが劣化した場合でも、デューティ保
証ができるようになり、入力パルス信号の周波数に対し
て正確に2倍の周波数を有するパルス信号を形成するこ
とができるようになる。
【0035】(B)第2の実施形態 次に、本発明による周波数逓倍回路の第2の実施形態を
図面を参照しながら詳述する。この第2の実施形態の周
波数逓倍回路も、周波数2逓倍回路である。
図面を参照しながら詳述する。この第2の実施形態の周
波数逓倍回路も、周波数2逓倍回路である。
【0036】ここで、図3が、この第2の実施形態の周
波数逓倍回路の構成を示すブロック図であり、上述した
第1の実施形態に係る図1との同一、対応部分には同一
符号を付して示している。
波数逓倍回路の構成を示すブロック図であり、上述した
第1の実施形態に係る図1との同一、対応部分には同一
符号を付して示している。
【0037】図3及び図1の比較から明らかなように、
第2の実施形態の周波数逓倍回路は、第1実施形態の周
波数逓倍回路の構成に加えて、移相手段を構成している
反転バッファ1の入力段に設けられた第2の積分回路3
を有するものである。第2の積分回路3及び反転バッフ
ァ1以外の構成部分は、第1の実施形態と同様に機能す
るものであるので、その説明は省略する。
第2の実施形態の周波数逓倍回路は、第1実施形態の周
波数逓倍回路の構成に加えて、移相手段を構成している
反転バッファ1の入力段に設けられた第2の積分回路3
を有するものである。第2の積分回路3及び反転バッフ
ァ1以外の構成部分は、第1の実施形態と同様に機能す
るものであるので、その説明は省略する。
【0038】第2の積分回路3及び反転バッファ1は、
可変移相手段を構成している。第2の積分回路3は、外
部からの指令により、時定数を可変できる可変積分回路
になっており、その時定数は、入力されたパルス信号の
エッジをなまらせる程度の範囲で可変できるものであ
る。例えば、第2の積分回路3として、可変抵抗を有す
るものを適用すれば良い。第2の実施形態の反転バッフ
ァ1は、所定量だけ遅延させる素子として設けられてい
るだけでなく、第2の積分回路3によってエッジ部分が
なまっているパルス信号を波形整形する機能をも担って
いる。
可変移相手段を構成している。第2の積分回路3は、外
部からの指令により、時定数を可変できる可変積分回路
になっており、その時定数は、入力されたパルス信号の
エッジをなまらせる程度の範囲で可変できるものであ
る。例えば、第2の積分回路3として、可変抵抗を有す
るものを適用すれば良い。第2の実施形態の反転バッフ
ァ1は、所定量だけ遅延させる素子として設けられてい
るだけでなく、第2の積分回路3によってエッジ部分が
なまっているパルス信号を波形整形する機能をも担って
いる。
【0039】ここで、第2の積分回路3の時定数を大き
くした場合には、反転バッファ1から出力されるパルス
信号は、第2の積分回路3に入力されるパルス信号に対
して遅延量が大きくなり、一方、第2の積分回路3の時
定数を小さくした場合には、反転バッファ1から出力さ
れるパルス信号は、第2の積分回路3に入力されるパル
ス信号に対して遅延量が小さくなる。すなわち、第2の
積分回路3及び反転バッファ1は、第2の積分回路3の
時定数を調整することにより、遅延量(移相量)を可変
できる可変移相手段を構成している。
くした場合には、反転バッファ1から出力されるパルス
信号は、第2の積分回路3に入力されるパルス信号に対
して遅延量が大きくなり、一方、第2の積分回路3の時
定数を小さくした場合には、反転バッファ1から出力さ
れるパルス信号は、第2の積分回路3に入力されるパル
ス信号に対して遅延量が小さくなる。すなわち、第2の
積分回路3及び反転バッファ1は、第2の積分回路3の
時定数を調整することにより、遅延量(移相量)を可変
できる可変移相手段を構成している。
【0040】第2の積分回路3及び反転バッファ1でな
る可変移相手段の遅延量(移相量)は、例えば、入力さ
れたパルス信号の周期の0〜1/2周期の間の範囲であ
る。正確には、EX−ORゲート2の入力応答をも含め
て入力されたパルス信号の周期の0〜1/2周期の間の
範囲である。
る可変移相手段の遅延量(移相量)は、例えば、入力さ
れたパルス信号の周期の0〜1/2周期の間の範囲であ
る。正確には、EX−ORゲート2の入力応答をも含め
て入力されたパルス信号の周期の0〜1/2周期の間の
範囲である。
【0041】第2の積分回路3及び反転バッファ1でな
る可変移相手段の遅延量(移相量)を変化させれば、E
X−ORゲート2に入力される2個のパルス信号の論理
レベルの一致期間及び不一致期間の幅も変化し、これに
より、EX−ORゲート2から出力されるパルス信号の
デューティ比が変化する。
る可変移相手段の遅延量(移相量)を変化させれば、E
X−ORゲート2に入力される2個のパルス信号の論理
レベルの一致期間及び不一致期間の幅も変化し、これに
より、EX−ORゲート2から出力されるパルス信号の
デューティ比が変化する。
【0042】上記第2の実施形態の周波数逓倍回路によ
れば、デューティ補償回路10を備えるので、第1の実
施形態と同様に、入力パルス信号の周波数に対して正確
に2倍の周波数を有するパルス信号を形成することがで
きるという効果を奏する。
れば、デューティ補償回路10を備えるので、第1の実
施形態と同様に、入力パルス信号の周波数に対して正確
に2倍の周波数を有するパルス信号を形成することがで
きるという効果を奏する。
【0043】さらに、第2の実施形態の周波数逓倍回路
によれば、可変移相手段をEX−ORゲート2の一方の
入力段に設けたので、出力パルス信号のデューティ比を
任意に設定できるという効果をを奏する。
によれば、可変移相手段をEX−ORゲート2の一方の
入力段に設けたので、出力パルス信号のデューティ比を
任意に設定できるという効果をを奏する。
【0044】(C)第3の実施形態 次に、本発明による周波数逓倍回路の第3の実施形態を
図面を参照しながら詳述する。この第3の実施形態の周
波数逓倍回路も、周波数2逓倍回路である。
図面を参照しながら詳述する。この第3の実施形態の周
波数逓倍回路も、周波数2逓倍回路である。
【0045】ここで、図4が、この第3の実施形態の周
波数逓倍回路の構成を示すブロック図であり、上述した
第2の実施形態に係る図3との同一、対応部分には同一
符号を付して示している。
波数逓倍回路の構成を示すブロック図であり、上述した
第2の実施形態に係る図3との同一、対応部分には同一
符号を付して示している。
【0046】図4及び図3の比較から明らかなように、
第3の実施形態の周波数逓倍回路は、第2の実施形態の
周波数逓倍回路の構成に加えて、第3の積分回路4及び
反転バッファ5を設けたものである。新たに設けられた
第3の積分回路4及び反転バッファ5以外の構成部分
は、第2の実施形態と同様に機能するものであるので、
その説明は省略する。
第3の実施形態の周波数逓倍回路は、第2の実施形態の
周波数逓倍回路の構成に加えて、第3の積分回路4及び
反転バッファ5を設けたものである。新たに設けられた
第3の積分回路4及び反転バッファ5以外の構成部分
は、第2の実施形態と同様に機能するものであるので、
その説明は省略する。
【0047】第3の積分回路4及び反転バッファ5はそ
れぞれ、詳述は避けるが、上述した第2の積分回路3及
び反転バッファ1とほぼ同様な動作を行うものであり、
可変移相手段を構成している。
れぞれ、詳述は避けるが、上述した第2の積分回路3及
び反転バッファ1とほぼ同様な動作を行うものであり、
可変移相手段を構成している。
【0048】この可変移相手段(4、5)は、デューテ
ィ補償回路10からのパルス信号が与えられる位置に設
けられているので、そのパルス信号の位相を任意に移相
することができる。その結果、当該周波数逓倍回路から
の出力パルス信号の位相を調整させることができる。
ィ補償回路10からのパルス信号が与えられる位置に設
けられているので、そのパルス信号の位相を任意に移相
することができる。その結果、当該周波数逓倍回路から
の出力パルス信号の位相を調整させることができる。
【0049】ここで、この可変移相手段(4、5)の移
相量を固定的に定めた場合には、当該周波数逓倍回路へ
の入力パルス信号と当該周波数逓倍回路からの出力パル
ス信号との位相差を任意に設定できる。また、この可変
移相手段(4、5)の移相量を、当該周波数逓倍回路か
らの出力パルス信号を利用する回路部分からの動的な制
御信号によって変化させた場合には、当該周波数逓倍回
路からの出力パルス信号を利用する回路部分からの位相
要求に応じることができる。
相量を固定的に定めた場合には、当該周波数逓倍回路へ
の入力パルス信号と当該周波数逓倍回路からの出力パル
ス信号との位相差を任意に設定できる。また、この可変
移相手段(4、5)の移相量を、当該周波数逓倍回路か
らの出力パルス信号を利用する回路部分からの動的な制
御信号によって変化させた場合には、当該周波数逓倍回
路からの出力パルス信号を利用する回路部分からの位相
要求に応じることができる。
【0050】この第3の実施形態の周波数逓倍回路によ
っても、第2の実施形態と同様な効果を奏する。さら
に、出力パルス信号の位相を任意に設定できるという効
果をも奏する。
っても、第2の実施形態と同様な効果を奏する。さら
に、出力パルス信号の位相を任意に設定できるという効
果をも奏する。
【0051】(D)第4の実施形態 次に、本発明による周波数逓倍回路の第4の実施形態を
図面を参照しながら詳述する。この第4の実施形態の周
波数逓倍回路も、周波数4逓倍回路である。
図面を参照しながら詳述する。この第4の実施形態の周
波数逓倍回路も、周波数4逓倍回路である。
【0052】ここで、図5が、この第4の実施形態の周
波数逓倍回路の構成を示すブロック図であり、上述した
図1、図3及び図4との同一、対応部分には対応符号を
付して示している。なお、符号末尾が「−1」の符号
は、1段目の周波数2逓倍回路の要素を示し、符号末尾
が「−2」の符号は、2段目の周波数2逓倍回路の要素
を示しており、これら符号末尾を除いた符号部分は、既
述した実施形態の同一符号を付した要素と同じ機能を担
っていることを表している。各要素単体の機能説明は、
既述した実施形態の説明で明らかであるので、その説明
は省略する。
波数逓倍回路の構成を示すブロック図であり、上述した
図1、図3及び図4との同一、対応部分には対応符号を
付して示している。なお、符号末尾が「−1」の符号
は、1段目の周波数2逓倍回路の要素を示し、符号末尾
が「−2」の符号は、2段目の周波数2逓倍回路の要素
を示しており、これら符号末尾を除いた符号部分は、既
述した実施形態の同一符号を付した要素と同じ機能を担
っていることを表している。各要素単体の機能説明は、
既述した実施形態の説明で明らかであるので、その説明
は省略する。
【0053】第4の実施形態の周波数逓倍回路は、2個
の周波数2逓倍回路100及び200を縦続接続させた
ものである。
の周波数2逓倍回路100及び200を縦続接続させた
ものである。
【0054】1段目の周波数2逓倍回路100は、上述
した第3の実施形態の構成から第2の積分回路を除去し
た構成を有する。2段目の周波数2逓倍回路200によ
るデューティ比補償を考慮すると、1段目の周波数2逓
倍回路100からのパルス信号のデューティ比が固定の
方が良いため、第2の積分回路を除去している。
した第3の実施形態の構成から第2の積分回路を除去し
た構成を有する。2段目の周波数2逓倍回路200によ
るデューティ比補償を考慮すると、1段目の周波数2逓
倍回路100からのパルス信号のデューティ比が固定の
方が良いため、第2の積分回路を除去している。
【0055】2段目の周波数2逓倍回路200は、上述
した第2の実施形態の構成をそのまま適用している。
した第2の実施形態の構成をそのまま適用している。
【0056】第4の実施形態の周波数逓倍回路では、各
段の周波数2逓倍回路100、200の周波数2逓倍処
理により、当該周波数逓倍回路への入力パルス信号の周
波数を4逓倍したパルス信号を形成している。
段の周波数2逓倍回路100、200の周波数2逓倍処
理により、当該周波数逓倍回路への入力パルス信号の周
波数を4逓倍したパルス信号を形成している。
【0057】第4の実施形態の周波数逓倍回路によれ
ば、デューティ補償回路10−1、10−2を備えるの
で、当該周波数逓倍回路への入力パルス信号のデューテ
ィが劣化した場合でも、デューティ保証ができるように
なり、入力パルス信号の周波数に対して正確に4倍の周
波数を有するパルス信号を形成することができる。
ば、デューティ補償回路10−1、10−2を備えるの
で、当該周波数逓倍回路への入力パルス信号のデューテ
ィが劣化した場合でも、デューティ保証ができるように
なり、入力パルス信号の周波数に対して正確に4倍の周
波数を有するパルス信号を形成することができる。
【0058】また、第2又は第3の実施形態についてと
同様に、出力パルス信号の位相やデューティ比を可変す
ることができる。
同様に、出力パルス信号の位相やデューティ比を可変す
ることができる。
【0059】(E)他の実施形態 上記各実施形態においては、一致不一致検出手段がEX
−ORゲートでなるものを示したが、他の素子(例え
ば、排他的否定論理和ゲート)を適用するようにしても
良い。
−ORゲートでなるものを示したが、他の素子(例え
ば、排他的否定論理和ゲート)を適用するようにしても
良い。
【0060】また、上記各実施形態においては、移相手
段として、反転バッファ、若しくは、反転バッファと積
分回路との組み合わせを示したが、他の構成を適用する
ことができる。例えば、反転バッファ部分を単なるバッ
ファに代えるようにしても良い。また、多段にバッファ
(や反転バッファ)を接続し、出力を取り出すバッファ
を変えることで可変移相手段を構成するようにしても良
い。さらに、一致不一致検出手段への2入力に対して位
相差を与えるために、両入力をそれぞれ異なる量だけ移
相させるようにしても良い。
段として、反転バッファ、若しくは、反転バッファと積
分回路との組み合わせを示したが、他の構成を適用する
ことができる。例えば、反転バッファ部分を単なるバッ
ファに代えるようにしても良い。また、多段にバッファ
(や反転バッファ)を接続し、出力を取り出すバッファ
を変えることで可変移相手段を構成するようにしても良
い。さらに、一致不一致検出手段への2入力に対して位
相差を与えるために、両入力をそれぞれ異なる量だけ移
相させるようにしても良い。
【0061】本発明におけるデューティ補償回路(1
0)の詳細構成は、上記実施形態のものに限定されない
ことは勿論である。例えば、反転バッファを多段に接続
していても良い。
0)の詳細構成は、上記実施形態のものに限定されない
ことは勿論である。例えば、反転バッファを多段に接続
していても良い。
【0062】上記実施形態の説明では、周波数2逓倍回
路、周波数4逓倍回路に本発明を適用したものを示した
が、周波数2逓倍回路を多段に接続したさらに逓倍数が
大きい周波数逓倍回路に対しても本発明を適用すること
ができる。この場合において、少なくとも、1段目の周
波数2逓倍回路はデューティ補償回路(10)を有する
ことを要する。また、出力パルス信号のデューティ比を
可変できる回路においては、最終段の周波数2逓倍回路
は、第2の積分回路を有することを要する。
路、周波数4逓倍回路に本発明を適用したものを示した
が、周波数2逓倍回路を多段に接続したさらに逓倍数が
大きい周波数逓倍回路に対しても本発明を適用すること
ができる。この場合において、少なくとも、1段目の周
波数2逓倍回路はデューティ補償回路(10)を有する
ことを要する。また、出力パルス信号のデューティ比を
可変できる回路においては、最終段の周波数2逓倍回路
は、第2の積分回路を有することを要する。
【0063】上記第2の実施形態で説明した出力パルス
信号のデューティ比を可変にさせる構成は、デューティ
補償回路を備えない周波数逓倍回路にも適用することが
できる。また、同様に、上記第3の実施形態で説明した
出力パルス信号の位相を可変にさせる構成は、デューテ
ィ補償回路を備えない周波数逓倍回路にも適用すること
ができる。
信号のデューティ比を可変にさせる構成は、デューティ
補償回路を備えない周波数逓倍回路にも適用することが
できる。また、同様に、上記第3の実施形態で説明した
出力パルス信号の位相を可変にさせる構成は、デューテ
ィ補償回路を備えない周波数逓倍回路にも適用すること
ができる。
【0064】
【発明の効果】以上のように、第1の本発明の周波数逓
倍回路(周波数2逓倍回路)によれば、入力パルス信号
のデューティ比を所定のデューティ比になるように補償
した後、周波数2逓倍処理を行うので、入力パルス信号
のデューティ比が劣化していても、入力パルス信号の周
波数に対して正確に2倍の周波数を有する出力パルス信
号を形成することができる。
倍回路(周波数2逓倍回路)によれば、入力パルス信号
のデューティ比を所定のデューティ比になるように補償
した後、周波数2逓倍処理を行うので、入力パルス信号
のデューティ比が劣化していても、入力パルス信号の周
波数に対して正確に2倍の周波数を有する出力パルス信
号を形成することができる。
【0065】また、第2の本発明の周波数逓倍回路(周
波数N逓倍回路)によれば、縦続接続されている複数の
周波数2逓倍回路の少なくとも1段目の周波数2逓倍回
路が、入力パルス信号のデューティ比を所定のデューテ
ィ比になるように補償した後、周波数2逓倍処理を行う
ので、入力パルス信号のデューティ比が劣化していて
も、入力パルス信号の周波数に対して正確に所定倍の周
波数を有する出力パルス信号を形成することができる。
波数N逓倍回路)によれば、縦続接続されている複数の
周波数2逓倍回路の少なくとも1段目の周波数2逓倍回
路が、入力パルス信号のデューティ比を所定のデューテ
ィ比になるように補償した後、周波数2逓倍処理を行う
ので、入力パルス信号のデューティ比が劣化していて
も、入力パルス信号の周波数に対して正確に所定倍の周
波数を有する出力パルス信号を形成することができる。
【0066】さらに、第3の本発明の周波数逓倍回路に
よれば、入力パルス信号を2分岐し、両分岐パルス信号
間に所定の位相差を付与する移相手段として、両分岐パ
ルス信号間に付与する所定の位相差を可変できる可変移
相手段を適用しているので、出力パルス信号のデューテ
ィ比を可変にすることができる。
よれば、入力パルス信号を2分岐し、両分岐パルス信号
間に所定の位相差を付与する移相手段として、両分岐パ
ルス信号間に付与する所定の位相差を可変できる可変移
相手段を適用しているので、出力パルス信号のデューテ
ィ比を可変にすることができる。
【0067】さらにまた、第4の本発明の周波数逓倍回
路によれば、入力パルス信号を2分岐し、両分岐パルス
信号間に所定の位相差を付与する移相手段の入力段に、
入力パルス信号を移相させる可変移相手段を有するの
で、出力パルス信号の位相を可変にすることができる。
路によれば、入力パルス信号を2分岐し、両分岐パルス
信号間に所定の位相差を付与する移相手段の入力段に、
入力パルス信号を移相させる可変移相手段を有するの
で、出力パルス信号の位相を可変にすることができる。
【図1】第1の実施形態の構成を示すブロック図であ
る。
る。
【図2】そのデューティ補償回路の模式的な各部信号波
形図である。
形図である。
【図3】第2の実施形態の構成を示すブロック図であ
る。
る。
【図4】第3の実施形態の構成を示すブロック図であ
る。
る。
【図5】第4の実施形態の構成を示すブロック図であ
る。
る。
1、5…反転バッファ、2…EX−ORゲート、3…第
2の積分回路、4…第3の積分回路、10…デューティ
補償回路、100、200…周波数2逓倍回路。
2の積分回路、4…第3の積分回路、10…デューティ
補償回路、100、200…周波数2逓倍回路。
Claims (6)
- 【請求項1】 入力パルス信号の周波数の2倍の周波数
を有する出力パルス信号を形成する周波数逓倍回路にお
いて、 入力パルス信号のデューティ比を所定のデューティ比に
なるように補償するデューティ補償手段と、 このデューティ補償手段から出力されたパルス信号を2
分岐し、両分岐パルス信号間に所定の位相差を付与する
移相手段と、 この移相手段からの2個のパルス信号の論理レベルの一
致不一致を表すパルス信号を形成する一致不一致検出手
段とを有することを特徴とする周波数逓倍回路。 - 【請求項2】 上記移相手段が、両分岐パルス信号間に
付与する所定の位相差を可変できる可変移相手段である
ことを特徴とする請求項1に記載の周波数逓倍回路。 - 【請求項3】 上記デューティ補償手段と、上記移相手
段との間に、上記デューティ補償手段から出力されたパ
ルス信号を移相させる可変移相手段を有することを特徴
とする請求項1又は2に記載の周波数逓倍回路。 - 【請求項4】 入力パルス信号の周波数の2倍の周波数
を有する出力パルス信号を形成する周波数2逓倍回路を
複数縦続接続し、入力パルス信号の周波数の所定倍の周
波数を有する出力パルス信号を形成する周波数逓倍回路
において、 少なくとも1段目の上記周波数2逓倍回路が、 入力パルス信号のデューティ比を所定のデューティ比に
なるように補償するデューティ補償手段と、 このデューティ補償手段から出力されたパルス信号を2
分岐し、両分岐パルス信号間に所定の位相差を付与する
移相手段と、 この移相手段からの2個のパルス信号の論理レベルの一
致不一致を表すパルス信号を形成する一致不一致検出手
段とでなることを特徴とする周波数逓倍回路。 - 【請求項5】 入力パルス信号を2分岐し、両分岐パル
ス信号間に所定の位相差を付与する移相手段と、この移
相手段からの2個のパルス信号の論理レベルの一致不一
致を表すパルス信号を形成する一致不一致検出手段とを
有する周波数逓倍回路において、 上記移相手段が、両分岐パルス信号間に付与する所定の
位相差を可変できる可変移相手段であることを特徴とす
る周波数逓倍回路。 - 【請求項6】 入力パルス信号を2分岐し、両分岐パル
ス信号間に所定の位相差を付与する移相手段と、この移
相手段からの2個のパルス信号の論理レベルの一致不一
致を表すパルス信号を形成する一致不一致検出手段とを
有する周波数逓倍回路において、 上記移相手段の入力段に、入力パルス信号を移相させる
可変移相手段を有することを特徴とする周波数逓倍回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17800497A JPH1127110A (ja) | 1997-07-03 | 1997-07-03 | 周波数逓倍回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17800497A JPH1127110A (ja) | 1997-07-03 | 1997-07-03 | 周波数逓倍回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1127110A true JPH1127110A (ja) | 1999-01-29 |
Family
ID=16040879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17800497A Pending JPH1127110A (ja) | 1997-07-03 | 1997-07-03 | 周波数逓倍回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1127110A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1082852C (zh) * | 1995-02-09 | 2002-04-17 | 川崎制铁株式会社 | 轧机轧辊刮水装置 |
-
1997
- 1997-07-03 JP JP17800497A patent/JPH1127110A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1082852C (zh) * | 1995-02-09 | 2002-04-17 | 川崎制铁株式会社 | 轧机轧辊刮水装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5506878A (en) | Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock | |
JP3260048B2 (ja) | クロック信号発生回路及び半導体装置 | |
US7148731B2 (en) | Duty cycle correction | |
JP3896451B2 (ja) | デューティ補正回路 | |
US5475322A (en) | Clock frequency multiplying and squaring circuit and method | |
JP2005135567A (ja) | ディレイロックループ及びそのクロック生成方法 | |
KR970071989A (ko) | 주파수 체배 회로 | |
JP3487533B2 (ja) | 逓倍回路及び半導体集積回路装置 | |
JP3114215B2 (ja) | クロック周波2逓倍器 | |
US5818276A (en) | Non-overlapping clock generator circuit and method therefor | |
US6198326B1 (en) | Delay time compensation circuit for clock buffer | |
JP3641782B2 (ja) | クロック逓倍回路 | |
KR20040034984A (ko) | 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로 | |
JPH1127110A (ja) | 周波数逓倍回路 | |
JP3006550B2 (ja) | クロック調整回路 | |
US5559477A (en) | Pulse generator having controlled delay to control duty cycle | |
JP2000513894A (ja) | クロック信号周波数逓倍器 | |
JPH04316234A (ja) | クロック切替回路 | |
JP2827967B2 (ja) | 半導体集積回路 | |
JP2006004293A (ja) | Smd任意逓倍回路 | |
JPH07336217A (ja) | 信号処理回路 | |
JPH10313245A (ja) | 位相制御ループを具える集積回路 | |
JP2665257B2 (ja) | クロック乗せ換え回路 | |
JP2722919B2 (ja) | クロック間ディレイ生成回路 | |
JPH1097342A (ja) | アナログデジタル混載型半導体集積回路 |