JPH1126900A - Printed wiring board and electronic device using it - Google Patents

Printed wiring board and electronic device using it

Info

Publication number
JPH1126900A
JPH1126900A JP9181999A JP18199997A JPH1126900A JP H1126900 A JPH1126900 A JP H1126900A JP 9181999 A JP9181999 A JP 9181999A JP 18199997 A JP18199997 A JP 18199997A JP H1126900 A JPH1126900 A JP H1126900A
Authority
JP
Japan
Prior art keywords
clock
clock module
printed wiring
module
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9181999A
Other languages
Japanese (ja)
Inventor
Minoru Shinohara
稔 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP9181999A priority Critical patent/JPH1126900A/en
Publication of JPH1126900A publication Critical patent/JPH1126900A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the numbers of process for design and development and device component parts by providing a wiring terminal which can be mounted with a signal switching means switching and sending an input signal, to a connection part of a wiring circuit of a two-clock module and a four-clock module. SOLUTION: This is an equivalent circuit chart showing outline constitution of a clock wiring circuit on a printed wiring board. With a mounting pad of resistive elements R3-R6 out of resistive elements R1-R10, circuit connection of IC of two ways can be selected. In short, by mounting a resistive element on a resistive element mounting pad, a clock synchronizing signal of a two-clock module and a four-clock module can be switched. Thus a wiring terminal mountable with a signal switching means which switches and sends a synchronizing signal to a plurality of connection parts of the wiring circuit of the two-clock module and the four-clock module is provided, selective-connecting with the resistive elements R1-R10, so that the numbers of process of design and device component member are reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明はプリント配線基板及
びそれを用いた電子装置に関し、特に、メモリモジュー
ルに適用して有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board and an electronic device using the same, and more particularly to a technique effective when applied to a memory module.

【０００２】[0002]

【従来の技術】従来、プリント配線基板上に複数個の記
憶装置（メモリ）を実装し、それぞれをプリント配線で
接続して構成される２クロックメモリモジュールがあ
る。この２クロックメモリモジュールでは、中央部分に
クロック端子が設けられるように規格で決められてい
る。2. Description of the Related Art Conventionally, there is a two-clock memory module in which a plurality of storage devices (memory) are mounted on a printed wiring board and each is connected by printed wiring. In the two-clock memory module, a standard is determined so that a clock terminal is provided at a central portion.

【０００３】また、プリント配線基板上に複数個のメモ
リ装置を実装し、それぞれをプリント配線で接続して構
成される４クロックメモリモジュールがある。この４ク
ロックメモリモジュールでは、クロック端子４個が規格
によって決められた位置にそれぞれ個別に設けられてい
る。[0003] There is also a four-clock memory module in which a plurality of memory devices are mounted on a printed wiring board and each is connected by printed wiring. In this four-clock memory module, four clock terminals are individually provided at positions determined by standards.

【０００４】[0004]

【発明が解決しようとする課題】本発明者は、前記従来
技術を検討した結果、以下の問題点を見いだした。SUMMARY OF THE INVENTION As a result of studying the above prior art, the present inventor has found the following problems.

【０００５】すなわち、前記従来の２クロックモジュー
ルの場合、中央部分にクロック端子があるので、４クロ
ックモジュールのクロック端子を共有させようとした場
合、配線接続距離が長くなり、電気的特性が劣化すると
いう問題があった。例えば、同期がとれなくなるという
問題があった。That is, in the case of the conventional two-clock module, since the clock terminal is located at the center, if the clock terminals of the four-clock module are shared, the wiring connection distance becomes long and the electrical characteristics deteriorate. There was a problem. For example, there is a problem that synchronization is lost.

【０００６】また、２クロックモジュールと４クロック
モジュールとを別々のプリント配線基板を用いると、そ
の別々のプリント配線基板を用いた分だけ部材が増加す
るという問題があった。また、設計開発の工数が増加す
るという問題があった。Further, when separate printed wiring boards are used for the two-clock module and the four-clock module, there is a problem in that the number of members is increased by the use of the separate printed wiring boards. In addition, there is a problem that the man-hour for design and development increases.

【０００７】本発明の目的は、プリント配線基板を用い
た電子装置において、設計開発工数及び装置構成部材を
低減することが可能な技術を提供することにある。An object of the present invention is to provide a technique capable of reducing the number of design and development steps and the number of device components in an electronic device using a printed wiring board.

【０００８】本発明の他の目的は、プリント配線基板を
共有しても、電気的特性の劣化を防止することが可能な
技術を提供することにある。Another object of the present invention is to provide a technique capable of preventing deterioration of electrical characteristics even when a printed wiring board is shared.

【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【００１０】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, typical ones are briefly described as follows.

【００１１】（１）同一プリント配線基板上に複数個の
半導体装置を実装し、それぞれをプリント配線で接続し
て２クロックモジュールもしくは４クロックモジュール
を構成し得るプリント配線基板であって、前記２クロッ
クモジュールと４クロックモジュールの配線回路の複数
の接続先に一つの入力信号を切替えて送る信号切替手段
を実装し得る配線端子を設けたものである。(1) A printed circuit board in which a plurality of semiconductor devices are mounted on the same printed circuit board and connected to each other by printed wiring to form a two-clock module or a four-clock module. Wiring terminals capable of mounting signal switching means for switching and transmitting one input signal are provided to a plurality of connection destinations of the wiring circuit of the module and the 4-clock module.

【００１２】（２）同一プリント配線基板上に複数個の
半導体装置を実装し、それぞれをプリント配線で接続し
て２クロックモジュールもしくは４クロックモジュール
を構成し得る電子装置であって、前記２クロックモジュ
ールと４クロックモジュールの回路の複数の接続先に一
つの入力信号を切替えて送る信号切替手段を設けたもの
である。(2) An electronic device in which a plurality of semiconductor devices are mounted on the same printed wiring board and are connected to each other by printed wiring to form a two-clock module or a four-clock module. And a signal switching means for switching and transmitting one input signal to a plurality of connection destinations of the circuits of the four clock modules.

【００１３】（３）同一プリント配線基板上に複数個の
記憶装置（メモリ）を実装し、それぞれをプリント配線
で接続して２クロックモジュールもしくは４クロックモ
ジュールを構成し得るメモリモジュールであって、前記
２クロックモジュールと４クロックモジュールの回路の
複数の接続先に同期信号を切替えて送る信号切替手段を
設けたものである。(3) A memory module in which a plurality of storage devices (memory) are mounted on the same printed wiring board, and each of them is connected by printed wiring to form a two-clock module or a four-clock module. Signal switching means for switching and transmitting a synchronization signal to a plurality of connection destinations of the circuits of the two-clock module and the four-clock module is provided.

【００１４】（４）前記信号切替手段は、抵抗素子もし
くはジャンパー素子（チップ）からなる。(4) The signal switching means comprises a resistance element or a jumper element (chip).

【００１５】前述した手段によれば、例えば、２クロッ
クモジュールの第２クロック端子と４クロックモジュー
ルの第１クロック端子とジャンパー素子（チップ）もし
くはダンピング抵抗素子の実装（搭載）位置で切替える
構造にすることにより、各々のクロック配線パターン長
を短く均一化できるので、電気的特性が優れ、かつ、２
クロックモジュールと４クロックモジュールのプリント
配線基板とを同一プリント配線基板で共有することがで
きる。According to the above-described means, for example, the structure is such that the second clock terminal of the two-clock module, the first clock terminal of the four-clock module and the mounting (mounting) position of the jumper element (chip) or the damping resistance element are switched. Thus, the length of each clock wiring pattern can be made short and uniform, so that the electrical characteristics are excellent and the
The clock module and the printed circuit board of the four clock module can be shared by the same printed circuit board.

【００１６】以下、本発明について、図面を参照して実
施形態とともに詳細に説明する。Hereinafter, the present invention will be described in detail along with embodiments with reference to the drawings.

【００１７】なお、実施形態を説明する全図において、
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。In all the drawings for explaining the embodiment,
Those having the same function are denoted by the same reference numerals, and their repeated description will be omitted.

【００１８】[0018]

【発明の実施の形態】図１は本発明の一実施形態による
メモリモジュールのプリント配線基板の全体の構成を示
す平面図であり、１はプリント配線基板（ＰＣＢ）、０
１〜０８はＤＲＡＭ等からなる半導体記憶装置（メモ
リ）の半導体集積回路装置（ＩＣ）、１９はコンデンサ
（ｃ）を実装するためのコンデンサ実装用パッド、２０
は２連の抵抗素子を実装するための２連抵抗素子実装用
パッド、２１，２２は本発明に係る２連抵抗素子実装用
パッドである。ＩＣ０１〜ＩＣ０８はプリント配線基板
１の表面側に実装（搭載）され、ＩＣ１１〜ＩＣ１８は
プリント配線基板１の裏面側に実装（搭載）される。Ｉ
Ｃ１１〜ＩＣ１８は図示していない。FIG. 1 is a plan view showing the overall structure of a printed circuit board of a memory module according to an embodiment of the present invention, wherein 1 is a printed circuit board (PCB), and 0 is a printed circuit board.
Reference numerals 1 to 08 denote semiconductor integrated circuit devices (ICs) of a semiconductor storage device (memory) composed of a DRAM or the like; 19, a capacitor mounting pad for mounting a capacitor (c);
Is a double resistor element mounting pad for mounting a double resistor element, and 21 and 22 are double resistor element mounting pads according to the present invention. IC01 to IC08 are mounted (mounted) on the front side of the printed wiring board 1, and IC11 to IC18 are mounted (mounted) on the back side of the printed wiring board 1. I
C11 to IC18 are not shown.

【００１９】図２は本実施形態のプリント配線基板（Ｐ
ＣＢ）上のクロック配線回路の概略構成を示す等価回路
図であり、Ｒ１〜Ｒ１０は抵抗素子、ＣＫ０〜ＣＫ３は
クロック端子である。前記抵抗素子Ｒ１〜Ｒ１０のうち
抵抗素子Ｒ３〜Ｒ６の実装用パッド２１，２２により、
２通りのＩＣの回路接続が選択できるようになってい
る。すなわち、前記抵抗素子実装用パッド２１，２２に
抵抗素子Ｒを実装することによって、２クロックモジュ
ールと４クロックモジュールとのクロック同期信号の切
替えが可能になっている。その構成を以下に説明する。FIG. 2 shows a printed wiring board (P) according to this embodiment.
3 is an equivalent circuit diagram showing a schematic configuration of a clock wiring circuit on CB), wherein R1 to R10 are resistance elements, and CK0 to CK3 are clock terminals. By the mounting pads 21 and 22 of the resistance elements R3 to R6 among the resistance elements R1 to R10,
Two types of circuit connection of the IC can be selected. That is, by mounting the resistance element R on the resistance element mounting pads 21 and 22, it is possible to switch the clock synchronization signal between the two-clock module and the four-clock module. The configuration will be described below.

【００２０】本実施形態のメモリモジュールにおいて
は、２クロックモジュールのクロック配線回路の接続
は、図２に示すように、クロック端子ＣＫ０を抵抗装置
Ｒ１，Ｒ２を介してＩＣ０１〜ＩＣ０４に接続する。ク
ロック端子ＣＫ２を抵抗素子Ｒ３，Ｒ４を介してＩＣ１
１〜Ｄ１４に接続し、抵抗素子Ｒ５，Ｒ６を介してＩＣ
０５〜ＩＣ０８に接続する。クロック端子ＣＫ１を抵抗
素子Ｒ７，Ｒ８を介してＩＣ０５〜ＩＣ０８に接続し、
クロック端子ＣＫ３を抵抗素子Ｒ９，Ｒ１０を介してＩ
Ｃ１５〜ＩＣ１８に接続する。In the memory module of this embodiment, the clock wiring circuit of the two-clock module is connected to the clock terminal CK0 via the resistor devices R1 and R2 as shown in FIG. The clock terminal CK2 is connected to IC1 via the resistance elements R3 and R4.
1 to D14 and ICs through resistance elements R5 and R6.
05 to IC08. The clock terminal CK1 is connected to IC05 to IC08 via resistance elements R7 and R8,
The clock terminal CK3 is connected to I through resistors R9 and R10.
C15 to IC18.

【００２１】そして、抵抗素子Ｒ５，Ｒ６以外の抵抗素
子Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ７，Ｒ８，Ｒ９，Ｒ１０
を介してＩＣ０１〜ＩＣ０８，ＩＣ１１〜ＩＣ１８に配
線接続すると、クロック端子ＣＫ０は抵抗素子Ｒ１，Ｒ
２を介してＩＣ０１〜ＩＣ０４に接続し、クロック端子
ＣＫ２は抵抗素子Ｒ３，Ｒ４を介してＩＣ１１〜ＩＣ１
４に接続し、クロック端子ＣＫ１を抵抗素子Ｒ７，Ｒ８
を介してＩＣ０５〜Ｄ０８に接続し、クロック端子ＣＫ
３を抵抗素子Ｒ９，Ｒ１０を介してＩＣ１５〜Ｄ１８に
接続することになるので、４クロックモジュールのクロ
ック配線回路の接続ができる。The resistance elements R1, R2, R3, R4, R7, R8, R9, R10 other than the resistance elements R5, R6.
Are connected to IC01 to IC08 and IC11 to IC18 through the clock terminals, the clock terminal CK0 is connected to the resistance elements R1, R
2 are connected to IC01 to IC04 via a clock element 2, and the clock terminal CK2 is connected to IC11 to IC1 via resistive elements R3 and R4.
4 and the clock terminal CK1 is connected to the resistance elements R7 and R8.
Connected to IC05 to D08 via a clock terminal CK
3 is connected to the ICs 15 to D18 via the resistance elements R9 and R10, so that the clock wiring circuit of the 4-clock module can be connected.

【００２２】このように、２クロックモジュールと４ク
ロックモジュールの配線回路の複数の接続先に一つの同
期信号（入力信号）を切替えて送る信号切替手段を実装
し得る配線端子を設けて、抵抗素子もしくはジャンパー
素子で必要に応じて選択接続することにより、プリント
配線基板を共有するので、設計開発工数及び装置構成部
材を低減することができる。また、図３（クロック配線
回路の模式図）に示すように、２クロックモジュールと
４クロックモジュールのプリント配線基板とを同一プリ
ント配線基板１で共有しても、各々のクロック配線パタ
ーン長を短く均一化できる。As described above, a wiring terminal capable of mounting signal switching means for switching and transmitting one synchronous signal (input signal) is provided at a plurality of connection destinations of the wiring circuits of the two-clock module and the four-clock module, Alternatively, the printed wiring board is shared by selecting and connecting as needed by a jumper element, so that the number of design and development steps and the number of device components can be reduced. Further, as shown in FIG. 3 (schematic diagram of the clock wiring circuit), even if the printed wiring boards of the two clock module and the four clock module are shared by the same printed wiring board 1, the length of each clock wiring pattern is short and uniform. Can be

【００２３】図４は図１の点線で囲んだＸ部分の拡大平
面図であり、図５は図１の点線で囲んだＹ部分の拡大平
面図である。図４及び図５において、２３はプリント配
線、２４はスルーホール、２５はリード端子である。ク
ロック端子ＣＫ０〜ＣＫ３は、図４及び図５に示すよう
に、クロック端子ＣＫ０とＣＫ２、クロック端子ＣＫ１
とＣＫ３が隣接して設けられている。FIG. 4 is an enlarged plan view of a portion X surrounded by a dotted line in FIG. 1, and FIG. 5 is an enlarged plan view of a portion Y surrounded by a dotted line in FIG. 4 and 5, 23 is a printed wiring, 24 is a through hole, and 25 is a lead terminal. Clock terminals CK0 to CK3 are clock terminals CK0 and CK2 and clock terminals CK1 as shown in FIGS.
And CK3 are provided adjacent to each other.

【００２４】次に、本実施形態のプリント配線基板（Ｐ
ＣＢ）１の製造方法について図６及び図７を用いて簡単
に説明する。図６（ａ），（ｂ）及び図７（ａ），
（ｂ）に示す各配線パターンは、従来から公知の通常の
プリント配線基板の製造方法で作製する。次に、図６
（ａ）に示す配線パターンを第一層とし、その上に図６
（ｂ）に示す配線パターンを第二層として重ねて積層
し、その第二層の上に図７（ａ）に示す配線パターンを
積層し、さらに、図７（ｂ）に示す配線パターンを積層
して本実施形態のプリント配線基板（ＰＣＢ）１が完成
する。Next, the printed wiring board (P
The manufacturing method of CB) 1 will be briefly described with reference to FIGS. 6 (a), 6 (b) and 7 (a),
Each wiring pattern shown in (b) is manufactured by a conventionally known method of manufacturing a normal printed wiring board. Next, FIG.
The wiring pattern shown in FIG. 6A is used as a first layer, and FIG.
The wiring pattern shown in FIG. 7B is laminated as a second layer, the wiring pattern shown in FIG. 7A is laminated on the second layer, and the wiring pattern shown in FIG. Then, the printed wiring board (PCB) 1 of the present embodiment is completed.

【００２５】以上の説明からわかるように、本実施形態
のメモリモジールによれば、前記図２に示した抵抗素子
Ｒ１〜Ｒ１０の実装用パッドのうち抵抗素子Ｒ３〜Ｒ６
の実装用パッドにそれぞれ所定の抵抗素子を実装するこ
とによって２クロックモジュールもしくは４クロックモ
ジュールのそれぞれのクロック配線回路の接続ができ、
２クロックモジュールと４クロックモジュールのプリン
ト配線基板とを同一プリント配線基板で共有することが
できる。また、２クロックモジュールと４クロックモジ
ュールのプリント配線基板とを同一プリント配線基板で
共有しても、各々のクロック配線パターン長を短く均一
化できるので、電気的特性の劣化を防止することがで
き、電気的特性が優れたものが得られる。これにより、
プリント配線基板を用いたメモリモジュールにおいて、
設計開発工数及び部材を低減することができる。また、
プリント配線基板を共有しても、電気特性の劣下を防止
することができる。As can be seen from the above description, according to the memory module of the present embodiment, the resistance elements R3 to R6 of the mounting pads of the resistance elements R1 to R10 shown in FIG.
By mounting a predetermined resistance element on each of the mounting pads, the respective clock wiring circuits of the two-clock module or the four-clock module can be connected,
The printed circuit boards of the two-clock module and the four-clock module can be shared by the same printed circuit board. Further, even if the printed circuit boards of the two-clock module and the four-clock module are shared by the same printed circuit board, the length of each clock wiring pattern can be shortened and made uniform, so that the deterioration of electrical characteristics can be prevented. Good electrical characteristics can be obtained. This allows
In a memory module using a printed wiring board,
The number of design and development steps and members can be reduced. Also,
Even if a printed wiring board is shared, it is possible to prevent deterioration in electrical characteristics.

【００２６】前記実施形態においては、プリント配線基
板を用いたメモリモジュールに本発明を適用した例で説
明したが、本発明のプリント配線基板は他の電子装置に
も適用できることは容易に推考し得るであろう。In the above-described embodiment, an example in which the present invention is applied to a memory module using a printed wiring board has been described. However, it can be easily inferred that the printed wiring board of the present invention can be applied to other electronic devices. Will.

【００２７】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。As described above, the invention made by the present inventor is:
Although specifically described based on the embodiment, the present invention
It is needless to say that the present invention is not limited to the above-described embodiment, but can be variously modified without departing from the scope of the invention.

【００２８】[0028]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、以
下の通りである。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【００２９】本発明によれば、プリント配線基板を用い
た電子装置において、プリント配線基板を共有するの
で、設計開発工数及び装置構成部材を低減することがで
きる。また、プリント配線基板を共有しても、電気的特
性の劣化を防止することができる。According to the present invention, in an electronic device using a printed wiring board, the printed wiring board is shared, so that the number of design / development steps and the number of device components can be reduced. Further, even if the printed wiring boards are shared, it is possible to prevent deterioration of the electrical characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施形態によるメモリモジュールの
プリント配線基板の全体の概略構成を示す平面図であ
る。FIG. 1 is a plan view showing an overall schematic configuration of a printed wiring board of a memory module according to an embodiment of the present invention.

【図２】本実施形態のメモリモジュールのプリント配線
基板におけるクロック配線回路の等価回路図である。FIG. 2 is an equivalent circuit diagram of a clock wiring circuit on a printed wiring board of the memory module according to the embodiment.

【図３】本実施形態のプリント配線基板上のクロック配
線回路の概略構成を示す模式図である。FIG. 3 is a schematic diagram illustrating a schematic configuration of a clock wiring circuit on a printed wiring board according to the embodiment;

【図４】図１の点線で囲んだＸ部分の拡大平面図であ
る。FIG. 4 is an enlarged plan view of a portion X surrounded by a dotted line in FIG.

【図５】図１の点線で囲んだＹ部分の拡大平面図であ
る。FIG. 5 is an enlarged plan view of a Y portion surrounded by a dotted line in FIG. 1;

【図６】本実施形態のプリント配線基板の製造方法を説
明するための図である。FIG. 6 is a diagram for explaining the method for manufacturing a printed wiring board according to the present embodiment.

【図７】本実施形態のプリント配線基板の製造方法を説
明するための図である。FIG. 7 is a diagram illustrating the method for manufacturing the printed wiring board according to the embodiment;

【符号の説明】[Explanation of symbols]

１…プリント配線基板、０１〜０８，１１〜１８…記憶
装置（メモリＩＣ）、１９…コンデンサ実装用パッド、
２０…２連抵抗素子実装用パッド、２１，２２…２連抵
抗素子実装用パッド、２３…プリント配線、２４…スル
ーホール、２５…リード端子。DESCRIPTION OF SYMBOLS 1 ... Printed wiring board, 01-08, 11-18 ... Storage device (memory IC), 19 ... Capacitor mounting pad,
Reference numeral 20 denotes a pad for mounting a double resistance element, 21, 22, ... a pad for mounting a double resistance element, 23, a printed wiring, 24, a through hole, and 25, a lead terminal.

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 同一プリント配線基板上に複数個の半導
体装置を実装し、それぞれをプリント配線で接続して２
クロックモジュールもしくは４クロックモジュールを構
成し得るプリント配線基板であって、前記２クロックモ
ジュールと４クロックモジュールの配線回路の複数の接
続先に一つの入力信号を切替えて送る信号切替手段を実
装し得る配線端子を設けたことを特徴とするプリント配
線基板。1. A semiconductor device comprising: a plurality of semiconductor devices mounted on the same printed wiring board, each of which is connected by printed wiring;
What is claimed is: 1. A printed circuit board comprising a clock module or a four-clock module, wherein said wiring may include signal switching means for switching and transmitting one input signal to a plurality of connection destinations of said two-clock module and four-clock module wiring circuits. A printed wiring board comprising terminals. 【請求項２】 同一プリント配線基板上に複数個の半導
体装置を実装し、それぞれをプリント配線で接続して２
クロックモジュールもしくは４クロックモジュールを構
成し得る電子装置であって、前記２クロックモジュール
と４クロックモジュールの回路の複数の接続先に一つの
入力信号を切替えて送る信号切替手段を設けたことを特
徴とする電子装置。2. A semiconductor device comprising: a plurality of semiconductor devices mounted on the same printed circuit board;
An electronic device that can constitute a clock module or a four-clock module, wherein signal switching means for switching and transmitting one input signal is provided to a plurality of connection destinations of the circuits of the two-clock module and the four-clock module. Electronic devices. 【請求項３】 前記入力信号は同期信号であることを特
徴とする請求項２に記載の電子装置。3. The electronic device according to claim 2, wherein the input signal is a synchronization signal. 【請求項４】 前記信号切替手段は、抵抗素子もしくは
ジャンパー素子からなることを特徴とする請求項３に記
載のメモリモジュール。4. The memory module according to claim 3, wherein said signal switching means comprises a resistance element or a jumper element. 【請求項５】 同一プリント配線基板上に複数個の記憶
装置を実装し、それぞれをプリント配線で接続して２ク
ロックモジュールもしくは４クロックモジュールを構成
し得るメモリモジュールであって、前記２クロックモジ
ュールと４クロックモジュールの回路の複数の接続先に
同期信号を切替えて送る信号切替手段を設けたことを特
徴とするメモリモジュール。5. A memory module in which a plurality of storage devices are mounted on the same printed wiring board and are connected to each other by printed wiring to form a two-clock module or a four-clock module. A memory module comprising signal switching means for switching and transmitting a synchronization signal to a plurality of connection destinations of a circuit of a four-clock module. 【請求項６】 前記信号切替手段は、抵抗素子もしくは
ジャンパー素子からなることを特徴とする請求項５に記
載のメモリモジュール。6. The memory module according to claim 5, wherein said signal switching means comprises a resistance element or a jumper element.
JP9181999A 1997-07-08 1997-07-08 Printed wiring board and electronic device using it Pending JPH1126900A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9181999A JPH1126900A (en) 1997-07-08 1997-07-08 Printed wiring board and electronic device using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9181999A JPH1126900A (en) 1997-07-08 1997-07-08 Printed wiring board and electronic device using it

Publications (1)

Publication Number Publication Date
JPH1126900A true JPH1126900A (en) 1999-01-29

Family

ID=16110561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9181999A Pending JPH1126900A (en) 1997-07-08 1997-07-08 Printed wiring board and electronic device using it

Country Status (1)

Country Link
JP (1) JPH1126900A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0556786A2 (en) * 1992-02-21 1993-08-25 Matsushita Electric Industrial Co., Ltd. Speaker
US7394160B2 (en) 2005-02-02 2008-07-01 Samsung Electronics Co., Ltd. Printed wires arrangement for in-line memory (IMM) module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0556786A2 (en) * 1992-02-21 1993-08-25 Matsushita Electric Industrial Co., Ltd. Speaker
US7394160B2 (en) 2005-02-02 2008-07-01 Samsung Electronics Co., Ltd. Printed wires arrangement for in-line memory (IMM) module

Similar Documents

Publication Publication Date Title
JPH07142674A (en) Power module
JP2000509560A (en) Multi-chip module
JPH05102648A (en) Printed board
JPH05198732A (en) Method and device for changing function of integrated circuit module
JPH0318113A (en) Fitting structure for noise filter
JPH1126900A (en) Printed wiring board and electronic device using it
US20070096267A1 (en) Motherboard with selective chip layout
JPH09312478A (en) Multi-layer circuit board
JP3227930B2 (en) Composite semiconductor device and method of manufacturing the same
JPS60109296A (en) Method of connecting printed circuit board
JPS61125066A (en) Semiconductor device
JPH06310827A (en) Surface mounting component arrangement structure
JP2837521B2 (en) Semiconductor integrated circuit device and wiring change method thereof
JP2646710B2 (en) SOP type SMD double-sided printed board
JP2515755B2 (en) Semiconductor device
JP2723514B2 (en) Semiconductor device
JPS5944856A (en) Electronic circuit module
JPS6010799A (en) Electronic circuit device
JP2000133895A (en) Pattern wiring structure on substrate and its design method
JPH08203712A (en) Terminating device
JPS59161095A (en) Multilayer printed circuit board
JPH09199669A (en) Printed wiring board module
JPH098462A (en) Multilayer printed-wiring board module
JPH04245604A (en) Multiple chip parts
JPH0593046U (en) Chip module with resistor array

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050216