JPH1126745A - Solid-state image pick-up device - Google Patents

Solid-state image pick-up device

Info

Publication number
JPH1126745A
JPH1126745A JP9180085A JP18008597A JPH1126745A JP H1126745 A JPH1126745 A JP H1126745A JP 9180085 A JP9180085 A JP 9180085A JP 18008597 A JP18008597 A JP 18008597A JP H1126745 A JPH1126745 A JP H1126745A
Authority
JP
Japan
Prior art keywords
diffusion layer
type
type diffusion
impurity concentration
ccd register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9180085A
Other languages
Japanese (ja)
Other versions
JP3047965B2 (en
Inventor
Shinichi Kawai
真一 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9180085A priority Critical patent/JP3047965B2/en
Publication of JPH1126745A publication Critical patent/JPH1126745A/en
Application granted granted Critical
Publication of JP3047965B2 publication Critical patent/JP3047965B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase the amount of transfer electric charge without widening the width of an N-type diffusion layer and a to suppress the rising of a channel potential, by linking and forming the second high concentration diffusion layers on both sides the central part of the first conducting type diffusion layer. SOLUTION: On the surface of an N-type semiconductor substrate 1, an insulating film 81 comprising a silicon dioxide film, a silicon nitride film and the like is formed. In the region of the upper parts of N-type diffused layers 51 , 52 and 53 , a transfer electrode 9 of a vertical charge-coupled element resistor is formed. Furthermore, a light shielding film 10 comprising a tungsten film and the like is formed thereon through an insulating film 82 . At this time, the impurity concentrations of the second N-type diffused layers 52 and 53 on both sides in the N-type diffused layers 51 , 52 and 53 are made thick. Thus, the bonding capacity with a P<+> type element separating region 7 is increased. In this way, the amount of the transfer electric charge can be increased. Furthermore, by decreasing the impurity concentration of the first N-type diffusion layer 51 , the rising of the channel potential is suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電荷転送部にCC
Dを用いたCCD型固体撮像装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a CCD solid-state imaging device using D.

【0002】[0002]

【従来の技術】図3は、電荷転送部に電荷結合素子(C
harge Coupled Device)(以下C
CDという。)を用いたCCD型固体撮像装置で、フォ
トダイオードと垂直CCDレジスタを別々に設けた、一
般的なインターライン転送型固体撮像装置の概略の構成
を説明するための図、図4は、従来例の固体撮像装置の
単位画素を示す断面図であって、図3における単位画素
38のB−B’断面の構造を説明するための図である。
2. Description of the Related Art FIG. 3 shows that a charge transfer device (C
charge Coupled Device) (hereinafter C
It is called CD. FIG. 4 is a diagram for explaining a schematic configuration of a general interline transfer type solid-state imaging device in which a photodiode and a vertical CCD register are separately provided in a CCD solid-state imaging device using). FIG. 4 is a cross-sectional view illustrating a unit pixel of the solid-state imaging device of FIG.

【0003】図3において、N型半導体基板30上にフ
ォトダイオード31が列状に配列されており、各フォト
ダイード列に対応して垂直CCDレジスタ32が設けら
れている。フォトダイオード31と垂直CCDレジスタ
32の間には電荷読み出しゲート領域33が形成されて
いる。垂直CCDレジスタ32の端には水平CCDレジ
スタ34が設けられており、水平CCDレジスタ34の
一端には電荷検出部35および出力増幅器36が形成さ
れている。各フォトダイオードおよび垂直CCDレジス
タは素子分離領域37で分離されている。なお、破線で
囲んだ部分が単位画素38である。
In FIG. 3, photodiodes 31 are arranged in a row on an N-type semiconductor substrate 30, and a vertical CCD register 32 is provided corresponding to each photodiode row. A charge reading gate region 33 is formed between the photodiode 31 and the vertical CCD register 32. A horizontal CCD register 34 is provided at one end of the vertical CCD register 32, and a charge detection unit 35 and an output amplifier 36 are formed at one end of the horizontal CCD register 34. Each photodiode and vertical CCD register are separated by an element separation region 37. Note that a portion surrounded by a broken line is the unit pixel 38.

【0004】フォトダイオード31で光電変換された電
荷は、読み出しゲート領域33を介して垂直CCDレジ
スタ32に転送される。読み出された電荷は垂直CCD
レジスタ32により水平CCDレジスタ34まで転送さ
れ、さらに水平CCDレジスタ34により電荷検出部3
5まで転送され、出力増幅器36を介して出力される。
The electric charge photoelectrically converted by the photodiode 31 is transferred to a vertical CCD register 32 via a read gate region 33. The read charge is a vertical CCD
The signal is transferred to the horizontal CCD register 34 by the register 32, and furthermore, the charge detection unit 3 is
5 and is output via the output amplifier 36.

【0005】図4において、シリコンで成るN型半導体
基板1の表面部にP−型ウェル2が設けられている。P
−型ウエル2の表面部には、フォトダイオード31を構
成するN型光電変換部3が設けられており、その表面に
は暗電流を低減するためのP+型拡散層4が設けられて
いる。また、垂直CCDレジスタ32の電荷転送部を構
成するN型拡散層5およびその下部に接してP型拡散層
6が設けられている。フォトダイオード31の両側には
P+型素子分離層7がある。
In FIG. 4, a P-type well 2 is provided on the surface of an N-type semiconductor substrate 1 made of silicon. P
An N-type photoelectric converter 3 constituting the photodiode 31 is provided on the surface of the negative well 2, and a P + type diffusion layer 4 for reducing dark current is provided on the surface thereof. Further, an N-type diffusion layer 5 constituting a charge transfer section of the vertical CCD register 32 and a P-type diffusion layer 6 are provided in contact with a lower portion thereof. The P + type element isolation layer 7 is provided on both sides of the photodiode 31.

【0006】N型半導体基板1の表面上には二酸化シリ
コン膜や窒化シリコン膜などからなる絶縁膜81 が設け
られており、N型拡散層5の上部の領域には多結晶シリ
コン膜などからなる垂直CCDレジスタ32の転送ゲー
ト電極9が設けられている。さらに、その上部には、絶
縁膜82 を介して、タングステン膜やアルミニウム膜な
どからなる遮光膜10が設けられている。
[0006] On the surface of the N-type semiconductor substrate 1 and the insulating film 81 made of a silicon dioxide film or a silicon nitride film is provided in the upper region of the N-type diffusion layer 5 from the polycrystalline silicon film The transfer gate electrode 9 of the vertical CCD register 32 is provided. Further, the upper portion thereof, via an insulating film 82, the light-shielding film 10 is provided made of a tungsten film and an aluminum film.

【0007】[0007]

【発明が解決しようとする課題】イメージセンサのダイ
ナミックレンジを大きくするためには、垂直CCDレジ
スタの転送電荷量を大きくすることが必要である。N型
拡散層5の幅を広くすれば転送電荷量は大きくなるが、
チップサイズが大きくなり、イメージセンサを用いたカ
メラシステムの大型化、消費電力の増大を招くので好ま
しくない。N型拡散層の幅は広くせずに転送電荷量を増
やすことが必要である。
In order to increase the dynamic range of the image sensor, it is necessary to increase the amount of charge transferred to the vertical CCD register. When the width of the N-type diffusion layer 5 is increased, the amount of transfer charge is increased.
It is not preferable because the chip size becomes large, and the camera system using the image sensor becomes large in size and the power consumption increases. It is necessary to increase the transfer charge amount without increasing the width of the N-type diffusion layer.

【0008】N型拡散層の幅を広くせずに転送電荷量を
多くする方法として、特願昭63−302253号公報
に開示されている方法がある。この方法はP+型素子分
離領域をつくったあと、エッチングによりトレンチ構造
とし、その部分にN型拡散層を設けるというものであ
る。しかしこの方法においては、基板をエッチングする
ときにシリコンの結晶に欠陥が発生し、暗電流が発生す
るという欠点がある。
As a method for increasing the amount of transfer charges without increasing the width of the N-type diffusion layer, there is a method disclosed in Japanese Patent Application No. 63-302253. In this method, after a P + type element isolation region is formed, a trench structure is formed by etching, and an N type diffusion layer is provided in that portion. However, this method has a drawback that when etching the substrate, defects are generated in the silicon crystal and a dark current is generated.

【0009】転送電荷量を多くするために、N型拡散層
の不純物濃度を濃くする方法がある。N型拡散層の不純
物濃度を濃くすることによりP+型素子分離領域とN型
拡散層の間の接合容量が増加し転送電荷量が多くなる。
しかし、この場合、転送チャネル内の電位最大値(以降
この電位をチャネル電位と呼ぶ)は高くなる。
In order to increase the transfer charge amount, there is a method of increasing the impurity concentration of the N-type diffusion layer. By increasing the impurity concentration of the N-type diffusion layer, the junction capacitance between the P + -type element isolation region and the N-type diffusion layer increases, and the transfer charge amount increases.
However, in this case, the maximum potential value in the transfer channel (hereinafter, this potential is referred to as a channel potential) becomes high.

【0010】ところで、HDTVカメラ用CCDイメー
ジセンサのように、画素寸法が数μm角程度と小さく、
かつ、水平駆動周波数が37MHz程度と高い場合に
は、垂直CCDレジスタと水平CCDレジスタのウェル
構成を個別に設計する必要がある。すなわち、垂直CC
Dレジスタにおいてはより大きな転送電荷量を確保する
ためにそのN型拡散層の不純物濃度を濃くし、水平CC
Dレジスタにおいては転送電界をより強くするためにそ
のN型拡散層の不純物濃度を垂直CCDよりも薄くする
方法がとられる。
By the way, like a CCD image sensor for an HDTV camera, the pixel size is as small as about several μm square.
In addition, when the horizontal drive frequency is as high as about 37 MHz, it is necessary to individually design the well configurations of the vertical CCD register and the horizontal CCD register. That is, vertical CC
In the D register, the impurity concentration of the N-type diffusion layer is increased in order to secure a larger transfer charge amount.
In the D register, in order to further increase the transfer electric field, a method is adopted in which the impurity concentration of the N-type diffusion layer is made lower than that of the vertical CCD.

【0011】この種のイメージセンサにおいて垂直CC
DレジスタのN型拡散層の不純物濃度を濃くすると、垂
直CCDレジスタのチャネル電位のみ高くなり、垂直C
CDレジスタと水平CCDレジスタとの接続部でのチャ
ネル電位差が小さくなり、転送電界が弱くなる。その結
果、電荷転送効率が悪くなることにより、撮像画像上に
縦すじと呼ばれる不良の発生する恐れがある。なお、垂
直CCDレジスタと水平CCDレジスタとの接続部での
チャネル電位差を大きくするために水平CCDレジスタ
のN型拡散層の不純物濃度を濃くすることは、水平CC
Dレジスタにおける転送電界を弱めることになるため好
ましくない。
In this type of image sensor, the vertical CC
When the impurity concentration of the N-type diffusion layer of the D register is increased, only the channel potential of the vertical CCD register increases, and
The channel potential difference at the connection between the CD register and the horizontal CCD register is reduced, and the transfer electric field is weakened. As a result, the charge transfer efficiency deteriorates, which may cause a defect called a vertical stripe on a captured image. Note that increasing the impurity concentration of the N-type diffusion layer of the horizontal CCD register in order to increase the channel potential difference at the connection between the vertical CCD register and the horizontal CCD register requires the horizontal CC register.
It is not preferable because the transfer electric field in the D register is weakened.

【0012】本発明の目的は、N型拡散層の幅を広くせ
ずに転送電荷量を多くし、かつ、チャネル電位が高くな
らないようにすることにある。
An object of the present invention is to increase the amount of transfer charges without increasing the width of the N-type diffusion layer and to prevent the channel potential from increasing.

【0013】[0013]

【課題を解決するための手段】本発明の個体撮像装置
は、複数のフォトダイオードと、このフォトダイオード
の電荷を読み出しゲートを介して受け取って転送する垂
直CCDレジスタと、この垂直CCDレジスタからの電
荷を受け取って転送する水平CCDレジスタと、この水
平CCDレジスタからの電荷を検出する電荷検出部と、
出力増幅器とを有する固体撮像装置であって、垂直CC
Dレジスタが、第1導電型半導体基板の表面部に設けら
れた第2導電型ウェル内に形成された第1導電型拡散層
と、その下部に形成された第2導電型拡散層と、第1導
電型拡散層の表面に絶縁膜を介して配列された複数の転
送ゲート電極とから構成されている固体撮像装置におい
て、第1導電型拡散層が、中央部の第1の拡散層と、そ
の両側にそれぞれ連結して設けられた高濃度の第2の拡
散層と、で成るというものである。
According to the present invention, there is provided a solid-state imaging device comprising: a plurality of photodiodes; a vertical CCD register for receiving and transferring the charge of the photodiode via a read gate; and a charge from the vertical CCD register. A horizontal CCD register for receiving and transferring the charges, a charge detection unit for detecting charges from the horizontal CCD registers,
A solid state imaging device having an output amplifier and a vertical CC
A first conductive type diffusion layer formed in a second conductive type well provided in a surface portion of the first conductive type semiconductor substrate; a second conductive type diffusion layer formed thereunder; In a solid-state imaging device including a plurality of transfer gate electrodes arranged on a surface of one conductivity type diffusion layer via an insulating film, the first conductivity type diffusion layer includes a central first diffusion layer; And a high-concentration second diffusion layer provided on both sides thereof and connected to each other.

【0014】これにより、両側の第2の拡散層が蓄積電
荷量を多くし、また、中央部の第1の拡散層がチャネル
電位が深くなるのを防ぐ。
Thus, the second diffusion layers on both sides increase the amount of accumulated charges, and the first diffusion layer at the center prevents the channel potential from becoming deep.

【0015】なお、第2の拡散層の不純物濃度は、第1
の拡散層の不純物濃度の1、0倍を超え、1、5倍以内
であることが望ましい。
Note that the impurity concentration of the second diffusion layer is
It is desirable that the impurity concentration is more than 1,0 times and not more than 1,5 times the impurity concentration of the diffusion layer.

【0016】その理由は、N型拡散層の不純物濃度を高
くする程、電荷量の拡大の効果が大きいが、1、5倍以
上に高くすると、垂直転送電極の端のチャネル電位が中
央部チャネル電位よりも深くなるので転送効率劣化の問
題が生ずるからである。
The reason is that the higher the impurity concentration of the N-type diffusion layer, the greater the effect of increasing the amount of charge. This is because the potential becomes deeper than the potential, which causes a problem of transfer efficiency deterioration.

【0017】[0017]

【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。
Embodiments of the present invention will be described with reference to the drawings.

【0018】図1は、本発明の固体撮像装置の一実施形
態例における単位画素を示す断面図、図2(a)〜
(h)は、図1の固体撮像装置の製造工程を順に説明す
る断面図である。
FIG. 1 is a sectional view showing a unit pixel in an embodiment of a solid-state imaging device according to the present invention, and FIGS.
FIG. 2H is a cross-sectional view for sequentially explaining the manufacturing process of the solid-state imaging device in FIG. 1.

【0019】図1は、インターライン転送型固体撮像装
置の単位画素であって、シリコンでなるN型半導体基板
1の表面部にP−型ウェル2が設けられている。P−型
ウェル2内には、フォトダイオードを構成するN型光電
変換部3が設けられており、その表面には暗電流を低減
するためのP+型拡散層4が設けられている。また、垂
直CCDレジスタ32(図3参照)の電荷転送部を構成
する第1のN型拡散層51 およびその両側に第2のN型
拡散層52 ,53 が設けられている。
FIG. 1 shows a unit pixel of an interline transfer type solid-state imaging device, in which a P-type well 2 is provided on the surface of an N-type semiconductor substrate 1 made of silicon. An N-type photoelectric conversion unit 3 constituting a photodiode is provided in the P-type well 2, and a P + -type diffusion layer 4 for reducing dark current is provided on the surface thereof. Further, a vertical CCD register 32 first N-type diffusion layer 5 1 and the second N-type diffusion layer 5 2, 5 3 on both sides constituting the charge transfer part (see FIG. 3) is provided.

【0020】また、その下部に接してP型拡散層6が設
けられている。ここで、第2のN型拡散層52 ,53
不純物濃度は、第1のN型拡散層51 の不純物濃度より
も高く設定されるが、その不純物濃度の高さの割合は、
一般に1、0を超え、1、5以下の範囲内にある。フォ
トダイオード31の両側にはP+型素子分離層7が設け
られている。
In addition, a P-type diffusion layer 6 is provided in contact with the lower part. Here, the impurity concentration of the second N-type diffusion layer 5 2, 5 3, which is set higher than the first impurity concentration of the N-type diffusion layer 5 1, the ratio of the height of an impurity concentration,
Generally, it is in the range of more than 1,0 and 1,5 or less. P + type element isolation layers 7 are provided on both sides of the photodiode 31.

【0021】N型半導体基板1の表面上には二酸化シリ
コン膜や窒化シリコン膜などからなる絶縁膜81 が設け
られており、N型拡散層5の上部の領域には多結晶シリ
コン膜などからなる垂直CCDレジスタ32の転送ゲー
ト電極9が設けられている。さらに、その上部には、絶
縁膜82 を介して、タングステン膜やアルミニウム膜な
どからなる遮光膜10が設けられている。
[0021] On the surface of the N-type semiconductor substrate 1 and the insulating film 81 made of a silicon dioxide film or a silicon nitride film is provided in the upper region of the N-type diffusion layer 5 from the polycrystalline silicon film The transfer gate electrode 9 of the vertical CCD register 32 is provided. Further, the upper portion thereof, via an insulating film 82, the light-shielding film 10 is provided made of a tungsten film and an aluminum film.

【0022】両端の第2のN型拡散層52 ,53 の不純
物濃度を濃くすることにより、P+型素子分離領域7と
N型拡散層5の接合容量が増加し転送電荷量は多くな
る。また、第1のN型拡散層51 の不純物濃度は薄いの
で、チャネル電位は深くならない。
By increasing the impurity concentration of the second N-type diffusion layers 5 2 and 5 3 at both ends, the junction capacitance between the P + type element isolation region 7 and the N-type diffusion layer 5 increases, and the transfer charge amount increases. . Further, since the impurity concentration of the first N-type diffusion layer 51 is low, the channel potential does not increase.

【0023】まず、本実施形態例について具体的数字を
もって説明すると、第1のN型拡散層51 の不純物濃度
は7.8×1016cm-3程度、その両側の第2のN型拡
散層52 ,53 不純物濃度は1.0×1017cm-3程度
とする。すなわち、この濃度の倍率は約1、28であ
る。また、第1のN型拡散層51 の幅は1.0μm程
度、その両側の第2のN型拡散層52 ,53 の幅は各
0.5μm程度であり、全体のN型拡散層5の幅は2.
0μmとする。この場合、チャネル電位は8Vであり、
蓄積電荷量は垂直CCDレジスタの転送方向の長さ1.
0μm当たり、電子数で1.6×104個である。一
方、N型拡散層5が幅2.0μm全体で同じ濃度の場
合、チャネル電位を8Vにする不純物濃度は9.2×1
17cm-3である。このときの蓄積電荷量は垂直CCD
レジスタの転送方向の長さ1.0μm当たり、電子数で
1.3×104個である。したがって、本発明の構造に
することにより、N型拡散層5の最大電荷量を23%拡
大できる。
First, the present embodiment will be described with specific figures. The impurity concentration of the first N-type diffusion layer 51 is about 7.8 × 10 16 cm −3 , and the second N-type diffusion layers on both sides thereof are provided. layer 5 2, 5 3 impurity concentration is approximately 1.0 × 10 17 cm -3. That is, the magnification of this concentration is about 1,28. Further, the first N-type diffusion layer 5 first width 1.0μm or so, the second width of the N-type diffusion layer 5 2, 5 3 on both sides is about the 0.5 [mu] m, the entire N-type diffusion The width of layer 5 is 2.
0 μm. In this case, the channel potential is 8V,
The accumulated charge amount is the length in the transfer direction of the vertical CCD register.
The number of electrons per 1.6 μm is 1.6 × 10 4 . On the other hand, when the N-type diffusion layer 5 has the same concentration over the entire width of 2.0 μm, the impurity concentration for setting the channel potential to 8 V is 9.2 × 1.
0 17 cm -3 . At this time, the accumulated charge amount is
The number of electrons is 1.3 × 10 4 per 1.0 μm length in the transfer direction of the register. Therefore, by adopting the structure of the present invention, the maximum charge amount of the N-type diffusion layer 5 can be increased by 23%.

【0024】つぎに、第2の実施形態例について説明す
る。チャネル電位が第1の実施形態例よりも低い場合の
例である。第1のN型拡散層51 の不純物濃度は6.3
×1016cm-3程度、その両側の第2のN型拡散層5
2 ,53 の不純物濃度は8.3×1016cm-3程度とす
る。すなわち、この濃度の倍率は約1、32である。ま
た、第1のN型拡散層5の幅は1.0μm程度、その両
側の第2のN型拡散層5 2 ,53 の幅は各0.5μm程
度であり、全体のN型拡散層5の幅は2.0μmとす
る。この場合、チャネル電位は6Vであり、畜積電荷量
は垂直CCDレジスタの転送方向の長さ1.0μm当た
り、電子数で1.2×104個である。一方、N型拡散
層5が幅2.0μm全体で同じ濃度の場合、チャネル電
位を6Vにする不純物濃度は7.3×1016cm-3であ
る。このときの蓄積電荷量は垂直CCDレジスタの転送
方向の長さ1.0μm当たり、電子数で1.0×104
個である。したがって、本発明の構造にすることによ
り、N型拡散層の最大電荷量を20%拡大できる。
Next, a second embodiment will be described.
You. When the channel potential is lower than that of the first embodiment
It is an example. First N-type diffusion layer 51 Has an impurity concentration of 6.3.
× 1016cm-3Degree, the second N-type diffusion layers 5 on both sides thereof
Two , 5Three Has an impurity concentration of 8.3 × 1016cm-3About
You. That is, the magnification of this concentration is about 1,32. Ma
The width of the first N-type diffusion layer 5 is about 1.0 μm,
Side second N-type diffusion layer 5 Two , 5Three Is about 0.5μm each
And the width of the entire N-type diffusion layer 5 is 2.0 μm.
You. In this case, the channel potential is 6 V, and the accumulated charge amount is
Is the length of 1.0 μm in the transfer direction of the vertical CCD register.
1.2 × 10FourIndividual. On the other hand, N-type diffusion
If the layer 5 has the same concentration over the entire width of 2.0 μm,
The impurity concentration for setting the potential to 6 V is 7.3 × 1016cm-3In
You. The accumulated charge at this time is transferred to the vertical CCD register.
1.0 × 10 in number of electrons per 1.0 μm in the direction lengthFour
Individual. Therefore, by adopting the structure of the present invention,
As a result, the maximum charge of the N-type diffusion layer can be increased by 20%.

【0025】次に、図2(a)〜(h)を参照して本発
明の固体撮像装置(図1)の製造方法の一例について、
工程順に説明する。N型半導体基板1の撮像領域全面に
ボロンイオンを注入しP−型ウェル2を形成し、更に垂
直CCDとなる部分に選択的にボロンイオンを注入して
P+型拡散層6を形成する(図2(a))。フォトダイ
オードとなる領域に燐イオンを注入してN型光電変換部
3を形成し、さらに同領域にボロンイオンを注入してP
+型領域4を形成する(図2(b))。N型半導体基板
1の表面に絶縁膜81 を形成する(図2(c))。垂直
CCDとなる領域に燐イオンを注入し(図2(d))、
さらに、同領域の両端に選択的に燐イオンを追加注入す
る(図2(e))。これにより垂直CCDの中央部の第
1のN型拡散層51 の不純物濃度は、両端の第2のN型
拡散層52 ,53 の不純物濃度よりも低くなる。そし
て、ボロンイオンを選択的に注入してP+型素子分離層
7を形成する(図2(f))。絶縁膜81 の上に転送ゲ
ート電極9(図2(g))を形成したあと、更にその上
に絶縁膜82 を形成し、フォトダイオード31にのみ光
が入るように遮光膜10を形成する(図2(h))。以
上により本発明による固体撮像装置が得られる。
Next, with reference to FIGS. 2A to 2H, an example of a method of manufacturing the solid-state imaging device (FIG. 1) of the present invention will be described.
Description will be made in the order of steps. Boron ions are implanted into the entire imaging region of the N-type semiconductor substrate 1 to form a P− type well 2, and further, boron ions are selectively implanted into a portion to be a vertical CCD to form a P + type diffusion layer 6 (FIG. 2 (a)). Phosphorus ions are implanted into a region to be a photodiode to form an N-type photoelectric conversion unit 3, and boron ions are implanted into the same region to
A + type region 4 is formed (FIG. 2B). On the surface of the N-type semiconductor substrate 1 to form an insulating film 81 (FIG. 2 (c)). Phosphorus ions are implanted into the region to be a vertical CCD (FIG. 2D),
Further, additional phosphorus ions are selectively implanted into both ends of the region (FIG. 2E). Thus, the first impurity concentration of the N-type diffusion layer 5 first central portion of the vertical CCD is lower than the impurity concentration of the second N-type diffusion layer 5 2, 5 3 at both ends. Then, boron ions are selectively implanted to form a P + type element isolation layer 7 (FIG. 2F). After forming the insulating film 81 of the transfer on the gate electrode 9 (FIG. 2 (g)), further on to form the insulating film 82 thereof, forming a light shielding film 10 so that light enters only the photodiode 31 (FIG. 2 (h)). Thus, the solid-state imaging device according to the present invention is obtained.

【0026】[0026]

【発明の効果】以上説明したように本発明は、垂直CC
Dレジスタの電荷転送部となる第1導電型拡散層を中央
部の第1の拡散層およびその両側の第2の拡散層で構成
し、かつ、第2の拡散層の不純物濃度を第1の拡散層の
不純物濃度よりも一定の範囲内で高くすることによっ
て、チャネル電位の上昇を抑制しつつ、転送電荷量を大
きくできる固体撮像装置を提供できる効果がある。
As described above, according to the present invention, the vertical CC
The first conductivity type diffusion layer serving as a charge transfer portion of the D register is constituted by a first diffusion layer in a central portion and second diffusion layers on both sides of the first diffusion layer, and the impurity concentration of the second diffusion layer is set to the first diffusion layer. By setting the impurity concentration higher than the impurity concentration of the diffusion layer within a certain range, there is an effect that it is possible to provide a solid-state imaging device capable of increasing a transfer charge amount while suppressing an increase in channel potential.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の固体撮像装置の一実施形態例の単位画
素を示す断面図である。
FIG. 1 is a cross-sectional view illustrating a unit pixel of an embodiment of a solid-state imaging device according to the present invention.

【図2】(a)〜(h)は、図1の固体撮像装置の製造
工程を順に説明する断面図である。
2 (a) to 2 (h) are cross-sectional views for sequentially explaining manufacturing steps of the solid-state imaging device in FIG.

【図3】一般的なインターライン転送型固体撮像素子の
平面図である。
FIG. 3 is a plan view of a general interline transfer type solid-state imaging device.

【図4】従来の固体撮像装置の単位画素を示す断面図で
ある。
FIG. 4 is a cross-sectional view illustrating a unit pixel of a conventional solid-state imaging device.

【符号の説明】[Explanation of symbols]

1,30 N型半導体基板 2 P−型ウェル 3 N型光電変換部 4 P+型拡散層 5 N型拡散層 51 第1のN型拡散層 52 ,53 第2のN型拡散層 6 P型拡散層 7 P+型素子分離層 81 ,82 絶縁膜 9 転送ゲート電極 10 遮光膜 31 フォトダイオード 32 垂直CCDレジスタ 33 電荷読み出しゲート領域 34 水平CCDレジスタ 35 電荷検出部 36 出力増幅器 37 素子分離領域 38 単位画素1, 30 N-type semiconductor substrate 2 P-type well 3 N-type photoelectric conversion unit 4 P + -type diffusion layer 5 N-type diffusion layer 5 1 First N-type diffusion layer 5 2 , 5 3 Second N-type diffusion layer 6 P-type diffusion layer 7 P + -type element isolation layer 8 1 , 8 2 Insulating film 9 Transfer gate electrode 10 Light-shielding film 31 Photodiode 32 Vertical CCD register 33 Charge readout gate area 34 Horizontal CCD register 35 Charge detector 36 Output amplifier 37 Element isolation Area 38 unit pixel

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数のフォトダイオードと、該フォトダ
イオードの電荷を読み出しゲートを介して受け取って転
送する垂直CCDレジスタと、該垂直CCDレジスタか
らの電荷を受け取って転送する水平CCDレジスタと、
該水平CCDレジスタからの電荷を検出する電荷検出部
と、出力増幅器とを有する固体撮像装置であって、 前記垂直CCDレジスタが、第1導電型半導体基板の主
面上に設けられた第2導電型ウェル内に形成された第1
導電型拡散層と、その下部に形成された第2導電型拡散
層と、前記第1導電型拡散層の表面に絶縁膜を介して配
列された複数の転送ゲート電極とから構成されている固
体撮像装置において、 前記第1導電型拡散層が、中央部の第1の拡散層とその
両側にそれぞれ連結して設けられた不純物濃度の高い第
2の拡散層とで成ることを特徴とする固体撮像装置。
1. A plurality of photodiodes, a vertical CCD register for receiving and transferring charge of the photodiode via a readout gate, a horizontal CCD register for receiving and transferring charge from the vertical CCD register,
What is claimed is: 1. A solid-state imaging device comprising: a charge detection unit for detecting charges from said horizontal CCD register; and an output amplifier, wherein said vertical CCD register is provided on a main surface of a first conductivity type semiconductor substrate. The first formed in the mold well
A solid body including a conductive type diffusion layer, a second conductive type diffusion layer formed thereunder, and a plurality of transfer gate electrodes arranged on a surface of the first conductive type diffusion layer via an insulating film. In the imaging device, the first conductivity type diffusion layer includes a first diffusion layer at a central portion and second diffusion layers having a high impurity concentration provided on both sides of the first diffusion layer. Imaging device.
【請求項2】 前記第2の拡散層の不純物濃度は、前記
第1の拡散層の不純物濃度の1、0倍を超え、1、5倍
以内である請求項1記載の固体撮像装置。
2. The solid-state imaging device according to claim 1, wherein an impurity concentration of said second diffusion layer is more than 1, 0 times and within 1.5 times of an impurity concentration of said first diffusion layer.
JP9180085A 1997-07-04 1997-07-04 Solid-state imaging device Expired - Fee Related JP3047965B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9180085A JP3047965B2 (en) 1997-07-04 1997-07-04 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9180085A JP3047965B2 (en) 1997-07-04 1997-07-04 Solid-state imaging device

Publications (2)

Publication Number Publication Date
JPH1126745A true JPH1126745A (en) 1999-01-29
JP3047965B2 JP3047965B2 (en) 2000-06-05

Family

ID=16077196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9180085A Expired - Fee Related JP3047965B2 (en) 1997-07-04 1997-07-04 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JP3047965B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003499A (en) * 1999-06-23 2001-01-15 김영환 Solid state image pickup device and method of fabricating the same
JP2007036119A (en) * 2005-07-29 2007-02-08 Sony Corp Solid-state image pickup device, manufacturing method thereof and camera
US8446508B2 (en) 2005-07-27 2013-05-21 Sony Corporation Solid state imaging device with optimized locations of internal electrical components

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003499A (en) * 1999-06-23 2001-01-15 김영환 Solid state image pickup device and method of fabricating the same
US8446508B2 (en) 2005-07-27 2013-05-21 Sony Corporation Solid state imaging device with optimized locations of internal electrical components
US8643757B2 (en) 2005-07-27 2014-02-04 Sony Corporation Method of producing solid state imaging device with optimized locations of internal electrical components
JP2007036119A (en) * 2005-07-29 2007-02-08 Sony Corp Solid-state image pickup device, manufacturing method thereof and camera

Also Published As

Publication number Publication date
JP3047965B2 (en) 2000-06-05

Similar Documents

Publication Publication Date Title
JP3766734B2 (en) Solid-state image sensor
US10103190B2 (en) Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate
US20120181590A1 (en) Image pickup apparatus and image pickup system
US20180337205A1 (en) Solid-state image pickup device
JPH09246514A (en) Amplification type solid-state image sensing device
JPH07161958A (en) Solid-state image pick up device
JPS6157181A (en) Solid-state image pickup device
JP2003234496A (en) Solid-state image pickup device and its manufacturing method
JPH09266296A (en) Solid-state image sensing device
JPH08250697A (en) Amplifying type photoelectric converter and amplifying type solid-state image sensor using the same
JP2866328B2 (en) Solid-state imaging device
JP3047965B2 (en) Solid-state imaging device
JP2964571B2 (en) Solid-state imaging device
JP5030323B2 (en) Solid-state image sensor
JPH02278874A (en) Solid state image sensor and manufacture thereof
KR20040065332A (en) CMOS image sensor with ion implantation region as isolation layer and method for fabricating thereof
JPH05190828A (en) Solid-state image-sensing element
JPH05243549A (en) Solid-state image sensing device and its manufacture
JPH05145056A (en) Solid state image sensor
JPH0774336A (en) Solid-state image sensing device
JP2004356157A (en) Solid-state imaging device and method of manufacturing same
JPH0424872B2 (en)
JPS60173978A (en) Solid-state image pickup device
JP2004063878A (en) Charge-detecting apparatus and solid-state image pickup device
JPH0778957A (en) Solid state image sensor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees