JPH11266132A

JPH11266132A - 増幅回路装置

Info

Publication number: JPH11266132A
Application number: JP6567698A
Authority: JP
Inventors: Yoshiko Ikeda; 田佳子池; Masami Nagaoka; 岡正見長
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-03-16
Filing date: 1998-03-16
Publication date: 1999-09-28

Abstract

(57)【要約】【課題】単一電源動作で、出力減衰機能を有する増幅
器を、製造工程の複雑化を伴うことなく実現し、信頼性
が高く、コストの低い増幅回路装置を得る。【解決手段】ゲートに信号を入力され、ドレインから
その増幅信号を出力するトランジスタ１と、トランジス
タ１のソースと接地間に順方向に接続されるダイオード
２と、トランジスタ１のゲートを、抵抗３を介して制御
し、ダイオードの順方向電位以下の電圧にするコントロ
ール端子１３を備え、コントロール端子１３に加えるコ
ントロール電圧Ｖｃを、０Ｖ付近に制御することによ
り、トランジスタ１のゲートの電圧を、ダイオード２の
順方向電位により浮き上がっているトランジスタ１のソ
ースよりも低くして、オフアイソレーションによる出力
減衰を実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は増幅回路装置に係
り、特に、単一電源で動作する、出力減衰機能を有する
高周波増幅器の回路構成に関する。

【０００２】

【従来の技術】図５は、従来の増幅回路装置の回路図で
ある。図において示すように、増幅素子としては、トラ
ンジスタ１が用いられる。そして、トランジスタ１のゲ
ートには、ＲＦ入力端子１１から、ＲＦ信号が入力され
る。一方、トランジスタ１のゲートは、抵抗３を介して
コントロール端子１３に接続される。トランジスタ１の
ソースは、グランド端子１４に接地される。なお、トラ
ンジスタ１の増幅出力は、そのドレインから、ＲＦ出力
端子１２を通じて、外部に送出される。

【０００３】以上のべたような構成は、一般に、ソース
接地型増幅器として知られている。そして、コントロー
ル端子１３から、トランジスタ１のゲート端子に負のコ
ントロール電圧Ｖｃを印加することにより、そのオフア
イソレーションを利用して、出力減衰機能を持たせるこ
とができるようになっている。

【０００４】近年、携帯電話や簡易型携帯電話（ＰＨ
Ｓ）などの端末では、出力電圧を調整するために、その
ＲＦ増幅器に、上記のような出力減衰機能が必要とされ
る。ところが、小型化、低消費電緑化の要求ともに、Ｒ
Ｆ増幅器においても、、単一の正の電源で動作すること
の要求が強まり、ゲート電圧を、トランジスタを十分に
オフさせるレベル、つまり負の電圧レベルまで制御する
ことは非常に困難であった。つまり、トランジスタのオ
フアイソレーションを利用した出力減衰機能の採用は困
難とされていた。

【０００５】したがって、従来は、単一正電源の構成に
おいて、増幅器に出力減衰機能を持たせるために、さま
ざまな試みがなされてきた。

【０００６】図６の回路図に示した増幅回路装置は、そ
の一例である。図６において、増幅回路４５には、ＲＦ
入力端子１１からコンデンサ４４を通じて、ＲＦ信号が
入力される。増幅回路４５は、入力されたＲＦ信号を増
幅して、ＲＦ出力端子１２から出力する。なお、ＲＦ入
力端子１１は、トランジスタ４１と高抵抗４２の並列回
路を介して、電圧Ｖｄを印加される電源端子１５に接続
される。そして、トランジスタ４１のゲートは、コント
ロール端子３２を介して供給されるコントロール電圧Ｖ
ｃにより制御される。

【０００７】つまり、図６の構成では、出力減衰機能を
実現する場合、トランジスタ４１のゲートに、高抵抗４
３を通じてコントロール電圧Ｖｃを印加することによ
り、トランジスタ４１をオンさせる。その結果、ＲＦ入
力端子１１から入力されたＲＦ信号は、トランジスタ４
１を介して、電圧Ｖｄにバイパスさせられる。その結
果、増幅回路４５に対するＲＦ信号は、減衰させられ、
更にコンデンサ４４により直流カットされるため、ＲＦ
出力端子１２からの出力が減衰する。

【０００８】一方、図７の回路図に示した増幅回路装置
は、他の例である。図７において、増幅回路４５には、
ＲＦ入力端子１１からＲＦ信号が入力される。増幅回路
４５は、入力されたＲＦ信号を増幅して、ＲＦ出力端子
１２から出力される。なお、ＲＦ入力端子１１は、トラ
ンジスタ４６から、減衰素子４７を介してＲＦ出力端子
１２に伝達される経路にも接続されている。なお、トラ
ンジスタ４６のゲートには、コントロール端子３２か
ら、高抵抗２０を介して、コントロール電圧Ｖｃが印加
可能となっている。

【０００９】図７の構成は、一般に、Ｔ型アッテネータ
ないしは、π型アッテネータと呼ばれる減衰素子４７
を、増幅系統に並列に接続し、トランジスタ４６をオン
することにより、減衰素子４７を、増幅回路４５の回路
に並列に投入し、出力減衰機能を実現するものである。

【００１０】

【発明が解決しようとする課題】従来の増幅回路装置
は、以上のように構成されていたので、出力減衰機能を
実現するためには、負の別の電源が必要であり、正の単
一電源でこれを実現するためには、入力されたＲＦ信号
をバイパスさせたり、増幅出力をアッテネータにより減
衰させたりする必要があった。つまり、単一正電源しか
利用できない環境では、出力減衰のための別の制御回路
が必要である。ところが、この制御回路に適用されるス
イッチング用ないしはアッテネータ用のトランジスタ
は、ＲＦ増幅用のトランジスタとは異なる閾値を持たせ
る必要があり、同一の半導体素子上に構成する場合、製
造工程の複雑化、歩留の低減、コストの上昇などの問題
点があった。

【００１１】したがって、本発明は、上記のような従来
技術の問題点を解消し、単一電源動作で、出力減衰機能
を有する増幅器を、製造工程の複雑化を伴うことなく実
現し、信頼性が高く、コストの低い増幅回路装置を得る
ことを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、ゲートに信号を入力され、ドレインから
その増幅信号を出力するトランジスタと、前記トランジ
スタのソースと接地間に順方向に接続されるダイオード
と、前記トランジスタのゲートを、前記ダイオードの順
方向電位以下の電圧に制御して、前記トランジスタを出
力減衰状態にする制御手段と、を備える増幅回路装置を
提供するものである。

【００１３】

【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態を説明する。

【００１４】実施形１．図１は、本発明の実施形１の増
幅回路装置の回路図である。図において、トランジスタ
１は、そのゲートにＲＦ入力端子１１からのＲＦ信号を
入力され、そのドレインから、増幅されたＲＦ信号を出
力し、ＲＦ出力端子１２を介して、外部に送出する。

【００１５】トランジスタ１のゲートは、抵抗３を介し
てコントロール端子１３に接続されており、コントロー
ル電圧Ｖｃを印加可能とされている。

【００１６】トランジスタ１のソースは、ダイオード２
とバイパスコンデンサ５の並列回路を介してグランド端
子１４に接続されると共に、高抵抗４を介して電源Ｖｄ
を供給されている電源端子１５に接続される。

【００１７】以上述べたような構成において、ダイオー
ド２には、電圧Ｖｄを供給される電源端子１５から高抵
抗４を介して、常に、ある程度の電流が供給されるた
め、そのアノード電位は、ダイオードの順方向電圧降下
分だけ、グランド端子１４の電圧より浮き上がる。つま
り、トランジスタ１のソースは、常に、少なくともダイ
オード２の電圧降下分だけ浮いた電圧、約０．６Ｖとな
っている。

【００１８】一方、バイパスコンデンサ５は、トランジ
スタ１のソースを、高周波的に接地する機能を有する。

【００１９】したがって、出力減衰機能を実現すべく、
コントロール端子１３から、０Ｖ付近の電圧Ｖｃを印加
して、トランジスタ１のゲート電圧をオフ制御しようと
した場合、トランジスタ１のゲートと、ソースは、逆バ
イアスとなり、トランジスタ１のオフアイソレーション
を減衰機能として利用することが可能となる。

【００２０】その結果、トランジスタ１のゲートを負電
圧としなくても、出力減衰機能を実現できるため、単一
正電圧の電源しか供給できない機器においても、十分に
利用することができる。

【００２１】実施形２．図２は、本発明の実施形２の増
幅回路装置の回路図である。図において示すように、ト
ランジスタ１のドレインは、つまりＲＦ出力端子１２へ
のＲＦ出力信号は、抵抗６とコンデンサ７の直列回路で
構成される帰還素子８を通じて、トランジスタ１のゲー
ト、つまりＲＦ入力信号側に帰還されている。なお、ト
ランジスタ１のドレインは、ラインまたはインダクタで
構成されるライン／インダクタ９を介して電圧Ｖｄ１を
供給する電源端子１６に接続される。このライン／イン
ダクタ９の働きにより、トランジスタ１のドレイン側の
直流電位が規定されると共にドレイン電流が供給され
る。

【００２２】以上述べたような構成において、トランジ
スタ１のゲート端子とドレイン端子間が、抵抗６とコン
デンサ７の直列回路から構成される帰還素子８によって
接続されるため、この増幅系には、負帰還がかかる。こ
の帰還率は、抵抗６、コンデンサ７のそれぞれの値によ
り決定されるもので、これらの値を最適に設計して、所
望の帰還率を設定することにより、この増幅回路におけ
る減衰量を所望の値にすることができる。ちなみに、得
られる減衰比は、３０ｄＢ程度となる。

【００２３】なお、図２の構成のその他の動作について
は、図１の構成の場合と同様である。

【００２４】実施形３．図３は、本発明の実施形３の増
幅回路装置の回路図であり、特に、ＧａＡｓＭＥＳＦＥ
Ｔによる、ＤＦＥＴを用いた２段パワー増幅器の構成を
例示するものである。

【００２５】図において、トランジスタ１のゲートに
は、整合回路２８を介してＲＦ入力端子１１からのＲＦ
信号が入力される。整合回路２８は、入力系統に直列に
コンデンサ２１を接続し、併せてトランジスタ１のゲー
トをライン／インダクタ２２と抵抗３の直列回路を介し
て、コントロールロール電圧Ｖｇｃ１を供給されるコン
トロール端子１３に接続して、入力整合回路を構成して
いる。

【００２６】トランジスタ１のドレインとゲートは、抵
抗６とコンデンサ７の直列回路で構成される帰還素子８
を介して接続されており、トランジスタ１による増幅段
に負帰還がかかるようになっている。

【００２７】トランジスタ１のソースは、ダイオード２
とバイパスコンデンサ５の並列回路を介してグランド端
子１４に接地され、ダイオード２のアノードには、高抵
抗４を介して電源端子１５から電圧Ｖｄの電源が供給さ
れる。

【００２８】トランジスタ１は、ＲＦ信号を増幅して、
これを整合回路２９を介してトランジスタ２５のゲート
に供給している。整合回路２９は、ＲＦ信号の系統に直
列にコンデンサ２４を接続し、併せてトランジスタ２５
のゲートをライン／インダクタ２３を介して、電圧Ｖｄ
１を供給される電源端子１６に接続し、同時に、抵抗１
０を介して、コントロール電圧Ｖｇ２を供給されるゲー
ト端子１７に接続して、段間整合回路を構成する。

【００２９】なお、トランジスタ２５のソースは、グラ
ンド端子１９に接地される。一方、トランジスタ２５の
ドレインから出力されるＲＦ信号は、整合回路３０を介
してＲＦ出力端子１２に送出される。なお、整合回路３
０は、ＲＦ信号の系統に直列にコンデンサ２７を接続
し、併せてトランジスタ２５のドレインをライン／イン
ダクタ２６を介して、Ｖｄ２を供給される電源端子１８
に接続して、出力整合回路を構成する。

【００３０】以上述べたような構成において、次に、そ
の動作を説明する。トランジスタ１のソースは、ダイオ
ード２の順方向電圧により、接地電位より浮き上がった
電圧に設定される。このダイオード２に電位を与える電
流は、トランジスタ１のソース、および電源端子１５か
ら高抵抗４を介して供給される。

【００３１】このため、コントロール端子１３から、直
流的な接続を行うためのライン／インダクタ２２と、抵
抗３を介して接地電位付近のコントロール電圧Ｖｇｃ１
を印加することにより、トランジスタ１のオフアイソレ
ーションによる出力減衰機能を果たすことができる。

【００３２】なお、ソース接地型の増幅素子であるトラ
ンジスタ１は、そのドレインとゲートの間に、負帰還機
能を果たす帰還素子８を接続されるため、その減衰率を
制御される。

【００３３】トランジスタ１に関連する回路の動作は、
図２の構成の場合と同様である。

【００３４】トランジスタ１のドレインからのＲＦ出力
は、整合回路２９を介してトランジスタ２５のゲートに
与えられ、トランジスタ２５で増幅され、増幅されたＲ
Ｆ信号は、トランジスタ２５のドレインから、整合回路
３０を介して、ＲＦ出力端子１２に出力される。

【００３５】ちなみに、トランジスタ２５のソースは、
グランド端子１９に接地されており、ソース接地型の増
幅素子を構成し、ゲートからの入力信号を増幅して、そ
のドレインから出力する機能を有する。

【００３６】なお、トランジスタ２５のゲートは、整合
回路２９に内蔵される抵抗１０を介してゲート端子１７
に接続されており、コントロール電圧Ｖｇ２により制御
される。一方、整合回路２９におけるコンデンサ２４の
入力側で、直流的な接続を行うためのライン／インダク
タ２３を通じて、電源端子１６から電圧Ｖｄ１を供給す
ることにより、ドレイン電流を供給すると共にその直流
電圧を規定する。

【００３７】なお、トランジスタ２５のドレインからの
出力ＲＦ信号は、整合回路３０を介してＲＦ出力端子１
２に送出される。なお、整合回路３０は、トランジスタ
２５のドレインをライン／インダクタ２６を通じて電圧
Ｖｄ２を供給される電源端子１８に接続しているが、こ
れはトランジスタ２５のドレイン電流を供給すると共に
その直流電位を規定している。

【００３８】また、整合回路３０のコンデンサ２７は、
ＲＦ出力端子１２に対する、出力カプリングコンデンサ
として作用する。

【００３９】次に、以上述べたような構成における電気
特性について、実験した結果を、図４の周波数特性図に
基づいて説明する。

【００４０】今、電源電圧３Ｖの単一電源動作で、周波
数１．９ＧＨｚとして、実験した場合を例にとって説明
する。なお、減衰量は、２０ｄＢとして設計されている
ものとする。

【００４１】図からも明らかなように、無減衰時には、
利得は１７ｄＢであるのに対して、減衰時には、利得は
−３ｄＢとなっている。つまり、減衰時には、無減衰時
と比較して、２０ｄＢの出力減衰量となっているのがわ
かる。

【００４２】なお、本発明は、ＧａＡｓＭＥＳＦＥＴに
限らず、ＭＯＳＦＥＴ、バイポーラトランジスタ、化合
物半導体、ＨＥＭＴやＨＢＴなどのヘテロ接合型トラン
ジスタの場合でも効果的に適用できるものである。

【００４３】また、本発明は、高周波、高出力増幅器に
限らず、低雑音増幅器、広帯域増幅器などにも同様に適
用可能である。また、増幅器構成についても、１段構成
のものから、多段構成のものまで、幅広く適用できる。
また、同一の半導体基板上に複数の回路が搭載された、
ＭＭＩＣ（マルチチップ集積回路）や、ＭＣＭ（マルチ
チップモジュール）、ディジタルアナログ混在回路にお
いても、適用可能なものであることは言うまでもない。

【００４４】

【発明の効果】以上述べたように、本発明によれば、ソ
ース接地型のトランジスタのソースを、順方向接続した
ダイオードで接地することにより、ゲート電圧を、ダイ
オードの順方向電圧以下に制御するだけで、容易に、オ
フアイソレーションによる出力減衰が可能となるので、
特別な製造プロセスなしに、単一正電源の機器におい
て、有効に出力減衰機能を実現でき、簡単な構成で、歩
留が良く、コストの低い増幅回路装置を実現できる効果
がある。

【図面の簡単な説明】

【図１】本発明の実施形１の増幅回路装置の回路図であ
る。

【図２】本発明の実施形２の増幅回路装置の回路図であ
る。

【図３】本発明の実施形３の増幅回路装置の回路図であ
る。

【図４】図３の構成における動作特性を例示する特性図
である。

【図５】従来の増幅回路装置の第１の例の回路図であ
る。

【図６】従来の増幅回路装置の第２の例の回路図であ
る。

【図７】従来の増幅回路装置の第３の例の回路図であ
る。

【符号の説明】

１、２５、４６トランジスタ２ダイオード３、６、１０抵抗４、２０、４２、４３高抵抗５バイパスコンデンサ７、２１、２４、２７、４４コンデンサ８帰還素子９、２２、２３、２６ライン／インダクタ１１ＲＦ入力端子１２ＲＦ出力端子１３、３２コントロール端子１４、１９グランド端子１５、１６、１８電源端子１７ゲート端子２８、２９、３０整合回路４５増幅回路４７減衰素子

Claims

【特許請求の範囲】

【請求項１】ゲートに信号を入力され、ドレインからそ
の増幅信号を出力するトランジスタと、前記トランジス
タのソースと接地間に順方向に接続されるダイオード
と、前記トランジスタのゲートを、前記ダイオードの順
方向電位以下の電圧に制御して、前記トランジスタを出
力減衰状態にする制御手段と、を備えることを特徴とす
る増幅回路装置。
【請求項２】前記ダイオードのアノードに、順方向電流
を供給する電流供給手段を備える、請求項１の増幅回路
装置。
【請求項３】前記トランジスタのドレインとゲートの間
に接続される負帰還手段を備える、請求項１の増幅回路
装置。
【請求項４】前記負帰還手段が、抵抗とコンデンサの直
列回路で構成される、請求項３の増幅回路装置。
【請求項５】入力信号がＲＦ信号であり、前記ダイオー
ドに並列にバイパスコンデンサを接続した、請求項１の
増幅回路装置。