JPH11260981A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JPH11260981A
JPH11260981A JP6371898A JP6371898A JPH11260981A JP H11260981 A JPH11260981 A JP H11260981A JP 6371898 A JP6371898 A JP 6371898A JP 6371898 A JP6371898 A JP 6371898A JP H11260981 A JPH11260981 A JP H11260981A
Authority
JP
Japan
Prior art keywords
alloy
plating
lead frame
sealing
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6371898A
Other languages
English (en)
Inventor
Hiroshi Iwano
博 岩野
Shunichi Nakayama
俊一 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP6371898A priority Critical patent/JPH11260981A/ja
Publication of JPH11260981A publication Critical patent/JPH11260981A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】耐食性並びに半田付性に優れたリードフレーム
の製造方法を提供する。 【解決手段】打抜加工後のリードフレーム1の表面にN
iを約0.8〔μm〕の厚みでめっきして、下地となる
Niめっき被膜6を形成する。次に、Niめっき被膜6
の表面にAu−Pd合金を約0.1〔μm〕の厚みでめ
っきしてAu−Pd合金めっき被膜7を形成する。さら
に、Au−Pd合金めっき被膜7が形成されたリードフ
レーム1の表面を封孔処理剤にて封孔処理する。このよ
うにAu−Pd合金めっき被膜7の表面を封孔処理剤で
処理することによって、半田の濡れ性が向上し、半田付
着性を高めるとともに、耐食性を向上させることができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、樹脂封止型の半導
体装置などに用いられるリードフレームの製造方法に関
するものである。
【0002】
【従来の技術】従来、樹脂封止型の半導体装置などに用
いられるリードフレームは、基材を所定の形状に打抜加
工し、打ち抜いた基材のダイボンド部をAgめっきする
とともにワイヤボンディング部をAg又はAuめっきし
た後、ダイボンド部に半導体チップをダイボンドし、ダ
イボンドした半導体チップとワイヤボンディング部をワ
イヤボンドし、さらに半導体チップやワイヤボンド部を
含む所定部位をエポキシ樹脂のような熱硬化性樹脂で封
止してパッケージを形成し、最後に外装半田めっき(パ
ッケージから突出する外部リードのめっき)を行って製
造されていた。
【0003】これに対して特公昭63−49382号公
報や特許公報第2543619号には、打ち抜いた基材
の表面にめっきされたNi下地の表面にPdをめっきし
たり、あるいはPdのめっきとAuのフラッシュめっき
を行うことで、樹脂封止後の外装半田めっきを省略した
製造方法が提案されている。
【0004】
【発明が解決しようとする課題】しかしながら、Pd単
独でめっきした場合には半田付性が若干劣り、Au−P
d合金をめっきした場合には耐食性に劣るという問題が
ある。本発明は上記問題に鑑みて為されたものであり、
その目的とするところは、耐食性並びに半田付性に優れ
たリードフレームの製造方法を提供することにある。
【0005】
【課題を解決するための手段】請求項1の発明では、上
記目的を達成するために、導電性を有する基材を所定の
形状に打ち抜く工程と、打ち抜いた基材の表面にNiを
めっきする工程と、Niめっきの表面にAuの比率が5
0%以上且つ90%以下であるAu−Pd合金をめっき
する工程と、Au−Pd合金めっきの表面を封孔処理剤
により封孔処理する工程とを含むことを特徴とし、Au
の比率が50%以上且つ90%以下であるAu−Pd合
金をめっきすることでPd単独でめっきした場合に比較
して半田付性を向上することができ、しかもAu−Pd
合金めっきの表面を封孔処理材で封孔処理することでも
半田付性が向上できるとともにめっき部分の耐食性も向
上することができる。
【0006】請求項2の発明では、上記目的を達成する
ために、導電性を有する基材を所定の形状に打ち抜く工
程と、打ち抜いた基材の表面にNiをめっきする工程
と、Niめっきの表面にPd又はPd合金をめっきする
工程と、Pdめっき又はPd合金めっきの表面にAuの
比率が50%以上且つ90%以下であるAu−Pd合金
をめっきする工程と、Au−Pd合金めっきの表面を封
孔処理剤により封孔処理する工程とを含むことを特徴と
し、Auの比率が50%以上且つ90%以下であるAu
−Pd合金をめっきすることでPd単独でめっきした場
合に比較して半田付性を向上することができ、さらにA
u−Pd合金めっきの表面を封孔処理材で封孔処理する
ことでも半田付性が向上できるとともにめっき部分の耐
食性も向上することができる。しかも、NiめっきとA
u−Pd合金めっきの間にPd又はPd合金をめっきし
ているため、半導体チップ接合時等の熱履歴による下地
金属のNiの拡散及び酸化を抑えて、後工程である半田
付け工程の半田付性が低下するのを防ぐことができる。
【0007】請求項3の発明は、請求項1又は2の発明
において、Au−Pd合金にCu等の第3金属を加えて
3元合金としたことを特徴とし、Au−Pd合金をめっ
きする場合に比較して外観の平滑性が向上し、ワイヤボ
ンディングが行い易くなる。
【0008】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して詳細に説明する。 (実施形態1)図2は本実施形態におけるリードフレー
ム1を示しており、Cu又はCu合金やFe−Ni合金
等の導電性を有する素材から成る基材を所定の形状に打
抜加工してあり、2は半導体チップ10がダイボンドさ
れるダイボンド部、3は内部リード、4は外部リード、
5は外部リード4を支持するタイバーである。而して、
上記形状に打抜加工した後、以下に説明する製造工程を
経てリードフレーム1が完成する。
【0009】まず、打抜加工後のリードフレーム1の表
面にNiを約0.8〔μm〕の厚みでめっきして、下地
となるNiめっき被膜6を形成する。但し、このNiめ
っき被膜6の厚みは0.2〜5〔μm〕の範囲で適宜設
定するのが望ましい。次に、Niめっき被膜6の表面に
Au−Pd合金を約0.1〔μm〕の厚みでめっきして
Au−Pd合金めっき被膜7を形成する。このAu−P
d合金はAuの比率(重量比)が50%以上且つ90%
以下のものを使用するのが望ましく、本実施形態ではA
uの比率を60%としている。なお、Auの比率を50
%以下とすると光熱履歴によりAu−Pd合金めっき被
膜7中のPdが酸化し、半田付性が低下するものであ
り、90%以上では半導体チップ搭載時に使用する半田
への溶出が多くなり、半田溶接中にその下地金属である
Niめっき被膜6が露出して接合性が阻害されるもので
ある。また、Au−Pd合金めっき被膜7の厚みは0.
05〜0.5〔μm〕の範囲で適宜設定するのが望まし
い。このような工程により、図1に示すようにリードフ
レーム1を形成する基材1aの表面にNiめっき被膜
6、Au−Pd合金めっき被膜7が形成される。
【0010】そして、半導体チップ10をダイボンド部
2にダイボンドし、AuあるいはAlの金属線で半導体
チップ10と内部リード3とをワイヤボンドした後、図
3及び図4に示すように半導体チップ10及び内部リー
ド3をエポキシ樹脂等の熱硬化性樹脂で封止してパッケ
ージ11を形成する。次に、リードフレーム1の表面を
封孔処理剤にて封孔処理するのであるが、この封孔処理
剤及び封孔処理について説明する。
【0011】本実施形態における封孔処理剤は、ネオ
ペンチル脂肪酸エステル、二塩基酸、二塩基酸のア
ミン塩のうち少なくとも一種類を、アルコール系、塩素
系、フッ素系のうち少なくとも一種類の溶剤に溶解して
調製されるものや、ネオペンチル脂肪酸エステル、
二塩基酸、二塩基酸のアミン塩のうち少なくとも一種
類及び、5−アミノテトラゾール、5−メチルベン
ゾトリアゾールのうち少なくとも一種類を、アルコール
系、塩素系、フッ素系のうち少なくとも一種類の溶剤に
溶解して調製されるものを用いる。ネオペンチル脂肪
酸エステルとしては、特に限定されるものではないが、
次の化学構造式で示されるトリメチロールプロパン脂肪
酸エステルを用いることができる。
【0012】
【化1】
【0013】また、二塩基酸としては、特に限定され
るものではないが、1,16−ヘキサデカンジカルボン
酸を用いることができるものであり、さらに二塩基酸
のアミン塩としては、特に限定されるものではないが、
1,16−ヘキサデカンジカルボン酸とモノイソプロパ
ノールアミンとの反応生成物を用いることができる。
尚、これらの二塩基酸や、二塩基酸のアミン塩の代
わりに、炭素数2以上の脂肪族カルボン酸を用いること
も可能である。
【0014】そして、上記のネオペンチル脂肪酸エス
テル、二塩基酸、二塩基酸のアミン塩のうち一種類
以上を溶剤に溶解することによって、封孔処理剤を調製
することができる。例えば、ネオペンチル脂肪酸エス
テルと二塩基酸の組み合わせ、ネオペンチル脂肪酸
エステルと二塩基酸のアミン塩の組み合わせ、ネオ
ペンチル脂肪酸エステルと二塩基酸と二塩基酸のア
ミン塩の組み合わせで溶剤に溶解して封孔処理剤を調製
することができる。
【0015】また、このネオペンチル脂肪酸エステ
ル、二塩基酸、二塩基酸のアミン塩から一種類以上
選ばれるものに加えて、5−アミノテトラゾールと
5−メチルベンゾトリアゾールのうち一方あるいは両方
を溶剤に溶解することによっても、封孔処理剤を調製す
ることができる。溶剤としては、アルコール系溶剤、塩
素系溶剤、フッ素系溶剤のうちから一種類以上を選んで
使用することができるものであり、例えばアルコール系
溶剤と塩素系溶剤とフッ素系溶剤を80:10:10の
容量比で混合して使用することができる。ここで、アル
コール系溶剤としてはエチルアルコール、メチルアルコ
ール、イソプロピルアルコール等を、塩素系溶剤として
は1,1,1−トリクロロエタン、メチレンクロライド
等を、フッ素系溶剤としてはフロン1,1,3、フロン
225等を用いることができるが、溶剤は100%エタ
ノールであっても良い。
【0016】また、上記の各成分の溶剤への配合量は、
ネオペンチル脂肪酸エステルは0.02〜0.5%
(w/v)〔溶剤1リットルに対してネオペンチル脂肪
酸エステル0.2〜5g〕、二塩基酸は0.01〜0.
5%(w/v)〔溶剤1リットルに対して二塩基酸0.
1〜5g〕、二塩基酸のアミン塩は0.01〜0.1%
(w/v)〔溶剤1リットルに対して二塩基酸のアミン
塩0.1〜1g〕、5−アミノテトラゾールは0.00
1〜0.05%(w/v)〔溶剤1リットルに対して5
−アミノテトラゾール0.01〜0.5g〕、5−メチ
ルベンゾトリアゾールは0.001〜0.05%(w/
v)〔溶剤1リットルに対して5−メチルベンゾトリア
ゾール0.01〜0.5g〕に設定するのが好ましい。
【0017】上記のようにして調製した封孔処理剤に、
Au−Pd合金めっき被膜7を形成したリードフレーム
1を浸漬等することによって、Au−Pd合金めっき被
膜7の表面を処理(封孔処理)することができる。そし
てこのようにAu−Pd合金めっき被膜7の表面を封孔
処理剤で処理することによって、半田の濡れ性が向上
し、半田付着性を高めることができる。また、このよう
な効果の他に、本実施形態における封孔処理剤は、Au
−Pd合金めっき被膜7の酸化を防止する効果があり、
また摺動性を向上させることができ、特に金属材料が削
れ易いものである場合に有効である。さらに接触抵抗が
経時劣化することを防ぐことができると共に耐熱性を向
上させることができ、加えて耐食性向上の効果もある。
【0018】上述のようにして形成されたリードフレー
ム1からタイバー5等の不要部分をカットすることによ
り、パッケージ11の両側から外部リード4が突出した
DIP型の半導体装置が完成する。上述のように本実施
形態によれば、導電性を有する基材1aを所定の形状に
打ち抜く工程と、打ち抜いた基材1aの表面にNiをめ
っきする工程と、Niめっきの表面にAuの比率が50
%以上且つ90%以下であるAu−Pd合金をめっきす
る工程と、Au−Pd合金めっきの表面を封孔処理剤に
より封孔処理する工程とを含んでいるため、Auの比率
が50%以上且つ90%以下であるAu−Pd合金をめ
っきすることでPd単独でめっきした場合に比較して半
田付性を向上することができ、しかもAu−Pd合金め
っき被膜7の表面を封孔処理材で封孔処理することでも
半田付性が向上できるとともにめっき部分の耐食性も向
上することができる。
【0019】ところで、本実施形態ではAu−Pdの2
元合金をめっきしているが、これにCuのような第3金
属を加えた3元合金をめっきするようにしてもよい。例
えば、第3金属としてCuを加えたAu−Pd−Cu合
金をめっきすれば、Au−Pdの2元合金をめっきする
場合に比較して、外観の平滑性を向上することができ、
後のワイヤボンディングがし易くなるという利点があ
る。
【0020】(実施形態2)本実施形態では、基材1a
に形成したNiめっき被膜6の表面にPdを単独で約
0.1〔μm〕の厚みでめっきしてPdめっき被膜8を
形成し、このPdめっき被膜8の表面にAu−Pd合金
を約0.005〔μm〕の厚みでめっきするようにした
点に特徴があり、それ以外の工程については実施形態1
と共通であるから説明は省略する。
【0021】而して、リードフレーム1の表面には図5
に示すように下地となるNiめっき被膜6、Pdめっき
被膜8、Au−Pd合金めっき被膜7が形成される。但
し、Pdめっき被膜8の厚みは0.05〜0.5〔μ
m〕の範囲で適宜設定するのが望ましく、また、Au−
Pd合金めっき被膜7の厚みは0.003以上とするの
が望ましい。なお、Niめっき被膜6の表面にPdを単
独でめっきする代わりに、PdNi等のPd合金をめっ
きしてもよい。
【0022】上述のように本実施形態によれば、Niめ
っき被膜6の下地とAu−Pd合金めっき被膜7との間
にPdめっき被膜8を形成しているので、半導体チップ
接合時等の熱履歴により下地金属のNiの拡散及び酸化
を抑えて後工程である半田付け工程の半田付性が低下す
るのを防ぐことができ、しかも、Au−Pd合金めっき
被膜7の厚みを薄くすることができる。なお、本実施形
態においても、Au−Pdの2元合金をめっきしている
が、これにCuのような第3金属を加えた3元合金をめ
っきするようにしてもよい。
【0023】
【発明の効果】請求項1の発明は、導電性を有する基材
を所定の形状に打ち抜く工程と、打ち抜いた基材の表面
にNiをめっきする工程と、Niめっきの表面にAuの
比率が50%以上且つ90%以下であるAu−Pd合金
をめっきする工程と、Au−Pd合金めっきの表面を封
孔処理剤により封孔処理する工程とを含むので、Auの
比率が50%以上且つ90%以下であるAu−Pd合金
をめっきすることでPd単独でめっきした場合に比較し
て半田付性を向上することができ、しかもAu−Pd合
金めっきの表面を封孔処理材で封孔処理することでも半
田付性が向上できるとともにめっき部分の耐食性も向上
することができるという効果がある。
【0024】請求項2の発明は、導電性を有する基材を
所定の形状に打ち抜く工程と、打ち抜いた基材の表面に
Niをめっきする工程と、Niめっきの表面にPd又は
Pd合金をめっきする工程と、Pdめっき又はPd合金
めっきの表面にAuの比率が50%以上且つ90%以下
であるAu−Pd合金をめっきする工程と、Au−Pd
合金めっきの表面を封孔処理剤により封孔処理する工程
とを含むので、Auの比率が50%以上且つ90%以下
であるAu−Pd合金をめっきすることでPd単独でめ
っきした場合に比較して半田付性を向上することがで
き、さらにAu−Pd合金めっきの表面を封孔処理材で
封孔処理することでも半田付性が向上できるとともにめ
っき部分の耐食性も向上することができるという効果が
ある。しかも、NiめっきとAu−Pd合金めっきの間
にPd又はPd合金をめっきしているため、半導体チッ
プ接合時等の熱履歴による下地金属のNiの拡散及び酸
化を抑えて、後工程である半田付け工程の半田付性が低
下するのを防ぐことができるという効果がある。
【0025】請求項3の発明は、Au−Pd合金にCu
等の第3金属を加えて3元合金としたので、Au−Pd
合金をめっきする場合に比較して外観の平滑性が向上
し、ワイヤボンディングが行い易くなるという効果があ
る。
【図面の簡単な説明】
【図1】実施形態1におけるリードフレームの要部側面
断面図である。
【図2】(a)は同上のリードフレームの一部省略した
正面図であり、(b)は側面図である。
【図3】同上におけるパッケージが形成された状態のリ
ードフレームの一部省略した正面図である。
【図4】同上におけるパッケージが形成された状態のリ
ードフレームの側面図である。
【図5】実施形態2におけるリードフレームの要部側面
断面図である。
【符号の説明】 1 リードフレーム 1a 基材 6 Niめっき被膜 7 Au−Pd合金めっき被膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 導電性を有する基材を所定の形状に打ち
    抜く工程と、打ち抜いた基材の表面にNiをめっきする
    工程と、Niめっきの表面にAuの比率が50%以上且
    つ90%以下であるAu−Pd合金をめっきする工程
    と、Au−Pd合金めっきの表面を封孔処理剤により封
    孔処理する工程とを含むことを特徴とするリードフレー
    ムの製造方法。
  2. 【請求項2】 導電性を有する基材を所定の形状に打ち
    抜く工程と、打ち抜いた基材の表面にNiをめっきする
    工程と、Niめっきの表面にPd又はPd合金をめっき
    する工程と、Pdめっき又はPd合金めっきの表面にA
    uの比率が50%以上且つ90%以下であるAu−Pd
    合金をめっきする工程と、Au−Pd合金めっきの表面
    を封孔処理剤により封孔処理する工程とを含むことを特
    徴とするリードフレームの製造方法。
  3. 【請求項3】 Au−Pd合金にCu等の第3金属を加
    えて3元合金としたことを特徴とする請求項1又は2記
    載のリードフレームの製造方法。
JP6371898A 1998-03-13 1998-03-13 リードフレームの製造方法 Pending JPH11260981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6371898A JPH11260981A (ja) 1998-03-13 1998-03-13 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6371898A JPH11260981A (ja) 1998-03-13 1998-03-13 リードフレームの製造方法

Publications (1)

Publication Number Publication Date
JPH11260981A true JPH11260981A (ja) 1999-09-24

Family

ID=13237462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6371898A Pending JPH11260981A (ja) 1998-03-13 1998-03-13 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JPH11260981A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305132C (zh) * 1999-10-01 2007-03-14 三星航空产业株式会社 引线框架及其电镀方法
JP2010153236A (ja) * 2008-12-25 2010-07-08 Alps Electric Co Ltd 弾性変形部を備える接触子の製造方法
KR101090259B1 (ko) * 2002-10-17 2011-12-06 로옴가부시기가이샤 패키지형 전자부품에 있어서의 리드 단자의 절단 방법
WO2015012306A1 (ja) * 2013-07-24 2015-01-29 Jx日鉱日石金属株式会社 電子部品およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305132C (zh) * 1999-10-01 2007-03-14 三星航空产业株式会社 引线框架及其电镀方法
KR101090259B1 (ko) * 2002-10-17 2011-12-06 로옴가부시기가이샤 패키지형 전자부품에 있어서의 리드 단자의 절단 방법
JP2010153236A (ja) * 2008-12-25 2010-07-08 Alps Electric Co Ltd 弾性変形部を備える接触子の製造方法
WO2015012306A1 (ja) * 2013-07-24 2015-01-29 Jx日鉱日石金属株式会社 電子部品およびその製造方法
KR20150099850A (ko) * 2013-07-24 2015-09-01 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 전자 부품 및 그 제조 방법
JPWO2015012306A1 (ja) * 2013-07-24 2017-03-02 Jx金属株式会社 電子部品およびその製造方法

Similar Documents

Publication Publication Date Title
JP2003297995A (ja) エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム
JP2543619B2 (ja) 半導体装置用リ―ドフレ―ム
JP3537417B2 (ja) 半導体装置およびその製造方法
JP2002100718A (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
JP2019096694A (ja) リードフレーム、半導体装置、リードフレームの製造方法
US20030153129A1 (en) Method for fabricating preplated nickel/palladium and tin leadframes
JP2989406B2 (ja) 半導体装置用プリプレーテッドフレーム及びその製造方法
JP2003197827A (ja) 半導体装置およびその製造方法
JPH11260981A (ja) リードフレームの製造方法
US6545342B1 (en) Pre-finished leadframe for semiconductor devices and method of fabrication
US20030137032A1 (en) Pre-finished leadframe for semiconductor devices and method fo fabrication
US20050139968A1 (en) Chemical leadframe roughening process and resulting leadframe and integrated circuit package
KR20060030356A (ko) 반도체 리이드 프레임과, 이를 포함하는 반도체 패키지와,이를 도금하는 방법
JP2771145B2 (ja) 耐腐食性リードフレーム
JP2858196B2 (ja) 半導体装置用リードフレーム
JPS5868958A (ja) リ−ドフレ−ム
JPH10313087A (ja) 電子部品用リード材
JP2000058730A (ja) リードフレーム及びその製造方法
JP2537301B2 (ja) 電子部品の製造方法
JPH0254956A (ja) リードフレームの製造方法
JPH0368788A (ja) リードフレーム用銅条の製造方法
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JPS63304654A (ja) リ−ドフレ−ム
JPH0362560A (ja) はんだ付け適性仕上げを形成する方法
JP2004158513A (ja) リードフレーム及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060829