JPH11260768A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11260768A JPH11260768A JP7308098A JP7308098A JPH11260768A JP H11260768 A JPH11260768 A JP H11260768A JP 7308098 A JP7308098 A JP 7308098A JP 7308098 A JP7308098 A JP 7308098A JP H11260768 A JPH11260768 A JP H11260768A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- sealing film
- resin sealing
- alignment marks
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 ウエハの突起電極またはボール電極が形成さ
れた面に樹脂封止膜を形成しても、ダイシング精度を良
くすることである。 【解決手段】 ウエハ１の上面において外周部及びアラ
イメントマーク４ａ、４ｂ形成部を除く部分には樹脂封
止膜５が設けられている。すなわち、樹脂封止膜５のア
ライメントマーク４ａ、４ｂに対応する部分には円形の
開口部６が設けられている。そして、開口部６を介して
露出されたアライメントマーク４ａ、４ｂをカメラで画
像認識し、この画像認識結果に基づいてウエハ１を設計
上の仮想線であるダイシングストリート７に沿ってダイ
シングして個々のチップに分割する。
れた面に樹脂封止膜を形成しても、ダイシング精度を良
くすることである。 【解決手段】 ウエハ１の上面において外周部及びアラ
イメントマーク４ａ、４ｂ形成部を除く部分には樹脂封
止膜５が設けられている。すなわち、樹脂封止膜５のア
ライメントマーク４ａ、４ｂに対応する部分には円形の
開口部６が設けられている。そして、開口部６を介して
露出されたアライメントマーク４ａ、４ｂをカメラで画
像認識し、この画像認識結果に基づいてウエハ１を設計
上の仮想線であるダイシングストリート７に沿ってダイ
シングして個々のチップに分割する。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置及びそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】突起電極またはボール電極を有する半導
体装置（半導体チップ）の製造方法には、例えば特開平
８−６４７２５号公報に記載されているように、ウエハ
の一の面に設けられた接続パッド上に突起電極またはボ
ール電極を形成し、ウエハの一の面にトランスファモー
ルド法により樹脂封止膜を形成し、この後ウエハをダイ
シングして個々のチップに分割する方法がある。
体装置（半導体チップ）の製造方法には、例えば特開平
８−６４７２５号公報に記載されているように、ウエハ
の一の面に設けられた接続パッド上に突起電極またはボ
ール電極を形成し、ウエハの一の面にトランスファモー
ルド法により樹脂封止膜を形成し、この後ウエハをダイ
シングして個々のチップに分割する方法がある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置の製造方法では、ウエハの一の面
全体に樹脂封止膜を形成しているので、ウエハをダイシ
ングする際の位置合わせをウエハの外形（例えばオリエ
ンテーションフラット）に基づいて行うこととなり、ダ
イシング精度が悪く、品質の良い半導体チップを得にく
いという問題があった。この発明の課題は、ウエハの一
の面に樹脂封止膜を形成しても、ダイシング精度を良く
することである。
このような半導体装置の製造方法では、ウエハの一の面
全体に樹脂封止膜を形成しているので、ウエハをダイシ
ングする際の位置合わせをウエハの外形（例えばオリエ
ンテーションフラット）に基づいて行うこととなり、ダ
イシング精度が悪く、品質の良い半導体チップを得にく
いという問題があった。この発明の課題は、ウエハの一
の面に樹脂封止膜を形成しても、ダイシング精度を良く
することである。
【０００４】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、一の面に接続電極及びアライメントマ
ークが設けられたウエハと、このウエハの一の面におい
て少なくとも前記アライメントマークを除く部分に設け
られた樹脂封止膜とを具備したものである。請求項３記
載の発明に係る半導体装置の製造方法は、一の面に接続
電極及びアライメントマークが設けられたウエハの一の
面において少なくとも前記アライメントマークを除く部
分に樹脂封止膜を形成し、この樹脂封止膜によって被わ
れずに露出されている前記アライメントマークに基づい
て前記ウエハをダイシングして個々のチップに分割する
ようにしたものである。請求項４記載の発明に係る半導
体装置の製造方法は、一の面に接続電極及びアライメン
トマークが設けられたウエハの一の面に樹脂封止膜を形
成し、この樹脂封止膜の前記アライメントマークに対応
する部分に開口部を形成して、この開口部を介して露出
された前記アライメントマークに基づいて前記ウエハを
ダイシングして個々のチップに分割するようにしたもの
である。この発明によれば、ウエハの一の面に樹脂封止
膜を形成しても、この樹脂封止膜によって被われずに露
出されているアライメントマークに基づいてウエハをダ
イシングして個々のチップに分割することができ、した
がってダイシング精度を良くすることができる。
る半導体装置は、一の面に接続電極及びアライメントマ
ークが設けられたウエハと、このウエハの一の面におい
て少なくとも前記アライメントマークを除く部分に設け
られた樹脂封止膜とを具備したものである。請求項３記
載の発明に係る半導体装置の製造方法は、一の面に接続
電極及びアライメントマークが設けられたウエハの一の
面において少なくとも前記アライメントマークを除く部
分に樹脂封止膜を形成し、この樹脂封止膜によって被わ
れずに露出されている前記アライメントマークに基づい
て前記ウエハをダイシングして個々のチップに分割する
ようにしたものである。請求項４記載の発明に係る半導
体装置の製造方法は、一の面に接続電極及びアライメン
トマークが設けられたウエハの一の面に樹脂封止膜を形
成し、この樹脂封止膜の前記アライメントマークに対応
する部分に開口部を形成して、この開口部を介して露出
された前記アライメントマークに基づいて前記ウエハを
ダイシングして個々のチップに分割するようにしたもの
である。この発明によれば、ウエハの一の面に樹脂封止
膜を形成しても、この樹脂封止膜によって被われずに露
出されているアライメントマークに基づいてウエハをダ
イシングして個々のチップに分割することができ、した
がってダイシング精度を良くすることができる。
【０００５】
【発明の実施の形態】図１（Ａ）はこの発明の一実施形
態における半導体装置の平面図を示し、図１（Ｂ）はそ
のＢ−Ｂ線に沿う断面図を示したものである。この半導
体装置はウエハ１を備えている。ウエハ１は、詳細には
図示していないが、オリエンテーションフラット２を有
するウエハ本体３の上面に設けられた接続パッド上に突
起電極やボール電極等からなる接続電極が設けられ、ウ
エハ本体３の上面の外周部の所定の４箇所に十字状のア
ライメントマーク４ａ、４ｂが設けられた構造となって
いる。アライメントマーク４ａ、４ｂの配置位置等の詳
細については後で説明する。ウエハ１の上面において外
周部及びアライメントマーク４ａ、４ｂ形成部を除く部
分には樹脂封止膜５が設けられている。すなわち、樹脂
封止膜５のアライメントマーク４ａ、４ｂに対応する部
分には直径数ｍｍの円形の開口部６が設けられている。
なお、図１（Ａ）の格子状の一点鎖線はダイシングスト
リート７を示すが、このダイシングストリート７は樹脂
封止膜５の上面に形成されているものではなく、設計上
の仮想線である。
態における半導体装置の平面図を示し、図１（Ｂ）はそ
のＢ−Ｂ線に沿う断面図を示したものである。この半導
体装置はウエハ１を備えている。ウエハ１は、詳細には
図示していないが、オリエンテーションフラット２を有
するウエハ本体３の上面に設けられた接続パッド上に突
起電極やボール電極等からなる接続電極が設けられ、ウ
エハ本体３の上面の外周部の所定の４箇所に十字状のア
ライメントマーク４ａ、４ｂが設けられた構造となって
いる。アライメントマーク４ａ、４ｂの配置位置等の詳
細については後で説明する。ウエハ１の上面において外
周部及びアライメントマーク４ａ、４ｂ形成部を除く部
分には樹脂封止膜５が設けられている。すなわち、樹脂
封止膜５のアライメントマーク４ａ、４ｂに対応する部
分には直径数ｍｍの円形の開口部６が設けられている。
なお、図１（Ａ）の格子状の一点鎖線はダイシングスト
リート７を示すが、このダイシングストリート７は樹脂
封止膜５の上面に形成されているものではなく、設計上
の仮想線である。
【０００６】このように、この半導体装置では、ウエハ
１の上面に樹脂封止膜５を設けても、樹脂封止膜５のア
ライメントマーク４ａ、４ｂに対応する部分に円形の開
口部６を設けているので、この開口部６を介してアライ
メントマーク４ａ、４ｂを露出させることができる。こ
の結果、開口部６を介して露出されたアライメントマー
ク４ａ、４ｂを図示しないカメラで画像認識し、この画
像認識結果に基づいてウエハ１を設計上の仮想線である
ダイシングストリート７に沿って確実にダイシングして
個々のチップに分割することができ、したがってダイシ
ング精度を良くすることができ、品質の良い半導体チッ
プを得ることができる。
１の上面に樹脂封止膜５を設けても、樹脂封止膜５のア
ライメントマーク４ａ、４ｂに対応する部分に円形の開
口部６を設けているので、この開口部６を介してアライ
メントマーク４ａ、４ｂを露出させることができる。こ
の結果、開口部６を介して露出されたアライメントマー
ク４ａ、４ｂを図示しないカメラで画像認識し、この画
像認識結果に基づいてウエハ１を設計上の仮想線である
ダイシングストリート７に沿って確実にダイシングして
個々のチップに分割することができ、したがってダイシ
ング精度を良くすることができ、品質の良い半導体チッ
プを得ることができる。
【０００７】ここで、アライメントマーク４ａ、４ｂの
配置位置等について説明する。ウエハ１のＸ方向の位置
合わせを行うための一対のアライメントマーク４ａは、
オリエンテーションフラット２に平行する線上であっ
て、ウエハ本体３の図１（Ａ）における上下方向中央部
の左右両側に設けられたテグ（ＴＥＧ）チップ８上に設
けられている。ウエハ１のＹ方向の位置合わせを行うた
めの一対のアライメントマーク４ｂは、オリエンテーシ
ョンフラット２に直交する線上であって、ウエハ本体３
の図１（Ａ）における左右方向中央部の上下両側に設け
られた製品とならないチップ９上に設けられている。ま
た、アライメントマーク４ａ、４ｂは、接続パッド等の
材料（例えばアルミニウム）と同一の材料によって接続
パッド等の形成と同時に形成されている。さらに、アラ
イメントマーク４ａ、４ｂは図示しないパッシベーショ
ン膜によって被われているが、パッシベーション膜は酸
化シリコンや窒化シリコン等の透明なものによって形成
されているので、アライメントマーク４ａ、４ｂをカメ
ラで画像認識することができる。
配置位置等について説明する。ウエハ１のＸ方向の位置
合わせを行うための一対のアライメントマーク４ａは、
オリエンテーションフラット２に平行する線上であっ
て、ウエハ本体３の図１（Ａ）における上下方向中央部
の左右両側に設けられたテグ（ＴＥＧ）チップ８上に設
けられている。ウエハ１のＹ方向の位置合わせを行うた
めの一対のアライメントマーク４ｂは、オリエンテーシ
ョンフラット２に直交する線上であって、ウエハ本体３
の図１（Ａ）における左右方向中央部の上下両側に設け
られた製品とならないチップ９上に設けられている。ま
た、アライメントマーク４ａ、４ｂは、接続パッド等の
材料（例えばアルミニウム）と同一の材料によって接続
パッド等の形成と同時に形成されている。さらに、アラ
イメントマーク４ａ、４ｂは図示しないパッシベーショ
ン膜によって被われているが、パッシベーション膜は酸
化シリコンや窒化シリコン等の透明なものによって形成
されているので、アライメントマーク４ａ、４ｂをカメ
ラで画像認識することができる。
【０００８】次に、図１（Ａ）、（Ｂ）に示す半導体装
置において樹脂封止膜５の形成方法のいくつかの例につ
いて説明する。第１の形成方法は、図示していないが、
トランスファモールド法により、ウエハ１の上面のほぼ
全体に、アライメントマーク４ａ、４ｂに対応する部分
に開口部６を有する樹脂封止膜５を形成する方法であ
る。第２の形成方法は、同じく図示していないが、トラ
ンスファモールド法により、ウエハ１の上面のほぼ全体
に樹脂封止膜５を形成し、この樹脂封止膜５のアライメ
ントマーク４ａ、４ｂに対応する部分に、発煙硝酸のよ
うな薬品を用いてあるいはレーザー光を照射して開口部
６を形成する方法である。第３の形成方法は、同じく図
示していないが、印刷法やスピンコート法等により、ウ
エハ１の上面のほぼ全体に樹脂封止膜５を形成し、この
樹脂封止膜５のアライメントマーク４ａ、４ｂに対応す
る部分に、発煙硝酸のような薬品を用いてあるいはレー
ザー光を照射して開口部６を形成する方法である。
置において樹脂封止膜５の形成方法のいくつかの例につ
いて説明する。第１の形成方法は、図示していないが、
トランスファモールド法により、ウエハ１の上面のほぼ
全体に、アライメントマーク４ａ、４ｂに対応する部分
に開口部６を有する樹脂封止膜５を形成する方法であ
る。第２の形成方法は、同じく図示していないが、トラ
ンスファモールド法により、ウエハ１の上面のほぼ全体
に樹脂封止膜５を形成し、この樹脂封止膜５のアライメ
ントマーク４ａ、４ｂに対応する部分に、発煙硝酸のよ
うな薬品を用いてあるいはレーザー光を照射して開口部
６を形成する方法である。第３の形成方法は、同じく図
示していないが、印刷法やスピンコート法等により、ウ
エハ１の上面のほぼ全体に樹脂封止膜５を形成し、この
樹脂封止膜５のアライメントマーク４ａ、４ｂに対応す
る部分に、発煙硝酸のような薬品を用いてあるいはレー
ザー光を照射して開口部６を形成する方法である。
【０００９】なお、以上の形成方法において、ウエハ１
の上面に設けられた突起電極またはボール電極が樹脂封
止膜５によって被われる場合には、樹脂封止膜５の表面
を研磨し、突起電極またはボール電極を露出させるよう
にすればよい。また、このような突起電極またはボール
電極の露出面にメッキを施すようにしてもよい。ところ
で、スピンコート法によりウエハ１の上面のほぼ全体に
樹脂封止膜５を形成する場合には、樹脂封止膜５の膜厚
を突起電極またはボール電極の高さよりも小さくなるよ
うにしてもよい。
の上面に設けられた突起電極またはボール電極が樹脂封
止膜５によって被われる場合には、樹脂封止膜５の表面
を研磨し、突起電極またはボール電極を露出させるよう
にすればよい。また、このような突起電極またはボール
電極の露出面にメッキを施すようにしてもよい。ところ
で、スピンコート法によりウエハ１の上面のほぼ全体に
樹脂封止膜５を形成する場合には、樹脂封止膜５の膜厚
を突起電極またはボール電極の高さよりも小さくなるよ
うにしてもよい。
【００１０】
【発明の効果】以上説明したように、この発明によれ
ば、ウエハの一の面に樹脂封止膜を形成しても、この樹
脂封止膜によって被われずに露出されているアライメン
トマークに基づいてウエハをダイシングして個々のチッ
プに分割することができるので、ダイシング精度を良く
することができ、品質の良い半導体チップを得ることが
できる。
ば、ウエハの一の面に樹脂封止膜を形成しても、この樹
脂封止膜によって被われずに露出されているアライメン
トマークに基づいてウエハをダイシングして個々のチッ
プに分割することができるので、ダイシング精度を良く
することができ、品質の良い半導体チップを得ることが
できる。
【図１】（Ａ）はこの発明の一実施形態における半導体
装置の平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
装置の平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
１ ウエハ ２ オリエンテーションフラット ３ ウエハ本体 ４ａ、４ｂ アライメントマーク ５ 樹脂封止膜 ６ 開口部 ７ ダイシングストリート ８ テグチップ ９ 製品とならないチップ
Claims (5)
- 【請求項１】 一の面に接続電極及びアライメントマー
クが設けられたウエハと、このウエハの一の面において
少なくとも前記アライメントマークを除く部分に設けら
れた樹脂封止膜とを具備することを特徴とする半導体装
置。 - 【請求項２】 請求項１記載の発明において、前記アラ
イメントマークは前記ウエハのテグチップと製品となら
ないチップとのうち少なくとも一方のチップ上に設けら
れていることを特徴とする半導体装置。 - 【請求項３】 一の面に接続電極及びアライメントマー
クが設けられたウエハの一の面において少なくとも前記
アライメントマークを除く部分に樹脂封止膜を形成し、
この樹脂封止膜によって被われずに露出されている前記
アライメントマークに基づいて前記ウエハをダイシング
して個々のチップに分割することを特徴とする半導体装
置の製造方法。 - 【請求項４】 一の面に接続電極及びアライメントマー
クが設けられたウエハの一の面に樹脂封止膜を形成し、
この樹脂封止膜の前記アライメントマークに対応する部
分に開口部を形成し、この開口部を介して露出された前
記アライメントマークに基づいて前記ウエハをダイシン
グして個々のチップに分割することを特徴とする半導体
装置の製造方法。 - 【請求項５】 請求項３または４記載の発明において、
前記アライメントマークは前記ウエハのテグチップと製
品とならないチップとのうち少なくとも一方のチップ上
に設けられていることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7308098A JPH11260768A (ja) | 1998-03-09 | 1998-03-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7308098A JPH11260768A (ja) | 1998-03-09 | 1998-03-09 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260768A true JPH11260768A (ja) | 1999-09-24 |
Family
ID=13508006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7308098A Pending JPH11260768A (ja) | 1998-03-09 | 1998-03-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11260768A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253466A (ja) * | 2005-03-11 | 2006-09-21 | Disco Abrasive Syst Ltd | アライメント方法 |
| US7112889B1 (en) | 1999-11-11 | 2006-09-26 | Fujitsu Limited | Semiconductor device having an alignment mark formed by the same material with a metal post |
| JP2007281495A (ja) * | 2007-05-17 | 2007-10-25 | Casio Comput Co Ltd | 半導体基板の製造方法 |
| JP2007329153A (ja) * | 2006-06-06 | 2007-12-20 | Fujitsu Ltd | デバイスの製造方法、ダイシング方法、およびダイシング装置 |
| US7944064B2 (en) | 2003-05-26 | 2011-05-17 | Casio Computer Co., Ltd. | Semiconductor device having alignment post electrode and method of manufacturing the same |
| JP2017228615A (ja) * | 2016-06-21 | 2017-12-28 | 株式会社ディスコ | 加工装置 |
| WO2018181552A1 (ja) * | 2017-03-31 | 2018-10-04 | 国立研究開発法人産業技術総合研究所 | ウェハ上のアライメントマークを用いる半導体パッケージの製造方法 |
-
1998
- 1998-03-09 JP JP7308098A patent/JPH11260768A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112889B1 (en) | 1999-11-11 | 2006-09-26 | Fujitsu Limited | Semiconductor device having an alignment mark formed by the same material with a metal post |
| KR100765397B1 (ko) * | 1999-11-11 | 2007-10-11 | 후지쯔 가부시끼가이샤 | 반도체 장치, 반도체 장치의 제조 방법 및 시험 방법 |
| US8759119B2 (en) | 1999-11-11 | 2014-06-24 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| US8404496B2 (en) | 1999-11-11 | 2013-03-26 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| US7944064B2 (en) | 2003-05-26 | 2011-05-17 | Casio Computer Co., Ltd. | Semiconductor device having alignment post electrode and method of manufacturing the same |
| JP4612441B2 (ja) * | 2005-03-11 | 2011-01-12 | 株式会社ディスコ | アライメント方法 |
| JP2006253466A (ja) * | 2005-03-11 | 2006-09-21 | Disco Abrasive Syst Ltd | アライメント方法 |
| JP2007329153A (ja) * | 2006-06-06 | 2007-12-20 | Fujitsu Ltd | デバイスの製造方法、ダイシング方法、およびダイシング装置 |
| JP4506780B2 (ja) * | 2007-05-17 | 2010-07-21 | カシオ計算機株式会社 | 半導体基板の製造方法 |
| JP2007281495A (ja) * | 2007-05-17 | 2007-10-25 | Casio Comput Co Ltd | 半導体基板の製造方法 |
| JP2017228615A (ja) * | 2016-06-21 | 2017-12-28 | 株式会社ディスコ | 加工装置 |
| WO2018181552A1 (ja) * | 2017-03-31 | 2018-10-04 | 国立研究開発法人産業技術総合研究所 | ウェハ上のアライメントマークを用いる半導体パッケージの製造方法 |
| JPWO2018181552A1 (ja) * | 2017-03-31 | 2019-11-14 | 国立研究開発法人産業技術総合研究所 | ウェハ上のアライメントマークを用いる半導体パッケージの製造方法 |
| US11056410B2 (en) | 2017-03-31 | 2021-07-06 | National Institute Of Advanced Industrial Science And Technology | Method of manufacturing semiconductor package using alignment mark on wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3497722B2 (ja) | 半導体装置及びその製造方法及びその搬送トレイ | |
| US20050009302A1 (en) | Manufacturing method of semiconductor device | |
| JP4867373B2 (ja) | ウェハホルダ及び半導体装置の製造方法 | |
| TW200535941A (en) | Semiconductor device and manufactruing method thereof | |
| JP6147250B2 (ja) | 撮像装置の製造方法および半導体装置の製造方法 | |
| JP2023537162A (ja) | 位置合わせマークを備えるウェハ組立体、その形成方法及びウェハ位置合わせ方法 | |
| JP3904496B2 (ja) | 半導体装置の製造方法 | |
| JPH11260768A (ja) | 半導体装置及びその製造方法 | |
| JP3091214B2 (ja) | マルチチップ・モジュールの製造方法 | |
| TW201913782A (zh) | 晶圓之加工方法 | |
| TWI766094B (zh) | 晶圓之加工方法 | |
| JPH06283663A (ja) | 半導体チップどうしを整合するための方法 | |
| TWI766092B (zh) | 晶圓之加工方法 | |
| US20230317753A1 (en) | Methods Of Forming Optical Modules | |
| JP6487940B2 (ja) | 半導体パッケージ及びその製造方法 | |
| KR102569622B1 (ko) | 웨이퍼의 가공 방법 | |
| KR102569623B1 (ko) | 웨이퍼의 가공 방법 | |
| KR102569619B1 (ko) | 웨이퍼의 가공 방법 | |
| KR102569620B1 (ko) | 웨이퍼의 가공 방법 | |
| CN116540499A (zh) | 形成光学模块的方法 | |
| JPS6223112A (ja) | 半導体装置 | |
| KR20000074803A (ko) | 웨이퍼 레벨에서의 솔더 볼 형성 방법 | |
| JP3528366B2 (ja) | 集積回路装置 | |
| CN115706089A (zh) | 三维堆叠结构及其制作方法、切割对准方法 | |
| KR20190028315A (ko) | 웨이퍼의 가공 방법 |