JPH11260243A - Electron-emitting element, electron source using the same, image forming device, and their manufacture - Google Patents
Electron-emitting element, electron source using the same, image forming device, and their manufactureInfo
- Publication number
- JPH11260243A JPH11260243A JP6090698A JP6090698A JPH11260243A JP H11260243 A JPH11260243 A JP H11260243A JP 6090698 A JP6090698 A JP 6090698A JP 6090698 A JP6090698 A JP 6090698A JP H11260243 A JPH11260243 A JP H11260243A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- conductive film
- substrate
- film
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、及び該電子
源を用いて構成した表示装置や露光装置等の画像形成装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source having a large number of such electron-emitting devices, and an image forming apparatus such as a display device or an exposure device using the electron source.
【０００２】[0002]
【従来の技術】従来より、電子放出素子には大別して熱
電子放出素子と冷陰極電子放出素子の２種類が知られて
いる。冷陰極電子放出素子には電界放出型（以下、「Ｆ
Ｅ型」と称す。）、金属／絶縁層／金属型（以下、「Ｍ
ＩＭ型」と称す。）や表面伝導型電子放出素子等が有
る。2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, namely, a thermionic electron-emitting device and a cold cathode electron-emitting device. Field emission type (hereinafter referred to as "F
E type ". ), Metal / insulating layer / metal type (hereinafter “M
IM type ". ) And surface conduction electron-emitting devices.
【０００３】ＦＥ型の例としては、Ｗ．Ｐ． Ｄｙｋｅ
ａｎｄ Ｗ．Ｗ． Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍ
ｉｓｓｉｏｎ”， Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔ
ｒｏｎ Ｐｈｙｓｉｃｓ， ８，８９（１９５６）ある
いはＣ．Ａ． Ｓｐｉｎｄｔ， “Ｐｈｙｓｉｃａｌ
Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍｆｉ
ｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔ
ｈ ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”， Ｊ． Ａ
ｐｐｌ． Ｐｈｙｓ． ，４７，５２４８（１９７６）
等に開示されたものが知られている。[0003] As an example of the FE type, W. P. Dyke
and W. W. Dolan, "Field Em
issue ", Advance in Elect
ron Physics, 8, 89 (1956) or C.I. A. Spindt, “Physical
Properties of thin-filmfi
eld emission cathodes wit
h molybdenum cones ", JA
ppl. Phys. , 47, 5248 (1976).
And the like are known.
【０００４】ＭＩＭ型の例としては、Ｃ．Ａ． Ｍｅａ
ｄ， “Ｏｐｅｒａｔｉｏｎ ｏｆＴｕｎｎｅｌ−Ｅｍ
ｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ”， Ｊ． Ａｐｐｌ．
Ｐｈｙｓ．， ３２，６４６（１９６１）等に開示され
たものが知られている。As an example of the MIM type, C.I. A. Mea
d, “Operation of Tunnel-Em
issue Devices ", J. Appl.
Phys. , 32, 646 (1961).
【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ． Ｅｌｉｎｓｏｎ， Ｒａｄｉｏ Ｅｎｇ．
Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．， １０，１２９０（１
９６５）等に開示されたものがある。As an example of the surface conduction electron-emitting device,
M. I. Elinson, Radio Eng.
Electron Phys. , 10, 1290 (1
965).
【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ2 薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓｏｌｉｄ
Ｆｉｌｍｓ”， ９，３１７（１９７２）］、Ｉｎ2
Ｏ3 ／ＳｎＯ2 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ
ａｎｄ Ｃ．Ｇ． Ｆｏｎｓｔａｄ：“ＩＥＥＥ Ｔ
ｒａｎｓ． ＥＤ Ｃｏｎｆ．”， ５１９（１９７
５）］、カーボン薄膜によるもの［荒木久 他：真空、
第２６巻、第１号、２２頁（１９８３）］等が報告され
ている。[0006] The surface conduction electron-emitting device utilizes a phenomenon in which electrons are emitted by passing a current through a small-area thin film formed on an insulating substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO 2 thin film by Elinson et al. And a device using an Au thin film [G. Dittmer: "Thin Solid
Films ", 9, 317 (1972)], In 2
O 3 / SnO 2 thin film [M. Hartwell
and C.I. G. FIG. Fonstad: "IEEE T
rans. ED Conf. ", 519 (197
5)], using a carbon thin film [Hisashi Araki et al .: Vacuum,
26, No. 1, p. 22 (1983)].
【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を図１
８に模式的に示す。同図において１は基板である。４は
導電性膜で、Ｈ型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部５が形成される。尚、図中の
間隔Ｌは、０．５〜１ｍｍ、Ｗ’は、０．１ｍｍで設定
されている。As a typical example of these surface conduction electron-emitting devices, the above-mentioned M.P. Figure 1 shows the device configuration of Hartwell
FIG. In FIG. 1, reference numeral 1 denotes a substrate. Reference numeral 4 denotes a conductive film, which is formed of a metal oxide thin film or the like formed in an H-shaped pattern. The electron emission portion 5 is formed by an energization process called energization forming described later. The interval L in the figure is set to 0.5 to 1 mm, and W 'is set to 0.1 mm.
【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜４を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部５を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜４の両端に電圧を印加通電し、導電性膜４を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部５を形成する処
理である。尚、電子放出部５では導電性膜４の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。In these surface conduction electron-emitting devices, it is general that the electron-emitting portion 5 is formed beforehand by performing an energization process called energization forming on the conductive film 4 before electron emission. That is, the energization forming means that a voltage is applied to both ends of the conductive film 4, and the conductive film 4 is locally destroyed, deformed or deteriorated to change the structure, and the electrons in an electrically high-resistance state are formed. This is a process for forming the emission unit 5. Note that a crack is generated in a part of the conductive film 4 in the electron emitting portion 5, and electrons are emitted from the vicinity of the crack.
【０００９】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be arrayed over a large area because of its simple structure. Therefore, various applications for utilizing this feature are being studied. For example, a charged beam source,
Application to an image forming apparatus such as a display device is exemplified.
【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。Conventionally, as an example in which a large number of surface conduction electron-emitting devices are arrayed, surface conduction electron-emitting devices are arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Also referred to as a common wiring). An electron source in which rows each connected by a common line (also referred to as a ladder-type arrangement) are provided (for example, JP-A-64-31332, JP-A-1-283737, 2-257552).
【００１１】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a self-luminous display device that does not require a backlight is used as a surface conduction type electron emission device. There has been proposed a display device in which an electron source in which a number of elements are arranged and a phosphor that emits visible light when irradiated with an electron beam from the electron source are combined (US Pat. No. 5,066,883).
【００１２】[0012]
【発明が解決しようとする課題】上記のような表面伝導
型電子放出素子の実用化にあたり最も基本的な性能とし
て、１素子における電子放出能力が電子放出部内の位置
によらず均一かつ安定であり、更には、多数個の素子を
形成した場合に、各素子の電子放出能力が均一であるこ
とが要求される。The most basic performance in practical use of the above-mentioned surface conduction electron-emitting device is that the electron-emitting capability in one device is uniform and stable regardless of the position in the electron-emitting portion. Furthermore, when a large number of devices are formed, it is required that the electron emission capability of each device is uniform.
【００１３】しかしながら、従来の表面伝導型電子放出
素子においては、以下のような様々の問題があった。However, the conventional surface conduction electron-emitting device has the following various problems.
【００１４】従来、金属あるいは金属酸化物からなる導
電性膜の形成には、蒸着法やスパッタ法などの真空プロ
セスによらない比較的安価な方法として、有機パラジウ
ム錯体などの有機金属錯体を適当な方法で基板上に堆積
し、引き続きこれを加熱し、有機部位を除去するという
方法が利用されている。この際、加熱を酸素雰囲気下で
行うとパラジウムが酸化されて、酸化パラジウム膜が形
成される。かかる有機パラジウム錯体の一例としては、
パラジウム１当量に対して２当量のアルキルアミンと２
当量の脂肪酸（酢酸を含む）からなる錯体を挙げること
ができる。この様な有機パラジウム錯体を基板上に堆積
させる方法としては、回転塗布法が一般的に用いられて
いる。然し一般に有機金属錯体は凝集性が高いため、回
転塗布法を用いた場合、形成した導電性膜中に凝集によ
る突起（数百ｎｍ）が生じる場合があり、均一な膜を得
ることは必ずしも容易でなかった。Conventionally, for forming a conductive film made of a metal or a metal oxide, an organic metal complex such as an organic palladium complex is suitably used as a relatively inexpensive method that does not rely on a vacuum process such as an evaporation method or a sputtering method. A method of depositing on a substrate by a method and subsequently heating the same to remove organic parts has been used. At this time, if heating is performed in an oxygen atmosphere, palladium is oxidized and a palladium oxide film is formed. As an example of such an organic palladium complex,
2 equivalents of alkylamine and 2 equivalents per 1 equivalent of palladium
A complex consisting of an equivalent amount of a fatty acid (including acetic acid) can be mentioned. As a method for depositing such an organic palladium complex on a substrate, a spin coating method is generally used. However, since the organometallic complex generally has high cohesiveness, when a spin coating method is used, projections (several hundred nm) due to aggregation may occur in the formed conductive film, and it is not always easy to obtain a uniform film. Was not.
【００１５】また、電子放出部を形成するためには前述
の通電フォーミングを施すが、かかるフォーミングによ
って形成される電子放出部の位置は、成膜された導電性
膜の膜厚がより薄い部分に沿って形成される傾向があ
る。これは、フォーミングによって生じる熱が、抵抗の
高い部分でより多く発生するためである。従って、成膜
された導電性膜の膜厚がランダムにばらついていたり、
導電性膜中に凝集による突起が存在していると、形成さ
れる電子放出部の位置が導電性膜の中で大きく蛇行して
しまい、電子放出部の位置制御ができないという問題が
あった。In order to form an electron-emitting portion, the above-described energization forming is performed. The position of the electron-emitting portion formed by such forming is located in a portion where the thickness of the formed conductive film is smaller. Tend to be formed along. This is because the heat generated by the forming is generated more in the high resistance portion. Therefore, the thickness of the formed conductive film varies randomly,
If projections due to aggregation exist in the conductive film, the position of the formed electron-emitting portion meanders largely in the conductive film, and there has been a problem that the position of the electron-emitting portion cannot be controlled.
【００１６】また、導電性膜に形成される電子放出部の
幅は、細く、均一であることが望ましい。これは、後述
する活性化が均一に達成され、結果的に良好な電子放出
機能が得られるからである。しかしながら、上述のよう
に形成した導電性膜に通電フォーミングによって電子放
出部を形成すると、その幅は数十ｎｍから数千ｎｍの間
で大きくバラツく傾向があった。そして、電子放出部の
幅に大きなばらつきを持った素子に対して後述する活性
化工程を施す場合、極端に幅の広い領域を活性化するま
でには長時間の処理が必要であった。また、極端に幅の
広い領域の活性化時間を早くするため、駆動電圧を上げ
たり、活性化ガス圧を上げた場合、幅の狭い領域の破
壊，変形等による劣化が進行し、その結果電子放出特性
が低下してしまうという問題があった。It is desirable that the width of the electron-emitting portion formed on the conductive film is small and uniform. This is because activation described below is uniformly achieved, and as a result, a good electron emission function is obtained. However, when an electron-emitting portion is formed on the conductive film formed as described above by energization forming, the width of the electron-emitting portion tends to vary widely between several tens nm and several thousand nm. When an activation step described later is applied to an element having a large variation in the width of the electron-emitting portion, a long process is required until an extremely wide region is activated. In addition, when the drive voltage is increased or the activation gas pressure is increased in order to shorten the activation time of an extremely wide area, the narrow area is deteriorated by destruction, deformation, etc. There has been a problem that the emission characteristics are reduced.
【００１７】このため、より均一且つ高効率な電子放出
特性を持つ素子を得るためには、所望の均一性を有する
導電性膜の形成と、均一性の良好な細い線幅を有する電
子放出部の形成が重要となる。Therefore, in order to obtain a device having more uniform and highly efficient electron emission characteristics, it is necessary to form a conductive film having a desired uniformity and to form an electron emission portion having a good uniformity and a narrow line width. Is important.
【００１８】本発明の目的は、上述した解決すべき技術
的課題を解決し、安定で均一な電子放出特性を有し、且
つ電子放出の効率向上を図った電子放出素子を提供する
ことにある。本発明の別の目的は、輝度ムラが無く且つ
高輝度で動作安定性に優れた画像形成装置を提供するこ
とにある。An object of the present invention is to solve the above-mentioned technical problems to be solved, and to provide an electron-emitting device having stable and uniform electron emission characteristics and improving electron emission efficiency. . Another object of the present invention is to provide an image forming apparatus which is free from uneven brightness, has high brightness, and has excellent operation stability.
【００１９】[0019]
【課題を解決するための手段】上記の目的を達成すべく
成された本発明の構成は、以下の通りである。The structure of the present invention to achieve the above object is as follows.
【００２０】即ち、本発明の第一は、基板上に対向して
設けられた電極間に、電子放出部を有する導電性膜を備
える電子放出素子において、前記導電性膜は、導電率が
互いに異なる少なくとも２つの導電領域に区分され、か
つ、各々の導電領域が線状であることを特徴とする電子
放出素子にある。That is, a first aspect of the present invention is an electron-emitting device including a conductive film having an electron-emitting portion between electrodes provided on a substrate and facing each other. An electron-emitting device is characterized in that it is divided into at least two different conductive regions, and each of the conductive regions is linear.
【００２１】上記本発明第一の電子放出素子は、更にそ
の特徴として、「前記導電性膜の線状の導電領域の各々
が、１０ｎｍ〜３００ｎｍの線幅を持つ」こと、「前記
導電性膜の各導電領域の導電率の違いが、各導電領域の
導電性膜の膜厚の違いによるものである」こと、「膜厚
の厚い前記導電領域の膜厚に対して、膜厚の薄い前記導
電領域の膜厚が３０〜８０％の範囲内である」こと、
「前記導電性膜の各導電領域の導電率の違いが、各導電
領域の導電性膜の化学状態の違いによるものである」こ
と、「前記電子放出部は、一方の電極の一端面に沿って
形成されている」こと、「表面伝導型電子放出素子であ
る」こと、をも含むものである。The first electron-emitting device according to the first aspect of the present invention further has a feature that "each of the linear conductive regions of the conductive film has a line width of 10 nm to 300 nm"; The difference in the conductivity of each conductive region is due to the difference in the thickness of the conductive film in each conductive region. " The thickness of the conductive region is in the range of 30 to 80%. "
"The difference in the conductivity of each conductive region of the conductive film is due to the difference in the chemical state of the conductive film in each conductive region", "The electron emission portion is located along one end surface of one electrode. Formed ”and“ is a surface conduction electron-emitting device ”.
【００２２】また、本発明の第二は、上記本発明第一の
電子放出素子の製造方法において、前記導電性膜を形成
する工程が、ラングミュア・ブロジェット法（ＬＢ法）
を用いてＬＢ膜を形成する工程を含むことを特徴とする
電子放出素子の製造方法にある。According to a second aspect of the present invention, in the method for manufacturing an electron-emitting device according to the first aspect of the present invention, the step of forming the conductive film includes a Langmuir-Blodgett method (LB method).
And forming a LB film using the method.
【００２３】上記本発明第二の製造方法は、更にその特
徴として、「前記ＬＢ膜を形成する際、互いに対向する
電極の対向面に平行な方向に前記基板を移動して浸漬す
る」こと、「前記導電性膜を形成する工程が、前記ＬＢ
膜を焼成する工程を含む」こと、をも含むものである。The second manufacturing method of the present invention further has a feature that "when forming the LB film, the substrate is moved and immersed in a direction parallel to the opposing surfaces of the electrodes facing each other.""The step of forming the conductive film is performed using the LB
And a step of firing the film ”.
【００２４】また、本発明の第三は、基板上に複数の電
子放出素子が配列された電子源において、前記電子放出
素子が、上記本発明第一の電子放出素子であることを特
徴とする電子源にある。According to a third aspect of the present invention, in the electron source in which a plurality of electron-emitting devices are arranged on a substrate, the electron-emitting device is the first electron-emitting device of the present invention. In the electron source.
【００２５】上記本発明第三の電子源は、更にその特徴
として、「前記複数の電子放出素子が、マトリクス状に
配線されている」こと、「前記複数の電子放出素子が、
梯子状に配線されている」こと、をも含むものである。The third electron source of the present invention further has the following features: "the plurality of electron-emitting devices are wired in a matrix";
It is wired in the form of a ladder. "
【００２６】また、本発明の第四は、基板上に複数の電
子放出素子が配列された電子源の製造方法において、前
記電子放出素子が、上記本発明第二の方法にて製造され
ることを特徴とする電子源の製造方法にある。According to a fourth aspect of the present invention, in a method of manufacturing an electron source in which a plurality of electron-emitting devices are arranged on a substrate, the electron-emitting devices are manufactured by the second method of the present invention. A method for manufacturing an electron source characterized by the following.
【００２７】また、本発明の第五は、基板上に複数の電
子放出素子が配列された電子源と、該電子源から放出さ
れる電子線の照射により画像を形成する画像形成部材と
を有する画像形成装置において、前記電子源が、上記本
発明第三の電子源であることを特徴とする画像形成装置
にある。According to a fifth aspect of the present invention, there is provided an electron source having a plurality of electron-emitting devices arranged on a substrate, and an image forming member for forming an image by irradiating an electron beam emitted from the electron source. In the image forming apparatus, the electron source is the third electron source of the present invention.
【００２８】更に、本発明の第六は、基板上に複数の電
子放出素子が配列された電子源と、該電子源から放出さ
れる電子線の照射により画像を形成する画像形成部材と
を有する画像形成装置の製造方法において、前記電子源
が、上記本発明第四の方法にて製造されることを特徴と
する画像形成装置の製造方法にある。Further, a sixth aspect of the present invention has an electron source having a plurality of electron-emitting devices arranged on a substrate, and an image forming member for forming an image by irradiating an electron beam emitted from the electron source. In the method for manufacturing an image forming apparatus, the electron source is manufactured by the above-described fourth method of the present invention.
【００２９】先述したように、通電フォーミングによっ
て形成される電子放出部の位置は、成膜された導電性膜
の膜厚がより薄い部分に沿って形成される傾向がある。
これは、通電フォーミングによって生じる熱が抵抗の高
い部分で、より多く発生するためである。従って、導電
性膜において、特定の領域を他の領域よりも薄い膜厚で
形成するならば、電子放出部の位置を制御することが可
能となる。しかしながら、該特定領域以外の膜厚が全体
的に厚い場合、その領域は低抵抗化してしまうため、通
電フォーミングに必要な電力が増大するのみならず、電
子放出部となる亀裂の幅が必要以上に広がり、電子放出
特性が低下してしまう。As described above, the position of the electron emitting portion formed by the energization forming tends to be formed along the portion where the thickness of the formed conductive film is smaller.
This is because the heat generated by the energization forming is generated more in the high resistance portion. Therefore, if a specific region is formed with a smaller film thickness than other regions in the conductive film, the position of the electron-emitting portion can be controlled. However, when the thickness of the entire region other than the specific region is large, the region has a low resistance, which not only increases the power required for energization forming, but also increases the width of the crack that becomes an electron emission portion more than necessary. And the electron emission characteristics deteriorate.
【００３０】本発明は、上記の欠点を避け、電子放出部
を均一な線幅に制御して形成するために、単に電子放出
部を形成しようとする導電性膜内の所望の領域の導電率
（抵抗）のみを他の領域と異ならせるのではなく、電子
放出部となる領域以外の領域においても導電率が互いに
異なる少なくとも２つの導電領域に区分し、かつ、各々
の導電領域を線状とすることにより、通電フォーミング
時に所望の領域に形成される亀裂の幅が必要以上に広く
なるのを防止し、細く均一な幅の亀裂を形成することを
可能にしたものである。According to the present invention, in order to avoid the above-mentioned drawbacks and to form the electron-emitting portion with a uniform line width, the conductivity of a desired region in the conductive film in which the electron-emitting portion is to be formed is simply set. Rather than making only the (resistance) different from the other regions, the region other than the region serving as the electron-emitting portion is divided into at least two conductive regions having different conductivity from each other, and each conductive region is formed into a linear shape. By doing so, it is possible to prevent the width of a crack formed in a desired region from being increased more than necessary at the time of energization forming, and to form a crack having a narrow and uniform width.
【００３１】特に、導電性膜の形成にラングミュア・ブ
ロジェット法（ＬＢ法）を用いることにより、互いに導
電率の異なる一対の線状の導電領域を電極の一端面に沿
って形成することができる。これにより、その後の通電
フォーミングにおいて、上記電極の一端面に沿って細く
均一な幅の亀裂を形成することができ、電子放出部の位
置制御も可能である。In particular, by using the Langmuir-Blodgett method (LB method) for forming the conductive film, a pair of linear conductive regions having different electrical conductivity can be formed along one end surface of the electrode. . Thus, in the energization forming thereafter, a crack having a small and uniform width can be formed along one end surface of the electrode, and the position of the electron emission portion can be controlled.
【００３２】[0032]
【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。Next, preferred embodiments of the present invention will be described.
【００３３】本発明を適用し得る電子放出素子は、先述
したような冷陰極型の電子放出素子に分類されるもの
で、それらの中でも電子放出特性等の観点から特に表面
伝導型の電子放出素子と云える。The electron-emitting devices to which the present invention can be applied are classified into the cold-cathode-type electron-emitting devices described above. Among them, from the viewpoint of the electron-emitting characteristics and the like, particularly, the surface-conduction-type electron-emitting devices. I can say
【００３４】図１は、本発明の表面伝導型電子放出素子
の基本的な一構成例を示す模式図であり、図１（ａ）は
平面図、図１（ｂ）は縦断面図である。図１において、
１は基板、２と３は電極（素子電極）、４は導電性膜、
５は電子放出部である。FIG. 1 is a schematic view showing an example of a basic configuration of a surface conduction electron-emitting device according to the present invention. FIG. 1 (a) is a plan view and FIG. 1 (b) is a longitudinal sectional view. . In FIG.
1 is a substrate, 2 and 3 are electrodes (element electrodes), 4 is a conductive film,
Reference numeral 5 denotes an electron emitting portion.
【００３５】基板１としては、石英ガラス，Ｎａ等の不
純物含有量を減少したガラス，青板ガラス，青板ガラス
にスパッタ法等により形成したＳｉＯ2 を積層したガラ
ス基板及びアルミナ等のセラミックス及びＳｉ基板等を
用いることができるが、後述するように本発明に係る導
電性膜４の形成工程にふさわしく、かつ取り扱いの簡便
さから石英もしくは青板ガラスの利用が好ましい。Examples of the substrate 1 include quartz glass, glass having a reduced impurity content such as Na, blue plate glass, a glass substrate obtained by laminating SiO 2 formed on a blue plate glass by sputtering or the like, ceramics such as alumina, and a Si substrate. However, as described later, it is preferable to use quartz or blue plate glass, which is suitable for the step of forming the conductive film 4 according to the present invention and is easy to handle.
【００３６】素子電極２，３の材料としては、一般的な
導体材料を用いることができる。これは例えばＮｉ，Ｃ
ｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等
の金属或は合金およびＰｄ，Ａｇ，Ａｕ，ＲｕＯ2 ，Ｐ
ｄ−Ａｇ等の金属或は、金属酸化物とガラス等から構成
される印刷導体、Ｉｎ2 Ｏ3 −ＳｎＯ2 等の透明導電体
及びポリシリコン等の半導体導体材料等から適宜選択す
ることができる。As a material for the device electrodes 2 and 3, a general conductor material can be used. This is, for example, Ni, C
metals or alloys such as r, Au, Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , P
It can be appropriately selected from a metal such as d-Ag or a printed conductor composed of a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 , and a semiconductor conductor material such as polysilicon. .
【００３７】素子電極長さＷ、素子電極間の幅Ｌ、素子
電極２、３の形状等は、応用される形態等を考慮して、
設計される。素子電極長さＷは、好ましくは数百ｎｍ〜
数百μｍの範囲であるが、素子電極間に後述のごとく印
加する電圧は低いほうが望ましく、また該素子電極を再
現性良く形成することが要求されるため、更に好ましい
該素子電極長さＷは、数μｍ〜数十μｍである。また、
素子電極間の幅Ｌは、電極の抵抗値及び最終的な電子放
出特性を考慮すると、１μｍ〜５００μｍが望ましく、
該素子電極２，３の膜厚ｄは、数μｍ〜数μｍが好まし
い。The length W of the device electrode, the width L between the device electrodes, and the shapes of the device electrodes 2 and 3 are determined in consideration of the applied form and the like.
Designed. The device electrode length W is preferably several hundred nm to
Although it is in the range of several hundred μm, it is desirable that the voltage applied between the device electrodes is low as described later, and it is required that the device electrodes be formed with good reproducibility. Therefore, the more preferable device electrode length W is , Several μm to several tens μm. Also,
The width L between the device electrodes is preferably 1 μm to 500 μm in consideration of the resistance value of the electrodes and the final electron emission characteristics.
The film thickness d of the device electrodes 2 and 3 is preferably several μm to several μm.
【００３８】導電性膜４を構成する主な材料としては、
例えばＡｕ，Ｍｏ，Ｗ，Ｐｔ，Ａｌ，Ｐｄ等の金属或は
合金及びＰｄ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，
Ｃｒ，Ｎｉ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ等の金属、Ｐ
ｄＯ，ＳｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 等の
金属酸化物、もしくは該金属或いは該金属酸化物を構成
要素とする有機金属錯体等の有機金属化合物が挙げられ
る。The main materials constituting the conductive film 4 include:
For example, metals or alloys such as Au, Mo, W, Pt, Al, and Pd, and Pd, Ru, Ag, Au, Ti, In, Cu,
Metals such as Cr, Ni, Fe, Zn, Sn, Ta, W, P
Examples thereof include metal oxides such as dO, SnO 2 , In 2 O 3 , PbO, and Sb 2 O 3 , and organometallic compounds such as the metal or an organometallic complex including the metal oxide as a component.
【００３９】電子放出部５は、導電性膜４の一部に形成
された高抵抗の亀裂により構成される。電子放出部５の
内部には、数Åから数十ｎｍの範囲の粒径の導電性微粒
子が存在する場合もある。この導電性微粒子は、導電性
膜４を構成する材料の元素の一部、あるいは全ての元素
を含有するものとなる。また、電子放出部５及びその近
傍の導電性膜４には、炭素あるいは炭素化合物を有する
場合もある。The electron emitting portion 5 is constituted by a high resistance crack formed in a part of the conductive film 4. In some cases, conductive fine particles having a particle size in the range of several 数 to several tens of nm are present inside the electron-emitting portion 5. The conductive fine particles contain some or all of the elements of the material constituting the conductive film 4. Further, the electron emitting portion 5 and the conductive film 4 in the vicinity thereof may include carbon or a carbon compound.
【００４０】本発明の表面伝導型電子放出素子の製造方
法としては様々な方法があるが、その一例を図２に基づ
いて説明する。尚、図２においても図１に示した部位と
同じ部位には図１に付した符号と同一の符号を付してい
る。There are various methods for manufacturing the surface conduction electron-emitting device of the present invention. One example will be described with reference to FIG. In FIG. 2, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.
【００４１】１）基板１を中性洗剤および純水により十
分に洗浄後、シランカップリング剤雰囲気に曝露して該
基板１に一様な疎水性を付与する。シランカップリング
剤は特にその種類を限定するものではないが、汎用性等
の観点から例えば１，１，１，３，３，３，…ヘキサメ
チルジシラザンを用いることが望ましい。このシランカ
ップリング処理は、後述の導電性膜の形成に特にラング
ミュア・ブロジェット法（以下、「ＬＢ法」と称す。）
にて基板上に均一かつ密度の高い薄膜を比較的容易に再
現性良く堆積する場合に必須である。1) After sufficiently washing the substrate 1 with a neutral detergent and pure water, the substrate 1 is exposed to a silane coupling agent atmosphere to impart uniform hydrophobicity to the substrate 1. The type of the silane coupling agent is not particularly limited, but it is desirable to use, for example, 1,1,1,3,3,3, ... hexamethyldisilazane from the viewpoint of versatility and the like. This silane coupling treatment is particularly suitable for the formation of a conductive film described later, particularly by the Langmuir-Blodgett method (hereinafter referred to as the “LB method”).
It is essential when depositing a uniform and high-density thin film on a substrate relatively easily and with good reproducibility.
【００４２】上記シランカップリング処理した基板１の
所望の位置に、素子電極２，３を形成する（図２
（ａ））。具体的には、メタルマスクを用いた真空蒸着
法、スパッタ，ＣＶＤ法等で素子電極材料を堆積した
後、レジスト塗布・露光・エッチング、またはリフトオ
フ法、もしくは、印刷等の方法を用いることが可能であ
る。The device electrodes 2 and 3 are formed at desired positions on the substrate 1 subjected to the silane coupling treatment.
(A)). Specifically, after depositing the device electrode material by vacuum evaporation using a metal mask, sputtering, CVD, or the like, it is possible to use a method such as resist coating / exposure / etching, a lift-off method, or printing. It is.
【００４３】２）次に、上記素子電極２，３を形成した
基板１上に金属或いは金属酸化物或いは有機金属化合物
からなる導電性膜４をＬＢ法を用いて堆積する（図２
（ｂ））。ＬＢ法によれば、対向する素子電極間に導電
率が異なる複数の線状の導電領域を有し、膜厚分布を制
御した導電性膜４を比較的容易に再現性良く堆積するこ
とができる。また、ＬＢ膜を形成する際、対向する素子
電極の対向面に平行な方向に基板１を移動して浸漬する
ことにより、互いに導電率の異なる一対の線状の導電領
域を電極の一端面に沿って形成することができ、後述の
通電フォーミングにおいて、素子電極の一端面に沿って
細く均一な幅の亀裂を形成することができる。。2) Next, a conductive film 4 made of a metal, a metal oxide or an organometallic compound is deposited on the substrate 1 on which the device electrodes 2 and 3 are formed by using the LB method (FIG. 2).
(B)). According to the LB method, it is possible to relatively easily and reproducibly deposit a conductive film 4 having a plurality of linear conductive regions having different conductivity between opposing element electrodes and having a controlled film thickness distribution. . Also, when forming the LB film, the substrate 1 is moved and immersed in a direction parallel to the opposing surface of the opposing element electrode, so that a pair of linear conductive regions having different electric conductivities are formed on one end surface of the electrode. In the energization forming, which will be described later, a thin crack having a uniform width can be formed along one end surface of the element electrode. .
【００４４】以下、ＬＢ法による金属或は金属酸化物或
いは有機金属化合物からなる導電性膜４を、その膜厚分
布を制御した形で、対向する素子電極２，３間に堆積す
る方法について述べる。Hereinafter, a method of depositing a conductive film 4 made of metal, metal oxide or organometallic compound by the LB method between the opposing device electrodes 2 and 3 while controlling the film thickness distribution will be described. .
【００４５】ＬＢ法による堆積に特に好適な態様とし
て、ＰｄもしくはＰｄＯを構成要素とする有機金属錯体
を用いることができ、まずＬＢ法による堆積を行い、引
き続き該堆積膜の有機成分を除去し導電性を付与するた
めに、該堆積膜を３００℃以上の温度で加熱焼成を行
う。この際に用いる有機錯体は、かかる焼成で完全に分
解する材料が望ましい。具体的には、ＰｄもしくはＰｄ
Ｏを構成要素として含む前記有機金属錯体として、例え
ば１当量のＰｄと２当量の脂肪酸（酢酸を含む）の塩に
２当量のアルキルアミンが配位した錯体を用いることが
できる。As an embodiment particularly suitable for deposition by the LB method, an organometallic complex containing Pd or PdO as a constituent element can be used. First, deposition is performed by the LB method, and subsequently, organic components of the deposited film are removed to obtain a conductive film. In order to impart the property, the deposited film is heated and fired at a temperature of 300 ° C. or more. The organic complex used at this time is preferably a material that is completely decomposed by the calcination. Specifically, Pd or Pd
As the organometallic complex containing O as a constituent element, for example, a complex in which a salt of 1 equivalent of Pd and 2 equivalents of a fatty acid (including acetic acid) is coordinated with 2 equivalents of an alkylamine can be used.
【００４６】また、上記錯体中のアルキル鎖の少なくと
も１つが炭素数１６以上であることが望ましい。また、
上記錯体をＬＢ法を用いて堆積するのに好適な両親媒性
化合物（以下、「バインダー」と称す。）と混合した上
で用いても良い。このようなバインダーとしては、炭素
数１８以上３０以下の不飽和脂肪酸が挙げられる。ま
た、ポリイソブチルメタアクリレート、ポリ酪酸等の高
分子材料を用いることができる。前記有機金属錯体と該
バインダーの混合比については特に制限を受けないが、
通常モル比で前記有機金属錯体１に対してバインダーが
０．１〜１００になるように選択される。バインダーに
よるＬＢ膜形成能とＰｄもしくはＰｄＯの面内密度の維
持の均衡を考慮して、より好ましいバインダーの混合比
率は、モル比で前記有機金属錯体１に対してバインダー
が０．４〜１０である。It is desirable that at least one of the alkyl chains in the complex has 16 or more carbon atoms. Also,
The above complex may be used after being mixed with an amphipathic compound (hereinafter, referred to as “binder”) suitable for depositing using the LB method. Examples of such a binder include unsaturated fatty acids having 18 to 30 carbon atoms. Further, a polymer material such as polyisobutyl methacrylate and polybutyric acid can be used. The mixing ratio of the organometallic complex and the binder is not particularly limited,
Usually, the binder is selected so that the binder is 0.1 to 100 with respect to the organometallic complex 1 in a molar ratio. Considering the balance between the ability of the binder to form an LB film and the maintenance of the in-plane density of Pd or PdO, a more preferable mixing ratio of the binder is 0.4 to 10 in a molar ratio of the binder to the organometallic complex 1. is there.
【００４７】基板１上に堆積するＬＢ膜の総数は、最終
的な電子放出特性が得られる程度であり、１００〜３０
０層程度を累積し、素子電極２，３間に膜厚分布を制御
したＬＢ膜を形成する。次に、導電性となった該導電性
膜の不要な部分を除去する。除去の方法として例えばフ
ォトリソグラフィー法、印刷法、メタルマスク等のハー
ドマスクにより該導電性膜の必要部分にマスクを形成す
る。その後マスク以外の部分を除去し、最後にマスク材
料を除去する。The total number of LB films deposited on the substrate 1 is such that final electron emission characteristics can be obtained.
An LB film is formed by accumulating about 0 layers and controlling the film thickness distribution between the device electrodes 2 and 3. Next, unnecessary portions of the conductive film that have become conductive are removed. As a removing method, for example, a mask is formed on a necessary portion of the conductive film by a hard mask such as a photolithography method, a printing method, and a metal mask. Thereafter, portions other than the mask are removed, and finally, the mask material is removed.
【００４８】３）続いて、フォーミング工程を施す。こ
のフォーミング工程の方法の一例として通電処理による
方法を説明する。素子電極２，３間に、不図示の電源よ
り通電すると、導電性膜４の部位に亀裂が発生し、電子
放出部５が形成される（図２（ｃ））。3) Subsequently, a forming step is performed. As an example of a method of the forming step, a method by an energization process will be described. When power is supplied between the device electrodes 2 and 3 from a power supply (not shown), a crack is generated in the portion of the conductive film 4 and the electron-emitting portion 5 is formed (FIG. 2C).
【００４９】本発明においては、上述のＬＢ法により、
導電性膜４の全領域に渡って導電率が互いに異なる複数
の線状の導電領域を形成しているため、フォーミング時
に形成される亀裂の幅が必要以上に広くなることがな
く、細く均一な幅の亀裂が形成される。特に、導電率の
異なる一対の線状の導電領域を素子電極の一端面に沿っ
て形成することにより、該端面に沿った細く均一な幅の
亀裂を形成することができ、電子放出部の位置を制御す
ることもできる。In the present invention, the above LB method
Since a plurality of linear conductive regions having different electric conductivities are formed over the entire region of the conductive film 4, the width of a crack formed at the time of forming does not become unnecessarily large, and is thin and uniform. Cracks of width are formed. In particular, by forming a pair of linear conductive regions having different conductivity along one end face of the device electrode, a crack having a narrow and uniform width along the end face can be formed, and the position of the electron emitting portion can be reduced. Can also be controlled.
【００５０】通電フォーミングの電圧波形の例を図３に
示す。FIG. 3 shows an example of the voltage waveform of the energization forming.
【００５１】電圧波形は、特にパルス波形が好ましい。
これにはパルス波高値を定電圧としたパルスを連続的に
印加する図３（ａ）に示した手法と、パルス波高値を増
加させながらパルスを印加する図３（ｂ）に示した手法
がある。The voltage waveform is particularly preferably a pulse waveform.
The method shown in FIG. 3A in which a pulse with a constant pulse crest value is applied continuously and the method shown in FIG. 3B in which a pulse is applied while increasing the pulse crest value are used for this purpose. is there.
【００５２】まず、パルス波高値を定電圧とした場合に
ついて図３（ａ）で説明する。図３（ａ）におけるＴ１
及びＴ２は電圧波形のパルス幅とパルス間隔である。三
角波の波高値（通電フォーミング時のピーク電圧）は、
表面伝導型電子放出素子の形態に応じて適宜選択され
る。このような条件のもと、例えば、数秒から数十分間
電圧を印加する。パルス波形は、三角波に限定されるも
のではなく、矩形波等の所望の波形を採用することがで
きる。First, the case where the pulse peak value is a constant voltage will be described with reference to FIG. T1 in FIG.
And T2 are the pulse width and pulse interval of the voltage waveform. The peak value of the triangular wave (peak voltage during energization forming)
It is appropriately selected according to the form of the surface conduction electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.
【００５３】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図３（ｂ）で説明する。
図３（ｂ）におけるＴ１及びＴ２は、図３（ａ）に示し
たのと同様とすることができる。三角波の波高値（通電
フォーミング時のピーク電圧）は、例えば０．１Ｖステ
ップ程度づつ、増加させることができる。Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG.
T1 and T2 in FIG. 3B can be the same as those shown in FIG. The peak value of the triangular wave (peak voltage during energization forming) can be increased, for example, by about 0.1 V steps.
【００５４】通電フォーミング処理の終了は、パルス間
隔Ｔ２中に、導電性膜４を局所的に破壊，変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば０．１Ｖ程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示した
時、通電フォーミングを終了させる。The end of the energization forming process can be detected by applying a voltage that does not locally destroy or deform the conductive film 4 during the pulse interval T2, and measuring the current. For example, a current flowing when a voltage of about 0.1 V is applied is measured, and a resistance value is obtained.
【００５５】４）フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。この活性化工
程により、素子電流Ｉｆ，放出電流Ｉｅを、著しく変化
させることができる。4) It is preferable to perform a process called an activation step on the device after the forming. By this activation step, the device current If and the emission current Ie can be significantly changed.
【００５６】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、素子
電極２，３間にパルスの印加を繰り返すことで行うこと
ができる。この雰囲気は、例えば油拡散ポンプやロータ
リーポンプなどを用いて真空容器内を排気した場合に雰
囲気内に残留する有機ガスを利用して形成することがで
きる他、イオンポンプなどにより一旦十分に排気した真
空中に適当な有機物質のガスを導入することによっても
得られる。このときの好ましい有機物質のガス圧は、前
述の素子の形態、真空容器の形状や、有機物質の種類な
どにより異なるため、場合に応じ適宜設定される。適当
な有機物質としては、アルカン、アルケン、アルキンの
脂肪族炭化水素類、芳香族炭化水素類、アルコール類、
アルデヒド類、ケトン類、アミン類、フェノール、カル
ボン、スルホン酸等の有機酸類等を挙げることが出来、
具体的には、メタン、エタン、プロパンなどＣn Ｈ2n+2
で表される飽和炭化水素、エチレン、プロピレンなどＣ
n Ｈ2n等の組成式で表される不飽和炭化水素、ベンゼ
ン、トルエン、メタノール、エタノール、ホルムアルデ
ヒド、アセトアルデヒド、アセトン、メチルエチルケト
ン、メチルアミン、エチルアミン、フェノール、蟻酸、
酢酸、プロピオン酸等が使用できる。この処理により、
雰囲気中に存在する有機物質から、炭素あるいは炭素化
合物が素子上に堆積し、素子電流Ｉｆ，放出電流Ｉｅ
が、著しく変化するようになる。The activation step can be performed, for example, by repeatedly applying a pulse between the device electrodes 2 and 3 in an atmosphere containing an organic substance gas, similarly to the energization forming. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump, or is sufficiently evacuated once by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance into a vacuum. The preferable gas pressure of the organic substance at this time varies depending on the form of the above-described element, the shape of the vacuum vessel, the type of the organic substance, and the like, and is appropriately set according to the case. Suitable organic substances include alkanes, alkenes, aliphatic hydrocarbons of alkynes, aromatic hydrocarbons, alcohols,
Aldehydes, ketones, amines, phenols, carboxyls, organic acids such as sulfonic acids, and the like,
Specifically, C n H 2n + 2 such as methane, ethane, and propane
C such as saturated hydrocarbon, ethylene, propylene represented by
n H 2n unsaturated hydrocarbon expressed by a composition formula such as, benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid,
Acetic acid, propionic acid and the like can be used. With this process,
Carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current Ie
Changes significantly.
【００５７】炭素あるいは炭素化合物とは、例えばグラ
ファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するも
ので、ＨＯＰＧはほぼ完全なグラファイト結晶構造、Ｐ
Ｇは結晶粒が２０ｎｍ程度で結晶構造がやや乱れたも
の、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れが
さらに大きくなったものを指す。）、非晶質カーボン
（アモルファスカーボン及び、アモルファスカーボンと
前記グラファイトの微結晶の混合物を指す。）であり、
その膜厚は、５０ｎｍ以下の範囲とするのが好ましく、
３０ｎｍ以下の範囲とすることがより好ましい。The carbon or carbon compound includes, for example, graphite (so-called HOPG, PG, GC), and HOPG has a substantially complete graphite crystal structure, P
G indicates that the crystal grain is about 20 nm and the crystal structure is slightly disordered, and GC indicates that the crystal grain is about 2 nm and the disorder of the crystal structure is further increased. ), Amorphous carbon (refers to amorphous carbon and a mixture of amorphous carbon and the microcrystals of graphite);
The film thickness is preferably in the range of 50 nm or less,
More preferably, the thickness is 30 nm or less.
【００５８】活性化工程の終了判定は、素子電流Ｉｆと
放出電流Ｉｅを測定しながら、適宜行うことができる。
なお、パルス幅、パルス間隔、パルス波高値などは適宜
設定される。The end of the activation step can be determined as appropriate while measuring the device current If and the emission current Ie.
The pulse width, pulse interval, pulse crest value, and the like are set as appropriate.
【００５９】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。5) The electron-emitting device obtained through such a step is preferably subjected to a stabilization step. This step is a step of exhausting the organic substance in the vacuum container. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used.
【００６０】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素あるいは炭素化合物がほぼ
新たに堆積しない分圧で１×１０-6Ｐａ以下が好まし
く、さらには１×１０-8Ｐａ以下が特に好ましい。さら
に真空容器内を排気するときには、真空容器全体を加熱
して、真空容器内壁や、電子放出素子に吸着した有機物
質分子を排気しやすくするのが好ましい。このときの加
熱条件は、８０〜２５０℃好ましくは１５０℃以上で、
できるだけ長時間処理するのが望ましいが、特にこの条
件に限るものではなく、真空容器の大きさや形状、電子
放出素子の構成などの諸条件により適宜選ばれる条件に
より行う。真空容器内の圧力は極力低くすることが必要
で、１×１０-5Ｐａ以下が好ましく、さらには１×１０
-6Ｐａ以下が特に好ましい。In the activation step, when an oil diffusion pump or a rotary pump is used as an exhaust device and an organic gas derived from an oil component generated from the oil diffusion pump or the rotary pump is used, it is necessary to keep the partial pressure of this component as low as possible. is there. The partial pressure of the organic component in the vacuum vessel is preferably 1 × 10 −6 Pa or less, more preferably 1 × 10 −8 Pa or less, at a partial pressure at which the carbon or carbon compound is not newly deposited. Further, when evacuating the inside of the vacuum vessel, it is preferable to heat the entire vacuum vessel to facilitate evacuating the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device. The heating conditions at this time are 80 to 250 ° C, preferably 150 ° C or more,
It is desirable to perform the treatment as long as possible, but the treatment is not particularly limited to this condition, and the treatment is performed under conditions appropriately selected according to various conditions such as the size and shape of the vacuum vessel and the configuration of the electron-emitting device. The pressure in the vacuum vessel needs to be as low as possible, preferably 1 × 10 −5 Pa or less, more preferably 1 × 10 −5 Pa.
-6 Pa or less is particularly preferred.
【００６１】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、結果として素子電流Ｉｆ，放出電流Ｉｅ
が、安定する。It is preferable that the atmosphere at the time of driving after the stabilization process is performed is the same as that at the end of the stabilization treatment, but the present invention is not limited to this. Even if the pressure itself increases somewhat, it is possible to maintain sufficiently stable characteristics. By adopting such a vacuum atmosphere, the deposition of new carbon or a carbon compound can be suppressed, and as a result, the device current If and the emission current Ie
But it stabilizes.
【００６２】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図４，図５を参照しなが
ら説明する。The basic characteristics of the electron-emitting device of the present invention obtained through the above-described steps will be described with reference to FIGS.
【００６３】図４は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図４においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。FIG. 4 is a schematic view showing an example of a vacuum processing apparatus, and this vacuum processing apparatus also has a function as a measurement and evaluation apparatus. 4, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.
【００６４】図４において、５５は真空容器であり、５
６は排気ポンプである。真空容器５５内には電子放出素
子が配されている。また、５１は電子放出素子に素子電
圧Ｖｆを印加するための電源、５０は素子電極２，３間
の導電性膜４を流れる素子電流Ｉｆを測定するための電
流計、５４は素子の電子放出部５より放出される放出電
流Ｉｅを捕捉するためのアノード電極、５３はアノード
電極５４に電圧を印加するための高圧電源、５２は電子
放出部５より放出される放出電流Ｉｅを測定するための
電流計である。一例として、アノード電極５４の電圧を
１ＫＶ〜１０ＫＶの範囲とし、アノード電極５４と電子
放出素子との距離Ｈを２〜８ｍｍの範囲として測定を行
うことができる。In FIG. 4, reference numeral 55 denotes a vacuum vessel,
Reference numeral 6 denotes an exhaust pump. An electron-emitting device is provided in the vacuum vessel 55. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the electron-emitting device; 50, an ammeter for measuring a device current If flowing through the conductive film 4 between the device electrodes 2 and 3; An anode electrode for capturing the emission current Ie emitted from the unit 5, a high-voltage power supply 53 for applying a voltage to the anode electrode 54, and a reference numeral 52 for measuring the emission current Ie emitted from the electron emission unit 5. It is an ammeter. As an example, the measurement can be performed with the voltage of the anode electrode 54 in the range of 1 KV to 10 KV and the distance H between the anode electrode 54 and the electron-emitting device in the range of 2 to 8 mm.
【００６５】真空容器５５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。The vacuum vessel 55 is provided with equipment necessary for measurement in a vacuum atmosphere such as a vacuum gauge (not shown).
The measurement and evaluation can be performed in a desired vacuum atmosphere.
【００６６】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより２５０℃まで加熱
できる。従って、この真空処理装置を用いると、前述の
通電フォーミング以降の工程も行うことができる。The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultrahigh vacuum system such as an ion pump. The entire vacuum processing apparatus provided with the electron-emitting device substrate shown here can be heated to 250 ° C. by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the energization forming described above can also be performed.
【００６７】図５は、図４に示した真空処理装置を用い
て測定された放出電流Ｉｅ及び素子電流Ｉｆと、素子電
圧Ｖｆとの関係を模式的に示した図である。図５におい
ては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。FIG. 5 is a diagram schematically showing the relationship between the emission current Ie and the device current If measured using the vacuum processing apparatus shown in FIG. 4, and the device voltage Vf. In FIG. 5, since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units. The vertical and horizontal axes are linear scales.
【００６８】図５からも明らかなように、本発明を適用
可能な表面伝導型電子放出素子は、放出電流Ｉｅに関し
て次の３つの特徴的性質を有する。As is apparent from FIG. 5, the surface conduction electron-emitting device to which the present invention can be applied has the following three characteristic characteristics regarding the emission current Ie.
【００６９】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図５中のＶｔｈ）以上の素子電圧を印加する
と急激に放出電流Ｉｅが増加し、一方閾値電圧Ｖｔｈ以
下では放出電流Ｉｅが殆ど検出されない。つまり、放出
電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持った非線形
素子である。First, the emission current Ie of the present device rapidly increases when a device voltage higher than a certain voltage (referred to as a threshold voltage; Vth in FIG. 5) is applied. On the other hand, when the device voltage is lower than the threshold voltage Vth, the emission current Ie increases. Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.
【００７０】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。Second, since the emission current Ie depends monotonically on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.
【００７１】第３に、アノード電極５４（図４参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖｆを印加する時間により制御できる。Thirdly, the amount of the emitted charges captured by the anode electrode 54 (see FIG. 4) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.
【００７２】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。As understood from the above description, the surface conduction electron-emitting device to which the present invention can be applied can easily control the electron emission characteristics according to the input signal. By utilizing this property, it is possible to apply to various fields such as an electron source and an image forming apparatus having a plurality of electron-emitting devices.
【００７３】図５においては、素子電流Ｉｆが素子電圧
Ｖｆに対して単調増加する（ＭＩ特性）例を示したが、
素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負性抵
抗特性（ＶＣＮＲ特性）を示す場合もある（不図示）。
これらの特性は、前述の工程を制御することで制御でき
る。FIG. 5 shows an example in which the element current If monotonically increases with respect to the element voltage Vf (MI characteristic).
The element current If may exhibit a voltage-controlled negative resistance characteristic (VCNR characteristic) with respect to the element voltage Vf (not shown).
These properties can be controlled by controlling the steps described above.
【００７４】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明を適用可能な表面伝導型
電子放出素子を複数個基板上に配列し、例えば電子源あ
るいは、画像形成装置が構成できる。An application example of the electron-emitting device to which the present invention can be applied will be described below. By arranging a plurality of surface conduction electron-emitting devices to which the present invention can be applied on a substrate, for example, an electron source or an image forming apparatus can be configured.
【００７５】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。Various arrangements of the electron-emitting devices can be adopted. As an example, each of a large number of electron-emitting devices arranged in parallel is connected at both ends, a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and a direction perpendicular to the wiring (referred to as a column direction). There is a ladder-type arrangement in which electrons from the electron-emitting devices are controlled and driven by control electrodes (also referred to as grids) disposed above the electron-emitting devices. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. One example is one in which the other of the electrodes of a plurality of electron-emitting devices arranged in the same column is commonly connected to a wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.
【００７６】本発明を適用可能な表面伝導型電子放出素
子については、前述した通り３つの特性がある。即ち、
表面伝導型電子放出素子からの放出電子は、閾値電圧以
上では、対向する素子電極間に印加するパルス状電圧の
波高値と幅で制御できる。一方、閾値電圧以下では、殆
ど放出されない。この特性によれば、多数の電子放出素
子を配置した場合においても、個々の素子にパルス状電
圧を適宜印加すれば、入力信号に応じて、表面伝導型電
子放出素子を選択して電子放出量を制御できる。The surface conduction electron-emitting device to which the present invention can be applied has three characteristics as described above. That is,
When the electron emission from the surface conduction electron-emitting device is equal to or higher than the threshold voltage, it can be controlled by the peak value and the width of the pulse voltage applied between the opposing device electrodes. On the other hand, below the threshold voltage, almost no emission occurs. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is appropriately applied to each of the devices, a surface conduction electron-emitting device is selected according to an input signal, and the amount of electron emission is determined. Can be controlled.
【００７７】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図６を用いて説明する。図６において、７１は電子
源基板、７２はＸ方向配線、７３はＹ方向配線である。
７４は表面伝導型電子放出素子、７５は結線である。Hereinafter, based on this principle, an electron source substrate obtained by arranging a plurality of electron-emitting devices to which the present invention can be applied will be described with reference to FIG. In FIG. 6, reference numeral 71 denotes an electron source substrate, 72 denotes an X-direction wiring, and 73 denotes a Y-direction wiring.
74 is a surface conduction electron-emitting device, and 75 is a connection.
【００７８】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ
本の配線よりなり、Ｘ方向配線７２と同様に形成され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している（ｍ，ｎは、共に正の整
数）。The m X-direction wirings 72 are Dx1, Dx
2,..., Dxm, and can be formed of a conductive metal or the like formed using a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness and width of the wiring are appropriately designed.
The Y-direction wiring 73 is formed of n of Dy1, Dy2,.
It is formed in the same manner as the X-direction wiring 72. These m X-direction wires 72 and n Y-direction wires 7
3, an interlayer insulating layer (not shown) is provided.
Both are electrically separated (m and n are both positive integers).
【００７９】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ2 等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-directional wiring 72 is formed. The material and the production method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.
【００８０】表面伝導型電子放出素子７４を構成する一
対の素子電極（不図示）は、それぞれｍ本のＸ方向配線
７２とｎ本のＹ方向配線７３に、導電性金属等からなる
結線７５によって電気的に接続されている。A pair of device electrodes (not shown) constituting the surface conduction electron-emitting device 74 are connected to m X-direction wires 72 and n Y-direction wires 73 by a connection 75 made of a conductive metal or the like. It is electrically connected.
【００８１】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may be the same or different in some or all of the constituent elements. Good. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.
【００８２】Ｘ方向配線７２には、Ｘ方向に配列した表
面伝導型電子放出素子７４の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Ｙ方向配線７３には、Ｙ方向に配列した表面伝導
型電子放出素子７４の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。The X-direction wiring 72 is connected to a scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the surface conduction electron-emitting devices 74 arranged in the X direction.
On the other hand, a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.
【００８３】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。In the above configuration, individual elements can be selected and driven independently using simple matrix wiring.
【００８４】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図７と図８及び
図９を用いて説明する。図７は、画像形成装置の表示パ
ネルの一例を示す模式図であり、図８は、図７の画像形
成装置に使用される蛍光膜の模式図である。図９は、Ｎ
ＴＳＣ方式のテレビ信号に応じて表示を行うための駆動
回路の一例を示すブロック図である。An image forming apparatus constructed using such an electron source having a simple matrix arrangement will be described with reference to FIGS. 7, 8 and 9. FIG. 7 is a schematic diagram illustrating an example of a display panel of the image forming apparatus, and FIG. 8 is a schematic diagram of a fluorescent film used in the image forming apparatus of FIG. FIG.
FIG. 2 is a block diagram illustrating an example of a drive circuit for performing display in accordance with a TSC television signal.
【００８５】図７において、７１は電子放出素子を複数
配した電子源基板、８１は電子源基板７１を固定したリ
アプレート、８６はガラス基板８３の内面に蛍光膜８４
とメタルバック８５等が形成されたフェースプレートで
ある。８２は支持枠であり、該支持枠８２には、リアプ
レート８１、フェースプレート８６がフリットガラス等
を用いて接続されている。８８は外囲器であり、例えば
大気中あるいは窒素中で、４００〜５００℃の温度範囲
で１０分間以上焼成することで、封着して構成される。In FIG. 7, reference numeral 71 denotes an electron source substrate on which a plurality of electron-emitting devices are arranged; 81, a rear plate on which the electron source substrate 71 is fixed; 86, a fluorescent film 84 on the inner surface of a glass substrate 83;
And a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame, and a rear plate 81 and a face plate 86 are connected to the support frame 82 using frit glass or the like. Reference numeral 88 denotes an envelope, which is sealed by firing at a temperature range of 400 to 500 ° C. for 10 minutes or more in the atmosphere or nitrogen, for example.
【００８６】７４は、図１に示したような電子放出素子
である。７２，７３は、表面伝導型電子放出素子の一対
の素子電極と接続されたＸ方向配線及びＹ方向配線あ
る。Reference numeral 74 denotes an electron-emitting device as shown in FIG. Reference numerals 72 and 73 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.
【００８７】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。The envelope 88 includes the face plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be unnecessary. That is, the support frame 82 is directly sealed to the substrate 71, and the envelope 8 is formed by the face plate 86, the support frame 82 and the substrate 71.
8 may be configured. On the other hand, by installing a support (not shown) called a spacer between the face plate 86 and the rear plate 81, the envelope 88 having sufficient strength against atmospheric pressure can be configured.
【００８８】図８は、蛍光膜を示す模式図である。蛍光
膜８４は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ（図８（ａ））あるいはブ
ラックマトリクス（図８（ｂ））等と呼ばれる黒色導電
材９１と蛍光体９２とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体の各蛍光体
９２間の塗り分け部を黒くすることで混色等を目立たな
くすることと、蛍光膜８４における外光反射によるコン
トラストの低下を抑制することにある。黒色導電材９１
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。FIG. 8 is a schematic diagram showing a fluorescent film. The fluorescent film 84 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, it may be composed of a black conductive material 91 called a black stripe (FIG. 8A) or a black matrix (FIG. 8B) and a fluorescent material 92 depending on the arrangement of the fluorescent materials. it can. The purpose of providing a black stripe and black matrix is
In the case of color display, the color separation between the phosphors 92 of the necessary three primary color phosphors is made black so that color mixing and the like become inconspicuous, and the reduction in contrast due to reflection of external light on the phosphor film 84 is suppressed. It is in. Black conductive material 91
As the material of, other than a commonly used material containing graphite as a main component, a material having conductivity and low light transmission and reflection can be used.
【００８９】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後Ａｌを真空蒸着等を用いて堆積させることで作製でき
る。As a method of applying the phosphor on the glass substrate 83, a precipitation method, a printing method, or the like can be adopted regardless of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted into a face plate 8.
Improving the brightness by specular reflection on the 6 side,
The purpose is to function as an electrode for applying an electron beam acceleration voltage, and to protect the phosphor from damage due to collision of negative ions generated in the envelope. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like.
【００９０】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。The face plate 86 further has the fluorescent film 8
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the phosphor film 84.
【００９１】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。When performing the above-described sealing, in the case of color, it is necessary to make each color phosphor correspond to the electron-emitting device, and sufficient alignment is indispensable.
【００９２】図７に示した画像形成装置は、例えば以下
のようにして製造される。The image forming apparatus shown in FIG. 7 is manufactured, for example, as follows.
【００９３】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１０-5Ｐａ程度の真空度の有機物
質の十分に少ない雰囲気にした後、封止が成される。外
囲器８８の封止後の真空度を維持するために、ゲッター
処理を行うこともできる。これは、外囲器８８の封止を
行う直前あるいは封止後に、抵抗加熱あるいは高周波加
熱等を用いた加熱により、外囲器８８内の所定の位置に
配置されたゲッター（不図示）を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１×１０-5Ｐａ
以上の真空度を維持するものである。ここで、表面伝導
型電子放出素子のフォーミング処理以降の工程は、適宜
設定できる。[0093] Within the envelope 88, similar to the aforementioned stabilization step, while being heated appropriately, ion pump, by an exhaust device not using oil, such as a sorption pump evacuated through an exhaust pipe (not shown), 10 - After the atmosphere of a vacuum degree of about 5 Pa is sufficiently low for the organic substance, sealing is performed. In order to maintain a vacuum degree after the envelope 88 is sealed, a getter process may be performed. This is because a getter (not shown) disposed at a predetermined position in the envelope 88 is heated by heating using resistance heating, high-frequency heating, or the like immediately before or after the envelope 88 is sealed. This is a process for forming a deposited film. The getter is usually composed mainly of Ba or the like, and for example, 1 × 10 −5 Pa
The above degree of vacuum is maintained. Here, steps after the forming process of the surface conduction electron-emitting device can be appropriately set.
【００９４】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図９を用いて説明する。図９において、１０
１は画像表示パネル、１０２は走査回路、１０３は制御
回路、１０４はシフトレジスタ、１０５はラインメモ
リ、１０６は同期信号分離回路、１０７は変調信号発生
器、Ｖｘ及びＶａは直流電圧源である。Next, an example of the configuration of a drive circuit for performing television display based on NTSC television signals on a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. . In FIG. 9, 10
1 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, 104 is a shift register, 105 is a line memory, 106 is a synchronizing signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.
【００９５】表示パネル１０１は、端子Ｄｘ１乃至Ｄｘ
ｍ、端子Ｄｙ１乃至Ｄｙｎ及び高圧端子８７を介して外
部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍに
は、表示パネル１０１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された表面伝導
型電子放出素子群を１行（ｎ素子）づつ順次駆動する為
の走査信号が印加される。端子Ｄｙ１乃至Ｄｙｎには、
前記走査信号により選択された１行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子８７には、直流電圧源Ｖａよ
り、例えば１０Ｋ［Ｖ］の直流電圧が供給されるが、こ
れは表面伝導型電子放出素子から放出される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
為の加速電圧である。The display panel 101 has terminals Dx1 to Dx
m, terminals Dy1 to Dyn, and a high voltage terminal 87 are connected to an external electric circuit. Terminals Dx1 to Dxm sequentially drive electron sources provided in the display panel 101, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns in a matrix (row by row). A scanning signal for performing the scanning is applied. The terminals Dy1 to Dyn include
A modulation signal for controlling an output electron beam of each element of one row of surface conduction electron-emitting devices selected by the scanning signal is applied. The high-voltage terminal 87 is supplied with a DC voltage of, for example, 10 K [V] from a DC voltage source Va, which is sufficient for exciting an electron beam emitted from the surface conduction electron-emitting device to excite the phosphor. It is an accelerating voltage for applying high energy.
【００９６】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ１乃至Ｓ
ｍで模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧電源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接
続される。各スイッチング素子Ｓ１乃至Ｓｍは、制御回
路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作
するものであり、例えばＦＥＴのようなスイッチング素
子を組み合わせることにより構成することができる。The scanning circuit 102 will be described. The circuit includes m switching elements (S1 to S
m is schematically shown). Each switching element selects either the output voltage of the DC voltage power supply Vx or 0 [V] (ground level),
It is electrically connected to terminals Dx1 to Dxm of the display panel 101. Each of the switching elements S1 to Sm operates based on a control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs, for example.
【００９７】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出閾値電圧）に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出閾値電圧以下となるような一定電圧を出力するよう
設定されている。In the case of this example, the DC voltage source Vx determines that the drive voltage applied to the non-scanned element is equal to or less than the electron emission threshold voltage based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting element. It is set to output such a constant voltage.
【００９８】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。The control circuit 103 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. The control circuit 103 controls the synchronization signal Tsync sent from the synchronization signal separation circuit 106.
, Tscan, Tsft and T
mry control signals are generated.
【００９９】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. This DATA signal is output to the shift register 10
4 is input.
【０１００】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフ
トレジスタ１０４より出力される。The shift register 104 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 103. (In other words, the control signal Tsft may be rephrased as a shift clock of the shift register 104). Data for one line of serial / parallel converted image (equivalent to drive data for n electron-emitting devices)
Are output from the shift register 104 as n parallel signals Id1 to Idn.
【０１０１】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器１０７に入力される。The line memory 105 is a storage device for storing data for one line of an image for a required time only, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 103. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 107.
【０１０２】変調信号発生器１０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて、表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パ
ネル１０１内の表面伝導型電子放出素子に印加される。The modulation signal generator 107 outputs the image data I
a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of d′ 1 to Id′n;
The output signal is applied to the surface conduction electron-emitting device in the display panel 101 through the terminals Dy1 to Dyn.
【０１０３】前述したように、本発明を適用可能な電子
放出素子は放出電流Ｉｅに関して以下の基本特性を有し
ている。即ち、電子放出には明確な閾値電圧Ｖｔｈがあ
り、Ｖｔｈ以上の電圧が印加された時のみ電子放出が生
じる。電子放出閾値以上の電圧に対しては、素子への印
加電圧の変化に応じて放出電流も変化する。このことか
ら、本素子にパルス状の電圧を印加する場合、例えば電
子放出閾値電圧以下の電圧を印加しても電子放出は生じ
ないが、電子放出閾値電圧以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させることにより、出力電子ビームの強度を制
御することが可能である。また、パルスの幅Ｐｗを変化
させることにより、出力される電子ビームの電荷の総量
を制御することが可能である。As described above, the electron-emitting device to which the present invention can be applied has the following basic characteristics regarding the emission current Ie. That is, electron emission has a clear threshold voltage Vth, and electron emission occurs only when a voltage equal to or higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when a pulse-like voltage is applied to this element, for example, when a voltage lower than the electron emission threshold voltage is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold voltage is applied, electrons are not emitted. A beam is output. At this time, the pulse peak value V
By changing m, the intensity of the output electron beam can be controlled. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.
【０１０４】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be employed. When implementing the voltage modulation method, the modulation signal generator 107 generates a voltage pulse of a fixed length, and a voltage modulation circuit capable of appropriately modulating the peak value of the voltage pulse according to input data. Can be used. When implementing the pulse width modulation method, the modulation signal generator 107 generates a voltage pulse having a constant peak value and modulates the width of the voltage pulse appropriately according to input data. A circuit can be used.
【０１０５】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。The shift register 104 and the line memory 10
5 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.
【０１０６】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 106 into a digital signal. For this purpose, an A / D converter is provided at the output of the synchronization signal separation circuit 106. Just do it. In this connection, the circuit used for the modulation signal generator 107 is slightly different depending on whether the output signal of the line memory 105 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 107 includes:
For example, a D / A conversion circuit is used, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the voltage of the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.
【０１０７】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。In the case of the voltage modulation method using an analog signal, an amplification circuit using, for example, an operational amplifier or the like can be used as the modulation signal generator 107, and a level shift circuit or the like can be added as needed. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VCO) can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device can be added as necessary.
【０１０８】このような構成をとり得る本発明を適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Ｄｘ１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電
圧を印加することにより、電子放出が生じる。高圧端子
８７を介してメタルバック８５あるいは透明電極（不図
示）に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜８４に衝突し、発光が生じて画像が形
成される。In the image forming apparatus to which the present invention can be applied, which has such a configuration, by applying a voltage to each electron-emitting device via the external terminals Dx1 to Dxm and Dy1 to Dyn, the electron-emitting device can emit electrons. Occurs. A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via the high voltage terminal 87 to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 and emit light to form an image.
【０１０９】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついてはＮＴＳＣ方式を挙げたが、入力信号はこれに限
られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、
これらよりも多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。The configuration of the image forming apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. The input signal has been described in the NTSC system. However, the input signal is not limited to this. In addition to the PAL and SECAM systems,
A TV signal composed of more scanning lines than these (for example,
A high-definition TV system such as the MUSE system can also be adopted.
【０１１０】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１０及び図１１を用いて説明す
る。Next, an electron source and an image forming apparatus having the above-described ladder-type arrangement will be described with reference to FIGS. 10 and 11. FIG.
【０１１１】図１０は、梯子型配置の電子源の一例を示
す模式図である。図１０において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ１〜Ｄ１０であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基板１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Ｄ２〜Ｄ９は、例えばＤ２とＤ３，Ｄ４とＤ５，
Ｄ６とＤ７，Ｄ８とＤ９を夫々一体の同一配線とするこ
ともできる。FIG. 10 is a schematic view showing an example of a ladder type electron source. In FIG. 10, reference numeral 110 denotes an electron source substrate, and 111 denotes an electron-emitting device. Reference numeral 112 denotes common wirings D1 to D10 for connecting the electron-emitting devices 111, and these are drawn out as external terminals. A plurality of electron-emitting devices 111 are arranged on the substrate 110 in parallel in the X direction (this is called an element row). A plurality of the element rows are arranged to constitute an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold is applied to an element row in which an electron beam is to be emitted, and a voltage equal to or lower than the electron emission threshold is applied to an element row in which an electron beam is not desired to be emitted. Common lines D2 to D9 located between the element rows are, for example, D2 and D3, D4 and D5,
D6 and D7, and D8 and D9 may be formed as one and the same wiring.
【０１１２】図１１は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ１乃至Ｄｍは容器外端子、Ｇ１乃至Ｇｎは
グリッド電極１２０と接続された容器外端子である。１
１０は各素子行間の共通配線を同一配線とした電子源基
板である。図１１においては、図７、図１０に示した部
位と同じ部位には、これらの図に付したのと同一の符号
を付している。ここに示した画像形成装置と、図７に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板１１０とフェースプレート８６の間にグ
リッド電極１２０を備えているか否かである。FIG. 11 is a schematic diagram showing an example of a panel structure in an image forming apparatus having a ladder-type electron source. Reference numeral 120 denotes a grid electrode, 121 denotes an opening through which electrons pass, D1 to Dm denote external terminals, and G1 to Gn denote external terminals connected to the grid electrode 120. 1
Reference numeral 10 denotes an electron source substrate in which the common wiring between the element rows is the same wiring. In FIG. 11, the same portions as those shown in FIGS. 7 and 10 are denoted by the same reference numerals as those shown in these drawings. A major difference between the image forming apparatus shown here and the image forming apparatus having the simple matrix arrangement shown in FIG. 7 is whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86.
【０１１３】図１１においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、表面伝導型電子放出素
子１１１から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して１個ずつ円形の開口１２１が設けられてい
る。グリッド電極の形状や配置位置は、図１１に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。In FIG. 11, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 is for modulating the electron beam emitted from the surface conduction electron-emitting device 111, and allows the electron beam to pass through a stripe-shaped electrode provided orthogonal to the ladder-type element row. Therefore, one circular opening 121 is provided for each element. The shape and arrangement position of the grid electrodes are not limited to those shown in FIG. For example, a large number of passage openings may be provided in a mesh shape as openings, and a grid electrode may be provided around or near the surface conduction electron-emitting device.
【０１１４】容器外端子Ｄ１乃至Ｄｍ及びグリッド容器
外端子Ｇ１乃至Ｇｎは、不図示の制御回路と電気的に接
続されている。The external terminals D1 to Dm and the external terminals G1 to Gn are electrically connected to a control circuit (not shown).
【０１１５】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。In the image forming apparatus of this embodiment, a modulation signal for one line of an image is simultaneously applied to the grid electrode rows in synchronization with sequentially driving (scanning) the element rows one by one. This makes it possible to control the irradiation of each electron beam to the phosphor and display an image one line at a time.
【０１１６】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。The image forming apparatus of the present invention described above is a display apparatus for a television broadcast, a display apparatus such as a video conference system and a computer, and an image forming apparatus as an optical printer using a photosensitive drum or the like. Etc. can also be used.
【０１１７】[0117]
【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものも包含する。EXAMPLES Hereinafter, the present invention will be described in detail with reference to specific examples, but the present invention is not limited to these examples, and each element within a range in which the object of the present invention is achieved. And those in which the design has been replaced or changed.
【０１１８】［実施例１］本実施例に係る電子放出素子
は、図１に示したような構成のものである。以下、本実
施例における素子の作製方法を説明する。[Embodiment 1] An electron-emitting device according to the present embodiment has a structure as shown in FIG. Hereinafter, a method for manufacturing an element in this example will be described.
【０１１９】厚さ１ｍｍの石英基板を１インチ×１．５
インチ角に切り出し、これを１％中性洗剤（Ｅｘｔｒａ
ｎ ＭＡ；Ｍｅｒｃｋ社製）中で超音波洗浄、純水中で
の超音波洗浄、引き続き純水流水洗浄後、１，１，１，
３，３，３−ヘキサメチルジシラザン（以下、「ＨＭＤ
Ｓ」と称す。）雰囲気に一昼夜曝露して、該基板１に一
様な疎水性を付与した。A quartz substrate having a thickness of 1 mm is set to 1 inch × 1.5
Cut into inch-squares and use 1% neutral detergent (Extra
n MA; manufactured by Merck Co., Ltd.), ultrasonic cleaning in pure water, and then pure water running water cleaning.
3,3,3-hexamethyldisilazane (hereinafter referred to as “HMD
S ”. ) Exposure to the atmosphere all day and night gave the substrate 1 uniform hydrophobicity.
【０１２０】次に、上記基板１にまずＴｉを１０ｎｍ、
引き続きＰｔを３０ｎｍを蒸着し、フォトリソグラフィ
法により素子電極間隔Ｌが１０μｍ、素子電極長Ｗが２
００μｍの素子電極２，３を作製した。更に、素子電極
２，３の対向面とは反対の部位に、その面積の１／３程
度が重なるようにＰｔをメタルマスクを用いた真空蒸着
法により１００ｎｍ蒸着した。これは後に配線を形成し
やすくするための引き出し電極と呼ばれるものである。
なお、一枚の基板１には、上記構成を１単位として８単
位を形成した。Next, first, 10 nm of Ti was deposited on the substrate 1.
Subsequently, Pt is deposited to a thickness of 30 nm, and the device electrode interval L is 10 μm and the device electrode length W is 2 by photolithography.
Device electrodes 2 and 3 having a thickness of 00 μm were prepared. Further, Pt was deposited to a thickness of 100 nm on a portion opposite to the opposing surfaces of the device electrodes 2 and 3 by a vacuum deposition method using a metal mask so that about 1/3 of the area thereof overlaps. This is referred to as a lead electrode for facilitating formation of a wiring later.
In addition, eight units were formed on one substrate 1 with the above configuration as one unit.
【０１２１】次にオゾン存在下での紫外線照射（ＵＶ−
３００型；Ｓａｍｃｏ Ｉｎｔｅｒｎａｔｉｏｎａｌ社
製）により上記基板１を清浄化して、直ちにＨＭＤＳ雰
囲気下に封入し、同雰囲気に一昼夜曝露した。Next, ultraviolet irradiation in the presence of ozone (UV-
The substrate 1 was cleaned by a 300 type (manufactured by Samco International), immediately sealed in an HMDS atmosphere, and exposed to the atmosphere for 24 hours.
【０１２２】一方、酢酸パラジウム（和光純薬社製）と
ジ−ｎ−デシルアミン（東京化成社製）をモル比１：２
に混合した上で、１４０ｍＭとなるようにクロロフォル
ム溶液として調製した。これとは別に、１．６ｍＭベヘ
ン酸（Ｆｌｕｋａ社製）クロロフォルム溶液を調製して
おき、該溶液に上記の酢酸パラジウム／ジ−ｎ−デシル
アミン混合液を０．４ｍＭになるよう、先のベヘン酸溶
液に加え、十分に混和した。On the other hand, palladium acetate (manufactured by Wako Pure Chemical Industries, Ltd.) and di-n-decylamine (manufactured by Tokyo Kasei) were used in a molar ratio of 1: 2.
, And prepared as a chloroform solution so as to have a concentration of 140 mM. Separately, a 1.6 mM behenic acid (manufactured by Fluka) chloroform solution was prepared, and the above palladium acetate / di-n-decylamine mixed solution was added to the solution so that the concentration became 0.4 mM. Add to the solution and mix well.
【０１２３】該試料溶液をＬＢ膜成膜装置のトラフに満
たした純水上に添加した後、表面圧を２０ｍＮ／ｍにま
で高め、該試料の単分子膜を上記水面上に形成した。こ
の表面圧を維持したまま、上記で形成したＨＭＤＳ処理
済みの基板１を、水面上に形成した該ＬＢ単分子膜に浸
漬することにより、該基板１上にＬＢ膜を積層した。こ
の際、速度１０ｃｍ／分にて上記水面に垂直に、素子電
極２，３の対向面に平行な方向に基板１を静かに移動し
て浸漬し、引き続き同じ速度でこれを引き上げて、前記
試料の２層ＬＢ膜を該基板１上に累積した。この浸漬・
引き上げ操作を繰り返し、酢酸パラジウム／ジ−ｎ−デ
シルアミン／ベヘン酸からなる３００層のＬＢ膜を形成
した。After the sample solution was added to pure water filled in a trough of an LB film forming apparatus, the surface pressure was increased to 20 mN / m, and a monomolecular film of the sample was formed on the water surface. While maintaining the surface pressure, the HMDS-treated substrate 1 formed above was immersed in the LB monomolecular film formed on the water surface, whereby an LB film was laminated on the substrate 1. At this time, the substrate 1 was gently moved and immersed at a speed of 10 cm / min in a direction perpendicular to the water surface and in a direction parallel to the opposing surfaces of the device electrodes 2 and 3, and then pulled up at the same speed, followed by Was accumulated on the substrate 1. This immersion
The lifting operation was repeated to form a 300-layer LB film composed of palladium acetate / di-n-decylamine / behenic acid.
【０１２４】次に該基板１を３００℃に設定された電気
炉（大気中）に入れて焼成を行い、有機成分を除去し
た。この時点で前記ＬＢ膜は酸化パラジウム膜となり、
導電性が付与され、導電性膜４が形成される。Next, the substrate 1 was placed in an electric furnace (atmosphere) set at 300 ° C. and baked to remove organic components. At this point, the LB film becomes a palladium oxide film,
Conductivity is provided, and the conductive film 4 is formed.
【０１２５】その後、上記成膜法で作製した素子の導電
性膜４が、所望の膜厚分布で形成されていることを確認
するため、該導電性膜４を付与した基板１の裏側から薄
片化を行い、透過電子顕微鏡により面内方向から観察を
行った。この観察による素子電極２，３間の導電性膜４
の電子顕微鏡像の模式図を図１２（ａ）に、また、図１
２（ａ）中の導電性膜４の拡大図を図１２（ｂ）に示
す。Thereafter, in order to confirm that the conductive film 4 of the device manufactured by the above-described film forming method was formed with a desired film thickness distribution, a thin section was obtained from the back side of the substrate 1 provided with the conductive film 4. After that, observation was performed from an in-plane direction with a transmission electron microscope. According to this observation, the conductive film 4 between the device electrodes 2 and 3
FIG. 12A is a schematic view of an electron microscope image of FIG.
FIG. 12B shows an enlarged view of the conductive film 4 in FIG.
【０１２６】図１２（ａ）に示されるように、素子電極
２，３の対向面側から〜２００ｎｍ離れた位置に、酸化
パラジウム膜の膜厚が薄い領域１３１（白っぽく見える
領域）が〜１００ｎｍ幅で電極エッジに沿って直線的に
形成されていることを確認した（以下、この領域を「ス
トライプ領域１３１」と記す。）。また、導電性膜４の
それ以外の領域に、〜１００ｎｍ間隔で、厚い領域（黒
っぽく見える領域）と薄い領域（白っぽく見える領域）
が交互に入り組んだ迷路構造が形成されていることを確
認した。さらに導電性膜４の膜質を詳細に観察した結
果、これらの膜厚が薄い部位では、成膜したＰｄＯ膜
が、島状に形成されており、石英基板が露出している部
分が存在していた。これに対して、ＰｄＯ膜の厚い領域
ではＰｄＯ膜が、隙間なく形成されており、石英基板は
ほとんど露出していなかった。以上、透過電子顕微鏡に
よる観察結果から、上記成膜法で作製した導電性膜４
が、所望の形態に作製されたことが確認できた。As shown in FIG. 12A, a region 131 (a region which looks whitish) of a thin palladium oxide film has a width of 100 nm at a position 200 nm away from the opposing surfaces of the device electrodes 2 and 3. It was confirmed that the region was formed linearly along the electrode edge (hereinafter, this region is referred to as a "stripe region 131"). In addition, a thick region (a region that looks dark) and a thin region (a region that looks whitish) in other regions of the conductive film 4 at an interval of about 100 nm.
It was confirmed that a maze structure was formed in which the mazes alternately formed. Further, as a result of observing the film quality of the conductive film 4 in detail, it is found that the PdO film is formed in an island shape at a portion where the film thickness is small, and a portion where the quartz substrate is exposed exists. Was. On the other hand, in the thick region of the PdO film, the PdO film was formed without any gap, and the quartz substrate was hardly exposed. As described above, the results of observation by the transmission electron microscope show that the conductive film 4 formed by the above-described film forming method was used.
Was confirmed to be formed in a desired form.
【０１２７】次に上記基板１について、該導電性膜４の
不要な部分をフォトリソグラフィ法で除去し、更にＡｇ
を用いて印刷法にて導電性配線を形成し、素子抵抗を測
定した。その結果、４．３ＫΩの抵抗値を測定した。更
に同一基板内の８個の素子の抵抗値のばらつきを確認し
たが、有為差はなかった。Next, unnecessary portions of the conductive film 4 of the substrate 1 are removed by photolithography, and then Ag is removed.
Was used to form a conductive wiring by a printing method, and the element resistance was measured. As a result, a resistance value of 4.3 KΩ was measured. Further, the variation of the resistance values of the eight elements on the same substrate was confirmed, but there was no significant difference.
【０１２８】次の工程としてフォーミングを行なう。前
記導電性膜４を形成した素子を１０-3Ｐａ下の真空槽に
導入し、素子電極２，３間に電圧波高値１０Ｖ、幅１ｍ
秒、間隔１０ｍ秒の三角波を３０秒間にわたり、繰り返
し印加した。その結果、素子電極のエッジに沿って形成
されていた前記ストライプ領域１３１に、略直線状の亀
裂が形成され、電子放出部５が形成された。かかる電子
放出部５部分の拡大模式図を図１３に示す。尚、同一基
板内の８個の素子について、上記フォーミングによって
形成された電子放出部５を調べた結果、いずれの素子も
素子電極２，３の夫々のエッジに沿って形成されていた
前記ストライプ領域１３１の一方にのみ形成されてお
り、その全長はほぼ同一であった。The next step is forming. The device on which the conductive film 4 was formed was introduced into a vacuum chamber under 10 −3 Pa, and a voltage peak value of 10 V and a width of 1 m was applied between the device electrodes 2 and 3.
A triangular wave at an interval of 10 ms for 30 seconds was repeatedly applied for 30 seconds. As a result, a substantially linear crack was formed in the stripe region 131 formed along the edge of the device electrode, and the electron-emitting portion 5 was formed. FIG. 13 shows an enlarged schematic view of the electron emitting portion 5. In addition, as a result of examining the electron-emitting portion 5 formed by the above-described forming with respect to eight elements in the same substrate, all of the elements correspond to the stripe regions formed along the respective edges of the element electrodes 2 and 3. 131, and the entire length was almost the same.
【０１２９】ここで更に、上記真空槽内に１．３×１０
-1Ｐａ分圧のアセトンを導入し、前記フォーミングと同
様の電圧パルスを繰り返し印加し、活性化を行ない、素
子電流が３ｍＡになった時点で電圧印加を止め、活性化
処理を終了した。以上のようにして作製した表面伝導型
電子放出素子を１０-3Ｐａの真空雰囲気で、１５０℃の
加熱を３時間行なった後、１４Ｖの素子電圧を印加した
ところ、素子電流２．５ｍＡ，放出電流２．４μＡの素
子特性を確認した。Here, 1.3 × 10
Acetone at a partial pressure of -1 Pa was introduced, and a voltage pulse similar to that of the above-described forming was repeatedly applied to activate the device. When the device current reached 3 mA, the voltage application was stopped, and the activation process was completed. The surface conduction electron-emitting device manufactured as described above was heated at 150 ° C. for 3 hours in a vacuum atmosphere of 10 −3 Pa, and a device voltage of 14 V was applied. Device characteristics at a current of 2.4 μA were confirmed.
【０１３０】上記工程と同一工程を通して、１００個の
電子放出素子を作製したところ、すべての素子におい
て、前記ストライプ領域１３１の一方にのみ電子放出部
５が形成され、１００個の素子の放出電流値のばらつき
は３％以内におさまった。When 100 electron-emitting devices were manufactured through the same process as above, the electron-emitting portion 5 was formed only in one of the stripe regions 131 in all the devices, and the emission current value of 100 devices was measured. Was less than 3%.
【０１３１】［実施例２］実施例１と同様の基板１に対
しＨＭＤＳ処理を同様に施した。Example 2 The same HMDS process was performed on the substrate 1 as in Example 1.
【０１３２】次に、上記基板１にまずＴｉを１０ｎｍ、
引き続きＰｔを３０ｎｍを蒸着し、フォトリソグラフィ
法により素子電極間隔Ｌが１０μｍ、素子電極長Ｗが２
００μｍの素子電極２，３を作製した。更に、素子電極
２，３の対向面とは反対の部位に、その面積の１／３程
度が重なるようにＰｔをメタルマスクを用いた真空蒸着
法により１００ｎｍ蒸着した。なお、一枚の基板１に
は、上記構成を１単位として８単位を形成した。Next, first, 10 nm of Ti was added to the substrate 1,
Subsequently, Pt is deposited to a thickness of 30 nm, and the device electrode interval L is 10 μm and the device electrode length W is 2 by photolithography.
Device electrodes 2 and 3 having a thickness of 00 μm were prepared. Further, Pt was deposited to a thickness of 100 nm on a portion opposite to the opposing surfaces of the device electrodes 2 and 3 by a vacuum deposition method using a metal mask so that about 1/3 of the area thereof overlaps. In addition, eight units were formed on one substrate 1 with the above configuration as one unit.
【０１３３】次にオゾン存在下での紫外線照射（ＵＶ−
３００型；Ｓａｍｃｏ Ｉｎｔｅｒｎａｔｉｏｎａｌ社
製）により上記基板１を清浄化して、直ちにＨＭＤＳ雰
囲気下に封入し、同雰囲気に一昼夜曝露した。Next, ultraviolet irradiation in the presence of ozone (UV-
The substrate 1 was cleaned by a 300 type (manufactured by Samco International), immediately sealed in an HMDS atmosphere, and exposed to the atmosphere for 24 hours.
【０１３４】一方、酢酸パラジウム／ジ−ｎ−デシルア
ミン混合液及びベヘン酸溶液との混合を実施例１の処方
に従って行った。On the other hand, mixing with a mixed solution of palladium acetate / di-n-decylamine and a solution of behenic acid was carried out according to the recipe of Example 1.
【０１３５】該試料溶液をＬＢ膜成膜装置のトラフに満
たした純水上に添加した後、実施例１と同様の手順にて
酢酸パラジウム／ジ−ｎ−デシルアミン／ベヘン酸／Ｎ
ＢＤ−ステアリン酸からなる３００層のＬＢ膜を該基板
１上に形成した。After the sample solution was added to pure water filled in a trough of an LB film forming apparatus, palladium acetate / di-n-decylamine / behenic acid / N
A 300-layer LB film made of BD-stearic acid was formed on the substrate 1.
【０１３６】次に該基板１を３００℃に設定された電気
炉（大気中）に入れて焼成を行い、有機成分を除去し
た。この時点で前記ＬＢ膜は酸化パラジウム膜となり、
導電性が付与され、導電性膜４が形成された。Next, the substrate 1 was placed in an electric furnace (atmosphere) set at 300 ° C. and fired to remove organic components. At this point, the LB film becomes a palladium oxide film,
The conductivity was given, and the conductive film 4 was formed.
【０１３７】その後、上記成膜法で作製した導電性膜４
が、所望の膜厚分布で形成されていることを確認するた
め、実施例１と同様に基板１側から薄片化し、透過電子
顕微鏡により、面内方向から観察を行った。その結果、
実施例１と同様の膜構造が形成されており、導電性膜４
が、所望の膜厚分布で作製できたことを確認した。After that, the conductive film 4 formed by the above-described film forming method was used.
In order to confirm that the film was formed with a desired film thickness distribution, the film was sliced from the substrate 1 side in the same manner as in Example 1, and observed from an in-plane direction using a transmission electron microscope. as a result,
A film structure similar to that of the first embodiment is formed.
Was confirmed to have been produced with a desired film thickness distribution.
【０１３８】次に上記基板１について、導電性膜４の不
要な部分をフォトリソグラフィ法で除去し、更にＡｇを
用いて印刷法にて導電性配線を形成し、素子抵抗を測定
した。その結果、４．３ＫΩの抵抗値を測定した。更に
同一基板内の８個の素子の抵抗値のばらつきを確認した
が、有為差はなかった。Next, with respect to the substrate 1, unnecessary portions of the conductive film 4 were removed by photolithography, and a conductive wiring was formed by printing using Ag, and the element resistance was measured. As a result, a resistance value of 4.3 KΩ was measured. Further, the variation of the resistance values of the eight elements on the same substrate was confirmed, but there was no significant difference.
【０１３９】次にフォーミングを行なうが、その際、マ
イナス電極ギワに直線状に形成されているストライプ領
域１３１に電子放出部５を制御して形成するため、予
め、顕微鏡下で鋭く尖った針先を用い、マイナス電極ギ
ワの３００ｎｍ位置を機械的にけがくことにより、予め
局所的に抵抗が高い部分を形成した。Next, forming is performed. At this time, in order to form the electron-emitting portion 5 in the stripe region 131 formed linearly in the minus electrode gap, a sharply pointed needle is required in advance under a microscope. By mechanically scribing the 300-nm position of the minus electrode gap by using the method described above, a locally high-resistance portion was formed in advance.
【０１４０】その後、次の条件でフォーミング工程を行
なった。前記導電性膜４を形成した素子を１０-3Ｐａ下
の真空槽に導入し、素子電極２，３間に電圧波高値１０
Ｖ、幅１ｍ秒、間隔１０ｍ秒の三角波を３０秒間にわた
り、繰り返し印加した。その結果、マイナス素子電極の
エッジに沿って略直線状の亀裂が形成され、電子放出部
５が形成されており、同一基板内の８個の素子の電子放
出部５を調べた結果、形成位置及びその全長についての
バラツキもほとんど認められなかった。Thereafter, a forming step was performed under the following conditions. The device on which the conductive film 4 was formed was introduced into a vacuum chamber under 10 −3 Pa, and a voltage peak value of 10 was applied between the device electrodes 2 and 3.
V, a triangular wave having a width of 1 ms and an interval of 10 ms was repeatedly applied for 30 seconds. As a result, a substantially linear crack was formed along the edge of the minus element electrode, and the electron emission portion 5 was formed. As a result of examining the electron emission portions 5 of eight devices on the same substrate, the formation position was determined. Almost no variation in the overall length was observed.
【０１４１】ここで更に、上記真空槽内に１．３×１０
-1Ｐａ分圧のアセトンを導入し、前記フォーミングと同
様の電圧パルスを繰り返し印加し、活性化を行ない、素
子電流が３ｍＡになった時点で電圧印加を止め、活性化
処理を終了した。Here, 1.3.times.10.sup.
Acetone at a partial pressure of -1 Pa was introduced, and a voltage pulse similar to that of the above-described forming was repeatedly applied to activate the device. When the device current reached 3 mA, the voltage application was stopped, and the activation process was completed.
【０１４２】以上のようにして作製した表面伝導型電子
放出素子を１０-4Ｐａの真空雰囲気で、１５０℃の加熱
を３時間行なった後、１４Ｖの素子電圧を印加したとこ
ろ、素子電流２．７ｍＡ，放出電流２．８μＡの素子特
性を確認した。The surface conduction electron-emitting device manufactured as described above was heated at 150 ° C. for 3 hours in a vacuum atmosphere of 10 −4 Pa, and a device voltage of 14 V was applied. Device characteristics of 7 mA and emission current of 2.8 μA were confirmed.
【０１４３】上記工程と同一工程を通して、１００個の
電子放出素子を作製したところ、すべての素子におい
て、前記マイナス素子電極ギワに電子放出部５が形成さ
れ、１００個の素子の放出電流値のばらつきは１％以内
におさまった。When 100 electron-emitting devices were manufactured through the same process as above, electron-emitting portions 5 were formed in the minus element electrode gaps in all the devices, and the emission current values of the 100 devices varied. Was within 1%.
【０１４４】また、これとは逆に、プラス素子電極ギワ
のストライプ領域１３１に同様の方法で局所的に抵抗が
高い部分を形成した後、電子放出部５を形成した以外
は、上記と全く同様にして電子放出素子を形成し、１４
Ｖの素子電圧を印加して素子特性を調べた。その結果、
放出電流は２．１μＡ以下であり、電子放出部５をマイ
ナス素子電極ギワに形成した場合に比べて、素子特性が
劣っていた。On the contrary, the same procedure as described above is carried out except that a locally high-resistance portion is formed in the stripe region 131 of the plus element electrode gap by the same method, and then the electron-emitting portion 5 is formed. To form an electron-emitting device.
The device characteristics were examined by applying a device voltage of V. as a result,
The emission current was 2.1 μA or less, and the device characteristics were inferior to those in the case where the electron emission portion 5 was formed in the minus electrode electrode gap.
【０１４５】［比較例］本比較例に係る電子放出素子も
図１に示したような構成のものであるが、導電性膜４を
有機金属溶液の塗布法を用いて作成した。以下、本比較
例における素子の作製方法を説明する。[Comparative Example] The electron-emitting device according to this comparative example also has the structure as shown in FIG. 1, but the conductive film 4 was formed by using an organic metal solution coating method. Hereinafter, a method for manufacturing the element in this comparative example will be described.
【０１４６】まず、素子電極２，３を設けた基板１に、
有機金属溶液をスピンナー法で塗布し有機金属薄膜を形
成した後、３１０℃で加熱焼成処理し、導電性膜４を形
成した。ここで用いた有機金属溶液は、奥野製薬（株）
製のＰｄ金属を主元素とする有機金属溶液である。次
に、上記基板１について、導電性膜４の不要な部分をフ
ォトリソグラフィ法で除去し、所望のパターンを有する
導電性膜４を形成した。次に、実施例１と同様に通電フ
ォーミングと活性化処理を行ない、１５０℃の加熱を３
時間行った後、１５Ｖの電圧を印加した。その結果、本
比較例の素子では、平均で素子電流２．１ｍＡ，放出電
流１．７μＡの電子放出特性が確認された。しかし、上
記工程と同一工程を通して、１００個の電子放出素子を
作製したところ、１００個の放出電流値のばらつきは〜
１０％程度であり、大きなバラツキを有した。First, on the substrate 1 provided with the device electrodes 2 and 3,
An organic metal solution was applied by a spinner method to form an organic metal thin film, and then heated and baked at 310 ° C. to form a conductive film 4. The organometallic solution used here was manufactured by Okuno Pharmaceutical Co., Ltd.
Is an organic metal solution containing Pd metal as a main element. Next, with respect to the substrate 1, unnecessary portions of the conductive film 4 were removed by photolithography to form a conductive film 4 having a desired pattern. Next, energization forming and activation treatment were performed in the same manner as in Example 1, and heating at 150 ° C. was performed for 3 hours.
After a period of time, a voltage of 15 V was applied. As a result, in the device of this comparative example, an electron emission characteristic of an average device current of 2.1 mA and an emission current of 1.7 μA was confirmed. However, when 100 electron-emitting devices were manufactured through the same process as the above process, the variation of the emission current value of 100 devices was ~
It was about 10% and had a large variation.
【０１４７】また、本比較例の素子を透過電子顕微鏡に
より観察したところ、図１４の拡大模式図に示すよう
に、数μｍ〜数十μｍ間隔で電子放出部５の幅が非常に
太くなった領域１４１（バクハツビット）が形成されて
いた。When the device of this comparative example was observed with a transmission electron microscope, as shown in the enlarged schematic diagram of FIG. 14, the width of the electron-emitting portion 5 became extremely large at intervals of several μm to several tens μm. A region 141 (backhabit bit) was formed.
【０１４８】［実施例３］実施例１の表面伝導型電子放
出素子を単純マトリクス配置した図６に示したような電
子源基板を用いて、図７に示したような画像形成装置を
作製した例を示す。Example 3 An image forming apparatus as shown in FIG. 7 was manufactured using an electron source substrate as shown in FIG. 6 in which the surface conduction electron-emitting devices of Example 1 were arranged in a simple matrix. Here is an example.
【０１４９】電子源基板の一部の平面図を図１５に示
す。また、図１５中のＡ−Ａ’の断面図を図１６に、製
造手順を図１７及び図１８に示す。尚、図１５〜図１８
において同じ符号は同じ部材を示す。７１は電子源基
板、７２はＸ方向配線（下配線とも呼ぶ）、７３はＹ方
向配線（上配線とも呼ぶ）、１５１は層間絶縁層、１５
２は素子電極２と下配線７２と電気的接続のためのコン
タクトホールである。FIG. 15 is a plan view of a part of the electron source substrate. FIG. 16 is a cross-sectional view taken along the line AA ′ in FIG. 15, and FIGS. 17 and 18 show manufacturing procedures. 15 to 18.
, The same reference numerals indicate the same members. Reference numeral 71 denotes an electron source substrate; 72, an X-direction wiring (also referred to as a lower wiring); 73, a Y-direction wiring (also referred to as an upper wiring); 151, an interlayer insulating layer;
Reference numeral 2 denotes a contact hole for electrical connection between the element electrode 2 and the lower wiring 72.
【０１５０】本実施例の製造方法を、図１７及び図１８
に基づいて工程順に従って具体的に説明する。尚、以下
の各工程−ａ〜ｈは図１７及び図１８の（ａ）〜（ｈ）
に対応するものである。The manufacturing method of this embodiment is described with reference to FIGS.
Will be specifically described in the order of steps based on the above. The following steps -a to h are shown in FIGS. 17 and 18 in (a) to (h).
It corresponds to.
【０１５１】工程−ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板７１上に真空蒸着によ
り、厚さ５０ÅのＣｒ、厚さ６０００ÅのＡｕを順次積
層した後、ホトレジスト（ＡＺ１３７０；ヘキスト社
製）をスピンナーにより回転塗布し、ベークした後、ホ
トマスク像を露光、現像して、下配線７２のレジストパ
ターンを形成し、Ａｕ／Ｃｒ堆積膜をウエットエッチン
グして、所望の形状の下配線７２を形成した。Step-a A 50 .mu.m thick Cr layer and a 6000 .mu.m thick Au layer are successively laminated by vacuum deposition on a substrate 71 having a 0.5 .mu.m thick silicon oxide film formed on a cleaned blue plate glass by a sputtering method. After that, a photoresist (AZ1370; manufactured by Hoechst) is spin-coated with a spinner and baked, and then a photomask image is exposed and developed to form a resist pattern of the lower wiring 72, and the Au / Cr deposited film is wet-etched. Thus, a lower wiring 72 having a desired shape was formed.
【０１５２】工程−ｂ 次に、厚さ１μｍのシリコン酸化膜からなる層間絶縁層
１５１をＲＦスパッタ法により堆積した。Step-b Next, an interlayer insulating layer 151 made of a silicon oxide film having a thickness of 1 μm was deposited by RF sputtering.
【０１５３】工程−ｃ 工程ｂで堆積したシリコン酸化膜にコンタクトホール１
５２を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層１５１をエッチングしてコ
ンタクトホール１５２を形成した。エッチングはＣＦ4
とＨ2 ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ・Ｉｏｎ
・Ｅｔｃｈｉｎｇ）法を用いた。Step-c Contact hole 1 was formed in the silicon oxide film deposited in step b.
A photoresist pattern for forming 52 was formed, and using this as a mask, the interlayer insulating layer 151 was etched to form a contact hole 152. Etching is CF 4
(Reactive Ion) using H2 and H 2 gas
-Etching) method was used.
【０１５４】工程−ｄ その後、素子電極２，３と素子電極間ギャップとなるべ
きパターンをホトレジスト（ＲＤ−２０００Ｎ−４１；
日立化成社製）で形成し、真空蒸着法により、厚さ５０
ÅのＴｉ、厚さ１０００ÅのＮｉを順次堆積した。ホト
レジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積
膜をリフトオフし、素子電極間隔Ｌが３μｍ、幅Ｗが３
００μｍの素子電極２，３を形成した。Step-d Thereafter, a pattern to be a gap between the device electrodes 2 and 3 and the device electrode is formed by a photoresist (RD-2000N-41;
Hitachi Chemical Co., Ltd.) and a thickness of 50
Ｔｉ Ti and 1000 Ｎｉ Ni were sequentially deposited. The photoresist pattern was dissolved in an organic solvent, the Ni / Ti deposited film was lifted off, and the element electrode interval L was 3 μm and the width W was 3
Element electrodes 2 and 3 of 00 μm were formed.
【０１５５】工程−ｅ 素子電極２，３の上に上配線７３のホトレジストパター
ンを形成した後、厚さ５０ÅのＴｉ、厚さ５０００Åの
Ａｕを真空蒸着により順次堆積し、リフトオフにより不
要の部分を除去して、所望の形状の上配線７３を形成し
た。Step-e After a photoresist pattern of the upper wiring 73 is formed on the device electrodes 2 and 3, Ti with a thickness of 50 ° and Au with a thickness of 5000 ° are sequentially deposited by vacuum deposition, and unnecessary portions are removed by lift-off. By removing, the upper wiring 73 of a desired shape was formed.
【０１５６】工程−ｆ 次にオゾン存在下での紫外線照射（ＵＶ−３００型；Ｓ
ａｍｃｏ Ｉｎｔｅｒｎａｔｉｏｎａｌ社製）により上
記基板７１を清浄化して、直ちにＨＭＤＳ雰囲気下に封
入し、同雰囲気に一昼夜曝露した。Step-f Next, ultraviolet irradiation in the presence of ozone (UV-300 type; S
The substrate 71 was cleaned using amco International (made by Amco International), immediately sealed in an HMDS atmosphere, and exposed to the atmosphere for 24 hours.
【０１５７】一方、酢酸パラジウム／ジ−ｎ−デシルア
ミン混合液及びベヘン酸溶液との混合を実施例１の処方
に従って行った。On the other hand, mixing with a mixed solution of palladium acetate / di-n-decylamine and a behenic acid solution was carried out according to the recipe of Example 1.
【０１５８】該試料溶液をＬＢ膜成膜装置のトラフに満
たした純水上に添加した後、実施例１と同様の手順にて
酢酸パラジウム／ジ−ｎ−デシルアミン／ベヘン酸／Ｎ
ＢＤ−ステアリン酸からなる３００層のＬＢ膜を該基板
７１上に形成した。この際、基板７１のＬＢ膜へのディ
ッピング方向は上配線７３と平行にした。After the sample solution was added to pure water filled in a trough of an LB film forming apparatus, palladium acetate / di-n-decylamine / behenic acid / N
A 300-layer LB film made of BD-stearic acid was formed on the substrate 71. At this time, the direction of dipping of the substrate 71 into the LB film was parallel to the upper wiring 73.
【０１５９】次に該基板７１を３００℃に設定された電
気炉（大気中）に入れて焼成を行い、有機成分を除去し
た。この時点で前記ＬＢ膜は酸化パラジウム膜となり、
導電性が付与され、導電性膜４が形成された。Next, the substrate 71 was placed in an electric furnace (atmosphere) set at 300 ° C. and baked to remove organic components. At this point, the LB film becomes a palladium oxide film,
The conductivity was given, and the conductive film 4 was formed.
【０１６０】工程−ｇ 次に、導電性膜４の不要な部分をフォトリソグラフィ法
で除去し、所望のパターンを形成した。Step-g Next, unnecessary portions of the conductive film 4 were removed by photolithography to form a desired pattern.
【０１６１】工程ーｈ コンタクトホール１５２部分以外にレジストを塗布して
パターンを形成し、真空蒸着により厚さ５０ÅのＴｉ、
厚さ５０００ÅのＡｕを順次堆積した。リフトオフによ
り不要の部分を除去することにより、コンタクトホール
１５２を埋め込んだ。Step-h A resist is applied to portions other than the contact hole 152 to form a pattern.
Au having a thickness of 5000 ° was sequentially deposited. Unnecessary portions were removed by lift-off to bury the contact holes 152.
【０１６２】次に以上のようにして作製した未フォーミ
ングの電子源基板７１を用いて表示装置を構成した例を
図７と図８を用いて説明する。Next, an example in which a display device is formed by using the unformed electron source substrate 71 manufactured as described above will be described with reference to FIGS.
【０１６３】上述のようにして多数の導電性膜４をマト
リクス配線した電子源基板７１（図１５）をリアプレー
ト８１上に固定した後、電子源基板７１の５ｍｍ上方
に、フェースプレート８６（ガラス基板８３の内面に螢
光膜８４とメタルバック８５が形成されて構成される）
を支持枠８２を介し配置し、フェースプレート８６支持
枠８２、リアプレート８１の接合部にフリットガラスを
塗布し、大気中で４００℃ないし５００℃で１０分以上
焼成することで封着した（図７）。尚、リアプレート８
１への電子源基板７１の固定もフリットガラスで行なっ
た。After fixing the electron source substrate 71 (FIG. 15) on which a large number of conductive films 4 are arranged in a matrix as described above on the rear plate 81, the face plate 86 (glass) is placed 5 mm above the electron source substrate 71. (A fluorescent film 84 and a metal back 85 are formed on the inner surface of the substrate 83.)
Is placed via a support frame 82, frit glass is applied to the joint between the face plate 86 support frame 82 and the rear plate 81, and sealed by baking at 400 ° C. to 500 ° C. for 10 minutes or more in the atmosphere (FIG. 7). The rear plate 8
The fixing of the electron source substrate 71 to 1 was also performed with frit glass.
【０１６４】螢光膜８４は、モノクロームの場合は螢光
体のみからなるが、本実施例では蛍光体８４はストライ
プ形状（図８（ａ））を採用し、先にブラックストライ
プを形成し、その間隙部に各色蛍光体を塗布して螢光膜
８４を作製した。ブラックストライプの材料としては、
通常よく用いられている黒鉛を主成分とする材料を用い
た。The fluorescent film 84 is made of only a fluorescent material in the case of monochrome, but in this embodiment, the fluorescent material 84 adopts a stripe shape (FIG. 8A), and a black stripe is formed first. The phosphors of each color were applied to the gaps to form a fluorescent film 84. As a material of black stripe,
A commonly used material mainly composed of graphite was used.
【０１６５】ガラス基板８３に螢光体を塗布する方法は
モノクロームの場合は沈澱法や印刷法が用いられるが、
カラーである本実施例では、スラリー法を用いた。カラ
ーの場合にも印刷法を用いても同等の塗布膜が得られ
る。As a method of applying a phosphor on the glass substrate 83, a precipitation method or a printing method is used in the case of monochrome,
In this embodiment, which is a color, a slurry method was used. Even in the case of color printing, the same coating film can be obtained by using the printing method.
【０１６６】メタルバック８５は螢光膜作製後、螢光膜
内面側表面の平滑化処理（通常フィルミングと呼ばれ
る）を行い、その後Ａｌを真空蒸着することで作製し
た。フェースプレート８６には、さらに螢光膜８４の導
電性を高めるために、螢光膜８４の外面側に透明電極
（不図示）が設けられる場合もあるが、本実施例ではメ
タルバック８５のみで充分な導電性が得られたので省略
した。The metal back 85 was manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after the fluorescent film was formed, and thereafter, vacuum-depositing Al. The face plate 86 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 84 in order to further increase the conductivity of the fluorescent film 84, but in this embodiment, only the metal back 85 is provided. Omitted because sufficient conductivity was obtained.
【０１６７】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、充分な位置合わせを行った。At the time of the above-mentioned sealing, in the case of color, since the phosphors of each color must correspond to the electron-emitting devices, sufficient alignment was performed.
【０１６８】以上のようにして完成したパネル（外囲器
８８）内の雰囲気を不図示の排気管を通じて排気し、充
分な真空度に達した後、容器外端子Ｄｘ１ないしＤｘｍ
とＤｙ１ないしＤｙｎを通じ素子電極２，３間に電圧を
印加し、導電性膜４をフォーミング処理することで、電
子放出部５を作製した。The atmosphere in the panel (enclosure 88) completed as described above is evacuated through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the outer terminals Dx1 to Dxm
A voltage was applied between the device electrodes 2 and 3 through Dy1 to Dyn, and the conductive film 4 was subjected to a forming process, whereby the electron-emitting portion 5 was manufactured.
【０１６９】フォーミング処理の電圧波形は、図３
（ａ）と同様とした。尚、本実施例ではＴ１を１ｍ秒と
し、Ｔ２を１０ｍ秒として、約１０-3Ｐａの真空雰囲気
下で行なった（三角波の波高値は５Ｖである）。The voltage waveform of the forming process is shown in FIG.
Same as (a). In this example, T1 was set to 1 ms and T2 was set to 10 ms in a vacuum atmosphere of about 10 −3 Pa (the peak value of the triangular wave was 5 V).
【０１７０】次に、２．７×１０-3Ｐａの真空雰囲気下
で、波高値１４Ｖ、パルス幅３０μ秒のパルス電圧を印
加し、素子電流Ｉｆ、放出電流Ｉｅを測定しながら、活
性化工程を行なった。Next, a pulse voltage having a peak value of 14 V and a pulse width of 30 μs was applied in a vacuum atmosphere of 2.7 × 10 −3 Pa, and the activation step was performed while measuring the device current If and the emission current Ie. Was performed.
【０１７１】その後、イオンポンプなどのオイルを使用
しないポンプ系の超高真空排気装置に切り換え、１２０
℃で充分な時間ベーキングし、安定化工程を行なった。
ベーキング後の真空度は４．２×１０-5Ｐａ程度で、有
機物分圧は３．２×１０-6Ｐａ程度であった。Thereafter, the pump was switched to a pump-type ultrahigh-vacuum evacuation apparatus that does not use oil, such as an ion pump.
Baking was carried out at a temperature of 0 ° C. for a sufficient time to carry out a stabilization step.
The degree of vacuum after baking was about 4.2 × 10 −5 Pa, and the partial pressure of organic substances was about 3.2 × 10 −6 Pa.
【０１７２】さらに排気管（不図示）の封止を行なう前
に、外囲器８８全体を真空排気しながら１２０℃で約１
時間ベーキングした。この工程により、外囲器８８内の
吸着物を脱離させる。そして、排気管（不図示）をガス
バーナーで熱することで容着し、外囲器８８の封止を行
なった。Before sealing the exhaust pipe (not shown), the envelope 88 is evacuated to about 1 ° C. at 120 ° C.
Baking for hours. By this step, the adsorbate in the envelope 88 is desorbed. Then, the exhaust pipe (not shown) was heated by a gas burner to be attached, and the envelope 88 was sealed.
【０１７３】最後に封止後の真空度を維持するために、
外囲器８８内の所定の位置（不図示）に配置されたゲッ
タを加熱しゲッタ処理を行った。Finally, in order to maintain the degree of vacuum after sealing,
A getter disposed at a predetermined position (not shown) in the envelope 88 was heated to perform getter processing.
【０１７４】以上のように完成した本発明の画像表示装
置において、各電子放出素子には、容器外端子Ｄｘ１な
いしＤｘｍとＤｙ１ないしＤｙｎを通じ、電圧を印加す
ることにより、電子放出させ、高圧端子８７を通じ、メ
タルバック８５に数ＫＶ以上の高圧を印加し、電子ビー
ムを加速し、螢光膜８４に衝突させ、励起・発光させる
ことで画像を表示することができる。In the image display device of the present invention completed as described above, a voltage is applied to each of the electron-emitting devices through the external terminals Dx1 to Dxm and Dy1 to Dyn, thereby emitting electrons, so that the high-voltage terminal 87 , A high voltage of several KV or more is applied to the metal back 85 to accelerate the electron beam, collide with the fluorescent film 84, and excite and emit light to display an image.
【０１７５】本実施例の画像表示装置において、１５Ｖ
の素子電圧を各電子放出部に印加し、各電子放出素子の
特性を測定したところ、平均で素子電流２．７ｍＡ，放
出電流２．８μＡの値が得られ、すべての電子放出部に
おいてばらつきは１％以内に収まっていた。さらに単純
マトリクス駆動により画像を表示したところ、高輝度且
つ輝度の均一性が非常に良好な画像が得られた。In the image display device of the present embodiment, a voltage of 15 V
Was applied to each electron-emitting portion and the characteristics of each electron-emitting device were measured. As a result, an average value of 2.7 mA for the device current and 2.8 μA for the emission current were obtained. It was within 1%. Further, when an image was displayed by simple matrix driving, an image having high luminance and very good luminance uniformity was obtained.
【０１７６】以上述べた構成は、画像表示装置を作製す
る上で必要な概略構成であり、例えば、各部材の材料な
ど、詳細な部分は上述内容に限られるものではない。The configuration described above is a schematic configuration necessary for manufacturing an image display device. For example, detailed portions such as materials of each member are not limited to those described above.
【０１７７】[0177]
【発明の効果】以上説明したように、本発明によれば、
単に電子放出部を形成しようとする導電性膜内の所望の
領域の導電率（抵抗）のみを他の領域と異ならせるので
はなく、電子放出部となる領域以外の領域においても導
電率が互いに異なる少なくとも２つの導電領域に区分
し、かつ、各々の導電領域を線状とすることにより、通
電フォーミング時に所望の領域に形成される亀裂の幅が
必要以上に広くなるのを防止し、細く均一な幅の電子放
出部を形成することができる。As described above, according to the present invention,
The conductivity (resistance) of a desired region in the conductive film in which an electron emitting portion is to be formed is not merely different from that of the other region. By dividing the conductive region into at least two different conductive regions and forming each conductive region in a linear shape, the width of a crack formed in a desired region during energization forming can be prevented from becoming unnecessarily large, and the width can be narrow and uniform. It is possible to form an electron emitting portion having a wide width.
【０１７８】特に、導電性膜の形成にＬＢ法を用いるこ
とにより、互いに導電率の異なる一対の線状の導電領域
を電極の一端面に沿って形成することができる。これに
より、その後の通電フォーミングにおいて、上記電極の
一端面に沿って細く均一な幅の亀裂を形成することがで
き、電子放出部の位置及び全長を制御することも可能で
ある。In particular, by using the LB method for forming the conductive film, a pair of linear conductive regions having different conductivity can be formed along one end surface of the electrode. Thereby, in the energization forming thereafter, it is possible to form a crack having a small and uniform width along one end surface of the electrode, and it is also possible to control the position and the total length of the electron emitting portion.
【０１７９】その結果、本素子に対して従来と同様な活
性化工程を施した場合、極めて短時間に均一な活性化を
行うことができ、電子放出部の全領域にわたり均一な電
子放出が得られると共に、より高い電子放出効率が達成
される。しかも、多数の電子放出素子を配置した電子源
を作製した場合には、各素子の電子放出特性を極めて均
一にできるため、画像形成装置の電子ビーム源として好
適に用いることができる。即ち、本発明による電子源を
適用することにより、低い消費電力で高輝度で均一性の
高い画像形成装置を提供することができる。As a result, when this element is subjected to the same activation step as the conventional one, uniform activation can be performed in a very short time, and uniform electron emission can be obtained over the entire area of the electron emission portion. And a higher electron emission efficiency is achieved. In addition, when an electron source in which a large number of electron-emitting devices are arranged is manufactured, the electron-emitting characteristics of each device can be made extremely uniform, so that the device can be suitably used as an electron beam source for an image forming apparatus. That is, by applying the electron source according to the present invention, it is possible to provide an image forming apparatus with high power and high luminance with low power consumption.
【図１】本発明の電子放出素子の一例である表面伝導型
電子放出素子を模式的に示した図である。FIG. 1 is a diagram schematically showing a surface conduction electron-emitting device which is an example of the electron-emitting device of the present invention.
【図２】図１の表面伝導型電子放出素子の製造方法の一
例を説明するための図である。FIG. 2 is a diagram for explaining an example of a method for manufacturing the surface conduction electron-emitting device of FIG.
【図３】フォーミング処理に用いる電圧波形の一例であ
る。FIG. 3 is an example of a voltage waveform used for forming processing.
【図４】本発明の電子放出素子の製造に用いることので
きる真空処理装置（測定評価装置）の一例を示す概略構
成図である。FIG. 4 is a schematic configuration diagram illustrating an example of a vacuum processing apparatus (measurement evaluation apparatus) that can be used for manufacturing the electron-emitting device of the present invention.
【図５】本発明の表面伝導型電子放出素子の放出電流Ｉ
ｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な
例を示す図である。FIG. 5 shows an emission current I of the surface conduction electron-emitting device of the present invention.
FIG. 6 is a diagram showing a typical example of a relationship between the element voltage e and the element current If and the element voltage Vf.
【図６】単純マトリクス配置の本発明の電子源の概略構
成図である。FIG. 6 is a schematic configuration diagram of an electron source of the present invention in a simple matrix arrangement.
【図７】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略構成図であるFIG. 7 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using an electron source having a simple matrix arrangement.
【図８】図７の表示パネルにおける蛍光膜を示す図であ
る。FIG. 8 is a diagram showing a fluorescent film in the display panel of FIG. 7;
【図９】図７の表示パネルを駆動する駆動回路の一例を
示す図である。FIG. 9 is a diagram illustrating an example of a drive circuit that drives the display panel of FIG. 7;
【図１０】梯子型配置の本発明の電子源の概略平面図で
ある。FIG. 10 is a schematic plan view of an electron source of the present invention in a ladder type arrangement.
【図１１】梯子型配置の電子源を用いた本発明の画像形
成装置に用いる表示パネルの概略構成図である。FIG. 11 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using a ladder-type electron source.
【図１２】実施例１に係る素子の導電性膜の電子顕微鏡
による像を模式的に示した図である。FIG. 12 is a diagram schematically showing an image of a conductive film of the element according to Example 1 observed by an electron microscope.
【図１３】実施例１に係る素子の電子放出部の電子顕微
鏡による像を模式的に示した図である。FIG. 13 is a diagram schematically showing an electron microscope image of an electron-emitting portion of the device according to Example 1.
【図１４】比較例に係る素子の電子放出部の電子顕微鏡
による像を模式的に示した図である。FIG. 14 is a diagram schematically showing an electron microscope image of an electron-emitting portion of an element according to a comparative example.
【図１５】実施例３に係る単純マトリクス配置の電子源
基板の部分平面図である。FIG. 15 is a partial plan view of an electron source substrate having a simple matrix arrangement according to a third embodiment.
【図１６】図１５の電子源基板の部分断面図である。16 is a partial cross-sectional view of the electron source substrate of FIG.
【図１７】図１５の電子源基板の製造方法を説明するた
めの図である。FIG. 17 is a diagram for explaining a method of manufacturing the electron source substrate of FIG.
【図１８】図１５の電子源基板の製造方法を説明するた
めの図である。FIG. 18 is a diagram for explaining a method of manufacturing the electron source substrate of FIG.
【図１９】従来例の表面伝導型電子放出素子の平面図で
ある。FIG. 19 is a plan view of a conventional surface conduction electron-emitting device.
１ 基板 ２，３ 素子電極 ４ 導電性膜 ５ 電子放出部 ５０ 素子電流Ｉｆを測定するための電流計 ５１ 電子放出素子に素子電圧Ｖｆを印加するための電
源 ５２ 放出電流Ｉｅを測定するための電流計 ５３ アノード電極５４に電圧を印加するための高圧電
源 ５４ 電子放出部５より放出される電子を捕捉するため
のアノード電極 ５５ 真空容器 ５６ 排気ポンプ ７１ 電子源基板 ７２ Ｘ方向配線 ７３ Ｙ方向配線 ７４ 表面伝導型電子放出素子 ７５ 結線 ８１ リアプレート ８２ 支持枠 ８３ ガラス基板 ８４ 蛍光膜 ８５ メタルバック ８６ フェースプレート ８７ 高圧端子 ８８ 外囲器 ９１ 黒色導電材 ９２ 蛍光体 １０１ 表示パネル １０２ 走査回路 １０３ 制御回路 １０４ シフトレジスタ １０５ ラインメモリ １０６ 同期信号分離回路 １０７ 変調信号発生器 １１０ 電子源基板 １１１ 電子放出素子 １１２ 電子放出素子を配線するための共通配線 １２０ グリッド電極 １２１ 電子が通過するための開口 １３１ ストライプ領域 １４１ バクハツビット １５１ 層間絶縁層 １５２ コンタクトホールDESCRIPTION OF SYMBOLS 1 Substrate 2, 3 Element electrode 4 Conductive film 5 Electron emission part 50 Ammeter for measuring element current If 51 Power supply for applying element voltage Vf to electron emission element 52 Current for measuring emission current Ie Total 53 High-voltage power supply 54 for applying a voltage to the anode electrode 54 Anode electrode 55 for capturing electrons emitted from the electron emission section 5 55 Vacuum container 56 Exhaust pump 71 Electron source substrate 72 X-direction wiring 73 Y-direction wiring 74 Surface conduction electron-emitting device 75 Connection 81 Rear plate 82 Support frame 83 Glass substrate 84 Phosphor film 85 Metal back 86 Face plate 87 High voltage terminal 88 Envelope 91 Black conductive material 92 Phosphor 101 Display panel 102 Scanning circuit 103 Control circuit 104 Shift register 105 line memory 106 synchronization signal separation circuit 107 Modulation signal generator 110 Electron source substrate 111 Electron emitting element 112 Common wiring for wiring electron emitting element 120 Grid electrode 121 Opening for passing electrons 131 Stripe region 141 Bakhabits 151 Interlayer insulating layer 152 Contact hole
【手続補正書】[Procedure amendment]
【提出日】平成１０年６月１９日[Submission date] June 19, 1998
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００７[Correction target item name] 0007
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成につい
て説明する。このＭ．ハートウェルの素子では、基板上
に形成されたＨ型形状のパターンの金属酸化物薄膜等か
らなる導電性膜に、後述の通電フォーミングと呼ばれる
通電処理により電子放出部が形成される。 As a typical example of these surface conduction electron-emitting devices, the above-mentioned M.P. About the device configuration of Hartwell
Will be explained. This M. Hartwell device on the substrate
In the conductive film ing a metal oxide thin film or the like of the pattern of the formed H-shaped, Ru electron emission portion is formed by energization treatment called energization forming to be described later.
【手続補正２】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００８[Correction target item name] 0008
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜を予め通電フォーミン
グと呼ばれる通電処理によって電子放出部を形成するの
が一般的である。即ち、通電フォーミングとは、前記導
電性膜の両端に電圧を印加通電し、導電性膜を局所的に
破壊、変形もしくは変質させて構造を変化させ、電気的
に高抵抗な状態の電子放出部を形成する処理である。
尚、電子放出部では導電性膜の一部に亀裂が発生してお
り、その亀裂付近から電子放出が行われる。[0008] In these surface conduction electron-emitting devices, an electron-emitting portion is generally formed beforehand by performing an energization process called energization forming on a conductive film before electron emission. That is, the energization forming, the voltage across the conductive film is applied energized, conductive film locally destroy, deform or denature to change the structure, electrically electron emission portion of the high resistance state a process of forming a.
In the electron emitting portion, a crack is generated in a part of the conductive film, and the electron is emitted from the vicinity of the crack.
【手続補正３】[Procedure amendment 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図面の簡単な説明[Correction target item name] Brief description of drawings
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の電子放出素子の一例である表面伝導型
電子放出素子を模式的に示した図である。FIG. 1 is a diagram schematically showing a surface conduction electron-emitting device which is an example of the electron-emitting device of the present invention.
【図２】図１の表面伝導型電子放出素子の製造方法の一
例を説明するための図である。FIG. 2 is a diagram for explaining an example of a method for manufacturing the surface conduction electron-emitting device of FIG.
【図３】フォーミング処理に用いる電圧波形の一例であ
る。FIG. 3 is an example of a voltage waveform used for forming processing.
【図４】本発明の電子放出素子の製造に用いることので
きる真空処理装置（測定評価装置）の一例を示す概略構
成図である。FIG. 4 is a schematic configuration diagram illustrating an example of a vacuum processing apparatus (measurement evaluation apparatus) that can be used for manufacturing the electron-emitting device of the present invention.
【図５】本発明の表面伝導型電子放出素子の放出電流Ｉ
ｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な
例を示す図である。FIG. 5 shows an emission current I of the surface conduction electron-emitting device of the present invention.
FIG. 6 is a diagram showing a typical example of a relationship between the element voltage e and the element current If and the element voltage Vf.
【図６】単純マトリクス配置の本発明の電子源の概略構
成図である。FIG. 6 is a schematic configuration diagram of an electron source of the present invention in a simple matrix arrangement.
【図７】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略構成図であるFIG. 7 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using an electron source having a simple matrix arrangement.
【図８】図７の表示パネルにおける蛍光膜を示す図であ
る。FIG. 8 is a diagram showing a fluorescent film in the display panel of FIG. 7;
【図９】図７の表示パネルを駆動する駆動回路の一例を
示す図である。FIG. 9 is a diagram illustrating an example of a drive circuit that drives the display panel of FIG. 7;
【図１０】梯子型配置の本発明の電子源の概略平面図で
ある。FIG. 10 is a schematic plan view of an electron source of the present invention in a ladder type arrangement.
【図１１】梯子型配置の電子源を用いた本発明の画像形
成装置に用いる表示パネルの概略構成図である。FIG. 11 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using a ladder-type electron source.
【図１２】実施例１に係る素子の導電性膜の電子顕微鏡
による像を模式的に示した図である。FIG. 12 is a diagram schematically showing an image of a conductive film of the element according to Example 1 observed by an electron microscope.
【図１３】実施例１に係る素子の電子放出部の電子顕微
鏡による像を模式的に示した図である。FIG. 13 is a diagram schematically showing an electron microscope image of an electron-emitting portion of the device according to Example 1.
【図１４】比較例に係る素子の電子放出部の電子顕微鏡
による像を模式的に示した図である。FIG. 14 is a diagram schematically showing an electron microscope image of an electron-emitting portion of an element according to a comparative example.
【図１５】実施例３に係る単純マトリクス配置の電子源
基板の部分平面図である。FIG. 15 is a partial plan view of an electron source substrate having a simple matrix arrangement according to a third embodiment.
【図１６】図１５の電子源基板の部分断面図である。16 is a partial cross-sectional view of the electron source substrate of FIG.
【図１７】図１５の電子源基板の製造方法を説明するた
めの図である。FIG. 17 is a diagram for explaining a method of manufacturing the electron source substrate of FIG.
【図１８】図１５の電子源基板の製造方法を説明するた
めの図である。FIG. 18 is a diagram for explaining a method of manufacturing the electron source substrate of FIG.
【符号の説明】 １ 基板 ２，３ 素子電極 ４ 導電性膜 ５ 電子放出部 ５０ 素子電流Ｉｆを測定するための電流計 ５１ 電子放出素子に素子電圧Ｖｆを印加するための電
源 ５２ 放出電流Ｉｅを測定するための電流計 ５３ アノード電極５４に電圧を印加するための高圧電
源 ５４ 電子放出部５より放出される電子を捕捉するため
のアノード電極 ５５ 真空容器 ５６ 排気ポンプ ７１ 電子源基板 ７２ Ｘ方向配線 ７３ Ｙ方向配線 ７４ 表面伝導型電子放出素子 ７５ 結線 ８１ リアプレート ８２ 支持枠 ８３ ガラス基板 ８４ 蛍光膜 ８５ メタルバック ８６ フェースプレート ８７ 高圧端子 ８８ 外囲器 ９１ 黒色導電材 ９２ 蛍光体 １０１ 表示パネル １０２ 走査回路 １０３ 制御回路 １０４ シフトレジスタ １０５ ラインメモリ １０６ 同期信号分離回路 １０７ 変調信号発生器 １１０ 電子源基板 １１１ 電子放出素子 １１２ 電子放出素子を配線するための共通配線 １２０ グリッド電極 １２１ 電子が通過するための開口 １３１ ストライプ領域 １４１ バクハツビット １５１ 層間絶縁層 １５２ コンタクトホールDESCRIPTION OF SYMBOLS 1 Substrate 2, 3 Device electrode 4 Conductive film 5 Electron emission unit 50 Ammeter for measuring device current If 51 Power supply 52 for applying device voltage Vf to electron emission device 52 Emission current Ie Ammeter for measurement 53 High voltage power supply for applying voltage to anode electrode 54 Anode electrode for capturing electrons emitted from electron emission section 5 55 Vacuum container 56 Exhaust pump 71 Electron source substrate 72 X direction wiring 73 Y-direction wiring 74 Surface conduction electron-emitting device 75 Connection 81 Rear plate 82 Support frame 83 Glass substrate 84 Phosphor film 85 Metal back 86 Face plate 87 High voltage terminal 88 Enclosure 91 Black conductive material 92 Phosphor 101 Display panel 102 Scanning Circuit 103 Control circuit 104 Shift register 105 Line memory 106 Synchronous signal Separation circuit 107 Modulated signal generator 110 Electron source substrate 111 Electron emitting element 112 Common wiring for wiring electron emitting element 120 Grid electrode 121 Opening for electron passage 131 Stripe region 141 Bakhats bit 151 Interlayer insulating layer 152 Contact hole
Claims (16)
電子放出部を有する導電性膜を備える電子放出素子にお
いて、前記導電性膜は、導電率が互いに異なる少なくと
も２つの導電領域に区分され、かつ、各々の導電領域が
線状であることを特徴とする電子放出素子。1. A method according to claim 1, further comprising the steps of:
An electron-emitting device including a conductive film having an electron-emitting portion, wherein the conductive film is divided into at least two conductive regions having different conductivity from each other, and each conductive region is linear. Electron emitting device.
が、１０ｎｍ〜３００ｎｍの線幅を持つことを特徴とす
る請求項１に記載の電子放出素子。2. The electron-emitting device according to claim 1, wherein each of the linear conductive regions of the conductive film has a line width of 10 nm to 300 nm.
いが、各導電領域の導電性膜の膜厚の違いによるもので
あることを特徴とする請求項１または２に記載の電子放
出素子。3. The electron according to claim 1, wherein the difference in conductivity between the conductive regions of the conductive film is caused by the difference in the thickness of the conductive film in each conductive region. Emission element.
て、膜厚の薄い前記導電領域の膜厚が３０〜８０％の範
囲内であることを特徴とする請求項３に記載の電子放出
素子。4. The method according to claim 3, wherein the thickness of the thin conductive region is in the range of 30 to 80% of the thickness of the thick conductive region. Electron-emitting device.
いが、各導電領域の導電性膜の化学状態の違いによるも
のであることを特徴とする請求項１または２に記載の電
子放出素子。5. The electron according to claim 1, wherein the difference in conductivity between the conductive regions of the conductive film is caused by a difference in the chemical state of the conductive film in each conductive region. Emission element.
に沿って形成されていることを特徴とする請求項１〜５
のいずれかに記載の電子放出素子。6. The device according to claim 1, wherein the electron emission portion is formed along one end surface of one of the electrodes.
The electron-emitting device according to any one of the above.
出素子であることを特徴とする請求項１〜６のいずれか
に記載の電子放出素子。7. The electron-emitting device according to claim 1, wherein said electron-emitting device is a surface conduction electron-emitting device.
出素子の製造方法において、前記導電性膜を形成する工
程が、ラングミュア・ブロジェット法（ＬＢ法）を用い
てＬＢ膜を形成する工程を含むことを特徴とする電子放
出素子の製造方法。8. The method for manufacturing an electron-emitting device according to claim 1, wherein the step of forming the conductive film includes forming an LB film using a Langmuir-Blodgett method (LB method). A method of manufacturing an electron-emitting device, comprising:
る電極の対向面に平行な方向に前記基板を移動して浸漬
することを特徴とする請求項８に記載の電子放出素子の
製造方法。9. The method according to claim 8, wherein, when forming the LB film, the substrate is moved and immersed in a direction parallel to a facing surface of the electrode facing each other. .
ＬＢ膜を焼成する工程を含むことを特徴とする請求項８
または９に記載の電子放出素子の製造方法。10. The method according to claim 8, wherein forming the conductive film includes firing the LB film.
Or a method for manufacturing an electron-emitting device according to item 9.
れた電子源において、前記電子放出素子が、請求項１〜
７のいずれかに記載の電子放出素子であることを特徴と
する電子源。11. An electron source in which a plurality of electron-emitting devices are arranged on a substrate, wherein the electron-emitting devices are arranged in the same manner.
8. An electron source, which is the electron-emitting device according to any one of 7.
ス状に配線されていることを特徴とする請求項１１に記
載の電子源。12. The electron source according to claim 11, wherein the plurality of electron-emitting devices are wired in a matrix.
配線されていることを特徴とする請求項１１に記載の電
子源。13. The electron source according to claim 11, wherein the plurality of electron-emitting devices are wired in a ladder shape.
れた電子源の製造方法において、前記電子放出素子が、
請求項８〜１０のいずれかに記載の方法にて製造される
ことを特徴とする電子源の製造方法。14. A method for manufacturing an electron source in which a plurality of electron-emitting devices are arranged on a substrate, wherein the electron-emitting devices are:
A method for manufacturing an electron source, wherein the method is manufactured by the method according to claim 8.
れた電子源と、該電子源から放出される電子線の照射に
より画像を形成する画像形成部材とを有する画像形成装
置において、前記電子源が、請求項１１〜１３のいずれ
かに記載の電子源であることを特徴とする画像形成装
置。15. An image forming apparatus, comprising: an electron source in which a plurality of electron-emitting devices are arranged on a substrate; and an image forming member that forms an image by irradiating an electron beam emitted from the electron source. An image forming apparatus, wherein the source is the electron source according to claim 11.
れた電子源と、該電子源から放出される電子線の照射に
より画像を形成する画像形成部材とを有する画像形成装
置の製造方法において、前記電子源が、請求項１４に記
載の方法にて製造されることを特徴とする画像形成装置
の製造方法。16. A method for manufacturing an image forming apparatus, comprising: an electron source in which a plurality of electron-emitting devices are arranged on a substrate; and an image forming member that forms an image by irradiating an electron beam emitted from the electron source. A method for manufacturing an image forming apparatus, wherein the electron source is manufactured by the method according to claim 14.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6090698A JPH11260243A (en) | 1998-03-12 | 1998-03-12 | Electron-emitting element, electron source using the same, image forming device, and their manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6090698A JPH11260243A (en) | 1998-03-12 | 1998-03-12 | Electron-emitting element, electron source using the same, image forming device, and their manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260243A true JPH11260243A (en) | 1999-09-24 |
Family
ID=13155885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6090698A Withdrawn JPH11260243A (en) | 1998-03-12 | 1998-03-12 | Electron-emitting element, electron source using the same, image forming device, and their manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11260243A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138157B2 (en) * | 2002-07-30 | 2006-11-21 | Canon Kabushiki Kaisha | Electron emitting device manufacture method and image display apparatus manufacture method |
-
1998
- 1998-03-12 JP JP6090698A patent/JPH11260243A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138157B2 (en) * | 2002-07-30 | 2006-11-21 | Canon Kabushiki Kaisha | Electron emitting device manufacture method and image display apparatus manufacture method |
| US7749558B2 (en) | 2002-07-30 | 2010-07-06 | Canon Kabushiki Kaisha | Electron emitting device manufacture method and image display apparatus manufacture method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3372835B2 (en) | Method of manufacturing electron source and image forming apparatus | |
| JP3559689B2 (en) | Electron emitting element, electron source, image forming apparatus, and method of manufacturing them | |
| JP3544135B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP3408065B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP3320363B2 (en) | Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device | |
| JPH11260243A (en) | Electron-emitting element, electron source using the same, image forming device, and their manufacture | |
| JP2850108B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP3302258B2 (en) | Electron emitting element, electron source, display element, and method of manufacturing image forming apparatus | |
| JPH09330648A (en) | Electron emitting element, electron source, image forming device, and manufacture of them | |
| JP2884496B2 (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP2000251625A (en) | Electron emitting element, electron source, image forming device, and manufacture of the electron emitting element | |
| JP3217946B2 (en) | Material for forming electron-emitting portion, and method for manufacturing electron-emitting device, electron source, display device, and image forming apparatus using the material | |
| JPH10188854A (en) | Image forming device and manufacture thereof | |
| JP3639738B2 (en) | Electron emitting element, electron source using the electron emitting element, image forming apparatus using the electron source, and display apparatus using the image forming apparatus | |
| JPH11283493A (en) | Electron emission element, electron source, image forming device and their manufacture | |
| JP3063004B1 (en) | Method of manufacturing electron-emitting device and image forming apparatus | |
| JPH09330676A (en) | Electron emitting element, electron source, and image forming device | |
| JP2000021300A (en) | Electron emission element, electron source, image forming device, and their manufacture | |
| JP2000021291A (en) | Electron emission element, electron source and image forming device using it | |
| JP2000021292A (en) | Electron emission element electron source image forming device, and manufacture of them | |
| JPH103848A (en) | Electron emission element, electron source, image forming device, and manufacture thereof | |
| JPH09330649A (en) | Electron emitting element, electron source and image forming device | |
| JP2000021290A (en) | Electron emission element, electron source, image forming device, and their manufacture | |
| JPH103849A (en) | Electron emission element, electron source, image forming device, and their manufacture | |
| JP2000251638A (en) | Electron emission element, electron source using the electron emission element, image forming device using the electron source, and drive method and device therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |