JP2884496B2 - Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、該電子源を
用いて構成した表示装置や露光装置等の画像形成装置、
及びそれらの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source having a large number of such electron-emitting devices, and an image forming apparatus such as a display device or an exposure device using the electron source.
And their production methods.

【０００２】[0002]

【従来の技術】従来より、電子放出素子としては大別し
て熱電子放出素子と冷陰極電子放出素子の２種類が知ら
れている。冷陰極電子放出素子には電界放出型（以下、
「ＦＥ型」と称す。）、金属／絶縁層／金属型（以下、
「ＭＩＭ型」と称す。）や表面伝導型電子放出素子等が
有る。2. Description of the Related Art Heretofore, two types of electron-emitting devices, a thermionic electron-emitting device and a cold cathode electron-emitting device, are known. Field emission devices (hereinafter, referred to as cold cathode electron emission devices)
It is called "FE type". ), Metal / insulating layer / metal type (hereinafter, referred to as
It is called "MIM type". ) And surface conduction electron-emitting devices.

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄ Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍｉｓ
ｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌ Ｐｒｏｐｅｒ
ｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍｆｉｅｌｄ ｅｍ
ｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈｍｏｌｙｂ
ｄｅｎｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。[0003] As an example of the FE type, W. P. Dyke
and W. W. Dolan, "Field Emis
zone ", Advance in Electron
Physics, 8, 89 (1956) or C.I.
A. Spindt, "Physical Proper
ties of thin-filmfield em
issue cathodes withmollyb
denum cones ", J. Appl. Phys.
s. , 47, 5248 (1976).

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“Ｏｐｅｒａｔｉｏｎ ｏｆＴｕｎｎｅｌ−Ｅｍｉ
ｓｓｉｏｎ Ｄｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。As an example of the MIM type, C.I. A. Mea
d, “Operation of Tunnel-Emi
session Devices ", J. Appl. Phys.
s. , 32, 646 (1961).

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅｌｅｃ
ｔｒｏｎ Ｐｈｙｓ．，１０，１２９０（１９６５）等
に開示されたものがある。As an example of the surface conduction electron-emitting device,
M. I. Elinson, RadioEng. Elec
Tron Phys. , 10, 1290 (1965).

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ_２薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ_２Ｏ_３
／ＳｎＯ_２薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａ
ｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ Ｔｒａｎ
ｓ．ＥＤ Ｃｏｎｆ．”，５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久 他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。[0006] The surface conduction electron-emitting device utilizes a phenomenon in which electrons are emitted by passing a current through a small-area thin film formed on an insulating substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using a SnO ₂ thin film by Elinson et al., And a device using an Au thin film [G. Dittmer: "ThinSolid
Films ", 9,317 (1972)] , In 2 O 3
/ SnO ₂ thin film [M. Hartwell a
nd C.I. G. FIG. Fonstad: “IEEE Tran
s. ED Conf. , 519 (1975)], and those based on carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983)] and the like have been reported.

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を図１
８に模式的に示す。同図において１は基板である。４は
導電性膜で、Ｈ型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部５が形成される。尚、図中の
間隔Ｌ１は、０．５〜１ｍｍ、Ｗ１は、０．１ｍｍで設
定されている。As a typical example of these surface conduction electron-emitting devices, the above-mentioned M.P. Figure 1 shows the device configuration of Hartwell
FIG. In FIG. 1, reference numeral 1 denotes a substrate. Reference numeral 4 denotes a conductive film, which is formed of a metal oxide thin film or the like formed in an H-shaped pattern. The electron emission portion 5 is formed by an energization process called energization forming described later. The interval L1 in the figure is set at 0.5 to 1 mm, and W1 is set at 0.1 mm.

【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜４を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部５を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜４の両端に電圧を印加通電し、導電性膜４を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部５を形成する処
理である。尚、電子放出部５では導電性膜４の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。In these surface conduction electron-emitting devices, it is general that the electron-emitting portion 5 is formed beforehand by performing an energization process called energization forming on the conductive film 4 before electron emission. That is, the energization forming means that a voltage is applied to both ends of the conductive film 4, and the conductive film 4 is locally destroyed, deformed or deteriorated to change the structure, and the electrons in an electrically high-resistance state are formed. This is a process for forming the emission unit 5. Note that a crack is generated in a part of the conductive film 4 in the electron emitting portion 5, and electrons are emitted from the vicinity of the crack.

【０００９】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be arrayed over a large area because of its simple structure. Therefore, various applications for utilizing this feature are being studied. For example, a charged beam source,
Application to an image forming apparatus such as a display device is exemplified.

【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。Conventionally, as an example in which a large number of surface conduction electron-emitting devices are arrayed, surface conduction electron-emitting devices are arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Also referred to as a common wiring). An electron source in which rows each connected by a common line (also referred to as a ladder-type arrangement) are provided (for example, JP-A-64-31332, JP-A-1-283737, 2-257552).

【００１１】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a self-luminous display device that does not require a backlight is used as a surface conduction type electron emission device. There has been proposed a display device in which an electron source in which a number of elements are arranged and a phosphor that emits visible light when irradiated with an electron beam from the electron source are combined (US Pat. No. 5,066,883).

【００１２】[0012]

【発明が解決しようとする課題】前記電子源、画像形成
装置等に用いられる電子放出素子については、明るく均
一な表示画像を安定して提供できるよう、電子放出効率
の向上及び均一且つ安定な電子放出特性が要望されてい
る。The electron-emitting devices used in the above-mentioned electron source, image forming apparatus and the like have improved electron emission efficiency and uniform and stable electron emission so as to stably provide a bright and uniform display image. There is a need for release characteristics.

【００１３】上記電子放出効率とは、例えば前述の表面
伝導型電子放出素子であれば、導電性膜の両端に電圧を
印加した際に、これに流れる電流（以下、「素子電流」
という。）と真空中に放出される電流（以下、「放出電
流」という。）との比で評価されるものであり、素子電
流が小さく、放出電流が大きい電子放出素子が望まれて
いる。The above-mentioned electron emission efficiency means, for example, in the case of the above-mentioned surface conduction type electron-emitting device, when a voltage is applied to both ends of a conductive film, a current flowing through the conductive film (hereinafter, “device current”)
That. ) And the current emitted into a vacuum (hereinafter referred to as “emission current”). An electron-emitting device having a small device current and a large emission current is desired.

【００１４】上記表面伝導型電子放出素子には、活性化
処理を施すことが望ましい。この活性化処理とは、有機
物質を含む雰囲気中で、素子に電圧を印加し、前述の通
電フォーミングによって形成された電子放出部及びその
近傍に、炭素又は炭素化合物を堆積させる処理である。Preferably, the surface conduction electron-emitting device is subjected to an activation treatment. The activation process is a process in which a voltage is applied to the device in an atmosphere containing an organic substance, and carbon or a carbon compound is deposited on the electron-emitting portion formed by the above-described energization forming and in the vicinity thereof.

【００１５】しかしながら、かかる素子を多数個作製す
ると、素子特性に大きなばらつきが生じる場合があっ
た。このため、電子放出素子を多数配置した電子源を用
いて画像形成装置を構成した場合には、輝度のばらつき
が生じ、表示品位が低下するという問題が生ずる場合が
あった。However, when a large number of such devices are manufactured, large variations in device characteristics may occur. For this reason, when an image forming apparatus is configured using an electron source in which a large number of electron-emitting devices are arranged, there may be a problem that luminance is varied and display quality is deteriorated.

【００１６】本発明の目的は、上記問題点を解消し、良
好な電子放出特性を有する電子放出素子を、再現性良く
製造し、素子特性の均一性を高めることにある。また本
発明の別の目的は、かかる電子放出素子を複数用いて、
高輝度且つ輝度のばらつきの少ない画像を安定して表示
することのできる画像形成装置を実現することにある。An object of the present invention is to solve the above-mentioned problems, to manufacture an electron-emitting device having good electron-emitting characteristics with good reproducibility, and to improve the uniformity of device characteristics. Another object of the present invention is to use a plurality of such electron-emitting devices,
It is an object of the present invention to realize an image forming apparatus capable of stably displaying an image having high luminance and little variation in luminance.

【００１７】[0017]

【課題を解決するための手段】上記の目的を達成する本
発明の構成は、以下の通りである。The structure of the present invention to achieve the above object is as follows.

【００１８】即ち、本発明の第一は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、導電性膜にフォーミング電圧を印加し、該導
電性膜に電子放出部を形成するフォーミング工程と、有
機物質を含有する雰囲気下において、導電性膜にフォー
ミング電圧よりも高い活性化電圧を印加する活性化工程
を有し、更に、フォーミング工程と活性化工程の間に、
導電性膜にフォーミング電圧から活性化電圧まで徐々に
上昇させた電圧を印加する工程を有することを特徴とす
る電子放出素子の製造方法にある。That is, a first aspect of the present invention is a method for manufacturing an electron-emitting device including a conductive film having an electron-emitting portion between electrodes, wherein a forming voltage is applied to the conductive film, and the electron is applied to the conductive film. A forming step of forming an emission portion, and an activation step of applying an activation voltage higher than a forming voltage to the conductive film in an atmosphere containing an organic substance, further comprising a step between the forming step and the activation step. To
A method for manufacturing an electron-emitting device, comprising a step of applying a voltage gradually increased from a forming voltage to an activation voltage to a conductive film.

【００１９】上記本発明第一の製造方法は、更にその特
徴として、「前記フォーミング電圧は、一定電圧であ
る」こと、「前記各工程における電圧の印加は、パルス
で行われる」こと、「前記各工程における電圧の印加
は、連続的に行われる」こと、をも含むものである。The first manufacturing method of the present invention further has the following features: "the forming voltage is a constant voltage";"application of the voltage in each of the steps is performed by a pulse"; The application of voltage in each step is performed continuously. "

【００２０】また、本発明の第二は、上記本発明第一の
方法にて製造されたことを特徴とする電子放出素子にあ
る。A second aspect of the present invention resides in an electron-emitting device manufactured by the first method of the present invention.

【００２１】また、本発明の第三は、基板上に、複数の
電子放出素子が配列された電子源の製造方法において、
前記電子放出素子が、上記本発明第一の方法にて製造さ
れることを特徴とする電子源の製造方法にある。A third aspect of the present invention is a method of manufacturing an electron source in which a plurality of electron-emitting devices are arranged on a substrate,
In the method for manufacturing an electron source, the electron-emitting device is manufactured by the first method of the present invention.

【００２２】また、本発明の第四は、基板上に、複数の
電子放出素子が配列された電子源において、前記電子放
出素子が、上記本発明第二の電子放出素子であることを
特徴とする電子源にある。According to a fourth aspect of the present invention, in the electron source having a plurality of electron-emitting devices arranged on a substrate, the electron-emitting device is the second electron-emitting device of the present invention. The electron source.

【００２３】上記本発明第四の電子源は、更にその特徴
として、「前記複数の電子放出素子が、マトリクス状に
配線されている」こと、「前記複数の電子放出素子が、
梯子状に配線されている」こと、をも含むものである。The fourth electron source of the present invention further has the following features: "the plurality of electron-emitting devices are wired in a matrix";
It is wired in the form of a ladder. "

【００２４】また、本発明の第五は、基板上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置の製造方法において、前記電子
源が、上記本発明第三の方法にて製造されることを特徴
とする画像形成装置の製造方法にある。According to a fifth aspect of the present invention, there is provided an electron source having a plurality of electron-emitting devices arranged on a substrate, and an image forming member for forming an image by irradiating an electron beam emitted from the electron source. In the method for manufacturing an image forming apparatus, the electron source is manufactured by the third method of the present invention.

【００２５】更に、本発明の第六は、基板上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置において、前記電子源が、上記
本発明第四の電子源であることを特徴とする画像形成装
置にある。Further, a sixth aspect of the present invention is to provide an electron source in which a plurality of electron-emitting devices are arranged on a substrate, and an image forming member for forming an image by irradiating an electron beam emitted from the electron source. In the image forming apparatus, the electron source is the fourth electron source of the present invention.

【００２６】先述したようなフォーミング工程と活性化
工程において素子に印加する電圧については、活性化工
程で印加する電圧の方を高くする場合が多い。本発明者
の研究によれば、活性化工程においてフォーミング工程
よりも高い電圧を印加した場合、フォーミング工程によ
って形成された亀裂が部分的に損傷することがあり、こ
のことが、通電によるフォーミング工程と活性化工程を
経て得られる電子放出素子に特性のばらつきが生じる一
因であることが判明した。In the above-described forming step and activation step, the voltage applied to the element in the activation step is often higher than the voltage applied in the activation step. According to the study of the present inventor, when a higher voltage is applied in the activation step than in the forming step, cracks formed in the forming step may be partially damaged. It has been found that this is one of the causes of variations in characteristics of the electron-emitting device obtained through the activation step.

【００２７】そこで、本発明においては、フォーミング
工程と活性化工程の間に、導電性膜にフォーミング電圧
から活性化電圧まで徐々に上昇させた電圧を印加するこ
とにより、フォーミングによって形成された亀裂の損傷
を防止するものである。即ち、フォーミングにより形成
された亀裂に徐々に電圧を変化させ印加するため、亀裂
部には急激な負荷が掛からず、部分的に損傷することも
なく、素子特性のばらつきが抑制されるものである。Therefore, in the present invention, a voltage gradually increased from the forming voltage to the activation voltage is applied to the conductive film between the forming step and the activating step, so that the crack formed by the forming can be reduced. This is to prevent damage. That is, since the voltage is gradually changed and applied to the crack formed by the forming, a sharp load is not applied to the crack portion, no partial damage is caused, and the variation in the element characteristics is suppressed. .

【００２８】[0028]

【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。Next, preferred embodiments of the present invention will be described.

【００２９】本発明を適用し得る電子放出素子は、先述
したような冷陰極型の電子放出素子に分類される表面伝
導型の電子放出素子である。An electron-emitting device to which the present invention can be applied is a surface conduction type electron-emitting device classified as a cold cathode type electron-emitting device as described above.

【００３０】本発明に係る表面伝導型電子放出素子の基
本的構成には大別して、平面型と垂直型がある。まず、
平面型の表面伝導型電子放出素子について説明する。The basic structure of the surface conduction electron-emitting device according to the present invention is roughly classified into a planar type and a vertical type. First,
A planar surface conduction electron-emitting device will be described.

【００３１】図１は、本発明に係る平面型の表面伝導型
電子放出素子の一構成例を示す模式図であり、図１
（ａ）は平面図、図１（ｂ）は縦断面図である。図１に
おいて、１は基板、２と３は電極（以下、「素子電極」
という。）、４は導電性膜、５は電子放出部である。FIG. 1 is a schematic diagram showing an example of the configuration of a planar surface conduction electron-emitting device according to the present invention.
1A is a plan view, and FIG. 1B is a longitudinal sectional view. In FIG. 1, 1 is a substrate, 2 and 3 are electrodes (hereinafter, “element electrodes”).
That. 4) a conductive film, and 5 an electron emitting portion.

【００３２】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ₂ を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。Examples of the substrate 1 include quartz glass, glass having a reduced impurity content such as Na, blue plate glass, a laminate of blue plate glass with SiO ₂ laminated thereon by sputtering, ceramics such as alumina, and a Si substrate. Can be used.

【００３３】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ、Ｃ
ｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等
の金属或は合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ
−Ａｇ等の金属或は金属酸化物とガラス等から構成され
る印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択するこ
とができる。The material of the opposing device electrodes 2 and 3 is as follows.
General conductor materials can be used, for example, Ni, C
metals or alloys such as r, Au, Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO ₂ , Pd
Metal or metal oxides and glass or the like printed conductor composed of such -ag, can be appropriately selected from an In ₂ O ₃ -SnO transparent conductor ₂ and the like and a semiconductor conductive material such as polysilicon.

【００３４】素子電極間隔Ｌ、素子電極幅Ｗ、導電性膜
４の形状等は、応用される形態等を考慮して、設計され
る。素子電極間隔Ｌは、好ましくは、数百ｎｍから数百
μｍの範囲とすることができ、より好ましくは、素子電
極間に印加する電圧等を考慮して数μｍから数十μｍの
範囲とすることができる。The element electrode interval L, the element electrode width W, the shape of the conductive film 4 and the like are designed in consideration of the applied form and the like. The element electrode interval L can be preferably in the range of several hundred nm to several hundred μm, and more preferably in the range of several μm to several tens μm in consideration of the voltage applied between the element electrodes. be able to.

【００３５】素子電極幅Ｗは、電極の抵抗値、電子放出
特性を考慮して、数μｍから数百μｍの範囲とすること
ができる。素子電極２，３の膜厚ｄは、数十ｎｍから数
μｍの範囲とすることができる。The element electrode width W can be in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics. The film thickness d of the device electrodes 2 and 3 can be in the range of several tens nm to several μm.

【００３６】尚、図１に示した構成だけでなく、基板１
上に、導電性膜４、対向する素子電極２，３の順に積層
した構成とすることもできる。In addition to the structure shown in FIG.
A configuration in which the conductive film 4 and the opposing element electrodes 2 and 3 are stacked in this order may be adopted.

【００３７】導電性膜４を構成する材料としては、例え
ばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，
Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐ
ｄＯ，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ 等の
酸化物、ＨｆＢ₂ ，ＺｒＢ₂，ＬａＢ₆ ，ＣｅＢ₆ ，Ｙ
Ｂ₄ ，ＧｄＢ₄ 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，
ＴａＣ，ＳｉＣ，ＷＣなどの炭化物、ＴｉＮ，ＺｒＮ，
ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等
が挙げられる。As a material constituting the conductive film 4, for example, Pd, Pt, Ru, Ag, Au, Ti, In, Cu,
Metals such as Cr, Fe, Zn, Sn, Ta, W, and Pb;
oxides such as dO, SnO ₂ , In ₂ O ₃ , PbO, Sb ₂ O ₃ , HfB ₂ , ZrB ₂ , LaB ₆ , CeB ₆ , Y
Borides such as B ₄ and GdB ₄ , TiC, ZrC, HfC,
Carbides such as TaC, SiC and WC, TiN, ZrN,
Examples include nitrides such as HfN, semiconductors such as Si and Ge, and carbon.

【００３８】導電性膜４には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極２，３へのステップカバ
レージ、素子電極２，３間の抵抗値及び後述するフォー
ミング条件等を考慮して適宜設定されるが、通常は、数
Å〜数百ｎｍの範囲とするのが好ましく、より好ましく
は１ｎｍ〜５０ｎｍの範囲とするのが良い。その抵抗値
は、Ｒｓが１０² から１０⁷ Ω／□の値である。なおＲ
ｓは、幅がｗで長さがｌの薄膜の長さ方向に測った抵抗
Ｒを、Ｒ＝Ｒｓ（ｌ／ｗ）とおいたときに現れる量であ
る。As the conductive film 4, a fine particle film composed of fine particles is preferably used in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage to the device electrodes 2 and 3, the resistance value between the device electrodes 2 and 3, a forming condition described later, and the like. The range is preferably set, and more preferably, the range is set to 1 nm to 50 nm. The resistance value is such that Rs is 10 ² to 10 ⁷ Ω / □. Note that R
s is an amount that appears when the resistance R measured in the length direction of the thin film having the width w and the length 1 is R = Rs (l / w).

【００３９】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（いくつかの微粒子が集合し、
全体として島状構造を形成している場合も含む）をとっ
ている。微粒子の粒径は、数Åから数百ｎｍの範囲、好
ましくは、１ｎｍから２０ｎｍの範囲である。The fine particle film described here is a film in which a plurality of fine particles are aggregated. The fine structure of the fine particle film is not only a state in which the fine particles are individually dispersed and arranged, but also a state in which the fine particles are adjacent to each other or overlapped (some). Particles gather,
(Including the case where an island structure is formed as a whole). The particle size of the fine particles is in the range of several to several hundreds of nm, preferably in the range of 1 to 20 nm.

【００４０】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。In the present specification, the term “fine particles” is frequently used, and the meaning will be described.

【００４１】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。Small particles are called "fine particles", and smaller ones are called "ultra fine particles". Particles smaller than "ultrafine particles" and having a few hundred atoms or less are widely called "clusters".

【００４２】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。However, each boundary is not strict, and changes depending on what kind of property is focused on. Further, “fine particles” and “ultrafine particles” may be collectively referred to as “fine particles”, and the description in this specification is in line with this.

【００４３】例えば、「実験物理学講座１４ 表面・微
粒子」（木下是雄 編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ ２２〜２６行目）と記述されて
いる。For example, in "Experimental Physics Course 14: Surfaces and Fine Particles" (edited by Yoshio Kinoshita, published on September 1, 1986 by Kyoritsu Shuppan), "fine particles in this paper have a diameter of about 2-3 μm to 10 nm. And especially when it is referred to as ultrafine particles, the particle size is about 10 nm to 2-3 n.
It means up to about m. It is not exactly strict because both are collectively written as fine particles, but it is a rough guide. When the number of atoms constituting a particle is two to several tens to several hundreds, it is called a cluster. (Page 195, lines 22 to 26).

【００４４】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。In addition, the definition of “ultrafine particles” in the “Hayashi / Ultrafine Particle Project” of the New Technology Development Corporation has the following lower limit of the particle size, and is as follows.

【００４５】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”（ｕｌｔｒａ ｆｉｎｅ ｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０⁸ 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編；三田出版 １９８８年 ２ページ１〜４行目）／
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される１個の粒子は、ふつうクラスター
と呼ばれる」（同書２ページ１２〜１３行目）。In the “Ultra Fine Particle Project” of the Creative Science and Technology Promotion System (1981 to 1986), a particle having a particle size (diameter) in the range of about 1 to 100 nm is called “ultra fine particle”. Then, one ultrafine particle is about 100-
It is an aggregate of about 10 ⁸ atoms. Ultra-fine particles are large to giant particles on an atomic scale. ("Ultra Fine Particles-Creative Science and Technology" Hayashi Tax, Ryoji Ueda, Akira Tazaki
(Edited by Mita Publishing, 1988, page 2, lines 1 to 4) /
"A particle even smaller than an ultrafine particle, that is, a single particle composed of several to several hundred atoms, is usually called a cluster" (ibid., Page 2, lines 12 to 13).

【００４６】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜１ｎｍ程度、上限は数μｍ
程度のものを指すこととする。Based on the above general term,
In the present specification, “fine particles” are an aggregate of a large number of atoms and molecules, and the lower limit of the particle size is several Å to 1 nm, and the upper limit is several μm.
It refers to the degree.

【００４７】電子放出部５は、導電性膜４の一部に形成
された高抵抗の亀裂により構成され、導電性膜４の膜
厚、膜質及び後述する通電フォーミングの手法等に依存
したものとなる。電子放出部５の内部には、数Åから数
十ｎｍの範囲の粒径の導電性微粒子が存在する場合もあ
る。この導電性微粒子は、導電性膜４を構成する材料の
元素の一部、あるいは全ての元素を含有するものとな
る。電子放出部５及びその近傍の導電性膜４には、後述
の活性化工程により形成される炭素或は炭素化合物を有
する。The electron-emitting portion 5 is constituted by a high-resistance crack formed in a part of the conductive film 4 and depends on the film thickness and film quality of the conductive film 4 and a method of energization forming described later. Become. In some cases, conductive fine particles having a particle size in the range of several 数 to several tens of nm are present inside the electron-emitting portion 5. The conductive fine particles contain some or all of the elements of the material constituting the conductive film 4. The electron emitting portion 5 and the conductive film 4 in the vicinity of the electron emitting portion 5 contain carbon or a carbon compound formed by an activation step described later.

【００４８】次に、垂直型の表面伝導型電子放出素子に
ついて説明する。Next, a vertical type surface conduction electron-emitting device will be described.

【００４９】図２は、本発明に係る垂直型の表面伝導型
電子放出素子の一構成例を示す模式図であり、図１に示
した部位と同じ部位には図１に付した符号と同一の符号
を付している。２１は段差形成部である。基板１、素子
電極２及び３、導電性膜４、電子放出部５は、前述した
平面型の表面伝導型電子放出素子の場合と同様の材料で
構成することができる。段差形成部２１は、真空蒸着
法、印刷法、スパッタ法等で形成されたＳｉＯ₂ 等の絶
縁性材料で構成することができる。段差形成部２１の膜
厚は、先に述べた平面型の表面伝導型電子放出素子の素
子電極間隔Ｌに対応し、数百ｎｍから数十μｍの範囲と
することができる。この膜厚は、段差形成部の製法、及
び、素子電極間に印加する電圧を考慮して設定される
が、数十ｎｍから数μｍの範囲が好ましい。FIG. 2 is a schematic view showing an example of the configuration of a vertical surface conduction electron-emitting device according to the present invention. The same portions as those shown in FIG. Are given. 21 is a step forming part. The substrate 1, the device electrodes 2 and 3, the conductive film 4, and the electron-emitting portion 5 can be made of the same material as in the case of the above-mentioned flat surface conduction electron-emitting device. The step forming portion 21 can be made of an insulating material such as SiO ₂ formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The film thickness of the step forming portion 21 corresponds to the device electrode interval L of the above-mentioned flat surface conduction electron-emitting device, and can be in the range of several hundred nm to several tens μm. This film thickness is set in consideration of the manufacturing method of the step forming portion and the voltage applied between the device electrodes, but is preferably in the range of several tens nm to several μm.

【００５０】導電性膜４は、素子電極２及び３と段差形
成部２１作製後に、該素子電極２，３の上に積層され
る。電子放出部５は、図２においては、段差形成部２１
に形成されているが、作成条件、フォーミング条件等に
依存し、形状、位置ともこれに限られるものではない。The conductive film 4 is stacked on the device electrodes 2 and 3 after the device electrodes 2 and 3 and the step forming portion 21 are formed. In FIG. 2, the electron emitting section 5 includes a step forming section 21.
However, the shape and position are not limited to the above depending on the forming conditions, forming conditions, and the like.

【００５１】本発明の表面伝導型電子放出素子の製造方
法としては様々な方法があるが、その一例を図３に基づ
いて説明する。尚、図３においても図１に示した部位と
同じ部位には図１に付した符号と同一の符号を付してい
る。There are various methods for manufacturing the surface conduction electron-emitting device of the present invention. One example will be described with reference to FIG. In FIG. 3, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.

【００５２】１）基板１を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基板１上に素子電極２，３を形成する（図３
（ａ））。1) The substrate 1 is sufficiently washed with a detergent, pure water, an organic solvent, and the like, and after the element electrode material is deposited by a vacuum deposition method, a sputtering method, or the like, the substrate 1 is deposited on the substrate 1 by using, for example, a photolithography technique. The device electrodes 2 and 3 are formed (FIG. 3
(A)).

【００５３】２）素子電極２，３を設けた基板１上に、
有機金属溶液を塗布して、有機金属薄膜を形成する。有
機金属溶液には、前述の導電性膜４の材料の金属を主元
素とする有機金属化合物の溶液を用いることができる。
有機金属薄膜を加熱焼成処理し、リフトオフ、エッチン
グ等によりパターニングし、導電性膜４を形成する（図
３（ｂ））。ここでは、有機金属溶液の塗布法を挙げて
説明したが、導電性膜４の形成法はこれに限られるもの
ではなく、真空蒸着法、スパッタ法、化学的気相堆積
法、分散塗布法、ディッピング法、スピンナー法等を用
いることもできる。2) On the substrate 1 provided with the device electrodes 2 and 3,
An organometallic solution is applied to form an organometallic thin film. As the organic metal solution, a solution of an organic metal compound containing the metal of the material of the conductive film 4 as a main element can be used.
The organic metal thin film is heated and baked, and is patterned by lift-off, etching, or the like to form a conductive film 4 (FIG. 3B). Here, the method of applying the organometallic solution has been described, but the method of forming the conductive film 4 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, A dipping method, a spinner method, or the like can also be used.

【００５４】３）続いて、フォーミング工程を施す。素
子電極２，３間に不図示の電源より通電すると、導電性
膜４の部位に、構造の変化した亀裂領域が形成される。
この亀裂領域が電子放出部５を構成する（図３
（ｃ））。通電フォーミングの電圧波形の例を図４に示
す。3) Subsequently, a forming step is performed. When a power supply (not shown) is applied between the element electrodes 2 and 3, a crack region having a changed structure is formed in the conductive film 4.
This crack region constitutes the electron emission portion 5 (FIG.
(C)). FIG. 4 shows an example of the voltage waveform of the energization forming.

【００５５】電圧波形は、特にパルス波形が好ましい。
これにはパルス波高値を定電圧としたパルスを連続的に
印加する図４（ａ）に示した手法と、パルス波高値を増
加させながらパルスを印加する図４（ｂ）に示した手法
がある。The voltage waveform is particularly preferably a pulse waveform.
For this purpose, the method shown in FIG. 4A for continuously applying a pulse with a constant pulse peak value and the method shown in FIG. 4B for applying a pulse while increasing the pulse peak value are used. is there.

【００５６】まず、パルス波高値を定電圧とした場合に
ついて図４（ａ）で説明する。図４（ａ）におけるＴ１
及びＴ２は電圧波形のパルス幅とパルス間隔である。通
常、Ｔ１は１μ秒〜１０ｍ秒、Ｔ２は１０μ秒〜１００
ｍ秒の範囲で設定される。三角波の波高値（通電フォー
ミング時のピーク電圧）は、表面伝導型電子放出素子の
形態に応じて適宜選択される。このような条件のもと、
例えば、数秒から数十分間電圧を印加する。パルス波形
は、三角波に限定されるものではなく、矩形波等の所望
の波形を採用することができる。First, the case where the pulse peak value is a constant voltage will be described with reference to FIG. T1 in FIG.
And T2 are the pulse width and pulse interval of the voltage waveform. Usually, T1 is 1 μsec to 10 msec, and T2 is 10 μsec to 100 msec.
It is set in the range of m seconds. The peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device. Under these conditions,
For example, the voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.

【００５７】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図４（ｂ）で説明する。
図４（ｂ）におけるＴ１及びＴ２は、図４（ａ）に示し
たのと同様とすることができる。三角波の波高値（通電
フォーミング時のピーク電圧）は、例えば０．１Ｖステ
ップ程度づつ、増加させることができる。Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG.
T1 and T2 in FIG. 4B can be the same as those shown in FIG. 4A. The peak value of the triangular wave (peak voltage during energization forming) can be increased, for example, by about 0.1 V steps.

【００５８】上記のいずれの場合にも、通電フォーミン
グ処理の終了は、パルス間隔Ｔ２中に、導電性膜４を局
所的に破壊，変形しない程度の電圧を印加し、電流を測
定して検知することができる。例えば０．１Ｖ程度の電
圧印加により流れる電流を測定し、抵抗値を求めて、１
ＭΩ以上の抵抗を示した時に通電フォーミングを終了さ
せることができる。In any of the above cases, the end of the energization forming process is detected by applying a voltage that does not locally destroy or deform the conductive film 4 during the pulse interval T2 and measuring the current. be able to. For example, a current flowing by applying a voltage of about 0.1 V is measured, and a resistance value is obtained.
The energization forming can be terminated when the resistance is equal to or higher than MΩ.

【００５９】尚、本明細書において「フォーミング電
圧」とは、図４（ａ）ようにパルス波高値が一定電圧の
場合には、その電圧を意味し、図４（ｂ）のようにパル
ス波高値が漸増する場合には、フォーミング終了時のパ
ルス波高値を意味する。In the present specification, the “forming voltage” means a voltage when the pulse crest value is a constant voltage as shown in FIG. 4A, and a pulse wave as shown in FIG. 4B. When the high value gradually increases, it means the pulse peak value at the end of the forming.

【００６０】４）フォーミングを終えた素子に電圧を印
加する。電圧波形は、特にパルス波形が好ましい。その
電圧波形の一例を図５に示す。このように、上記のフォ
ーミング電圧Ｖ_formから後述の活性化工程において素子
に印加する電圧Ｖ_act まで徐々に電圧を増加させて印加
する。このパルス波形は、矩形波に限定されるものでは
なく、三角波等の所望の波形を採用することができる。4) A voltage is applied to the formed element. The voltage waveform is particularly preferably a pulse waveform. FIG. 5 shows an example of the voltage waveform. As described above, the voltage is gradually increased from the above-described forming voltage V _form to the voltage V _act applied to the element in the activation step described later and applied. This pulse waveform is not limited to a rectangular wave, but may employ a desired waveform such as a triangular wave.

【００６１】５）次に、活性化工程と呼ばれる処理を施
す。この工程により、素子電流Ｉｆ及び放出電流Ｉｅを
著しく変化させることができる。5) Next, a process called an activation process is performed. By this step, the device current If and the emission current Ie can be significantly changed.

【００６２】活性化工程は、例えば有機物質のガスを含
有する雰囲気下で、通電フォーミングと同様、素子電極
２，３間にパルスの印加を繰り返すことで行うことがで
きる。この雰囲気は、例えば油拡散ポンプやロータリー
ポンプなどを用いて真空容器内を排気した場合に雰囲気
内に残留する有機ガスを利用して形成することができる
他、イオンポンプ等のオイルを使用しない真空ポンプで
所定の真空度まで排気した後、適当な有機物質のガスを
導入することによっても得られる。The activation step can be performed, for example, by repeatedly applying a pulse between the device electrodes 2 and 3 in an atmosphere containing an organic substance gas, similarly to the energization forming. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump, or a vacuum that does not use oil such as an ion pump. It can also be obtained by evacuating to a predetermined degree of vacuum with a pump and then introducing a gas of an appropriate organic substance.

【００６３】このときの好ましい有機物質のガス圧は、
前述の素子の形態、真空容器の形状や、有機物質の種類
などにより異なるため場合に応じ適宜設定される。The preferable gas pressure of the organic substance at this time is:
Since it differs depending on the form of the above-described element, the shape of the vacuum vessel, the type of the organic substance, and the like, it is appropriately set according to the case.

【００６４】適当な有機物質としては、アルカン、アル
ケン、アルキンの脂肪族炭化水素類、芳香族炭化水素
類、アルコール類、アルデヒド類、ケトン類、アミン
類、フェノール、カルボン、スルホン酸等の有機酸類等
を挙げることが出来、具体的には、メタン、エタン、プ
ロパンなどＣ_n Ｈ_2n+2で表される飽和炭化水素、エチレ
ン、プロピレンなどＣ_n Ｈ_2n等の組成式で表される不飽
和炭化水素、ベンゼン、トルエン、メタノール、エタノ
ール、ホルムアルデヒド、アセトアルデヒド、アセト
ン、メチルエチルケトン、メチルアミン、エチルアミ
ン、フェノール、蟻酸、酢酸、プロピオン酸等が使用で
きる。Suitable organic substances include organic acids such as aliphatic hydrocarbons of alkane, alkene and alkyne, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carboxylic acids, sulfonic acids and the like. Specific examples thereof include saturated hydrocarbons represented by C _n H _{2n + 2} such as methane, ethane, and propane, and unsaturated hydrocarbons represented by a composition formula such as C _n H _2n such as ethylene and propylene. Hydrocarbon, benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid, acetic acid, propionic acid and the like can be used.

【００６５】上記の有機物質のガスを含有する雰囲気下
で、素子電極２，３間に活性化電圧Ｖ_act を印加するこ
とにより、雰囲気中に存在する有機物質から、炭素或は
炭素化合物が素子上に堆積し、素子電流Ｉｆ，放出電流
Ｉｅが、著しく変化するようになる。かかる活性化電圧
Ｖ_act も、前述の素子の形態、真空容器の形状や、有機
物質の種類などに応じ適宜設定されるが、フォーミング
電圧Ｖ_formよりも大きい値に設定され、パルス幅，パル
ス間隔などは適宜設定される。By applying an activation voltage V _act between the device electrodes 2 and 3 in an atmosphere containing the above-mentioned organic substance gas, carbon or a carbon compound is removed from the organic substances existing in the atmosphere. The device current If and the emission current Ie are remarkably changed. The activation voltage V _{act is} also appropriately set according to the above-described element form, the shape of the vacuum vessel, the type of the organic substance, and the like. However, the activation voltage V _act is set to a value larger than the forming voltage V _form , Are set as appropriate.

【００６６】炭素或は炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するもの
で、ＨＯＰＧはほぼ完全なグラファイト結晶構造、ＰＧ
は結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、
ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさら
に大きくなったものを指す。）、非晶質カーボン（アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。）であり、その膜
厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎ
ｍ以下の範囲とすることがより好ましい。The carbon or carbon compound includes, for example, graphite (so-called HOPG, PG, GC), and HOPG has an almost perfect graphite crystal structure, PG
Are those with crystal grains of about 20 nm and a slightly disordered crystal structure,
GC refers to a crystal having a crystal grain of about 2 nm and further disorder in the crystal structure. ) And amorphous carbon (refer to amorphous carbon and a mixture of amorphous carbon and the microcrystals of graphite), and the thickness thereof is preferably in the range of 50 nm or less, and 30 n
More preferably, the range is not more than m.

【００６７】活性化工程の終了判定は、素子電流Ｉｆお
よび／または放出電流Ｉｅを測定しながら、適宜行うこ
とができる。The termination of the activation step can be appropriately determined while measuring the device current If and / or the emission current Ie.

【００６８】本発明においては、素子に活性化電圧Ｖ
_act を印加する前に、フォーミング電圧Ｖ_formから活性
化電圧Ｖ_act まで徐々に上昇させた電圧を印加している
ため、フォーミングにより形成された亀裂が活性化時に
損傷することがない。尚、フォーミング工程から活性化
工程までの各電圧の印加は、連続的に行うこともでき
る。In the present invention, the activation voltage V
Before the _act is applied, the voltage gradually increased from the forming voltage V _form to the activation voltage V _act is applied, so that the crack formed by the forming is not damaged at the time of activation. The application of each voltage from the forming step to the activation step can be performed continuously.

【００６９】６）このような工程を経て得られた電子放
出素子については、安定化工程を行うことが好ましい。
この工程は、真空容器内の有機物質を排気する工程であ
る。真空容器を排気する真空排気装置は、装置から発生
するオイルが素子の特性に影響を与えないように、オイ
ルを使用しないものを用いるのが好ましい。具体的に
は、ソープションポンプ、イオンポンプ等の真空排気装
置を挙げることが出来る。6) For the electron-emitting device obtained through such a step, it is preferable to perform a stabilization step.
This step is a step of exhausting the organic substance in the vacuum container. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used.

【００７０】前記の活性化工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素又は炭素化合物がほぼ新た
に堆積しない分圧で１０^-6Ｐａ以下が好ましく、さらに
は１０^-8Ｐａ以下が特に好ましい。さらに真空容器内を
排気するときには、真空容器全体を加熱して、真空容器
内壁や、電子放出素子に吸着した有機物質分子を排気し
やすくするのが好ましい。このときの加熱条件は、８０
〜２００℃好ましくは１５０℃以上で、できるだけ長時
間処理するのが望ましいが、特にこの条件に限るもので
はなく、真空容器の大きさや形状、電子放出素子の構成
などの諸条件により適宜選ばれる条件により行う。真空
容器内の圧力は極力低くすることが必要で、１０^-5Ｐａ
以下が好ましく、さらには１０^-6Ｐａ以下が特に好まし
い。In the above-mentioned activation step, when an oil diffusion pump or a rotary pump is used as an exhaust device and an organic gas derived from an oil component generated from the oil diffusion pump is used, it is necessary to keep the partial pressure of this component as low as possible. is there. The partial pressure of the organic component in the vacuum container is preferably 10 ⁻⁶ Pa or less, more preferably 10 ⁻⁸ Pa or less, at a partial pressure at which the carbon or carbon compound is not newly deposited. Further, when evacuating the inside of the vacuum vessel, it is preferable to heat the entire vacuum vessel to facilitate evacuating the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device. The heating condition at this time is 80
It is desirable that the treatment be performed at a temperature of 200 ° C. or more, preferably 150 ° C. or more, for as long as possible. However, the conditions are not particularly limited, and conditions appropriately selected according to various conditions such as the size and shape of the vacuum vessel and the configuration of the electron-emitting device. Performed by The pressure in the vacuum vessel needs to be as low as possible, and 10 ^-5 Pa
Or less, more preferably 10 ^-6 Pa or less.

【００７１】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素又は炭素化合物の堆積を
抑制でき、結果として素子電流Ｉｆ，放出電流Ｉｅが、
安定する。The atmosphere at the time of driving after the stabilization step is preferably the same as the atmosphere at the end of the stabilization process, but is not limited to this. If the organic substance is sufficiently removed, Even if the pressure itself increases somewhat, it is possible to maintain sufficiently stable characteristics. By adopting such a vacuum atmosphere, the deposition of new carbon or a carbon compound can be suppressed, and as a result, the device current If and the emission current Ie are reduced.
Stabilize.

【００７２】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図６，図７を参照しなが
ら説明する。The basic characteristics of the electron-emitting device of the present invention obtained through the above-described steps will be described with reference to FIGS.

【００７３】図６は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図６においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。FIG. 6 is a schematic view showing an example of a vacuum processing apparatus. This vacuum processing apparatus also has a function as a measurement evaluation apparatus. In FIG. 6 as well, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as in FIG.

【００７４】図６において、５５は真空容器であり、こ
の中に電子放出素子が配される。また、５１は電子放出
素子に素子電圧Ｖｆを印加するための電源、５０は素子
電極２，３間の導電性膜４を流れる素子電流Ｉｆを測定
するための電流計、５４は素子の電子放出部５より放出
される放出電流Ｉｅを捕捉するためのアノード電極、５
３はアノード電極５４に電圧を印加するための高圧電
源、５２は電子放出部５より放出される放出電流Ｉｅを
測定するための電流計である。一例として、アノード電
極５４の電圧を１ｋＶ〜１０ｋＶの範囲とし、アノード
電極５４と電子放出素子との距離Ｈを２ｍｍ〜８ｍｍの
範囲として測定を行うことができる。In FIG. 6, reference numeral 55 denotes a vacuum container in which an electron-emitting device is disposed. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the electron-emitting device; 50, an ammeter for measuring a device current If flowing through the conductive film 4 between the device electrodes 2 and 3; An anode electrode for capturing the emission current Ie emitted from the part 5;
Reference numeral 3 denotes a high-voltage power supply for applying a voltage to the anode electrode 54, and reference numeral 52 denotes an ammeter for measuring an emission current Ie emitted from the electron emission section 5. As an example, the measurement can be performed with the voltage of the anode electrode 54 in the range of 1 kV to 10 kV and the distance H between the anode electrode 54 and the electron-emitting device in the range of 2 mm to 8 mm.

【００７５】真空容器５５内には、更に不図示の真空計
等の真空雰囲気下での測定に必要な機器が設けられてい
て、所望の真空雰囲気下での測定評価を行えるようにな
っている。また、真空容器５５には排気ポンプ５６が具
備されている。排気ポンプ５６は、ターボポンプ，ロー
タリーポンプからなる通常の高真空装置系と、更に、イ
オンポンプ等からなる超高真空装置系とにより構成され
ている。The vacuum vessel 55 is further provided with equipment necessary for measurement in a vacuum atmosphere, such as a vacuum gauge (not shown), so that measurement and evaluation can be performed in a desired vacuum atmosphere. . Further, the vacuum vessel 55 is provided with an exhaust pump 56. The exhaust pump 56 is composed of a normal high vacuum device system including a turbo pump and a rotary pump, and an ultra-high vacuum device system including an ion pump and the like.

【００７６】ここに示した電子放出素子基板を配した真
空処理装置の全体は、不図示のヒーターにより加熱でき
る。従って、この真空処理装置を用いると、前述の通電
フォーミング以降の工程を行うことができる。The entire vacuum processing apparatus provided with the electron-emitting device substrate shown here can be heated by a heater (not shown). Therefore, when this vacuum processing apparatus is used, the steps after the energization forming described above can be performed.

【００７７】図７は、図６に示した真空処理装置を用い
て測定された放出電流Ｉｅ及び素子電流Ｉｆと、素子電
圧Ｖｆとの関係を模式的に示した図である。図７におい
ては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。FIG. 7 is a diagram schematically showing the relationship between the emission current Ie and the device current If measured by using the vacuum processing apparatus shown in FIG. 6, and the device voltage Vf. In FIG. 7, since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units. The vertical and horizontal axes are linear scales.

【００７８】図７からも明らかなように、本発明を適用
可能な表面伝導型電子放出素子は、放出電流Ｉｅに関し
て次の３つの特徴的性質を有する。As is clear from FIG. 7, the surface conduction electron-emitting device to which the present invention can be applied has the following three characteristic characteristics regarding the emission current Ie.

【００７９】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図７中のＶｔｈ）以上の素子電圧を印加する
と急激に放出電流Ｉｅが増加し、一方閾値電圧Ｖｔｈ以
下では放出電流Ｉｅが殆ど検出されない。つまり、放出
電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持った非線形
素子である。First, the emission current Ie of the present element rapidly increases when an element voltage higher than a certain voltage (referred to as a threshold voltage; Vth in FIG. 7) is applied. On the other hand, when the element voltage is lower than the threshold voltage Vth, the emission current Ie is increased. Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【００８０】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。Second, since the emission current Ie depends monotonically on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.

【００８１】第３に、アノード電極５４（図６参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖｆを印加する時間により制御できる。Third, the emission charge trapped by the anode electrode 54 (see FIG. 6) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【００８２】以上の説明より理解されるように、本発明
による表面伝導型電子放出素子は、入力信号に応じて、
電子放出特性を容易に制御できることになる。この性質
を利用すると複数の電子放出素子を配して構成した電子
源、画像形成装置等、多方面への応用が可能となる。As can be understood from the above description, the surface conduction electron-emitting device according to the present invention can operate in accordance with an input signal.
The electron emission characteristics can be easily controlled. By utilizing this property, it is possible to apply to various fields such as an electron source and an image forming apparatus having a plurality of electron-emitting devices.

【００８３】図７においては、素子電流Ｉｆが素子電圧
Ｖｆに対して単調増加する（ＭＩ特性）例を示したが、
素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負性抵
抗特性（ＶＣＮＲ特性）を示す場合もある（不図示）。
これらの特性は、前述の工程を制御することで制御でき
る。FIG. 7 shows an example in which the element current If monotonically increases with respect to the element voltage Vf (MI characteristic).
The element current If may exhibit a voltage-controlled negative resistance characteristic (VCNR characteristic) with respect to the element voltage Vf (not shown).
These properties can be controlled by controlling the steps described above.

【００８４】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明を適用可能な表面伝導型
電子放出素子を複数個基板上に配列し、例えば電子源あ
るいは、画像形成装置が構成できる。An application example of the electron-emitting device to which the present invention can be applied will be described below. By arranging a plurality of surface conduction electron-emitting devices to which the present invention can be applied on a substrate, for example, an electron source or an image forming apparatus can be configured.

【００８５】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。Various arrangements of the electron-emitting devices can be adopted. As an example, each of a large number of electron-emitting devices arranged in parallel is connected at both ends, a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and a direction perpendicular to the wiring (referred to as a column direction). There is a ladder-type arrangement in which electrons from the electron-emitting devices are controlled and driven by control electrodes (also referred to as grids) disposed above the electron-emitting devices. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. One example is one in which the other of the electrodes of a plurality of electron-emitting devices arranged in the same column is commonly connected to a wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.

【００８６】本発明を適用可能な表面伝導型電子放出素
子については、前述した通り３つの特性がある。即ち、
表面伝導型電子放出素子からの放出電子は、閾値電圧以
上では、対向する素子電極間に印加するパルス状電圧の
波高値と幅で制御できる。一方、閾値電圧以下では、殆
ど放出されない。この特性によれば、多数の電子放出素
子を配置した場合においても、個々の素子にパルス状電
圧を適宜印加すれば、入力信号に応じて、表面伝導型電
子放出素子を選択して電子放出量を制御できる。The surface conduction electron-emitting device to which the present invention can be applied has three characteristics as described above. That is,
When the electron emission from the surface conduction electron-emitting device is equal to or higher than the threshold voltage, it can be controlled by the peak value and the width of the pulse voltage applied between the opposing device electrodes. On the other hand, below the threshold voltage, almost no emission occurs. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is appropriately applied to each of the devices, a surface conduction electron-emitting device is selected according to an input signal, and the amount of electron emission is determined. Can be controlled.

【００８７】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図８を用いて説明する。図８において、７１は電子
源基板、７２はＸ方向配線、７３はＹ方向配線である。
７４は表面伝導型電子放出素子、７５は結線である。Hereinafter, based on this principle, an electron source substrate obtained by disposing a plurality of electron-emitting devices to which the present invention can be applied will be described with reference to FIG. 8, reference numeral 71 denotes an electron source substrate, 72 denotes an X-direction wiring, and 73 denotes a Y-direction wiring.
74 is a surface conduction electron-emitting device, and 75 is a connection.

【００８８】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ
本の配線よりなり、Ｘ方向配線７２と同様に形成され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している（ｍ，ｎは、共に正の整
数）。The m X-direction wirings 72 are Dx1, Dx
2,..., Dxm, and can be formed of a conductive metal or the like formed using a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness and width of the wiring are appropriately designed.
The Y-direction wiring 73 is formed of n of Dy1, Dy2,.
It is formed in the same manner as the X-direction wiring 72. These m X-direction wires 72 and n Y-direction wires 7
3, an interlayer insulating layer (not shown) is provided.
Both are electrically separated (m and n are both positive integers).

【００８９】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂ 等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。The interlayer insulating layer (not shown) is made of SiO ₂ or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-directional wiring 72 is formed. The material and the production method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.

【００９０】表面伝導型電子放出素子７４を構成する一
対の素子電極（不図示）は、それぞれｍ本のＸ方向配線
７２とｎ本のＹ方向配線７３に、導電性金属等からなる
結線７５によって電気的に接続されている。A pair of element electrodes (not shown) constituting the surface conduction electron-emitting device 74 are connected to m X-directional wirings 72 and n Y-directional wirings 73 by a connection 75 made of a conductive metal or the like. It is electrically connected.

【００９１】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may be partially or entirely the same or different from each other. Good. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.

【００９２】Ｘ方向配線７２には、Ｘ方向に配列した表
面伝導型電子放出素子７４の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Ｙ方向配線７３には、Ｙ方向に配列した表面伝導
型電子放出素子７４の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。The X-direction wiring 72 is connected to a scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the surface conduction electron-emitting devices 74 arranged in the X direction.
On the other hand, a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.

【００９３】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。In the above configuration, individual elements can be selected and driven independently using simple matrix wiring.

【００９４】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図９と図１０及
び図１１を用いて説明する。図９は、画像形成装置の表
示パネルの一例を示す模式図であり、図１０は、図９の
画像形成装置に使用される蛍光膜の模式図である。図１
１は、ＮＴＳＣ方式のテレビ信号に応じて表示を行うた
めの駆動回路の一例を示すブロック図である。An image forming apparatus constructed using such an electron source having a simple matrix arrangement will be described with reference to FIGS. 9, 10 and 11. FIG. FIG. 9 is a schematic diagram illustrating an example of a display panel of the image forming apparatus, and FIG. 10 is a schematic diagram of a fluorescent film used in the image forming apparatus of FIG. FIG.
FIG. 1 is a block diagram showing an example of a drive circuit for performing display according to an NTSC television signal.

【００９５】図９において、７１は電子放出素子を複数
配した電子源基板、８１は電子源基板７１を固定したリ
アプレート、８６はガラス基板８３の内面に蛍光膜８４
とメタルバック８５等が形成されたフェースプレートで
ある。８２は支持枠であり、該支持枠８２には、リアプ
レート８１、フェースプレート８６がフリットガラス等
を用いて接続されている。８８は外囲器であり、例えば
大気中あるいは窒素中で、４００〜５００℃の温度範囲
で１０分間以上焼成することで、封着して構成される。In FIG. 9, reference numeral 71 denotes an electron source substrate on which a plurality of electron-emitting devices are arranged; 81, a rear plate on which the electron source substrate 71 is fixed; 86, a fluorescent film 84 on the inner surface of a glass substrate 83;
And a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame, and a rear plate 81 and a face plate 86 are connected to the support frame 82 using frit glass or the like. Reference numeral 88 denotes an envelope, which is sealed by firing at a temperature range of 400 to 500 ° C. for 10 minutes or more in the atmosphere or nitrogen, for example.

【００９６】７４は、図１に示したような表面伝導型電
子放出素子である。７２，７３は、表面伝導型電子放出
素子の一対の素子電極と接続されたＸ方向配線及びＹ方
向配線ある。Reference numeral 74 denotes a surface conduction electron-emitting device as shown in FIG. Reference numerals 72 and 73 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.

【００９７】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。The envelope 88 is composed of the face plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be unnecessary. That is, the support frame 82 is directly sealed to the substrate 71, and the envelope 8 is formed by the face plate 86, the support frame 82 and the substrate 71.
8 may be configured. On the other hand, by installing a support (not shown) called a spacer between the face plate 86 and the rear plate 81, the envelope 88 having sufficient strength against atmospheric pressure can be configured.

【００９８】図１０は、蛍光膜を示す模式図である。蛍
光膜８４は、モノクロームの場合は蛍光体のみで構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列により、ブラックストライプ（図１０（ａ））あるい
はブラックマトリクス（図１０（ｂ））等と呼ばれる黒
色導電材９１と蛍光体９２とから構成することができ
る。ブラックストライプ、ブラックマトリクスを設ける
目的は、カラー表示の場合、必要となる三原色蛍光体の
各蛍光体９２間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜８４における外光反射に
よるコントラストの低下を抑制することにある。黒色導
電材９１の材料としては、通常用いられている黒鉛を主
成分とする材料の他、導電性があり、光の透過及び反射
が少ない材料を用いることができる。FIG. 10 is a schematic diagram showing a fluorescent film. The fluorescent film 84 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, it may be composed of a black conductive material 91 called a black stripe (FIG. 10A) or a black matrix (FIG. 10B) and a fluorescent material 92 depending on the arrangement of the fluorescent materials. it can. The purpose of providing the black stripes and the black matrix is to make the mixed portions inconspicuous by making the painted portions between the phosphors 92 of the necessary three primary color phosphors black in the case of color display, An object of the present invention is to suppress a decrease in contrast due to light reflection. As the material of the black conductive material 91, a material which is conductive and has little light transmission and reflection can be used in addition to a commonly used material mainly containing graphite.

【００９９】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後Ａｌを真空蒸着等を用いて堆積させることで作製でき
る。The method of applying the fluorescent substance to the glass substrate 83 can employ a precipitation method or a printing method irrespective of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted into a face plate 8.
Improving the brightness by specular reflection on the 6 side,
The purpose is to function as an electrode for applying an electron beam acceleration voltage, and to protect the phosphor from damage due to collision of negative ions generated in the envelope. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like.

【０１００】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。The face plate 86 is further provided with a fluorescent film 8.
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the phosphor film 84.

【０１０１】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。When performing the above-mentioned sealing, in the case of color, it is necessary to make each color phosphor correspond to the electron-emitting device, and sufficient alignment is indispensable.

【０１０２】図９に示した画像形成装置は、例えば以下
のようにして製造される。The image forming apparatus shown in FIG. 9 is manufactured, for example, as follows.

【０１０３】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１０^-5Ｐａ程度の真空度の有機物
質の十分に少ない雰囲気にした後、封止が成される。外
囲器８８の封止後の真空度を維持するために、ゲッター
処理を行うこともできる。これは、外囲器８８の封止を
行う直前あるいは封止後に、抵抗加熱あるいは高周波加
熱等を用いた加熱により、外囲器８８内の所定の位置に
配置されたゲッター（不図示）を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１０^-3〜１０^-5
Ｐａの真空度を維持するものである。ここで、表面伝導
型電子放出素子のフォーミング処理以降の工程は、適宜
設定できる。[0103] Within the envelope 88, similar to the aforementioned stabilization step, while being heated appropriately, ion pump, by an exhaust device not using oil, such as a sorption pump evacuated through an exhaust pipe (not shown), 10 ^- After the atmosphere of a vacuum degree of about ⁵ Pa is sufficiently low for the organic substance, sealing is performed. In order to maintain a vacuum degree after the envelope 88 is sealed, a getter process may be performed. This is because a getter (not shown) disposed at a predetermined position in the envelope 88 is heated by heating using resistance heating, high-frequency heating, or the like immediately before or after the envelope 88 is sealed. This is a process for forming a deposited film. A getter typically contains Ba as a principal component, the adsorption effect of the vapor deposition film, for example, 10 ^-3 to 10 ^-5
The vacuum degree of Pa is maintained. Here, steps after the forming process of the surface conduction electron-emitting device can be appropriately set.

【０１０４】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１１を用いて説明する。図１１において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタ、１０５はラインメ
モリ、１０６は同期信号分離回路、１０７は変調信号発
生器、Ｖｘ及びＶａは直流電圧源である。Next, an example of the configuration of a drive circuit for performing television display based on NTSC television signals on a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. . In FIG.
101 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, 104 is a shift register, 105 is a line memory, 106 is a synchronization signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.

【０１０５】表示パネル１０１は、端子Ｄｘ１乃至Ｄｘ
ｍ、端子Ｄｙ１乃至Ｄｙｎ及び高圧端子８７を介して外
部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍに
は、表示パネル１０１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された表面伝導
型電子放出素子群を１行（ｎ素子）づつ順次駆動する為
の走査信号が印加される。端子Ｄｙ１乃至Ｄｙｎには、
前記走査信号により選択された１行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子８７には、直流電圧源Ｖａよ
り、例えば１０Ｋ［Ｖ］の直流電圧が供給されるが、こ
れは表面伝導型電子放出素子から放出される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
為の加速電圧である。The display panel 101 has terminals Dx1 to Dx
m, terminals Dy1 to Dyn, and a high voltage terminal 87 are connected to an external electric circuit. Terminals Dx1 to Dxm sequentially drive electron sources provided in the display panel 101, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns in a matrix (row by row). A scanning signal for performing the scanning is applied. The terminals Dy1 to Dyn include
A modulation signal for controlling an output electron beam of each element of one row of surface conduction electron-emitting devices selected by the scanning signal is applied. The high voltage terminal 87 is supplied with a DC voltage of, for example, 10 K [V] from a DC voltage source Va, which is sufficient to excite the electron beam emitted from the surface conduction electron-emitting device to excite the phosphor. It is an accelerating voltage for applying high energy.

【０１０６】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ１乃至Ｓ
ｍで模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧電源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接
続される。各スイッチング素子Ｓ１乃至Ｓｍは、制御回
路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作
するものであり、例えばＦＥＴのようなスイッチング素
子を組み合わせることにより構成することができる。The scanning circuit 102 will be described. The circuit includes m switching elements (S1 to S
m is schematically shown). Each switching element selects either the output voltage of the DC voltage power supply Vx or 0 [V] (ground level),
It is electrically connected to terminals Dx1 to Dxm of the display panel 101. Each of the switching elements S1 to Sm operates based on a control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs, for example.

【０１０７】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出閾値電圧）に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出閾値電圧以下となるような一定電圧を出力するよう
設定されている。In the case of this example, the DC voltage source Vx determines that the drive voltage applied to the unscanned element is equal to or lower than the electron emission threshold voltage based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting element. It is set to output such a constant voltage.

【０１０８】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。The control circuit 103 has a function of matching the operation of each unit so that an appropriate display is performed based on an externally input image signal. The control circuit 103 controls the synchronization signal Tsync sent from the synchronization signal separation circuit 106.
, Tscan, Tsft and T
mry control signals are generated.

【０１０９】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. This DATA signal is output to the shift register 10
4 is input.

【０１１０】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフ
トレジスタ１０４より出力される。The shift register 104 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 103. (In other words, the control signal Tsft may be rephrased as a shift clock of the shift register 104). Data for one line of serial / parallel converted image (equivalent to drive data for n electron-emitting devices)
Are output from the shift register 104 as n parallel signals Id1 to Idn.

【０１１１】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器１０７に入力される。The line memory 105 is a storage device for storing data for one line of an image for a required time only, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 103. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 107.

【０１１２】変調信号発生器１０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて、表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パ
ネル１０１内の表面伝導型電子放出素子に印加される。The modulation signal generator 107 outputs the image data I
a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of d′ 1 to Id′n;
The output signal is applied to the surface conduction electron-emitting device in the display panel 101 through the terminals Dy1 to Dyn.

【０１１３】前述したように、本発明の電子放出素子は
放出電流Ｉｅに関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Ｖｔｈがあり、Ｖｔｈ
以上の電圧が印加された時のみ電子放出が生じる。電子
放出閾値以上の電圧に対しては、素子への印加電圧の変
化に応じて放出電流も変化する。このことから、本素子
にパルス状の電圧を印加する場合、例えば電子放出閾値
電圧以下の電圧を印加しても電子放出は生じないが、電
子放出閾値電圧以上の電圧を印加する場合には電子ビー
ムが出力される。その際、パルスの波高値Ｖｍを変化さ
せることにより、出力電子ビームの強度を制御すること
が可能である。また、パルスの幅Ｐｗを変化させること
により、出力される電子ビームの電荷の総量を制御する
ことが可能である。As described above, the electron-emitting device of the present invention has the following basic characteristics with respect to the emission current Ie. That is, electron emission has a clear threshold voltage Vth, and Vth
Electron emission occurs only when the above voltage is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when a pulse-like voltage is applied to this element, for example, when a voltage lower than the electron emission threshold voltage is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold voltage is applied, electrons are not emitted. A beam is output. At that time, the intensity of the output electron beam can be controlled by changing the peak value Vm of the pulse. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.

【０１１４】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be adopted. When implementing the voltage modulation method, the modulation signal generator 107 generates a voltage pulse of a fixed length, and a voltage modulation circuit capable of appropriately modulating the peak value of the voltage pulse according to input data. Can be used. When implementing the pulse width modulation method, the modulation signal generator 107 generates a voltage pulse having a constant peak value and modulates the width of the voltage pulse appropriately according to input data. A circuit can be used.

【０１１５】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。The shift register 104 and the line memory 10
5 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【０１１６】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 106 into a digital signal. For this purpose, an A / D converter is provided at the output of the synchronization signal separation circuit 106. Just do it. In this connection, the circuit used for the modulation signal generator 107 is slightly different depending on whether the output signal of the line memory 105 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 107 includes:
For example, a D / A conversion circuit is used, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the voltage of the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.

【０１１７】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。In the case of the voltage modulation method using an analog signal, an amplification circuit using, for example, an operational amplifier or the like can be used as the modulation signal generator 107, and a level shift circuit or the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VCO) can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device can be added as necessary.

【０１１８】このような構成をとり得る本発明を適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Ｄｘ１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電
圧を印加することにより、電子放出が生じる。高圧端子
８７を介してメタルバック８５あるいは透明電極（不図
示）に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜８４に衝突し、発光が生じて画像が形
成される。In the image forming apparatus to which the present invention can be applied, which has such a configuration, by applying a voltage to each of the electron-emitting devices via the terminals Dx1 to Dxm and Dy1 to Dyn outside the container, the electron-emitting device can emit electrons. Occurs. A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via the high voltage terminal 87 to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 and emit light to form an image.

【０１１９】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついてはＮＴＳＣ方式を挙げたが、入力信号はこれに限
られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、
これらよりも多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。The configuration of the image forming apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical concept of the present invention. The input signal has been described in the NTSC system. However, the input signal is not limited to this. In addition to the PAL and SECAM systems,
A TV signal composed of more scanning lines than these (for example,
A high-definition TV system such as the MUSE system can also be adopted.

【０１２０】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１２及び図１３を用いて説明す
る。Next, the electron source and the image forming apparatus having the ladder-type arrangement will be described with reference to FIGS.

【０１２１】図１２は、梯子型配置の電子源の一例を示
す模式図である。図１２において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ１〜Ｄ１０であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基板１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Ｄ２〜Ｄ９は、例えばＤ２とＤ３、Ｄ４とＤ５、
Ｄ６とＤ７、Ｄ８とＤ９を一体の同一配線とすることも
できる。FIG. 12 is a schematic diagram showing an example of a ladder type electron source. In FIG. 12, reference numeral 110 denotes an electron source substrate, and 111 denotes an electron-emitting device. Reference numeral 112 denotes common wirings D1 to D10 for connecting the electron-emitting devices 111, and these are drawn out as external terminals. A plurality of electron-emitting devices 111 are arranged on the substrate 110 in parallel in the X direction (this is called an element row). A plurality of the element rows are arranged to constitute an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold is applied to an element row in which an electron beam is to be emitted, and a voltage equal to or lower than the electron emission threshold is applied to an element row in which an electron beam is not desired to be emitted. Common wirings D2 to D9 located between the element rows are, for example, D2 and D3, D4 and D5,
D6 and D7, and D8 and D9 may be formed as one and the same wiring.

【０１２２】図１３は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ１乃至Ｄｍは容器外端子、Ｇ１乃至Ｇｎは
グリッド電極１２０と接続された容器外端子である。１
１０は各素子行間の共通配線を同一配線とした電子源基
板である。図１３においては、図９、図１２に示した部
位と同じ部位には、これらの図に付したのと同一の符号
を付している。ここに示した画像形成装置と、図９に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板１１０とフェースプレート８６の間にグ
リッド電極１２０を備えているか否かである。FIG. 13 is a schematic diagram showing an example of a panel structure in an image forming apparatus provided with a ladder-type electron source. Reference numeral 120 denotes a grid electrode, 121 denotes an opening through which electrons pass, D1 to Dm denote external terminals, and G1 to Gn denote external terminals connected to the grid electrode 120. 1
Reference numeral 10 denotes an electron source substrate in which the common wiring between the element rows is the same wiring. In FIG. 13, the same parts as those shown in FIGS. 9 and 12 are denoted by the same reference numerals as those shown in these figures. A major difference between the image forming apparatus shown here and the image forming apparatus having the simple matrix arrangement shown in FIG. 9 is whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86.

【０１２３】図１３においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、表面伝導型電子放出素
子１１１から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して１個ずつ円形の開口１２１が設けられてい
る。グリッド電極の形状や配置位置は、図１３に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。In FIG. 13, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 is for modulating the electron beam emitted from the surface conduction electron-emitting device 111, and allows the electron beam to pass through a stripe-shaped electrode provided orthogonal to the ladder-type element row. Therefore, one circular opening 121 is provided for each element. The shapes and arrangement positions of the grid electrodes are not limited to those shown in FIG. For example, a large number of passage openings may be provided in a mesh shape as openings, and a grid electrode may be provided around or near the surface conduction electron-emitting device.

【０１２４】容器外端子Ｄ１乃至Ｄｍ及びグリッド容器
外端子Ｇ１乃至Ｇｎは、不図示の制御回路と電気的に接
続されている。The external terminals D1 to Dm and the external terminals G1 to Gn are electrically connected to a control circuit (not shown).

【０１２５】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。In the image forming apparatus of this embodiment, a modulation signal for one line of an image is simultaneously applied to the grid electrode rows in synchronization with sequentially driving (scanning) the element rows one by one. This makes it possible to control the irradiation of each electron beam to the phosphor and display an image one line at a time.

【０１２６】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。The image forming apparatus of the present invention described above can be used as an image forming apparatus as an optical printer constituted by using a photosensitive drum or the like in addition to a display device for a television broadcast, a video conference system, a computer or the like. Etc. can also be used.

【０１２７】[0127]

【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれら実施例に限定されるものでは
なく、本発明の目的が達成される範囲内での各要素の置
換や設計変更がなされたものをも包含する。EXAMPLES The present invention will be described below with reference to specific examples, but the present invention is not limited to these examples, and each element within a range in which the object of the present invention is achieved. This also includes those in which substitutions or design changes have been made.

【０１２８】［実施例１］本実施例に係る表面伝導型電
子放出素子の構成は、図１（ａ），（ｂ）の平面図及び
断面図と同様である。[Embodiment 1] The configuration of a surface conduction electron-emitting device according to the present embodiment is the same as the plan view and cross-sectional view of FIGS. 1 (a) and 1 (b).

【０１２９】本実施例では、上記の電子放出素子を単純
マトリクス配置した図８に示したような電子源基板を作
製した例を示す。In this embodiment, an example is shown in which an electron source substrate as shown in FIG. 8 in which the above-described electron-emitting devices are arranged in a simple matrix is manufactured.

【０１３０】電子源基板の一部の平面図を図１４に示
す。また、図１４中のＡ−Ａ’の断面図を図１５に、製
造手順を図１６及び図１７に示す。尚、図１４〜図１７
において同じ符号は同じ部材を示す。ここで、７１は電
子源基板、７２はＸ方向配線（下配線とも呼ぶ）、７３
はＹ方向配線（上配線とも呼ぶ）、１５１は層間絶縁
層、１５２は素子電極２と下配線７２と電気的接続のた
めのコンタクトホールである。FIG. 14 is a plan view of a part of the electron source substrate. FIG. 15 is a cross-sectional view taken along the line AA ′ in FIG. 14, and FIGS. 16 and 17 show manufacturing procedures. 14 to 17.
, The same reference numerals indicate the same members. Here, 71 is an electron source substrate, 72 is an X-direction wiring (also called lower wiring), 73
Denotes a Y-direction wiring (also referred to as an upper wiring), 151 denotes an interlayer insulating layer, and 152 denotes a contact hole for electrical connection between the element electrode 2 and the lower wiring 72.

【０１３１】本実施例の製造方法を、図１６及び図１７
に基づいて工程順に従って具体的に説明する。尚、以下
の各工程−（ａ）〜（ｇ）は図１６及び図１７の（ａ）
〜（ｇ）に対応するものである。The manufacturing method of this embodiment is described with reference to FIGS.
Will be specifically described in the order of steps based on the above. Each of the following steps- (a) to (g) is shown in FIG.
(G).

【０１３２】工程−（ａ） 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板７１上に、真空蒸着に
より、厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕ、厚さ
１５ｎｍのＣｒを順次積層した後、ホトレジスト（ＡＺ
１３７０；ヘキスト社製）をスピンナーにより回転塗
布、ベークした後、ホトリソグラフィ法により下配線７
２のレジストパターンを形成し、Ｃｒ／Ａｕ／Ｃｒ堆積
膜をウエットエッチングして、所望の形状の下配線７２
を形成した。Step- (a) 5 nm thick Cr and 600 nm thick Au were formed on a substrate 71 having a 0.5 μm thick silicon oxide film formed on a cleaned blue plate glass by sputtering. , 15 nm-thick Cr are sequentially laminated, and then photoresist (AZ)
1370; manufactured by Hoechst Co., Ltd.), spin-coated with a spinner and baked, and then the lower wiring 7 was formed by photolithography.
2 is formed, and the Cr / Au / Cr deposited film is wet-etched to form the lower wiring 72 having a desired shape.
Was formed.

【０１３３】工程−（ｂ） 次に、厚さ１．０μｍのシリコン酸化膜からなる層間絶
縁層１５１をＲＦスパッタ法により堆積した。Step- (b) Next, an interlayer insulating layer 151 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering.

【０１３４】工程−（ｃ） 工程−（ｂ）で堆積したシリコン酸化膜にコンタクトホ
ール１５２を形成するレジストパターンをホトリソグラ
フィ法により形成し、これをマスクとして層間絶縁層１
５１をエッチングしてコンタクトホール１５２を形成し
た。エッチングはＣＦ₄ とＨ₂ ガスを用いたＲＩＥ（Ｒ
ｅａｃｔｉｖｅ・Ｉｏｎ・Ｅｔｃｈｉｎｇ）法を用い
た。Step- (c) A resist pattern for forming the contact hole 152 is formed in the silicon oxide film deposited in the step- (b) by photolithography, and this is used as a mask to form the interlayer insulating layer 1.
51 was etched to form a contact hole 152. Etching using CF ₄ and H ₂ gas RIE (R
active / ion / etching) method.

【０１３５】工程−（ｄ） その後、素子電極２，３となるべき開口を有するパター
ンをホトレジスト（ＲＤ２０００Ｎ−４１；日立化成社
製）で形成し、真空蒸着法により、厚さ５ｎｍのＴｉ、
厚さ１００ｎｍのＰｔを順次堆積した。その後、リフト
オフ法により不要部分のＴｉ／Ｐｔを除去し、素子電極
間隔Ｌが３μｍ、素子電極幅Ｗが３００μｍの素子電極
２，３を形成した。Step- (d) Thereafter, a pattern having openings to be used as the device electrodes 2 and 3 is formed with a photoresist (RD2000N-41; manufactured by Hitachi Chemical Co., Ltd.), and a 5 nm-thick Ti,
Pt having a thickness of 100 nm was sequentially deposited. Thereafter, unnecessary portions of Ti / Pt were removed by a lift-off method, and device electrodes 2 and 3 having a device electrode interval L of 3 μm and a device electrode width W of 300 μm were formed.

【０１３６】工程−（ｅ） 素子電極２，３の上に上配線７３となるべき開口を有す
るホトレジストパターンを形成した後、厚さ１０ｎｍの
Ｔｉ、厚さ５００ｎｍのＡｕを真空蒸着により順次堆積
した。その後、リフトオフ法により不要部分のＴｉ／Ａ
ｕを除去して、所望の形状の上配線７３を形成した。Step- (e) After forming a photoresist pattern having an opening to become the upper wiring 73 on the device electrodes 2 and 3, Ti having a thickness of 10 nm and Au having a thickness of 500 nm were sequentially deposited by vacuum evaporation. . Then, unnecessary portions of Ti / A are lifted off by a lift-off method.
By removing u, an upper wiring 73 having a desired shape was formed.

【０１３７】工程−（ｆ） 次に、厚さ１００ｎｍのＣｒ膜１５３を、真空蒸着、ホ
トリソグラフィ法、ウエットエッチングにより所望の位
置に形成した。その上に有機Ｐｄ（ｃｃｐ４２３０；奥
野製薬（株）製）をスピンナーにより回転塗布し、３０
０℃で１０分間の加熱焼成処理をした。こうして形成さ
れた主元素Ｐｄよりなる微粒子からなる導電性膜が全面
に形成された。この導電性膜の膜厚は１００Åであっ
た。Step- (f) Next, a Cr film 153 having a thickness of 100 nm was formed at a desired position by vacuum evaporation, photolithography, and wet etching. An organic Pd (ccp4230; manufactured by Okuno Pharmaceutical Co., Ltd.) was spin-coated on the spinner with a spinner, and 30 p.
A heating and baking treatment was performed at 0 ° C. for 10 minutes. A conductive film composed of fine particles composed of the main element Pd thus formed was formed on the entire surface. The thickness of this conductive film was 100 °.

【０１３８】工程−（ｇ） Ｃｒ膜１５３のエッチングオフにより不要部分の導電性
膜を除去し、所望の位置に導電性膜４を形成した。Step- (g) An unnecessary portion of the conductive film was removed by etching off the Cr film 153, and a conductive film 4 was formed at a desired position.

【０１３９】以上の工程により、基板７１上に下配線７
２、層間絶縁層１５１、素子電極２，３、上配線７３、
導電性膜４を形成した。According to the above steps, the lower wiring 7 is formed on the substrate 71.
2, interlayer insulating layer 151, device electrodes 2, 3, upper wiring 73,
The conductive film 4 was formed.

【０１４０】次に、この電子源基板７１を、図６に示し
た真空処理装置の真空容器５５内に配置し、真空容器５
５内を排気した後、フォーミング処理以降の工程を以下
のようにして行った。Next, the electron source substrate 71 is placed in the vacuum vessel 55 of the vacuum processing apparatus shown in FIG.
After evacuating the inside of 5, the process after the forming process was performed as follows.

【０１４１】１）先ず、Ｄｙ１〜Ｄｙｎ（図８参照）ま
でをＧＮＤに接続した。次に、パルス幅０．１ｍ秒、パ
ルス間隔５ｍ秒、波高値１０Ｖの矩形波を、Ｄｘ１〜Ｄ
ｘｍ（図８参照）まで２０ｍ秒毎に切り換え順次印加し
た。その後、各素子の抵抗が数ＭΩ以上になったところ
で電圧の印加を停止し、フォーミングを終了した。尚、
Ｄｘ１〜Ｄｘｍは、上記矩形波電圧を印加していない時
はＧＮＤに接続した。以後、同様に電圧を印加しない場
合は全てＧＮＤに接続されている。ここで、フォーミン
グ前の各素子の抵抗は２Ｋ〜２０ＫΩであった。1) First, Dy1 to Dyn (see FIG. 8) were connected to GND. Next, a rectangular wave having a pulse width of 0.1 ms, a pulse interval of 5 ms, and a peak value of 10 V was applied to Dx1-Dx.
Xm (see FIG. 8) was applied every 20 msec. Thereafter, when the resistance of each element became several MΩ or more, the application of the voltage was stopped, and the forming was terminated. still,
Dx1 to Dxm were connected to GND when the rectangular wave voltage was not applied. Thereafter, when no voltage is applied similarly, all are connected to GND. Here, the resistance of each element before forming was 2K to 20KΩ.

【０１４２】２）次に、Ｄｘ１〜Ｄｘｍの各配線に、パ
ルス幅０．１ｍ秒、パルス間隔５ｍ秒の矩形波を、その
波高値を１０Ｖ〜１６Ｖまで０．０２Ｖ／１０秒のレー
トと変化させて印加した。そして、印加電圧が１６Ｖに
達した後、１０分間電圧を印加し続けた後、停止した。2) Next, a rectangular wave having a pulse width of 0.1 ms and a pulse interval of 5 ms was applied to each of the wires Dx1 to Dxm, and the peak value was changed from 10 V to 16 V at a rate of 0.02 V / 10 sec. And applied. Then, after the applied voltage reached 16 V, the application was continued for 10 minutes, and then stopped.

【０１４３】３）その後、真空容器５５内にアセトンを
導入した。そして、Ｄｘ１〜Ｄｘｍの各配線に、パルス
幅０．１ｍ秒、パルス間隔５ｍ秒、波高値１６Ｖの矩形
波を印加して活性化を行った。3) Thereafter, acetone was introduced into the vacuum vessel 55. Then, activation was performed by applying a rectangular wave having a pulse width of 0.1 ms, a pulse interval of 5 ms, and a peak value of 16 V to each of the wirings Dx1 to Dxm.

【０１４４】以上のようにして、本実施例の電子源の作
製を完了した。尚、本実施例との比較のために、上記工
程２）を行わなかった以外は本実施例と全く同様にして
比較用電子源を作製した。As described above, the fabrication of the electron source of this example was completed. For comparison with the present example, an electron source for comparison was produced in exactly the same manner as in the present example except that step 2) was not performed.

【０１４５】本実施例により作製した電子源と比較用電
子源の各素子ごとの素子特性のばらつきを比較した。具
体的には、アノード電極５４と電子放出素子との距離Ｈ
を４ｍｍ、アノード電圧を１ｋＶとし、各素子に電圧１
５Ｖ印加したときのＩｆ（素子電流）及びＩｅ（放出電
流）を測定して、それらのばらつきを比較した。The variation in element characteristics of each element of the electron source manufactured according to the present example and the comparative electron source was compared. Specifically, the distance H between the anode electrode 54 and the electron-emitting device
Is 4 mm and the anode voltage is 1 kV.
When 5 V was applied, If (device current) and Ie (emission current) were measured, and their variations were compared.

【０１４６】その結果、本実施例により作製した電子源
においては、σ／Ｒ（分散／平均）をとるとＩｆで１１
％、Ｉｅで１２％であったのに対し、比較用電子源では
Ｉｆで１３％、Ｉｅで１８％であった。As a result, in the electron source manufactured according to the present embodiment, if σ / R (dispersion / average) was taken, If was 11%.
% And 12% for Ie, whereas 13% for If and 18% for Ie in the comparative electron source.

【０１４７】また、図６のアノード電極５４の代わり
に、蛍光膜及びメタルバックを有するフェースプレート
を配置して、輝度測定を行った。このとき、メタルバッ
クには６ｋＶを印加した。その結果、各素子の放出電子
による輝度のばらつきは、本実施例により作製した電子
源においてはσ／Ｒで２０％であったのに対し、比較用
電子源では３７％であった。Further, instead of the anode electrode 54 shown in FIG. 6, a face plate having a fluorescent film and a metal back was arranged, and the luminance was measured. At this time, 6 kV was applied to the metal back. As a result, the variation in luminance due to the emitted electrons of each element was 20% in σ / R in the electron source manufactured according to the present example, and 37% in the comparative electron source.

【０１４８】［実施例２］実施例１の工程−（ａ）〜
（ｇ）と同様の工程により、基板７１上に下配線７２、
層間絶縁層１５１、素子電極２，３、上配線７３、導電
性膜４を形成した。Example 2 Steps of Example 1— (a) to
By the same process as (g), the lower wiring 72 on the substrate 71,
The interlayer insulating layer 151, the device electrodes 2 and 3, the upper wiring 73, and the conductive film 4 were formed.

【０１４９】次に、この電子源基板７１を、図６に示し
た真空処理装置の真空容器５５内に配置し、真空容器５
５内を排気した後、フォーミング処理以降の工程を以下
のようにして行った。Next, the electron source substrate 71 is placed in the vacuum vessel 55 of the vacuum processing apparatus shown in FIG.
After evacuating the inside of 5, the process after the forming process was performed as follows.

【０１５０】１）先ず、Ｄｙ１〜Ｄｙｎ（図８参照）ま
でをＧＮＤに接続した。次に、パルス幅０．１ｍ秒、パ
ルス間隔５ｍ秒、波高値１２Ｖの矩形波を、Ｄｘ１〜Ｄ
ｘｍ（図８参照）まで２０ｍ秒毎に切り換え順次印加し
た。その後、真空容器５５内にＨ₂ を１．３×１０² Ｐ
ａ導入した。その後、各素子の抵抗が数ＭΩ以上になっ
たところで電圧の印加を停止し、Ｈ₂ を排気した。尚、
Ｄｘ１〜Ｄｘｍは、上記矩形波電圧を印加していない時
はＧＮＤに接続した。以後、同様に電圧を印加しない場
合は全てＧＮＤに接続されている。ここで、フォーミン
グ前の各素子の抵抗は１０Ｋ〜３０ＫΩであった。1) First, Dy1 to Dyn (see FIG. 8) were connected to GND. Next, a rectangular wave having a pulse width of 0.1 ms, a pulse interval of 5 ms, and a peak value of 12 V was applied to Dx1 to Dx1
Xm (see FIG. 8) was applied every 20 msec. Then, 1.3 × 10 ² P of H ₂ was placed in the vacuum vessel 55.
a was introduced. Then, when the resistance of each element became several MΩ or more, the application of the voltage was stopped, and H ₂ was exhausted. still,
Dx1 to Dxm were connected to GND when the rectangular wave voltage was not applied. Thereafter, when no voltage is applied similarly, all are connected to GND. Here, the resistance of each element before forming was 10K to 30KΩ.

【０１５１】２）次に、Ｄｘ１〜Ｄｘｍの各配線に、パ
ルス幅０．１ｍ秒、パルス間隔５ｍ秒の矩形波を、その
波高値を１０Ｖ〜１６Ｖまで０．０１Ｖ／６０秒のレー
トと変化させて印加した。2) Next, a rectangular wave having a pulse width of 0.1 ms and a pulse interval of 5 ms was applied to each of the wirings Dx1 to Dxm, and the peak value was changed from 10 V to 16 V at a rate of 0.01 V / 60 seconds. And applied.

【０１５２】３）そして、印加電圧が１６Ｖに達した
後、真空容器５５内にアセトンを導入して引き続き活性
化を行った。3) Then, after the applied voltage reached 16 V, acetone was introduced into the vacuum vessel 55 to continue activation.

【０１５３】以上のようにして、本実施例の電子源の作
製を完了した。本実施例により作製した電子源の各素子
ごとの素子特性のばらつきを、実施例１と同様にして測
定した結果、σ／Ｒ（分散／平均）をとるとＩｆで１０
％、Ｉｅで１２％であった。As described above, the fabrication of the electron source of this example was completed. Variations in element characteristics of each element of the electron source manufactured according to this example were measured in the same manner as in Example 1. As a result, if σ / R (dispersion / average) was taken, If was 10%.
% And Ie were 12%.

【０１５４】また、実施例１と同様にして輝度測定を行
った。その結果、各素子の放出電子による輝度のばらつ
きは、σ／Ｒで２０％であった。Further, the luminance was measured in the same manner as in Example 1. As a result, variation in luminance due to emitted electrons of each element was 20% in σ / R.

【０１５５】上記実施例１及び実施例２は単純マトリク
ス構造の電子源についてのものであるが、本発明はこれ
に限らず先述の梯子型配置の電子源に関しても同様の効
果が認められた。Although the first and second embodiments relate to an electron source having a simple matrix structure, the present invention is not limited to this, and the same effect was observed with respect to the ladder-type electron source described above.

【０１５６】［実施例３］実施例１の工程−（ａ）〜
（ｇ）と同様の工程により、基板７１上に下配線７２、
層間絶縁層１５１、素子電極２，３、上配線７３、導電
性膜４を形成した。[Embodiment 3] Steps (a) to (d) of Embodiment 1
By the same process as (g), the lower wiring 72 on the substrate 71,
The interlayer insulating layer 151, the device electrodes 2 and 3, the upper wiring 73, and the conductive film 4 were formed.

【０１５７】次に、以上のようにして作製した電子源基
板７１を用いて表示装置を構成した例を図９と図１０を
用いて説明する。Next, an example in which a display device is configured using the electron source substrate 71 manufactured as described above will be described with reference to FIGS.

【０１５８】上述のようにして多数の導電性膜４をマト
リクス配線した電子源基板７１（図１４）をリアプレー
ト８１上に固定した後、電子源基板７１の４ｍｍ上方
に、フェースプレート８６（ガラス基板８３の内面に螢
光膜８４とメタルバック８５が形成されて構成される）
を支持枠８２を介し配置し、フェースプレート８６支持
枠８２、リアプレート８１の接合部にフリットガラスを
塗布し、大気中で４００℃乃至５００℃で１０分以上焼
成することで封着した。尚、リアプレート８１への電子
源基板７１の固定もフリットガラスで行なった。After fixing the electron source substrate 71 (FIG. 14) on which a large number of conductive films 4 are arranged in a matrix as described above on the rear plate 81, the face plate 86 (glass) is placed 4 mm above the electron source substrate 71. (A fluorescent film 84 and a metal back 85 are formed on the inner surface of the substrate 83.)
Was placed via a support frame 82, frit glass was applied to the joint between the support frame 82 of the face plate 86 and the rear plate 81, and was baked in the air at 400 ° C. to 500 ° C. for 10 minutes or more to seal. The fixing of the electron source substrate 71 to the rear plate 81 was also performed with frit glass.

【０１５９】フェースプレート８６に形成した蛍光膜８
４は、図１０（ａ）に示すように、黒色導電材９１と蛍
光体９２とで構成され、ブラックストライプ配列のカラ
ーの蛍光膜を用いた。この蛍光膜８４は、先にブラック
ストライプを形成し、その間隙部に各色蛍光体を塗布し
て作製した。ブラックストライプの材料は、通常良く用
いられている黒鉛を主成分とする材料を用いた。ガラス
基板８３に蛍光体を塗布する方法は、スラリー法を用い
た。Fluorescent film 8 formed on face plate 86
4 was composed of a black conductive material 91 and a phosphor 92 as shown in FIG. 10A, and used a color phosphor film of a black stripe arrangement. The fluorescent film 84 was prepared by forming a black stripe first and applying a phosphor of each color to the gap. As a material for the black stripe, a material mainly containing graphite, which is generally used, is used. A slurry method was used to apply the phosphor to the glass substrate 83.

【０１６０】また、蛍光膜８４の内面側にはメタルバッ
ク８５を設けた。メタルバック８５は、蛍光膜作製後、
蛍光膜の内面側表面の平滑化処理（通常、「フィルミン
グ」と呼ばれる。）を行い、その後、Ａｌを真空蒸着す
ることで作製した。フェースプレート８６には、更に蛍
光膜８４の導電性を高めるため、蛍光膜８４の外面側に
透明電極（不図示）が設けられる場合もあるが、本実施
例ではメタルバックのみで十分な導電性が得られたので
省略した。Further, a metal back 85 was provided on the inner surface side of the fluorescent film 84. After the fluorescent film is formed, the metal back 85
The inner surface of the phosphor film was smoothed (usually called "filming"), and then Al was vacuum-deposited. The face plate 86 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 84 in order to further increase the conductivity of the fluorescent film 84. However, in this embodiment, only a metal back is sufficient for the conductivity. Was omitted because it was obtained.

【０１６１】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。At the time of performing the above-mentioned sealing, in the case of color, sufficient alignment was performed because each color phosphor and the electron-emitting device had to correspond.

【０１６２】以上のようにして完成したパネル（外囲器
８８）内の雰囲気を、不図示の排気管を通じて真空ポン
プにて排気した後、フォーミング処理以降の工程を実施
例１と同様にして行った。After the atmosphere in the panel (the envelope 88) completed as described above is evacuated by a vacuum pump through an exhaust pipe (not shown), the steps after the forming process are performed in the same manner as in the first embodiment. Was.

【０１６３】活性化終了後は、外囲器８８全体を加熱し
つつ再び排気し、十分な真空度に達した後、不図示の排
気管をガスバーナーで熱することで溶着し、外囲器８８
の封止を行った。最後に、封止後の真空度を維持するた
めに、高周波加熱法でゲッター処理を行った。After the activation is completed, the entire envelope 88 is evacuated again while being heated, and after reaching a sufficient degree of vacuum, the exhaust pipe (not shown) is welded by heating with a gas burner. 88
Was sealed. Finally, gettering was performed by a high-frequency heating method to maintain the degree of vacuum after sealing.

【０１６４】以上のようにして作製したパネルの容器外
端子Ｄｘ１乃至ＤｘｍとＤｙ１乃至Ｄｙｎ、及び高圧端
子８７を夫々必要な駆動系に接続し、画像表示装置を完
成した。この画像表示装置において、各電子放出素子に
は、容器外端子Ｄｘ１乃至ＤｘｍとＤｙ１乃至Ｄｙｎを
通じ、電圧を印加することにより、電子放出させ、高圧
端子８７を通じ、メタルバック８５に数ｋＶ以上の高圧
を印加し、電子ビームを加速し、螢光膜８４に衝突さ
せ、励起・発光させることで画像を表示することができ
る。The external terminals Dx1 to Dxm and Dy1 to Dyn and the high voltage terminal 87 of the panel manufactured as described above were connected to necessary driving systems, respectively, to complete an image display device. In this image display device, a voltage is applied to each of the electron-emitting devices through terminals Dx1 to Dxm and Dy1 to Dyn outside the container, thereby emitting electrons. Is applied to accelerate the electron beam, collide with the fluorescent film 84, and excite and emit light to display an image.

【０１６５】本実施例の画像表示装置においては、本実
施例で作製した電子源における各素子の特性のばらつき
が小さいことから、輝度のばらつきの少ない良好な画像
を安定して表示することができた。In the image display device of this embodiment, since the variation in the characteristics of each element in the electron source manufactured in this embodiment is small, a good image with little variation in luminance can be stably displayed. Was.

【０１６６】[0166]

【発明の効果】以上説明した様に、本発明によれば、フ
ォーミング工程と活性化工程の間に、導電性膜にフォー
ミング電圧から活性化電圧まで徐々に上昇させた電圧を
印加することにより、フォーミングによって形成された
亀裂の損傷を防止することができる。これにより、安定
な電子放出特性と高い電子放出効率を有すると共に、素
子毎の特性のばらつき少ない均一な電子放出素子を実現
することができる。As described above, according to the present invention, a voltage gradually increased from the forming voltage to the activation voltage is applied to the conductive film between the forming step and the activation step. Damage to cracks formed by forming can be prevented. Thereby, it is possible to realize a uniform electron-emitting device having stable electron-emitting characteristics and high electron-emitting efficiency, and having little variation in characteristics among the devices.

【０１６７】また、多数の電子放出素子を配列形成し、
入力信号に応じて電子を放出する電子源においては、各
電子放出素子が均一で良好な電子放出特性を有し、かか
る電子源を用いた画像形成装置においては、高輝度且つ
輝度のばらつきの少ない良好な画像を表示することが可
能となった。Further, a large number of electron-emitting devices are arranged and formed,
In an electron source that emits electrons according to an input signal, each electron-emitting device has uniform and good electron emission characteristics, and in an image forming apparatus using such an electron source, high brightness and little variation in brightness are obtained. A good image can be displayed.

【０１６８】以上のように、本発明によれば、カラー画
像にも対応可能で、高輝度且つ高コントラストで表示品
位の高い大面積フラットディスプレーが実現される。As described above, according to the present invention, a large-area flat display which can handle a color image, has high luminance, high contrast, and has high display quality is realized.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の電子放出素子の一例である平面型表面
伝導型電子放出素子を模式的に示した平面図及び縦断面
図である。FIG. 1 is a plan view and a longitudinal sectional view schematically showing a planar surface conduction electron-emitting device which is an example of the electron-emitting device of the present invention.

【図２】本発明の電子放出素子の一例である垂直型表面
伝導型電子放出素子を模式的に示した図である。FIG. 2 is a diagram schematically showing a vertical surface conduction electron-emitting device which is an example of the electron-emitting device of the present invention.

【図３】図１の表面伝導型電子放出素子の製造方法の一
例を説明するための図である。FIG. 3 is a diagram for explaining an example of a method of manufacturing the surface conduction electron-emitting device of FIG.

【図４】フォーミング処理に用いる電圧波形の一例であ
る。FIG. 4 is an example of a voltage waveform used for a forming process.

【図５】フォーミング処理と活性化処理の間に素子に印
加する電圧波形の一例である。FIG. 5 is an example of a voltage waveform applied to an element between a forming process and an activation process.

【図６】本発明の電子放出素子の製造に用いることので
きる真空処理装置（測定評価装置）の一例を示す概略構
成図である。FIG. 6 is a schematic configuration diagram showing an example of a vacuum processing apparatus (measurement evaluation apparatus) that can be used for manufacturing the electron-emitting device of the present invention.

【図７】本発明に好適な表面伝導型電子放出素子の放出
電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典
型的な例を示す図である。FIG. 7 is a diagram showing a typical example of the relationship between the emission current Ie, the device current If, and the device voltage Vf of a surface conduction electron-emitting device suitable for the present invention.

【図８】単純マトリクス配置の本発明の電子源の概略構
成図である。FIG. 8 is a schematic configuration diagram of an electron source of the present invention in a simple matrix arrangement.

【図９】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略構成図であるFIG. 9 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using an electron source having a simple matrix arrangement.

【図１０】図９の表示パネルにおける蛍光膜を示す図で
ある。FIG. 10 is a diagram illustrating a fluorescent film in the display panel of FIG. 9;

【図１１】図９の表示パネルを駆動する駆動回路の一例
を示す図である。11 is a diagram illustrating an example of a drive circuit that drives the display panel of FIG.

【図１２】梯子型配置の本発明の電子源の概略平面図で
ある。FIG. 12 is a schematic plan view of the electron source of the present invention in a ladder-type arrangement.

【図１３】梯子型配置の電子源を用いた本発明の画像形
成装置に用いる表示パネルの概略構成図である。FIG. 13 is a schematic configuration diagram of a display panel used in an image forming apparatus of the present invention using a ladder-type electron source.

【図１４】本発明の実施例に係る単純マトリクス配置の
電子源基板の部分平面図である。FIG. 14 is a partial plan view of an electron source substrate having a simple matrix arrangement according to an embodiment of the present invention.

【図１５】図１４の電子源基板の部分断面図である。15 is a partial cross-sectional view of the electron source substrate of FIG.

【図１６】図１４の電子源基板の製造方法を説明するた
めの図である。FIG. 16 is a diagram for explaining a method of manufacturing the electron source substrate of FIG.

【図１７】図１４の電子源基板の製造方法を説明するた
めの図である。FIG. 17 is a view for explaining a method for manufacturing the electron source substrate of FIG.

【図１８】従来例の表面伝導型電子放出素子の平面図で
ある。FIG. 18 is a plan view of a conventional surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

１ 基板 ２，３ 素子電極 ４ 導電性膜 ５ 電子放出部 ２１ 段差形成部 ５０ 導電性膜４を流れる素子電流Ｉｆを測定するため
の電流計 ５１ 電子放出素子に素子電圧Ｖｆを印加するための電
源 ５２ 電子放出部５より放出される放出電流Ｉｅを測定
するための電流計 ５３ アノード電極５４に電圧を印加するための高圧電
源 ５４ 電子放出部５より放出される電子を捕捉するため
のアノード電極 ５５ 真空容器 ５６ 排気ポンプ ７１ 電子源基板 ７２ Ｘ方向配線 ７３ Ｙ方向配線 ７４ 表面伝導型電子放出素子 ７５ 結線 ８１ リアプレート ８２ 支持枠 ８３ ガラス基板 ８４ 蛍光膜 ８５ メタルバック ８６ フェースプレート ８７ 高圧端子 ８８ 外囲器 ９１ 黒色導電材 ９２ 蛍光体 １０１ 表示パネル １０２ 走査回路 １０３ 制御回路 １０４ シフトレジスタ １０５ ラインメモリ １０６ 同期信号分離回路 １０７ 変調信号発生器 Ｖｘ，Ｖａ 直流電圧源 １１０ 電子源基板 １１１ 電子放出素子 １１２ 電子放出素子を配線するための共通配線 １２０ グリッド電極 １２１ 電子が通過するための開口 １５１ 層間絶縁層 １５２ コンタクトホール １５３ Ｃｒ膜DESCRIPTION OF SYMBOLS 1 Substrate 2, 3 Device electrode 4 Conductive film 5 Electron emission part 21 Step formation part 50 Ammeter for measuring device current If flowing through conductive film 4 51 Power supply for applying device voltage Vf to electron emission device 52 Ammeter for measuring the emission current Ie emitted from the electron emission unit 5 53 High voltage power supply for applying a voltage to the anode electrode 54 54 Anode electrode 55 for capturing the electrons emitted from the electron emission unit 5 Vacuum container 56 Exhaust pump 71 Electron source substrate 72 X direction wiring 73 Y direction wiring 74 Surface conduction electron-emitting device 75 Connection 81 Rear plate 82 Support frame 83 Glass substrate 84 Fluorescent film 85 Metal back 86 Face plate 87 High voltage terminal 88 Outer circumference Device 91 black conductive material 92 phosphor 101 display panel 102 scanning circuit 103 control circuit 104 shift Resistor 105 Line memory 106 Synchronous signal separation circuit 107 Modulation signal generator Vx, Va DC voltage source 110 Electron source substrate 111 Electron emission element 112 Common wiring for wiring electron emission element 120 Grid electrode 121 Opening for electron passage 151 Interlayer insulation layer 152 Contact hole 153 Cr film

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 電極間に、電子放出部を有する導電性膜
を備える電子放出素子の製造方法において、 導電性膜にフォーミング電圧を印加し、該導電性膜に電
子放出部を形成するフォーミング工程と、 有機物質を含有する雰囲気下において、導電性膜にフォ
ーミング電圧よりも高い活性化電圧を印加する活性化工
程を有し、 更に、フォーミング工程と活性化工程の間に、導電性膜
にフォーミング電圧から活性化電圧まで徐々に上昇させ
た電圧を印加する工程を有することを特徴とする電子放
出素子の製造方法。1. A method of manufacturing an electron-emitting device including a conductive film having an electron-emitting portion between electrodes, wherein a forming voltage is applied to the conductive film to form an electron-emitting portion in the conductive film. And an activation step of applying an activation voltage higher than the forming voltage to the conductive film in an atmosphere containing an organic substance, and further, forming the conductive film between the forming steps. A method for manufacturing an electron-emitting device, comprising a step of applying a voltage gradually increased from a voltage to an activation voltage. 【請求項２】 前記フォーミング電圧は、一定電圧であ
ることを特徴とする請求項１に記載の電子放出素子の製
造方法。2. The method according to claim 1, wherein the forming voltage is a constant voltage. 【請求項３】 前記各工程における電圧の印加は、パル
スで行われることを特徴とする請求項１に記載の電子放
出素子の製造方法。3. The method according to claim 1, wherein the application of the voltage in each of the steps is performed by a pulse. 【請求項４】 前記各工程における電圧の印加は、連続
的に行われることを特徴とする請求項３に記載の電子放
出素子の製造方法。Application of the voltage in claim 4, wherein each of steps, the production method of the electron-emitting device according to claim 3, characterized in that it is carried out continuously. 【請求項５】 請求項１〜４のいずれかに記載の方法に
て製造されたことを特徴とする電子放出素子。5. An electron-emitting device manufactured by the method according to claim 1. Description: 【請求項６】 前記電子放出素子が、表面伝導型電子放
出素子であることを特徴とする請求項５に記載の電子放
出素子。6. The electron-emitting device according to claim 5, wherein said electron-emitting device is a surface conduction electron-emitting device. 【請求項７】 基板上に、複数の電子放出素子が配列さ
れた電子源の製造方法において、前記電子放出素子が、
請求項１〜４のいずれかに記載の方法にて製造されるこ
とを特徴とする電子源の製造方法。7. A method for manufacturing an electron source in which a plurality of electron-emitting devices are arranged on a substrate, wherein the electron-emitting devices include:
A method for manufacturing an electron source, wherein the method is performed by the method according to claim 1. 【請求項８】 基板上に、複数の電子放出素子が配列さ
れた電子源において、前記電子放出素子が、請求項５ま
たは６に記載の電子放出素子であることを特徴とする電
子源。8. An electron source in which a plurality of electron-emitting devices are arranged on a substrate, wherein the electron-emitting device is the electron-emitting device according to claim 5 or 6. 【請求項９】 前記複数の電子放出素子が、マトリクス
状に配線されていることを特徴とする請求項８に記載の
電子源。9. The electron source according to claim 8, wherein the plurality of electron-emitting devices are wired in a matrix. 【請求項１０】 前記複数の電子放出素子が、梯子状に
配線されていることを特徴とする請求項８に記載の電子
源。10. The electron source according to claim 8, wherein the plurality of electron-emitting devices are wired in a ladder shape. 【請求項１１】 基板上に、複数の電子放出素子が配列
された電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有する画像形成
装置の製造方法において、前記電子源が、請求項７に記
載の方法にて製造されることを特徴とする画像形成装置
の製造方法。11. A method of manufacturing an image forming apparatus, comprising: an electron source having a plurality of electron-emitting devices arranged on a substrate; and an image forming member that forms an image by irradiating an electron beam emitted from the electron source. 9. The method for manufacturing an image forming apparatus according to claim 7, wherein the electron source is manufactured by the method according to claim 7. 【請求項１２】 基板上に、複数の電子放出素子が配列
された電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有する画像形成
装置において、前記電子源が、請求項８〜１０のいずれ
かに記載の電子源であることを特徴とする画像形成装
置。12. An image forming apparatus, comprising: an electron source on which a plurality of electron-emitting devices are arranged on a substrate; and an image forming member that forms an image by irradiating an electron beam emitted from the electron source. An image forming apparatus, wherein the electron source is the electron source according to claim 8.